intel Native Loopback Accelerator Functional Unit (AFU).

ʻIkepili huna

1 intel Native Loopback Accelerator Functional Unit (AFU)

2 No keia Palapala

3 ʻO ka Native Loopback Accelerator Functional Unit (AFU)

4 Moʻolelo Hoʻoponopono Hou no ka Native Loopback Accelerator Functional Unit (AFU).

5 Palapala / Punawai

5.1 Nā kuhikuhi

6 Nā leka pili

intel Native Loopback Accelerator Functional Unit (AFU)

No keia Palapala

Nā ʻaha kūkā
Papa 1. Palapala Kuikahi

Kuikahi	wehewehe
#	Ma mua o kahi kauoha e hōʻike ana e hoʻokomo ʻia ke kauoha ma ke ʻano he kumu.
$	Hōʻike i kahi kauoha e hoʻokomo ʻia ma ke ʻano he mea hoʻohana.
ʻO kēia font	Filepaʻi ʻia nā inoa, nā kauoha, a me nā huaʻōlelo ma kēia font. Paʻi ʻia nā laina kauoha lōʻihi ma kēia font. ʻOiai hiki ke hoʻopili ʻia nā laina kauoha lōʻihi i ka laina aʻe, ʻaʻole ʻo ka hoʻihoʻi ʻana he ʻāpana o ke kauoha; mai kaomi komo.
	Hōʻike i ka kikokikona wahi e ʻike ʻia ma waena o nā bracket kihi e pono ke pani ʻia me kahi waiwai kūpono. Mai komo i nā pale kihi.

Acronyms
Papa 2. Acronyms

Acronyms	Hoʻonui	wehewehe
AF	Hana hoʻokē	Hoʻopili ʻia ke kiʻi ʻo Hardware Accelerator i hoʻokō ʻia ma ka logic FPGA e hoʻolalelale i kahi noi.
AFU	Hui Hana Hoʻoikaika	Hoʻokomo ʻia ʻo Hardware Accelerator i loko o ka logic FPGA e hoʻoiho i kahi hana helu no kahi noi mai ka CPU e hoʻomaikaʻi i ka hana.
API	ʻAno polokalamu polokalamu	He pūʻulu o nā wehewehe subroutine, protocols, a me nā mea hana no ke kūkulu ʻana i nā polokalamu polokalamu.
ASE	Kaiapuni Simulation AFU	Kaiapuni hoʻohālikelike e hiki ai iā ʻoe ke hoʻohana i ka noi hoʻokipa hoʻokahi a me AF i kahi kaiapuni simulation. ʻO ASE kahi ʻāpana o ka Intel® Acceleration Stack no nā FPGA.
CCI-P	Inoa Cache Core	ʻO CCI-P ke kikowaena maʻamau a AFU e hoʻohana ai e kamaʻilio me ka mea hoʻokipa.
CL	Laina Cache	64-byte laina huna
DFH	Ke poʻomanaʻo hiʻohiʻona	Hana i kahi papa inoa o nā poʻomanaʻo hiʻohiʻona e hāʻawi i kahi ala hiki ke hoʻohui i nā hiʻohiʻona.
FIM	Luna Hooponopono FPGA	ʻO ka hāmeʻa FPGA e loaʻa ana ka FPGA Interface Unit (FIU) a me nā pilina waho no ka hoʻomanaʻo, ka pūnaewele, etc. Hoʻopili ka Accelerator Function (AF) me ka FIM i ka manawa holo.
FIU	FPGA Interface Unit	ʻO FIU kahi papa kuhikuhi kahua e hana nei ma ke ʻano he alahaka ma waena o nā kikowaena platform e like me PCIe*, UPI a me nā ʻaoʻao ʻaoʻao AFU e like me CCI-P.
*hoʻomau…*

Huina Intel. Ua mālama ʻia nā kuleana āpau. ʻO Intel, ka Intel logo, a me nā hōʻailona Intel ʻē aʻe he mau hōʻailona o Intel Corporation a i ʻole kāna mau lālā. Mālama ʻo Intel i ka hana o kāna mau huahana FPGA a me semiconductor i nā kikoʻī o kēia manawa e like me ka palapala hōʻoia maʻamau o Intel, akā aia ke kuleana e hoʻololi i nā huahana a me nā lawelawe i kēlā me kēia manawa me ka ʻole o ka hoʻolaha. ʻAʻole ʻo Intel i kuleana a i ʻole kuleana e puka mai ana mai ka noi a i ʻole ka hoʻohana ʻana i kekahi ʻike, huahana, a i ʻole lawelawe i wehewehe ʻia ma ʻaneʻi koe wale nō i ʻae ʻia ma ke kākau ʻana e Intel. Manaʻo ʻia nā mea kūʻai aku Intel e loaʻa i ka mana hou o nā kikoʻī o nā hāmeʻa ma mua o ka hilinaʻi ʻana i kekahi ʻike i paʻi ʻia a ma mua o ke kau ʻana i nā kauoha no nā huahana a i ʻole nā lawelawe. * Hiki ke koi ʻia nā inoa a me nā hōʻailona ʻē aʻe ma ke ʻano he waiwai o nā poʻe ʻē aʻe.

Acronyms	Hoʻonui	wehewehe
MPF	Hale Hana Mea Hoʻomanaʻo	ʻO ka MPF he Papa Hana Kūleʻa (BBB) hiki i nā AFU ke hoʻohana no ka hoʻolako ʻana i nā hana hoʻoheheʻe ʻana i nā kaʻa CCI-P no nā kālepa me ka FIU.
Ua haʻi aku ʻo Msg	ʻŌlelo	Message - he hoʻolaha mana
NLB	ʻŌiwi Loopback	Hana ka NLB i ka heluhelu a kākau ʻana i ka loulou CCI-P no ka hoʻāʻo ʻana i ka pilina a me ka throughput.
RdLine_I	Helu ʻole ka Laina	Noi Heluhelu Hoʻomanaʻo, me ka ʻōlelo huna huna FPGA i hoʻonohonoho ʻia i kūpono ʻole. ʻAʻole hūnā ʻia ka laina i ka FPGA, akā hiki ke hoʻohaumia i ka cache FPGA. Nānā: ʻO ka ahu hoʻokoe tag ʻimi i ke kūlana noi no nā noi koʻikoʻi a pau ma Intel Ultra Path Interconnect (Intel UPI). No laila, ʻoiai ua hōʻailona ʻia ʻo RdLine_I ʻaʻole kūpono i ka pau ʻana, hoʻopau ia i ka cache tag no ka manawa e nānā i ke kūlana noi ma luna o UPI. Hiki i kēia hana ke hoʻokuke ʻia kahi laina huna, ka hopena i ka pollution huna. ʻO ka advantagʻO ka hoʻohana ʻana iā RdLine_I ʻaʻole ia e nānā ʻia e ka papa kuhikuhi CPU; no laila ke pale nei i ka snooping mai ka CPU.
RdLine-S	Heluhelu i ka Laina Kaʻana	Noi heluhelu hoʻomanaʻo me ka ʻōlelo huna huna FPGA i hoʻonohonoho ʻia i kaʻana like. Hoʻāʻo ʻia e mālama iā ia i loko o ka cache FPGA ma kahi mokuʻāina.
WrLine_I	Kākau Pono ʻole ka Laina	Noi Kākau Hoʻomanaʻo, me ka ʻōlelo huna huna FPGA i hoʻonohonoho ʻia i Invalid. Kākau ʻo FIU i ka ʻikepili me ka manaʻo ʻole e mālama i ka ʻikepili i ka cache FPGA.
WrLine_M	Kākau i ka Laina i hoʻololi ʻia	Noi Kākau Hoʻomanaʻo, me ka ʻōlelo huna huna FPGA i hoʻonohonoho ʻia i Modified. Kākau ka FIU i ka ʻikepili a waiho i loko o ka cache FPGA ma kahi kūlana i hoʻololi ʻia.

Papa Huaolelo Holomua
Papa 3. Hoʻopaʻa wikiwiki no Intel Xeon® CPU me FPGAs Glossary

Kau	Pōʻokoʻa	wehewehe
ʻO Intel Acceleration Stack no Intel Xeon® CPU me nā FPGA	Hoʻopaʻa wikiwiki	ʻO kahi hōʻiliʻili o nā lako polokalamu, firmware, a me nā mea hana e hāʻawi ana i ka hoʻohui ʻana i hoʻokō ʻia ma waena o kahi Intel FPGA a me kahi kaʻina hana Intel Xeon.
Kāleka hoʻokē ʻai polokalamu ʻo Intel FPGA (Intel FPGA PAC)	Intel FPGA PAC	Kāleka holo wikiwiki PCIe FPGA. Loaʻa i kahi FPGA Interface Manager (FIM) e hui pū me kahi kaʻina Intel Xeon ma luna o ka pahi PCIe.

ʻO ka Native Loopback Accelerator Functional Unit (AFU)

Native Loopback (NLB) AFU Overview

ʻO ka NLB sampAia nā AFU i kahi pūʻulu o Verilog a me System Verilog files e ho'āʻo i ka heluhelu a me ke kākau ʻana, ka bandwidth, a me ka latency.

Aia kēia pūʻolo i ʻekolu mau AFU hiki iā ʻoe ke kūkulu mai ke kumu RTL like. ʻO kāu hoʻonohonoho ʻana i ka code kumu RTL e hana i kēia mau AFU.

ʻO ka NLB SampʻO ka hana holo wikiwiki (AF)
ʻO ka $OPAE_PLATFORM_ROOT/hw/samples directory stores source code for the following NLB sampnā AFU:

nlb_mode_0
nlb_mode_0_stp

nlb_mode_3

Nānā: ʻO ka $DCP_LOC/hw/samples directory stores the NLB sample AFUs kumu kumu no ka 1.0 hoʻokuʻu pūʻolo.

E hoʻomaopopo i ka NLB sample AFU source code structure a pehea e kūkulu ai, e nānā i kekahi o kēia mau alakaʻi hoʻomaka wikiwiki (e pili ana i ka Intel FPGA PAC āu e hoʻohana nei):

Inā ʻoe e hoʻohana ana iā Intel PAC me Intel Arria® 10 GX FPGA, e nānā i ka IntelProgrammable Acceleration Card me Intel Arria 10 GX FPGA.

Inā ʻoe e hoʻohana nei iā Intel FPGA PAC D5005, e nānā i ka Intel Acceleration Stack Quick Start Guide no Intel FPGA Programmable Acceleration Card D5005.

Hāʻawi ka pūʻolo hoʻokuʻu i nā s ʻekoluampnā AF:

NLB mode 0 AF: pono hello_fpga a i ʻole fpgadiag e hana i ka hoʻāʻo lpbk1.
NLB mode 3 AF: koi i ka pono fpgadiag e hana i ka trupt, heluhelu a kākau i nā hoʻokolohua.

NLB mode 0 stp AF: pono hello_fpga a i ʻole fpgadiag pono e hana i ka hoʻāʻo lpbak1.
Nānā: ʻO ka nlb_mode_0_stp ka AFU like me nlb_mode_0 akā me ka Signal Tap debug hiʻohiʻona i hiki.
ʻO nā mea pono fpgadiag a me hello_fpga ke kōkua i ka AF kūpono e ʻike, hoʻāʻo a hōʻike i ka lako FPGA.

Kiʻi 1. Native Loopback (nlb_lpbk.sv) Top Level Wrapper

Papa 4. NLB Files

File inoa	wehewehe
nlb_lpbk.sv	Kiʻekiʻe-level wrapper no NLB e hoʻomaka koke i ka mea noi a me ka mea hoʻoponopono.
arbiter.sv	Hoʻomaka koke i ka hoʻāʻo AF.
mea noi.sv	E ʻae i nā noi mai ka mea hoʻoponopono a hoʻoponopono i nā noi e like me ka kikoʻī CCI-P. Hoʻokomo pū i ka mana kahe.
nlb_csr.sv	Hoʻokō i kahi 64-bit heluhelu/kākau i ka Mana a me ke kūlana (CSR). Kākoʻo nā mea hoʻopaʻa inoa i ka 32- a me 64-bit heluhelu a kākau.
nlb_gram_sdp.sv	Hoʻohana i ka RAM lua-port generic me hoʻokahi awa kākau a hoʻokahi awa heluhelu.

ʻO NLB kahi hoʻokō kuhikuhi o kahi AFU kūpono me ka Intel Acceleration Stack no Intel Xeon CPU me FPGAs Core Cache Interface (CCI-P) Reference Manual. ʻO ka hana nui a NLB ʻo ka hōʻoia ʻana i ka hoʻopili ʻana o ka host me ka hoʻohana ʻana i nā ʻano hoʻomanaʻo hoʻomanaʻo like ʻole. Hoʻopili pū ʻo NLB i ka bandwidth a heluhelu / kākau latency. Loaʻa i ka hōʻike bandwidth nā koho aʻe:

100% heluhelu
100% kākau

50% heluhelu a 50% kākau

ʻIke pili

ʻO ke alakaʻi hoʻomaka wikiwiki ʻo Intel Acceleration Stack no ka Intel Programmable Acceleration Card me Arria 10 GX FPGA
Hoʻopaʻa wikiwiki no Intel Xeon CPU me FPGAs Core Cache Interface (CCI-P) Reference Manual

Ke alakaʻi hoʻomaka wikiwiki ʻo Intel Acceleration Stack no ka Intel FPGA Programmable Acceleration Card D5005

Native Loopback Control and Status Register Description
Papa 5. Nā inoa CSR, nā helu a me nā wehewehe

Helu helu (OPAE)	ʻŌlelo Heluhelu (CCI-P)	Komo	inoa	Laulā	wehewehe
0x0000	0x0000	RO	DFH	64	Poʻomanaʻo hiʻohiʻona AF.
0x0008	0x0002	RO	AFU_ID_L	64	AF ID haʻahaʻa.
0x0010	0x0004	RO	AFU_ID_H	64	AF ID kiʻekiʻe.
0x0018	0x0006	Rsvd	CSR_DFH_RSVD0	64	Pono ʻia 0.
0x0020	0x0008	RO	CSR_DFH_RSVD1	64	Pono ʻia 1.
0x0100	0x0040	RW	CSR_SCRATCHPAD0	64	Kakau palapala 0.
0x0108	0x0042	RW	CSR_SCRATCHPAD1	64	Kakau palapala 2.
0x0110	0x0044	RW	CSR_AFU_DSM_BASE L	32	Haʻahaʻa 32-bit o AF DSM kumu helu wahi. ʻO ka 6 bits haʻahaʻa he 4 × 00 no ka mea ua pili ka helu wahi i ka nui o ka laina cache 64-byte.
0x0114	0x0045	RW	CSR_AFU_DSM_BASE H	32	He 32-bit luna o ka helu wahi kumu AF DSM.
0x0120	0x0048	RW	CSR_SRC_ADDR	64	E hoʻomaka i ka helu wahi no ke kumu hoʻopaʻa. Kuhi ʻia nā noi heluhelu a pau i kēia māhele.
0x0128	0x004A	RW	CSR_DST_ADDR	64	E hoʻomaka i ka helu kino no ka pahu hoʻokipa. Kuhi ʻia nā noi kākau a pau i kēia māhele
0x0130	0x004C.	RW	CSR_NUM_LINES	32	Ka helu o nā laina huna.
0x0138	0x004E	RW	CSR_CTL	32	Hoʻomalu i ke kahe hoʻāʻo, hoʻomaka, hoʻopau, hoʻopau ikaika.
0x0140	0x0050	RW	CSR_CFG	32	Hoʻonohonoho i nā ʻāpana hoʻāʻo.
0x0148	0x0052	RW	CSR_INACT_THRESH	32	Ka palena palena ʻole.
0x0150	0x0054	RW	CSR_INTERRUPT0	32	Hoʻokaʻawale ʻo SW i ka Interrupt APIC ID a me Vector i ka hāmeʻa.
Palapala ʻāina hoʻokae DSM
0x0040	0x0010	RO	DSM_STATUS	32	Ke kūlana hoʻāʻo a me ka helu kuhi hewa.

Papa 6. CSR Bit Fields me Examples
Hoʻopaʻa ʻia kēia papa i nā kīhāpai CSR bit e hilinaʻi ana i ka waiwai o ka CSR_NUM_LINES, . I ka example lalo = 14.

inoa	Kahua Bit	Komo	wehewehe
CSR_SRC_ADDR	[63:]	RW	2^(N+6) MB nā kikoʻī kikoʻī i ka hoʻomaka ʻana o ka buffer heluhelu.
CSR_SRC_ADDR	[-1:0]	RW	0x0.
CSR_DST_ADDR	[63:]	RW	2^(N+6) MB nā kikoʻī kikoʻī i ka hoʻomaka ʻana o ka pale kākau.
CSR_DST_ADDR	[-1:0]	RW	0x0.
CSR_NUM_LINES	[31:]	RW	0x0.
*hoʻomau…*

inoa	Kahua Bit	Komo	wehewehe
	[-1:0]	RW	Ka helu o nā laina huna e heluhelu a kākau paha. He ʻokoʻa paha kēia paepae no kēlā me kēia hoʻāʻo AF. Nānā: E hōʻoia i ka nui o nā kumu a me nā pale wahi e hiki ai ke hoʻokipa i ka laina huna. Pono ka CSR_NUM_LINES ma lalo a i ʻole like .
No kēia mau waiwai, e manaʻo =14. A laila, ʻae ʻo CSR_SRC_ADDR a me CSR_DST_ADDR i 2^20 (0x100000).
CSR_SRC_ADDR	[31:14]	RW	1MB helu kuhi henua.
CSR_SRC_ADDR	[13:0]	RW	0x0.
CSR_DST_ADDR	[31:14]	RW	1MB helu kuhi henua.
CSR_DST_ADDR	[13:0]	RW	0x0.
CSR_NUM_LINES	[31:14]	RW	0x0.
CSR_NUM_LINES	[13:0]	RW	Ka helu o nā laina huna e heluhelu a kākau paha. He ʻokoʻa paha kēia paepae no kēlā me kēia hoʻāʻo AF. Nānā: E hōʻoia i ka nui o nā kumu a me nā pale wahi e hiki ai ke hoʻokipa i ka laina huna.

Papa 7. Nā Māhele Bit CSR hou

inoa	Kahua Bit	Komo	wehewehe
CSR_CTL	[31:3]	RW	Mālama ʻia.
	[2]	RW	Hoʻopau hoʻāʻo ikaika. Kākau i ka hae ho'āʻo a me nā helu hana ʻē aʻe i csr_stat. Ma hope o ka hoʻokō ʻana i ka hoʻāʻo ʻana, ua ʻano like ka mokuʻāina me ka hoʻokō ʻole ʻia.
	[1]	RW	Hoʻomaka i ka hoʻokō hoʻāʻo.
	[0]	RW	Ho'āʻo haʻahaʻa hana hou. Ke haʻahaʻa, hoʻololi nā ʻāpana hoʻonohonoho āpau i ko lākou mau waiwai paʻamau.
CSR_CFG	[29]	RW	cr_interrupt_testmode ho'āʻo ke keakea. Hoʻopuka i kahi hoʻopau i ka pau ʻana o kēlā me kēia hoʻāʻo.
	[28]	RW	Hoʻouna ʻo cr_interrupt_on_error i kahi keakea i ka wā o ka hewa
			ʻike maka.
	[27:20]	RW	Hoʻonohonoho ʻo cr_test_cfg i ke ʻano o kēlā me kēia ʻano hoʻāʻo.
	[13:12]	RW	Koho ʻo cr_chsel i ke kahawai virtual.
	[10:9]	RW	Hoʻonohonoho ʻo cr_rdsel i ke ʻano noi heluhelu. Loaʻa nā encodings i ka
			ma muli o nā waiwai kūpono:
			• 1'b00: RdLine_S
			• 2'b01: RdLine_I
			• 2'b11: Ke ano huikau
	[8]	RW	Hiki iā cr_delay_en ke hoʻokomo i ka lohi ma waena o nā noi.
	[6:5]	RW	Hoʻonohonoho i ke ʻano hoʻāʻo, cr_multiCL-len. ʻO 0,1, a me 3 nā waiwai kūpono.
	[4:2]	RW	cr_mode, hoʻonohonoho i ke ʻano hoʻāʻo. Pono kēia mau waiwai:
			• 3'b000: LPBK1
			• 3'b001: Heluhelu
			• 3'b010: Kākau
			• 3'b011: TRPUT
*hoʻomau…*

inoa	Kahua Bit	Komo	wehewehe
			No ka ʻike hou aku e pili ana i ke ʻano hoʻāʻo, e nānā i ka Nā ʻano hoʻāʻo kumuhana ma lalo nei.
	[1]	RW	c_cont koho i ka ho'āʻo rollover a i ole hoao hoopau. • Ke 1'b0, pau ka hoao ana. Hoʻohou i ke kūlana CSR i ka wā Loaʻa ka helu CSR_NUM_LINES. • Ke 1'b1, holo ka ho'āʻo i ka helu hoʻomaka ma hope o kona hiki ʻana i ka helu CSR_NUM_LINES. Ma ke ʻano rollover, hoʻopau wale ka hoʻāʻo ma ka hewa.
	[0]	RW	Hoʻololi ʻo cr_wrthru_en ma waena o nā ʻano noi noi WrLine_I a me Wrline_M. • 1'b0: WrLine_M • 1'b1: WrLine_I
CSR_INACT_THRESHOLD	[31:0]	RW	Ka palena palena ʻole. ʻIke i ka lōʻihi o nā hale kūʻai i ka wā hoʻāʻo. Helu i ka helu o nā pōʻai hana ʻole. Inā helu ka hana ʻole > CSR_INACT_THRESHOLD, ʻaʻohe noi i hoʻouna ʻia, ʻaʻohe pane loaʻa, a hoʻonohonoho ʻia ka hōʻailona inact_timeout. ʻO ke kākau ʻana i ka 1 i ka CSR_CTL[1] e hoʻāla i kēia counter.
CSR_INTERRUPT0	[23:16]	RW	ʻO ka helu Vector Interrupt no ka mea hana.
CSR_INTERRUPT0	[15:0]	RW	ʻO apic_id ka APIC OD no ka mea hana.
DSM_STATUS	[511:256]	RO	Ua hewa ke ʻano hoʻokaʻawale ʻana i ke ʻano hoʻāʻo.
	[255:224]	RO	Hoʻopau i luna.
	[223:192]	RO	E hoʻomaka i luna.
	[191:160]	RO	Ka helu o na kakau.
	[159:128]	RO	Heluhelu.
	[127:64]	RO	Ka helu o na wati.
	[63:32]	RO	Ho'āʻo hewa kakau.
	[31:16]	RO	Hoʻohālikelike a hoʻololi i ka pāʻani kūleʻa.
	[15:1]	RO	ID kū hoʻokahi no kēlā me kēia kākau kūlana DSM.
	[0]	RO	Hae ho'āʻo hoʻopau.

Nā ʻano hoʻāʻo
CSR_CFG[4:2] hoʻonohonoho i ke ʻano hoʻāʻo. Loaʻa nā hoʻokolohua ʻehā:

LPBK1: He ho'āʻo kope hoʻomanaʻo kēia. Hoʻopili ka AF iā CSR_NUM_LINES mai ke kumu hoʻopaʻa a i ke kumu hoʻopaʻa. I ka pau ʻana o ka hoʻāʻo ʻana, hoʻohālikelike ka polokalamu i ke kumu a me nā mea hoʻokele e hele ai.
Heluhelu: Hoʻoikaika kēia hoʻāʻo i ke ala heluhelu a ana i ka bandwidth heluhelu a i ʻole latency. Heluhelu ka AF iā CSR_NUM_LINES mai ka CSR_SRC_ADDR. He hoʻāʻo bandwidth a latency wale nō kēia. ʻAʻole ia e hōʻoia i ka ʻikepili heluhelu.
Kākau: Hoʻoikaika kēia hoʻāʻo i ke ala kākau a ana i ka bandwidth kākau a i ʻole latency. Heluhelu ka AF iā CSR_NUM_LINES mai ka CSR_SRC_ADDR. He hoʻāʻo bandwidth a latency wale nō kēia. ʻAʻole ia e hōʻoia i ka ʻikepili i kākau ʻia.
TRPUT: Hoʻohui kēia ho'āʻo i ka heluhelu a me ke kākau. Heluhelu ia CSR_NUM_LINES e hoʻomaka ana mai kahi CSR_SRC_ADDR a kākau iā CSR_NUM_LINES i CSR_SRC_ADDR. He ana hoʻi ia i ka bandwidth heluhelu a kākau. ʻAʻole nānā kēia hoʻokolohua i ka ʻikepili. ʻAʻohe mea hilinaʻi o ka heluhelu a me ke kākau ʻana

Hōʻike ka papa ma lalo i nā hoʻopili CSR_CFG no nā hoʻokolohua ʻehā. Hoʻonohonoho kēia pākaukau a me CSR_NUM_LINES, =14. Hiki iā ʻoe ke hoʻololi i ka helu o nā laina huna ma ka hōʻano hou ʻana i ka papa inoa CSR_NUM_LINES.

Papa 8. Nā ʻano hoʻāʻo

FPGA Diagnostics: fpgadiag
Aia i loko o ka pono fpgadiag kekahi mau ho'āʻo e ʻike, hoʻāʻo, a hōʻike i ka lako FPGA. E hoʻohana i ka pono fpgadiag e holo i nā ʻano hoʻāʻo a pau. No ka ʻike hou aku e pili ana i ka hoʻohana ʻana i ka pono fpgadiag, e nānā i ka ʻāpana fpgadiag ma ka Open Programmable Acceleration Engine (OPAE) Tools Guide.

NLB Mode0 Hello_FPGA Kahe Ho'āʻo

Hoʻomaka ka polokalamu i ka hoʻomanaʻo ʻana i ke kūlana Device (DSM) i ʻole.
Kākau ka polokalamu i ka helu DSM BASE i ka AFU. Kākau CSR(DSM_BASE_H), CSRWrite(DSM_BASE_L)
Hoʻomākaukau ka polokalamu i ke kumu hoʻomanaʻo hoʻomanaʻo hoʻomanaʻo. He ho'āʻo kikoʻī kēia hoʻomākaukau.
Kākau ka polokalamu iā CSR_CTL[2:0]= 0x1. Hoʻopuka kēia kākau i ka hoʻāʻo mai ka hoʻonohonoho hou ʻana a i ke ʻano hoʻonohonoho. Hiki ke ho'omaka ka ho'onohonoho 'ana inā CSR_CTL[0]=1 & CSR_CTL[1]=1.

Hoʻonohonoho ka polokalamu i nā ʻāpana hoʻāʻo, e like me src, destaddress, csr_cfg, laina helu, a pēlā aku.
Kākau polokalamu CSR CSR_CTL[2:0]= 0x3. Hoʻomaka ka AF i ka hoʻokō hoʻāʻo.
Paʻa hoʻāʻo:
- Hoʻopau ʻia ka lako kamepiula ke hoʻopau a ʻike paha i kahi hewa. Ma hope o ka hoʻopau ʻana, hoʻonui ka AF i ka DSM_STATUS. Nā koho polokalamu DSM_STATUS[31:0]==1 e ʻike i ka pau ʻana o ka hoʻāʻo.
- Hiki i nā lako polokalamu ke hoʻoikaika i ka hoʻokō ʻana i ka hoʻāʻo ʻana ma ke kākau ʻana iā CSR e kākau iā CSR_CTL[2:0]=0x7. Hōʻano hou ʻo AF paʻa iā DSM_STATUS.

Moʻolelo Hoʻoponopono Hou no ka Native Loopback Accelerator Functional Unit (AFU).

Palapala Palapala	ʻO Intel Acceleration Pūʻulu Pūʻulu	Nā hoʻololi
2019.08.05	2.0 (kākoʻo ʻia me Intel ʻO Quartus Prime Pro Edition 18.1.2) a me 1.2 (kākoʻo ʻia me ʻO Intel Quartus Prime Pro Edition 17.1.1)	Hoʻohui i ke kākoʻo no ka Intel FPGA PAC D5005 platform i ka hoʻokuʻu ʻana i kēia manawa.
2018.12.04	1.2 (kākoʻo ʻia me Intel ʻO Quartus® Prime Pro Edition 17.1.1)	Hoʻokuʻu mālama.
2018.08.06	1.1 (kākoʻo ʻia me Intel ʻO Quartus Prime Pro Edition 17.1.1) a me 1.0 (kākoʻo ʻia me ʻO Intel Quartus Prime Pro Edition 17.0.0)	Hoʻohou i ka wahi o ke kumu kumu no nā NLB sample AFU in ʻO ka NLB SampʻO ka hana holo wikiwiki (AF) pauku.
2018.04.11	1.0 (kākoʻo ʻia me Intel ʻO Quartus Prime Pro Edition 17.0.0)	Hoʻokuʻu mua.

Palapala / Punawai

intel Native Loopback Accelerator Functional Unit (AFU) [pdf] Ke alakaʻi hoʻohana
Native Loopback Accelerator Functional Unit AFU, Native Loopback, Accelerator Functional Unit AFU, Functional Unit AFU

Nā kuhikuhi

Palapala Hoʻohana