Debugimi mikrosemi në qark FPGA

Informacioni i produktit

Specifikimet

• Lloji i pajisjes: Microsemi SmartFusion2 SoC FPGA
• Data e publikimit: maj 2014
• Aftësitë e korrigjimit: Korrigjimi i FPGA në qark, Analiza e logjikës së integruar
• Frekuenca maksimale e kapjes së të dhënave: Deri në 100 MHz

Abstrakt
FPGA-të janë elementë të fuqishëm të projektimit në sistemet e ngulitura me shumë advanë dizajnitages, por këto pajisje mund të kenë dizajne komplekse me çështje komplekse të projektimit që duhet të korrigjohen. Gjurmimi i çështjeve të projektimit si gabimet e përkufizimit, problemet e ndërveprimit të sistemit dhe gabimet e kohës së sistemit mund të jetë një sfidë. Përfshirja e aftësive të korrigjimit të gabimeve në qark në një FPGA mund të përmirësojë në mënyrë dramatike korrigjimin e harduerit dhe të shmangë orë të tëra zhgënjimi. Ky dokument përshkruan disa qasje të ndryshme për korrigjimin e gabimeve në qark për FPGA-të, identifikon kompromiset kryesore dhe nëpërmjet një ishampdizajni, i synuar për një pajisje Microsemi SmartFusion®2 SoC FPGA, do të tregojë se si mund të përdoren aftësitë e reja për të shpejtuar korrigjimin dhe testimin.

Hyrje

FPGA-të janë elementë të përhapur dhe të fuqishëm të dizajnit dhe tani gjenden pothuajse në çdo sistem të integruar. Me rritjen e kapacitetit, përfshirjen e blloqeve funksionale komplekse në çip dhe ndërfaqet serike të avancuara, këto pajisje mund të kenë gjithashtu probleme komplekse të projektimit që duhet të korrigjohen. Gjurmimi i çështjeve të tilla si gabimet e përkufizimit funksional (në nivel FPGA ose sistemi), problemet e ndërveprimit të sistemit funksional, çështjet e kohës së sistemit dhe çështjet e besnikërisë së sinjalit midis IC-ve (si zhurma, ndërlidhja ose reflektimet) të gjitha bëhen shumë më komplekse kur përdoren FPGA të avancuara. Simulimi është sigurisht një ndihmë e madhe në identifikimin e shumë problemeve të projektimit, por shumë ndërveprime në botën reale nuk do të shfaqen derisa dizajni të zbatohet në harduer. Janë zhvilluar disa teknika të ndryshme për korrigjimin e çështjeve komplekse të projektimit për të thjeshtuar procesin. Një kuptim i kujdesshëm i secilës prej këtyre teknikave kryesore, duke përfshirë advan-et e ndryshmetages dhe disadvantages, është e dobishme kur merret parasysh se cila teknikë ose kombinim teknikash është i përshtatshëm për një dizajn të caktuar.
Një ishampDizajni FPGA, i synuar për një pajisje Microsemi SmartFusion2 SoC FPGA, mund të përdoret për të demonstruar disa nga avancuesittages dhe disadvantage të këtyre teknikave standarde si dhe aftësitë më të reja të korrigjimit në qark. Ky shembull ilustrativampdo të tregojë se si këto teknika të ndryshme mund të përdoren për të shpejtuar identifikimin dhe eliminimin e problemeve të harduerit gjatë korrigjimit të harduerit.

Pse është korrigjimi i FPGA një aspekt kritik i dizajnit dhe zhvillimit të sistemit?
FPGA-të kanë dy modele kryesore të përdorimit që i dallojnë ato nga elementët e tjerë të dizajnit. FPGA-të mund të përdoren në produktin e prodhimit ose mund të përdoren si një mjet zhvillimi për të provuar ose prototipuar një koncept të projektimit të prodhimit. Kur përdoren si mjet prodhimi, FPGA-të mund të jenë një objektiv shumë më fleksibël sesa automjetet e prodhimit me bazë ASIC ose CPU. Kjo është veçanërisht e rëndësishme për një dizajn të ri, i cili nuk është implementuar ende në harduer. Projektimet me opsione të ndryshme arkitekturore mund të krijohen dhe testohen lehtësisht në mënyrë që të identifikohet dizajni optimal. FPGA-të me procesorë në çip (SoC FPGA) bëjnë gjithashtu të mundur shkëmbimin e përpunimit të bazuar në CPU me funksionet e përshpejtimit të bazuara në FPGA me ndihmën e harduerit. Këto advantages mund të zvogëlojë në mënyrë dramatike kohën e nevojshme për projektimin, vërtetimin, testimin dhe analizën e dështimit për zhvillimet e produkteve të reja.
Kur përdoret për prototipin e një dizajni, ndoshta për një ASIC prodhimi, fleksibiliteti i FPGA është një përfitim kryesor. Një platformë aktuale harduerike, edhe ajo që nuk funksionon me shpejtësi të plotë, e bën shumë më të lehtë marrjen e matjeve të detajuara të performancës së sistemit, të dhënave të analizës së xhiros dhe rezultateve të vërtetimit të konceptit të arkitekturës. Mbështetja FPGA për implementimet e ngurtësuara të autobusëve standardë të industrisë (si PCIe®, Gigabit Ethernet, XAUI, USB, CAN dhe të tjerë) thjeshton testimin e lidhur me këto ndërfaqe. Familjet më të reja të FPGA-ve me procesorë ARM në çip (SoC FPGA), e bëjnë të lehtë prototipimin e zbatimeve me procesorë të integruar. Kodi i procesorit i zhvilluar më parë mund të bartet në prototip dhe kodi i ri të krijohet paralelisht me përpjekjet e dizajnit të harduerit.

Ky kombinim i një procesori standard me autobusët standardë të ndërfaqes bën të mundur shfrytëzimin e ekosistemit të madh të bibliotekave të kodeve, drejtuesve, API-ve funksionale, Sistemeve Operative në kohë reale dhe madje edhe sistemeve të plota operative për të krijuar shumë më shpejt një prototip funksional. Për më tepër, pasi dizajni të forcohet, prototipi FPGA mund të përdoret për të kapur grupe të gjera testesh simulimi (si për stimulin ashtu edhe për përgjigjen) që pasqyrojnë të dhënat aktuale të sistemit. Këto grupe të dhënash mund të jenë të paçmueshme në krijimin e simulimeve përfundimtare për një ASIC ose një zbatim tjetër prodhimi. AdvanitagPërdorimi i një FPGA si një prototip dizajni mund të zvogëlojë në mënyrë dramatike kohën për projektimin, vërtetimin, testimin dhe analizën e dështimit për zbatimin e produktit përfundimtar.
Në të dyja këto modele të zakonshme të përdorimit të FPGA, fleksibiliteti i FPGA-së si objektiv i projektimit është një avantazh kryesor.tage. Kjo do të thotë se shumë ndryshime dhe përsëritje të dizajnit do të ishin normë, dhe kështu aftësia për të korrigjuar me shpejtësi gabimet e projektimit do të ishte kritike për të mundësuar sa më shumë opsione të projektimit. Pa një aftësi efikase të korrigjimit, shumica e advanittage e fleksibilitetit të dizajnit FPGA do të zvogëlohet nga koha shtesë e kërkuar e korrigjimit. Për fat të mirë, FPGA-të mund të ofrojnë gjithashtu veçori shtesë të harduerit që thjeshtojnë në mënyrë dramatike korrigjimin në kohë reale. Përpara se të shikojmë këto aftësi, le të shohim së pari llojet më të zakonshme të çështjeve me të cilat mund të përballet një dizajn FPGA, në mënyrë që të kemi sfondin e duhur për të vlerësuar efikasitetin dhe kompromiset e lidhura me mjetet e ndryshme të korrigjimit.

Probleme të zakonshme gjatë korrigjimit të modeleve FPGA

Së bashku me aftësitë e zgjeruara që sjellin FPGA-të moderne, kompleksiteti i shtuar shoqërues e bën më të vështirë krijimin e modeleve pa gabime. Në fakt, është vlerësuar se korrigjimi mund të marrë mbi 50% të ciklit të projektimit të sistemit të integruar. Me presionet nga koha në treg që vazhdojnë të shtrydhin ciklin e zhvillimit, korrigjimi i harduerit të sistemit fillestar është zhvendosur në një mendim të mëvonshëm - shumë shpesh duke supozuar se verifikimi (vetë një përqindje e madhetage të orarit të zhvillimit), do të kapë të gjitha gabimet përpara shfaqjes fillestare të sistemit. Le të shohim vetëm disa lloje të zakonshme të çështjeve të sistemit për të kuptuar më mirë sfidat me të cilat do të përballet një dizajn tipik gjatë paraqitjes fillestare të sistemit.

Gabimet e përkufizimit funksional mund të jenë dyfish të vështira për t'u gjetur pasi projektuesi ka keqkuptuar një kërkesë të veçantë, kështu që gabimi mund të anashkalohet edhe kur shikon me kujdes detajet e dizajnit. Një ishampNjë gabim i zakonshëm i përkufizimit funksional do të ishte kur një tranzicion i makinës së gjendjes nuk përfundon në gjendjen e duhur. Gabimet mund të shfaqen gjithashtu në ndërfaqet e sistemit si një problem ndërveprimi. Vonesa e ndërfaqes, për shembullample, mund të specifikohet gabimisht, duke rezultuar në një gjendje të papritur të tejmbushjes ose nën rrjedhjes së tamponit.
Çështjet e kohës së nivelit të sistemit janë një tjetër burim shumë i zakonshëm i gabimeve të projektimit. Ngjarjet asinkrone, në veçanti, janë një burim i zakonshëm gabimesh kur efektet e domenit të sinkronizimit ose kalimit të kohës nuk merren parasysh me kujdes. Kur punoni me shpejtësi, këto lloj gabimesh mund të jenë shumë problematike dhe mund të shfaqen shumë rrallë, ndoshta vetëm kur shfaqen modele specifike të të dhënave. Shumë shkelje të zakonshme të kohës bëjnë pjesë në këtë kategori dhe zakonisht janë shumë të vështira, nëse jo të pamundura për t'u simuluar.

Shkeljet e kohës mund të jenë gjithashtu rezultat i besnikërisë së ulët të sinjalit midis qarqeve të integruara, veçanërisht në sistemet me shina të shumta fuqie për secilin qark. Besueshmëria e ulët e sinjalit mund të rezultojë në zhurmë sinjali, ndërlidhje, reflektime, ngarkim të tepërt dhe probleme të ndërhyrjes elektro-magnetike (EMI) që shpesh shfaqen si shkelje të kohës. Çështjet e furnizimit me energji elektrike, si kalimtarët (veçanërisht gjatë fillimit ose mbylljes së sistemit), ndryshimet e ngarkesës dhe streset e larta të shpërndarjes së energjisë mund të rezultojnë gjithashtu në gabime misterioze, që shpesh nuk gjurmohen lehtësisht në burimin e furnizimit me energji. Edhe kur dizajni është plotësisht i saktë, çështjet e fabrikimit të tabelës mund të rezultojnë në gabime. Lidhjet e saldimit të gabuar dhe lidhësit e lidhur në mënyrë jo të duhur, p.shample, mund të jetë burimi i gabimeve dhe madje mund të varet nga temperatura ose vendndodhja e tabelës. Përdorimi i teknikave të avancuara të paketimit FPGA mund ta bëjë të vështirë hetimin e sinjaleve në tabelën e qarkut të printuar, kështu që thjesht marrja e aksesit në një sinjal të dëshiruar shpesh mund të jetë problematike. Shpesh shumë çështje të projektimit nuk krijojnë një gabim të menjëhershëm dhe duhet të kalojnë nëpër dizajn derisa gabimi të shfaqet në të vërtetë. Gjurmimi i gabimit fillestar në shkakun rrënjësor shpesh mund të jetë një detyrë zhgënjyese, e vështirë dhe kërkon kohë.

Për shembullampMegjithatë, një grimë e vetme e gabuar në një tabelë përkthimi mund të mos rezultojë në një gabim deri në shumë cikle më vonë. Disa nga mjetet që do të diskutojmë më vonë në këtë punim, që përdorin pajisje të dedikuara për korrigjimin e gabimeve në qark, synojnë në mënyrë specifike t'i bëjnë këto 'gjueti të gabimeve' më të shpejta dhe më të lehta. Përpara se të futemi në detajet e këtyre mjeteve, le të shohim së pari një simulim të teknikës së korrigjimit të bazuar në softuer të njohur në mënyrë që të kuptojmë më mirë advanintages dhe disadvantages e përdorimit të simulimit për korrigjimin e gabimeve.

Përdorimi i Simulimit për korrigjimin e gabimeve
Në mënyrë tipike në një simulim dizajni, të gjithë komponentët e jetës reale brenda dhe jashtë dizajnit modelohen matematikisht si procese softuerike të cilat ekzekutohen në mënyrë sekuenciale në një CPU standarde. Zbatimi i një game të gjerë stimujsh në dizajn dhe kontrollimi i rezultatit të pritur kundrejt prodhimit të modeleve të simuluara, është një mënyrë e thjeshtë për të kapur gabimet më të dukshme të dizajnit. Një dritare që tregon një ekzekutim tipik simulimi është dhënë në figurën 1 më poshtë. Advani i qartëtagE i korrigjimit të bazuar në harduer të vargjeve të simulimit, është se simulimi mund të bëhet në softuer - nuk nevojiten dizajne aktuale të bazuara në harduer dhe panel testimi. Simulimi mund të kapë shpejt shumë gabime të projektimit, veçanërisht ato që lidhen me specifikimet e pasakta, keqkuptimin e kërkesave të ndërfaqes, gabimet e funksionit dhe shumë lloje të tjera 'bruto' gabimesh që zbulohen lehtësisht përmes vektorëve të thjeshtë stimulues.

Simulimi është veçanërisht efektiv kur kombinime të gjera të stimulit janë në dispozicion të projektuesit dhe rezultatet që rezultojnë janë të njohura mirë. Në këto raste, simulimi mund të bëjë një test pothuajse shterues të një dizajni. Fatkeqësisht, shumica e modeleve nuk kanë qasje të lehtë në paketat e gjera të testimit dhe procesi i krijimit të tyre mund të marrë shumë kohë. Krijimi i një grupi testimi që mbulon 100% të dizajnit është praktikisht i pamundur për dizajne të mëdha të bazuara në FPGA dhe duhet të përdoren shkurtime për të provuar dhe mbuluar elementët kryesorë të dizajnit. Një tjetër vështirësi me simulimin, është se ai nuk është një zbatim i 'botës reale' dhe nuk mund të kapë ngjarje asinkrone, ndërveprime të sistemit me shpejtësi ose shkelje të kohës. Së fundi, procesi i simulimit mund të jetë shumë i ngadalshëm dhe nëse kërkohen shumë përsëritje, simulimi shpejt bëhet pjesa më e konsumuar e kohës dhe shpesh pjesa më e kushtueshme e procesit të zhvillimit.

Si një alternativë (ose ndoshta e thënë më mirë, si një shtesë në simulim) projektuesit FPGA zbuluan se ata mund të shtonin pajisje korrigjimi në dizajnin FPGA në mënyrë që të vëzhgonin dhe kontrollonin sinjalet kryesore brenda pajisjes. Këto teknika fillimisht u zhvilluan si qasje ad-hoc, por gradualisht janë zhvilluar në një strategji standarde të korrigjimit të harduerit. Ky përdorim i aftësive të korrigjimit në qark ofron një avantazh të rëndësishëmtages për dizajnet e bazuara në FPGA dhe seksioni tjetër do të eksplorojë tre strategjitë më të zakonshme dhe avantazhet e tyre të ndryshmetages dhe disadvantages.

Qasje të zakonshme të korrigjimit në qark për FPGA-të
Teknikat më të zakonshme për zbatimin e aftësive të korrigjimit në qark në FPGA përdorin ose një analizues logjik të integruar, pajisje testimi të jashtme ose pajisje të dedikuara të sondës së sinjalit të ngulitur brenda strukturës FPGA. Analizuesi logjik i integruar zakonisht zbatohet duke përdorur pëlhurën FPGA dhe futet në dizajn. JTAG porti përdoret për të hyrë në analizues dhe të dhënat e kapura mund të shfaqen në një PC. Kur përdoren pajisjet e jashtme të testimit, dizajni FPGA në provë modifikohet në mënyrë që sinjalet e zgjedhura të brendshme të FPGA të drejtohen në kunjat e daljes. Këto kunja mund të vëzhgohen më pas përmes pajisjeve të testimit të jashtëm. Kur përdoret hardueri i dedikuar i sondës së sinjalit, një përzgjedhje e gjerë e sinjaleve të brendshme mund të lexohet në kohë reale. Disa zbatime të sondës madje mund të përdoren për të shkruar në regjistrim ose vendndodhje memorie duke rritur më tej aftësitë e korrigjimit. Le të shohim më në detaje advanintages dhe disadvantage secilës prej këtyre teknikave dhe më pas shikoni një ishampLe të dizajnoni për të parë se si këto qasje të ndryshme mund të ndikojnë në kohën e përgjithshme të korrigjimit.

In-Circuit FPGA Debug-Embedded Analyzer Logic
Koncepti i analizuesit logjik të ngulitur ishte një rezultat i drejtpërdrejtë i aftësive ad-hoc të korrigjimit të gabimeve në qark që projektuesit zbatuan kur FPGA-të u përdorën për herë të parë. Analizuesit logjikë të integruar shtuan aftësi të reja dhe eliminuan kërkesën që projektuesi të zhvillonte analizuesin e vet. Shumica e FPGA-ve ofrojnë këto aftësi dhe palët e treta ofrojnë analizues standardë (Identify®, nga Synopsys, është një ish i njohurample) që mund të ndërlidhet lehtësisht me mjete të nivelit më të lartë për të përmirësuar më tej produktivitetin.

Funksionaliteti i analizuesit logjik është futur në dizajn, duke përdorur strukturën FPGA dhe blloqe memorie të ngulitura si zbutës gjurmësh, siç ilustrohet në figurën 2. Burimet nxitëse janë krijuar gjithashtu në mënyrë që ndërveprimet komplekse të sinjalit të mund të zgjidhen dhe kapen lehtësisht. Qasja në analizues për kontroll dhe transferim të të dhënave zakonisht bëhet përmes standardit JTAG port për të thjeshtuar kërkesat e ndërfaqes. Të dhënat e marra mund të shfaqen në një kompjuter duke përdorur të përbashkët viewing software dhe zakonisht pasqyron një dalje të formës valore të simulatorit logjik viewstil ing.

AdvanitagPërparësitë e kësaj qasjeje janë se nuk përdoren kunja shtesë FPGA I/O, vetëm standardi JTAG sinjalet. Bërthamat IP të analizuesit logjik të integruar janë zakonisht relativisht të lira dhe në disa raste mund të jenë një opsion për sintezën ekzistuese të FPGA ose mjetet e simulimit. Në disa raste, analizuesi logjik i integruar mund të sigurojë gjithashtu dalje shtesë në hyrje/daljet e papërdorura, nëse është më i përshtatshëm. Një nga disavantazhettagKjo qasje është se kërkohet një sasi e madhe burimesh FPGA. Në veçanti, nëse përdoren gjurmuesit, kjo do të zvogëlojë numrin e memories bllok të disponueshme. Nëse nevojitet një tampon i gjerë, kjo do të jetë gjithashtu një kompensim ndaj thellësisë së memories (pasi përdorimi i një memorie më të gjerë rezulton në thellësi më të vogël të memories) - një disavantazh i madhtage kur përdorni pajisje më të vogla. Ndoshta pengesa më e madhe e kësaj teknike është se sa herë që bëhet një rregullim për vendosjen e sondës, është e nevojshme të rikompilohet dhe riprogramohet dizajni. Kur përdorni një pajisje të madhe, ky proces mund të marrë një kohë të konsiderueshme. Për shkak të mënyrës se si vendosen sondat e sinjalit në dizajn, mund të jetë e vështirë të ndërlidhen marrëdhëniet e kohës së sinjalit. Për më tepër, vonesat midis sondave të sinjalit nuk janë të qëndrueshme dhe kështu marrëdhëniet e kohës janë të vështira për t'u krahasuar. Kjo është një vështirësi e veçantë kur krahasojmë sinjale asinkrone ose sinjale nga fusha të ndryshme kohore.

In-Circuit FPGA Debug – Pajisjet e jashtme të testimit
Përdorimi i kodit të korrigjimit në qark në lidhje me pajisjet e testimit të jashtëm ishte një zhvillim i natyrshëm kur një analizues logjik i jashtëm ishte tashmë i disponueshëm për testimin e sistemit. Duke krijuar disa kode të thjeshta korrigjimi për të identifikuar dhe përzgjedhur sinjalet e brendshme të provës dhe për t'i zbatuar ato në I/O të FPGA, siç tregohet në Figurën 3, ishte e mundur të shfrytëzoheshin aftësitë e avancuara të analizatorëve (si p.sh. buferë të mëdhenj gjurmësh, sekuenca komplekse nxitëse dhe të shumta viewing options) për të krijuar mjedise të thjeshta por të fuqishme korrigjimi. Aftësitë më komplekse në qark për opsionet e avancuara të ndezjes mund të minimizojnë numrin e daljeve të nevojshme. Për shembullampPër më tepër, zgjedhja e adresave specifike në një autobus të gjerë mund të ishte e ndaluar nëse kërkoheshin kunja të jashtme.
Përdorimi i logjikës së brendshme FPGA zvogëlon në mënyrë dramatike kërkesat e I/O dhe madje mund të kërkojë modele specifike adresash (ndoshta një sekuencë thirrjesh dhe kthimi) për korrigjimin e problemeve më komplekse. Nëse ekziston një ndërfaqe e zakonshme e përdoruesit, kjo mund të thjeshtojë kurbën e të mësuarit dhe të përmirësojë produktivitetin.

AdvanitagThelbi i kësaj qasjeje është se ajo përdor koston e pajisjeve të testimit të jashtëm dhe kështu nuk ka kosto shtesë të mjetit. Disa bërthama IP të qarkut të korrigjimit janë të disponueshme nga prodhuesit e pajisjeve ose prodhuesit e FPGA dhe mund të jenë me kosto shumë të ulët ose edhe falas. Sasia e burimeve FPGA të nevojshme për të zbatuar logjikën e përzgjedhjes së sinjalit është shumë e vogël, dhe meqenëse funksioni i gjurmimit bëhet duke përdorur analizuesin e jashtëm logjik, nuk nevojiten memorie blloku. Meqenëse logjika e përzgjedhjes është e lirë, mund të mbështetet gjithashtu një numër i madh kanalesh me aktivizim të gjerë. Analizuesi logjik mund të funksionojë si në modalitetin e kohës ashtu edhe në atë të gjendjes që ndihmon në izolimin e disa çështjeve të kohës.
MospërfilljatagElementet e kësaj qasjeje mund të përfshijnë nevojën për të blerë një analizues logjik, nëse ai nuk është i alokuar tashmë për projektin. Ky disavantazhtagE mund të jetë e mjaftueshme për të dekurajuar këtë qasje në shumë raste. Sidoqoftë, vini re se disa opsione të analizuesve logjikë me kosto të ulët po bëhen të disponueshme që përdorin PC ose tabletë për shfaqje, duke e bërë këtë opsion shumë më ekonomik për kërkesat e thjeshta të korrigjimit.
Numri i kunjave FPGA të konsumuara mund të jetë një tjetër disavantazhtagdhe nëse duhen vëzhguar autobusë të gjerë, nevojitet një planifikim i rëndësishëm për paraqitjen e tabelës dhe shtimi i lidhësve të korrigjimit. Kjo kërkesë është shumë herë e vështirë për t'u parashikuar në fillim të fazës së projektimit dhe një tjetër kompleksitet i padëshiruar. Ngjashëm me qasjen e analizuesit të logjikës së integruar, strategjia e testimit të jashtëm kërkon rikompilimin dhe riprogramimin e një dizajni, kur nevojitet çdo eksperiment i ri.

Disavantazhi i përbashkëttage këtyre dy teknikave—përdorimi i burimeve në çip (që mund të ndikojë gjithashtu në performancën e kohës së dizajnit dhe të krijojë kërkesa shtesë për korrigjimin e gabimeve) nevoja për të rikompiluar dhe riprogramuar dizajnin (që mund të shtojë orë apo edhe ditë në orarin e korrigjimit) planifikimi paraprak që kërkohet për identifikimin e skenarëve të mundshëm të provës dhe përdorimi i çipit shtesë për një qasje të burimeve I/O. Një përgjigje ishte shtimi i logjikës së dedikuar të korrigjimit në strukturën FPGA në disa pajisje. Rezultati ishte korrigjimi në qark duke përdorur sonda harduerike.

In-Circuit FPGA Debug – Sondat e harduerit
Përdorimi i sondave harduerike thjeshton në mënyrë dramatike teknikat e korrigjimit në qark për FPGA-të. Kjo teknikë e zbatuar si një veçori Live Probe në pajisjet SmartFusion2®SoC FPGA dhe IGLOO®2 FPGA, shton linja të dedikuara të sondës në strukturën FPGA për të vëzhguar daljen e çdo biti të regjistrit të elementit logjik. Siç tregohet në bllok diagramin në figurën 4, sondat harduerike janë të disponueshme në dy kanale të sondës A dhe B.

Daljet e zgjedhura të regjistrit (pikat e sondës), si ajo e marrë në fund të figurës, drejtohen mbi dy kanalet e sondës dhe nëse zgjidhen mund të aplikohen në kanalin A ose B. Këto sinjale kanali në kohë reale mund të dërgohen më pas në kunjat e dedikuara të Probe A dhe Probe B në pajisje. Sinjalet e sondës A dhe sondës B gjithashtu mund të drejtohen nga brenda në një analizues logjik të integruar.

Vini re se karakteristikat e kohës së kunjave të sondës janë të rregullta dhe kanë devijime të papërfillshme nga një pikë e sondës në tjetrën, duke e bërë shumë më të lehtë krahasimin e karakteristikave të kohës së sinjaleve në kohë reale. Të dhënat mund të merren deri në 100 MHz duke e bërë të përshtatshme për shumicën e modeleve të synuara.
Ndoshta më e rëndësishmja, vendndodhjet e pikave të sondës, pasi ato nuk zgjidhen si pjesë e dizajnit të zbatuar (ato zgjidhen përmes harduerit të dedikuar ndërsa dizajni po funksionon në FPGA), mund të ndryshohen shpejt duke dërguar thjesht të dhënat e përzgjedhjes në pajisje. Nuk nevojitet rikompilimi dhe riprogramimi i dizajnit.
Për të thjeshtuar edhe më shumë përdorimin e aftësisë Live Probe, mjeti softuer i korrigjimit të lidhur ka akses në të gjitha vendndodhjet e sinjalit të sondës përmes një korrigjimi të gjeneruar automatikisht file. Siç tregohet në figurën 5, emri i sinjalit mund të zgjidhet nga lista e sinjaleve dhe të aplikohet në kanalin e dëshiruar. Kjo mund të bëhet edhe kur dizajni po funksionon, në mënyrë që aktiviteti i kërkimit brenda dizajnit të jetë i qetë dhe shumë efikas.

Në shumë raste, aftësia e sondës harduerike, si Live Probe, mund të përdoret në lidhje me analizuesin logjik të integruar të përshkruar më parë dhe teknikat e testimit të jashtëm.

Siç tregohet në Figurën 6, aftësia Live Probe për të zgjedhur sinjalet 'në fluturim' bën të mundur ndryshimin e shpejtë dhe të lehtë të sinjaleve nën vëzhgim pa pasur nevojë të ripërpiloni dizajnin. Një analizues i jashtëm logjik ose fushëveprimi mund të vëzhgojë lehtësisht sinjalet e sondave, siç ilustrohet në pjesën e sipërme djathtas të figurës në kunjat e dedikuara të daljes së sondës. Përndryshe (ose ndoshta edhe si shtesë) analizuesi i brendshëm logjik (blloku ILA Identify, i paraqitur në figurë) mund të përdoret për të vëzhguar kunjat e sondës. Sinjalet e sondës mund të kapen nga ILA dhe të vëzhgohen në dritaren e formës së valës. Vendndodhjet e sondave mund të ndryshohen pa pasur nevojë të ripërpiloni modelin e synuar.
Vini re se aftësitë shtesë për ndezjen dhe gjurmimin mund të përdoren për të përmirësuar funksionalitetin e sondës, duke e bërë të lehtë zbulimin edhe të çështjeve komplekse të projektimit.

Aftësi të tjera të korrigjimit të harduerit janë gjithashtu të disponueshme në pajisjet SmartFusion2 SoC FPGA dhe IGLOO2 FPGA. Një nga këto aftësi, i quajtur Active Probe, mund të lexojë ose shkruajë në mënyrë dinamike dhe asinkronike në çdo bit të regjistrit të elementit logjik. Një vlerë e shkruar vazhdon për një cikël të vetëm orësh, kështu që funksionimi normal mund të vazhdojë, duke e bërë atë një mjet shumë të vlefshëm korrigjimi. Sonda aktive është me interes të veçantë nëse dëshirohet një vëzhgim i shpejtë i një sinjali të brendshëm (ndoshta thjesht për të kontrolluar nëse është aktiv ose në gjendjen e dëshiruar, si sinjali i rivendosjes), ose nëse ka nevojë për të testuar shpejt një funksion logjik duke shkruar në një pikë sondë
(ndoshta për të nisur një tranzicion të makinës së gjendjes duke vendosur shpejt një vlerë hyrëse për të izoluar një problem të rrjedhës së kontrollit).

Një tjetër aftësi e korrigjimit të ofruar nga Microsemi është Debug i kujtesës. Kjo veçori i lejon projektuesit të lexojë ose të shkruajë në mënyrë dinamike dhe asinkronike në një bllok të zgjedhur SRAM të pëlhurës FPGA. Siç ilustrohet në pamjen e ekranit të mjetit të korrigjimit (Figura 7), kur zgjidhet skeda Memory Blocks, përdoruesi mund të zgjedhë memorien e dëshiruar për të lexuar, të ekzekutojë një fotografi të memories, të modifikojë vlerat e kujtesës dhe më pas t'i shkruajë vlerat përsëri në pajisje. Kjo mund të jetë veçanërisht e dobishme për kontrollimin ose vendosjen e buferave të të dhënave të përdorura në portat e komunikimit për gërvishtjet e orientuara nga llogaritja ose edhe për kodin e ekzekutuar nga një CPU e integruar. Korrigjimi i gabimeve komplekse të varura nga të dhënat është dukshëm më i shpejtë dhe më i lehtë kur kujtimet mund të vëzhgohen dhe kontrollohen kaq shpejt.

Pasi një dizajn të korrigjohet, mund të jetë e dëshirueshme që të çaktivizohen aftësitë e korrigjimit të harduerit për të mbrojtur informacionin e ndjeshëm. Një sulmues mund të përdorë të njëjtat lehtësira për të lexuar informacione kritike ose për të ndryshuar cilësimet e sistemit që mund të lejojnë qasje të lehtë në pjesë të ndjeshme të sistemit. Microsemi ka shtuar veçori për të lejuar projektuesin të sigurojë pajisjen pas përfundimit të korrigjimit. Për shembullampLe, qasja në Live Probe dhe Active Probe mund të bllokohet për të çaktivizuar plotësisht funksionin si një mjet i mundshëm sulmi (madje eliminon mundësinë e aktivitetit të sondës duke krijuar ndonjë model në rrymën e furnizimit që mund të përdoret për të provuar dhe vëzhguar të dhënat e sondës në mënyrë indirekte). Përndryshe, qasja në pjesët e zgjedhura të dizajnit mund të bllokohet për të parandaluar aksesin vetëm në ato seksione. Kjo mund të jetë e përshtatshme nëse vetëm një pjesë e dizajnit duhet të jetë e sigurt duke e bërë pjesën tjetër të dizajnit ende të aksesueshme për testimin në terren ose analizën e gabimeve.

Grafiku i krahasimit të korrigjimit në qark
Tani që një ri i detajuarview nga tre teknikat kryesore të korrigjimit të harduerit në qark janë përshkruar një tabelë përmbledhëse, siç tregohet në Figurën 8, është krijuar që detajon advanin e ndryshëmtages dhe disadvantage të secilës metodë. Duke kujtuar se disa teknika mund të përdoren së bashku (Live Probe dhe Internal Logic Analyzer (ILA), si Synopsys Identify, p.sh.ample), ne mund të shohim pikat kryesore të forta dhe të dobëta të secilës teknikë. Koleksioni i aftësive të korrigjimit të pajisjeve në qark (Live Probe, Active Probe dhe Memory Debug - të quajtura kolektivisht SmartDebug), janë më të dobëta në krahasim me teknikat e tjera kur bëhet fjalë për numrin e sondave totale të disponueshme (një rreth i kuq) dhe janë më të dobëta se më të mirat (rrethi i verdhë) kur merret parasysh shpejtësia e kapjes (pajisja e testit të jashtëm).
Teknikat e bazuara në ILA, si Synopsys Identify, janë më të dobëta kur krahasohen me teknikat e tjera dhe kur merren parasysh kërkesat e burimeve FPGA. Teknikat e bazuara në pajisjet e testimit të jashtëm janë më të dobëta mbi një sërë konsideratash me koston, ndikimin e kohës së projektimit dhe lëvizjen e sipërme të sondës (për shkak të nevojës për të ripërpiluar dizajnin) më të vështirat. Ndoshta zgjidhja optimale është një kombinim i SmartDebug dhe një prej teknikave të tjera, në mënyrë që dobësia e numrit të kanaleve të SmartDebug të mund të zbutet dhe pengesa e lëvizjes së pikës së sondës.tagreduktohen edhe ato të teknikave të tjera.

Klasifikimet e sinjaleve
Mund të bëhet një dallim i dobishëm midis disa prej llojeve më të zakonshme të sinjaleve dhe kjo mund të ndihmojë kur planifikoni një qasje korrigjimi. Për shembullampSinjalet që nuk ndryshojnë përveçse gjatë fillimit të sistemit, si rikthimi i sistemit, rivendosja e bllokut ose regjistrat e inicializimit mund të klasifikohen si sinjale statike. Këto lloj sinjalesh arrihen në mënyrë më efikase përmes një objekti që mund të vëzhgojë lehtësisht si dhe të kontrollojë sinjalin, pa pasur nevojë për një cikël të gjatë rikompilimi. Active Probe është një mjet i shkëlqyer për korrigjimin e sinjaleve statike. Në mënyrë të ngjashme, sinjalet që ndryshojnë më shpesh, por janë ende statike për shumicën dërrmuese të kohës, mund të klasifikohen si pseudo-statike dhe gjithashtu korrigjohen në mënyrë më efektive duke përdorur Active Probe. Sinjalet që ndryshojnë shpesh, si sinjalet e orës, mund të klasifikohen si dinamike dhe nuk arrihen aq lehtë përmes Probe Active. Live Probe është një zgjedhje më e mirë për vëzhgimin e këtyre sinjaleve.

Rasti i thjeshtë i përdorimit të korrigjimit

Tani që kemi një kuptim më të mirë të opsioneve të ndryshme të korrigjimit në qark, le të shohim një model të thjeshtë ishample për të parë se si funksionojnë këto teknika. Figura 9, tregon një dizajn të thjeshtë FPGA në një pajisje SmartFusion2 SoC FPGA. Nënsistemi i mikrokontrolluesit (MSS) rivendoset nga blloku IP CoreSF2Reset Soft. Hyrja në këtë bllok janë rivendosja e ndezjes së energjisë, rivendosja e strukturës së përdoruesit dhe rivendosja e jashtme. Rezultatet janë një rivendosje në pëlhurën e përdoruesit, një rivendosje MSS dhe një rivendosje M3. Simptomat e gabimit janë se nuk ka aktivitet në I/O edhe pse pajisja del me sukses nga gjendja POR. Tre opsionet e ndryshme për korrigjimin e këtij gabimi janë ilustruar edhe në figurë: Kutia blu (e etiketuar ETE) është për metodën External Test Equipment; kutia e gjelbër (e etiketuar ILA) është për metodën Internal Logic Analyzer; dhe kutia portokalli (e etiketuar AP) është për metodën Active Probe. Ne do të supozojmë se shkaqet e mundshme rrënjësore të gabimit janë pohuar në mënyrë të gabuar hyrjet e rivendosjes në bllokun IP të Soft CoreSF2Reset.

Le të shohim tani procesin e korrigjimit për tre nga metodat e përshkruara më parë në qark.

Pajisjet e testimit të jashtëm
Duke përdorur këtë metodë, supozohet se pajisjet e testimit janë të disponueshme dhe nuk përdoren nga një projekt me prioritet më të lartë. Për më tepër, është e rëndësishme të keni planifikuar përpara në mënyrë që disa hyrje/dalje FPGA të jenë të disponueshme dhe të mund të lidhen lehtësisht me pajisjet e testimit. Duke pasur një kokë në PCB për shembullampdo të ishte shumë e dobishme dhe do të minimizonte kohën e shpenzuar për të identifikuar dhe lidhur me një 'të dyshuar të mundshëm' ose shkurtimin e mundshëm të kunjave gjatë hetimit. Dizajni do të duhet të ripërpilohet për të zgjedhur sinjalet që duam të hetojmë. Shpresojmë, ne nuk do të 'qërojmë qepën' dhe duhet të zgjedhim sinjale shtesë për hetime të mëtejshme, pasi shpesh hetimi ynë fillestar thjesht rezulton në më shumë pyetje. Në çdo rast, procesi i rikompilimit dhe riprogramimit mund të marrë një kohë të konsiderueshme, dhe nëse rezulton në shkelje të kohës, kërkohet një ridizajnim (të gjithë jemi të njohur se sa zhgënjyese mund të jetë përpjekja për të zgjidhur çështjet e mbylljes së kohës, veçanërisht kur jeni duke bërë ndryshimet e dizajnit për të gjetur një gabim të projektimit - i gjithë procesi mund të zgjasë nga minuta në orë)! Është gjithashtu e rëndësishme të mbani mend se nëse dizajni nuk ka I/O të lirë të përdoruesve, kjo metodë nuk mund të zbatohet. Për më tepër, kjo metodë është strukturore ndërhyrëse në dizajn - dhe gabimet e lidhura me kohën mund të zhduken ose të rishfaqen midis përsëritjeve.

Analizues i brendshëm logjik
Duke përdorur këtë metodë, ILA duhet të futet në dizajn duke përdorur burimet e pëlhurës, dhe më pas duhet të rikompilohet. Vini re se nëse ILA është krijuar tashmë, sinjalet që duam të hetojmë mund të mos jenë instrumentuar, gjë që do të kërkonte gjithashtu një ripërpilim. Ky proces rrezikon të ndryshojë modelin origjinal dhe të shkelë kufizimet e kohës. Nëse përmbushet koha, dizajni duhet të riprogramohet dhe të rifillohet. I gjithë ky proces mund të zgjasë disa minuta apo edhe orë nëse kohët e ripërpilimit janë të gjata dhe nevojiten kalime të shumta. Kjo qasje është strukturore ndërhyrëse dhe mund të rezultojë në probleme të ngjashme me ato të përshkruara kur përdoret metoda e mësipërme.

Sonda aktive
Duke përdorur këtë metodë, Probe Active mund të drejtohet te burimi i sinjaleve të ndryshme të rivendosjes, të cilat të gjitha janë me burim nga daljet e regjistrit (siç është e zakonshme në çdo praktikë të mirë të projektimit dixhital). Sinjalet zgjidhen një nga një, nga një menu e sondës aktive e paraqitur në figurën 10 më poshtë. Vlerat e zgjedhura të sinjalit mund të lexohen dhe shfaqen në dritaren e të dhënave Active Probe. Çdo pohim i gabuar identifikohet lehtësisht. Ky test mund të bëhet menjëherë pa nevojën për të rikompiluar dhe riprogramuar pajisjen dhe nuk është ndërhyrës strukturor ose procedural. I gjithë procesi zgjat vetëm disa sekonda. Kjo metodë mund të krijojë gjithashtu kontrollueshmëri (duke ndryshuar vlerat në mënyrë asinkrone) të cilën dy metodat e tjera nuk do ta lejojnë. Në këtë ish të veçantëampKështu, sinjali i rivendosjes me burim nga një regjistër mund të hetohet lehtësisht dhe të zbulohet se mbahet në gjendje aktive.

Ndërrimi momental i sinjalit të rivendosjes mund të arrihet duke manipuluar në mënyrë asinkrone regjistrin që gjeneron sinjalet e pushimit.

Rasti më kompleks i përdorimit të korrigjimit të gabimeve
Dizajni i mësipërm ishte shumë i thjeshtë dhe është i dobishëm si një hyrje në përdorimin e teknikave të përshkruara të projektimit, por një ish më kompleksampmund të jetë edhe më ilustrues. Shumë herë sinjali i interesit nuk është një sinjal statik siç ishte në ish-in tonë të thjeshtëample por është dinamike. Një sinjal dinamik i zakonshëm është një orë e ndërmjetme, e përdorur ndoshta për të përcaktuar kohën e një shtrëngimi duarsh për një ndërfaqe serike. Figura 11 tregon një dizajn të tillë me bërthamën Soft IP të përdoruesit, në këtë rast, një ndërfaqe serike me porosi të lidhur me autobusin APB të sistemit. Simptomat e gabimeve janë se nuk ka asnjë aktivitet në ndërfaqen serike të personalizuar të përdoruesve dhe se kur një master autobusi APB lëshon një transaksion për të hyrë në ndërfaqen serike, ai kalon në një gjendje përjashtimi që tregon një shtrëngim duarsh të gabuar. Këto kushte duket se përjashtojnë një shkak statik, si një sinjal i pasaktë i rivendosjes, pasi makina e gjendjes së transaksionit duket se nuk funksionon me shpejtësinë e pritur dhe kështu shkakton përjashtimin. Shkaku kryesor mendohet të jetë gjeneratori i frekuencës së orës brenda bërthamës IP të përdoruesit.

Nëse nuk funksionon në frekuencën e duhur, do të rezultonin gabimet e përshkruara.

Në këtë situatë është ndoshta një strategji më e mirë për të zëvendësuar qasjen Active Probe me Live Probe. Kjo është ilustruar në figurën e mësipërme nga kutia LP me ngjyrë portokalli, duke përdorur JTAG sinjal për zgjedhjen e burimit të sondës.

Pajisjet e testimit të jashtëm
Për këtë rast, metodologjia është shumë e ngjashme me shembullin e thjeshtë të përshkruar më parëample. Sinjali i orës së përdoruesit nxirret në pikën e provës (shpresojmë në një kokë) dhe nevojitet një rikompilim që kërkon shumë kohë. Mund të jetë gjithashtu e dobishme të nxirret një sinjal referimi, ndoshta një orë sistemi që përdoret për të kontrolluar IP-në e përdoruesit si një sinjal krahasimi. Ne përsëri do t'i nënshtrohen nevojës për të ripërpiluar dhe riprogramuar në mënyrë që i gjithë procesi të mund të marrë një kohë të konsiderueshme.

Analizues i brendshëm logjik
Ky rast është shumë i ngjashëm me shembullin e thjeshtëample. Duhet të futet ILA, ose të përcaktohet sinjali i dëshiruar dhe të ekzekutohet një cikël rikompilimi dhe riprogramimi. Të gjitha çështjet e përshkruara më parë rezultojnë ende në një kohë të konsiderueshme të ciklit të korrigjimit. Megjithatë, ka një kompleksitet shtesë. Ora që drejton ILA duhet të jetë sinkron dhe në mënyrë ideale shumë më e shpejtë në lidhje me orën që duhet vëzhguar nga bërthama Soft IP e përdoruesit. Nëse këto orë janë asinkrone ose nuk kanë marrëdhëniet e duhura të kohës, kapja e të dhënave do të jetë e paparashikueshme dhe një burim i mundshëm konfuzioni për procesin e korrigjimit.
Vini re se nëse ora Soft IP e përdoruesit nuk gjenerohet në çip (ndoshta është rikuperuar nga ndërfaqja serike), projektuesit mund t'i duhet të shtojë një modul orë për të gjeneruar një orë më të shpejtë ILA duke përdorur burime shtesë dhe ndoshta duke krijuar një shkelje të kohës.

Sonda e drejtpërdrejtë
Duke përdorur këtë metodë, Live Probe mund të drejtohet shpejt nga burimi i orës së përdoruesit dhe çdo burim tjetër i orës nga një regjistër për të gjetur shkakun rrënjësor të gabimit. Sonda e drejtpërdrejtë do të tregojë daljet e sinjalit të zgjedhur në kohë reale dhe kështu çdo lidhje kohore midis sinjaleve është shumë më e lehtë për t'u përcaktuar. I gjithë procesi zgjat vetëm disa sekonda.

Karakteristika të tjera të korrigjimit për ndërfaqet serike
Është gjithashtu e rëndësishme të theksohet se ka shumë aftësi shtesë për korrigjimin e gabimeve në pajisjet SmartFusion2 SoC FPGA dhe IGLOO2 FPGA që mund të përdoren në ndërfaqet serike, si ai në ish-in e mëparshëmampdizajni ku gabimet janë edhe më të komplikuara. Korrigjimi i SERDES, për shembullample, ofron aftësi specifike korrigjimi për ndërfaqet serike të dedikuara me shpejtësi të lartë. Disa nga veçoritë e korrigjimit të SERDES përfshijnë mbështetjen e testit PMA (si gjenerimi i modelit PRBS dhe testimi i kthimit) mbështetje për konfigurime të shumta testesh SERDES me rikonfigurim të nivelit të regjistrit për të shmangur përdorimin e rrjedhës së plotë të dizajnit për të bërë ndryshime konfigurimi dhe raportet e tekstit që tregojnë protokollet e konfiguruara, regjistrat e konfigurimit të SERDES dhe regjistrat e konfigurimit. Këto veçori e bëjnë korrigjimin e SERDES shumë më të lehtë dhe mund të përdoren në lidhje me Live Probe dhe Active Probe për të shpejtuar korrigjimin e mëtejshëm të qarqeve komplekse.
Mjeti i korrigjimit të memories së përshkruar më parë mund të përdoret gjithashtu së bashku me SERDES Debug për testimin e shpejtësisë. Meqenëse buferat e memories mund të inspektohen dhe ndryshohen shpejt dhe lehtë me Debug-in e memories, është e mundur të krijohen shpejt 'paketat e testimit' dhe të vëzhgohen rezultatet e komunikimit të rikthimit ose ndër-sistemit. Projektuesi mund t'i shfrytëzojë këto aftësi dhe në këtë mënyrë të minimizojë nevojën për 'parje testimi' të specializuara që konsumojnë pëlhurë shtesë FPGA dhe që mund të ndikojnë në kohën e çipit.

konkluzioni
Ky punim ka përshkruar në detaje disa qasje të ndryshme për zbatimin e korrigjimit në qark për FPGA dhe SoC FPGA - përdorimin e një Analizatori Logjik të Integruar, përdorimin e pajisjeve të testimit të jashtëm dhe përdorimin e qarqeve të dedikuara të sondës të integruara në strukturën FPGA. Shtimi i qarqeve të specializuara dhe të dedikuara të sondës, si Active Probe dhe Live Probe të ofruara nga Microsemi në pajisjet SmartFusion2 SoC FPGA dhe IGLOO2 FPGA, u tregua se shpejton ndjeshëm dhe thjeshton procesin e korrigjimit. Aftësia për të modifikuar shpejt përzgjedhjen e sinjaleve të brendshme (pa nevojën për të ekzekutuar një cikël rikompilimi dhe riprogramimi që kërkon shumë kohë) dhe aftësia për të hetuar sinjalet e brendshme (pa nevojën për të përdorur strukturën FPGA dhe për të paraqitur shkelje të mundshme të kohës) u treguan si përparësi kryesore.tages kur korrigjoni dizajnet FPGA. Për më tepër, u përshkrua përdorimi i metodologjive të shumta, të cilat mund të punojnë së bashku për të siguruar një aftësi edhe më gjithëpërfshirëse të korrigjimit. Së fundi, dy ishampJanë dhënë rastet e përdorimit të korrigjimit për të ilustruar kompromiset ndërmjet metodave të përshkruara.

Për të mësuar më shumë

1. FPGA IGLOO2
2. SmartFusion2 SoC FPGA

Microsemi Corporation (Nasdaq: MSCC) ofron një portofol gjithëpërfshirës të zgjidhjeve gjysmëpërçuese dhe sistemore për komunikimet, mbrojtjen dhe sigurinë, hapësirën ajrore dhe tregjet industriale. Produktet përfshijnë qarqe të integruara analoge me sinjal të përzier me performancë të lartë dhe të ngurtësuar nga rrezatimi, FPGA, SoC dhe ASIC; produkte të menaxhimit të energjisë; pajisjet e kohës dhe sinkronizimit dhe zgjidhjet e sakta kohore, duke vendosur standardet botërore për kohën; pajisje për përpunimin e zërit; Zgjidhje RF; komponente diskrete; teknologjitë e sigurisë dhe anti-t i shkallëzuaramper produkte; IC-të dhe hapësirat e mesit me fuqi mbi Ethernet; si dhe aftësitë dhe shërbimet e dizajnit me porosi. Microsemi ka selinë në Aliso Viejo, Kaliforni, dhe ka rreth 3,400 punonjës në mbarë botën. Mësoni më shumë në www.microsemi.com.

© 2014 Microsemi Corporation. Të gjitha të drejtat e rezervuara. Microsemi dhe logoja Microsemi janë marka tregtare të Microsemi Corporation. Të gjitha markat e tjera tregtare dhe markat e shërbimit janë pronë e pronarëve të tyre përkatës.

Selia e Korporatës Microsemi

• Një Enterprise, Aliso Viejo CA 92656 USA
• Brenda SHBA: +1 800-713-4113
• Jashtë SHBA: +1 949-380-6100
• Shitjet: +1 949-380-6136
• Faksi: +1 949-215-4996
• E-mail: sales.support@microsemi.com

FAQ

• Pyetje: Cila është frekuenca maksimale e kapjes së të dhënave të pajisjes?
  Përgjigje: Pajisja mbështet kapjen e të dhënave deri në 100 MHz, e përshtatshme për shumicën e modeleve të synuara.
• Pyetje: A duhet të ripërpiloj dizajnin kur përdor qarqet e sondës për korrigjimin e gabimeve?
  Përgjigje: Jo, vendndodhjet e pikave të sondës mund të ndryshohen shpejt pa kërkuar rikompilim ose riprogramim të dizajnit.

Dokumentet / Burimet

Debugimi mikrosemi në qark FPGA [pdfUdhëzime In-Circuit FPGA Debug, FPGA Debug, Debug

Referencat

• Manuali i Përdoruesit