Microsemi In-Circuit FPGA Debug Instructions

Contents veşartin

1 Debugkirina FPGA ya Di Nav Çerxê de ya Microsemi

2 Agahiya hilberê

3 Pêşkêş

4 Pirsgirêkên Hevpar Dema Debugkirina Sêwiranên FPGA

5 Rewşa Bikaranîna Debug-a Sade

Debugkirina FPGA ya Di Nav Çerxê de ya Microsemi

Agahiya hilberê

Specifications

Tîpa Amûrê: Microsemi SmartFusion2 SoC FPGA

Dîroka Weşanê: Gulan 2014
Kapasîteyên Debuggingê: Debugkirina FPGA ya di nav Çerxê de, Analîzkera Mantîqa Çêkirî

Frekansa Girtina Daneyên Herî Zêde: Heta 100MHz

Veqetî
FPGA di sîstemên çakkirî de hêmanên sêwiranê yên bihêz in ku gelek pêşkeftinên sêwiranê hene.tages, lê ev cîhaz dikarin sêwiranên tevlihev bi pirsgirêkên sêwirana tevlihev hebin ku hewce ne ku werin çareser kirin. Şopandina pirsgirêkên sêwiranê yên wekî xeletiyên pênasekirinê, pirsgirêkên têkiliya pergalê, û xeletiyên demjimêra pergalê dikare bibe dijwariyek. Têxistina kapasîteyên debugkirina di nav çerxerêyê de di FPGA-yê de dikare debugkirina hardware bi rengek girîng baştir bike, û ji demjimêrên bêhejmar ên bêhêvîtiyê dûr bikeve. Ev gotar çend nêzîkatiyên cûda yên debugkirina di nav çerxerêyê de ji bo FPGA-yan vedibêje, danûstandinên sereke destnîşan dike, û bi rêya berêampsêwirana le, ku ji bo cîhazek Microsemi SmartFusion®2 SoC FPGA hatî armanc kirin, dê nîşan bide ka çawa kapasîteyên nû dikarin ji bo lezandina debug û ceribandinê werin bikar anîn.

Pêşkêş

FPGA hêmanên sêwiranê yên belavbûyî û bihêz in û niha di hema hema her pergala çespandî de têne dîtin. Bi zêdebûna kapasîteyê, tevlêbûna blokên fonksiyonel ên tevlihev ên li ser çîpê û navrûyên rêzefîlmî yên pêşkeftî, ev cîhaz dikarin pirsgirêkên sêwiranê yên tevlihev jî hebin ku hewce ne ku werin çareser kirin. Şopandina pirsgirêkên wekî xeletiyên pênasekirina fonksiyonel (li asta FPGA an pergalê), pirsgirêkên têkiliya pergala fonksiyonel, pirsgirêkên dema pergalê, û pirsgirêkên dilsoziya sînyalê di navbera IC-yan de (wek deng, axaftinên navber, an refleks) hemî dema ku FPGA-yên pêşkeftî têne bikar anîn pir tevlihevtir dibin. Simulasyon bê guman alîkariyek mezin e di destnîşankirina gelek pirsgirêkên sêwiranê de, lê gelek têkiliyên cîhana rastîn heya ku sêwiran di hardware de neyê bicîh kirin xuya nabin. Çend teknîkên cûda ji bo çareserkirina pirsgirêkên sêwirana tevlihev hatine pêşve xistin da ku pêvajoyê hêsan bikin. Têgihîştinek baldar a her yek ji van teknîkên sereke, di nav de pêşkeftinên cûrbecûrtages û disadvantages, kêrhatî ye dema ku meriv li ser ka kîjan teknîk an kombînasyona teknîkan ji bo sêwiraneke taybetî guncaw e difikire.
An exampSêwirana FPGA, ku ji bo cîhazek FPGA ya Microsemi SmartFusion2 SoC hatî armanc kirin, dikare ji bo nîşandana hin ji avantajan were bikar anîn.tages û disadvantagvan teknîkên standard û her weha kapasîteyên debugkirina di nav devreyê de yên herî nû. Ev mînaka mînakîampem ê nîşan bidin ka ev teknîkên cûrbecûr çawa dikarin werin bikar anîn da ku tespîtkirin û çareserkirina pirsgirêkên hardware di dema debugkirina hardware de bileztir bibin.

Çima Debugginga FPGA Aliyek Girîng a Sêwiran û Pêşveçûna Sîstemê ye?
FPGA du modelên karanîna sereke hene ku wan ji hêmanên din ên sêwiranê cuda dikin. FPGA dikarin di hilbera hilberînê de werin bikar anîn an jî dikarin wekî wesayîtek pêşveçûnê werin bikar anîn da ku têgehek sêwirana hilberînê îspat bikin an prototîp bikin. Dema ku wekî wesayîta hilberînê têne bikar anîn, FPGA dikarin bibin armancek pir nermtir ji wesayîtên hilberînê yên ASIC an CPU-yê. Ev bi taybetî ji bo sêwirana nû girîng e, ya ku hîn di hardware de nehatiye bicîh kirin. Sêwiranên bi vebijarkên mîmarî yên cûda dikarin bi hêsanî werin afirandin û ceribandin da ku sêwirana çêtirîn were destnîşankirin. FPGA-yên bi pêvajoyên li ser çîpê (SoC FPGA) di heman demê de gengaz dikin ku pêvajoya li ser bingeha CPU-yê bi fonksiyonên lezandina FPGA-yê yên bi alîkariya hardware ve were danûstandin. Ev pêşkeftintages dikare dema ku ji bo sêwirandin, pejirandin, ceribandin û analîza têkçûnê ji bo pêşkeftinên hilberên nû hewce dike bi girîngî kêm bike.
Dema ku ji bo prototîpkirina sêwiranekê tê bikar anîn, dibe ku ji bo ASIC-ya hilberînê, nermbûna FPGA-yê sûdmendiyek sereke ye. Platformek hardware ya rastîn, hetta yek ku bi leza tevahî naxebite jî, bidestxistina metrîkên performansa pergalê yên berfireh, daneyên analîza rêjeya derbasbûnê û encamên delîl-konseptê yên mîmariyê pir hêsantir dike. Piştgiriya FPGA-yê ji bo pêkanînên hişk ên otobusên standard ên pîşesaziyê (wek PCIe®, Gigabit Ethernet, XAUI, USB, CAN, û yên din) ceribandina ku bi van navrûyan ve girêdayî ye hêsan dike. Malbatên herî nû yên FPGA-yan bi pêvajoyên ARM-ê yên li ser çîpê (SoC FPGA), pêkanîna prototîp bi pêvajoyên çandî re hêsan dike. Koda pêvajoyê ya ku berê hatî pêşve xistin dikare li prototîpê were veguheztin û koda nû bi paralel bi hewldana sêwirana hardware re were afirandin.

Ev kombînasyona pêvajoyek standard bi otobusên navrûyê yên standard, dihêle ku ji ekosîstema mezin a pirtûkxaneyên kodê yên berdest, ajokar, API-yên fonksiyonel, Pergalên Xebitandinê yên Demrast, û tewra Pergalên Xebitandinê yên tevahî sûd werbigirin da ku prototîpek xebatkar pir zûtir biafirînin. Wekî din, gava ku sêwiran hate xurt kirin, prototîpa FPGA dikare were bikar anîn da ku setên ceribandina simulasyonê yên berfireh (hem ji bo teşwîqê û hem jî ji bo bersivê) bigire ku daneyên pergalê yên rastîn nîşan didin. Ev setên daneyan dikarin di afirandina simulasyonên dawîn de ji bo ASIC an pêkanînek hilberînê ya din pir biqîmet bin. PêşketintagBikaranîna FPGA-yê wekî prototîpek sêwiranê dikare dema sêwirandin, pejirandin, ceribandin û analîza têkçûnê ji bo pêkanîna hilbera dawîn bi girîngî kêm bike.
Di her du modelên karanîna FPGA-yên hevpar de, nermbûna FPGA-yê wekî armancek sêwiranê avantajek sereke ye.tage. Ev tê vê wateyê ku gelek guhertin û dubarekirinên sêwiranê dê bibin norm, û ji ber vê yekê şiyana rastkirina bilez a xeletiyên sêwiranê dê ji bo çalakkirina gelek vebijarkên sêwiranê girîng be. Bêyî şiyana rastkirina xeletiyê ya bi bandor piraniya pêşkeftinêtagNermbûna sêwirana FPGA dê ji ber dema zêde ya çareserkirina çewtiyan (debugging) kêm bibe. Bi şensî, FPGA dikarin taybetmendiyên zêde yên hardware jî peyda bikin ku çareserkirina pirsgirêkan di dema rast de bi awayekî berbiçav hêsan dikin. Berî ku em li van şiyanan binêrin, em pêşî li celebên herî gelemperî yên pirsgirêkên ku sêwirana FPGA-yê dibe ku pê re rû bi rû bimîne binêrin, da ku em xwedî paşxaneya guncaw bin da ku karîgerî û bandorên têkildar ên amûrên cûrbecûr ên çareserkirina çewtiyan binirxînin.

Pirsgirêkên Hevpar Dema Debugkirina Sêwiranên FPGA

Li gel şiyanên berfireh ên ku FPGA-yên nûjen tînin, tevliheviya zêde ya têkildar afirandina sêwiranên bê xeletî dijwartir dike. Bi rastî, hatiye texmîn kirin ku debugkirin dikare ji %50 zêdetir ji çerxa sêwirana pergala çakkirî bigire. Ji ber ku zextên dem-gihîştina bazarê berdewam dikin ku çerxa pêşveçûnê teng bikin, debugkirina hardware ya pergala destpêkê tê paşverû kirin - pir caran bi texmîna ku verastkirin (bi xwe rêjeyek mezin e)tage ya bernameya pêşveçûnê), dê hemî xeletiyan berî destpêkirina destpêkirina pergalê bigire. Werin em li çend celebên hevpar ên pirsgirêkên pergalê binêrin da ku çêtir fêm bikin ka sêwiraneke tîpîk dê di dema destpêkirina destpêkirina pergalê de bi çi zehmetiyan re rû bi rû bimîne.

Dîtina xeletiyên pênaseya fonksiyonel dikare du qat dijwar be ji ber ku sêwiraner hewcedariyek taybetî xelet fêm kiriye, ji ber vê yekê xeletî dikare were paşguh kirin tewra dema ku bi baldarî li hûrguliyên sêwiranê tê nihêrtin jî.ampYek ji xeletiyên pênasekirina fonksiyonel ên hevpar ew e ku veguherîna makîneya rewşê di rewşa rast de bi dawî nabe. Xeletî dikarin di navrûyên pergalê de wekî pirsgirêkek têkiliyê jî xuya bibin. Latency-ya navrûyê, bo nimûneample, dibe ku bi xeletî hatibe destnîşankirin û bibe sedema rewşek zêdebûn an jî kêmbûna baferê ya neçaverêkirî.
Pirsgirêkên demjimêrkirinê yên asta pergalê çavkaniyek din a pir gelemperî ya xeletiyên sêwiranê ne. Bi taybetî, bûyerên asenkron çavkaniyek gelemperî ya xeletiyan in dema ku bandorên senkronîzasyon an jî derbasbûna domaina demjimêrkirinê bi baldarî nayên hesibandin. Dema ku bi lez dixebitin, ev celeb xeletî dikarin pir pirsgirêk bin û dibe ku pir kêm caran xuya bibin, dibe ku tenê dema ku şablonên daneyên taybetî xwe nîşan didin. Gelek binpêkirinên demjimêrkirinê yên hevpar dikevin vê kategoriyê û bi gelemperî pir dijwar in, heke ne ne gengaz be ku werin simulasyon kirin.

Binpêkirinên demjimêrê dikarin encama kêmasiya dilsoziya sînyalê di navbera devreyên entegrekirî de bin, bi taybetî di pergalên ku ji bo her devreyê gelek rêlên hêzê hene. Kêmasiya dilsoziya sînyalê dikare bibe sedema dengê sînyalê, axaftinên navber, refleks, barkirina zêde û pirsgirêkên Destwerdana Elektro-Manyetîk (EMI) ku pir caran wekî binpêkirinên demjimêrê xuya dibin. Pirsgirêkên dabînkirina hêzê, wekî veguhêz (bi taybetî di dema destpêkirin an girtina pergalê de), guherînên barkirinê û stresên belavkirina hêzê yên bilind jî dikarin bibin sedema xeletiyên nepenî, ku pir caran bi hêsanî nayên şopandin çavkaniyek dabînkirina hêzê. Tewra dema ku sêwiran bi tevahî rast be jî, pirsgirêkên çêkirina panelê dikarin bibin sedema xeletiyan. Girêdanên lehimê yên xelet û girêdanên bi xeletî ve girêdayî, mînakîample, dikare bibe çavkaniya xeletiyan û heta dibe ku bi germahî an cîhê panelê ve girêdayî be. Bikaranîna teknîkên pakkirina FPGA-ya pêşkeftî dikare lêkolîna sînyalan li ser panela çerxa çapkirî dijwar bike, ji ber vê yekê tenê gihîştina sînyalek xwestî pir caran dikare bibe pirsgirêk. Pir caran gelek pirsgirêkên sêwiranê xeletiyek tavilê çênakin û divê di sêwiranê de heya ku xeletî bi rastî xwe nîşan bide, belav bibin. Şopandina xeletiya destpêkê heta sedema bingehîn pir caran dikare karekî acizker, dijwar û demdirêj be.

Ji bo examplewma, xeletiyek yekane di tabloya wergerandinê de dibe ku heta gelek çerxên paşê nebe sedema xeletiyekê. Hin amûrên ku em ê paşê di vê gotarê de nîqaş bikin, ku alavên debugkirinê yên di nav çerxê de bikar tînin, bi taybetî ji bo ku van 'nêçîra xeletiyan' zûtir û hêsantir bikin hatine armanc kirin. Berî ku em bikevin nav hûrguliyên van amûran, em pêşî li simulasyonek teknîka debugkirinê ya li ser bingeha nermalavê ya populer binêrin da ku pêşkeftin çêtir fam bikin.tages û disadvantagAwayên karanîna simulasyonê ji bo çareserkirina çewtiyan.

Bikaranîna Simulasyonê ji bo Debuggingê
Bi gelemperî di simulasyoneke sêwiranê de, hemî pêkhateyên jiyana rastîn ên di hundir û derveyî sêwiranê de bi awayekî matematîkî wekî pêvajoyên nermalavê têne model kirin ku li ser CPU-yek standard bi rêz têne xebitandin. Sepandina rêzek fireh ji teşwîqan li ser sêwiranê û kontrolkirina derana bendewar li hember derana sêwirana simulasyonkirî, rêyek hêsan e ku meriv xeletiyên sêwiranê yên herî eşkere bigire. Paceyek ku xebitandina simulasyonê ya tîpîk nîşan dide di Wêne 1-ê ya jêrîn de tê dayîn. Pêşketina zelaltagCûdahiya simulasyonê li hember debugging-a li ser bingeha hardware ew e ku simulasyon dikare di nermalavê de were kirin - ne hewce ye ku sêwirana rastîn a li ser bingeha hardware û testbench were çêkirin. Simulasyon dikare bi lez gelek xeletiyên sêwiranê bigire, nemaze yên ku bi taybetmendiyên xelet, têgihîştina xelet a hewcedariyên navrûyê, xeletiyên fonksiyonê, û gelek celebên din ên "giran" ên xeletiyan ve girêdayî ne ku bi hêsanî bi rêya vektorên teşwîqê yên hêsan têne tespît kirin.

Simulasyon bi taybetî dema ku kombînasyonên teşwîqên berfireh ji bo sêwiraner peyda dibin û encamên encam baş têne zanîn, bi bandor e. Di van rewşan de, simulasyon dikare ceribandinek hema hema berfireh a sêwiranekê bike. Mixabin, piraniya sêwiranan gihîştina wan a hêsan a komên ceribandinê yên berfireh tune û pêvajoya afirandina wan dikare pir demdirêj be. Afirandina komek ceribandinê ku %100-ê sêwiranê vedihewîne ji bo sêwiranên mezin ên li ser bingeha FPGA-yê bi rastî ne mumkin e û divê kurteyên kurt werin bikar anîn da ku hewl bidin ku hêmanên sereke yên sêwiranê veşêrin. Zehmetiyek din a bi simulasyonê re ev e ku ew pêkanînek 'cîhana rastîn' nine û nikare bûyerên asenkron, têkiliyên pergalê yên bi leza bilind, an binpêkirinên demjimêrê bigire. Di dawiyê de, pêvajoya simulasyonê dikare pir hêdî be û heke gelek dubarekirin hewce bibin, simulasyon zû dibe beşa herî demdirêj, û pir caran beşa herî biha ya pêvajoya pêşkeftinê.

Wekî alternatîfek (an jî dibe ku çêtir were gotin, wekî lêzêdekirinek li simulasyonê) sêwiranerên FPGA-yê dîtin ku ew dikarin alavên debugkirinê li sêwirana FPGA-yê zêde bikin da ku sînyalên sereke di nav cîhazê de bişopînin û kontrol bikin. Van teknîkan di destpêkê de wekî nêzîkatiyên ad-hoc pêş ketin, lê hêdî hêdî bûne stratejiyek debugkirina alavên standard. Ev karanîna şiyanên debugkirina di nav devreyê de avantajek girîng pêşkêş dike.tages ji bo sêwiranên li ser bingeha FPGA-yê û beşa din dê sê stratejiyên herî gelemperî û avantajên wan ên cûrbecûr bikolintages û disadvantages.

Nêzîkatiyên Debugkirina Di Navbera Çerxerêyê de yên Hevpar ji bo FPGAyan
Teknîkên herî gelemperî ji bo bicîhkirina şiyanên debugkirina di nav çerxerêyê de di FPGAyan de an analîzkerek mantiqî ya çandî, alavên ceribandinê yên derveyî, an jî alavên proba sînyalê yên taybet ên di nav tevna FPGA de bicîhkirî bikar tînin. Analîzkera mantiqî ya çandî bi gelemperî bi karanîna tevna FPGA tê bicîhkirin û di sêwiranê de tê danîn. JTAG port ji bo gihîştina analîzkerê tê bikar anîn û daneyên hatine girtin dikarin li ser PC-yê werin nîşandan. Dema ku alavên ceribandinê yên derveyî têne bikar anîn, sêwirana FPGA-ya di bin ceribandinê de tê guhertin da ku sînyalên FPGA-ya navxweyî yên bijartî ber bi pinên derketinê ve werin rêve kirin. Dûv re ev pin dikarin bi riya alavên ceribandinê yên derveyî werin çavdêrîkirin. Dema ku alavên sonda sînyalê yên taybetî têne bikar anîn, hilbijartinek berfireh ji sînyalên navxweyî dikarin di wextê rast de werin xwendin. Hin pêkanînên sondayê dikarin heta ji bo nivîsandinê ji bo tomar kirin an jî cihên bîranînê werin bikar anîn da ku kapasîteyên debug-ê bêtir zêde bikin. Werin em bi hûrgulî li pêşkeftinê binêrin.tages û disadvantagji her yek ji van teknîkan binêrin û dûv re li mînakek binêrinampsêwirana le da ku bibînin ka ev rêbazên cûda çawa dikarin bandorê li dema giştî ya debugging bikin.

Analîzkera Mantîqa Çêkirî ya FPGA-ya Di Nav Çerxê de
Têgeha analîzkerê mantiqa çespandî encamek rasterast a şiyanên debugkirina ad-hoc di nav çerxerêyê de bû ku sêwiraneran dema ku FPGA-yan cara yekem hatin bikar anîn bicîh anîn. Analîzkerên mantiqa çespandî şiyanên nû zêde kirin û hewcedariya sêwiraner ji bo pêşxistina analîzkerê xwe ji holê rakirin. Piraniya FPGA-yan van şiyanan pêşkêş dikin û aliyên sêyemîn analîzkerên standard pêşkêş dikin (Identify®, ji Synopsys, yek ji yên populer e).ample) ku dikare bi hêsanî bi amûrên asta bilind re têkilî daynin da ku hilberînê bêtir baştir bikin.

Fonksiyona analîzkerê mentiqî, bi karanîna qumaşê FPGA û blokên bîranînê yên çandî wekî tamponên şopê, wekî ku di Wêne 2 de tê xuyang kirin, di sêwiranê de tê zêdekirin. Çavkaniyên tetikandinê jî têne afirandin da ku têkiliyên sînyalên tevlihev bi hêsanî werin hilbijartin û girtin. Gihîştina analîzkerê ji bo kontrol û veguhastina daneyan bi gelemperî bi rêya standard J tê kirin.TAG port ji bo hêsankirina pêdiviyên navrûyê. Daneyên hatine girtin dikarin li ser PC-yê bi karanîna hevpar werin nîşandan. viewnermalava ingê û bi gelemperî derana şêweya pêlê ya simulatorê mantiqê nîşan dide viewşêwaza ingê.

The advantagFeydeyên vê rêbazê ew in ku pinên FPGA I/O yên zêde nayên bikar anîn, tenê J-ya standard tê bikar anîn.TAG sînyalan. Bîrdozên IP-yê yên analîzkerê mantiqî yê çakkirî bi gelemperî nisbeten erzan in û di hin rewşan de dikarin bibin vebijarkek ji bo amûrên senteza FPGA-yên heyî, an jî amûrên simulasyonê. Di hin rewşan de, analîzkerê mantiqî yê çakkirî dikare derana zêde li ser I/O-yên nehatine bikaranîn jî peyda bike, heke ew hêsantir be. Yek ji dezavantajantagSedemên vê rêbazê ew in ku hejmareke mezin ji çavkaniyên FPGA hewce ne. Bi taybetî, heke tamponên şopandinê werin bikar anîn, ev ê hejmara bîrên blokê yên berdest kêm bike. Ger tamponek fireh hewce be, ev ê di heman demê de li dijî kûrahiya bîrê jî danûstandinek be (ji ber ku karanîna bîrek firehtir dibe sedema kûrahiya bîrê ya kêm) - dezavantajek mezin.tage dema ku amûrên piçûktir têne bikar anîn. Dibe ku kêmasiya herî mezin a vê teknîkê ev be ku her gava ku guheztinek li cîhê sondajê tê kirin, pêdivî ye ku sêwiran ji nû ve were berhev kirin û ji nû ve were bernamekirin. Dema ku amûrek mezin tê bikar anîn, ev pêvajo dikare demek girîng bigire. Ji ber awayê ku sondajên sînyalê di sêwiranê de têne danîn, dibe ku zehmet be ku têkiliyên dema sînyalê werin hevber kirin. Wekî din, derengmayînên di navbera sondajên sînyalê de ne lihevhatî ne û ji ber vê yekê têkiliyên demê dijwar in ku werin berhev kirin. Ev zehmetiyek taybetî ye dema ku sînyalên asenkron an sînyalên ji qadên demên cûda têne berhev kirin.

Debugkirina FPGA ya di nav çerxê de - Amûrên Testa Derveyî
Bikaranîna koda debugkirinê ya di nav devreyê de bi hev re bi alavên ceribandina derveyî re pêşkeftinek xwezayî bû dema ku analîzkerek mantiqî ya derveyî ji bo ceribandina pergalê berê hebû. Bi afirandina hin kodên debugkirinê yên hêsan ji bo destnîşankirin û hilbijartina sînyalên ceribandina navxweyî û sepandina wan li ser I/O-yên FPGA, wekî ku di Wêne 3-an de tê xuyang kirin, gengaz bû ku şiyanên pêşkeftî yên analîzkeran (wek tamponên şopê yên mezin, rêzikên tetikandina tevlihev, û pirjimar) werin bikar anîn. viewvebijarkên ing) ji bo afirandina jîngehên debugkirinê yên hêsan lê bihêz. Kapasîteyên di nav devreyê de yên tevlihevtir ji bo vebijarkên tetikandina pêşkeftî dikarin hejmara derketinên pêwîst kêm bikin. Bo nimûneamplewma, hilbijartina navnîşanên taybetî li ser otobusek fireh dibe ku qedexe be ger ku pinên derveyî hewce bin.
Bi karanîna mantiqa FPGA ya navxweyî, pêdiviyên I/O bi awayekî berbiçav kêm dibin û heta ji bo çareserkirina pirsgirêkên tevlihevtir, meriv dikare li şablonên navnîşanên taybetî (belkî rêzek bang û vegerê) bigere. Ger navrûyek bikarhêner a hevpar hebe, ev dikare qurva fêrbûnê hêsan bike û hilberînê baştir bike.

The advantagFeydeya vê rêbazê ew e ku ew lêçûna alavên ceribandina derveyî bikar tîne û ji ber vê yekê lêçûnek zêde ya amûran tune. Hin coreyên IP-ya devreya debug-ê ji hilberînerên alavan an hilberînerên FPGA-yê peyda dibin, û dikarin pir erzan an jî belaş bin. Mîqdara çavkaniyên FPGA-yê yên ku ji bo pêkanîna mantiqa hilbijartina sînyalê hewce ne pir piçûk e, û ji ber ku fonksiyona şopandinê bi karanîna analîzkera mantiqa derveyî tê kirin, bîranînên blokê ne hewce ne. Ji ber ku mantiqa hilbijartinê erzan e, hejmareke mezin ji kanalên bi tetikandina fireh jî dikarin werin piştgirî kirin. Analîzkera mantiqê dikare hem di moda Demjimêrê de û hem jî di moda Dewletê de bixebite ku dibe alîkar ku hin pirsgirêkên demjimêrê werin veqetandin.
DezavantagEger yek ji bo projeyê nehatibe veqetandin, dibe ku hin aliyên vê rêbazê hewcedariya kirîna analîzkerek mantiqî jî di nav xwe de bigirin. Ev dezavantajtagdibe ku di gelek rewşan de ji bo astengkirina vê rêbazê bes be. Lêbelê, bala xwe bidinê ku hin vebijarkên analîzkerên mantiqî yên erzan hene ku PC an tabletek ji bo nîşandanê bikar tînin, ku vê vebijarkê ji bo hewcedariyên debugkirina hêsan pir erzantir dike.
Hejmara pinên FPGA-yê yên ku têne xerckirin dikare dezavantajek din be.tagû heke pêwîst be ku otobusên fireh werin şopandin, plansaziyek girîng ji bo sêwirana panelê û zêdekirina girêdanên debug-ê hewce ye. Ev hewcedarî pir caran di qonaxa sêwirandinê de dijwar e ku were pêşbînîkirin û tevliheviyek din a nexwestî heye. Mîna nêzîkatiya analîzkera mantiqa çêkirî, stratejiya ceribandina derveyî ji nû ve berhevkirin û ji nû ve bernamekirina sêwiranekê hewce dike, dema ku her ceribandinek nû hewce be.

Dezavantaja hevpartagSedemên van her du teknîkan - bikaranîna çavkaniyên li ser çîpê (ku dikare bandorê li performansa demjimêrî ya sêwiranê bike û hewcedariyên debugkirinê yên zêde biafirîne) hewcedariya ji nû ve berhevkirin û bernamekirina sêwiranê (ku dikare demjimêran an jî rojan li bernameya debugkirinê zêde bike) plansaziya pêşwext a ku ji bo destnîşankirina senaryoyên ceribandinê yên muhtemel hewce ye, û karanîna çavkaniyên I/O yên çîpê yên zêde hewcedariya nêzîkatiyek bêyî van kêmasiyan çêkir. Bersivek zêdekirina mantiqa debugkirinê ya taybetî li nav tevna FPGA-yê li ser hin cîhazan bû. Encama debugkirina di nav çerxê de bi karanîna sondajên hardware bû.

Debugkirina FPGA ya di nav çerxê de - Probên Hardware
Bikaranîna sondajên hardware teknîkên debugkirina di nav devreyê de ji bo FPGA-yan bi awayekî berbiçav hêsan dike. Ev teknîk wekî taybetmendiyek Probe ya Zindî li ser cîhazên SmartFusion2®SoC FPGA û IGLOO®2 FPGA hatî bicîh kirin, xetên sondajê yên taybetî li tevna FPGA zêde dike da ku derana her bitek qeyda elementa mantiqî were çavdêrî kirin. Wekî ku di diyagrama blokê ya di Wêne 4-an de tê xuyang kirin, sondajên hardware di du kanalên sondajê A û B de hene.

Derketinên qeydê yên bijartî (xalên sondajê), mîna ya ku li binê wêneyê hatiye çavkanîkirin, li jor her du kanalên sondajê têne rêve kirin û heke werin hilbijartin dikarin li ser kanala A an B werin sepandin. Ev sînyalên kanala rast-dem dikarin dûv re ji pinên Probe A û Probe B yên taybetî yên li ser cîhazê re werin şandin. Sînyalên Probe A û Probe B dikarin di heman demê de ji hundur ve ji analîzkerek mantiqî ya çakkirî re werin rêve kirin.

Ji bîr mekin ku taybetmendiyên demjimêrê yên pinên sondê birêkûpêk in û ji xalek sondê bo xalek din cudahîyek hindik heye, ev yek berawirdkirina taybetmendiyên demjimêrê yên sînyalên rast-dem pir hêsantir dike. Daneyên dikarin heta 100MHz werin girtin, ku ev yek ji bo piraniya sêwiranên hedefan guncan dike.
Belkî ya herî girîng cihên xalên sondajê ne, ji ber ku ew wekî beşek ji sêwirana bicîhkirî nayên hilbijartin (ew bi rêya alavên taybetî têne hilbijartin dema ku sêwiran li ser FPGA-yê dixebite), dikarin bi tenê şandina daneyên hilbijartinê bo cîhazê bi lez werin guhertin. Pêdivî bi ji nû ve berhevkirin û bernamekirina sêwiranê nîne.
Ji bo hêsankirina karanîna şiyana Live Probe, amûra nermalava debugkirinê ya têkildar bi rêya debugkirinek otomatîkî ya çêkirî gihîştina hemî cihên sînyala probê heye. fileWekî ku di Şekil 5 de tê xuyang kirin, navê sînyalê dikare ji navnîşa sînyalan were hilbijartin û li ser kanala xwestî were sepandin. Ev dikare were kirin her çend sêwiran dimeşe jî, da ku çalakiya lêpirsînê di nav sêwiranê de bênavber û pir bibandor be.

Di gelek rewşan de, şiyana probkirina hardware, mîna Live Probe, dikare bi analîzkera mantiqa çandî ya ku berê hatiye vegotin û teknîkên ceribandina derveyî re were bikar anîn.

Wekî ku di Wêne 6 de tê xuyang kirin, şiyana Live Probe ya hilbijartina sînyalan 'di cih de' dihêle ku sînyalên di bin çavdêriyê de bi lez û bez werin guhertin bêyî ku hewce bike ku sêwiran ji nû ve were berhev kirin. Analîzkerek mantiqî ya derveyî an dûrbînek dikare bi hêsanî sînyalên lêkolînkirî çavdêr bike, wekî ku di beşa jorîn a rastê ya wêneyê de li ser pînên derketina sondayê yên taybetî tê xuyang kirin. Bi awayekî din (an jî dibe ku ji bilî) analîzkera mantiqî ya navxweyî (bloka ILA Identify, ku di wêneyê de tê xuyang kirin) dikare were bikar anîn da ku pînên sondayê were çavdêrî kirin. Sînyalên sondayê dikarin ji hêla ILA ve werin girtin û li ser pencereya şêweya pêlan werin çavdêrî kirin. Cihên sondayê dikarin bêyî ku hewce bike ku sêwirana hedef ji nû ve were berhev kirin werin guhertin.
Ji bîr mekin ku kapasîteyên zêde ji bo tetikandin û şopandinê dikarin ji bo baştirkirina fonksiyona probê werin bikar anîn, û tespîtkirina pirsgirêkên sêwirana tevlihev jî hêsan dike.

Di cîhazên SmartFusion2 SoC FPGA û IGLOO2 FPGA de şiyanên debugkirina hardware yên din jî hene. Yek ji van şiyanan, ku jê re Active Probe tê gotin, dikare bi awayekî dînamîk û asenkron li ser her bitek qeydkirina elementa mantiqî bixwîne an binivîse. Nirxek nivîskî ji bo yek çerxeya demjimêrê berdewam dike, ji ber vê yekê xebata normal dikare berdewam bike, ku ew dike amûrek debugkirina pir hêja. Active Probe bi taybetî balkêş e ger çavdêriya bilez a sînyalek navxweyî were xwestin (belkî tenê ji bo kontrolkirina ku ew çalak e an di rewşa xwestî de ye, mîna sînyalek vesazkirinê), an jî heke hewce be ku fonksiyonek mantiqî bi nivîsandina li xalek probê bi lez were ceribandin.
(belkî ji bo destpêkirina veguherînek makîneya rewşê bi danîna bilez a nirxek têketinê da ku pirsgirêkek herikîna kontrolê were veqetandin).

Kapasîteyeke din a debugkirinê ku ji hêla Microsemi ve tê peyda kirin Debugkirina Bîranînê ye. Ev taybetmendî dihêle ku sêwiraner bi awayekî dînamîk û asenkron blokek SRAM-ê ya qumaşê FPGA-yê ya bijartî bixwîne an binivîse. Wekî ku di dîmena ekranê ya Amûra Debugkirinê de tê xuyang kirin (Wêne 7), dema ku tabloya Blokên Bîranînê tê hilbijartin, bikarhêner dikare bîra xwestî hilbijêre ku bixwîne, girtina dîmenek bîranînê pêk bîne, nirxên bîranînê biguherîne, û dûv re nirxan li cîhazê binivîse. Ev dikare bi taybetî ji bo kontrolkirin an danîna baferên daneyan ên ku di portên ragihandinê de ji bo xêzkirina hesabkirinê an jî ji bo koda ku ji hêla CPU-yek çêkirî ve tê xebitandin bikêr be. Debugkirina xeletiyên girêdayî daneyên tevlihev pir zûtir û hêsantir e dema ku bîranîn dikarin bi lez werin dîtin û kontrol kirin.

Dema ku dîzaynek were debugkirin, dibe ku baş be ku şiyanên debugkirina hardware werin vemirandin da ku agahdariya hesas biparêzin. Êrîşkar dikare heman tesîsan bikar bîne da ku agahdariya krîtîk bixwîne an mîhengên pergalê biguherîne ku dikarin gihîştina hêsan a beşên hesas ên pergalê bihêlin. Microsemi taybetmendî zêde kirine da ku sêwiraner piştî ku debugkirin qediya, cîhazê ewle bike. Bo nimûneampJi bo nimûne, gihîştina Live Probe û Active Probe dikare were kilîtkirin da ku fonksiyonê wekî rêbazek êrîşê bi tevahî neçalak bike (ew tewra îhtîmala ku çalakiya sondayê di herika dabînkirinê de her şêwazek çêbike ku dikare were bikar anîn da ku daneyên sondayê bi awayekî nerasterast werin çavdêrîkirin jî ji holê radike). Wekî din, gihîştina beşên bijartî yên sêwiranê dikare were kilîtkirin da ku tenê gihîştina wan beşan asteng bike. Ev dikare hêsan be ger tenê beşek ji sêwiranê hewce bike ku ewle be, û mayîna sêwiranê hîn jî ji bo ceribandina di zeviyê de an analîza xeletiyê gihîştî be.

Tabloya Berawirdkirina Debugên Di Nav Çerxê de
Niha ku ji nû ve vekolînek berfirehview ji sê teknîkên sereke yên debugkirina hardware yên di nav devreyê de hatine vegotin, nexşeyek kurt, wekî ku di Wêne 8-an de tê xuyang kirin, hatiye çêkirin ku pêşveçûnên cûrbecûr bi hûrgulî nîşan dide.tages û disadvantagesên her rêbazê. Bi bîr bînin ku hin teknîk dikarin bi hev re werin bikar anîn (Live Probe û Internal Logic Analyzer (ILA), mîna Synopsys Identify, bo nimûneample), em dikarin xalên bihêz û lawaz ên sereke yên her teknîkê bibînin. Berhevoka şiyanên debugkirina alavên di nav-çerxê de (Live Probe, Active Probe, û Memory Debug—bi hev re SmartDebug têne navandin), di warê hejmara giştî ya probên berdest de li gorî teknîkên din herî qels in (xelekek sor) û dema ku leza girtinê tê hesibandin (amûrên ceribandina derveyî dikarin zûtir bin) ji yên herî baş (xelekek zer) qelstir in.
Teknîkên li ser bingeha ILA, mîna Synopsys Identify, dema ku bi teknîkên din re û dema ku hewcedariyên çavkaniyên FPGA têne hesibandin, qelstir in. Teknîkên li ser bingeha alavên ceribandina derveyî li ser hejmarek faktoran qelstir in, lêçûn, bandora dema sêwiranê, û lêçûna tevgera sondayê (ji ber hewcedariya ji nû ve berhevkirina sêwiranê) yên herî dijwar in. Dibe ku çareseriya çêtirîn tevliheviyek SmartDebug û yek ji teknîkên din be, da ku qelsiya hejmara kanalên SmartDebug were sivik kirin û tevgera xala sondayê were kêm kirin.tagteknîkên din ên mejî jî kêm bûne.

Dabeşkirinên Sînyalan
Cudahiyek kêrhatî dikare di navbera hin celebên sînyalên herî gelemperî de were çêkirin û ev dikare di dema plansazkirina rêbazek çareserkirina xeletiyan de bibe alîkar. Bo nimûneamplewma, sînyalên ku ji bilî dema destpêkirina pergalê naguherin, mîna vesazkirina pergalê, vesazkirina blokê an qeydên destpêkirinê, dikarin wekî sînyalên statîk werin dabeş kirin. Ev celeb sînyalan bi rêya tesîseke ku dikare bi hêsanî sînyalê çavdêrî bike û kontrol bike, bêyî ku hewcedariya wê bi çerxek ji nû ve berhevkirinê ya dirêj hebe, bi bandortirîn awayî têne gihîştin. Probeya Çalak tesîseke hêja ye ji bo debugkirina sînyalên statîk. Bi heman awayî, sînyalên ku pir caran diguherin lê piraniya demê hîn jî statîk in, dikarin wekî pseudo-statîk werin dabeş kirin û her weha bi bandortirîn awayî bi karanîna Probeya Çalak têne debug kirin. Sînyalên ku pir caran diguherin, mîna sînyalên demjimêrê, dikarin wekî dînamîk werin dabeş kirin û bi rêya Probeya Çalak ne ewqas bi hêsanî têne gihîştin. Probeya Zindî ji bo çavdêriya van sînyalan bijarteyek çêtir e.

Rewşa Bikaranîna Debug-a Sade

Niha ku em têgihîştineke çêtir a vebijarkên cûrbecûr ên debugkirina di nav devreyê de hene, werin em li mînakek sêwirana hêsan binêrin.ampji bo dîtina ka ev teknîk çawa kar dikin. Wêne 9, sêwirana FPGA ya hêsan di cîhazek SmartFusion2 SoC FPGA de nîşan dide. Sîstema Mîkrokontrolker (MSS) ji hêla bloka IP-ya Nerm a CoreSF2Reset ve tê vesazkirin. Têketinên vê blokê Vesazkirina Desthilatê, Vesazkirina Fabrica Bikarhêner, û Vesazkirina Derve ne. Derketin vesazkirinek ji bo Fabrica Bikarhêner, vesazkirinek MSS, û vesazkirinek M3 ne. Nîşaneyên çewtiyê ev in ku li ser I/O-yan ti çalakî tune ye her çend cîhaz bi serkeftî ji rewşa POR derdikeve. Sê vebijarkên cûda ji bo çareserkirina vê çewtiyê di wêneyê de jî têne nîşandan: Qutiya şîn (bi ETE hatiye nîşankirin) ji bo rêbaza Amûrên Testa Derve ye; qutiya kesk (bi ILA hatiye nîşankirin) ji bo rêbaza Analîzkera Mantîqa Navxweyî ye; û qutiya porteqalî (bi AP hatiye nîşankirin) ji bo rêbaza Probe ya Çalak e. Em ê texmîn bikin ku sedemên bingehîn ên potansiyel ên çewtiyê têketinên vesazkirinê yên bi xeletî hatine pejirandin ji bo bloka IP-ya Nerm a CoreSF2Reset.

Niha em li pêvajoya debugkirinê ji bo sê rêbazên di nav devreyê de yên ku berê hatine vegotin binêrin.

Amûrên Testa Derveyî
Bi karanîna vê rêbazê, tê texmînkirin ku alavên ceribandinê hene û ji hêla projeyek bi girîngiya bilind ve nayên bikar anîn. Wekî din, girîng e ku ji berê ve plansaziyek were kirin da ku hin I/O-yên FPGA-yê hebin û bi hêsanî bi alavên ceribandinê ve werin girêdan. Hebûna sernavek li ser PCB-ê bo nimûneample, dê pir alîkar be û dema ku ji bo hewildana naskirin û girêdana bi 'gumanbarekî muhtemel' an jî kurtbûna potansiyel a pinan di dema lêpirsînê de tê xerckirin kêm bike. Pêdivî ye ku sêwiran ji nû ve were berhev kirin da ku sînyalên ku em dixwazin lêkolîn bikin werin hilbijartin. Hêvîdarim, em ê 'pîvazê paşve neqelînin' û hewce ne ku sînyalên zêde ji bo lêpirsîna bêtir hilbijêrin, ji ber ku pir caran lêpirsîna me ya destpêkê tenê dibe sedema pirsên bêtir. Di her rewşê de, pêvajoya ji nû ve berhevkirin û bernamekirinê dikare demek girîng bigire, û heke ew bibe sedema binpêkirinên demjimêrê, ji nû ve sêwirandin hewce ye (em hemî bi wê yekê dizanin ku hewl didin ku pirsgirêkên girtina demjimêrê çiqas acizker bin, nemaze dema ku hûn guhertinên sêwiranê dikin da ku xeletiyek sêwiranê bibînin - tevahiya pêvajoyê dikare ji çend hûrdeman heya çend demjimêran bidome)! Her weha girîng e ku meriv ji bîr neke ku heke sêwiran I/O-yên bikarhêner ên belaş tune bin, ev rêbaz nikare were bicîh kirin. Wekî din, ev rêbaz ji hêla avahîsaziyê ve destwerdanê li sêwiranê dike - û xeletiyên têkildarî demjimêrê dikarin di navbera dubarekirinan de winda bibin an jî ji nû ve xuya bibin.

Analîzkera Mantîqa Navxweyî
Bi karanîna vê rêbazê, divê ILA bi karanîna çavkaniyên fabric di sêwiranê de were danîn, û dûv re pêdivî ye ku ji nû ve were berhev kirin. Bala xwe bidinê ku heke ILA berê hatibe çêkirin, dibe ku sînyalên ku em dixwazin lêkolîn bikin nehatibin amûr kirin, ku ev jî dê ji nû ve berhevkirinê hewce bike. Ev pêvajo xetereya guhertina sêwirana orîjînal û binpêkirina sînorkirinên demê çêdike. Ger dem were bicîhanîn, pêdivî ye ku sêwiran ji nû ve were bernamekirin û ji nû ve were destpêkirin. Ev tevahiya pêvajoyê dikare çend hûrdeman an jî demjimêran bidome heke demên ji nû ve berhevkirinê dirêj bin û gelek derbasbûn hewce bin. Ev rêbaz ji hêla avahîsaziyê ve destwerdan e û dibe ku bibe sedema pirsgirêkên dişibin yên ku dema karanîna rêbaza jorîn hatine vegotin.

Active Probe
Bi karanîna vê rêbazê, Probeya Çalak dikare ber bi çavkaniya sînyalên cûrbecûr ên vesazkirinê ve were nîşandan, ku hemî ji hêla derketinên qeydkirinê ve têne peyda kirin (wekî ku di her pratîkek sêwirana dîjîtal a baş de gelemperî ye). Sînyal yek bi yek ji menuyek Probeya Çalak a ku di Wêne 10-an de li jêr tê nîşandan têne hilbijartin. Nirxên sînyalê yên bijartî dikarin werin xwendin û li ser pencereya daneyên Probeya Çalak têne xuyang kirin. Her îdîayên xelet bi hêsanî têne destnîşankirin. Ev ceribandin dikare tavilê bêyî ku hewce bike ku cîhaz ji nû ve were berhev kirin û ji nû ve were bernamekirin were kirin û ji hêla avahî an prosedurî ve destwerdan nake. Tevahiya pêvajoyê tenê çend saniyan digire. Ev rêbaz dikare kontrolkirinê jî biafirîne (nirxan bi awayekî asenkron biguherîne) ku her du rêbazên din destûrê nadin. Di vê mînaka taybetî deample, sînyala ji nû ve sazkirinê ya ku ji qeydekê tê wergirtin dikare bi hêsanî were lêkolîn kirin û were dîtin ku di rewşa çalak de ye.

Guhertina demkî ya sînyala vesazkirinê dikare bi manîpulekirina asenkron a qeydê ku sînyalên bêhnvedanê çêdike, were bidestxistin.

Rewşa Bikaranîna Debug-ê ya Aloztir
Sêwirana jorîn pir hêsan bû û wekî destpêkek ji bo karanîna teknîkên sêwirana ravekirî kêrhatî ye, lê mînakek tevlihevtirampdibe ku hîn bêtir mînakdar be. Gelek caran sînyala balkêş ne sînyalek statîk e wekî ku di mînaka me ya sade de bû.amplê dînamîk e. Sînyalek dînamîk a hevpar demjimêrek navber e, dibe ku ji bo demjimêrkirina destgirtinê ji bo navrûyek rêzefîlm were bikar anîn. Wêne 11 sêwiranek wusa bi navika IP-ya Nerm a bikarhêner nîşan dide, di vê rewşê de, navrûyek rêzefîlm a xwerû ku bi otobusa APB-ya pergalê ve girêdayî ye. Nîşanên çewtiyê ev in ku li ser navrûya rêzefîlm a xwerû ya bikarhêner ti çalakî tune ye, û dema ku masterek otobusa APB danûstandinek dike da ku bigihîje navrûya rêzefîlm ew dikeve rewşek îstîsnayê ku nîşan dide destgirtinê xelet. Ev şert xuya dikin ku sedemek statîk, wekî sînyalek vesazkirinê ya xelet, red dikin, ji ber ku makîneya rewşa danûstandinê xuya dike ku bi rêjeya ku tê hêvîkirin naxebite û ji ber vê yekê dibe sedema îstîsnayê. Tê texmîn kirin ku sedema bingehîn jeneratora frekansa demjimêrê di nav navika IP-ya bikarhêner de ye.

Heke ew bi frekansa rast nexebite, dê xeletiyên ku hatine vegotin çêbibin.

Di vê rewşê de, dibe ku stratejiyeke çêtir be ku rêbaza Probeya Çalak bi Probeya Zindî were guhertin. Ev di wêneyê jorîn de bi qutiya LP ya rengê porteqalî, bi karanîna J tê nîşandan.TAG sînyala ji bo hilbijartina çavkaniya probê.

Amûrên Testa Derveyî
Ji bo vê rewşê, rêbaza karanîna pir dişibihe mînaka hêsan a ku berê hatiye vegotin.ampmînak. Sînyala demjimêra bikarhêner tê derxistin bo xala ceribandinê (bi hêvî li ser sernavekê) û pêdivî bi ji nû ve berhevkirinek demdirêj heye. Dibe ku derxistina sînyalek referansê jî kêrhatî be, dibe ku demjimêrek pergalê ku ji bo demjimêrkirina IP-ya bikarhêner wekî sînyalek berawirdkirinê tê bikar anîn. Em ê dîsa hewcedariya ji nû ve berhevkirin û ji nû ve bernamekirinê bibînin, ji ber vê yekê tevahiya pêvajoyê dikare demek girîng bigire.

Analîzkera Mantîqa Navxweyî
Ev rewş pir dişibihe mînaka sade.amplewma. Divê ILA were danîn, an jî sînyala xwestî were destnîşankirin, û çerxek ji nû ve berhevkirin û bernamekirina ji nû ve were bicîhanîn. Hemû pirsgirêkên ku berê hatine vegotin hîn jî dibin sedema demek çerxa debugkirinê ya girîng. Lêbelê, tevliheviyek zêde heye. Saeta ku ILA dimeşîne divê senkron be, û bi îdeal pir zûtir li gorî demjimêra ku ji core Soft IP ya bikarhêner were çavdêrîkirin. Ger ev demjimêr asenkron bin, an jî têkiliyên demjimêra wan ên rast tune bin, girtina daneyan dê nepêşbînîkirî be û ji bo pêvajoya debugkirinê çavkaniyek tevliheviyê ya muhtemel be.
Ji bîr meke ku heke demjimêra IP-ya Nerm a bikarhêner li ser çîpê neyê çêkirin (dibe ku ew ji navrûya rêzefîlmê were vegerandin), dibe ku sêwiraner hewce bike ku modulek demjimêrê lê zêde bike da ku demjimêrek ILA-yê ya zûtir bi karanîna çavkaniyên zêde çêbike û dibe ku binpêkirina demjimêrkirinê çêbike.

Probeya Zindî
Bi karanîna vê rêbazê, Probeya Zindî dikare bi lez ber bi çavkaniya demjimêra bikarhêner û her çavkaniyek demjimêrê ya din ji qeydekê ve were nîşandan da ku sedema bingehîn a çewtiyê were şopandin. Probeya Zindî dê derana sînyalên bijartî di wextê rast de nîşan bide û bi vî rengî her têkiliyek demjimêrê di navbera sînyalan de pir hêsantir tê destnîşankirin. Tevahiya pêvajoyê tenê çend saniyeyan digire.

Taybetmendiyên Din ên Debug ji bo Navrûyên Serial
Her weha girîng e ku were destnîşan kirin ku di cîhazên SmartFusion2 SoC FPGA û IGLOO2 FPGA de gelek şiyanên debugkirinê yên din hene ku dikarin li ser navrûyên rêzimanî werin bikar anîn, mîna ya di guhertoya berê de.ampsêwirana le ku xeletî hîn tevlihevtir in. SERDES Debug, bo nimûneample, şiyanên debugkirina taybetî ji bo navrûyên rêzefîlmî yên bilez peyda dike. Hin taybetmendiyên Debugkirina SERDES piştgiriya testa PMA (wekî çêkirina qaliba PRBS û ceribandina loopback) piştgirî ji bo gelek mîhengên testa SERDES bi ji nû ve mîhengkirina asta qeydê da ku ji karanîna herikîna sêwirana tevahî dûr bikevin da ku guhertinên mîhengê bikin, û raporên nivîsê yên ku protokolên mîhengkirî, qeydên mîhengkirina SERDES, û qeydên mîhengkirina Lane nîşan didin vedihewîne. Ev taybetmendî debugkirina SERDES pir hêsantir dike û dikare bi hev re bi Live Probe û Active Probe re were bikar anîn da ku debugkirina devreyên tevlihev bêtir bilez bike.
Amûra Memory Debug a ku berê hatiye vegotin dikare bi hev re bi SERDES Debug re were bikar anîn da ku ceribandinê bilez bike. Ji ber ku tamponên bîranînê dikarin bi lez û bez bi Memory Debug werin kontrol kirin û guhertin, gengaz e ku bi lez 'pakêtên ceribandinê' werin afirandin û encamên ragihandina loopback an nav-sîstemê werin çavdêrîkirin. Sêwiraner dikare van şiyanan bikar bîne û bi vî rengî hewcedariya 'têlên ceribandinê' yên taybetî kêm bike ku qumaşê FPGA-ya zêde dixwin û dibe ku bandorê li dema çîpê bike.

Xelasî
Ev gotar bi berfirehî çend rêbazên cûda ji bo pêkanîna debugkirina di nav-çerxê de ji bo FPGA û SoC FPGA-yan rave kiriye - karanîna Analîzkerek Mantîqa Yekgirtî, karanîna alavên ceribandinê yên derveyî, û karanîna çerxên probê yên taybet ên ku di nav tevna FPGA-yê de hatine entegrekirin. Zêdekirina çerxên probê yên taybet û taybet, wekî Active Probe û Live Probe ku ji hêla Microsemi ve li ser cîhazên SmartFusion2 SoC FPGA û IGLOO2 FPGA têne pêşkêş kirin, hate nîşandan ku pêvajoya debugkirinê bi girîngî leztir û hêsan dike. Şîyana guherandina bilez a hilbijartina sînyalên navxweyî (bêyî ku hewce bike ku çerxek ji nû ve berhevkirin û ji nû ve bernamekirinê ya pir demdirêj were bicîh kirin), û şiyana lêkolîna sînyalên navxweyî (bêyî ku hewce bike ku tevna FPGA-yê were bikar anîn û potansiyel binpêkirinên demjimêrê werin danîn) wekî avantajek sereke hate nîşandan.tages dema ku sêwiranên FPGA-yê debugging dikin. Wekî din, karanîna gelek rêbazan, ku dikarin bi hev re bixebitin da ku kapasîteyek debugging-ê ya hîn berfirehtir peyda bikin, hate vegotin. Di dawiyê de, du mînakampJi bo nîşandana têkiliyên di navbera rêbazên diyarkirî de, rewşên karanîna debug-ê hatin dayîn.

Ji bo Hînbûna Zêdetir

FPGAyên IGLOO2
FPGAyên SoC yên SmartFusion2

Pargîdaniya Microsemi (Nasdaq: MSCC) portfoliyoyek berfireh a çareseriyên nîvconductor û pergalê ji bo danûstendin, parastin û ewlehî, hewavanî û bazarên pîşesaziyê pêşkêşî dike. Berheman şebekeyên yekbûyî yên analog-sînyala tevlihev-performansa bilind û tîrêjkirî, FPGA, SoC û ASIC hene; hilberên rêveberiya hêzê; Amûrên dem û hevdemkirinê û çareseriyên demê yên rast, standardên cîhanê ji bo demê destnîşan dikin; Amûrên hilberandina deng; çareseriyên RF; pêkhateyên veqetandî; teknolojiyên ewlehiyê û antî-t-ê ya berbiçavampberhemên er; IC û midspansên Power-over-Ethernet; û her weha kapasîte û karûbarên sêwirana xwerû. Navenda Microsemi li Aliso Viejo, Kalîforniyayê ye, û li çaraliyê cîhanê nêzîkî 3,400 karmendên wê hene. Ji bo bêtir agahdarî li www.microsemi.com.

Navenda Karsaziya Microsemi

Yek Enterprise, Aliso Viejo CA 92656 USA

Di nav DYA: +1 800-713-4113
Li derve DYA: +1 949-380-6100
Firotin: +1 949-380-6136

Faks: +1 949-215-4996
E-mail: sales.support@microsemi.com

FAQ

P: Frekansa herî zêde ya girtina daneyan a cîhazê çi ye?
A: Amûr piştgirî dide girtina daneyan heta 100MHz, ku ji bo piraniya sêwiranên hedef guncan e.

P: Gelo dema ku ez ji bo debugkirinê çerxên probê bikar tînim, pêdivî ye ku ez sêwiranê ji nû ve berhev bikim?
A: Na, cihên xalên sondajê dikarin bi lez werin guhertin bêyî ku hewcedariya wan bi ji nû ve berhevkirina sêwiranê an jî ji nû ve bernamekirinê hebe.