مائڪروسيمي ان-سرڪٽ FPGA ڊيبگ

پيداوار جي ڄاڻ

وضاحتون

• ڊوائيس جو قسم: مائڪروسيمي اسمارٽ فيوزن 2 SoC FPGA
• ڇڏڻ جي تاريخ: مئي 2014
• ڊيبگنگ صلاحيتون: ان-سرڪٽ FPGA ڊيبگ، ايمبيڊڊ لاجڪ اينالائيزر
• وڌ ۾ وڌ ڊيٽا ڪيپچر فريڪوئنسي: 100MHz تائين

خلاصو
FPGAs ايمبيڊڊ سسٽم ۾ طاقتور ڊيزائن عنصر آهن جن ۾ ڪيترائي ڊيزائن فائدا آهنtages، پر انهن ڊوائيسز ۾ پيچيده ڊيزائن مسئلن سان گڏ پيچيده ڊيزائن ٿي سگهن ٿا جن کي ڊيبگ ڪرڻ جي ضرورت آهي. ڊيزائن جي مسئلن جهڙوڪ تعريف جي غلطيون، سسٽم جي رابطي جا مسئلا، ۽ سسٽم جي وقت جي غلطين کي ٽريڪ ڪرڻ هڪ چئلينج ٿي سگهي ٿو. FPGA ۾ ان-سرڪٽ ڊيبگ صلاحيتن کي شامل ڪرڻ هارڊويئر ڊيبگ کي ڊرامائي طور تي بهتر بڻائي سگهي ٿو، ۽ مايوسي جي ڪائونٽيس ڪلاڪن کان بچي سگهي ٿو. هي پيپر FPGAs لاءِ ان-سرڪٽ ڊيبگ لاءِ ڪيترن ئي مختلف طريقن کي بيان ڪري ٿو، اهم ٽريڊ آف جي سڃاڻپ ڪري ٿو، ۽ هڪ اڳوڻي ذريعيampلي ڊيزائن، هڪ مائڪروسيمي اسمارٽ فيوزن®2 SoC FPGA ڊوائيس لاءِ نشانو بڻايو ويو آهي، ڏيکاريندو ته ڊيبگ ۽ ٽيسٽ کي تيز ڪرڻ لاءِ نئين صلاحيتن کي ڪيئن استعمال ڪري سگهجي ٿو.

تعارف

FPGAs وسيع ۽ طاقتور ڊيزائن عنصر آهن ۽ هاڻي تقريبن هر ايمبيڊڊ سسٽم ۾ مليا آهن. وڌندڙ گنجائش، پيچيده آن-چپ فنڪشنل بلاڪ ۽ ترقي يافته سيريل انٽرفيس جي شموليت سان، انهن ڊوائيسز ۾ پيچيده ڊيزائن مسئلا پڻ ٿي سگهن ٿا جن کي ڊيبگ ڪرڻ جي ضرورت آهي. فنڪشنل تعريف جي غلطين (FPGA يا سسٽم جي سطح تي)، فنڪشنل سسٽم جي رابطي جا مسئلا، سسٽم جي وقت جا مسئلا، ۽ ICs جي وچ ۾ سگنل وفاداري جا مسئلا (جهڙوڪ شور، ڪراس ٽالڪ، يا عڪاسي) جهڙن مسئلن کي ٽريڪ ڪرڻ، سڀ ڪجهه وڌيڪ پيچيده ٿي ويندا آهن جڏهن ترقي يافته FPGAs استعمال ڪندي. تخليق يقيني طور تي ڪيترن ئي ڊيزائن جي مسئلن کي سڃاڻڻ ۾ هڪ وڏي مدد آهي، پر ڪيتريون ئي حقيقي دنيا جي رابطي ظاهر نه ٿينديون جيستائين ڊيزائن هارڊويئر ۾ لاڳو نه ڪئي وڃي. عمل کي آسان بڻائڻ لاءِ پيچيده ڊيزائن جي مسئلن کي ڊيبگ ڪرڻ لاءِ ڪيترائي مختلف طريقا تيار ڪيا ويا آهن. انهن اهم طريقن مان هر هڪ جي محتاط سمجھ، جنهن ۾ مختلف فائدا شامل آهن.tages ۽ disadvantages، مفيد آهي جڏهن غور ڪيو وڃي ته ڪهڙي ٽيڪنڪ يا ٽيڪنڪ جو ميلاپ ڪنهن خاص ڊيزائن لاءِ مناسب آهي.
هڪ سابقampلي FPGA ڊيزائن، هڪ Microsemi SmartFusion2 SoC FPGA ڊوائيس لاءِ نشانو بڻايو ويو آهي، ڪجهه فائدن کي ظاهر ڪرڻ لاءِ استعمال ڪري سگهجي ٿوtages ۽ disadvantagانهن معياري طريقن جي استعمال سان گڏوگڏ جديد ترين سرڪٽ ڊيبگ صلاحيتن جو. هي مثالي مثالampلي ڏيکاريندو ته هارڊويئر ڊيبگ دوران هارڊويئر جي مسئلن جي سڃاڻپ ۽ خاتمي کي تيز ڪرڻ لاءِ اهي مختلف طريقا ڪيئن استعمال ڪري سگهجن ٿا.

FPGA ڊيبگنگ سسٽم ڊيزائن ۽ ڊولپمينٽ جو هڪ اهم پهلو ڇو آهي؟
FPGAs جا ٻه مکيه استعمال ماڊل آهن جيڪي انهن کي ٻين ڊيزائن عنصرن کان مختلف ڪن ٿا. FPGAs کي پيداوار جي پيداوار ۾ استعمال ڪري سگهجي ٿو يا پيداوار جي ڊيزائن جي تصور کي ثابت ڪرڻ يا پروٽوٽائپ ڪرڻ لاءِ ترقي جي گاڏي طور استعمال ڪري سگهجي ٿو. جڏهن پيداوار جي گاڏي طور استعمال ڪيو ويندو آهي، FPGAs ASIC يا CPU تي ٻڌل پيداوار گاڏين جي ڀيٽ ۾ تمام گهڻو لچڪدار هدف ٿي سگهن ٿا. اهو خاص طور تي هڪ نئين ڊيزائن لاءِ اهم آهي، جيڪو اڃا تائين هارڊويئر ۾ لاڳو نه ڪيو ويو آهي. مختلف آرڪيٽيڪچرل آپشنز سان ڊيزائن آساني سان ٺاهي ۽ جانچ ڪري سگهجن ٿا ته جيئن بهترين ڊيزائن جي سڃاڻپ ٿي سگهي. آن-چپ پروسيسرز (SoC FPGAs) سان FPGAs هارڊويئر جي مدد سان FPGA-بنياد تي تيز رفتاري افعال سان CPU-بنياد تي پروسيسنگ کي واپار ڪرڻ پڻ ممڪن بڻائين ٿا. اهي فائداtages نئين پراڊڪٽ ڊولپمينٽ لاءِ ڊيزائن، تصديق، جانچ، ۽ ناڪامي جي تجزيي لاءِ گهربل وقت کي ڊرامائي طور تي گهٽائي سگهن ٿا.
جڏهن ڊزائن جي پروٽوٽائپنگ لاءِ استعمال ڪيو ويندو آهي، شايد پيداوار ASIC لاءِ، FPGA لچڪ هڪ اهم فائدو آهي. هڪ حقيقي هارڊويئر پليٽ فارم، جيتوڻيڪ هڪ جيڪو مڪمل رفتار تي نه هلندو آهي، تفصيلي سسٽم ڪارڪردگي ميٽرڪس، ٿرو پُٽ تجزيو ڊيٽا ۽ آرڪيٽيڪچر پروف آف تصور جا نتيجا حاصل ڪرڻ کي تمام آسان بڻائي ٿو. انڊسٽري معياري بسن (جهڙوڪ PCIe®، گيگابٽ ايٿرنيٽ، XAUI، USB، CAN، ۽ ٻيا) جي سخت عملدرآمد لاءِ FPGA سپورٽ انهن انٽرفيس سان لاڳاپيل ٽيسٽنگ کي آسان بڻائي ٿو. آن-چپ ARM پروسيسرز (SoC FPGAs) سان FPGAs جا جديد خاندان، ايمبيڊڊ پروسيسرز سان پروٽوٽائپ عملدرآمد کي آسان بڻائي ٿو. اڳ ۾ ترقي يافته پروسيسر ڪوڊ کي پروٽوٽائپ ڏانهن پورٽ ڪري سگهجي ٿو ۽ هارڊويئر ڊيزائن جي ڪوشش سان متوازي ۾ ٺاهيل نئون ڪوڊ.

معياري پروسيسر جو هي ميلاپ معياري انٽرفيس بسن سان گڏ دستياب ڪوڊ لائبريرين، ڊرائيورن، فنڪشنل APIs، ريئل ٽائيم آپريٽنگ سسٽم، ۽ اڃا تائين مڪمل آپريٽنگ سسٽم جي وڏي ايڪو سسٽم کي استعمال ڪرڻ ممڪن بڻائي ٿو ته جيئن هڪ ڪم ڪندڙ پروٽوٽائپ تمام جلدي ٺاهي سگهجي. اضافي طور تي، هڪ ڀيرو ڊيزائن مضبوط ٿي وڃي ٿي، FPGA پروٽوٽائپ کي وسيع سموليشن ٽيسٽ سيٽ (محرڪ ۽ جواب ٻنهي لاءِ) کي پڪڙڻ لاءِ استعمال ڪري سگهجي ٿو جيڪي اصل سسٽم ڊيٽا کي ظاهر ڪن ٿا. اهي ڊيٽا سيٽ ASIC يا ٻئي پيداوار جي عمل درآمد لاءِ آخري سموليشن ٺاهڻ ۾ قيمتي ٿي سگهن ٿا. فائدوtagFPGA کي ڊيزائن پروٽوٽائپ طور استعمال ڪرڻ جا طريقا آخري پراڊڪٽ جي عملدرآمد لاءِ ڊيزائن، تصديق، جانچ، ۽ ناڪامي جي تجزيي لاءِ وقت کي ڊرامائي طور تي گهٽائي سگهن ٿا.
انهن ٻنهي عام FPGA استعمال جي ماڊلز ۾، ڊيزائن جي هدف جي طور تي FPGA جي لچڪ هڪ اهم فائدو آهي.tage. ان جو مطلب آهي ته ڪيتريون ئي ڊيزائن تبديليون ۽ ورجاءَ معمول هوندا، ۽ اهڙيءَ طرح ڊيزائن جي غلطين کي تيزيءَ سان ڊيبگ ڪرڻ جي صلاحيت ممڪن حد تائين ڪيترن ئي ڊيزائن آپشنز کي فعال ڪرڻ لاءِ اهم هوندي. هڪ موثر ڊيبگ صلاحيت کان سواءِ گهڻو ڪري ايڊوانسtagFPGA ڊيزائن جي لچڪداريءَ جو اي گهربل اضافي ڊيبگنگ وقت جي ڪري گهٽجي ويندو. خوشقسمتيءَ سان، FPGAs اضافي هارڊويئر خاصيتون پڻ مهيا ڪري سگھن ٿا جيڪي ڊرامائي طور تي حقيقي وقت ڊيبگنگ کي آسان بڻائين ٿيون. انهن صلاحيتن کي ڏسڻ کان اڳ، اچو ته پهريان سڀ کان عام قسمن جي مسئلن تي نظر وجهون جن سان FPGA ڊيزائن کي منهن ڏيڻو پئجي سگهي ٿو ته جيئن اسان وٽ مختلف ڊيبگنگ ٽولز جي ڪارڪردگي ۽ لاڳاپيل واپار جو جائزو وٺڻ لاءِ مناسب پس منظر هجي.

عام مسئلا جڏهن FPGA ڊيزائن کي ڊيبگ ڪندا آهن

جديد FPGAs جي وڌندڙ صلاحيتن سان گڏ، لاڳاپيل وڌندڙ پيچيدگي غلطي کان پاڪ ڊيزائن ٺاهڻ کي وڌيڪ ڏکيو بڻائي ٿي. حقيقت ۾، اهو اندازو لڳايو ويو آهي ته ڊيبگنگ ايمبيڊڊ سسٽم ڊيزائن چڪر جو 50٪ کان وڌيڪ وٺي سگھي ٿي. وقت کان مارڪيٽ دٻاءُ ترقي جي چڪر کي دٻائڻ لاءِ جاري رهڻ سان، شروعاتي سسٽم جي هارڊويئر ڊيبگنگ کي بعد ۾ سوچڻ تي مجبور ڪيو ويندو آهي - گهڻو ڪري اهو فرض ڪندي ته تصديق (پاڻ ۾ هڪ وڏو سيڪڙو)tagڊولپمينٽ شيڊول جو e)، شروعاتي سسٽم آڻڻ کان اڳ سڀني بگس کي پڪڙيندو. اچو ته سسٽم جي مسئلن جي ڪجهه عام قسمن تي نظر وجهون ته جيئن هڪ عام ڊيزائن کي شروعاتي سسٽم آڻڻ دوران منهن ڏيڻ وارا چئلينج بهتر طور تي سمجهي سگهجن.

فنڪشنل تعريف جون غلطيون ڳولڻ ٻيڻو ڏکيو ٿي سگهي ٿو ڇاڪاڻ ته ڊزائنر هڪ خاص ضرورت کي غلط سمجهي چڪو آهي، تنهن ڪري ڊيزائن جي تفصيلن کي غور سان ڏسڻ دوران به غلطي کي نظرانداز ڪري سگهجي ٿو. هڪ مثالampهڪ عام فنڪشنل تعريف جي غلطي اها هوندي جتي هڪ رياستي مشين منتقلي صحيح حالت ۾ ختم نه ٿيندي آهي. غلطيون سسٽم انٽرفيس ۾ هڪ رابطي جي مسئلي جي طور تي پڻ ظاهر ٿي سگهن ٿيون. انٽرفيس ليٽيسي، مثال طورample، غلط طور تي بيان ڪيو ويو هجي جنهن جي نتيجي ۾ هڪ غير متوقع بفر اوور فلو يا انڊر فلو حالت پيدا ٿئي ٿي.
سسٽم ليول ٽائيمنگ جا مسئلا ڊيزائن جي غلطين جو هڪ ٻيو تمام عام ذريعو آهن. خاص طور تي، غير هم وقت ساز واقعا غلطين جو هڪ عام ذريعو آهن جڏهن هم وقت سازي يا ڪراسنگ ٽائيمنگ ڊومين اثرات کي احتياط سان نه سمجهيو ويندو آهي. جڏهن رفتار تي ڪم ڪندي هن قسم جون غلطيون تمام گهڻيون مشڪلاتون پيدا ڪري سگهن ٿيون ۽ تمام گهٽ ظاهر ٿي سگهن ٿيون، شايد صرف تڏهن جڏهن مخصوص ڊيٽا جا نمونا پاڻ کي ظاهر ڪن. ڪيتريون ئي عام ٽائيمنگ خلاف ورزيون هن درجي ۾ اچن ٿيون ۽ عام طور تي تمام ڏکيا آهن، جيڪڏهن نقل ڪرڻ ناممڪن نه آهي.

وقت جي خلاف ورزيون انٽيگريٽيڊ سرڪٽس جي وچ ۾ گهٽ سگنل وفاداري جو نتيجو پڻ ٿي سگهن ٿيون، خاص طور تي هر سرڪٽ لاءِ ڪيترن ئي پاور ريل وارن سسٽمن ۾. گهٽ سگنل وفاداري سگنل شور، ڪراس ٽالڪ، عڪاسي، اضافي لوڊنگ ۽ اليڪٽرو-مقناطيسي مداخلت (EMI) مسئلن جو سبب بڻجي سگهي ٿي جيڪي اڪثر وقت جي خلاف ورزين جي طور تي ظاهر ٿين ٿا. بجلي جي فراهمي جا مسئلا، جهڙوڪ ٽرانزينٽ (خاص طور تي سسٽم جي شروعات يا بند ٿيڻ دوران)، لوڊ جي تبديليون ۽ هاءِ پاور ڊسيپيشن اسٽريس پڻ پراسرار غلطين جو سبب بڻجي سگهن ٿا، اڪثر ڪري آساني سان پاور سپلائي ذريعو ڏانهن واپس نه ڳولي سگهجن ٿا. جيتوڻيڪ جڏهن ڊيزائن مڪمل طور تي صحيح هجي بورڊ جي ٺهڻ جا مسئلا غلطيون پيدا ڪري سگهن ٿا. ناقص سولڊر جوائنٽ ۽ غلط طور تي ڳنڍيل ڪنيڪٽر، مثال طورampلي، غلطين جو ذريعو ٿي سگهي ٿو ۽ شايد گرمي پد يا بورڊ جي جڳهه تي منحصر به هجي. جديد FPGA پيڪنگنگ ٽيڪنڪ جو استعمال پرنٽ ٿيل سرڪٽ بورڊ تي سگنلن جي جاچ ڪرڻ کي ڏکيو بڻائي سگهي ٿو، تنهنڪري صرف گهربل سگنل تائين رسائي حاصل ڪرڻ اڪثر ڪري مسئلو ٿي سگهي ٿو. اڪثر ڪري ڪيترائي ڊيزائن مسئلا فوري طور تي غلطي پيدا نه ڪندا آهن ۽ ڊيزائن ذريعي ان وقت تائين لهندا آهن جيستائين غلطي اصل ۾ پاڻ کي ظاهر نه ڪري. شروعاتي غلطي کي بنيادي سبب ڏانهن واپس ڳولڻ اڪثر ڪري هڪ مايوس ڪندڙ، ڏکيو ۽ وقت وٺندڙ ڪم ٿي سگهي ٿو.

مثال طورampليڪن، ترجمي جي جدول ۾ هڪ ننڍڙي غلطي شايد ڪيترن ئي چڪرن تائين غلطي جو سبب نه بڻجي سگهي. ڪجھ اوزار جيڪي اسان هن پيپر ۾ بعد ۾ بحث ڪنداسين، جيڪي وقف ٿيل ان-سرڪٽ ڊيبگ هارڊويئر استعمال ڪندا آهن، خاص طور تي انهن 'بگ هنٽس' کي تيز ۽ آسان بڻائڻ تي ڌيان ڏنو ويو آهي. انهن اوزارن جي تفصيل ۾ وڃڻ کان اڳ، اچو ته پهرين هڪ مشهور سافٽ ويئر تي ٻڌل ڊيبگنگ ٽيڪنڪ سموليشن تي نظر وجهون ته جيئن بهتر طور تي ترقي کي سمجهي سگهجي.tages ۽ disadvantagڊيبگنگ لاءِ سموليشن استعمال ڪرڻ جو مطلب.

ڊيبگنگ لاءِ سموليشن جو استعمال
عام طور تي هڪ ڊيزائن سموليشن ۾، ڊيزائن جي اندر ۽ ٻاهر سڀئي حقيقي زندگي جا حصا رياضي طور تي سافٽ ويئر پروسيس جي طور تي ماڊل ڪيا ويندا آهن جيڪي هڪ معياري سي پي يو تي ترتيب وار عمل ڪيا ويندا آهن. ڊيزائن تي محرڪ جي وسيع رينج لاڳو ڪرڻ ۽ نقلي ڊيزائن جي آئوٽ پُٽ جي خلاف متوقع آئوٽ پُٽ کي جانچڻ، سڀ کان وڌيڪ واضح ڊيزائن غلطين کي پڪڙڻ جو هڪ آسان طريقو آهي. هڪ ونڊو هڪ عام نقلي رن ڏيکاريندي هيٺ ڏنل شڪل 1 ۾ ڏنل آهي. واضح فائدوtagسموليشن جو هڪ مطلب هارڊويئر تي ٻڌل ڊيبگنگ آهي، اهو آهي ته سموليشن سافٽ ويئر ۾ ڪري سگهجي ٿي - ڪنهن به حقيقي هارڊويئر تي ٻڌل ڊيزائن ۽ ٽيسٽ بينچ جي ضرورت ناهي. سموليشن جلدي ڪيتريون ئي ڊيزائن غلطيون پڪڙي سگهي ٿي، خاص طور تي جيڪي غلط وضاحتن سان لاڳاپيل آهن، انٽرفيس گهرجن جي غلط فهمي، فنڪشن غلطيون، ۽ ڪيتريون ئي ٻيون 'مجموعي' قسم جون غلطيون جيڪي سادي محرڪ ویکٹر ذريعي آساني سان ڳولي سگهجن ٿيون.

سموليشن خاص طور تي اثرائتو آهي جڏهن ڊزائنر وٽ وسيع محرڪ مجموعا موجود هجن ۽ نتيجي ۾ نڪرندڙ نتيجا چڱيءَ طرح سڃاتل هجن. انهن حالتن ۾، سموليشن هڪ ڊيزائن جي تقريبن مڪمل ٽيسٽ ڪري سگهي ٿي. بدقسمتي سان، گهڻن ڊيزائنن کي وسيع ٽيسٽ سوئيٽ تائين آسان رسائي نه هوندي آهي ۽ انهن کي ٺاهڻ جو عمل تمام گهڻو وقت وٺندڙ ٿي سگهي ٿو. هڪ ٽيسٽ سوئيٽ ٺاهڻ جيڪو ڊيزائن جو 100٪ ڍڪيندو آهي، وڏي FPGA تي ٻڌل ڊيزائنن لاءِ عملي طور تي ناممڪن آهي ۽ ڊيزائن جي اهم عنصرن کي ڍڪڻ جي ڪوشش ڪرڻ ۽ ان کي ڍڪڻ لاءِ شارٽ ڪٽ استعمال ڪرڻ گهرجن. سموليشن سان هڪ ٻي مشڪل، اها آهي ته اهو 'حقيقي دنيا' تي عمل درآمد نه آهي ۽ غير هم وقت ساز واقعن، تيز رفتار سسٽم جي رابطي، يا وقت جي خلاف ورزين کي پڪڙي نٿو سگهي. آخرڪار، سموليشن جو عمل تمام سست ٿي سگهي ٿو ۽ جيڪڏهن ڪيترائي ورجاءَ گهربل هجن ته سموليشن جلدي سڀ کان وڌيڪ وقت وٺندڙ، ۽ اڪثر ڪري ترقي جي عمل جو سڀ کان مهانگو حصو بڻجي ويندو آهي.

متبادل طور تي (يا شايد بهتر طور تي، سموليشن ۾ اضافي طور تي) FPGA ڊيزائنرز اهو ڏٺو ته اهي ڊوائيس اندر اهم سگنلن کي ڏسڻ ۽ ڪنٽرول ڪرڻ لاءِ FPGA ڊيزائن ۾ ڊيبگ هارڊويئر شامل ڪري سگهن ٿا. اهي ٽيڪنڪ اصل ۾ ايڊ-هاڪ طريقن جي طور تي ترقي ڪيون ويون، پر آهستي آهستي هڪ معياري هارڊويئر ڊيبگ حڪمت عملي ۾ ترقي ڪيون آهن. ان-سرڪٽ ڊيبگ صلاحيتن جو هي استعمال اهم فائدو پيش ڪري ٿو.tagFPGA تي ٻڌل ڊيزائن لاءِ ES ۽ ايندڙ سيڪشن ٽن عام حڪمت عملين ۽ انهن جي مختلف فائدن جي ڳولا ڪندو.tages ۽ disadvantages.

FPGAs لاءِ عام ان-سرڪٽ ڊيبگ طريقا
FPGAs ۾ ان-سرڪٽ ڊيبگ صلاحيتن کي لاڳو ڪرڻ لاءِ سڀ کان عام ٽيڪنڪ يا ته هڪ ايمبيڊڊ لاجڪ اينالائيزر، ٻاهرين ٽيسٽ سامان، يا FPGA فيبرڪ اندر ايمبيڊڊ سگنل پروب هارڊويئر استعمال ڪن ٿيون. ايمبيڊڊ لاجڪ اينالائيزر عام طور تي FPGA فيبرڪ استعمال ڪندي لاڳو ڪيو ويندو آهي ۽ ڊيزائن ۾ داخل ڪيو ويندو آهي. JTAG پورٽ کي تجزيي نگار تائين رسائي لاءِ استعمال ڪيو ويندو آهي ۽ قبضو ڪيل ڊيٽا کي پي سي تي ڏيکاري سگهجي ٿو. جڏهن ٻاهرين ٽيسٽ سامان استعمال ڪيو ويندو آهي، ته ٽيسٽ هيٺ FPGA ڊيزائن کي تبديل ڪيو ويندو آهي ته جيئن چونڊيل اندروني FPGA سگنل آئوٽ پُٽ پنن ڏانهن روٽ ڪيا وڃن. انهن پنن کي پوءِ ٻاهرين ٽيسٽ سامان ذريعي ڏسي سگهجي ٿو. جڏهن وقف ٿيل سگنل پروب هارڊويئر استعمال ڪيو ويندو آهي، ته اندروني سگنلن جو هڪ وسيع انتخاب حقيقي وقت ۾ پڙهي سگهجي ٿو. ڪجهه پروب لاڳو ڪرڻ کي رجسٽر ڪرڻ يا ميموري جڳهن تي لکڻ لاءِ به استعمال ڪري سگهجي ٿو جيڪي ڊيبگ صلاحيتن کي وڌيڪ وڌائين ٿا. اچو ته ايڊوانس تي وڌيڪ تفصيل سان ڏسون.tages ۽ disadvantagانهن مان هر هڪ ٽيڪنڪ جو جائزو وٺو ۽ پوءِ هڪ اڳوڻي کي ڏسوampاهو ڏسڻ لاءِ ته اهي مختلف طريقا مجموعي ڊيبگنگ وقت کي ڪيئن متاثر ڪري سگهن ٿا، ڊزائن ڪريو.

ان-سرڪٽ FPGA ڊيبگ-ايمبيڊڊ لاجڪ اينالائيزر
ايمبيڊڊ لاجڪ اينالائيزر جو تصور ايڊ-هاڪ ان-سرڪٽ ڊيبگنگ صلاحيتن جو سڌو نتيجو هو جيڪو ڊيزائنرز لاڳو ڪيو جڏهن FPGAs پهريون ڀيرو استعمال ڪيا ويا هئا. ايمبيڊڊ لاجڪ اينالائيزر نئين صلاحيتون شامل ڪيون ۽ ڊزائنر لاءِ پنهنجو اينالائيزر تيار ڪرڻ جي ضرورت کي ختم ڪيو. گھڻا FPGAs اهي صلاحيتون پيش ڪن ٿا ۽ ٽيون پارٽيون معياري اينالائيزر پيش ڪن ٿيون (Identify®، Synopsys کان، هڪ مشهور مثال آهي).ample) جيڪو پيداوار کي وڌيڪ بهتر بڻائڻ لاءِ اعليٰ سطحي اوزارن سان آساني سان رابطو ڪري سگھي ٿو.

منطق تجزيي نگار جي ڪارڪردگي ڊيزائن ۾ داخل ڪئي وئي آهي، FPGA ڪپڙي ۽ ايمبيڊڊ ميموري بلاڪ کي ٽريس بفر طور استعمال ڪندي، جيئن شڪل 2 ۾ ڏيکاريل آهي. ٽرگرنگ وسيلا پڻ ٺاهيا ويا آهن ته جيئن پيچيده سگنل رابطي کي آساني سان چونڊيو ۽ قبضو ڪري سگهجي. ڪنٽرول ۽ ڊيٽا جي منتقلي لاءِ تجزيي نگار تائين رسائي عام طور تي معياري J ذريعي ڪئي ويندي آهي.TAG انٽرفيس جي گهرجن کي آسان ڪرڻ لاءِ پورٽ. قبضو ڪيل ڊيٽا عام استعمال ڪندي پي سي تي ڏيکاري سگهجي ٿو viewسافٽ ويئر ٺاهي ٿو ۽ عام طور تي هڪ لاجڪ سموليٽر ويوفارم آئوٽ پُٽ کي آئيني ڏئي ٿو viewانداز ۾.

صلاحtagهن طريقي جا فائدا هي آهن ته ڪو به اضافي FPGA I/O پن استعمال نه ڪيو وڃي، صرف معياري JTAG سگنل. ايمبيڊڊ لاجڪ اينالائيزر IP ڪور عام طور تي نسبتاً سستا هوندا آهن ۽ ڪجهه حالتن ۾ موجوده FPGA سنٿيسس، يا سموليشن ٽولز جو آپشن ٿي سگهن ٿا. ڪجهه حالتن ۾، ايمبيڊڊ لاجڪ اينالائيزر غير استعمال ٿيل I/Os تي اضافي آئوٽ پُٽ پڻ فراهم ڪري سگهي ٿو، جيڪڏهن اهو وڌيڪ آسان هجي. نقصانن مان هڪtagهن طريقي جو بنيادي سبب اهو آهي ته FPGA وسيلن جي وڏي مقدار جي ضرورت آهي. خاص طور تي، جيڪڏهن ٽريس بفر استعمال ڪيا وڃن ته اهو موجود بلاڪ ياداشتن جو تعداد گهٽائي ڇڏيندو. جيڪڏهن هڪ وسيع بفر جي ضرورت آهي ته اهو ياداشت جي کوٽائي جي خلاف هڪ واپار پڻ هوندو (ڇاڪاڻ ته هڪ وسيع ياداشت جي استعمال جي نتيجي ۾ ياداشت جي کوٽائي گهٽ ٿيندي آهي) - هڪ وڏو نقصانtage جڏهن ننڍا ڊوائيس استعمال ڪندا آهن. شايد هن ٽيڪنڪ جي سڀ کان وڏي خرابي اها آهي ته هر ڀيري جڏهن پروب پليسمينٽ ۾ ڪا ترتيب ڏني ويندي آهي، ته ڊيزائن کي ٻيهر ڪمپائل ۽ ٻيهر پروگرام ڪرڻ ضروري هوندو آهي. وڏي ڊوائيس استعمال ڪرڻ وقت هي عمل گهڻو وقت وٺي سگهي ٿو. سگنل پروب کي ڊيزائن ۾ رکڻ جي طريقي جي ڪري سگنل ٽائمنگ رشتن کي باهمي تعلق ڪرڻ ڏکيو ٿي سگهي ٿو. اضافي طور تي، سگنل پروب جي وچ ۾ دير هڪجهڙائي نه هوندي آهي ۽ ان ڪري وقت جي رشتن جو مقابلو ڪرڻ ڏکيو هوندو آهي. هي هڪ خاص مشڪل آهي جڏهن مختلف وقت جي ڊومينز مان غير هم وقت ساز سگنلن يا سگنلن جو مقابلو ڪيو ويندو آهي.

ان-سرڪٽ FPGA ڊيبگ - خارجي ٽيسٽ سامان
جڏهن هڪ خارجي منطق تجزيه نگار اڳ ۾ ئي سسٽم ٽيسٽنگ لاءِ موجود هو ته ٻاهرين ٽيسٽ سامان سان گڏ ان-سرڪٽ ڊيبگ ڪوڊ جو استعمال هڪ قدرتي ترقي هئي. اندروني ٽيسٽ سگنلن کي سڃاڻڻ ۽ چونڊڻ ۽ انهن کي FPGA I/Os تي لاڳو ڪرڻ لاءِ ڪجهه سادو ڊيبگ ڪوڊ ٺاهڻ سان، جيئن شڪل 3 ۾ ڏيکاريل آهي، تجزيه نگارن جي جديد صلاحيتن (جهڙوڪ وڏا ٽريس بفر، پيچيده ٽرگرنگ تسلسل، ۽ گھڻا) کي استعمال ڪرڻ ممڪن هو. viewing آپشنز) سادو پر طاقتور ڊيبگ ماحول ٺاهڻ لاءِ. ترقي يافته ٽرگرنگ آپشنز لاءِ وڌيڪ پيچيده ان-سرڪٽ صلاحيتون گهربل آئوٽ پُٽ جي تعداد کي گھٽائي سگھن ٿيون. مثال طورampها، جيڪڏهن ٻاهرين پنن جي ضرورت هجي ته وڏي بس تي مخصوص پتي چونڊڻ ممڪن ٿي سگهي ٿو.
اندروني FPGA منطق کي استعمال ڪرڻ سان I/O گهرجن کي ڊرامائي طور تي گھٽائي ٿو ۽ وڌيڪ پيچيده مسئلن کي ڊيبگ ڪرڻ لاءِ مخصوص ايڊريس نمونن (شايد ڪال ۽ واپسي جي ترتيب) کي به ڳولي سگهجي ٿو. جيڪڏهن هڪ عام يوزر انٽرفيس موجود آهي، ته اهو سکيا جي وکر کي آسان بڻائي سگهي ٿو ۽ پيداوار کي بهتر بڻائي سگهي ٿو.

صلاحtagهن طريقي جو فائدو اهو آهي ته اهو ٻاهرين ٽيسٽ سامان جي قيمت کي استعمال ڪري ٿو ۽ ان ڪري ڪو به اضافي اوزار خرچ ناهي. ڪجهه ڊيبگ سرڪٽ IP ڪور سامان ٺاهيندڙن يا FPGA ٺاهيندڙن کان دستياب آهن، ۽ تمام گهٽ قيمت يا مفت پڻ ٿي سگهن ٿا. سگنل چونڊ منطق کي لاڳو ڪرڻ لاءِ گهربل FPGA وسيلن جي مقدار تمام گهٽ آهي، ۽ جيئن ته ٽريس فنڪشن ٻاهرين منطق تجزيه نگار استعمال ڪندي ڪيو ويندو آهي، ڪنهن به بلاڪ ياداشت جي ضرورت ناهي. جيئن ته چونڊ منطق سستو آهي، وسيع ٽرگرنگ سان چينلن جي هڪ وڏي تعداد کي پڻ سپورٽ ڪري سگهجي ٿو. منطق تجزيه نگار ٽائمنگ موڊ ۽ اسٽيٽ موڊ ٻنهي ۾ ڪم ڪري سگهي ٿو جيڪو ڪجهه وقت جي مسئلن کي الڳ ڪرڻ ۾ مدد ڪري ٿو.
ڊيزائينtagهن طريقي جي فائدن ۾ هڪ منطق تجزيه نگار خريد ڪرڻ جي ضرورت شامل ٿي سگهي ٿي، جيڪڏهن ڪو اڳ ۾ ئي منصوبي لاءِ مختص نه ڪيو ويو آهي. هي نقصانtagاي شايد ڪيترن ئي موقعن تي هن طريقي کي روڪڻ لاءِ ڪافي هجي. بهرحال، ياد رکو ته ڪجهه گهٽ قيمت وارا منطق تجزيه نگار آپشن موجود ٿي رهيا آهن جيڪي ڊسپلي لاءِ پي سي يا ٽيبليٽ استعمال ڪن ٿا، هن آپشن کي سادي ڊيبگ گهرجن لاءِ تمام گهڻو قيمتي اثرائتي بڻائي ٿو.
استعمال ٿيل FPGA پنن جو تعداد هڪ ٻيو نقصان ٿي سگهي ٿوtage ۽ جيڪڏهن وڏين بسن کي ڏسڻ جي ضرورت آهي، ته بورڊ لي آئوٽ لاءِ اهم منصوبابندي ۽ ڊيبگ ڪنيڪٽرن جي اضافي جي ضرورت آهي. هي گهرج اڪثر ڪري ڊيزائن جي مرحلي جي شروعات ۾ اڳڪٿي ڪرڻ ڏکيو هوندو آهي ۽ هڪ ٻي ناپسنديده پيچيدگي. ايمبيڊڊ لاجڪ اينالائيزر اپروچ وانگر، ٻاهرين ٽيسٽ حڪمت عملي کي ڊيزائن جي ٻيهر ڪمپائلنگ ۽ ٻيهر پروگرامنگ جي ضرورت هوندي آهي، جڏهن هر نئين تجربي جي ضرورت هوندي آهي.

عام نقصانtagانهن ٻن طريقن مان ڪجهه - آن-چپ وسيلن جو استعمال (جيڪو ڊيزائن جي وقت جي ڪارڪردگي تي پڻ اثر انداز ٿي سگهي ٿو ۽ اضافي ڊيبگنگ گهرجن کي پيدا ڪري سگهي ٿو) ڊيزائن کي ٻيهر ڪمپائل ۽ ٻيهر پروگرام ڪرڻ جي ضرورت (جيڪو ڊيبگ شيڊول ۾ ڪلاڪ يا ڏينهن به شامل ڪري سگهي ٿو) امڪاني ٽيسٽ منظرنامي جي سڃاڻپ لاءِ گهربل اپ-فرنٽ پلاننگ، ۽ اضافي چپ I/O وسيلن جي استعمال انهن خامين کان سواءِ هڪ طريقي جي ضرورت پيدا ڪئي. هڪ جواب ڪجهه ڊوائيسز تي FPGA ڪپڙي ۾ وقف ٿيل ڊيبگ منطق جو اضافو هو. هارڊويئر پروبس استعمال ڪندي سرڪٽ ۾ ڊيبگ نتيجو هو.

ان-سرڪٽ FPGA ڊيبگ - هارڊويئر جاچ
هارڊويئر پروبس جو استعمال FPGAs لاءِ سرڪٽ ۾ ڊيبگ ٽيڪنڪ کي ڊرامائي طور تي آسان بڻائي ٿو. هي ٽيڪنڪ SmartFusion2®SoC FPGA ۽ IGLOO®2 FPGA ڊوائيسز تي لائيو پروب فيچر جي طور تي لاڳو ڪئي وئي آهي، ڪنهن به منطقي عنصر رجسٽر بٽ جي آئوٽ پُٽ کي ڏسڻ لاءِ FPGA ڪپڙي ۾ وقف ٿيل پروب لائينون شامل ڪري ٿي. جيئن شڪل 4 ۾ بلاڪ ڊاگرام ۾ ڏيکاريل آهي، هارڊويئر پروبس ٻن پروب چينلز A ۽ B ۾ موجود آهن.

چونڊيل رجسٽر آئوٽ پُٽ (پروب پوائنٽس)، جيئن شڪل جي تري ۾ ڏنل آهي، ٻن پروب چينلن جي مٿان روٽ ڪيا ويندا آهن ۽ جيڪڏهن چونڊيو وڃي ته انهن کي A يا B چينل تي لاڳو ڪري سگهجي ٿو. اهي ريئل ٽائيم چينل سگنل پوءِ ڊوائيس تي وقف ٿيل پروب A ۽ پروب B پنن ڏانهن موڪلي سگهجن ٿا. پروب A ۽ پروب B سگنلن کي اندروني طور تي هڪ ايمبيڊڊ لاجڪ اينالائيزر ڏانهن پڻ روٽ ڪري سگهجي ٿو.

ياد رهي ته پروب پنن جون ٽائيمنگ خاصيتون باقاعده آهن ۽ هڪ پروب پوائنٽ کان ٻئي تائين انحراف نه هجڻ جي برابر آهي، جنهن ڪري ريئل ٽائيم سگنلز جي ٽائيمنگ خاصيتن جو مقابلو ڪرڻ تمام آسان ٿي ويو آهي. ڊيٽا کي 100MHz تائين پڪڙي سگهجي ٿو جيڪو ان کي گهڻن ٽارگيٽ ڊيزائنن لاءِ مناسب بڻائي ٿو.
شايد سڀ کان اهم ڳالهه اها آهي ته پروب پوائنٽ جون جڳهيون، ڇاڪاڻ ته اهي لاڳو ٿيل ڊيزائن جي حصي طور نه چونڊيا ويا آهن (اهي وقف ٿيل هارڊويئر ذريعي چونڊيا ويندا آهن جڏهن ته ڊيزائن FPGA تي هلي رهي آهي)، صرف چونڊ ڊيٽا کي ڊوائيس ڏانهن موڪلڻ سان جلدي تبديل ڪري سگهجي ٿو. ڪنهن به ڊيزائن کي ٻيهر ڪمپائل ۽ ٻيهر پروگرامنگ جي ضرورت ناهي.
لائيو پروب جي صلاحيت جي استعمال کي وڌيڪ آسان بڻائڻ لاءِ، لاڳاپيل ڊيبگ سافٽ ويئر ٽول کي خودڪار طريقي سان ٺاهيل ڊيبگ ذريعي سڀني پروب سگنل جڳهن تائين رسائي حاصل آهي. file. جيئن شڪل 5 ۾ ڏيکاريل آهي، سگنل جو نالو سگنل لسٽ مان چونڊيو وڃي ٿو ۽ گهربل چينل تي لاڳو ڪري سگهجي ٿو. اهو ڊزائن جي هلندڙ هجڻ دوران به ڪري سگهجي ٿو ته جيئن ڊيزائن اندر جاچ جي سرگرمي بي عيب ۽ تمام ڪارآمد هجي.

ڪيترين ئي صورتن ۾، هارڊويئر پروب جي صلاحيت، جهڙوڪ لائيو پروب، اڳ ۾ بيان ڪيل ايمبيڊڊ لاجڪ اينالائيزر ۽ ٻاهرين ٽيسٽ ٽيڪنڪ سان گڏ استعمال ڪري سگهجي ٿي.

جيئن شڪل 6 ۾ ڏيکاريل آهي، لائيو پروب جي سگنلن کي 'اُڏندي' چونڊڻ جي صلاحيت ڊيزائن کي ٻيهر مرتب ڪرڻ جي ضرورت کان سواءِ مشاهدي هيٺ سگنلن کي جلدي ۽ آساني سان تبديل ڪرڻ ممڪن بڻائي ٿي. هڪ خارجي منطق تجزيه نگار يا دائرو آساني سان پروب ٿيل سگنلن جو مشاهدو ڪري سگهي ٿو، جيئن وقف ٿيل پروب آئوٽ پُٽ پنن تي شڪل جي مٿين ساڄي حصي ۾ ڏيکاريل آهي. متبادل طور تي (يا شايد ان کان علاوه) اندروني منطق تجزيه نگار (ILA سڃاڻپ بلاڪ، شڪل ۾ ڏيکاريل آهي) پروب پنن جو مشاهدو ڪرڻ لاءِ استعمال ڪري سگهجي ٿو. پروب سگنلن کي ILA پاران پڪڙي سگهجي ٿو ۽ ويوفارم ونڊو تي مشاهدو ڪري سگهجي ٿو. پروب جي جڳهن کي ٽارگيٽ ڊيزائن کي ٻيهر مرتب ڪرڻ جي ضرورت کان سواءِ تبديل ڪري سگهجي ٿو.
نوٽ ڪريو ته ٽرگرنگ ۽ ٽريس لاءِ اضافي صلاحيتون پروب جي ڪارڪردگي کي وڌائڻ لاءِ استعمال ڪري سگھجن ٿيون، جنهن سان پيچيده ڊيزائن جي مسئلن کي به سڃاڻڻ آسان ٿي ويندو.

اضافي هارڊويئر ڊيبگ صلاحيتون SmartFusion2 SoC FPGA ۽ IGLOO2 FPGA ڊوائيسز تي پڻ موجود آهن. انهن صلاحيتن مان هڪ، جنهن کي Active Probe سڏيو ويندو آهي، ڪنهن به منطق عنصر رجسٽر بٽ کي متحرڪ ۽ غير هم وقت سازي سان پڙهي يا لکي سگهي ٿو. هڪ لکيل قدر هڪ ڪلاڪ چڪر لاءِ برقرار رهي ٿو تنهنڪري عام آپريشن جاري رهي سگهي ٿو، ان کي هڪ تمام قيمتي ڊيبگنگ ٽول بڻائي ٿو. Active Probe خاص دلچسپي جو آهي جيڪڏهن اندروني سگنل جو تڪڙو مشاهدو گهربل هجي (شايد صرف اهو چيڪ ڪرڻ لاءِ ته اهو فعال آهي يا گهربل حالت ۾، جهڙوڪ ري سيٽ سگنل)، يا جيڪڏهن هڪ منطق فنڪشن کي جلدي جانچڻ جي ضرورت هجي ته هڪ پروب پوائنٽ تي لکي.
(شايد ڪنٽرول فلو جي مسئلي کي الڳ ڪرڻ لاءِ ان پٽ ويليو کي جلدي سيٽ ڪندي اسٽيٽ مشين ٽرانسشن شروع ڪرڻ لاءِ).

مائڪروسيمي پاران مهيا ڪيل هڪ ٻي ڊيبگ صلاحيت ميموري ڊيبگ آهي. هي خاصيت ڊيزائنر کي متحرڪ ۽ غير هم وقت سازي سان چونڊيل FPGA فيبرڪ SRAM بلاڪ کي پڙهڻ يا لکڻ جي اجازت ڏئي ٿي. جيئن ڊيبگ ٽول (شڪل 7) جي اسڪرين شاٽ ۾ ڏيکاريل آهي، جڏهن ميموري بلاڪ ٽيب چونڊيو ويندو آهي ته صارف پڙهڻ لاءِ گهربل ميموري چونڊي سگهي ٿو، ميموري جو سنيپ شاٽ ڪيپچر عمل ۾ آڻي سگهي ٿو، ميموري ويليوز کي تبديل ڪري سگهي ٿو، ۽ پوءِ ويليوز کي ڊوائيس تي واپس لکي سگهي ٿو. اهو خاص طور تي ڪمپيوٽيشن تي مبني اسڪريچ پيڊ لاءِ ڪميونيڪيشن پورٽس ۾ استعمال ٿيندڙ ڊيٽا بفرز کي چيڪ ڪرڻ يا سيٽ ڪرڻ لاءِ يا هڪ ايمبيڊڊ سي پي يو پاران عملدرآمد ڪيل ڪوڊ لاءِ به ڪارآمد ٿي سگهي ٿو. پيچيده ڊيٽا تي منحصر غلطين کي ڊيبگ ڪرڻ تمام تيز ۽ آسان آهي جڏهن ياداشتن کي تمام جلدي مشاهدو ۽ ڪنٽرول ڪري سگهجي ٿو.

هڪ دفعو ڊيزائن ڊيبگ ٿي وڃي ته حساس معلومات جي حفاظت لاءِ هارڊويئر ڊيبگ صلاحيتن کي بند ڪرڻ ضروري ٿي سگهي ٿو. هڪ حملو ڪندڙ نازڪ معلومات پڙهڻ يا سسٽم سيٽنگون تبديل ڪرڻ لاءِ انهن ساڳين سهولتن کي استعمال ڪري سگهي ٿو جيڪي سسٽم جي حساس حصن تائين آسان رسائي جي اجازت ڏئي سگهن ٿيون. مائڪروسيمي ڊيبگنگ مڪمل ٿيڻ کان پوءِ ڊيزائنر کي ڊوائيس کي محفوظ ڪرڻ جي اجازت ڏيڻ لاءِ خاصيتون شامل ڪيون آهن. مثال طورampليڪن، لائيو پروب ۽ ايڪٽو پروب تائين رسائي کي حملي جي ممڪن ذريعن جي طور تي فنڪشن کي مڪمل طور تي غير فعال ڪرڻ لاءِ بند ڪري سگهجي ٿو (اهو پروب سرگرمي جي سپلائي ڪرنٽ ۾ ڪنهن به نموني پيدا ڪرڻ جي امڪان کي به ختم ڪري ٿو جيڪو پروب ڊيٽا کي اڻ سڌي طرح آزمائڻ ۽ مشاهدو ڪرڻ لاءِ استعمال ڪري سگهجي ٿو). متبادل طور تي، ڊيزائن جي چونڊيل حصن تائين رسائي کي بند ڪري سگهجي ٿو صرف انهن حصن تائين رسائي کي روڪڻ لاءِ. اهو آسان ٿي سگهي ٿو جيڪڏهن ڊيزائن جو صرف هڪ حصو محفوظ هجڻ جي ضرورت هجي ته باقي ڊيزائن کي اڃا تائين فيلڊ ٽيسٽنگ يا غلطي جي تجزيي لاءِ رسائي لائق بڻائي سگهجي.

ان-سرڪٽ ڊيبگ مقابلي جو چارٽ
هاڻي ته هڪ تفصيلي جائزوview ٽن مکيه ان-سرڪٽ هارڊويئر ڊيبگ ٽيڪنڪ مان هڪ خلاصو چارٽ بيان ڪيو ويو آهي، جيئن شڪل 8 ۾ ڏيکاريل آهي، ٺاهيو ويو آهي جيڪو مختلف فائدن جي تفصيل سان بيان ڪري ٿو.tages ۽ disadvantagهر طريقي جي وضاحت. ياد رکڻ ته ڪجهه ٽيڪنڪ گڏجي استعمال ڪري سگهجن ٿيون (لائيو پروب ۽ انٽرنل لاجڪ اينالائيزر (ILA)، جهڙوڪ Synopsys Identify، مثال طورample)، اسان هر ٽيڪنڪ جي اهم طاقت ۽ ڪمزوريون ڏسي سگهون ٿا. ان-سرڪٽ هارڊويئر ڊيبگ صلاحيتن جو مجموعو (لائيو پروب، ايڪٽو پروب، ۽ ميموري ڊيبگ - مجموعي طور تي اسمارٽ ڊيبگ سڏيو ويندو آهي)، ٻين ٽيڪنڪ جي مقابلي ۾ ڪمزور آهن جڏهن اهو موجود ڪل پروبس جي تعداد جي ڳالهه اچي ٿو (هڪ ڳاڙهو دائرو) ۽ بهترين (پيلو دائرو) کان ڪمزور آهن جڏهن ڪيپچر اسپيڊ تي غور ڪيو وڃي ٿو (ٻاهرين ٽيسٽ سامان تيز ٿي سگهي ٿو).
ILA تي ٻڌل ٽيڪنڪ، جهڙوڪ Synopsys Identify، ٻين ٽيڪنڪ جي مقابلي ۾ ۽ جڏهن FPGA وسيلن جي گهرجن تي غور ڪيو وڃي ٿو ته سڀ کان ڪمزور آهن. ٻاهرين ٽيسٽ سامان تي ٻڌل ٽيڪنڪ قيمت، ڊيزائن جي وقت جي اثر، ۽ پروب موومينٽ اوور هيڊ (ڊيزائن کي ٻيهر ترتيب ڏيڻ جي ضرورت جي ڪري) سان گڏ ڪيترن ئي غورن جي مقابلي ۾ سڀ کان ڪمزور آهن. شايد بهترين حل SmartDebug ۽ ٻين ٽيڪنڪ مان هڪ جو ميلاپ آهي، ته جيئن SmartDebug جي چينلن جي ڪمزوري کي گهٽائي سگهجي ۽ پروب پوائنٽ موومينٽ کي نقصان پهچائي سگهجي.tagٻين طريقن جي استعمال کي پڻ گهٽايو ويو.

سگنل جي درجه بندي
ڪجھ عام قسمن جي سگنلن جي وچ ۾ هڪ مفيد فرق ڪري سگهجي ٿو ۽ اهو ڊيبگنگ جي طريقي جي منصوبابندي ڪرڻ ۾ مدد ڪري سگهي ٿو. مثال طورampلي، سگنل جيڪي سسٽم جي شروعات کان سواءِ تبديل نه ٿيندا آهن، جهڙوڪ سسٽم ري سيٽ، بلاڪ ري سيٽ يا شروعاتي رجسٽر، انهن کي جامد سگنل جي طور تي درجه بندي ڪري سگهجي ٿو. هن قسم جا سگنل هڪ سهولت ذريعي تمام گهڻي موثر طريقي سان پهچندا آهن جيڪا آساني سان مشاهدو ڪري سگهي ٿي ۽ سگنل کي ڪنٽرول ڪري سگهي ٿي، بغير ڪنهن ڊگهي ٻيهر ڪمپائل چڪر جي. ايڪٽو پروب جامد سگنل کي ڊيبگ ڪرڻ لاءِ هڪ بهترين سهولت آهي. ساڳئي طرح، سگنل جيڪي وڌيڪ بار بار تبديل ٿيندا آهن پر اڃا تائين گهڻو وقت جامد هوندا آهن، انهن کي سيوڊو اسٽيٽڪ جي طور تي درجه بندي ڪري سگهجي ٿو ۽ ايڪٽو پروب استعمال ڪندي تمام گهڻو اثرائتي طور تي ڊيبگ ڪيو ويندو آهي. سگنل جيڪي بار بار تبديل ٿيندا آهن، جهڙوڪ ڪلاڪ سگنل، انهن کي متحرڪ جي طور تي درجه بندي ڪري سگهجي ٿو ۽ ايڪٽو پروب ذريعي آساني سان رسائي نه ڪئي ويندي آهي. لائيو پروب انهن سگنلن کي ڏسڻ لاءِ هڪ بهتر انتخاب آهي.

سادي ڊيبگ استعمال ڪيس

هاڻي ته اسان کي مختلف ان-سرڪٽ ڊيبگ آپشنز جي بهتر سمجهه آهي، اچو ته هڪ سادي ڊيزائن جي مثال تي نظر وجهون.ampڏسڻ لاءِ ته اهي ٽيڪنڪ ڪيئن ڪم ڪن ٿيون. شڪل 9، هڪ SmartFusion2 SoC FPGA ڊوائيس ۾ هڪ سادي FPGA ڊيزائن ڏيکاري ٿي. مائڪرو ڪنٽرولر سب سسٽم (MSS) CoreSF2Reset Soft IP بلاڪ ذريعي ري سيٽ ڪيو ويو آهي. هن بلاڪ جا ان پٽ پاور آن ري سيٽ، هڪ يوزر فيبرڪ ري سيٽ، ۽ هڪ ايڪسٽرنل ري سيٽ آهن. آئوٽ پُٽ يوزر فيبرڪ ڏانهن ري سيٽ، هڪ MSS ري سيٽ، ۽ هڪ M3 ري سيٽ آهن. غلطي جون علامتون هي آهن ته I/Os تي ڪا به سرگرمي ناهي جيتوڻيڪ ڊوائيس POR رياست مان ڪاميابي سان نڪرندو آهي. هن غلطي کي ڊيبگ ڪرڻ لاءِ ٽي مختلف آپشن پڻ شڪل ۾ ڏيکاريا ويا آهن: نيرو باڪس (ليبل ٿيل ETE) خارجي ٽيسٽ سامان جي طريقي لاءِ آهي؛ سائو باڪس (ليبل ٿيل ILA) اندروني منطق تجزيه نگار جي طريقي لاءِ آهي؛ ۽ نارنگي باڪس (ليبل ٿيل AP) فعال پروب جي طريقي لاءِ آهي. اسان فرض ڪنداسين ته غلطي جا امڪاني سبب غلط طور تي CoreSF2Reset Soft IP بلاڪ ڏانهن ري سيٽ ان پٽ آهن.

اچو ته هاڻي اڳ ۾ بيان ڪيل ٽن ان-سرڪٽ طريقن لاءِ ڊيبگ جي عمل تي نظر وجهون.

ٻاهرين ٽيسٽ جو سامان
هن طريقي کي استعمال ڪندي، اهو فرض ڪيو ويندو آهي ته ٽيسٽ سامان موجود آهي ۽ ڪنهن اعليٰ ترجيحي منصوبي پاران استعمال نه ڪيو پيو وڃي. اضافي طور تي، اهو ضروري آهي ته اڳواٽ منصوبابندي ڪئي وڃي ته جيئن ڪجهه FPGA I/O موجود هجن ۽ آساني سان ٽيسٽ سامان سان ڳنڍجي سگهن. مثال طور PCB تي هيڊر هجڻampلي، تمام مددگار ثابت ٿيندو ۽ 'ممڪن شڪي' کي سڃاڻڻ ۽ ڳنڍڻ جي ڪوشش ۾ خرچ ٿيندڙ وقت کي گهٽائي ڇڏيندو يا جاچ دوران پنن جي ممڪن شارٽنگ. ڊيزائن کي ٻيهر مرتب ڪرڻ جي ضرورت پوندي ته جيئن اسان جاچ ڪرڻ چاهيون ٿا انهن سگنلن کي چونڊيو وڃي. اميد آهي ته، اسان 'پياز کي واپس ڇلڻ' وارا نه هونداسين ۽ وڌيڪ جاچ لاءِ اضافي سگنل چونڊڻ جي ضرورت پوندي، ڇاڪاڻ ته اڪثر ڪري اسان جي شروعاتي جاچ صرف وڌيڪ سوالن جي نتيجي ۾ ٿيندي آهي. ڪنهن به صورت ۾، ٻيهر مرتب ڪرڻ ۽ ٻيهر پروگرام ڪرڻ جو عمل هڪ اهم وقت وٺي سگهي ٿو، ۽ جيڪڏهن اهو وقت جي ڀڃڪڙي جو نتيجو آهي ته هڪ ٻيهر ڊيزائن جي ضرورت آهي (اسان سڀ واقف آهيون ته وقت جي بندش جي مسئلن کي حل ڪرڻ جي ڪوشش ڪيتري مايوس ڪندڙ ٿي سگهي ٿي، خاص طور تي، جڏهن توهان ڊيزائن بگ ڳولڻ لاءِ ڊيزائن ۾ تبديليون ڪري رهيا آهيو - سڄو عمل منٽن کان ڪلاڪن تائين وٺي سگهي ٿو)! اهو ياد رکڻ پڻ ضروري آهي ته جيڪڏهن ڊيزائن ۾ ڪو به مفت صارف I/O نه آهي، ته هي طريقو لاڳو نه ٿي سگهي. ان کان علاوه، هي طريقو ڊزائن ۾ ساخت جي لحاظ کان مداخلت ڪندڙ آهي - ۽ وقت سان لاڳاپيل بگ غائب ٿي سگهن ٿا يا ٻيهر ورجائي سگهن ٿا.

اندروني منطق تجزيه نگار
هن طريقي کي استعمال ڪندي، ILA کي ڪپڙي جي وسيلن کي استعمال ڪندي ڊيزائن ۾ داخل ڪيو وڃي، ۽ پوءِ ان کي ٻيهر مرتب ڪرڻ جي ضرورت آهي. ياد رکو ته جيڪڏهن ILA اڳ ۾ ئي فوري طور تي ترتيب ڏني وئي آهي، ته اسان جيڪي سگنل جاچڻ چاهيون ٿا اهي شايد اوزار نه هوندا، جنهن لاءِ ٻيهر مرتب ڪرڻ جي به ضرورت پوندي. هن عمل ۾ اصل ڊيزائن کي تبديل ڪرڻ ۽ وقت جي پابندين جي ڀڃڪڙي جو خطرو آهي. جيڪڏهن وقت پورو ٿئي ٿو، ته ڊيزائن کي ٻيهر پروگرام ڪرڻ ۽ ٻيهر شروع ڪرڻ جي ضرورت آهي. جيڪڏهن ٻيهر مرتب ڪرڻ جا وقت ڊگھا آهن ۽ ڪيترن ئي پاسن جي ضرورت آهي ته اهو سڄو عمل ڪيترائي منٽ يا ڪلاڪ به وٺي سگهي ٿو. هي طريقو ساخت جي لحاظ کان مداخلت ڪندڙ آهي ۽ مٿي ڏنل طريقي کي استعمال ڪندي بيان ڪيل مسئلن سان ملندڙ جلندڙ ٿي سگهي ٿو.

فعال پريو
هن طريقي کي استعمال ڪندي ايڪٽو پروب کي مختلف ري سيٽ سگنلن جي ماخذ ڏانهن اشارو ڪري سگهجي ٿو، جيڪي سڀئي رجسٽر آئوٽ پُٽ ذريعي حاصل ڪيا ويندا آهن (جيئن ڪنهن به سٺي ڊجيٽل ڊيزائن جي مشق ۾ عام آهي). سگنل هڪ وقت ۾ هڪ چونڊيا ويندا آهن، هيٺ ڏنل شڪل 10 ۾ ڏيکاريل ايڪٽو پروب مينيو مان. چونڊيل سگنل ويليوز پڙهي سگهجن ٿا ۽ ايڪٽو پروب ڊيٽا ونڊو تي ڏيکاريا ويندا آهن. ڪنهن به غلط دعويٰ کي آساني سان سڃاڻي سگهجي ٿو. هي ٽيسٽ ڊوائيس کي ٻيهر ڪمپائل ڪرڻ ۽ ٻيهر پروگرام ڪرڻ جي ضرورت کان سواءِ فوري طور تي ڪري سگهجي ٿو ۽ اهو ساختي يا طريقيڪار طور تي مداخلت ڪندڙ نه آهي. سڄو عمل صرف ڪجهه سيڪنڊ وٺندو آهي. هي طريقو ڪنٽروليبلٽي (قيمتن کي غير هم وقت سازي سان تبديل ڪرڻ) پڻ پيدا ڪري سگهي ٿو جنهن جي ٻيا ٻه طريقا اجازت نه ڏيندا. هن خاص مثال ۾ampلي، رجسٽر ذريعي حاصل ڪيل ري سيٽ سگنل کي آساني سان جانچيو وڃي ٿو ۽ فعال حالت ۾ رکيل دريافت ڪيو وڃي ٿو.

ري سيٽ سگنل جي لمحاتي ٽوگلنگ رجسٽر کي غير هم وقت سازي سان هٿرادو ڪري باقي سگنل پيدا ڪندي حاصل ڪري سگهجي ٿي.

وڌيڪ پيچيده ڊيبگ استعمال ڪيس
مٿي ڏنل ڊيزائن تمام سادو هو ۽ بيان ڪيل ڊيزائن ٽيڪنڪ استعمال ڪرڻ جي تعارف جي طور تي ڪارآمد آهي، پر هڪ وڌيڪ پيچيده مثالample شايد اڃا به وڌيڪ وضاحتي هجي. ڪيترائي ڀيرا دلچسپي جو سگنل جامد سگنل نه هوندو آهي جيئن اهو اسان جي سادي اڳوڻي ۾ هو.ampلي پر متحرڪ آهي. هڪ عام متحرڪ سگنل هڪ وچولي گھڙي آهي، شايد سيريل انٽرفيس لاءِ هٿ ملائڻ جي وقت لاءِ استعمال ٿئي ٿي. شڪل 11 يوزر سافٽ آئي پي ڪور سان اهڙي ڊيزائن ڏيکاري ٿي، هن صورت ۾، سسٽم اي پي بي بس سان ڳنڍيل هڪ ڪسٽم سيريل انٽرفيس. غلطين جون علامتون هي آهن ته يوزر ڪسٽم سيريل انٽرفيس تي ڪا به سرگرمي ناهي، ۽ جڏهن هڪ اي پي بي بس ماسٽر سيريل انٽرفيس تائين رسائي حاصل ڪرڻ لاءِ ٽرانزيڪشن جاري ڪري ٿو ته اهو هڪ استثنا حالت ۾ وڃي ٿو جيڪو هڪ غلط هٿ ملائڻ جي نشاندهي ڪري ٿو. اهي حالتون هڪ جامد سبب کي رد ڪنديون نظر اچن ٿيون، جهڙوڪ هڪ غلط ري سيٽ سگنل، ڇاڪاڻ ته ٽرانزيڪشن اسٽيٽ مشين متوقع شرح تي ڪم نه ڪندي نظر اچي ٿي ۽ ان ڪري استثنا جو سبب بڻجي ٿي. بنيادي سبب يوزر آئي پي ڪور اندر ڪلاڪ فريڪوئنسي جنريٽر سمجهيو ويندو آهي.

جيڪڏهن اهو صحيح فريڪوئنسي تي نه هلي رهيو آهي ته بيان ڪيل غلطيون ٿينديون.

هن صورتحال ۾ شايد هڪ بهتر حڪمت عملي آهي ته ايڪٽو پروب اپروچ کي لائيو پروب سان تبديل ڪيو وڃي. اهو مٿي ڏنل شڪل ۾ نارنگي رنگ جي ايل پي باڪس ذريعي ڏيکاريو ويو آهي، جيڪو J استعمال ڪندي آهي.TAG جاچ جي ذريعن جي چونڊ لاءِ سگنل.

ٻاهرين ٽيسٽ جو سامان
هن صورت ۾، طريقو اڳ ۾ بيان ڪيل سادي مثال سان تمام گهڻو ملندڙ جلندڙ آهي.ampلي. يوزر ڪلاڪ سگنل کي ٽيسٽ پوائنٽ تي آندو ويو آهي (اميد آهي ته هيڊر تي) ۽ هڪ وقت وٺندڙ ٻيهر ڪمپائل جي ضرورت آهي. اهو هڪ حوالو سگنل ڪڍڻ ۾ پڻ مددگار ثابت ٿي سگهي ٿو، شايد هڪ سسٽم ڪلاڪ جيڪو استعمال ڪندڙن جي IP کي مقابلي واري سگنل جي طور تي ڪلاڪ ڪرڻ لاءِ استعمال ڪيو ويندو آهي. اسان کي ٻيهر ڪمپائل ۽ ٻيهر پروگرام ڪرڻ جي ضرورت پوندي ته جيئن سڄي عمل ۾ هڪ اهم وقت لڳي سگهي.

اندروني منطق تجزيه نگار
هي ڪيس سادي اڳوڻي سان تمام گهڻو ملندڙ جلندڙ آهي.ample. ILA داخل ڪيو وڃي، يا گهربل سگنل بيان ڪيو وڃي، ۽ هڪ ٻيهر ڪمپائل ۽ ٻيهر پروگرام چڪر تي عمل ڪيو وڃي. اڳ ۾ بيان ڪيل سڀئي مسئلا اڃا تائين هڪ اهم ڊيبگ چڪر وقت جي نتيجي ۾ آهن. تنهن هوندي به، هڪ اضافي پيچيدگي آهي. گھڙي جيڪا ILA کي هلائي ٿي ان کي هم وقت ساز هجڻ گهرجي، ۽ مثالي طور تي گھڙي جي حوالي سان تمام تيز هجڻ گهرجي جيڪا صارف سافٽ IP ڪور کان مشاهدو ڪئي وڃي. جيڪڏهن اهي گھڙيون غير هم وقت ساز آهن، يا صحيح وقت جا لاڳاپا نه آهن، ته ڊيٽا ڪيپچر غير متوقع هوندو ۽ ڊيبگ عمل لاءِ مونجهاري جو هڪ ممڪن ذريعو هوندو.
نوٽ ڪريو ته جيڪڏهن استعمال ڪندڙ جو سافٽ IP گھڙي آن-چپ پيدا نه ٿئي (شايد اهو سيريل انٽرفيس مان حاصل ڪيو ويو هجي) ته ڊزائنر کي اضافي وسيلن کي استعمال ڪندي تيز ILA گھڙي پيدا ڪرڻ لاءِ ڪلاڪ ماڊيول شامل ڪرڻ جي ضرورت پوندي ۽ ممڪن طور تي وقت جي خلاف ورزي پيدا ڪرڻ جي ضرورت پوندي.

لائيو پروب
هن طريقي کي استعمال ڪندي، لائيو پروب کي جلدي استعمال ڪندڙ گھڙي جي ماخذ ۽ رجسٽر مان ڪنهن ٻئي گھڙي جي ماخذ ڏانهن اشارو ڪري سگهجي ٿو ته جيئن غلطي جي بنيادي سبب کي ڳولي سگهجي. لائيو پروب چونڊيل سگنل آئوٽ پُٽ کي حقيقي وقت ۾ ڏيکاريندو ۽ سگنلن جي وچ ۾ ڪنهن به وقت جي تعلق کي طئي ڪرڻ تمام آسان آهي. سڄي عمل ۾ صرف چند سيڪنڊ لڳن ٿا.

سيريل انٽرفيس لاءِ ٻيون ڊيبگ خاصيتون
اهو پڻ ٻڌائڻ ضروري آهي ته SmartFusion2 SoC FPGA ۽ IGLOO2 FPGA ڊوائيسز ۾ ڪيتريون ئي اضافي ڊيبگ صلاحيتون آهن جيڪي سيريل انٽرفيس تي استعمال ڪري سگهجن ٿيون، جيئن پوئين اڳوڻي ۾.ampلي ڊيزائن جتي غلطيون اڃا به وڌيڪ پيچيده آهن. SERDES ڊيبگ، مثال طورample، وقف ٿيل تيز رفتار سيريل انٽرفيس لاءِ مخصوص ڊيبگ صلاحيتون مهيا ڪري ٿو. SERDES ڊيبگ جي ڪجھ خاصيتن ۾ PMA ٽيسٽ سپورٽ (جهڙوڪ PRBS پيٽرن جنريشن ۽ لوپ بيڪ ٽيسٽنگ) رجسٽر-سطح جي ٻيهر ترتيب سان ڪيترن ئي SERDES ٽيسٽ ترتيبن لاءِ سپورٽ شامل آهي ته جيئن ترتيب ۾ تبديليون ڪرڻ لاءِ مڪمل ڊيزائن فلو جي استعمال کان بچي سگهجي، ۽ ترتيب ڏنل پروٽوڪول، SERDES ترتيب رجسٽر، ۽ لين ترتيب رجسٽر ڏيکاريندڙ ٽيڪسٽ رپورٽون. اهي خاصيتون SERDES ڊيبگ کي تمام آسان بڻائين ٿيون ۽ پيچيده سرڪٽ جي ڊيبگنگ کي وڌيڪ تيز ڪرڻ لاءِ لائيو پروب ۽ ايڪٽو پروب سان گڏ استعمال ڪري سگهجن ٿيون.
اڳ ۾ بيان ڪيل ميموري ڊيبگ ٽول کي SERDES ڊيبگ سان گڏ تيز ٽيسٽنگ لاءِ پڻ استعمال ڪري سگهجي ٿو. جيئن ته ميموري بفرز کي جلدي ۽ آساني سان معائنو ڪري سگهجي ٿو ۽ ميموري ڊيبگ سان تبديل ڪري سگهجي ٿو، اهو ممڪن آهي ته جلدي 'ٽيسٽ پيڪٽ' ٺاهيا وڃن ۽ لوپ بيڪ يا انٽر-سسٽم ڪميونيڪيشن نتيجن جو مشاهدو ڪيو وڃي. ڊزائنر انهن صلاحيتن کي استعمال ڪري سگهي ٿو ۽ اهڙي طرح خاص 'ٽيسٽ هارنس' جي ضرورت کي گهٽائي سگهي ٿو جيڪي اضافي FPGA ڪپڙو استعمال ڪن ٿا ۽ اهو چپ ٽائيمنگ کي متاثر ڪري سگهي ٿو.

نتيجو
هن پيپر ۾ FPGAs ۽ SoC FPGAs لاءِ ان-سرڪٽ ڊيبگ لاڳو ڪرڻ لاءِ ڪيترائي مختلف طريقا تفصيل سان بيان ڪيا ويا آهن - هڪ انٽيگريٽيڊ لاجڪ اينالائيزر جو استعمال، ٻاهرين ٽيسٽ سامان جو استعمال، ۽ FPGA فيبرڪ ۾ ضم ٿيل وقف ٿيل پروب سرڪٽ جو استعمال. اسپيشلائزڊ ۽ وقف ٿيل پروب سرڪٽس جو اضافو، جهڙوڪ ايڪٽو پروب ۽ لائيو پروب مائڪروسيمي پاران SmartFusion2 SoC FPGA ۽ IGLOO2 FPGA ڊوائيسز تي پيش ڪيو ويو، ڊيبگ جي عمل کي تيز ۽ آسان بڻائي ٿو. اندروني سگنلن جي چونڊ کي جلدي تبديل ڪرڻ جي صلاحيت (بغير تمام گهڻو وقت وٺندڙ ريڪمپائل ۽ ٻيهر پروگرام چڪر کي عمل ڪرڻ جي ضرورت جي)، ۽ اندروني سگنلن جي جاچ ڪرڻ جي صلاحيت (بغير FPGA فيبرڪ استعمال ڪرڻ ۽ ممڪن طور تي وقت جي خلاف ورزين کي متعارف ڪرائڻ جي ضرورت جي) کي وڏو فائدو ڏيکاريو ويو.tagFPGA ڊيزائن کي ڊيبگ ڪرڻ وقت استعمال ڪري سگهجي ٿو. اضافي طور تي، ڪيترن ئي طريقن جو استعمال، جيڪي گڏجي ڪم ڪري سگهن ٿا هڪ وڌيڪ جامع ڊيبگ صلاحيت مهيا ڪرڻ لاءِ. آخرڪار، ٻه مثالampبيان ڪيل طريقن جي وچ ۾ واپار کي واضح ڪرڻ لاءِ ڊيبگ استعمال جا ڪيس ڏنا ويا.

وڌيڪ سکڻ لاءِ

1. IGLOO2 FPGAs
2. اسمارٽ فيوژن 2 SoC FPGAs

Microsemi Corporation (Nasdaq: MSCC) هڪ جامع پورٽ فوليو پيش ڪري ٿو سيمي ڪنڊڪٽر ۽ سسٽم حلن لاءِ ڪميونيڪيشن، دفاع ۽ سيڪيورٽي، ايرو اسپيس ۽ صنعتي مارڪيٽن لاءِ. مصنوعات شامل آهن اعلي ڪارڪردگي ۽ تابڪاري-سخت اينالاگ مخلوط سگنل انٽيگريڊ سرڪٽس، FPGAs، SoCs ۽ ASICs؛ پاور مينيجمينٽ پراڊڪٽس؛ وقت ۽ هم وقت سازي ڊوائيسز ۽ درست وقت حل، وقت لاء دنيا جي معيار کي ترتيب ڏيڻ؛ آواز پروسيسنگ ڊوائيسز؛ آر ايف حل؛ جدا جدا اجزاء؛ سيڪيورٽي ٽيڪنالاجيون ۽ اسپيبلبل اينٽي ٽيampاي آر پراڊڪٽس؛ پاور-اوور-ايٿرنيٽ آئي سي ۽ مڊ اسپين؛ انهي سان گڏ ڪسٽم ڊيزائن صلاحيتون ۽ خدمتون. مائڪروسيمي جو هيڊ ڪوارٽر اليسو ويجو، ڪيليفورنيا ۾ آهي، ۽ عالمي سطح تي تقريبن 3,400 ملازم آهن. وڌيڪ سکو www.microsemi.com.

© 2014 Microsemi Corporation. سڀ حق محفوظ آهن. Microsemi ۽ Microsemi لوگو Microsemi Corporation جا ٽريڊ مارڪ آھن. ٻيا سڀئي ٽريڊ مارڪ ۽ سروس جا نشان انهن جي لاڳاپيل مالڪن جي ملڪيت آهن.

Microsemi ڪارپوريٽ هيڊ ڪوارٽر

• هڪ انٽرپرائز، Aliso Viejo CA 92656 USA
• اندر آمريڪا: +1 800-713-4113
• ٻاهران آمريڪا: +1 949-380-6100
• وڪرو: +1 949-380-6136
• فيڪس: +1 949-215-4996
• اي ميل: sales.support@microsemi.com

FAQ

• سوال: ڊوائيس جي وڌ ۾ وڌ ڊيٽا ڪيپچر فريڪوئنسي ڇا آهي؟
  الف: ڊوائيس 100MHz تائين ڊيٽا ڪيپچر کي سپورٽ ڪري ٿو، جيڪو گھڻن ٽارگيٽ ڊيزائنن لاءِ موزون آهي.
• سوال: ڇا مون کي ڊيبگنگ لاءِ پروب سرڪٽ استعمال ڪندي ڊيزائن کي ٻيهر ڪمپائل ڪرڻ جي ضرورت آهي؟
  الف: نه، پروب پوائنٽ جي جڳهن کي ڊيزائن جي ٻيهر ڪمپليشن يا ٻيهر پروگرامنگ جي ضرورت کان سواءِ جلدي تبديل ڪري سگهجي ٿو.

دستاويز / وسيلا

مائڪروسيمي ان-سرڪٽ FPGA ڊيبگ [pdf] هدايتون ان-سرڪٽ FPGA ڊيبگ، FPGA ڊيبگ، ڊيبگ

حوالو

• استعمال ڪندڙ دستي