Microsemi In-Circuit FPGA Debug

Продукт маалыматы

Техникалык шарттар

• Түзмөктүн түрү: Microsemi SmartFusion2 SoC FPGA
• Чыккан датасы: 2014-жылдын майы
• Мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрү: In-circuit FPGA Debug, Embedded Logic Analyzer
• Максималдуу маалыматтарды тартуу жыштыгы: 100MHz чейин

Реферат
FPGAлар көптөгөн дизайн артыкчылыктары менен камтылган системалардагы күчтүү дизайн элементтери болуп саналатtages, бирок бул түзмөктөр мүчүлүштүктөрдү оңдоону талап кылган татаал дизайн маселелери менен татаал конструкцияларга ээ болушу мүмкүн. Аныктоо каталары, системанын өз ара аракеттенүүсүнүн көйгөйлөрү жана системанын убакыт каталары сыяктуу дизайн маселелерине көз салуу кыйынга турушу мүмкүн. FPGAга микросхемадагы мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрүн киргизүү аппараттык мүчүлүштүктөрдү оңдоону кескин түрдө жакшыртат жана графинянын бир нече саатка созулган нааразычылыгын алдын алат. Бул документ FPGAлар үчүн микросхемадагы мүчүлүштүктөрдү оңдоонун бир нече ар кандай ыкмаларын сүрөттөйт, негизги соодалашууларды аныктайт жана мурункуampMicrosemi SmartFusion®2 SoC FPGA түзмөгүнө багытталган дизайн жаңы мүмкүнчүлүктөрдү каталарды оңдоо жана сыноо үчүн кантип колдонсо болорун көрсөтөт.

Introduction

FPGAлар кеңири таралган жана күчтүү дизайн элементтери болуп саналат жана азыр дээрлик бардык орнотулган системада кездешет. Кубаттуулуктун жогорулашы менен, чиптеги татаал функционалдык блокторду жана өркүндөтүлгөн сериялык интерфейстерди кошуу менен, бул түзмөктөрдө мүчүлүштүктөрдү оңдоону талап кылган татаал дизайн көйгөйлөрү да болушу мүмкүн. Функционалдык аныктоо каталары (FPGA же тутум деңгээлинде), функционалдык системанын өз ара аракеттенүү көйгөйлөрү, системанын убакыты маселелери жана ИКтин ортосундагы сигналдын тактык маселелери (ызы-чуу, кайчылаш же чагылуу сыяктуу) өнүккөн FPGAларды колдонууда бир топ татаалдашат. Моделдештирүү, албетте, көптөгөн дизайн көйгөйлөрүн аныктоодо чоң жардам берет, бирок дизайн аппараттык камсыздоодо ишке ашырылмайынча көптөгөн реалдуу дүйнө өз ара аракеттенүүлөрү көрүнбөйт. Процессти жөнөкөйлөтүү үчүн татаал дизайн маселелерин оңдоонун бир нече ар кандай ыкмалары иштелип чыккан. Бул негизги ыкмалардын ар бирин кылдат түшүнүү, анын ичинде ар кандай адванtages жана disadvantages, кайсы техника же ыкмалардын комбинациясы белгилүү бир дизайнга ылайыктуу экенин карап чыгууда пайдалуу.
МурункуampMicrosemi SmartFusion2 SoC FPGA түзмөгү үчүн багытталган FPGA дизайнын айрым артыкчылыктарды көрсөтүү үчүн колдонсо болот.tages жана disadvantagбул стандарттык ыкмалардын es, ошондой эле жаңы микросхемадагы мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрү. Бул иллюстративдик эксample бул ар кандай ыкмаларды аппараттык мүчүлүштүктөрдү оңдоо учурунда аппараттык көйгөйлөрдү аныктоону жана жоюуну тездетүү үчүн кантип колдонсо болорун көрсөтөбүз.

Эмне үчүн FPGA мүчүлүштүктөрдү оңдоо системаны долбоорлоонун жана өнүктүрүүнүн маанилүү аспектиси болуп саналат?
FPGA башка дизайн элементтеринен айырмалап турган эки негизги колдонуу моделине ээ. FPGAs өндүрүш продуктусунда колдонулушу мүмкүн же өндүрүш дизайн концепциясын далилдөө же прототиби үчүн өнүктүрүү каражаты катары колдонулушу мүмкүн. өндүрүштүк унаа катары колдонулганда, FPGAs ASIC же CPU негизиндеги өндүрүштүк унааларга караганда бир топ ийкемдүү максаттуу болушу мүмкүн. Бул жаңы дизайн үчүн өзгөчө маанилүү, ал аппараттык камсыздоодо ишке ашырыла элек. Ар кандай архитектуралык варианттары бар долбоорлор оңой түзүлүп, сыналышы мүмкүн, ошондуктан оптималдуу дизайн аныкталат. Чиптеги процессорлору бар FPGAлар (SoC FPGAs) CPU негизиндеги иштетүүнү аппараттык камсыздоо менен FPGA негизиндеги тездетүү функциялары менен алмаштырууга мүмкүнчүлүк берет. Булар аванtages жаңы өнүмдөрдү иштеп чыгуу үчүн долбоорлоо, валидация, тестирлөө жана ийгиликсиз талдоо үчүн талап кылынган убакытты кескин кыскарта алат.
Дизайнды прототиптөө үчүн колдонулганда, балким, өндүрүш ASIC үчүн, FPGA ийкемдүүлүгү негизги артыкчылык болуп саналат. Чыныгы аппараттык платформа, ал тургай, толук ылдамдыкта иштебесе да, системанын иштешинин деталдуу көрсөткүчтөрүн, өткөрүү жөндөмдүүлүгүн талдоо маалыматтарын жана архитектуралык концепциянын натыйжаларын алууну жеңилдетет. Өнөр жай стандартындагы шиналарды (мисалы, PCIe®, Gigabit Ethernet, XAUI, USB, CAN ж. Чиптеги ARM процессорлору (SoC FPGAs) бар FPGAлардын эң жаңы үй-бүлөлөрү орнотулган процессорлор менен ишке ашыруунун прототиптерин жеңилдетет. Мурда иштелип чыккан процессордун кодун прототипке жана жаңы кодду аппараттык долбоорлоо аракети менен параллелдүү түрдө түзүүгө болот.

Стандарттык процессордун стандарттуу интерфейс шиналары менен мындай айкалышы жумушчу прототибин тезирээк түзүү үчүн жеткиликтүү код китепканаларынын, драйверлердин, функционалдык API'лердин, Реал убакыттагы Операция системаларынын жана ал тургай толук Операциондук системалардын чоң экосистемасынан пайдаланууга мүмкүндүк берет. Кошумчалай кетсек, дизайн бекемделгенден кийин, FPGA прототиби системанын чыныгы маалыматтарын чагылдырган кеңири симуляциялык тест комплекстерин (стимул үчүн да, жооп үчүн да) алуу үчүн колдонулушу мүмкүн. Бул маалымат топтомдору ASIC же башка өндүрүштү ишке ашыруу үчүн акыркы симуляцияларды түзүүдө баа жеткис болушу мүмкүн. АдванtagДизайн прототиби катары FPGAны колдонуу акыркы продуктуну ишке ашыруу үчүн дизайн, валидация, тестирлөө жана ийгиликсиз талдоо убактысын кескин кыскарта алат.
Бул жалпы FPGA моделдеринде тең дизайн максаты катары FPGA ийкемдүүлүгү негизги артыкчылык болуп саналат.tagд. Бул көптөгөн дизайн өзгөртүүлөр жана итерациялар норма болуп калат дегенди билдирет, ошондуктан дизайн каталарын тез оңдоо мүмкүнчүлүгү мүмкүн болушунча көп дизайн варианттарын иштетүү үчүн маанилүү болмок. Натыйжалуу мүчүлүштүктөрдү оңдоо жөндөмү жок болсо, көптөгөн адванtagFPGA дизайнынын ийкемдүүлүгү талап кылынган кошумча мүчүлүштүктөрдү оңдоо убактысы менен азаят. Бактыга жараша, FPGAлар ошондой эле реалдуу убакытта мүчүлүштүктөрдү оңдоону кескин жөнөкөйлөштүрүүчү кошумча аппараттык функцияларды камсыздай алат. Бул мүмкүнчүлүктөрдү карап чыгуудан мурун, келгиле, алгач FPGA дизайны туш болушу мүмкүн болгон маселелердин эң кеңири таралган түрлөрүн карап көрөлү, андыктан ар кандай мүчүлүштүктөрдү оңдоо инструменттеринин эффективдүүлүгүн жана аны менен байланышкан соодалашууларын баалоо үчүн тийиштүү фонубуз бар.

FPGA дизайнын мүчүлүштүктөрдү оңдоодо жалпы көйгөйлөр

Заманбап FPGAлар алып келген кеңейтилген мүмкүнчүлүктөр менен бирге, ага байланышкан татаалдыктын жогорулашы катасыз дизайнды түзүүнү кыйындатат. Чынында, бул мүчүлүштүктөрдү оңдоо камтылган системаны долбоорлоо циклинин 50% ын ээлей алат деп эсептелген. Убакыттын рынокко чейинки кысымы иштеп чыгуу циклин кысууну улантуу менен, баштапкы системанын аппараттык мүчүлүштүктөрүн оңдоо кийинчерээк ойлонууга өтүп кетет - бул текшерүүнү өтө эле көп учурда (өзү чоң пайызды түзөт)tagиштеп чыгуу графигинин e), баштапкы системаны алып келгенге чейин бардык мүчүлүштүктөрдү кармайт. Келгиле, системалык маселелердин бир нече жалпы түрлөрүн карап көрөлү.

Дизайнер белгилүү бир талапты туура эмес түшүнгөндүктөн, функционалдык аныктама каталарын табуу эки эсе кыйын болушу мүмкүн, андыктан дизайндын деталдарын кылдаттык менен карап жатканда да катаны байкабай коюуга болот. МурункуampЖалпы функционалдык аныктама катасы мамлекеттик машинага өтүү туура абалда бүтпөгөн жерде болот. Каталар системанын интерфейстеринде өз ара аракеттенүү көйгөйү катары да көрсөтүлүшү мүмкүн. Интерфейстин кечигүү убактысы, мисалыample, туура эмес көрсөтүлгөн болушу мүмкүн, натыйжада күтүлбөгөн буфердик толуп же толуп кетүү шарты пайда болот.
Системалык деңгээлдеги убакыт маселелери дизайн каталарынын дагы бир кеңири таралган булагы болуп саналат. Асинхрондук окуялар, атап айтканда, синхрондоштуруу же кайчылаш убакыт доменинин эффекттери кылдаттык менен каралбаганда каталардын жалпы булагы болуп саналат. Ылдамдыкта иштөөдө каталардын бул түрлөрү өтө көйгөйлүү болушу мүмкүн жана өтө сейрек көрүнүшү мүмкүн, балким, белгилүү бир маалымат үлгүлөрү өзүн көрсөткөндө гана. Көптөгөн жалпы убакыт бузуулар ушул категорияга кирет жана имитациялоо мүмкүн болбосо, адатта өтө кыйын.

Убакыттын бузулушу интегралдык микросхемалардын, атап айтканда, ар бир схема үчүн бир нече электр рельстери бар системаларда сигналдын туура эместигинин натыйжасы болушу мүмкүн. Сигналдын тууралыгы төмөн болсо, сигналдын ызы-чуусу, кайчылаш, чагылуу, ашыкча жүктөө жана электр-магниттик тоскоолдуктар (EMI) көйгөйлөрүнө алып келиши мүмкүн, алар көбүнчө убакыттын бузулушу катары көрсөтүлөт. Өткөөл процесстер (айрыкча системаны ишке киргизүү же өчүрүү учурунда), жүктүн өзгөрүшү жана кубаттуулуктун жогорку диссипациясынын стресстери сыяктуу электр менен камсыздоо маселелери да табышмактуу каталарга алып келиши мүмкүн, алар көп учурда кубат булагынан оңой байкалбайт. Дизайн толугу менен туура болгондо да, тактайды даярдоо маселелери каталарга алып келиши мүмкүн. Бузулуу ширетүүчү муундар жана туура эмес туташтыргычтар, мисалыample, каталардын булагы болушу мүмкүн, ал тургай, температура же такта жайгашкан көз каранды болушу мүмкүн. FPGA пакеттөөнүн өркүндөтүлгөн ыкмаларын колдонуу басылган схемадагы сигналдарды изилдөөнү кыйындатат, андыктан каалаган сигналга жетүү көп учурда көйгөйлүү болушу мүмкүн. Көбүнчө көптөгөн дизайн көйгөйлөрү дароо катаны жаратпайт жана ката чындыгында өзүн көрсөткөнгө чейин дизайнда толкундашы керек. Баштапкы катаны түпкү себебине чейин издөө көп учурда капалантуучу, оор жана убакытты талап кылган иш болушу мүмкүн.

Мисалы үчүнample, котормо таблицасындагы бир бит ката кийин көп цикл өтмөйүнчө катага алып келиши мүмкүн. Бул макалада биз кийинчерээк талкуулай турган айрым инструменттер, алар үчүн атайын микросхемадагы мүчүлүштүктөрдү оңдоо жабдыктары бул "мүчүлүштүктөрдү издөөнү" тезирээк жана жеңилдетүүгө багытталган. Бул куралдардын чоо-жайын түшүнүүдөн мурун, келгиле, алгач жакшыраак түшүнүү үчүн программалык камсыздоого негизделген мүчүлүштүктөрдү оңдоо техникасынын симуляциясын карап көрөлү.tages жана disadvantagмүчүлүштүктөрдү оңдоо үчүн симуляцияны колдонуу.

Мүчүлүштүктөрдү оңдоо үчүн симуляцияны колдонуу
Эреже катары, долбоорлоо симуляциясында дизайндын ичиндеги жана сыртындагы бардык реалдуу жашоо компоненттери стандарттык процессордо ырааттуу түрдө аткарылуучу программалык процесстер катары математикалык моделделет. Дизайнга стимулдардын кеңири спектрин колдонуу жана күтүлгөн натыйжаны симуляцияланган дизайндын чыгышына каршы текшерүү - эң ачык дизайн каталарын кармоонун оңой жолу. Типтүү симуляцияны көрсөткөн терезе төмөндөгү 1-сүрөттө берилген. Айкын алдын алаtagМодельдештирүү аяттарынын жабдыкка негизделген мүчүлүштүктөрдү оңдоо, симуляцияны программалык камсыздоодо жасоого болот — эч кандай иш жүзүндөгү аппараттык түзүлүшкө негизделген дизайн жана тестирлөө талап кылынбайт. Модельдештирүү көптөгөн дизайн каталарын, атап айтканда, туура эмес спецификациялар, интерфейстин талаптарын туура эмес түшүнүү, функция каталары жана жөнөкөй стимул векторлору аркылуу оңой табыла турган каталардын башка көптөгөн "одоно" түрлөрү менен байланышкан каталарды тез таба алат.

Дизайнер үчүн кеңири стимул айкалыштары жеткиликтүү болгондо жана анын натыйжалары белгилүү болгондо симуляция өзгөчө эффективдүү болот. Мындай учурларда, симуляция дизайнды дээрлик толук сынай алат. Тилекке каршы, көпчүлүк дизайндардын кеңири тест топтомдоруна оңой жетүү мүмкүнчүлүгү жок жана аларды түзүү процесси абдан көп убакытты талап кылышы мүмкүн. Дизайндын 100% камтыган тесттик топтомун түзүү FPGA негизиндеги чоң конструкциялар үчүн дээрлик мүмкүн эмес жана дизайндын негизги элементтерин сынап көрүү жана жабуу үчүн кыска кесүүлөр колдонулушу керек. Модельдештирүүдөгү дагы бир кыйынчылык - бул "чыныгы дүйнө" ишке ашыруу эмес жана асинхрондук окуяларды, ылдамдыктагы системанын өз ара аракеттенүүсүн же убакыттын бузулушун кармай албайт. Акыр-аягы, симуляция процесси өтө жай болушу мүмкүн жана көп итерациялар талап кылынса, симуляция тез эле эң көп убакытты талап кылган жана көбүнчө иштеп чыгуу процессинин эң кымбат бөлүгү болуп калат.

Альтернатива катары (же балким, симуляцияга кошумча катары) FPGA дизайнерлери аппараттын ичиндеги негизги сигналдарды байкоо жана көзөмөлдөө үчүн FPGA дизайнына мүчүлүштүктөрдү оңдоо жабдыктарын кошо аларын табышты. Бул ыкмалар алгач атайын ыкмалар катары иштелип чыккан, бирок бара-бара стандарттуу аппараттык мүчүлүштүктөрдү оңдоо стратегиясына айланган. Бул схемадагы мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрүн колдонуу олуттуу артыкчылыктарды беретtagFPGA негизиндеги дизайндар үчүн es жана кийинки бөлүм үч эң кеңири таралган стратегияларды жана алардын ар кандай артыкчылыктарын изилдейт.tages жана disadvantages.

FPGAs үчүн Circuit In-Circuit Debug Common Approaches
FPGAларда микросхемадагы мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрүн ишке ашыруунун эң кеңири таралган ыкмалары же камтылган логикалык анализаторду, тышкы сыноо жабдууларын же FPGA кездемесинин ичинде камтылган атайын сигналды текшерүү аппаратурасын колдонушат. Камтылган логикалык анализатор, адатта, FPGA кездемесинин жардамы менен ишке ашырылат жана дизайнга киргизилет. ДжTAG порт анализаторго жетүү үчүн колдонулат жана алынган маалыматтар компьютерде көрсөтүлүшү мүмкүн. Тышкы сыноо жабдуулары колдонулганда, сыналган FPGA конструкциясы тандалган ички FPGA сигналдары чыгаруу пиндерине багытталышы үчүн өзгөртүлөт. Андан кийин бул төөнөгүчтөрдү тышкы сыноо жабдуулары аркылуу байкоого болот. Белгиленген сигналдык зонд аппаратурасы колдонулганда, ички сигналдардын кеңири тандоосу реалдуу убакытта окулат. Кээ бир иликтөөлөрдү регистрациялоо же эстутум жерлерине жазуу үчүн колдонсо болот, бул мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрүн андан ары өркүндөтөт. Келгиле, адванды кененирээк карап көрөлүtages жана disadvantagБул ыкмалардын ар биринин ES жана андан кийин мурунку карапampБул ар кандай ыкмалар мүчүлүштүктөрдү оңдоонун жалпы убактысына кандай таасир этээрин көрүү үчүн дизайн.

In-Circuit FPGA Debug-Embedded Logic Analyzer
Киргизилген логикалык анализатор концепциясы FPGAлар биринчи жолу колдонулганда конструкторлор ишке ашырган ad-hoc контурдагы мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрүнүн түз натыйжасы болгон. Киргизилген логикалык анализаторлор жаңы мүмкүнчүлүктөрдү кошуп, дизайнердин өзүнүн анализаторун иштеп чыгуу талабын жокко чыгарды. Көпчүлүк FPGAлар бул мүмкүнчүлүктөрдү сунуштайт, ал эми үчүнчү тараптар стандарттык анализаторлорду сунушташат (Synopsys компаниясынан Identify®, эң популярдуу мурункулардын бириample) өндүрүмдүүлүктү андан ары жакшыртуу үчүн жогорку деңгээлдеги куралдар менен оңой интерфейске ээ болот.

Логикалык анализатордун функционалдуулугу 2-сүрөттө көрсөтүлгөндөй, FPGA кездемесин жана камтылган эстутум блокторун издөө буферлери катары колдонуу менен дизайнга киргизилет. Триггерлик ресурстар да татаал сигналдын өз ара аракеттенүүсүн оңой тандап алуу жана басып алуу үчүн түзүлгөн. Башкаруу жана маалыматтарды берүү үчүн анализаторго кирүү адатта стандарттык J аркылуу ишке ашырылатTAG интерфейс талаптарын жөнөкөйлөтүү үчүн порт. Капталган маалыматтар жалпы колдонуу менен PCде көрсөтүлүшү мүмкүн viewпрограммалык камсыздоо жана адатта логикалык симулятордун толкун формасынын чыгышын чагылдырат viewстили.

АдванtagБул ыкманын негизи эч кандай кошумча FPGA киргизүү/чыгаруу пиндери колдонулбайт, жөн гана стандарттык JTAG сигналдар. Киргизилген логикалык анализатор IP өзөктөрү, адатта, салыштырмалуу арзан жана кээ бир учурларда учурдагы FPGA синтезине же симуляция куралдарына опция болушу мүмкүн. Кээ бир учурларда, орнотулган логикалык анализатор, эгер ыңгайлуураак болсо, пайдаланылбаган киргизүү/чыгарууларда кошумча жыйынтыктарды бере алат. Кемчиликтердин бириtagБул ыкма үчүн FPGA ресурстарынын чоң көлөмү талап кылынат. Атап айтканда, эгерде трасса буферлери колдонулса, бул жеткиликтүү блоктук эстутумдардын санын азайтат. Эгер кенен буфер керек болсо, бул да эс тутумдун тереңдигине каршы соода болот (анткени кененирээк эстутумду колдонуу эстутумдун тереңдигине алып келет) — чоң кемчилик.tagе кичине түзмөктөрдү колдонууда. Балким, бул техниканын эң чоң кемчилиги зонддун жайгаштырылышына оңдоо киргизилген сайын дизайнды кайра компиляциялоо жана кайра программалоо зарылчылыгы болуп саналат. Чоң аппаратты колдонууда бул процесс бир топ убакытты талап кылышы мүмкүн. Сигнал зонддору долбоордо жайгаштырылгандыктан, сигналдын убакыт мамилелерин салыштыруу кыйын болушу мүмкүн. Кошумчалай кетсек, сигнал зонддорунун ортосундагы кечигүүлөр ырааттуу эмес, ошондуктан убакыт мамилелерин салыштыруу кыйын. Бул асинхрондук сигналдарды же ар кандай убакыт домендериндеги сигналдарды салыштырганда өзгөчө кыйынчылык.

In-circuit FPGA Debug – Тышкы сыноо жабдуулары
Сырткы тестирлөө жабдыктары менен бирге микросхемадагы мүчүлүштүктөрдү аныктоо кодун колдонуу системаны тестирлөө үчүн тышкы логикалык анализатор мурунтан эле жеткиликтүү болгондо табигый өнүгүү болгон. 3-сүрөттө көрсөтүлгөндөй, ички тесттик сигналдарды аныктоо жана тандоо жана аларды FPGA I/Os үчүн колдонуу үчүн жөнөкөй мүчүлүштүктөрдү оңдоо кодун түзүү менен, анализаторлордун өркүндөтүлгөн мүмкүнчүлүктөрүн (мисалы, чоң изи буферлери, татаал триггерлөө ырааттуулугу жана бир нече) колдонууга мүмкүн болду. viewing options) жөнөкөй, бирок күчтүү мүчүлүштүктөрдү оңдоо чөйрөлөрүн түзүү. Өркүндөтүлгөн ишке киргизүү опциялары үчүн татаалыраак микросхемадагы мүмкүнчүлүктөр керектүү жыйынтыктардын санын азайтат. Мисалы үчүнample, эгерде тышкы пиндер талап кылынса, кең автобуста конкреттүү даректерди тандоо тыюу салышы мүмкүн.
Ички FPGA логикасын колдонуу I/O талаптарын кескин түрдө азайтат жана ал тургай татаалыраак көйгөйлөрдү оңдоо үчүн конкреттүү дарек үлгүлөрүн (балким чакыруу жана кайтаруу ырааттуулугун) издей алат. Эгерде жалпы колдонуучу интерфейси бар болсо, бул окуу ийри сызыгын жөнөкөйлөтүп, өндүрүмдүүлүктү жогорулатат.

АдванtagБул ыкманын өзгөчөлүгү, ал тышкы сыноо жабдууларынын баасын көтөрөт жана ошондуктан кошумча куралдын баасы жок. Кээ бир мүчүлүштүктөрдү аныктоо схемасынын IP өзөктөрү жабдууларды өндүрүүчүлөрдөн же FPGA өндүрүүчүлөрүнөн жеткиликтүү жана өтө арзан же бекер болушу мүмкүн. Сигнал тандоо логикасын ишке ашыруу үчүн талап кылынган FPGA ресурстарынын көлөмү өтө аз жана трасса функциясы тышкы логикалык анализатордун жардамы менен аткарылгандыктан, блоктордун эс тутумунун кереги жок. Тандоо логикасы арзан болгондуктан, кеңири триггери бар көп сандагы каналдарды да колдоого алса болот. Логикалык анализатор Убакыт режиминде да, абал режиминде да иштей алат, бул кээ бир убакыт маселелерин бөлүп алууга жардам берет.
DisadvantagБул ыкманын ичинде логикалык анализаторду сатып алуу зарылчылыгы камтылышы мүмкүн, эгерде долбоорго мурунтан эле бөлүнбөсө. Бул кемчиликtagкөп учурларда бул ыкманы четке кагуу үчүн жетиштүү болушу мүмкүн. Белгилей кетчү нерсе, кээ бир арзан баадагы логикалык анализатор опциялары дисплей үчүн компьютерди же планшетти пайдалангандыктан, бул опцияны жөнөкөй мүчүлүштүктөрдү оңдоо талаптары үчүн кыйла үнөмдүү кылат.
Керектөөчү FPGA пиндеринин саны дагы бир кемчилик болушу мүмкүнtage жана кең автобустарды байкоо керек болсо, борттун жайгашуусун олуттуу пландаштыруу жана каталарды оңдоо коннекторлорун кошуу керек. Бул талапты долбоорлоо фазасынын башында алдын ала айтуу кыйын жана дагы бир керексиз татаалдык. Киргизилген логикалык анализатор ыкмасына окшош тышкы тест стратегиясы ар бир жаңы эксперимент керек болгондо дизайнды кайра компиляциялоону жана кайра программалоону талап кылат.

Жалпы кемчиликtagБул эки ыкманын es — чиптеги ресурстарды колдонуу (бул ошондой эле дизайндын убакыттын көрсөткүчүнө таасир этет жана мүчүлүштүктөрдү оңдоого кошумча талаптарды жаратышы мүмкүн) дизайнды кайра компиляциялоо жана кайра программалоо зарылчылыгы (мүчүлүштүктөрдү оңдоонун графигине сааттарды, ал тургай күндөрдү кошо алат) мүмкүн болгон сыноо сценарийлерин аныктоо үчүн зарыл болгон алдын ала пландаштыруу жана кошумча чипти колдонуу бул артка чегинүү ыкмасын колдонууга муктаждыкты жаратты. Бир жооп кээ бир түзмөктөрдө FPGA кездемеге арналган мүчүлүштүктөрдү логикасын кошуу болду. Аппараттык зонддорду колдонуу менен микросхемадагы мүчүлүштүктөрдү оңдоо натыйжасы болду.

In-circuit FPGA Debug – Аппараттык текшерүүлөр
Аппараттык зонддорду колдонуу FPGA үчүн схемадагы мүчүлүштүктөрдү оңдоо ыкмаларын кескин түрдө жөнөкөйлөтөт. SmartFusion2®SoC FPGA жана IGLOO®2 FPGA түзмөктөрүндө Live Probe функциясы катары ишке ашырылган бул техника ар кандай логикалык элемент регистр битинин чыгышын байкоо үчүн FPGA кездемеге атайын зонд линияларын кошот. 4-сүрөттөгү блок-схемада көрсөтүлгөндөй, аппараттык зонддор А жана В эки зонд каналында жеткиликтүү.

Тандалган регистр чыгуулары (зонд чекиттери), фигуранын ылдый жагындагы булак сыяктуу, эки зонд каналынын үстүнөн багытталат жана эгер тандалган болсо, А же В каналына колдонулушу мүмкүн. Бул реалдуу убакыттагы канал сигналдары андан кийин аппараттагы А зондунун жана В зондунун пиндерине жөнөтүлүшү мүмкүн. А зонд жана В зонд сигналдары да киргизилген логикалык анализаторго ички багытталышы мүмкүн.

Зонд төөнөгүчтөрүнүн убакыт мүнөздөмөлөрү регулярдуу жана бир зонд чекитинен экинчи чекитке анчалык четтөөлөр бар экенине көңүл буруңуз, бул реалдуу убакыт сигналдарынын убакыт мүнөздөмөлөрүн салыштырууну бир топ жеңилдетет. Маалыматтар 100 МГц чейин тартылышы мүмкүн, бул максаттуу дизайндардын көпчүлүгүнө ылайыктуу.
Балким, эң негизгиси зонд чекитинин жайгашкан жерлери, алар ишке ашырылган дизайндын бир бөлүгү катары тандалбагандыктан (алар дизайн FPGAда иштеп жаткан учурда атайын жабдыктар аркылуу тандалып алынат), тандоо маалыматтарын жөн гана аппаратка жөнөтүү менен тез өзгөртсө болот. Эч кандай дизайнды кайра компиляциялоо жана кайра программалоонун кереги жок.
Live Probe мүмкүнчүлүгүн колдонууну ого бетер жөнөкөйлөтүү үчүн, тиешелүү мүчүлүштүктөрдү оңдоо программалык куралы автоматтык түрдө түзүлгөн мүчүлүштүктөрдү оңдоо аркылуу бардык зонд сигналынын жерлерине кире алат. file. 5-сүрөттө көрсөтүлгөндөй, сигналдын аталышын сигнал тизмесинен тандап, каалаган каналга колдонсо болот. Бул долбоор иштеп жатканда да жасалышы мүмкүн, андыктан дизайндагы изилдөө иши үзгүлтүксүз жана абдан натыйжалуу болот.

Көпчүлүк учурларда, Live Probe сыяктуу аппараттык текшерүү мүмкүнчүлүгүн мурда сүрөттөлгөн кыналган логикалык анализатор жана тышкы сыноо ыкмалары менен бирге колдонсо болот.

6-сүрөттө көрсөтүлгөндөй, Live Probe'дун сигналдарды "учууда" тандоо мүмкүнчүлүгү дизайнды кайра компиляциялоону талап кылбастан байкоо астында сигналдарды тез жана оңой өзгөртүүгө мүмкүндүк берет. Сырткы логикалык анализатор же масштаб зонд сигналдарын оңой эле байкай алат, бул фигуранын жогорку оң жагында атайын зонд чыгаруу төөнөгүчтөрүндө көрсөтүлгөн. Же болбосо (же ага кошумча) ички логикалык анализатор (сүрөттө көрсөтүлгөн ILA Identify блогу) зонд төөнөгүчтөрүн байкоо үчүн колдонулушу мүмкүн. Зонд сигналдарын ILA кармап, толкун формасынын терезесинде байкаса болот. Зонддун жерлерин максаттуу дизайнды кайра компиляциялоонун зарылдыгы жок эле өзгөртүүгө болот.
Көңүл буруңуз, триггерлөө жана көзөмөлдөө үчүн кошумча мүмкүнчүлүктөр зонддун иштешин өркүндөтүү үчүн колдонулушу мүмкүн, ал тургай татаал дизайн маселелерин аныктоону жеңилдетет.

Кошумча аппараттык мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрү SmartFusion2 SoC FPGA жана IGLOO2 FPGA түзмөктөрүндө да бар. Бул мүмкүнчүлүктөрдүн бири Active Probe деп аталган, динамикалык жана асинхрондуу түрдө каалаган логикалык элементтин регистр битине окуй же жаза алат. Жазылган маани бир саат цикли үчүн сакталып турат, андыктан нормалдуу иштөө улана берет, бул аны өтө баалуу мүчүлүштүктөрдү оңдоо куралына айландырат. Active Probe өзгөчө кызыгууну жаратат, эгерде ички сигналга тез байкоо жүргүзүү керек болсо (балким, жөн гана анын активдүү экендигин текшерүү үчүн же баштапкы абалга келтирүү сигналы сыяктуу) же логикалык функцияны зонд чекитине жазуу менен тез текшерүү зарылчылыгы келип чыкса.
(балким, башкаруу агымынын көйгөйүн изоляциялоо үчүн киргизүү маанисин тез коюу менен мамлекеттик машинага өтүүнү баштоо үчүн).

Microsemi тарабынан берилген дагы бир мүчүлүштүктөрдү оңдоо мүмкүнчүлүгү - Эстутумдагы мүчүлүштүктөрдү оңдоо. Бул өзгөчөлүк дизайнерге динамикалык жана асинхрондук түрдө тандалган FPGA кездеме SRAM блогун окууга же жазууга мүмкүндүк берет. Мүчүлүштүктөрдү оңдоо куралынын скриншотунда көрсөтүлгөндөй (7-сүрөт), Эстутум блоктору өтмөгү тандалганда, колдонуучу окуу үчүн керектүү эстутумду тандап, эстутумдун сүрөтүн тартууну аткарып, эстутумдун баалуулуктарын өзгөртүп, андан кийин маанилерди кайра түзмөккө жаза алат. Бул өзгөчө эсептөөгө багытталган скретч-пад үчүн байланыш портторунда колдонулган маалымат буферлерин текшерүү же орнотуу үчүн пайдалуу болушу мүмкүн, ал тургай, орнотулган CPU тарабынан аткарылган код үчүн. Татаал маалыматтарга көз каранды каталарды оңдоо эстутумдар ушунчалык тез байкалып, көзөмөлдөнсө, тезирээк жана оңой болот.

Дизайн мүчүлүштүктөрүн оңдоодон кийин купуя маалыматты коргоо үчүн аппараттык мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрүн өчүрүү керек болот. Чабуулчу ошол эле объекттерди маанилүү маалыматты окуу үчүн же системанын сезимтал бөлүктөрүнө оңой кирүүгө мүмкүндүк берүүчү системанын жөндөөлөрүн өзгөртүү үчүн колдоно алат. Microsemi дизайнерге мүчүлүштүктөрдү оңдоо аяктагандан кийин аппаратты коргоого мүмкүндүк берүүчү функцияларды кошту. Мисалы үчүнample, Live Probe жана Active Probe мүмкүнчүлүгүн кулпулоо мүмкүн, бул функцияны мүмкүн болгон кол салуу каражаты катары толугу менен өчүрүү үчүн (ал тургай, зонд маалыматтарын кыйыр түрдө байкап көрүү жана аракет кылуу үчүн колдонулушу мүмкүн болгон камсыздоо агымында кандайдыр бир үлгүлөрдү түзүүчү зонд ишинин мүмкүнчүлүгүн жокко чыгарат). Же болбосо, дизайндын тандалган бөлүктөрүнө жетүү ошол бөлүмдөргө кирүүгө жол бербөө үчүн кулпуланган болушу мүмкүн. Дизайндын бир бөлүгү гана коопсуз болушу керек болсо, бул дизайндын калган бөлүгүн талаада сыноодо же каталарды талдоодо жеткиликтүү кылуу үчүн ыңгайлуу болушу мүмкүн.

In-circuit Debug Салыштыруу диаграммасы
Эми деталдуу кайраview Үч негизги схемадагы аппараттык мүчүлүштүктөрдү оңдоо ыкмаларынын 8-сүрөттө көрсөтүлгөндөй кыскача диаграммасы сүрөттөлгөн, ар кандай артыкчылыктарды деталдаштыруучу диаграмма түзүлдү.tages жана disadvantagар бир ыкманын es. Кээ бир ыкмаларды (Live Probe жана Internal Logic Analyzer (ILA), мисалы, Synopsys Identify, мисалы үчүн) бирге колдонсо болорун эстеп.ample), биз ар бир техниканын негизги күчтүү жана алсыз жактарын көрө алабыз. Схема ичиндеги аппараттык мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрүнүн жыйындысы (Live Probe, Active Probe жана Memory Debug — жалпысынан SmartDebug деп аталат) башка ыкмаларга салыштырмалуу жеткиликтүү болгон жалпы зонддордун санына (кызыл тегерек) караганда эң начар жана тартуу ылдамдыгын (сырткы тестирлөө жабдыгы тезирээк) караса, эң жакшысына караганда алсызыраак (сары тегерек).
Synopsys Identify сыяктуу ILAга негизделген техникалар башка ыкмаларга салыштырмалуу жана FPGA ресурстук талаптары эске алынганда эң начар. Тышкы сыноо жабдыктарына негизделген ыкмалар бир катар пикирлер боюнча эң алсыз, наркы, долбоорлоо убактысынын таасири жана зонддун кыймылы (дизайнды кайра компиляциялоо зарылдыгынан улам) эң оор. Балким, оптималдуу чечим SmartDebug жана башка ыкмалардын бири болуп саналат, ошондуктан SmartDebug каналдарынын алсыздыгын азайтууга жана изилдөө чекитинин кыймылынын начарлашына болот.tagбашка техникалар да кыскарган.

Сигналдардын классификациялары
Пайдалуу айырмачылык сигналдардын эң кеңири таралган түрлөрүнүн ортосунда жасалышы мүмкүн жана бул мүчүлүштүктөрдү оңдоо ыкмасын пландаштырууда жардам берет. Мисалы үчүнample, системаны баштапкы абалга келтирүү, блокту баштапкы абалга келтирүү же инициализациялоо регистрлери сыяктуу системаны ишке киргизүүдөн башка өзгөрбөгөн сигналдарды статикалык сигналдар катары классификациялоого болот. Сигналдардын бул түрлөрүнө оңой эле байкоо жүргүзүүгө жана сигналды башкарууга, кайра компиляциялоонун узак циклин талап кылбастан, эң эффективдүү түрдө жеткиликтүү болот. Active Probe статикалык сигналдарды оңдоо үчүн эң сонун каражат. Ошо сыяктуу эле, тез-тез өзгөрүп турган, бирок көпчүлүк учурда статикалык бойдон калган сигналдарды псевдостатикалык деп классификациялоого болот жана ошондой эле Active Probe аркылуу эң натыйжалуу мүчүлүштүктөрдү оңдоого болот. Саат сигналдары сыяктуу тез-тез өзгөрүп турган сигналдарды динамикалык деп классификациялоого болот жана Active Probe аркылуу оңой жетүүгө болбойт. Live Probe бул сигналдарды байкоо үчүн жакшы тандоо болуп саналат.

Жөнөкөй мүчүлүштүктөрдү оңдоо учуру

Эми биз схемадагы мүчүлүштүктөрдү оңдоонун ар кандай варианттарын жакшыраак түшүнгөнүбүздөн кийин, жөнөкөй дизайнды карап көрөлү.ampле бул техникалар кандай аткарыларын көрүү. 9-сүрөт, SmartFusion2 SoC FPGA түзмөгүндөгү жөнөкөй FPGA дизайнын көрсөтөт. Микроконтроллердин подсистемасы (MSS) CoreSF2Reset Soft IP блогу тарабынан баштапкы абалга келтирилет. Бул блоктун киргизүүлөрү - күйгүзүлгөн баштапкы абалга келтирүү, колдонуучунун кездемесин баштапкы абалга келтирүү жана тышкы баштапкы абалга келтирүү. Натыйжалар - Колдонуучунун тканына баштапкы абалга келтирүү, MSS баштапкы абалга келтирүү жана M3 баштапкы абалга келтирүү. Ката белгилери, аппарат POR абалынан ийгиликтүү чыкканына карабастан, I/Oларда эч кандай активдүүлүк жок. Бул катаны оңдоонун үч түрдүү варианты сүрөттө да көрсөтүлгөн: Көк кутуча (ETE деп белгиленген) Тышкы сыноо жабдуулары ыкмасы үчүн; жашыл куту (ILA деп белгиленген) Ички логикалык анализатор ыкмасы үчүн; жана кызгылт сары куту (AP деп белгиленген) Active Probe ыкмасы үчүн. Катанын потенциалдуу негизги себептери CoreSF2Reset Soft IP блогуна туура эмес ырасталган баштапкы абалга келтирилген киргизүүлөр деп ойлойбуз.

Келгиле, азыр мурун сүрөттөлгөн үч схемада оңдоо процессин карап көрөлү.

Тышкы сыноо жабдуулары
Бул ыкманы колдонуу менен, тесттик жабдыктар бар жана жогорураак артыкчылыктуу долбоор тарабынан колдонулбайт деп болжолдонууда. Кошумчалай кетсек, кээ бир FPGA киргизүү/чыгармалары жеткиликтүү жана тесттик жабдууларга оңой туташтырылышы үчүн алдын ала пландаштыруу маанилүү. экс үчүн PCB боюнча баш барample, абдан пайдалуу болмок жана "болушу мүмкүн болгон шектүүнү" аныктоого жана ага туташууга сарпталган убакытты азайтуу же изилдөө учурунда пиндердин кыска болушу мүмкүн. Биз изилдегибиз келген сигналдарды тандоо үчүн дизайнды кайра түзүү керек болот. Биз "пияздын кабыгын тазалабайбыз" жана андан аркы иликтөө үчүн кошумча сигналдарды тандап алышыбыз керек деп үмүттөнөбүз, анткени биздин алгачкы иликтөөбүз көп суроолорду жаратат. Кандай болгон күндө да, кайра компиляция жана кайра программалоо процесси бир топ убакытты талап кылышы мүмкүн, ал эми бул убакыттын бузулушуна алып келсе, кайра дизайн талап кылынат (бизге убакытты жабуу маселелерин чечүү аракети канчалык кыжалат болорун билебиз, атап айтканда, сиз дизайндагы мүчүлүштүктөрдү табуу үчүн дизайнга өзгөртүүлөрдү киргизип жатканыңызда - бүт процесс бир нече мүнөттөн бир нече саатка чейин созулушу мүмкүн)! Ошондой эле дизайнда бекер колдонуучу I/O жок болсо, бул ыкманы ишке ашыруу мүмкүн эмес экенин эстен чыгарбоо керек. Мындан тышкары, бул ыкма дизайнга структуралык жактан кийлигишет жана убакытка байланыштуу мүчүлүштүктөр жоголуп кетиши же кайталоолордун ортосунда кайрадан пайда болушу мүмкүн.

Ички логикалык анализатор
Бул ыкманы колдонуу менен ILA кездеме ресурстарын колдонуу менен дизайнга киргизилиши керек, андан кийин кайра компиляцияланышы керек. Эскертүү, эгерде ILA мурунтан эле түзүлгөн болсо, биз изилдегибиз келген сигналдар аспапта орнотулбаган болушу мүмкүн, бул дагы кайра компиляцияны талап кылат. Бул процесс баштапкы дизайнды өзгөртүү жана убакыт чектөөлөрүн бузуу коркунучу бар. Эгерде убакыт сакталса, дизайнды кайра программалоо жана кайра баштоо керек. Бул процесс бир нече мүнөткө же бир нече саатка созулушу мүмкүн, эгерде кайра компиляция убакыттары узак болсо жана бир нече өтүү керек болсо. Бул ыкма структуралык жактан интрузивдик жана жогоруда айтылган ыкманы колдонууда сүрөттөлгөн көйгөйлөргө окшош болушу мүмкүн.

Active Probe
Бул ыкманы колдонуу менен Active Probe ар кандай баштапкы абалга келтирүүчү сигналдардын булагын көрсөтсө болот, алардын баары регистр чыгуулары аркылуу алынат (ар кандай жакшы санарип дизайн практикасында кеңири таралган). Сигналдар төмөнкү 10-сүрөттө көрсөтүлгөн Active Probe менюсунан бирден тандалат. Тандалган сигнал маанилерин окууга болот жана Active Probe маалымат терезесинде көрсөтүлөт. Ар кандай туура эмес билдирүүлөр оңой аныкталат. Бул сыноо аппаратты кайра компиляциялоонун жана программалоонун зарылдыгы жок эле дароо жүргүзүлүшү мүмкүн жана структуралык же процедуралык жактан кийлигишпейт. бүт жараян бир нече секунд талап кылынат. Бул ыкма башка эки ыкма уруксат бербей турган башкарылуучулукту (маанилерди асинхрондук түрдө өзгөртүү) түзө алат. Бул, атап айтканда, эксample, реестрден алынган баштапкы абалга келтирүү сигналы оңой текшерилип, активдүү абалда кармалышы мүмкүн.

Калыбына келтирүү сигналын убактылуу өчүрүү эс алуу сигналдарын генерациялоочу регистрди асинхрондук манипуляциялоо жолу менен жетишилет.

Татаал мүчүлүштүктөрдү оңдоону колдонуу учуру
Жогорудагы дизайн абдан жөнөкөй жана сүрөттөлгөн дизайн ыкмаларын колдонууга киришүү катары пайдалуу, бирок бир кыйла татаал эксampле мындан да иллюстрациялуу болушу мүмкүн. Көп жолу кызыгуу сигналы биздин жөнөкөй мурункудай статикалык сигнал эмесampле бирок динамикалуу. Жалпы динамикалык сигнал - бул аралык саат, балким, сериялык интерфейс үчүн кол алышуу убактысын аныктоо үчүн колдонулат. 11-сүрөттө колдонуучу Soft IP өзөгү менен мындай дизайн көрсөтүлгөн, бул учурда системанын APB шинасына туташтырылган салттуу сериялык интерфейс. Каталардын белгилери - колдонуучулардын ыңгайлаштырылган сериялык интерфейсинде эч кандай активдүүлүк жок жана APB автобус мастери сериялык интерфейске кирүү үчүн транзакцияны чыгарганда, ал туура эмес кол алышууну көрсөткөн өзгөчө кырдаалга өтөт. Бул шарттар статикалык себепти жокко чыгарат, мисалы, туура эмес баштапкы абалга келтирүү сигналы, анткени транзакция абалынын машинасы күтүлгөн ылдамдыкта иштебей жаткандай сезилет жана ошентип, өзгөчөлүктү жаратат. Негизги себеп колдонуучунун IP өзөгүндөгү сааттык жыштык генератору деп эсептелет.

Эгерде ал туура жыштыкта ​​иштебесе, анда сүрөттөлгөн каталар келип чыгат.

Бул кырдаалда, балким, Active Probe ыкмасын Live Probe менен алмаштыруу жакшыраак стратегия болуп саналат. Бул жогорудагы сүрөттө кызгылт сары түстөгү LP кутучасы менен көрсөтүлгөн, ДжTAG зонд булагын тандоо үчүн сигнал.

Тышкы сыноо жабдуулары
Бул учурда, методология мурда сүрөттөлгөн жөнөкөй экс абдан окшошample. Колдонуучунун саатынын сигналы тестирлөө пунктуна чыгарылат (баш жагында деп үмүттөнөбүз) жана убакытты талап кылган кайра компиляция талап кылынат. Ошондой эле шилтеме сигналын, балким, салыштыруу сигналы катары колдонуучулардын IP саатына колдонулган системалык саатты чыгаруу пайдалуу болушу мүмкүн. Биз кайрадан компиляциялоо жана кайра программалоо зарылдыгына дуушар болобуз, андыктан бүт процесс бир топ убакытты талап кылышы мүмкүн.

Ички логикалык анализатор
Бул иш жөнөкөй мурункуга абдан окшошample. ILA киргизилиши керек, же каалаган сигнал аныкталып, кайра компиляция жана кайра программалоо цикли аткарылышы керек. Мурда сүрөттөлгөн бардык маселелер дагы эле олуттуу мүчүлүштүктөрдү оңдоо циклине алып келет. Бирок, кошумча татаалдык бар. ILAны башкарган саат синхрондуу болушу керек жана колдонуучу Soft IP өзөгүнөн байкалган саатка караганда бир топ ылдамыраак болушу керек. Эгерде бул сааттар асинхрондуу болсо, же туура убакыт мамилелери жок болсо, маалыматтарды алуу күтүүсүз болуп калат жана мүчүлүштүктөрдү оңдоо процесси үчүн башаламандыктын булагы болушу мүмкүн.
Колдонуучунун Soft IP сааты чипте түзүлбөсө (балким, ал сериялык интерфейстен калыбына келтирилген болсо) дизайнер кошумча ресурстарды колдонуу менен тезирээк ILA саатын түзүү үчүн саат модулун кошууга жана убакыттын бузулушун жаратышы мүмкүн экенине көңүл буруңуз.

Live Probe
Бул ыкманы колдонуу менен, Live Probe катанын негизги себебин издөө үчүн колдонуучунун саатынын булагына жана реестрден каалаган башка саат булагына тез көрсөтүлүшү мүмкүн. Live Probe тандалган сигналдын натыйжаларын реалдуу убакыт режиминде көрсөтөт жана сигналдардын ортосундагы ар кандай убакыт мамилелерин аныктоо оңой болот. бүт жараян бир нече секунд талап кылынат.

Сериялык интерфейстер үчүн башка мүчүлүштүктөрдү оңдоо функциялары
SmartFusion2 SoC FPGA жана IGLOO2 FPGA түзмөктөрүндө мурунку мурункудай эле сериялык интерфейстерде колдонула турган көптөгөн кошумча мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрү бар экенин белгилей кетүү маанилүү.ampкаталар андан да татаал болгон le дизайн. SERDES Debug, мисample, атайын жогорку ылдамдыктагы сериялык интерфейстер үчүн өзгөчө мүчүлүштүктөрдү оңдоо мүмкүнчүлүктөрүн камсыз кылат. SERDES Debug функцияларынын кээ бирлери PMA тесттик колдоосун (PRBS үлгүсүн түзүү жана кайра тестирлөө сыяктуу) конфигурацияны өзгөртүү үчүн толук дизайн агымын колдонуудан качуу үчүн реестр деңгээлиндеги кайра конфигурациялоо менен бир нече SERDES тест конфигурацияларын колдоону жана конфигурацияланган протоколдорду, SERDES конфигурация регистрлерин жана Lane конфигурация регистрлерин көрсөткөн тексттик отчетторду камтыйт. Бул өзгөчөлүктөр SERDES мүчүлүштүктөрдү оңдоону бир топ жеңилдетет жана татаал схемалардын мүчүлүштүктөрүн оңдоону андан ары тездетүү үчүн Live Probe жана Active Probe менен бирге колдонсо болот.
Мурда сүрөттөлгөн Эстутумдагы мүчүлүштүктөрдү оңдоо куралын тестирлөө ылдамдыгы үчүн SERDES Debug менен бирге колдонсо болот. Эстутум буферлерин Memory Debug менен тез жана оңой текшерүүгө жана өзгөртүүгө мүмкүн болгондуктан, тез арада "сыноо пакеттерин" түзүүгө жана кайра цикл же системалар аралык байланыштын натыйжаларына байкоо жүргүзүүгө болот. Дизайнер бул мүмкүнчүлүктөрдү пайдалана алат жана ошентип, кошумча FPGA кездемесин керектөөчү жана чиптин убактысына таасир этиши мүмкүн болгон адистештирилген "сыноо жабдыктарына" муктаждыкты азайтат.

Корутунду
Бул документте FPGA жана SoC FPGA үчүн микросхемадагы мүчүлүштүктөрдү оңдоону ишке ашыруунун бир нече ар кандай жолдору деталдуу сүрөттөлгөн - Интеграцияланган логикалык анализаторду колдонуу, тышкы сыноо жабдууларын колдонуу жана FPGA кездемеге интеграцияланган атайын зонд схемаларын колдонуу. Microsemi тарабынан SmartFusion2 SoC FPGA жана IGLOO2 FPGA түзмөктөрүндө сунушталган Active Probe жана Live Probe сыяктуу адистештирилген жана атайын зонд схемаларынын кошулушу мүчүлүштүктөрдү оңдоо процессин кыйла тездетип жана жөнөкөйлөтөт. Ички сигналдарды тандоону тез өзгөртүү мүмкүнчүлүгү (өтө убакытты талап кылган кайра компиляциялоо жана кайра программалоо циклин аткаруунун зарылдыгы жок) жана ички сигналдарды изилдөө мүмкүнчүлүгү (FPGA кездемесин колдонуунун жана убакыт бузууларды киргизүүнүн зарылдыгы жок) негизги артыкчылык катары көрсөтүлдү.tages FPGA конструкцияларын оңдоодо. Кошумчалай кетсек, бир нече методологияларды колдонуу, алар менен бирге иштеши мүмкүн, алар дагы комплекстүү мүчүлүштүктөрдү оңдоо мүмкүнчүлүгүн камсыздайт. Акыры, эки эксample debug колдонуу учурлары сүрөттөлгөн ыкмалардын ортосундагы келишпестиктерди көрсөтүү үчүн берилди.

Көбүрөөк билүү үчүн

1. IGLOO2 FPGAлар
2. SmartFusion2 SoC FPGAлар

Microsemi Corporation (Nasdaq: MSCC) байланыш, коргонуу жана коопсуздук, аэрокосмостук жана өнөр жай рыноктору үчүн жарым өткөргүч жана системалык чечимдердин комплекстүү портфелин сунуштайт. Продукттарга жогорку өндүрүмдүүлүктөгү жана радиациялык катууланган аналогдук аралаш сигнал интегралдык микросхемалары, FPGAs, SoCs жана ASIC кирет; энергия башкаруу продуктылары; убакыт жана синхрондоштуруу түзүлүштөрү жана так убакыт чечимдери, убакыт боюнча дүйнөлүк стандартты белгилөө; үн иштетүүчү түзүлүштөр; RF чечимдер; дискреттик компоненттер; коопсуздук технологиялары жана масштабдуу анти-тampбуюмдар; Power-over-Ethernet IC жана midspans; ошондой эле жеке дизайн мүмкүнчүлүктөрү жана кызматтары. Microsemi башкы кеңсеси Алисо Виеходо, Калифорнияда жайгашкан жана дүйнө жүзү боюнча болжол менен 3,400 кызматкери бар. Көбүрөөк маалымат алуу www.microsemi.com.

© 2014 Microsemi Corporation. Бардык укуктар корголгон. Microsemi жана Microsemi логотиби Microsemi корпорациясынын соода белгилери болуп саналат. Бардык башка соода белгилери жана тейлөө белгилери тиешелүү ээлеринин менчиги болуп саналат.

Microsemi корпоративдик башкы кеңсеси

• Бир Enterprise, Aliso Viejo CA 92656 USA
• ичинде АКШ: +1 800-713-4113
• Сыртта АКШ: +1 949-380-6100
• Сатуу: +1 949-380-6136
• Факс: +1 949-215-4996
• E-mail: sales.support@microsemi.com

Көп берилүүчү суроолор

• С: Аппараттын максималдуу маалымат басып алуу жыштыгы кандай?
  A: Аппарат 100MHz чейин маалыматтарды басып колдойт, көпчүлүк максаттуу дизайн үчүн ылайыктуу.
• С: Мүчүлүштүктөрдү оңдоо үчүн зонд схемаларын колдонууда дизайнды кайра компиляциялашым керекпи?
  Ж: Жок, зонд чекитинин жайгашкан жерлерин дизайнды кайра компиляциялоону же кайра программалоону талап кылбастан тез өзгөртүүгө болот.

Документтер / Ресурстар

Microsemi In-Circuit FPGA Debug [pdf] Instructions In-circuit FPGA Debug, FPGA Debug, Debug

Шилтемелер

• User Manual