মাইক্রোসেমি ইন-সার্কিট FPGA ডিবাগ
পণ্য তথ্য
স্পেসিফিকেশন
- ডিভাইসের ধরণ: মাইক্রোসেমি স্মার্টফিউশন২ SoC FPGA
- প্রকাশের তারিখ: মে 2014
- ডিবাগিং ক্ষমতা: ইন-সার্কিট FPGA ডিবাগ, এমবেডেড লজিক অ্যানালাইজার
- সর্বোচ্চ ডেটা ক্যাপচার ফ্রিকোয়েন্সি: ১০০ মেগাহার্টজ পর্যন্ত
বিমূর্ত
FPGA গুলি এমবেডেড সিস্টেমে শক্তিশালী ডিজাইন উপাদান যার অনেক ডিজাইন সুবিধা রয়েছেtages, কিন্তু এই ডিভাইসগুলিতে জটিল ডিজাইন থাকতে পারে যার সাথে জটিল ডিজাইন সমস্যা থাকতে পারে যা ডিবাগ করা প্রয়োজন। সংজ্ঞা ত্রুটি, সিস্টেম ইন্টারঅ্যাকশন সমস্যা এবং সিস্টেম টাইমিং ত্রুটির মতো ডিজাইন সমস্যাগুলি ট্র্যাক করা একটি চ্যালেঞ্জ হতে পারে। একটি FPGA-তে ইন-সার্কিট ডিবাগ ক্ষমতা অন্তর্ভুক্ত করা হার্ডওয়্যার ডিবাগকে নাটকীয়ভাবে উন্নত করতে পারে এবং কাউন্টেস ঘন্টার হতাশা এড়াতে পারে। এই গবেষণাপত্রটি FPGA-এর জন্য ইন-সার্কিট ডিবাগ করার বিভিন্ন পদ্ধতি বর্ণনা করে, মূল ট্রেড-অফগুলি সনাক্ত করে এবং একটি প্রাক্তনের মাধ্যমেampমাইক্রোসেমি স্মার্টফিউশন®২ SoC FPGA ডিভাইসের জন্য তৈরি এই ডিজাইনটি দেখাবে কিভাবে নতুন ক্ষমতা ব্যবহার করে ডিবাগিং এবং পরীক্ষার গতি বাড়ানো যায়।
ভূমিকা
FPGA গুলি ব্যাপক এবং শক্তিশালী নকশা উপাদান এবং এখন কার্যত প্রতিটি এমবেডেড সিস্টেমে পাওয়া যায়। ক্রমবর্ধমান ক্ষমতা, জটিল অন-চিপ ফাংশনাল ব্লক এবং উন্নত সিরিয়াল ইন্টারফেসের অন্তর্ভুক্তির সাথে সাথে এই ডিভাইসগুলিতে জটিল নকশা সমস্যাও থাকতে পারে যা ডিবাগ করা প্রয়োজন। উন্নত FPGA ব্যবহার করার সময় কার্যকরী সংজ্ঞা ত্রুটি (FPGA বা সিস্টেম স্তরে), কার্যকরী সিস্টেম ইন্টারঅ্যাকশন সমস্যা, সিস্টেম টাইমিং সমস্যা এবং IC-এর মধ্যে সংকেত বিশ্বস্ততা সমস্যা (যেমন শব্দ, ক্রসস্টক, বা প্রতিফলন) এর মতো সমস্যাগুলি ট্র্যাক করা আরও জটিল হয়ে ওঠে। সিমুলেশন অবশ্যই অনেক নকশা সমস্যা সনাক্ত করতে একটি বড় সাহায্য, তবে হার্ডওয়্যারে নকশাটি বাস্তবায়িত না হওয়া পর্যন্ত অনেক বাস্তব বিশ্বের মিথস্ক্রিয়া দেখা যাবে না। প্রক্রিয়াটি সহজ করার জন্য জটিল নকশা সমস্যাগুলি ডিবাগ করার জন্য বেশ কয়েকটি ভিন্ন কৌশল তৈরি করা হয়েছে। বিভিন্ন সুবিধা সহ এই মূল কৌশলগুলির প্রতিটির যত্ন সহকারে বোঝাপড়াtages এবং disadvantages, কোন কৌশল বা কৌশলের সংমিশ্রণ একটি নির্দিষ্ট নকশার জন্য উপযুক্ত তা বিবেচনা করার সময় কার্যকর।
একজন প্রাক্তনampমাইক্রোসেমি স্মার্টফিউশন২ SoC এফপিজিএ ডিভাইসের জন্য তৈরি এফপিজিএ ডিজাইনটি কিছু সুবিধা প্রদর্শনের জন্য ব্যবহার করা যেতে পারেtages এবং disadvantagএই স্ট্যান্ডার্ড কৌশলগুলির পাশাপাশি নতুনতম ইন-সার্কিট ডিবাগ ক্ষমতাগুলির অভিজ্ঞতা। এই দৃষ্টান্তমূলক উদাহরণampহার্ডওয়্যার ডিবাগিংয়ের সময় হার্ডওয়্যার সমস্যাগুলি সনাক্তকরণ এবং নির্মূল করার জন্য এই বিভিন্ন কৌশলগুলি কীভাবে ব্যবহার করা যেতে পারে তা দেখাবে।
সিস্টেম ডিজাইন এবং ডেভেলপমেন্টের ক্ষেত্রে FPGA ডিবাগিং কেন একটি গুরুত্বপূর্ণ দিক?
FPGA-এর দুটি প্রধান ব্যবহারের মডেল রয়েছে যা তাদের অন্যান্য নকশা উপাদান থেকে আলাদা করে। FPGA-গুলিকে উৎপাদন পণ্যে ব্যবহার করা যেতে পারে অথবা উৎপাদন নকশা ধারণা প্রমাণ বা প্রোটোটাইপ করার জন্য একটি উন্নয়ন বাহন হিসেবে ব্যবহার করা যেতে পারে। উৎপাদন বাহন হিসেবে ব্যবহার করা হলে, FPGA-গুলি ASIC বা CPU-ভিত্তিক উৎপাদন যানবাহনের তুলনায় অনেক বেশি নমনীয় লক্ষ্য হতে পারে। এটি একটি নতুন নকশার জন্য বিশেষভাবে গুরুত্বপূর্ণ, যা এখনও হার্ডওয়্যারে বাস্তবায়িত হয়নি। বিভিন্ন স্থাপত্য বিকল্প সহ ডিজাইনগুলি সহজেই তৈরি এবং পরীক্ষা করা যেতে পারে যাতে সর্বোত্তম নকশা সনাক্ত করা যায়। অন-চিপ প্রসেসর (SoC FPGA) সহ FPGA-গুলি হার্ডওয়্যার সহায়তাপ্রাপ্ত FPGA-ভিত্তিক ত্বরণ ফাংশনগুলির সাথে CPU-ভিত্তিক প্রক্রিয়াকরণের বিনিময়-অফ করাও সম্ভব করে তোলে। এই সুবিধাগুলিtagনতুন পণ্য উন্নয়নের জন্য নকশা, বৈধতা, পরীক্ষা এবং ব্যর্থতা বিশ্লেষণের জন্য প্রয়োজনীয় সময় নাটকীয়ভাবে কমাতে পারে।
যখন কোনও ডিজাইনের প্রোটোটাইপিং, সম্ভবত কোনও প্রোডাকশন ASIC-এর জন্য ব্যবহার করা হয়, তখন FPGA নমনীয়তা একটি গুরুত্বপূর্ণ সুবিধা। একটি প্রকৃত হার্ডওয়্যার প্ল্যাটফর্ম, এমনকি যদি এটি পূর্ণ গতিতে চলে না, তবে বিস্তারিত সিস্টেম কর্মক্ষমতা মেট্রিক্স, থ্রুপুট বিশ্লেষণ ডেটা এবং স্থাপত্যের ধারণার প্রমাণ ফলাফল পাওয়া অনেক সহজ করে তোলে। শিল্প স্ট্যান্ডার্ড বাসগুলির (যেমন PCIe®, গিগাবিট ইথারনেট, XAUI, USB, CAN, এবং অন্যান্য) কঠোর বাস্তবায়নের জন্য FPGA সমর্থন এই ইন্টারফেসের সাথে সম্পর্কিত পরীক্ষাকে সহজ করে তোলে। অন-চিপ ARM প্রসেসর (SoC FPGAs) সহ FPGA-এর নতুন পরিবারগুলি, এমবেডেড প্রসেসরগুলির সাথে প্রোটোটাইপ বাস্তবায়নকে সহজ করে তোলে। পূর্বে উন্নত প্রসেসর কোড প্রোটোটাইপে পোর্ট করা যেতে পারে এবং হার্ডওয়্যার ডিজাইন প্রচেষ্টার সাথে সমান্তরালে তৈরি নতুন কোড।
স্ট্যান্ডার্ড প্রসেসরের সাথে স্ট্যান্ডার্ড ইন্টারফেস বাসের এই সমন্বয়ের ফলে উপলব্ধ কোড লাইব্রেরি, ড্রাইভার, কার্যকরী API, রিয়েল টাইম অপারেটিং সিস্টেম এবং এমনকি সম্পূর্ণ অপারেটিং সিস্টেমের বৃহৎ ইকোসিস্টেমকে আরও দ্রুত একটি কার্যকরী প্রোটোটাইপ তৈরি করা সম্ভব হয়। উপরন্তু, একবার নকশাটি দৃঢ় হয়ে গেলে, FPGA প্রোটোটাইপটি প্রকৃত সিস্টেম ডেটা প্রতিফলিত করে এমন বিস্তৃত সিমুলেশন টেস্ট সেট (উদ্দীপনা এবং প্রতিক্রিয়া উভয়ের জন্য) ক্যাপচার করতে ব্যবহার করা যেতে পারে। এই ডেটা সেটগুলি একটি ASIC বা অন্যান্য উৎপাদন বাস্তবায়নের জন্য চূড়ান্ত সিমুলেশন তৈরিতে অমূল্য হতে পারে। সুবিধাtagএকটি FPGA-কে ডিজাইন প্রোটোটাইপ হিসেবে ব্যবহারের ফলে চূড়ান্ত পণ্য বাস্তবায়নের জন্য ডিজাইন, বৈধতা, পরীক্ষা এবং ব্যর্থতা বিশ্লেষণের সময় নাটকীয়ভাবে কমাতে পারে।
এই উভয় সাধারণ FPGA ব্যবহারের মডেলেই ডিজাইন লক্ষ্য হিসেবে FPGA-এর নমনীয়তা একটি গুরুত্বপূর্ণ সুবিধাtage. এর অর্থ হল অনেক ডিজাইন পরিবর্তন এবং পুনরাবৃত্তি স্বাভাবিক হবে, এবং তাই দ্রুত ডিজাইন ত্রুটিগুলি ডিবাগ করার ক্ষমতা যতটা সম্ভব ডিজাইন বিকল্প সক্ষম করার জন্য গুরুত্বপূর্ণ হবে। একটি দক্ষ ডিবাগ ক্ষমতা ছাড়া বেশিরভাগ অ্যাডভান্সtagঅতিরিক্ত ডিবাগিং সময়ের প্রয়োজনের ফলে FPGA ডিজাইনের নমনীয়তা হ্রাস পাবে। সৌভাগ্যবশত, FPGA গুলি অতিরিক্ত হার্ডওয়্যার বৈশিষ্ট্যও প্রদান করতে পারে যা রিয়েল-টাইম ডিবাগিংকে নাটকীয়ভাবে সহজ করে তোলে। এই ক্ষমতাগুলি দেখার আগে, আসুন প্রথমে FPGA ডিজাইনের সবচেয়ে সাধারণ ধরণের সমস্যাগুলি দেখে নেওয়া যাক যাতে বিভিন্ন ডিবাগিং সরঞ্জামগুলির দক্ষতা এবং সংশ্লিষ্ট লেনদেন মূল্যায়ন করার জন্য আমাদের কাছে সঠিক পটভূমি থাকে।
FPGA ডিজাইন ডিবাগ করার সময় সাধারণ সমস্যাগুলি
আধুনিক FPGA গুলির বর্ধিত ক্ষমতার পাশাপাশি, এর সাথে সম্পর্কিত জটিলতা ত্রুটি-মুক্ত ডিজাইন তৈরি করা আরও কঠিন করে তোলে। প্রকৃতপক্ষে, অনুমান করা হয়েছে যে ডিবাগিং এমবেডেড সিস্টেম ডিজাইন চক্রের 50% এরও বেশি সময় দখল করতে পারে। টাইম-টু-মার্কেট চাপগুলি বিকাশ চক্রকে ক্রমাগত চাপিয়ে দেওয়ার সাথে সাথে, প্রাথমিক সিস্টেমের হার্ডওয়্যার ডিবাগিং একটি পরবর্তী চিন্তাভাবনার দিকে ঠেলে দেওয়া হয় - প্রায়শই ধরে নেওয়া হয় যে যাচাইকরণ (নিজেই একটি বড় শতাংশ)tagডেভেলপমেন্ট শিডিউলের e) প্রাথমিক সিস্টেম আনার আগে সমস্ত বাগ ধরবে। প্রাথমিক সিস্টেম আনার সময় একটি সাধারণ ডিজাইন কী কী চ্যালেঞ্জের মুখোমুখি হবে তা আরও ভালভাবে বোঝার জন্য আসুন কয়েকটি সাধারণ ধরণের সিস্টেম সমস্যার দিকে নজর দেই।
কার্যকরী সংজ্ঞা ত্রুটি খুঁজে পাওয়া দ্বিগুণ কঠিন হতে পারে কারণ ডিজাইনার একটি নির্দিষ্ট প্রয়োজনীয়তা ভুল বুঝেছেন, তাই নকশার বিশদটি মনোযোগ সহকারে দেখলেও ত্রুটিটি উপেক্ষা করা যেতে পারে। একটি প্রাক্তনampএকটি সাধারণ কার্যকরী সংজ্ঞা ত্রুটির একটি কারণ হল যেখানে একটি স্টেট মেশিন ট্রানজিশন সঠিক অবস্থায় শেষ হয় না। ত্রুটিগুলি সিস্টেম ইন্টারফেসে একটি ইন্টারঅ্যাকশন সমস্যা হিসাবেও দেখা দিতে পারে। ইন্টারফেস ল্যাটেন্সি, উদাহরণস্বরূপample, ভুলভাবে নির্দিষ্ট করা হতে পারে যার ফলে অপ্রত্যাশিত বাফার ওভারফ্লো বা আন্ডারফ্লো অবস্থা দেখা দিতে পারে।
সিস্টেম লেভেল টাইমিং সমস্যাগুলি ডিজাইন ত্রুটির আরেকটি খুব সাধারণ উৎস। বিশেষ করে অ্যাসিঙ্ক্রোনাস ইভেন্টগুলি, যখন সিঙ্ক্রোনাইজেশন বা ক্রসিং টাইমিং ডোমেন প্রভাবগুলি সাবধানে বিবেচনা করা হয় না তখন ত্রুটির একটি সাধারণ উৎস। দ্রুত গতিতে কাজ করার সময় এই ধরণের ত্রুটিগুলি খুব সমস্যাযুক্ত হতে পারে এবং খুব কমই দেখা দিতে পারে, সম্ভবত শুধুমাত্র যখন নির্দিষ্ট ডেটা প্যাটার্নগুলি প্রকাশিত হয়। অনেক সাধারণ টাইমিং লঙ্ঘন এই বিভাগে পড়ে এবং সাধারণত খুব কঠিন, যদি অনুকরণ করা অসম্ভব না হয়।
সমন্বিত সার্কিটের মধ্যে কম সিগন্যাল বিশ্বস্ততার ফলেও সময় লঙ্ঘন হতে পারে, বিশেষ করে প্রতিটি সার্কিটের জন্য একাধিক পাওয়ার রেল সহ সিস্টেমে। কম সিগন্যাল বিশ্বস্ততার ফলে সিগন্যাল শব্দ, ক্রসস্টক, প্রতিফলন, অতিরিক্ত লোডিং এবং ইলেক্ট্রো-ম্যাগনেটিক ইন্টারফেরেন্স (EMI) সমস্যা দেখা দিতে পারে যা প্রায়শই সময় লঙ্ঘন হিসাবে দেখা দেয়। বিদ্যুৎ সরবরাহের সমস্যা, যেমন ট্রানজিয়েন্ট (বিশেষ করে সিস্টেম স্টার্ট-আপ বা শাট-ডাউনের সময়), লোডের তারতম্য এবং উচ্চ শক্তি অপচয় চাপও রহস্যময় ত্রুটির কারণ হতে পারে, প্রায়শই পাওয়ার সাপ্লাই উৎসে সহজেই খুঁজে পাওয়া যায় না। নকশা সম্পূর্ণ সঠিক হলেও বোর্ড তৈরির সমস্যা ত্রুটির কারণ হতে পারে। ত্রুটিপূর্ণ সোল্ডার জয়েন্ট এবং অনুপযুক্তভাবে সংযুক্ত সংযোগকারী, উদাহরণস্বরূপample, ত্রুটির উৎস হতে পারে এবং এমনকি তাপমাত্রা বা বোর্ডের অবস্থানের উপর নির্ভরশীলও হতে পারে। উন্নত FPGA প্যাকেজিং কৌশল ব্যবহারের ফলে মুদ্রিত সার্কিট বোর্ডে সংকেত অনুসন্ধান করা কঠিন হয়ে পড়তে পারে, তাই কেবল একটি পছন্দসই সংকেত অ্যাক্সেস করা প্রায়শই সমস্যাযুক্ত হতে পারে। প্রায়শই অনেক ডিজাইন সমস্যা তাৎক্ষণিক ত্রুটি তৈরি করে না এবং ত্রুটিটি আসলে প্রকাশ না হওয়া পর্যন্ত নকশার মাধ্যমে ছড়িয়ে পড়তে থাকে। প্রাথমিক ত্রুটির মূল কারণটি খুঁজে বের করা প্রায়শই একটি হতাশাজনক, কঠিন এবং সময়সাপেক্ষ কাজ হতে পারে।
প্রাক্তন জন্যampহ্যাঁ, একটি অনুবাদ টেবিলে সামান্য ভুলের ফলে অনেকগুলি চক্র পরে ত্রুটি নাও হতে পারে। এই প্রবন্ধে আমরা পরে আলোচনা করব এমন কিছু সরঞ্জাম, যা ডেডিকেটেড ইন-সার্কিট ডিবাগ হার্ডওয়্যার ব্যবহার করে, বিশেষভাবে এই 'বাগ হান্ট'গুলিকে দ্রুত এবং সহজ করার লক্ষ্যে তৈরি করা হয়েছে। এই সরঞ্জামগুলির বিশদে যাওয়ার আগে, প্রথমে একটি জনপ্রিয় সফ্টওয়্যার-ভিত্তিক ডিবাগিং কৌশল সিমুলেশন দেখে নেওয়া যাক যাতে সুবিধাটি আরও ভালভাবে বোঝা যায়।tages এবং disadvantagডিবাগিংয়ের জন্য সিমুলেশন ব্যবহারের উদাহরণ।
ডিবাগিংয়ের জন্য সিমুলেশনের ব্যবহার
সাধারণত একটি ডিজাইন সিমুলেশনে, ডিজাইনের ভিতরে এবং বাইরের সমস্ত বাস্তব জীবনের উপাদানগুলিকে গাণিতিকভাবে সফ্টওয়্যার প্রক্রিয়া হিসাবে মডেল করা হয় যা একটি স্ট্যান্ডার্ড CPU-তে ক্রমানুসারে সম্পাদিত হয়। ডিজাইনে বিস্তৃত উদ্দীপনা প্রয়োগ করা এবং সিমুলেটেড ডিজাইন আউটপুটের বিপরীতে প্রত্যাশিত আউটপুট পরীক্ষা করা, সবচেয়ে স্পষ্ট ডিজাইন ত্রুটিগুলি ধরার একটি সহজ উপায়। একটি সাধারণ সিমুলেশন রান দেখানো একটি উইন্ডো নীচের চিত্র 1 এ দেওয়া হয়েছে। স্পষ্ট সুবিধাtagসিমুলেশন বলতে হার্ডওয়্যার-ভিত্তিক ডিবাগিং বোঝায়, এর একটি হলো সফটওয়্যারেই সিমুলেশন করা সম্ভব—কোনও প্রকৃত হার্ডওয়্যার-ভিত্তিক ডিজাইন এবং টেস্টবেঞ্চের প্রয়োজন হয় না। সিমুলেশন দ্রুত অনেক ডিজাইনের ত্রুটি ধরতে পারে, বিশেষ করে ভুল স্পেসিফিকেশন, ইন্টারফেসের প্রয়োজনীয়তার ভুল বোঝাবুঝি, ফাংশন ত্রুটি এবং আরও অনেক 'মোটামুটি' ধরণের ত্রুটি যা সহজ উদ্দীপক ভেক্টরের মাধ্যমে সহজেই সনাক্ত করা যায়।
সিমুলেশন বিশেষভাবে কার্যকর যখন ডিজাইনারের কাছে বিস্তৃত উদ্দীপক সংমিশ্রণ উপলব্ধ থাকে এবং এর ফলে প্রাপ্ত ফলাফলগুলি সুপরিচিত থাকে। এই ক্ষেত্রে, সিমুলেশন একটি নকশার প্রায় সম্পূর্ণ পরীক্ষা করতে পারে। দুর্ভাগ্যবশত, বেশিরভাগ ডিজাইনের বিস্তৃত পরীক্ষা স্যুটগুলিতে সহজ অ্যাক্সেস থাকে না এবং সেগুলি তৈরির প্রক্রিয়াটি খুব সময়সাপেক্ষ হতে পারে। বৃহৎ FPGA-ভিত্তিক ডিজাইনের জন্য ডিজাইনের 100% কভার করে এমন একটি পরীক্ষা স্যুট তৈরি করা কার্যত অসম্ভব এবং ডিজাইনের মূল উপাদানগুলি কভার করার চেষ্টা করার জন্য শর্টকাট ব্যবহার করতে হবে। সিমুলেশনের আরেকটি অসুবিধা হল এটি একটি 'বাস্তব বিশ্বের' বাস্তবায়ন নয় এবং অ্যাসিঙ্ক্রোনাস ইভেন্ট, দ্রুত সিস্টেম ইন্টারঅ্যাকশন বা সময় লঙ্ঘন ধরতে পারে না। অবশেষে, সিমুলেশন প্রক্রিয়াটি খুব ধীর হতে পারে এবং যদি অনেক পুনরাবৃত্তির প্রয়োজন হয় তবে সিমুলেশন দ্রুত সবচেয়ে সময়সাপেক্ষ এবং প্রায়শই উন্নয়ন প্রক্রিয়ার সবচেয়ে ব্যয়বহুল অংশ হয়ে ওঠে।
বিকল্প হিসেবে (অথবা আরও ভালোভাবে বলা যায়, সিমুলেশনের সংযোজন হিসেবে) FPGA ডিজাইনাররা আবিষ্কার করেছেন যে তারা ডিভাইসের মধ্যে মূল সংকেতগুলি পর্যবেক্ষণ এবং নিয়ন্ত্রণ করার জন্য FPGA ডিজাইনে ডিবাগ হার্ডওয়্যার যুক্ত করতে পারেন। এই কৌশলগুলি মূলত অ্যাড-হক পদ্ধতি হিসাবে বিকশিত হয়েছিল, কিন্তু ধীরে ধীরে একটি স্ট্যান্ডার্ড হার্ডওয়্যার ডিবাগ কৌশলে পরিণত হয়েছে। ইন-সার্কিট ডিবাগ ক্ষমতার এই ব্যবহার উল্লেখযোগ্য সুবিধা প্রদান করেtagFPGA-ভিত্তিক ডিজাইনের জন্য es এবং পরবর্তী বিভাগে তিনটি সবচেয়ে সাধারণ কৌশল এবং তাদের বিভিন্ন সুবিধাগুলি অন্বেষণ করা হবেtages এবং disadvantages
FPGA-এর জন্য সাধারণ ইন-সার্কিট ডিবাগ পদ্ধতি
FPGA-তে ইন-সার্কিট ডিবাগ ক্ষমতা বাস্তবায়নের সবচেয়ে সাধারণ কৌশলগুলি হয় একটি এমবেডেড লজিক বিশ্লেষক, বহিরাগত পরীক্ষার সরঞ্জাম, অথবা FPGA ফ্যাব্রিকের মধ্যে এমবেডেড ডেডিকেটেড সিগন্যাল প্রোব হার্ডওয়্যার ব্যবহার করে। এমবেডেড লজিক বিশ্লেষক সাধারণত FPGA ফ্যাব্রিক ব্যবহার করে বাস্তবায়িত হয় এবং ডিজাইনে ঢোকানো হয়। JTAG বিশ্লেষক অ্যাক্সেস করার জন্য পোর্ট ব্যবহার করা হয় এবং ক্যাপচার করা ডেটা পিসিতে প্রদর্শিত হতে পারে। যখন বাহ্যিক পরীক্ষার সরঞ্জাম ব্যবহার করা হয়, তখন পরীক্ষার অধীনে থাকা FPGA নকশাটি পরিবর্তন করা হয় যাতে নির্বাচিত অভ্যন্তরীণ FPGA সংকেতগুলি আউটপুট পিনে রাউট করা হয়। এই পিনগুলি তখন বাহ্যিক পরীক্ষার সরঞ্জামের মাধ্যমে পর্যবেক্ষণ করা যেতে পারে। যখন ডেডিকেটেড সিগন্যাল প্রোব হার্ডওয়্যার ব্যবহার করা হয়, তখন রিয়েল টাইমে বিস্তৃত অভ্যন্তরীণ সংকেত পড়া যায়। কিছু প্রোব বাস্তবায়ন এমনকি রেজিস্টার বা মেমরি অবস্থানগুলিতে লেখার জন্য ব্যবহার করা যেতে পারে যা ডিবাগ ক্ষমতা আরও উন্নত করে। আসুন অ্যাডভান্স সম্পর্কে আরও বিস্তারিতভাবে দেখিtages এবং disadvantagএই প্রতিটি কৌশলের ess এবং তারপর একটি প্রাক্তন দেখুনampএই বিভিন্ন পদ্ধতিগুলি সামগ্রিক ডিবাগিং সময়কে কীভাবে প্রভাবিত করতে পারে তা দেখার জন্য ডিজাইন করুন।
ইন-সার্কিট FPGA ডিবাগ-এমবেডেড লজিক অ্যানালাইজার
এমবেডেড লজিক অ্যানালাইজারের ধারণাটি ছিল অ্যাড-হক ইন-সার্কিট ডিবাগিং ক্ষমতার সরাসরি ফলাফল যা ডিজাইনাররা FPGA গুলি প্রথম ব্যবহারের সময় বাস্তবায়ন করেছিলেন। এমবেডেড লজিক অ্যানালাইজারগুলি নতুন ক্ষমতা যুক্ত করেছে এবং ডিজাইনারের নিজস্ব বিশ্লেষক তৈরির প্রয়োজনীয়তা বাদ দিয়েছে। বেশিরভাগ FPGA এই ক্ষমতাগুলি অফার করে এবং তৃতীয় পক্ষগুলি স্ট্যান্ডার্ড বিশ্লেষক অফার করে (Synopsys থেকে Identify®, একটি জনপ্রিয় উদাহরণ)ample) যা উৎপাদনশীলতা আরও উন্নত করার জন্য উচ্চ স্তরের সরঞ্জামগুলির সাথে সহজেই ইন্টারফেস করতে পারে।
চিত্র ২-এ দেখানো হয়েছে, FPGA ফ্যাব্রিক এবং এমবেডেড মেমোরি ব্লকগুলিকে ট্রেস বাফার হিসেবে ব্যবহার করে লজিক অ্যানালাইজার কার্যকারিতা ডিজাইনে সন্নিবেশ করা হয়েছে। ট্রিগারিং রিসোর্সগুলিও তৈরি করা হয়েছে যাতে জটিল সংকেত মিথস্ক্রিয়াগুলি সহজেই নির্বাচন এবং ক্যাপচার করা যায়। নিয়ন্ত্রণ এবং ডেটা স্থানান্তরের জন্য বিশ্লেষকের অ্যাক্সেস সাধারণত স্ট্যান্ডার্ড J এর মাধ্যমে করা হয়।TAG ইন্টারফেসের প্রয়োজনীয়তা সহজ করার জন্য পোর্ট। ক্যাপচার করা ডেটা সাধারণ ব্যবহার করে একটি পিসিতে প্রদর্শিত হতে পারে viewing সফ্টওয়্যার এবং সাধারণত একটি লজিক সিমুলেটর তরঙ্গরূপ আউটপুট প্রতিফলিত করে viewস্টাইল।
অ্যাডভানtagএই পদ্ধতির মূলনীতি হলো, অতিরিক্ত কোনও FPGA I/O পিন ব্যবহার করা হয় না, শুধুমাত্র স্ট্যান্ডার্ড J পিন ব্যবহার করা হয়।TAG সিগন্যাল। এমবেডেড লজিক অ্যানালাইজার আইপি কোরগুলি সাধারণত তুলনামূলকভাবে সস্তা এবং কিছু ক্ষেত্রে বিদ্যমান FPGA সংশ্লেষণ বা সিমুলেশন সরঞ্জামগুলির বিকল্প হতে পারে। কিছু ক্ষেত্রে, এমবেডেড লজিক অ্যানালাইজার অব্যবহৃত I/O-তে অতিরিক্ত আউটপুটও প্রদান করতে পারে, যদি এটি আরও সুবিধাজনক হয়। অসুবিধাগুলির মধ্যে একটিtagএই পদ্ধতির মূল কারণ হল প্রচুর পরিমাণে FPGA রিসোর্স প্রয়োজন। বিশেষ করে, যদি ট্রেস বাফার ব্যবহার করা হয় তবে এটি উপলব্ধ ব্লক মেমোরির সংখ্যা হ্রাস করবে। যদি একটি প্রশস্ত বাফার প্রয়োজন হয় তবে এটি মেমোরি ডেপথের বিরুদ্ধে একটি ট্রেড-অফও হবে (যেহেতু একটি প্রশস্ত মেমোরি ব্যবহারের ফলে মেমোরি ডেপথ কম হয়) - একটি বড় অসুবিধাtagছোট ডিভাইস ব্যবহার করার সময়। সম্ভবত এই কৌশলের সবচেয়ে বড় অসুবিধা হল যে প্রতিবার প্রোব প্লেসমেন্টের সাথে সামঞ্জস্য করার সময়, নকশাটি পুনরায় কম্পাইল এবং পুনরায় প্রোগ্রাম করা প্রয়োজন। একটি বড় ডিভাইস ব্যবহার করার সময় এই প্রক্রিয়াটি উল্লেখযোগ্য পরিমাণে সময় নিতে পারে। নকশায় সিগন্যাল প্রোবগুলি যেভাবে স্থাপন করা হয় তার কারণে সিগন্যাল টাইমিং সম্পর্কগুলির সাথে সম্পর্ক স্থাপন করা কঠিন হতে পারে। অতিরিক্তভাবে, সিগন্যাল প্রোবগুলির মধ্যে বিলম্ব সামঞ্জস্যপূর্ণ নয় এবং তাই সময় সম্পর্ক তুলনা করা কঠিন। অ্যাসিঙ্ক্রোনাস সিগন্যাল বা বিভিন্ন সময় ডোমেন থেকে সংকেত তুলনা করার সময় এটি একটি বিশেষ অসুবিধা।
ইন-সার্কিট FPGA ডিবাগ - বাহ্যিক পরীক্ষার সরঞ্জাম
যখন সিস্টেম পরীক্ষার জন্য একটি বহিরাগত লজিক বিশ্লেষক ইতিমধ্যেই উপলব্ধ ছিল, তখন বহিরাগত পরীক্ষার সরঞ্জামের সাথে ইন-সার্কিট ডিবাগ কোডের ব্যবহার একটি স্বাভাবিক বিকাশ ছিল। চিত্র 3-এ দেখানো হয়েছে, অভ্যন্তরীণ পরীক্ষার সংকেত সনাক্ত এবং নির্বাচন করার জন্য এবং FPGA I/O-তে প্রয়োগ করার জন্য কিছু সহজ ডিবাগ কোড তৈরি করে, বিশ্লেষকদের উন্নত ক্ষমতা (যেমন বৃহৎ ট্রেস বাফার, জটিল ট্রিগারিং সিকোয়েন্স এবং একাধিক) ব্যবহার করা সম্ভব হয়েছিল। viewing বিকল্পগুলি) সহজ কিন্তু শক্তিশালী ডিবাগ পরিবেশ তৈরি করতে। উন্নত ট্রিগারিং বিকল্পগুলির জন্য আরও জটিল ইন-সার্কিট ক্ষমতা প্রয়োজনীয় আউটপুটগুলির সংখ্যা হ্রাস করতে পারে। উদাহরণস্বরূপampহ্যাঁ, যদি বাইরের পিনের প্রয়োজন হয় তবে প্রশস্ত বাসে নির্দিষ্ট ঠিকানা নির্বাচন করা বাধাজনক হতে পারে।
অভ্যন্তরীণ FPGA লজিক ব্যবহার করলে I/O প্রয়োজনীয়তা নাটকীয়ভাবে হ্রাস পায় এবং এমনকি জটিল সমস্যাগুলি ডিবাগ করার জন্য নির্দিষ্ট ঠিকানা প্যাটার্ন (সম্ভবত একটি কল এবং রিটার্ন ক্রম) সন্ধান করা সম্ভব হয়। যদি একটি সাধারণ ব্যবহারকারী ইন্টারফেস উপলব্ধ থাকে, তাহলে এটি শেখার বক্ররেখাকে সহজতর করতে পারে এবং উৎপাদনশীলতা উন্নত করতে পারে।
অ্যাডভানtagএই পদ্ধতির মূল কথা হলো এটি বাহ্যিক পরীক্ষার সরঞ্জামের খরচ বহন করে এবং এর ফলে কোনও অতিরিক্ত সরঞ্জাম খরচ হয় না। কিছু ডিবাগ সার্কিট আইপি কোর সরঞ্জাম প্রস্তুতকারক বা FPGA নির্মাতাদের কাছ থেকে পাওয়া যায় এবং খুব কম খরচে এমনকি বিনামূল্যেও পাওয়া যেতে পারে। সিগন্যাল নির্বাচন লজিক বাস্তবায়নের জন্য প্রয়োজনীয় FPGA রিসোর্সের পরিমাণ খুবই কম, এবং যেহেতু ট্রেস ফাংশনটি বহিরাগত লজিক বিশ্লেষক ব্যবহার করে করা হয়, তাই কোনও ব্লক মেমোরির প্রয়োজন হয় না। যেহেতু নির্বাচন লজিক সস্তা, তাই প্রশস্ত ট্রিগারিং সহ প্রচুর সংখ্যক চ্যানেলও সমর্থিত হতে পারে। লজিক বিশ্লেষক টাইমিং মোড এবং স্টেট মোড উভয় ক্ষেত্রেই কাজ করতে পারে যা কিছু সময় সংক্রান্ত সমস্যা আলাদা করতে সহায়তা করে।
দিসডভানtagএই পদ্ধতির কিছু ক্ষেত্রে, যদি প্রকল্পের জন্য ইতিমধ্যেই কোনও লজিক অ্যানালাইজার বরাদ্দ না থাকে, তাহলে লজিক অ্যানালাইজার কেনার প্রয়োজনীয়তা অন্তর্ভুক্ত থাকতে পারে। এই অসুবিধাtage অনেক ক্ষেত্রে এই পদ্ধতিকে নিরুৎসাহিত করার জন্য যথেষ্ট হতে পারে। তবে মনে রাখবেন, কিছু কম খরচের লজিক বিশ্লেষক বিকল্প পাওয়া যাচ্ছে যা প্রদর্শনের জন্য পিসি বা ট্যাবলেট ব্যবহার করে, যা সহজ ডিবাগ প্রয়োজনীয়তার জন্য এই বিকল্পটিকে অনেক বেশি সাশ্রয়ী করে তোলে।
ব্যবহৃত FPGA পিনের সংখ্যা আরেকটি অসুবিধা হতে পারেtage এবং যদি প্রশস্ত বাসগুলি পর্যবেক্ষণ করা প্রয়োজন হয়, তাহলে বোর্ড লেআউটের জন্য উল্লেখযোগ্য পরিকল্পনা এবং ডিবাগ সংযোগকারী সংযোজন প্রয়োজন। নকশা পর্যায়ের শুরুতে এই প্রয়োজনীয়তাটি ভবিষ্যদ্বাণী করা বেশিরভাগ সময় কঠিন এবং আরেকটি অবাঞ্ছিত জটিলতা। এমবেডেড লজিক বিশ্লেষক পদ্ধতির মতো, বাহ্যিক পরীক্ষার কৌশলের জন্য প্রতিটি নতুন পরীক্ষার প্রয়োজন হলে একটি নকশার পুনর্সংকলন এবং পুনর্প্রোগ্রামিং প্রয়োজন।
সাধারণ অসুবিধাtagএই দুটি কৌশলের মধ্যে রয়েছে - অন-চিপ রিসোর্স ব্যবহার (যা ডিজাইনের সময় নির্ধারণের কার্যকারিতাকেও প্রভাবিত করতে পারে এবং অতিরিক্ত ডিবাগিং প্রয়োজনীয়তা তৈরি করতে পারে), ডিজাইন পুনরায় কম্পাইল এবং পুনরায় প্রোগ্রাম করার প্রয়োজনীয়তা (যা ডিবাগ সময়সূচীতে ঘন্টা এমনকি দিন যোগ করতে পারে), সম্ভাব্য পরীক্ষার পরিস্থিতি সনাক্ত করার জন্য প্রয়োজনীয় আপ-ফ্রন্ট পরিকল্পনা এবং অতিরিক্ত চিপ I/O রিসোর্স ব্যবহার এই ত্রুটিগুলি ছাড়াই একটি পদ্ধতির প্রয়োজনীয়তা তৈরি করে। একটি প্রতিক্রিয়া ছিল কিছু ডিভাইসে FPGA ফ্যাব্রিকে ডেডিকেটেড ডিবাগ লজিক যুক্ত করা। হার্ডওয়্যার প্রোব ব্যবহার করে ইন-সার্কিট ডিবাগিং ফলাফল ছিল।
ইন-সার্কিট FPGA ডিবাগ - হার্ডওয়্যার প্রোব
হার্ডওয়্যার প্রোবের ব্যবহার FPGA-এর জন্য ইন-সার্কিট ডিবাগ কৌশলগুলিকে নাটকীয়ভাবে সহজ করে তোলে। SmartFusion2®SoC FPGA এবং IGLOO®2 FPGA ডিভাইসগুলিতে লাইভ প্রোব বৈশিষ্ট্য হিসাবে প্রয়োগ করা এই কৌশলটি যেকোনো লজিক এলিমেন্ট রেজিস্টার বিটের আউটপুট পর্যবেক্ষণ করার জন্য FPGA ফ্যাব্রিকে ডেডিকেটেড প্রোব লাইন যুক্ত করে। চিত্র 4-এর ব্লক ডায়াগ্রামে দেখানো হয়েছে, হার্ডওয়্যার প্রোব দুটি প্রোব চ্যানেল A এবং B-তে উপলব্ধ।
নির্বাচিত রেজিস্টার আউটপুট (প্রোব পয়েন্ট), চিত্রের নীচের অংশের মতো, দুটি প্রোব চ্যানেলের উপরে রাউট করা হয় এবং নির্বাচিত হলে A অথবা B চ্যানেলের যেকোনো একটিতে প্রয়োগ করা যেতে পারে। এই রিয়েল-টাইম চ্যানেল সিগন্যালগুলি ডিভাইসের ডেডিকেটেড প্রোব A এবং প্রোব B পিনে পাঠানো যেতে পারে। প্রোব A এবং প্রোব B সিগন্যালগুলি অভ্যন্তরীণভাবে একটি এমবেডেড লজিক বিশ্লেষকের কাছেও রাউট করা যেতে পারে।
মনে রাখবেন যে প্রোব পিনের টাইমিং বৈশিষ্ট্যগুলি নিয়মিত এবং এক প্রোব পয়েন্ট থেকে অন্য প্রোবে নগণ্য বিচ্যুতি রয়েছে, যার ফলে রিয়েল-টাইম সিগন্যালের টাইমিং বৈশিষ্ট্যগুলির তুলনা করা অনেক সহজ হয়। 100MHz পর্যন্ত ডেটা ক্যাপচার করা যেতে পারে যা এটি বেশিরভাগ লক্ষ্য ডিজাইনের জন্য উপযুক্ত করে তোলে।
সম্ভবত সবচেয়ে গুরুত্বপূর্ণ বিষয় হল প্রোব পয়েন্টের অবস্থান, যেহেতু এগুলি বাস্তবায়িত নকশার অংশ হিসাবে নির্বাচিত হয় না (FPGA-তে নকশা চলাকালীন এগুলি ডেডিকেটেড হার্ডওয়্যারের মাধ্যমে নির্বাচিত হয়), কেবলমাত্র নির্বাচনের ডেটা ডিভাইসে পাঠিয়ে দ্রুত পরিবর্তন করা যেতে পারে। কোনও নকশা পুনরায় কম্পাইল এবং পুনরায় প্রোগ্রামিংয়ের প্রয়োজন নেই।
লাইভ প্রোব সক্ষমতার ব্যবহার আরও সহজ করার জন্য, সংশ্লিষ্ট ডিবাগ সফ্টওয়্যার টুলটি স্বয়ংক্রিয়ভাবে তৈরি ডিবাগের মাধ্যমে সমস্ত প্রোব সিগন্যাল অবস্থানে অ্যাক্সেস পায়। file। চিত্র ৫-এ দেখানো হয়েছে, সিগন্যালের নামটি সিগন্যাল তালিকা থেকে নির্বাচন করা যেতে পারে এবং পছন্দসই চ্যানেলে প্রয়োগ করা যেতে পারে। নকশাটি চলমান থাকাকালীনও এটি করা যেতে পারে যাতে নকশার মধ্যে অনুসন্ধানের কার্যকলাপ নির্বিঘ্নে এবং অত্যন্ত দক্ষ হয়।
অনেক ক্ষেত্রে, লাইভ প্রোবের মতো হার্ডওয়্যার প্রোব ক্ষমতা পূর্বে বর্ণিত এমবেডেড লজিক বিশ্লেষক এবং বাহ্যিক পরীক্ষার কৌশলগুলির সাথে একত্রে ব্যবহার করা যেতে পারে।
চিত্র ৬-এ দেখানো হয়েছে, লাইভ প্রোবের 'অন দ্য ফ্লাই' সিগন্যাল নির্বাচন করার ক্ষমতা পর্যবেক্ষণাধীন সিগন্যালগুলিকে দ্রুত এবং সহজেই পরিবর্তন করা সম্ভব করে তোলে, নকশাটি পুনরায় কম্পাইল করার প্রয়োজন ছাড়াই। একটি বহিরাগত লজিক বিশ্লেষক বা স্কোপ সহজেই প্রোব করা সিগন্যালগুলি পর্যবেক্ষণ করতে পারে, যেমনটি ডেডিকেটেড প্রোব আউটপুট পিনের চিত্রের উপরের ডানদিকে দেখানো হয়েছে। বিকল্পভাবে (অথবা এমনকি অতিরিক্ত) অভ্যন্তরীণ লজিক বিশ্লেষক (চিত্রে দেখানো ILA আইডেন্টিফাই ব্লক) প্রোব পিনগুলি পর্যবেক্ষণ করতে ব্যবহার করা যেতে পারে। প্রোব সিগন্যালগুলি ILA দ্বারা ক্যাপচার করা যেতে পারে এবং তরঙ্গরূপ উইন্ডোতে পর্যবেক্ষণ করা যেতে পারে। লক্ষ্য নকশা পুনরায় কম্পাইল করার প্রয়োজন ছাড়াই প্রোবের অবস্থানগুলি পরিবর্তন করা যেতে পারে।
মনে রাখবেন যে ট্রিগারিং এবং ট্রেসের জন্য অতিরিক্ত ক্ষমতাগুলি প্রোবের কার্যকারিতা উন্নত করতে ব্যবহার করা যেতে পারে, যার ফলে জটিল ডিজাইনের সমস্যাগুলিও সহজেই চিহ্নিত করা যায়।
SmartFusion2 SoC FPGA এবং IGLOO2 FPGA ডিভাইসগুলিতে অতিরিক্ত হার্ডওয়্যার ডিবাগিং ক্ষমতাও উপলব্ধ। এই ক্ষমতাগুলির মধ্যে একটি, যাকে Active Probe বলা হয়, যেকোনো লজিক এলিমেন্ট রেজিস্টার বিটে গতিশীল এবং অ্যাসিঙ্ক্রোনাসভাবে পড়তে বা লিখতে পারে। একটি লিখিত মান একটি একক ঘড়ি চক্রের জন্য স্থায়ী হয় যাতে স্বাভাবিক ক্রিয়াকলাপ চালিয়ে যেতে পারে, এটি এটিকে একটি অত্যন্ত মূল্যবান ডিবাগিং টুল করে তোলে। যদি কোনও অভ্যন্তরীণ সংকেতের দ্রুত পর্যবেক্ষণ করা প্রয়োজন হয় (সম্ভবত কেবল এটি সক্রিয় বা পছন্দসই অবস্থায় আছে কিনা তা পরীক্ষা করার জন্য, যেমন একটি রিসেট সিগন্যাল), অথবা যদি কোনও প্রোব পয়েন্টে লিখে দ্রুত কোনও লজিক ফাংশন পরীক্ষা করার প্রয়োজন হয় তবে অ্যাক্টিভ প্রোব বিশেষ আগ্রহের বিষয়।
(হয়তো একটি নিয়ন্ত্রণ প্রবাহ সমস্যা বিচ্ছিন্ন করার জন্য দ্রুত একটি ইনপুট মান সেট করে একটি স্টেট মেশিন ট্রানজিশন শুরু করার জন্য)।
মাইক্রোসেমি দ্বারা প্রদত্ত আরেকটি ডিবাগ ক্ষমতা হল মেমোরি ডিবাগ। এই বৈশিষ্ট্যটি ডিজাইনারকে একটি নির্বাচিত FPGA ফ্যাব্রিক SRAM ব্লকে গতিশীল এবং অ্যাসিঙ্ক্রোনাসভাবে পড়তে বা লিখতে দেয়। ডিবাগ টুলের স্ক্রিন শটে দেখানো হয়েছে (চিত্র 7), যখন মেমোরি ব্লক ট্যাবটি নির্বাচন করা হয় তখন ব্যবহারকারী পড়ার জন্য পছন্দসই মেমোরি নির্বাচন করতে পারেন, মেমোরির স্ন্যাপশট ক্যাপচার করতে পারেন, মেমোরি মানগুলি পরিবর্তন করতে পারেন এবং তারপরে মানগুলি ডিভাইসে লিখতে পারেন। এটি বিশেষভাবে কম্পিউটেশন-ভিত্তিক স্ক্র্যাচ-প্যাডের জন্য যোগাযোগ পোর্টগুলিতে ব্যবহৃত ডেটা বাফারগুলি পরীক্ষা বা সেট করার জন্য বা এমনকি একটি এমবেডেড CPU দ্বারা সম্পাদিত কোডের জন্য কার্যকর হতে পারে। স্মৃতিগুলি এত দ্রুত পর্যবেক্ষণ এবং নিয়ন্ত্রণ করা গেলে জটিল ডেটা-নির্ভর ত্রুটিগুলি ডিবাগ করা উল্লেখযোগ্যভাবে দ্রুত এবং সহজ হয়।
একবার কোনও ডিজাইন ডিবাগ হয়ে গেলে, সংবেদনশীল তথ্য সুরক্ষিত রাখার জন্য হার্ডওয়্যার ডিবাগ ক্ষমতা বন্ধ করে দেওয়া বাঞ্ছনীয়। আক্রমণকারী এই একই সুবিধাগুলি ব্যবহার করে গুরুত্বপূর্ণ তথ্য পড়তে পারে বা সিস্টেম সেটিংস পরিবর্তন করতে পারে যা সিস্টেমের সংবেদনশীল অংশগুলিতে সহজে অ্যাক্সেসের অনুমতি দিতে পারে। ডিবাগিং সম্পন্ন হওয়ার পরে ডিজাইনারকে ডিভাইসটি সুরক্ষিত করার জন্য মাইক্রোসেমি বৈশিষ্ট্যগুলি যুক্ত করেছে। উদাহরণস্বরূপampহ্যাঁ, লাইভ প্রোব এবং অ্যাক্টিভ প্রোবের অ্যাক্সেস লক করে আক্রমণের সম্ভাব্য উপায় হিসেবে ফাংশনটিকে সম্পূর্ণরূপে নিষ্ক্রিয় করা যেতে পারে (এটি এমনকি সরবরাহ কারেন্টে প্রোব কার্যকলাপের ফলে যে কোনও প্যাটার্ন তৈরি হওয়ার সম্ভাবনাও দূর করে যা পরোক্ষভাবে প্রোব ডেটা পর্যবেক্ষণ করার জন্য ব্যবহার করা যেতে পারে)। বিকল্পভাবে, ডিজাইনের নির্বাচিত অংশগুলিতে অ্যাক্সেস লক করে কেবল সেই অংশগুলিতে অ্যাক্সেস রোধ করা যেতে পারে। এটি সুবিধাজনক হতে পারে যদি ডিজাইনের কেবলমাত্র একটি অংশ সুরক্ষিত থাকে যাতে বাকি নকশাটি এখনও ক্ষেত্রের পরীক্ষা বা ত্রুটি বিশ্লেষণের জন্য অ্যাক্সেসযোগ্য হয়।
ইন-সার্কিট ডিবাগ তুলনা চার্ট
এখন যে একটি বিস্তারিত পর্যালোচনাview তিনটি প্রধান ইন-সার্কিট হার্ডওয়্যার ডিবাগ কৌশলের বর্ণনা দেওয়া হয়েছে, চিত্র ৮-এ দেখানো একটি সারসংক্ষেপ চার্ট তৈরি করা হয়েছে যা বিভিন্ন সুবিধার বিশদ বিবরণ দেয়tages এবং disadvantagপ্রতিটি পদ্ধতির es। মনে রাখবেন যে কিছু কৌশল একসাথে ব্যবহার করা যেতে পারে (লাইভ প্রোব এবং ইন্টারনাল লজিক অ্যানালাইজার (ILA), যেমন Synopsys Identify, উদাহরণস্বরূপample), আমরা প্রতিটি কৌশলের মূল শক্তি এবং দুর্বলতাগুলি দেখতে পাচ্ছি। ইন-সার্কিট হার্ডওয়্যার ডিবাগ ক্ষমতার সংগ্রহ (লাইভ প্রোব, অ্যাক্টিভ প্রোব এবং মেমরি ডিবাগ—যাকে সম্মিলিতভাবে স্মার্টডিবাগ বলা হয়), উপলব্ধ মোট প্রোবের সংখ্যার ক্ষেত্রে অন্যান্য কৌশলগুলির তুলনায় সবচেয়ে দুর্বল (একটি লাল বৃত্ত) এবং ক্যাপচার গতি বিবেচনা করলে সেরা (হলুদ বৃত্ত) এর চেয়ে দুর্বল (বাহ্যিক পরীক্ষার সরঞ্জাম দ্রুত হতে পারে)।
অন্যান্য কৌশলের তুলনায় এবং FPGA রিসোর্সের প্রয়োজনীয়তা বিবেচনা করার সময় ILA-ভিত্তিক কৌশলগুলি সবচেয়ে দুর্বল। বাহ্যিক পরীক্ষার সরঞ্জাম-ভিত্তিক কৌশলগুলি বেশ কয়েকটি বিবেচনার তুলনায় সবচেয়ে দুর্বল, যার মধ্যে খরচ, ডিজাইনের সময়সীমার প্রভাব এবং প্রোব মুভমেন্ট ওভারহেড (ডিজাইনটি পুনরায় কম্পাইল করার প্রয়োজনের কারণে) সবচেয়ে কঠিন। সম্ভবত সর্বোত্তম সমাধান হল SmartDebug এবং অন্যান্য কৌশলগুলির একটির সংমিশ্রণ, যাতে SmartDebug-এর চ্যানেলের দুর্বলতা হ্রাস করা যায় এবং প্রোব পয়েন্ট মুভমেন্টের অসুবিধা হ্রাস করা যায়।tagঅন্যান্য কৌশলগুলির ব্যবহারও হ্রাস পেয়েছে।
সংকেত শ্রেণীবিভাগ
কিছু সাধারণ ধরণের সংকেতের মধ্যে একটি কার্যকর পার্থক্য করা যেতে পারে এবং এটি ডিবাগিং পদ্ধতির পরিকল্পনা করার সময় সাহায্য করতে পারে। উদাহরণস্বরূপample, সিস্টেম স্টার্ট-আপের সময় ছাড়া অন্য কোনও সময় পরিবর্তিত না হওয়া সিগন্যাল, যেমন সিস্টেম রিসেট, ব্লক রিসেট বা ইনিশিয়ালাইজেশন রেজিস্টারগুলিকে স্ট্যাটিক সিগন্যাল হিসাবে শ্রেণীবদ্ধ করা যেতে পারে। এই ধরণের সিগন্যালগুলি এমন একটি সুবিধার মাধ্যমে সবচেয়ে দক্ষতার সাথে অ্যাক্সেস করা যায় যা দীর্ঘ পুনঃকম্পাইল চক্রের প্রয়োজন ছাড়াই সহজেই পর্যবেক্ষণ এবং নিয়ন্ত্রণ করতে পারে। অ্যাক্টিভ প্রোব স্ট্যাটিক সিগন্যাল ডিবাগ করার জন্য একটি দুর্দান্ত সুবিধা। একইভাবে, যে সিগন্যালগুলি ঘন ঘন পরিবর্তিত হয় কিন্তু বেশিরভাগ সময় স্থির থাকে, সেগুলিকে সিউডো-স্ট্যাটিক হিসাবে শ্রেণীবদ্ধ করা যেতে পারে এবং অ্যাক্টিভ প্রোব ব্যবহার করে সবচেয়ে কার্যকরভাবে ডিবাগ করা হয়। যে সিগন্যালগুলি ঘন ঘন পরিবর্তিত হয়, যেমন ঘড়ির সিগন্যাল, সেগুলিকে গতিশীল হিসাবে শ্রেণীবদ্ধ করা যেতে পারে এবং অ্যাক্টিভ প্রোবের মাধ্যমে এত সহজে অ্যাক্সেস করা যায় না। এই সিগন্যালগুলি পর্যবেক্ষণের জন্য লাইভ প্রোব একটি ভাল পছন্দ।
সহজ ডিবাগ ব্যবহারের কেস
এখন যেহেতু আমরা বিভিন্ন ইন-সার্কিট ডিবাগ বিকল্পগুলি সম্পর্কে আরও ভালভাবে বুঝতে পেরেছি, আসুন একটি সহজ নকশার উদাহরণ দেখিampএই কৌশলগুলি কীভাবে কাজ করে তা দেখার জন্য। চিত্র 9, একটি SmartFusion2 SoC FPGA ডিভাইসে একটি সহজ FPGA নকশা দেখায়। CoreSF2Reset Soft IP ব্লক দ্বারা মাইক্রোকন্ট্রোলার সাবসিস্টেম (MSS) রিসেট করা হয়। এই ব্লকের ইনপুটগুলি হল পাওয়ার অন রিসেট, একটি ব্যবহারকারী ফ্যাব্রিক রিসেট এবং একটি বহিরাগত রিসেট। আউটপুটগুলি হল ব্যবহারকারী ফ্যাব্রিক রিসেট, একটি MSS রিসেট এবং একটি M3 রিসেট। ত্রুটির লক্ষণগুলি হল ডিভাইসটি POR অবস্থা থেকে সফলভাবে বেরিয়ে গেলেও I/Os-এ কোনও কার্যকলাপ নেই। এই ত্রুটিটি ডিবাগ করার জন্য তিনটি ভিন্ন বিকল্প চিত্রটিতেও দেখানো হয়েছে: নীল বাক্স (ETE লেবেলযুক্ত) বহিরাগত পরীক্ষার সরঞ্জাম পদ্ধতির জন্য; সবুজ বাক্স (ILA লেবেলযুক্ত) অভ্যন্তরীণ লজিক বিশ্লেষক পদ্ধতির জন্য; এবং কমলা বাক্স (AP লেবেলযুক্ত) সক্রিয় প্রোব পদ্ধতির জন্য। আমরা ধরে নেব যে ত্রুটির সম্ভাব্য মূল কারণগুলি CoreSF2Reset Soft IP ব্লকে ভুলভাবে দাবি করা রিসেট ইনপুট।
এবার পূর্বে বর্ণিত তিনটি ইন-সার্কিট পদ্ধতির ডিবাগ প্রক্রিয়াটি দেখা যাক।
বাহ্যিক পরীক্ষার সরঞ্জাম
এই পদ্ধতি ব্যবহার করে, ধরে নেওয়া হয় যে পরীক্ষার সরঞ্জামগুলি উপলব্ধ এবং উচ্চতর অগ্রাধিকার প্রকল্প দ্বারা ব্যবহৃত হচ্ছে না। উপরন্তু, আগে থেকে পরিকল্পনা করা গুরুত্বপূর্ণ যাতে কিছু FPGA I/O উপলব্ধ থাকে এবং সহজেই পরীক্ষার সরঞ্জামের সাথে সংযুক্ত করা যায়। উদাহরণস্বরূপ, PCB-তে একটি হেডার থাকাample, খুবই সহায়ক হবে এবং 'সম্ভবত সন্দেহভাজন' ব্যক্তিকে সনাক্ত করতে এবং সংযোগ করতে বা প্রোবিংয়ের সময় পিনের সম্ভাব্য শর্টকাট করতে ব্যয় করা সময় কমাতে সাহায্য করবে। আমরা যে সংকেতগুলি তদন্ত করতে চাই তা নির্বাচন করার জন্য নকশাটি পুনরায় কম্পাইল করতে হবে। আশা করি, আমরা 'পেঁয়াজ খোসা ছাড়ব না' এবং আরও তদন্তের জন্য অতিরিক্ত সংকেত নির্বাচন করতে হবে, কারণ প্রায়শই আমাদের প্রাথমিক তদন্তের ফলে আরও প্রশ্ন আসে। যাই হোক না কেন, পুনর্নির্মাণ এবং পুনর্প্রোগ্রামিং প্রক্রিয়াটি উল্লেখযোগ্য পরিমাণে সময় নিতে পারে এবং যদি এর ফলে সময় লঙ্ঘন হয় তবে একটি পুনর্নির্মাণের প্রয়োজন হয় (আমরা সকলেই জানি যে টাইমিং ক্লোজার সমস্যাগুলি সমাধান করার চেষ্টা করা কতটা হতাশাজনক হতে পারে, বিশেষ করে যখন আপনি একটি ডিজাইন বাগ খুঁজে বের করার জন্য ডিজাইন পরিবর্তন করেন - পুরো প্রক্রিয়াটি কয়েক মিনিট থেকে কয়েক ঘন্টা সময় নিতে পারে)! এটি মনে রাখাও গুরুত্বপূর্ণ যে যদি ডিজাইনে কোনও বিনামূল্যে ব্যবহারকারী I/O না থাকে, তবে এই পদ্ধতিটি বাস্তবায়ন করা যাবে না। তদুপরি, এই পদ্ধতিটি নকশার কাঠামোগতভাবে হস্তক্ষেপকারী - এবং পুনরাবৃত্তির মধ্যে সময় সম্পর্কিত বাগগুলি অদৃশ্য হয়ে যেতে পারে বা পুনরায় আবির্ভূত হতে পারে।
অভ্যন্তরীণ লজিক বিশ্লেষক
এই পদ্ধতি ব্যবহার করে ILA কে ফ্যাব্রিক রিসোর্স ব্যবহার করে ডিজাইনে ঢোকাতে হবে, এবং তারপর পুনরায় কম্পাইল করতে হবে। মনে রাখবেন যে যদি ILA ইতিমধ্যেই ইনস্ট্যান্টিয়েট করা হয়ে থাকে, তাহলে আমরা যে সিগন্যালগুলি তদন্ত করতে চাই তা হয়ত ইন্সট্রুমেন্ট করা হয়নি, যার জন্য পুনরায় কম্পাইলেরও প্রয়োজন হবে। এই প্রক্রিয়াটি মূল নকশা পরিবর্তন এবং সময়ের সীমাবদ্ধতা লঙ্ঘনের ঝুঁকি বহন করে। যদি সময় পূরণ করা হয়, তাহলে নকশাটি পুনরায় প্রোগ্রাম করা এবং পুনরায় শুরু করা প্রয়োজন। পুনঃসংকলনের সময় দীর্ঘ হলে এবং একাধিক পাসের প্রয়োজন হলে এই পুরো প্রক্রিয়াটি কয়েক মিনিট এমনকি ঘন্টাও সময় নিতে পারে। এই পদ্ধতিটি কাঠামোগতভাবে অনুপ্রবেশকারী এবং উপরের পদ্ধতিটি ব্যবহার করার সময় বর্ণিত সমস্যাগুলির মতো একই রকম সমস্যা তৈরি করতে পারে।
সক্রিয় তদন্ত
এই পদ্ধতি ব্যবহার করে অ্যাক্টিভ প্রোবকে বিভিন্ন রিসেট সিগন্যালের উৎসের দিকে নির্দেশ করা যেতে পারে, যার সবকটিই রেজিস্টার আউটপুট দ্বারা উৎস করা হয় (যেকোনো ভালো ডিজিটাল ডিজাইন অনুশীলনে সাধারণ)। নীচের চিত্র ১০-এ দেখানো একটি অ্যাক্টিভ প্রোব মেনু থেকে সিগন্যালগুলি একবারে একটি করে নির্বাচন করা হয়। নির্বাচিত সিগন্যাল মানগুলি পড়া যায় এবং অ্যাক্টিভ প্রোব ডেটা উইন্ডোতে প্রদর্শিত হয়। যেকোনো ভুল-দাবী সহজেই সনাক্ত করা যায়। এই পরীক্ষাটি ডিভাইসটিকে পুনরায় কম্পাইল এবং পুনরায় প্রোগ্রাম করার প্রয়োজন ছাড়াই তাৎক্ষণিকভাবে করা যেতে পারে এবং এটি কাঠামোগত বা পদ্ধতিগতভাবে হস্তক্ষেপকারী নয়। পুরো প্রক্রিয়াটি মাত্র কয়েক সেকেন্ড সময় নেয়। এই পদ্ধতিটি নিয়ন্ত্রণযোগ্যতা (অসিঙ্ক্রোনাসভাবে মান পরিবর্তন) তৈরি করতে পারে যা অন্য দুটি পদ্ধতি অনুমতি দেবে না। এই বিশেষ উদাহরণেample, একটি রেজিস্টার দ্বারা উৎসকৃত রিসেট সিগন্যাল সহজেই অনুসন্ধান করা যেতে পারে এবং সক্রিয় অবস্থায় রাখা হয়েছে বলে আবিষ্কার করা যেতে পারে।
রেজিস্টারটিকে অ্যাসিঙ্ক্রোনাসভাবে ম্যানিপুলেট করে বাকি সিগন্যাল তৈরি করে রিসেট সিগন্যালের ক্ষণস্থায়ী টগলিং অর্জন করা যেতে পারে।
আরও জটিল ডিবাগ ব্যবহারের কেস
উপরের নকশাটি খুবই সহজ ছিল এবং বর্ণিত নকশা কৌশলগুলি ব্যবহারের ভূমিকা হিসেবে কার্যকর, তবে আরও জটিল উদাহরণample আরও দৃষ্টান্তমূলক হতে পারে। অনেক সময় আগ্রহের সংকেতটি আমাদের সরল প্রাক্তনের মতো স্থির সংকেত হয় না।ample but হল গতিশীল। একটি সাধারণ গতিশীল সংকেত হল একটি মধ্যবর্তী ঘড়ি, সম্ভবত একটি সিরিয়াল ইন্টারফেসের জন্য হ্যান্ডশেকের সময় নির্ধারণের জন্য ব্যবহৃত হয়। চিত্র ১১ ব্যবহারকারীর সফট আইপি কোরের সাথে এই জাতীয় নকশা দেখায়, এই ক্ষেত্রে, সিস্টেম APB বাসের সাথে সংযুক্ত একটি কাস্টম সিরিয়াল ইন্টারফেস। ত্রুটির লক্ষণগুলি হল ব্যবহারকারীর কাস্টম সিরিয়াল ইন্টারফেসে কোনও কার্যকলাপ নেই এবং যখন একটি APB বাস মাস্টার সিরিয়াল ইন্টারফেস অ্যাক্সেস করার জন্য একটি লেনদেন জারি করে তখন এটি একটি ব্যতিক্রম অবস্থায় চলে যায় যা একটি ভুল হ্যান্ডশেক নির্দেশ করে। এই শর্তগুলি একটি স্থির কারণকে বাতিল করে বলে মনে হয়, যেমন একটি ভুল রিসেট সিগন্যাল, কারণ লেনদেনের অবস্থা মেশিনটি প্রত্যাশিত হারে কাজ করছে না বলে মনে হয় এবং এইভাবে ব্যতিক্রমটি ঘটায়। মূল কারণটি ব্যবহারকারীর আইপি কোরের মধ্যে ঘড়ির ফ্রিকোয়েন্সি জেনারেটর বলে মনে করা হয়।
যদি এটি সঠিক ফ্রিকোয়েন্সিতে না চলে তবে বর্ণিত ত্রুটিগুলি দেখা দেবে।
এই পরিস্থিতিতে সম্ভবত অ্যাক্টিভ প্রোব পদ্ধতির পরিবর্তে লাইভ প্রোব ব্যবহার করাই ভালো কৌশল। উপরের চিত্রে কমলা রঙের LP বক্স দ্বারা J ব্যবহার করে এটি দেখানো হয়েছে।TAG প্রোব উৎস নির্বাচনের জন্য সংকেত।
বাহ্যিক পরীক্ষার সরঞ্জাম
এই ক্ষেত্রে, পদ্ধতিটি পূর্বে বর্ণিত সরল উদাহরণের সাথে খুব মিলample. ব্যবহারকারীর ঘড়ির সংকেতটি পরীক্ষার বিন্দুতে আনা হয়েছে (আশা করি একটি হেডারে) এবং একটি সময়সাপেক্ষ পুনঃসংকলন প্রয়োজন। এটি একটি রেফারেন্স সংকেত বের করাও সহায়ক হতে পারে, সম্ভবত একটি সিস্টেম ঘড়ি যা তুলনামূলক সংকেত হিসাবে ব্যবহারকারীর আইপি ঘড়ি করতে ব্যবহৃত হয়। আমাদের আবার পুনরায় কম্পাইল এবং পুনঃপ্রোগ্রাম করার প্রয়োজন হবে যাতে পুরো প্রক্রিয়াটি উল্লেখযোগ্য পরিমাণে সময় নিতে পারে।
অভ্যন্তরীণ লজিক বিশ্লেষক
এই কেসটি সাধারণ প্রাক্তনের সাথে খুব মিলample. ILA সন্নিবেশ করাতে হবে, অথবা কাঙ্ক্ষিত সংকেত সংজ্ঞায়িত করতে হবে, এবং একটি পুনঃসংকলন এবং পুনঃপ্রোগ্রাম চক্র সম্পাদন করতে হবে। পূর্বে বর্ণিত সমস্ত সমস্যাগুলির ফলে এখনও একটি উল্লেখযোগ্য ডিবাগ চক্র সময় তৈরি হয়। তবে, একটি অতিরিক্ত জটিলতা রয়েছে। ILA চালিত ঘড়িটি সিঙ্ক্রোনাস হওয়া প্রয়োজন, এবং আদর্শভাবে ব্যবহারকারীর সফট আইপি কোর থেকে পর্যবেক্ষণ করা ঘড়ির তুলনায় অনেক দ্রুত। যদি এই ঘড়িগুলি অ্যাসিঙ্ক্রোনাস হয়, অথবা সঠিক সময় সম্পর্ক না থাকে, তাহলে ডেটা ক্যাপচার অপ্রত্যাশিত হবে এবং ডিবাগ প্রক্রিয়ার জন্য বিভ্রান্তির একটি সম্ভাব্য উৎস হবে।
মনে রাখবেন যে যদি ব্যবহারকারীর সফট আইপি ঘড়িটি অন-চিপ তৈরি না করা হয় (সম্ভবত এটি সিরিয়াল ইন্টারফেস থেকে পুনরুদ্ধার করা হয়েছে), তাহলে ডিজাইনারকে অতিরিক্ত সংস্থান ব্যবহার করে দ্রুততর ILA ঘড়ি তৈরি করার জন্য একটি ঘড়ি মডিউল যুক্ত করতে হতে পারে এবং সম্ভবত একটি সময় লঙ্ঘন তৈরি করতে পারে।
লাইভ প্রোব
এই পদ্ধতি ব্যবহার করে, লাইভ প্রোবকে ব্যবহারকারীর ঘড়ির উৎস এবং একটি রেজিস্টার থেকে অন্য যেকোনো ঘড়ির উৎসের দিকে দ্রুত নির্দেশ করা যেতে পারে যাতে ত্রুটির মূল কারণ খুঁজে বের করা যায়। লাইভ প্রোব নির্বাচিত সিগন্যাল আউটপুটগুলিকে রিয়েল টাইমে দেখাবে এবং সিগন্যালের মধ্যে যেকোনো সময় সম্পর্ক নির্ধারণ করা অনেক সহজ হবে। পুরো প্রক্রিয়াটি মাত্র কয়েক সেকেন্ড সময় নেয়।
সিরিয়াল ইন্টারফেসের জন্য অন্যান্য ডিবাগ বৈশিষ্ট্য
এটাও উল্লেখ করা গুরুত্বপূর্ণ যে SmartFusion2 SoC FPGA এবং IGLOO2 FPGA ডিভাইসগুলিতে অনেক অতিরিক্ত ডিবাগ ক্ষমতা রয়েছে যা সিরিয়াল ইন্টারফেসে ব্যবহার করা যেতে পারে, যেমন পূর্ববর্তী প্রাক্তনের মতো।ampএমন নকশা যেখানে ত্রুটিগুলি আরও জটিল। SERDES ডিবাগ, উদাহরণস্বরূপample, ডেডিকেটেড হাই-স্পিড সিরিয়াল ইন্টারফেসের জন্য নির্দিষ্ট ডিবাগ ক্ষমতা প্রদান করে। SERDES ডিবাগ বৈশিষ্ট্যগুলির মধ্যে রয়েছে PMA পরীক্ষা সমর্থন (যেমন PRBS প্যাটার্ন জেনারেশন এবং লুপব্যাক টেস্টিং) একাধিক SERDES পরীক্ষা কনফিগারেশনের জন্য সমর্থন, রেজিস্টার-স্তরের পুনর্গঠন সহ যাতে কনফিগারেশন পরিবর্তনের জন্য সম্পূর্ণ ডিজাইন প্রবাহের ব্যবহার এড়ানো যায়, এবং কনফিগার করা প্রোটোকল, SERDES কনফিগারেশন রেজিস্টার এবং লেন কনফিগারেশন রেজিস্টার দেখানো টেক্সট রিপোর্ট। এই বৈশিষ্ট্যগুলি SERDES ডিবাগিংকে অনেক সহজ করে তোলে এবং জটিল সার্কিটগুলির ডিবাগিং আরও দ্রুত করার জন্য লাইভ প্রোব এবং অ্যাক্টিভ প্রোবের সাথে একত্রে ব্যবহার করা যেতে পারে।
পূর্বে বর্ণিত মেমোরি ডিবাগ টুলটি SERDES ডিবাগের সাথেও ব্যবহার করা যেতে পারে যাতে দ্রুত পরীক্ষার গতি বৃদ্ধি পায়। যেহেতু মেমোরি ডিবাগের সাহায্যে মেমোরি বাফারগুলি দ্রুত এবং সহজেই পরিদর্শন এবং পরিবর্তন করা যায়, তাই দ্রুত 'টেস্ট প্যাকেট' তৈরি করা এবং লুপব্যাক বা আন্তঃ-সিস্টেম যোগাযোগের ফলাফল পর্যবেক্ষণ করা সম্ভব। ডিজাইনার এই ক্ষমতাগুলি কাজে লাগাতে পারেন এবং এইভাবে বিশেষায়িত 'টেস্ট হারনেস'-এর প্রয়োজনীয়তা কমাতে পারেন যা অতিরিক্ত FPGA ফ্যাব্রিক ব্যবহার করে এবং যা চিপ টাইমিংকে প্রভাবিত করতে পারে।
উপসংহার
এই গবেষণাপত্রে FPGA এবং SoC FPGA-এর জন্য ইন-সার্কিট ডিবাগ বাস্তবায়নের জন্য বেশ কয়েকটি ভিন্ন পদ্ধতির বিস্তারিত বর্ণনা করা হয়েছে - একটি ইন্টিগ্রেটেড লজিক অ্যানালাইজার ব্যবহার, বহিরাগত পরীক্ষার সরঞ্জাম ব্যবহার এবং FPGA ফ্যাব্রিকের সাথে একত্রিত ডেডিকেটেড প্রোব সার্কিট ব্যবহার। SmartFusion2 SoC FPGA এবং IGLOO2 FPGA ডিভাইসগুলিতে মাইক্রোসেমি দ্বারা প্রদত্ত অ্যাক্টিভ প্রোব এবং লাইভ প্রোবের মতো বিশেষায়িত এবং ডেডিকেটেড প্রোব সার্কিট যুক্ত করা ডিবাগ প্রক্রিয়াটিকে উল্লেখযোগ্যভাবে গতিশীল এবং সরল করে তোলে। অভ্যন্তরীণ সংকেত নির্বাচন দ্রুত পরিবর্তন করার ক্ষমতা (খুব সময়সাপেক্ষ পুনঃসংকলন এবং পুনরায় প্রোগ্রাম চক্র কার্যকর করার প্রয়োজন ছাড়াই), এবং অভ্যন্তরীণ সংকেত অনুসন্ধান করার ক্ষমতা (FPGA ফ্যাব্রিক ব্যবহার না করে এবং সম্ভাব্য সময় লঙ্ঘন প্রবর্তন না করে) প্রধান সুবিধা হিসাবে দেখানো হয়েছে।tagFPGA ডিজাইন ডিবাগ করার সময় es। অতিরিক্তভাবে, একাধিক পদ্ধতির ব্যবহার, যা একসাথে কাজ করে আরও ব্যাপক ডিবাগ ক্ষমতা প্রদান করতে পারে, বর্ণনা করা হয়েছে। অবশেষে, দুটি প্রাক্তনampবর্ণিত পদ্ধতিগুলির মধ্যে লেনদেন চিত্রিত করার জন্য ডিবাগ ব্যবহারের উদাহরণ দেওয়া হয়েছিল।
আরো জানতে
- IGLOO2 FPGA গুলি
- স্মার্টফিউশন২ SoC FPGA গুলি
মাইক্রোসেমি কর্পোরেশন (Nasdaq: MSCC) যোগাযোগ, প্রতিরক্ষা ও নিরাপত্তা, মহাকাশ এবং শিল্প বাজারের জন্য সেমিকন্ডাক্টর এবং সিস্টেম সলিউশনের একটি ব্যাপক পোর্টফোলিও অফার করে। পণ্যগুলির মধ্যে রয়েছে উচ্চ-কর্মক্ষমতা এবং বিকিরণ-কঠিন অ্যানালগ মিক্সড-সিগন্যাল ইন্টিগ্রেটেড সার্কিট, FPGAs, SoCs এবং ASICs; শক্তি ব্যবস্থাপনা পণ্য; টাইমিং এবং সিঙ্ক্রোনাইজেশন ডিভাইস এবং সুনির্দিষ্ট সময়ের সমাধান, সময়ের জন্য বিশ্বের মান নির্ধারণ; ভয়েস প্রসেসিং ডিভাইস; আরএফ সমাধান; পৃথক উপাদান; নিরাপত্তা প্রযুক্তি এবং মাপযোগ্য অ্যান্টি-টিampইআর পণ্য; পাওয়ার-ওভার-ইথারনেট আইসি এবং মিডস্প্যান; সেইসাথে কাস্টম ডিজাইন ক্ষমতা এবং পরিষেবা। মাইক্রোসেমির সদর দপ্তর ক্যালিফোর্নিয়ার আলিসো ভিজোতে অবস্থিত এবং বিশ্বব্যাপী প্রায় ৩,৪০০ কর্মচারী রয়েছে। আরও জানুন www.microsemi.com.
© 2014 মাইক্রোসেমি কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. মাইক্রোসেমি এবং মাইক্রোসেমি লোগো হল মাইক্রোসেমি কর্পোরেশনের ট্রেডমার্ক। অন্যান্য সমস্ত ট্রেডমার্ক এবং পরিষেবা চিহ্ন তাদের নিজ নিজ মালিকদের সম্পত্তি.
মাইক্রোসেমি কর্পোরেট হেডকোয়ার্টার
- এক এন্টারপ্রাইজ, Aliso Viejo CA 92656 USA
- মধ্যে মার্কিন যুক্তরাষ্ট্র: +১ 800-713-4113
- বাইরে মার্কিন যুক্তরাষ্ট্র: +১ 949-380-6100
- বিক্রয়: +1 949-380-6136
- ফ্যাক্স: +1 949-215-4996
- ই-মেইল: sales.support@microsemi.com
FAQ
- প্রশ্ন: ডিভাইসটির সর্বোচ্চ ডেটা ক্যাপচার ফ্রিকোয়েন্সি কত?
উত্তর: ডিভাইসটি ১০০ মেগাহার্টজ পর্যন্ত ডেটা ক্যাপচার সমর্থন করে, যা বেশিরভাগ টার্গেট ডিজাইনের জন্য উপযুক্ত। - প্রশ্ন: ডিবাগিংয়ের জন্য প্রোব সার্কিট ব্যবহার করার সময় কি আমাকে নকশাটি পুনরায় কম্পাইল করতে হবে?
উত্তর: না, ডিজাইন পুনঃসংকলন বা পুনঃপ্রোগ্রামিং ছাড়াই প্রোব পয়েন্টের অবস্থানগুলি দ্রুত পরিবর্তন করা যেতে পারে।
দলিল/সম্পদ
 |
মাইক্রোসেমি ইন-সার্কিট FPGA ডিবাগ [পিডিএফ] নির্দেশনা ইন-সার্কিট FPGA ডিবাগ, FPGA ডিবাগ, ডিবাগ |
