Microsemi In-Circuit FPGA အမှားအယွင်း
ထုတ်ကုန်အချက်အလက်
သတ်မှတ်ချက်များ
- စက်ပစ္စည်းအမျိုးအစား- Microsemi SmartFusion2 SoC FPGA
- ထုတ်ဝေသည့်ရက်စွဲ- မေလ 2014
- အမှားရှာပြင်နိုင်စွမ်း- ပတ်လမ်းအတွင်း FPGA အမှားအယွင်း၊ ထည့်သွင်းထားသော ယုတ္တိဗေဒခွဲခြမ်းစိတ်ဖြာချက်
- အများဆုံးဒေတာဖမ်းယူမှုအကြိမ်ရေ- 100MHz အထိ
စိတ္တဇ
FPGAs များသည် ဒီဇိုင်း advan များစွာပါရှိသော မြှုပ်သွင်းစနစ်များတွင် အားကောင်းသော ဒီဇိုင်းဒြပ်စင်များဖြစ်သည်။tages၊ သို့သော် ဤစက်ပစ္စည်းများတွင် အမှားရှာရန် လိုအပ်သည့် ရှုပ်ထွေးသော ဒီဇိုင်းပြဿနာများဖြင့် ရှုပ်ထွေးသော ဒီဇိုင်းများ ရှိနိုင်သည်။ အဓိပ္ပါယ်ဖွင့်ဆိုချက်အမှားများ၊ စနစ်အပြန်အလှန်ပြဿနာများနှင့် စနစ်အချိန်ကိုက်အမှားများကဲ့သို့သော ဒီဇိုင်းပြဿနာများကို ခြေရာခံခြင်းသည် စိန်ခေါ်မှုတစ်ခုဖြစ်သည်။ FPGA တွင် ပတ်လမ်းအတွင်း အမှားအယွင်းလုပ်နိုင်စွမ်းများ ပါ၀င်မှုသည် ဟာ့ဒ်ဝဲအမှားရှာပြင်ခြင်းကို သိသိသာသာတိုးတက်စေပြီး စိတ်ပျက်စရာနာရီပေါင်းများစွာကို ရှောင်ရှားနိုင်သည်။ ဤစာတမ်းသည် FPGAs အတွက် ပတ်လမ်းအတွင်း အမှားရှာခြင်းအတွက် မတူညီသော ချဉ်းကပ်နည်းများစွာကို ဖော်ပြထားပြီး၊ အဓိက အပေးအယူများကို ခွဲခြားသတ်မှတ်ကာ၊ ရည်းစားဟောင်းမှတစ်ဆင့်၊ampMicrosemi SmartFusion®2 SoC FPGA စက်အတွက် ပစ်မှတ်ထားသည့် le ဒီဇိုင်းသည် အမှားအယွင်းနှင့် စမ်းသပ်မှုကို အရှိန်မြှင့်ရန် စွမ်းရည်အသစ်များကို မည်သို့အသုံးပြုနိုင်ကြောင်း ပြသမည်ဖြစ်သည်။
နိဒါန်း
FPGAs များသည် နေရာအနှံ့ပျံ့နှံ့နေပြီး အားကောင်းသည့် ဒီဇိုင်းဒြပ်စင်များဖြစ်ပြီး ယခုအခါ ထည့်သွင်းထားသော စနစ်တိုင်းနီးပါးတွင် တွေ့ရှိရသည်။ စွမ်းရည်များ တိုးမြင့်လာသည်နှင့်အမျှ၊ ရှုပ်ထွေးသော on-chip functional blocks များနှင့် အဆင့်မြင့် serial interfaces များပါ၀င်သော ဤကိရိယာများသည် အမှားရှာရန် လိုအပ်သည့် ရှုပ်ထွေးသော ဒီဇိုင်းပြဿနာများ ရှိနေနိုင်သည်။ လုပ်ဆောင်ချက်ဆိုင်ရာ အဓိပ္ပါယ်ဖွင့်ဆိုချက်အမှားအယွင်းများ (FPGA သို့မဟုတ် စနစ်အဆင့်တွင်)၊ လုပ်ဆောင်ချက်ဆိုင်ရာစနစ်အပြန်အလှန်ပြဿနာများ၊ စနစ်အချိန်ကိုက်ပြဿနာများနှင့် IC များ (ဆူညံသံ၊ crosstalk သို့မဟုတ် ရောင်ပြန်ဟပ်ခြင်းကဲ့သို့သော) ပြဿနာများကို ခြေရာခံခြင်းသည် အဆင့်မြင့် FPGAs ကိုအသုံးပြုသည့်အခါ ပိုမိုရှုပ်ထွေးလာပါသည်။ Simulation သည် ဒီဇိုင်းပြဿနာများစွာကို ဖော်ထုတ်ရာတွင် ကြီးမားသောအကူအညီဖြစ်သည်မှာ သေချာသော်လည်း ဒီဇိုင်းကို ဟာ့ဒ်ဝဲတွင် အကောင်အထည်မဖော်မချင်း လက်တွေ့ကမ္ဘာ၏ အပြန်အလှန်တုံ့ပြန်မှုများသည် ပေါ်လာမည်မဟုတ်ပါ။ လုပ်ငန်းစဉ်ကို ရိုးရှင်းစေရန်အတွက် ရှုပ်ထွေးသော ဒီဇိုင်းပြဿနာများကို အမှားရှာခြင်းအတွက် မတူညီသောနည်းပညာများစွာကို တီထွင်ထားပါသည်။ အမျိုးမျိုးသော advan အပါအဝင် ဤသော့ချက်နည်းပညာတစ်ခုစီကို ဂရုတစိုက်နားလည်ခြင်း။tages နှင့် disadvantages၊ သည် ဒီဇိုင်းတစ်ခုအတွက် သင့်လျော်သော မည်သည့်နည်းပညာ သို့မဟုတ် ပေါင်းစပ်နည်းပညာများကို ထည့်သွင်းစဉ်းစားရန် အသုံးဝင်သနည်း။
ရည်းစားဟောင်းတစ်ယောက်ample FPGA ဒီဇိုင်းကို Microsemi SmartFusion2 SoC FPGA စက်အတွက် ပစ်မှတ်ထားကာ၊ advan အချို့ကို သရုပ်ပြရန် အသုံးပြုနိုင်သည်။tages နှင့် disadvantagဤစံနည်းစနစ်များအပြင် နောက်ဆုံးပေါ် ဆားကစ်တွင်း အမှားရှာပြင်နိုင်စွမ်းများ။ ဤဥပမာသည် example သည် ဟာ့ဒ်ဝဲအမှားရှာပြင်နေစဉ်အတွင်း ဟာ့ဒ်ဝဲပြဿနာများကို ဖော်ထုတ်ခြင်းနှင့် ဖယ်ရှားရှင်းလင်းခြင်းများကို အရှိန်မြှင့်ရန်အတွက် ဤအမျိုးမျိုးသောနည်းပညာများကို မည်သို့အသုံးပြုနိုင်ကြောင်း ပြသပါမည်။
FPGA Debugging သည် System Design နှင့် Development ၏ အရေးပါသော ရှုထောင့်ဖြစ်သောကြောင့် အဘယ်ကြောင့်နည်း။
FPGA များတွင် ၎င်းတို့ကို အခြားသော ဒီဇိုင်းဒြပ်စင်များနှင့် ကွဲပြားစေသော အဓိကအသုံးပြုမှု မော်ဒယ်နှစ်ခုရှိသည်။ FPGAs များကို ထုတ်လုပ်မှု ထုတ်ကုန်တွင် အသုံးပြုနိုင်ပြီး သို့မဟုတ် ထုတ်လုပ်မှု ဒီဇိုင်း အယူအဆကို သက်သေပြရန် သို့မဟုတ် ထုတ်လုပ်မှု ဒီဇိုင်း အယူအဆကို နမူနာယူရန် ဖွံ့ဖြိုးတိုးတက်ရေး ယာဉ်အဖြစ် အသုံးပြုနိုင်သည်။ ထုတ်လုပ်မှုယာဉ်အဖြစ်အသုံးပြုသည့်အခါ FPGAs များသည် ASIC သို့မဟုတ် CPU-based ထုတ်လုပ်မှုယာဉ်များထက် ပိုမိုပြောင်းလွယ်ပြင်လွယ်ပစ်မှတ်တစ်ခုဖြစ်နိုင်သည်။ ဟာ့ဒ်ဝဲတွင် အကောင်အထည်မဖော်ရသေးသော ဒီဇိုင်းအသစ်အတွက် ၎င်းသည် အထူးအရေးကြီးပါသည်။ မတူညီသောဗိသုကာရွေးချယ်မှုများပါရှိသော ဒီဇိုင်းများကို အလွယ်တကူဖန်တီးပြီး စမ်းသပ်နိုင်သောကြောင့် အကောင်းဆုံးဒီဇိုင်းကို ဖော်ထုတ်နိုင်မည်ဖြစ်သည်။ on-chip ပရိုဆက်ဆာများ (SoC FPGAs) ပါရှိသော FPGAs များသည် ဟာ့ဒ်ဝဲအကူအညီပေးထားသည့် FPGA-based အရှိန်မြှင့်လုပ်ဆောင်မှုများနှင့်လည်း CPU-အခြေခံလုပ်ဆောင်မှုကို အပေးအယူလုပ်ရန် ဖြစ်နိုင်သည်။ ဤသည် advantages သည် ထုတ်ကုန်အသစ်ဖွံ့ဖြိုးတိုးတက်မှုအတွက် ဒီဇိုင်း၊ တရားဝင်မှု၊ စမ်းသပ်မှုနှင့် ကျရှုံးမှုခွဲခြမ်းစိတ်ဖြာမှုအတွက် လိုအပ်သည့်အချိန်ကို သိသိသာသာ လျှော့ချနိုင်သည်။
ဒီဇိုင်းတစ်ခုကို ပုံတူရိုက်ခြင်းအတွက်၊ ထုတ်လုပ်မှု ASIC အတွက်ဖြစ်ကောင်းဖြစ်နိုင်သည့်အခါတွင် FPGA လိုက်လျောညီထွေရှိမှုသည် အဓိကအကျိုးကျေးဇူးတစ်ခုဖြစ်သည်။ အမှန်တကယ် ဟာ့ဒ်ဝဲပလပ်ဖောင်းသည် အရှိန်အပြည့်မလည်ပတ်နိုင်သော အရာတစ်ခုပင်ဖြစ်ပြီး၊ အသေးစိတ်စနစ်စွမ်းဆောင်ရည်မက်ထရစ်များ၊ ဖြတ်သန်းမှုခွဲခြမ်းစိတ်ဖြာမှုဒေတာနှင့် ဗိသုကာဆိုင်ရာ အထောက်အထားရလဒ်များကို ရရှိရန် ပိုမိုလွယ်ကူစေသည်။ FPGA ၏ ခိုင်မာသောစက်မှုလုပ်ငန်းစံဘတ်စ်ကားများ (PCIe®၊ Gigabit Ethernet၊ XAUI၊ USB၊ CAN နှင့် အခြားအရာများကဲ့သို့) သည် ဤအင်တာဖေ့စ်များနှင့်ဆက်စပ်သော စမ်းသပ်မှုကို ရိုးရှင်းစေသည်။ on-chip ARM ပရိုဆက်ဆာများ (SoC FPGAs) ပါရှိသော FPGAs မိသားစုများ၏ နောက်ဆုံးပေါ် မိသားစုများသည် မြှုပ်သွင်းထားသော ပရိုဆက်ဆာများဖြင့် ရှေ့ပြေးပုံစံ အကောင်အထည်ဖော်မှုများကို လွယ်ကူစေသည်။ ယခင်က တီထွင်ထားသော ပရိုဆက်ဆာကုဒ်ကို ရှေ့ပြေးပုံစံသို့ ပေးပို့နိုင်ပြီး ဟာ့ဒ်ဝဲ ဒီဇိုင်းအား အားထုတ်မှုနှင့်အတူ အပြိုင်ဖန်တီးထားသော ကုဒ်အသစ်များကို ပေးပို့နိုင်ပါသည်။
စံအင်တာဖေ့စ်ဘတ်စ်များနှင့် စံပရိုဆက်ဆာတစ်ခု၏ပေါင်းစပ်မှုသည် ရရှိနိုင်သောကုဒ်စာကြည့်တိုက်များ၊ ဒရိုက်ဘာများ၊ လုပ်ဆောင်နိုင်သော APIs၊ Real Time Operating Systems နှင့် အပြည့်အဝလည်ပတ်မှုစနစ်များကိုပင် ပိုမိုလျင်မြန်စွာ လုပ်ဆောင်နိုင်သော နမူနာပုံစံကို ဖန်တီးနိုင်စေပါသည်။ ထို့အပြင်၊ ဒီဇိုင်းကို ခိုင်မာစေသည်နှင့်တပြိုင်နက်၊ အမှန်တကယ်စနစ်ဒေတာကို ထင်ဟပ်စေသည့် ကျယ်ပြန့်သော simulation စမ်းသပ်မှုအစုံ (လှုံ့ဆော်မှုနှင့် တုံ့ပြန်မှုအတွက်) FPGA ရှေ့ပြေးပုံစံကို အသုံးပြုနိုင်သည်။ ဤဒေတာအတွဲများသည် ASIC သို့မဟုတ် အခြားထုတ်လုပ်ရေးအကောင်အထည်ဖော်မှုအတွက် နောက်ဆုံးပုံစံများကို ဖန်တီးရာတွင် တန်ဖိုးမဖြတ်နိုင်ပါ။ အာဗန်tagFPGA ကို ဒီဇိုင်းရှေ့ပြေးပုံစံအဖြစ် အသုံးပြုခြင်းသည် နောက်ဆုံးထုတ်ကုန်အကောင်အထည်ဖော်မှုအတွက် ဒီဇိုင်း၊ အတည်ပြုခြင်း၊ စမ်းသပ်ခြင်းနှင့် ပျက်ကွက်ခြင်းခွဲခြမ်းစိတ်ဖြာခြင်းအတွက် အချိန်ကို သိသိသာသာ လျှော့ချနိုင်သည်။
ဤအသုံးများသော FPGA မော်ဒယ်နှစ်ခုလုံးတွင် ဒီဇိုင်းပစ်မှတ်အဖြစ် FPGA ၏ ပြောင်းလွယ်ပြင်လွယ်သည် အဓိက advan ဖြစ်သည်။tagင ဆိုလိုသည်မှာ ဒီဇိုင်းပြောင်းလဲမှုများစွာနှင့် ထပ်ခါထပ်ခါပြုလုပ်မှုများသည် စံနှုန်းတစ်ခုဖြစ်သည့်အတွက်ကြောင့် ဒီဇိုင်းအမှားများကို လျင်မြန်စွာ debug လုပ်နိုင်စွမ်းသည် တတ်နိုင်သမျှ ဒီဇိုင်းရွေးချယ်စရာများစွာကို ဖွင့်ထားရန် အရေးကြီးပါသည်။ Advan ၏ ထိရောက်သော အမှားရှာနိုင်စွမ်း မရှိဘဲ၊tage ၏ FPGA ဒီဇိုင်းပြောင်းလွယ်ပြင်လွယ်သည် လိုအပ်သော နောက်ထပ်အမှားရှာပြင်ချိန်ဖြင့် လျော့သွားပါမည်။ ကံကောင်းစွာဖြင့်၊ FPGAs များသည် အချိန်နှင့်တပြေးညီ အမှားရှာပြင်ခြင်းကို သိသိသာသာ ရိုးရှင်းလွယ်ကူစေသည့် အပိုဆောင်း ဟာ့ဒ်ဝဲအင်္ဂါရပ်များကို ပေးစွမ်းနိုင်သည်။ ဤစွမ်းရည်များကို မကြည့်မီ၊ FPGA ဒီဇိုင်းတွင် ရင်ဆိုင်ရမည့် အဖြစ်များဆုံး ပြဿနာအမျိုးအစားများကို ဦးစွာကြည့်ကြပါစို့၊ ထို့ကြောင့် ကျွန်ုပ်တို့တွင် ထိရောက်မှုနှင့် အမှားရှာပြင်ကိရိယာအမျိုးမျိုး၏ ဆက်စပ်အပေးအယူကို အကဲဖြတ်ရန် သင့်လျော်သော နောက်ခံရှိသည်။
FPGA Designs ကို Debugging လုပ်သောအခါ အဖြစ်များသော ပြဿနာများ
ခေတ်မီ FPGAs များယူဆောင်လာသည့် တိုးချဲ့လုပ်ဆောင်နိုင်စွမ်းများနှင့်အတူ ဆက်စပ်တိုးပွားလာသော ရှုပ်ထွေးမှုသည် အမှားအယွင်းကင်းသော ဒီဇိုင်းများကို ဖန်တီးရန် ပိုမိုခက်ခဲစေသည်။ အမှန်မှာ၊ debugging သည် embedded system design cycle ၏ 50% ကျော်ကြာနိုင်သည်ဟု ခန့်မှန်းထားသည်။ ဖွံ့ဖြိုးတိုးတက်မှုစက်ဝန်းကို ဆက်လက်ညှစ်ထုတ်နေသည့်အချိန်နှင့်အမျှ စျေးကွက်ဖိအားများနှင့်အတူ၊ ကနဦးစနစ်၏ ဟာ့ဒ်ဝဲအမှားရှာအမှားကို တွေးခေါ်မှုအဖြစ်သို့ တန်းဆင်းသွားသည်—ထိုအတည်ပြုချက်ကို မကြာခဏယူဆနေသည် (၎င်းသည် ရာခိုင်နှုန်းများစွာရှိသည်။tage ဖွံ့ဖြိုးတိုးတက်မှုအချိန်ဇယား၏ e) သည် ကနဦးစနစ်စတင်ခြင်းမပြုမီ bug အားလုံးကိုဖမ်းမိမည်ဖြစ်သည်။ ကနဦးစနစ်စတင်စဉ်တွင် ပုံမှန်ဒီဇိုင်းတစ်ခုကြုံတွေ့ရမည့် စိန်ခေါ်မှုများကို ပိုမိုကောင်းမွန်စွာနားလည်ရန် ဘုံစနစ်ပြဿနာအချို့ကို ကြည့်ကြပါစို့။
ဒီဇိုင်နာသည် လိုအပ်ချက်တစ်ခုအား နားလည်မှုလွဲနေသောကြောင့် လုပ်ဆောင်ချက်ဆိုင်ရာ အဓိပ္ပါယ်ဖွင့်ဆိုချက်အမှားများသည် နှစ်ဆရှာဖွေရန် ခက်ခဲနိုင်သောကြောင့် ဒီဇိုင်း၏အသေးစိတ်အချက်အလက်များကို ဂရုတစိုက်ကြည့်ရှုသည့်အခါတွင်ပင် အမှားကို လျစ်လျူရှုနိုင်ပါသည်။ ရည်းစားဟောင်းampဘုံလုပ်ငန်းဆိုင်ရာ အဓိပ္ပါယ်ဖွင့်ဆိုချက်အမှားတစ်ခု၏ အခြေအနေသည် စက်အကူးအပြောင်းသည် မှန်ကန်သောအခြေအနေတွင် မပြီးဆုံးသည့်နေရာတွင် ဖြစ်လိမ့်မည်။ အပြန်အလှန်ဆက်သွယ်မှုပြဿနာအဖြစ် စနစ်အင်တာဖေ့စ်များတွင် အမှားများ ပေါ်လာနိုင်သည်။ မျက်နှာပြင် တုံ့ပြန်ချိန်၊ ဥပမာample၊ မမျှော်လင့်ထားသော ကြားခံရေလျှံမှု သို့မဟုတ် စီးဆင်းမှုအခြေနေတွင် မှားယွင်းစွာသတ်မှတ်ထားခြင်း ဖြစ်နိုင်သည်။
စနစ်အဆင့် အချိန်ကိုက်ခြင်းဆိုင်ရာ ပြဿနာများသည် ဒီဇိုင်းအမှားအယွင်းများ၏ နောက်ထပ်အဖြစ်များသော အရင်းအမြစ်ဖြစ်သည်။ အထူးသဖြင့် Asynchronous ဖြစ်ရပ်များသည် ထပ်တူပြုခြင်း သို့မဟုတ် အချိန်ကိုက်ဖြတ်ကျော်ခြင်း ဒိုမိန်းအကျိုးသက်ရောက်မှုများကို ဂရုတစိုက်ထည့်သွင်းစဉ်းစားခြင်းမပြုသောအခါတွင် တူညီသောအမှားအယွင်းများ၏ အရင်းအမြစ်တစ်ခုဖြစ်သည်။ အရှိန်အဟုန်ဖြင့် လည်ပတ်သည့်အခါ ဤအမှားမျိုးများသည် အလွန်ပြဿနာတက်နိုင်ပြီး တိကျသောဒေတာပုံစံများ ၎င်းတို့ကိုယ်မိမိ ထင်ရှားလာမှသာ မကြာခဏဆိုသလို ပေါ်လာနိုင်ပါသည်။ အများအားဖြင့် အချိန်ကိုက်ချိုးဖောက်မှု အများအပြားသည် ဤအမျိုးအစားထဲသို့ ကျရောက်ပြီး အတုယူရန် မဖြစ်နိုင်ပါက များသောအားဖြင့် အလွန်ခက်ခဲပါသည်။
အချိန်ကိုက်ချိုးဖောက်မှုများသည် အထူးသဖြင့် circuit တစ်ခုစီအတွက် ပါဝါရထားများစွာပါသော စနစ်များတွင် ပေါင်းစပ်ထားသော circuit များကြားတွင် အချက်ပြခိုင်မာမှုနည်းပါးခြင်းကြောင့်လည်း ဖြစ်နိုင်သည်။ တိကျသောအချက်ပြမှုနည်းပါးခြင်းသည် အချက်ပြဆူညံသံ၊ အပြန်အလှန်စကားပြောဆိုမှု၊ ရောင်ပြန်ဟပ်မှု၊ ပိုလျှံသော loading နှင့် အချိန်ကိုက်ချိုးဖောက်မှုများအဖြစ် မကြာခဏပေါ်လာသည့် Electro-Magnetic Interference (EMI) ပြဿနာများ ဖြစ်ပေါ်နိုင်သည်။ ပါဝါထောက်ပံ့မှုဆိုင်ရာ ပြဿနာများ (အထူးသဖြင့် စနစ်စတင်ချိန် သို့မဟုတ် ပိတ်နေစဉ်) ကဲ့သို့သော ပါဝါထောက်ပံ့မှုဆိုင်ရာ ပြဿနာများသည် ပါဝါထောက်ပံ့မှုအရင်းအမြစ်သို့ အလွယ်တကူ ခြေရာခံလေ့မရှိသော လျှို့ဝှက်ဆန်းကြယ်သော အမှားအယွင်းများ ဖြစ်ပေါ်နိုင်သည်။ ဒီဇိုင်းသည် လုံးဝမှန်ကန်သည့်တိုင် board fabrication ပြဿနာများ မှားယွင်းမှုများ ဖြစ်ပေါ်နိုင်သည်။ မှားယွင်းနေသော ဂဟေအဆစ်များနှင့် မသင့်လျော်သော ချိတ်ဆက်ကိရိယာများ ဥပမာample သည် အမှားအယွင်းများ၏ အရင်းအမြစ်ဖြစ်နိုင်ပြီး အပူချိန် သို့မဟုတ် ဘုတ်တည်နေရာကိုပင် မှီခိုနေနိုင်ပါသည်။ အဆင့်မြင့် FPGA ထုပ်ပိုးမှုနည်းပညာများကိုအသုံးပြုခြင်းသည် printed circuit board မှအချက်ပြမှုများကိုစစ်ဆေးရန်ခက်ခဲစေသည်၊ ထို့ကြောင့်အလိုရှိသော signal ကိုရယူရုံဖြင့်ပြဿနာတက်နိုင်သည်။ မကြာခဏဆိုသလို ဒီဇိုင်းပြဿနာများစွာသည် ချက်ခြင်းအမှားတစ်ခုကို မဖန်တီးတတ်ဘဲ error အမှန်တကယ်ပေါ်လာသည်အထိ ဒီဇိုင်းတစ်ခုလုံး တုန်လှုပ်သွားရမည်ဖြစ်သည်။ မူလအမှားကို မူလအကြောင်းအရင်းသို့ ပြန်လည်ခြေရာခံခြင်းသည် မကြာခဏ စိတ်ရှုပ်စရာ၊ ခက်ခဲပြီး အချိန်ကုန်သော အလုပ်တစ်ခုဖြစ်သည်။
ဟောင်းအတွက်ampဆိုလိုသည်မှာ ဘာသာပြန်ဇယားတစ်ခုတွင် အနည်းငယ်မှားယွင်းနေခြင်းသည် နောက်ပိုင်းတွင် သံသရာများစွာတိုင်အောင် အမှားအယွင်းတစ်ခု ဖြစ်ပေါ်မည်မဟုတ်ပါ။ ဤစာတမ်းတွင် နောက်ပိုင်းတွင် ဆွေးနွေးမည့် ကိရိယာအချို့၊ သီးသန့် အတွင်းပိုင်း အမှားရှာပြင် ဟာ့ဒ်ဝဲကို အသုံးပြုသည့် ဤ 'bug ရှာဖွေခြင်း' ကို ပိုမိုမြန်ဆန်လွယ်ကူစေရန်အတွက် အထူးရည်ရွယ်ပါသည်။ ဤကိရိယာများ၏အသေးစိတ်အချက်အလက်များကိုမလေ့လာမီ၊ advan ကိုပိုမိုနားလည်နိုင်စေရန်အတွက် လူကြိုက်များသောဆော့ဖ်ဝဲလ်အခြေခံသည့်အမှားပြင်ဆင်ခြင်းနည်းပညာကို ဦးစွာကြည့်ရှုကြပါစို့။tages နှင့် disadvantagအမှားရှာပြင်ခြင်းအတွက် simulation ကိုအသုံးပြုခြင်း။
Debugging အတွက် Simulation ကိုအသုံးပြုခြင်း။
ပုံမှန်အားဖြင့် ဒီဇိုင်းသရုပ်ဖော်မှုတစ်ခုတွင်၊ ဒီဇိုင်းအတွင်းနှင့် အပြင်ဘက်တွင် လက်တွေ့ဘဝအစိတ်အပိုင်းအားလုံးကို စံ CPU ပေါ်တွင် စဉ်ဆက်မပြတ်လုပ်ဆောင်သည့် ဆော့ဖ်ဝဲလ်လုပ်ငန်းစဉ်များအဖြစ် သင်္ချာနည်းဖြင့် စံနမူနာပြုထားသည်။ ဒီဇိုင်းတွင် လှုံ့ဆော်မှု အများအပြားကို အသုံးချခြင်းနှင့် ပေါင်းစပ်ထားသော ဒီဇိုင်းများ ထွက်ပေါ်လာခြင်းအပေါ် မျှော်မှန်းထားသော ရလဒ်ကို စစ်ဆေးခြင်းသည် အထင်ရှားဆုံး ဒီဇိုင်းအမှားအယွင်းများကို ဖမ်းမိရန် လွယ်ကူသော နည်းလမ်းတစ်ခုဖြစ်သည်။ ပုံမှန် simulation run ကိုပြသသည့်ဝင်းဒိုးကိုအောက်တွင်ပုံ 1 တွင်ပေးထားသည်။ ရှင်းလင်းသော advantage of simulation verses သည် hardware-based debugging ဖြစ်ပြီး၊ simulation ကို software တွင် လုပ်ဆောင်နိုင်သည်- အမှန်တကယ် hardware-based design နှင့် testbench မလိုအပ်ပါ။ Simulation သည် မှားယွင်းနေသော သတ်မှတ်ချက်များ နှင့် ဆက်စပ်နေသည့် အထူးသဖြင့် ဒီဇိုင်းအမှားများစွာကို လျင်မြန်စွာဖမ်းဆုပ်နိုင်သည်၊ အထူးသဖြင့် မှားယွင်းနေသော သတ်မှတ်ချက်များ၊ အင်တာဖေ့စ်လိုအပ်ချက်များကို နားလည်မှုလွဲမှားမှု၊ လုပ်ဆောင်ချက်အမှားအယွင်းများနှင့် ရိုးရှင်းသော လှုံ့ဆော်မှု vector များမှတစ်ဆင့် အလွယ်တကူသိရှိနိုင်သော အခြား 'စုစုပေါင်း' အမှားအမျိုးအစားများစွာကို လျင်မြန်စွာဖမ်းမိနိုင်သည်။
ဒီဇိုင်နာအတွက် ကျယ်ပြန့်သော လှုံ့ဆော်မှု ပေါင်းစပ်မှုများ ရရှိပြီး ထွက်ပေါ်လာသော ရလဒ်များကို ကောင်းစွာ သိထားသောအခါတွင် သရုပ်သကန်သည် အထူးထိရောက်ပါသည်။ ဤကိစ္စများတွင်၊ Simulation သည် ဒီဇိုင်းတစ်ခု၏ အလုံးစုံနီးပါး စမ်းသပ်မှုကို ပြုလုပ်နိုင်သည်။ ကံမကောင်းစွာဖြင့်၊ ဒီဇိုင်းအများစုသည် ကျယ်ပြန့်သောစမ်းသပ်ခန်းများသို့ အလွယ်တကူဝင်ရောက်ခွင့်မရှိသည့်အပြင် ၎င်းတို့ကိုဖန်တီးသည့်လုပ်ငန်းစဉ်သည် အချိန်ကုန်နိုင်သည်။ ဒီဇိုင်း၏ 100% အကျုံးဝင်သည့် စမ်းသပ်မှုအစုံကို ဖန်တီးခြင်းသည် ကြီးမားသော FPGA အခြေခံ ဒီဇိုင်းများအတွက် မဖြစ်နိုင်သလောက်ဖြစ်ပြီး ဒီဇိုင်း၏ အဓိကအစိတ်အပိုင်းများကို ဖုံးအုပ်ရန် တိုတိုဖြတ်တောက်မှုများကို အသုံးပြုရမည်ဖြစ်သည်။ သရုပ်ဖော်ခြင်းအတွက် နောက်ထပ်အခက်အခဲတစ်ခုမှာ ၎င်းသည် 'အစစ်အမှန်ကမ္ဘာ' အကောင်အထည်ဖော်မှုမဟုတ်သည့်အပြင် ပြိုင်တူမညီသောဖြစ်ရပ်များ၊ မြန်နှုန်းဖြင့် စနစ်တုံ့ပြန်မှုများ သို့မဟုတ် အချိန်ကိုက်ချိုးဖောက်မှုများကို ဖမ်းဆုပ်၍မရခြင်းကြောင့်ဖြစ်သည်။ နောက်ဆုံးတွင်၊ သရုပ်ပြခြင်းလုပ်ငန်းစဉ်သည် အလွန်နှေးကွေးနိုင်ပြီး ထပ်လုပ်ခြင်းများစွာလိုအပ်ပါက တုပခြင်းမှာ အချိန်အကြာဆုံးဖြစ်လာကာ မကြာခဏဆိုသလို ဖွံ့ဖြိုးတိုးတက်မှုလုပ်ငန်းစဉ်၏ အကုန်အကျအများဆုံးအပိုင်းဖြစ်သည်။
အခြားရွေးချယ်စရာတစ်ခုအနေဖြင့် (သို့မဟုတ် သရုပ်ဖော်ခြင်းအပြင်) FPGA ဒီဇိုင်နာများမှ ၎င်းတို့သည် စက်အတွင်းရှိ သော့အချက်ပြမှုများကို စောင့်ကြည့်ထိန်းချုပ်နိုင်ရန် FPGA ဒီဇိုင်းတွင် အမှားရှာပြင်သည့် ဟာ့ဒ်ဝဲကို ထည့်သွင်းနိုင်ကြောင်း တွေ့ရှိခဲ့သည်။ ဤနည်းပညာများကို မူလက ad-hoc ချဉ်းကပ်မှုများအဖြစ် တီထွင်ခဲ့သော်လည်း စံဟာ့ဒ်ဝဲအမှားရှာပြင်နည်းဗျူဟာအဖြစ် တဖြည်းဖြည်း ဖွံ့ဖြိုးလာခဲ့သည်။ ဤဆားကစ်အတွင်း အမှားရှာပြင်နိုင်စွမ်းကို အသုံးပြုခြင်းသည် သိသာထင်ရှားသော advan ကို ပေးဆောင်သည်။tagFPGA အခြေခံ ဒီဇိုင်းများအတွက် es နှင့် နောက်အပိုင်းတွင် အသုံးအများဆုံး ဗျူဟာသုံးရပ်နှင့် ၎င်းတို့၏ advan အမျိုးမျိုးကို လေ့လာပါမည်။tages နှင့် disadvantages
FPGAs အတွက် အဖြစ်များသော ပတ်လမ်းအတွင်း အမှားရှာနည်းများ
FPGAs တွင် ပတ်လမ်းအတွင်း အမှားအယွင်းလုပ်နိုင်စွမ်းကို အကောင်အထည်ဖော်ရန် အသုံးအများဆုံးနည်းပညာများသည် မြှုပ်သွင်းထားသော ယုတ္တိဗေဒခွဲခြမ်းစိတ်ဖြာမှုတစ်ခု၊ ပြင်ပစမ်းသပ်ကိရိယာများ သို့မဟုတ် FPGA အထည်အလိပ်အတွင်း ထည့်သွင်းထားသော သီးခြားအချက်ပြစုံစမ်းခြင်း ဟာ့ဒ်ဝဲကို အသုံးပြုသည်။ ထည့်သွင်းထားသော ယုတ္တိဗေဒခွဲခြမ်းစိတ်ဖြာမှုအား ပုံမှန်အားဖြင့် FPGA အထည်ကို အသုံးပြု၍ ဒီဇိုင်းတွင် ထည့်သွင်းထားသည်။ JTAG အပေါက်ကို ခွဲခြမ်းစိတ်ဖြာသူထံ ဝင်ရောက်ရန် အသုံးပြုပြီး ဖမ်းယူထားသော အချက်အလက်ကို PC ပေါ်တွင် ပြသနိုင်သည်။ ပြင်ပစမ်းသပ်ကိရိယာကို အသုံးပြုသောအခါ၊ စမ်းသပ်မှုအောက်တွင် FPGA ဒီဇိုင်းကို ပြုပြင်ပြီး ရွေးချယ်ထားသော အတွင်းပိုင်း FPGA အချက်ပြမှုများကို အထွက်ပင်များဆီသို့ လမ်းကြောင်းပြောင်းသွားစေရန်။ ထို့နောက် အဆိုပါ pin များကို ပြင်ပစမ်းသပ်ကိရိယာများမှတစ်ဆင့် ကြည့်ရှုနိုင်သည်။ သီးခြား signal probe ဟာ့ဒ်ဝဲကိုအသုံးပြုသောအခါ၊ အတွင်းပိုင်းအချက်ပြမှုများကို ကျယ်ပြန့်စွာရွေးချယ်နိုင်သည် ။ အချို့သော probe အကောင်အထည်ဖော်မှုများကို မှတ်ပုံတင်ရန် သို့မဟုတ် မှတ်ဉာဏ်တည်နေရာများကို အမှားရှာပြင်နိုင်စွမ်း ပိုမိုမြှင့်တင်ရန် စာရေးရန်ပင် အသုံးပြုနိုင်သည်။ Advan မှာ အသေးစိတ်ကြည့်ရအောင်tages နှင့် disadvantages ဒီနည်းပညာတစ်ခုစီကို ကြည့်ပြီး ex ကိုကြည့်ပါ။ampဤကွဲပြားခြားနားသောချဉ်းကပ်မှုများသည် အလုံးစုံ အမှားရှာပြင်ခြင်းအချိန်ကို မည်သို့အကျိုးသက်ရောက်နိုင်သည်ကို ကြည့်ရှုရန် ဒီဇိုင်းဆွဲပါ။
In-Circuit FPGA Debug-Embedded Logic Analyzer
ထည့်သွင်းထားသော လော့ဂျစ်ခွဲခြမ်းစိတ်ဖြာသူ၏ အယူအဆမှာ FPGAs ကို ပထမဆုံးအသုံးပြုသောအခါ ဒီဇိုင်နာများ အကောင်အထည်ဖော်ခဲ့သော ad-hoc အတွင်းပိုင်း အမှားရှာပြင်နိုင်စွမ်း၏ တိုက်ရိုက်ရလဒ်ဖြစ်သည်။ ထည့်သွင်းထားသော ယုတ္တိဗေဒခွဲခြမ်းစိတ်ဖြာသူများသည် စွမ်းရည်အသစ်များကို ပေါင်းထည့်ကာ ၎င်းတို့၏ကိုယ်ပိုင်ခွဲခြမ်းစိတ်ဖြာမှုကို တီထွင်ရန် ဒီဇိုင်နာအတွက် လိုအပ်ချက်ကို ဖယ်ရှားခဲ့သည်။ FPGA အများစုသည် ဤစွမ်းရည်များကို ပေးဆောင်ကြပြီး တတိယအဖွဲ့အစည်းများသည် စံခွဲခြမ်းစိတ်ဖြာမှုများကို ပေးဆောင်သည် (Identify®၊ Synopsys မှ လူသိများသော ဟောင်းတစ်ဦးဖြစ်သည်။ample) ကုန်ထုတ်စွမ်းအားကို ပိုမိုတိုးတက်ကောင်းမွန်လာစေရန် အဆင့်မြင့်ကိရိယာများနှင့် လွယ်ကူစွာ ချိတ်ဆက်နိုင်သည်။
ပုံ 2 တွင်ဖော်ပြထားသည့်အတိုင်း တွေးခေါ်မှုဆိုင်ရာခွဲခြမ်းစိတ်ဖြာမှုလုပ်ဆောင်နိုင်စွမ်းကို FPGA ထည်နှင့်ထည့်သွင်းထားသောမှတ်ဉာဏ်ဘလောက်များကိုအသုံးပြု၍ ဒီဇိုင်းတွင်ထည့်သွင်းထားသည်။ ရှုပ်ထွေးသောအချက်ပြတုံ့ပြန်မှုများကိုလွယ်ကူစွာရွေးချယ်ပြီးဖမ်းယူနိုင်စေရန်ဖန်တီးထားသောအရင်းအမြစ်များကိုဖန်တီးထားသည်။ ထိန်းချုပ်မှုနှင့် ဒေတာလွှဲပြောင်းခြင်းအတွက် ခွဲခြမ်းစိတ်ဖြာသူထံ ဝင်ရောက်ခြင်းကို ပုံမှန်အားဖြင့် စံ J မှတဆင့် လုပ်ဆောင်သည်။TAG အင်တာဖေ့စ်လိုအပ်ချက်များကိုရိုးရှင်းစေရန် port ။ ဖမ်းယူထားသော ဒေတာကို အများအားဖြင့် အသုံးပြု၍ PC တွင် ပြသနိုင်သည်။ viewဆော့ဖ်ဝဲလ်တွင် ပါဝင်ပြီး ပုံမှန်အားဖြင့် ယုတ္တိဗေဒ simulator လှိုင်းပုံသဏ္ဍာန်အထွက်ကို အလင်းပြန်စေသည်။ viewing စတိုင်။
အာဗန်tagဤချဉ်းကပ်မှု၏ အကြောင်းရင်းမှာ စံ J မျှသာဖြစ်ပြီး နောက်ထပ် FPGA I/O pin များကို အသုံးမပြုပါ။TAG အချက်ပြမှုများ။ ထည့်သွင်းထားသော ယုတ္တိဗေဒခွဲခြမ်းစိတ်ဖြာသူ IP cores များသည် များသောအားဖြင့် အတော်လေးစျေးသက်သာပြီး အချို့ကိစ္စများတွင် ရှိပြီးသား FPGA ပေါင်းစပ်မှု သို့မဟုတ် simulation ကိရိယာများအတွက် ရွေးချယ်စရာတစ်ခုဖြစ်နိုင်သည်။ အချို့ကိစ္စများတွင်၊ မြှုပ်သွင်းထားသော လော့ဂျစ်ခွဲခြမ်းစိတ်ဖြာသူသည် ပိုအဆင်ပြေပါက အသုံးမပြုသော I/Os များတွင် အပိုရလဒ်များကို ပေးစွမ်းနိုင်သည်။ Disadvan တွေထဲက တစ်ခုပါ။tagဤချဉ်းကပ်မှုတွင် FPGA အရင်းအမြစ်များ အများအပြား လိုအပ်သည်။ အထူးသဖြင့်၊ သဲလွန်စ buffers ကိုအသုံးပြုပါက၊ ရရှိနိုင်သောပိတ်ဆို့မှတ်ဉာဏ်အရေအတွက်ကို လျော့နည်းစေမည်ဖြစ်သည်။ ကျယ်ပြောသော ကြားခံတစ်ခု လိုအပ်ပါက ၎င်းသည် memory depth နှင့်လည်း အပေးအယူဖြစ်လိမ့်မည် (ပို၍မမ်မိုရီကိုအသုံးပြုခြင်းကြောင့် ပိုတိမ်သောမှတ်ဉာဏ်အတိမ်အနက်ကိုဖြစ်ပေါ်စေသည်)—ကြီးမားသောအငြင်းပွားမှုတစ်ခုဖြစ်သည်။tage သေးငယ်သောကိရိယာများကိုအသုံးပြုသောအခါ။ ဤနည်းပညာ၏ အကြီးမားဆုံးအားနည်းချက်မှာ စုံစမ်းစစ်ဆေးမှုနေရာချထားမှုကို ချိန်ညှိမှုပြုလုပ်သည့်အခါတိုင်း၊ ဒီဇိုင်းကို ပြန်လည်စုစည်းပြီး ပြန်လည်အစီအစဉ်ဆွဲရန် လိုအပ်ပါသည်။ ကြီးမားသော စက်ကိရိယာကို အသုံးပြုသောအခါ ဤလုပ်ငန်းစဉ်သည် အချိန်များစွာ ကြာနိုင်သည်။ ဒီဇိုင်းတွင် signal probes များထည့်ထားပုံကြောင့် signal timing ဆက်ဆံရေးကို ဆက်စပ်ရန် ခက်ခဲနိုင်သည်။ ထို့အပြင်၊ signal probes များကြားနှောင့်နှေးမှုများသည် တသမတ်တည်းမရှိသောကြောင့် အချိန်ကိုက်ဆက်ဆံရေးများကို နှိုင်းယှဉ်ရန်ခက်ခဲပါသည်။ ၎င်းသည် မတူညီသော အချိန်ဒိုမိန်းများမှ အပြိုင်အဆိုင်အချက်ပြမှုများ သို့မဟုတ် အချက်ပြမှုများကို နှိုင်းယှဉ်သည့်အခါ အထူးအခက်အခဲတစ်ခုဖြစ်သည်။
In-Circuit FPGA အမှားအယွင်း- ပြင်ပစမ်းသပ်ကိရိယာ
ပြင်ပစမ်းသပ်ကိရိယာများနှင့် တွဲဖက်၍ ပတ်လမ်းအတွင်း အမှားအယွင်းကုဒ်ကို အသုံးပြုခြင်းသည် စနစ်စမ်းသပ်မှုအတွက် ပြင်ပ logic ခွဲခြမ်းစိတ်ဖြာမှုအား ရရှိနိုင်ပြီးဖြစ်သည့်အချိန်တွင် သဘာဝအတိုင်း ဖွံ့ဖြိုးတိုးတက်လာခြင်းဖြစ်သည်။ ပုံ 3 တွင်ပြထားသည့်အတိုင်း အတွင်းပိုင်းစမ်းသပ်မှုအချက်ပြမှုများကို ခွဲခြားသတ်မှတ်ပြီး ရွေးချယ်ရန် ရိုးရှင်းသော အမှားရှာကုဒ်အချို့ကို ဖန်တီးခြင်းဖြင့် ၎င်းတို့အား FPGA I/Os တွင် အသုံးချခြင်းဖြင့်၊ ခွဲခြမ်းစိတ်ဖြာသူ၏အဆင့်မြင့်စွမ်းဆောင်ရည်များ (ဥပမာ ကြီးမားသောခြေရာခံကြားခံများ၊ ရှုပ်ထွေးသောအစပျိုးခြင်းအစီအစဉ်များနှင့် အများအပြားကို အသုံးချနိုင်သည် viewing options) ရိုးရှင်းသော်လည်း အစွမ်းထက်သော အမှားရှာပြင်ပတ်ဝန်းကျင်များကို ဖန်တီးရန်။ အဆင့်မြင့် triggering ရွေးစရာများအတွက် ပိုမိုရှုပ်ထွေးသော ဆားကစ်အတွင်းစွမ်းရည်များ လိုအပ်သော output အရေအတွက်ကို လျှော့ချနိုင်သည်။ ဟောင်းအတွက်ampထို့ကြောင့်၊ ကျယ်ပြန့်သောဘတ်စ်ကားပေါ်တွင် သီးခြားလိပ်စာများကို ရွေးချယ်ခြင်းသည် ပြင်ပပင်နံပါတ်များ လိုအပ်ပါက တားမြစ်နိုင်သည်။
အတွင်းပိုင်း FPGA လော့ဂျစ်ကို အသုံးပြုခြင်းသည် I/O လိုအပ်ချက်များကို သိသိသာသာ လျှော့ချပေးပြီး ပိုမိုရှုပ်ထွေးသော ပြဿနာများကို အမှားရှာရန်အတွက် သီးခြားလိပ်စာပုံစံများ (ခေါ်ဆိုခြင်းနှင့် ပြန်ပေးသည့် အစီအစဉ်ဖြစ်နိုင်သည်) ကိုပင် ရှာဖွေနိုင်သည်။ သာမန်အသုံးပြုသူ အင်တာဖေ့စ်ကို ရနိုင်ပါက၊ ၎င်းသည် သင်ယူမှုမျဉ်းကို ရိုးရှင်းစေပြီး ကုန်ထုတ်စွမ်းအားကို မြှင့်တင်ပေးနိုင်သည်။
အာဗန်tagဤချဉ်းကပ်မှုသည် ပြင်ပစမ်းသပ်ကိရိယာများ၏ ကုန်ကျစရိတ်ကို တိုးမြင့်စေသောကြောင့် ၎င်းသည် ထပ်လောင်းကိရိယာကုန်ကျစရိတ် မရှိပါ။ အချို့သော အမှားရှာဆားကစ် IP cores များကို ပစ္စည်းထုတ်လုပ်သူများ သို့မဟုတ် FPGA ထုတ်လုပ်သူများထံမှ ရရှိနိုင်ပြီး အလွန်သက်သာသော သို့မဟုတ် အခမဲ့ပင်ဖြစ်နိုင်သည်။ အချက်ပြရွေးချယ်မှု ယုတ္တိဗေဒကို အကောင်အထည်ဖော်ရန် လိုအပ်သော FPGA ရင်းမြစ်ပမာဏသည် အလွန်သေးငယ်ပြီး trace function ကို ပြင်ပ logic analyzer ကို အသုံးပြု၍ block memory များမလိုအပ်ပါ။ ရွေးချယ်ခြင်းဆိုင်ရာ ယုတ္တိဗေဒသည် စျေးမကြီးသောကြောင့်၊ ကျယ်ပြန့်သော အစပျိုးခြင်းရှိသော ချန်နယ်အများအပြားကိုလည်း ပံ့ပိုးပေးနိုင်ပါသည်။ လော့ဂျစ်ခွဲခြမ်းစိတ်ဖြာသူသည် အချိန်ကိုက်မုဒ်နှင့် အချို့သော အချိန်ကိုက်ပြဿနာများကို သီးခြားခွဲထုတ်ရာတွင် ကူညီပေးသည့် နိုင်ငံတော်မုဒ်နှစ်ခုလုံးတွင် လုပ်ဆောင်နိုင်သည်။
အယုတ်တမာtagဤချဉ်းကပ်မှုသည် ပရောဂျက်အတွက် ခွဲဝေမချထားရသေးပါက လော့ဂျစ်ခွဲခြမ်းစိတ်ဖြာကိရိယာကို ဝယ်ယူရန် လိုအပ်မှုပါ၀င်သည်။ ဤအယုတ်တမာtage သည် သာဓကများစွာတွင် ဤချဉ်းကပ်မှုကို တွန်းလှန်ရန် လုံလောက်ပေလိမ့်မည်။ သို့သော်၊ ကုန်ကျစရိတ်နည်းသော ယုတ္တိဗေဒခွဲခြမ်းစိတ်ဖြာမှုရွေးချယ်စရာအချို့သည် ပီစီ သို့မဟုတ် တက်ဘလက်ကို ခင်းကျင်းပြသရန်အတွက် အသုံးပြုသည့် ရရှိနိုင်ပြီဖြစ်ပြီး၊ ဤရွေးချယ်မှုသည် ရိုးရှင်းသည့်အမှားပြင်ဆင်မှုလိုအပ်ချက်များအတွက် များစွာကုန်ကျစရိတ်သက်သာကြောင်း သတိပြုပါ။
FPGA pins အရေအတွက်သည် အခြား disadvan ဖြစ်နိုင်သည်။tage နှင့် ကျယ်ပြန့်သောဘတ်စ်ကားများကို သတိပြုရန်လိုအပ်ပါက board layout အတွက် သိသာထင်ရှားသောအစီအစဥ်နှင့် debug connectors များထပ်ထည့်ရန် လိုအပ်ပါသည်။ ဤလိုအပ်ချက်သည် ဒီဇိုင်းအဆင့်တွင် အစောဆုံးခန့်မှန်းရန် အခက်ခဲဆုံးဖြစ်ပြီး အခြားမလိုလားအပ်သော ရှုပ်ထွေးမှုများဖြစ်သည်။ စမ်းသပ်မှုအသစ်တစ်ခုစီ လိုအပ်လာသောအခါတွင် ထည့်သွင်းထားသော လော့ဂျစ်ခွဲခြမ်းစိတ်ဖြာသူနှင့် ဆင်တူသော ပြင်ပစမ်းသပ်မှုဗျူဟာသည် ဒီဇိုင်းကို ပြန်လည်ပေါင်းစည်းခြင်းနှင့် ပြန်လည်ပရိုဂရမ်ပြုလုပ်ခြင်း လိုအပ်ပါသည်။
ဘုံအငြင်းပွားမှုtagဤနည်းပညာနှစ်ခု၏--chip ရင်းမြစ်များကိုအသုံးပြုခြင်း (ဒီဇိုင်း၏အချိန်ကိုက်စွမ်းဆောင်ရည်နှင့် ထပ်လောင်းအမှားရှာပြင်ခြင်းဆိုင်ရာလိုအပ်ချက်များကိုဖန်တီးနိုင်သည်)၊ ဒီဇိုင်းကိုပြန်လည်ပေါင်းစည်းရန်နှင့် ပြန်လည်ပရိုဂရမ်ပြုလုပ်ရန်လိုအပ်ခြင်း (နာရီ သို့မဟုတ် နေ့ရက်များအထိ အမှားရှာပြင်သည့်အချိန်ဇယားတွင်ထည့်သွင်းနိုင်သည့်) အလားအလာစမ်းသပ်မှုအခြေအနေများကိုဖော်ထုတ်ရန်အတွက် လိုအပ်သော ရှေ့ပြေးအစီအစဉ်ရေးဆွဲခြင်းနှင့် ဤထပ်တိုးချစ်ပ် I/O အရင်းအမြစ်များကိုအသုံးပြုခြင်းသည် ချဉ်းကပ်မှုမလိုအပ်ဘဲ အားနည်းချက်များကိုဖန်တီးပေးပါသည်။ တုံ့ပြန်မှုတစ်ခုမှာ အချို့သောစက်ပစ္စည်းများတွင် FPGA ထည်သို့ သီးသန့် debug လော့ဂျစ်ကို ပေါင်းထည့်ခြင်းဖြစ်သည်။ ဟာ့ဒ်ဝဲစုံစမ်းစစ်ဆေးမှုများကို အသုံးပြု၍ ပတ်လမ်းအတွင်း အမှားရှာပြင်ခြင်းမှာ ရလဒ်ဖြစ်သည်။
In-Circuit FPGA အမှားအယွင်းများ – ဟာ့ဒ်ဝဲစုံစမ်းစစ်ဆေးမှုများ
ဟာ့ဒ်ဝဲစုံစမ်းစစ်ဆေးမှုများကိုအသုံးပြုခြင်းသည် FPGAs အတွက် ဆားကစ်အတွင်းအမှားပြင်ဆင်ခြင်းနည်းပညာများကို သိသိသာသာရိုးရှင်းစေသည်။ ဤနည်းပညာကို SmartFusion2®SoC FPGA နှင့် IGLOO®2 FPGA စက်များတွင် Live Probe အင်္ဂါရပ်အဖြစ် အကောင်အထည်ဖော်ပြီး မည်သည့်ယုတ္တိဗေဒဒြပ်စင်မှတ်ပုံတင်ဘစ်၏ထွက်ရှိမှုကို စောင့်ကြည့်ရန် FPGA ထည်သို့ သီးသန့်စုံစမ်းစစ်ဆေးမှုလိုင်းများကို ပေါင်းထည့်သည်။ ပုံ 4 တွင် ပြထားသည့်အတိုင်း block diagram တွင် hardware probe များကို probe channels A နှင့် B နှစ်ခုတွင်ရနိုင်သည်။
ရွေးချယ်ထားသော မှတ်ပုံတင်ထားသော အထွက်များ (probe point) သည် ပုံ၏အောက်ခြေရှိ ရင်းမြစ်တစ်ခုကဲ့သို့ပင်၊ probe ချန်နယ်နှစ်ခုအထက်တွင် လမ်းကြောင်းပြောင်းသွားပြီး ရွေးချယ်ပါက A သို့မဟုတ် B ချန်နယ်သို့ အသုံးချနိုင်သည်။ ထို့နောက် ဤအချိန်နှင့်တစ်ပြေးညီ ချန်နယ်အချက်ပြမှုများကို စက်ပစ္စည်းပေါ်ရှိ သီးခြား Probe A နှင့် Probe B ပင်များထံ ပေးပို့နိုင်ပါသည်။ Probe A နှင့် Probe B အချက်ပြမှုများကို မြှုပ်သွင်းထားသော ယုတ္တိဗေဒခွဲခြမ်းစိတ်ဖြာသူထံသို့ အတွင်းပိုင်းသို့ ပေးပို့နိုင်သည်။
probe pins များ၏ အချိန်ကိုက်လက္ခဏာများသည် ပုံမှန်ဖြစ်ပြီး probe point တစ်ခုမှ နောက်တစ်ခုသို့ ပေါ့လျော့စွာ သွေဖည်မှုရှိနေသဖြင့် real-time signals များ၏ အချိန်ကိုက်လက္ခဏာများကို နှိုင်းယှဉ်ရန် ပိုမိုလွယ်ကူစေကြောင်း သတိပြုပါ။ ဒေတာများကို 100MHz အထိ ဖမ်းယူနိုင်ပြီး ပစ်မှတ်ဒီဇိုင်းအများစုအတွက် သင့်လျော်သည်။
အရေးအကြီးဆုံးအချက်မှာ probe point တည်နေရာများကို အကောင်အထည်ဖော်ထားသော ဒီဇိုင်း၏တစ်စိတ်တစ်ပိုင်းအဖြစ် ၎င်းတို့ကို မရွေးချယ်ထားသောကြောင့် (၎င်းတို့ကို FPGA ပေါ်တွင် ဒီဇိုင်းလုပ်ဆောင်နေချိန်တွင် သီးခြား hardware ဖြင့် ရွေးချယ်ထားသည်)၊ စက်ပစ္စည်းသို့ ရွေးချယ်မှုဒေတာကို ပေးပို့ရုံဖြင့် လျင်မြန်စွာပြောင်းလဲနိုင်သည်။ ဒီဇိုင်းပြန်လည်ပေါင်းစည်းခြင်းနှင့် ပြန်လည်ပရိုဂရမ်ရေးဆွဲခြင်း မလိုအပ်ပါ။
Live Probe စွမ်းရည်ကို ပိုမိုရိုးရှင်းစွာအသုံးပြုရန်၊ ဆက်စပ် အမှားရှာပြင်ဆော့ဖ်ဝဲတူးလ်သည် အလိုအလျောက်ထုတ်ပေးသည့် အမှားရှာပြင်မှုတစ်ခုမှတစ်ဆင့် စူးစမ်းစစ်ဆေးခြင်းဆိုင်ရာ အချက်ပြတည်နေရာအားလုံးကို ဝင်ရောက်ကြည့်ရှုနိုင်သည် file. ပုံ 5 တွင်ပြထားသည့်အတိုင်း၊ signal name ကို signal list မှရွေးချယ်ပြီး လိုချင်သော channel သို့ အသုံးချနိုင်သည်။ ဒီဇိုင်းကို လုပ်ဆောင်နေချိန်၌ပင် ၎င်းကို ဒီဇိုင်းတွင်းရှိ စစ်ဆေးမှုလုပ်ဆောင်ချက်သည် ချောမွေ့ပြီး အလွန်ထိရောက်မှုရှိသည်။
အခြေအနေများစွာတွင်၊ Live Probe ကဲ့သို့ ဟာ့ဒ်ဝဲစုံစမ်းစစ်ဆေးနိုင်စွမ်းကို ယခင်က ဖော်ပြထားသည့် မြှုပ်သွင်းထားသော ယုတ္တိဗေဒခွဲခြမ်းစိတ်ဖြာချက်နှင့် ပြင်ပစမ်းသပ်မှုနည်းစနစ်များနှင့် တွဲဖက်အသုံးပြုနိုင်ပါသည်။
ပုံ 6 တွင်ပြထားသည့်အတိုင်း၊ Live Probe သည် 'ပျံသန်းနေသော' အချက်ပြမှုများကို ရွေးချယ်ရန် စွမ်းရည်သည် ဒီဇိုင်းကို ပြန်လည်ပေါင်းစည်းရန်မလိုအပ်ဘဲ စောင့်ကြည့်မှုအောက်တွင် အချက်ပြမှုများကို လျင်မြန်လွယ်ကူစွာ ပြောင်းလဲနိုင်စေသည်။ ပြင်ပ ယုတ္တိဗေဒခွဲခြမ်းစိတ်ဖြာသူ သို့မဟုတ် နယ်ပယ်သည် ပုံ၏ညာဘက်အပေါ်ပိုင်းရှိ ပုံ၏အပေါ်ဘက်ညာဘက်ခြမ်းတွင် သရုပ်ဖော်ထားသည့်အတိုင်း စုံစမ်းထောက်လှမ်းသည့်အထွက်ပေါက် pins များကို အလွယ်တကူကြည့်ရှုနိုင်သည်။ တနည်းအားဖြင့် (သို့မဟုတ် ထို့အပြင်) အတွင်းပိုင်းလော့ဂျစ်ခွဲခြမ်းစိတ်ဖြာသူ (ပုံတွင်ပြထားသည့် ILA Identify block) ကို probe pin များကို စောင့်ကြည့်လေ့လာရန် အသုံးပြုနိုင်သည်။ probe အချက်ပြမှုများကို ILA မှဖမ်းယူနိုင်ပြီး waveform window တွင် စောင့်ကြည့်လေ့လာနိုင်ပါသည်။ ပစ်မှတ်ဒီဇိုင်းကို ပြန်လည်ပေါင်းစည်းရန်မလိုအပ်ဘဲ စူးစမ်းလေ့လာသည့်နေရာများကို ပြောင်းလဲနိုင်သည်။
အစပျိုးခြင်းနှင့် ခြေရာခံခြင်းအတွက် ထပ်လောင်းစွမ်းရည်များကို probe လုပ်ဆောင်နိုင်စွမ်းကို မြှင့်တင်ရန်အတွက် အသုံးပြုနိုင်ပြီး ရှုပ်ထွေးသော ဒီဇိုင်းပြဿနာများကိုပင် ရှာဖွေတွေ့ရှိရန် လွယ်ကူစေကြောင်း သတိပြုပါ။
နောက်ထပ် ဟာ့ဒ်ဝဲ အမှားရှာပြင်နိုင်စွမ်းကို SmartFusion2 SoC FPGA နှင့် IGLOO2 FPGA စက်များတွင်လည်း ရနိုင်သည်။ Active Probe ဟုခေါ်သော ဤစွမ်းရည်များထဲမှ တစ်ခုသည် မည်သည့် လော့ဂျစ်ဒြပ်စင်သို့ မှတ်ပုံတင်ဘစ်ကိုမဆို ဒိုင်းနမစ်နှင့် အပြိုင်အဆိုင် ဖတ်နိုင် သို့မဟုတ် စာရေးနိုင်သည်။ နာရီစက်ဝန်းတစ်ခုအတွက် ရေးထားသောတန်ဖိုးသည် ဆက်လက်တည်ရှိနေသောကြောင့် ပုံမှန်လုပ်ဆောင်မှုကို ဆက်လက်လုပ်ဆောင်နိုင်ပြီး ၎င်းကို အလွန်တန်ဖိုးရှိသော အမှားရှာပြင်သည့်ကိရိယာတစ်ခုအဖြစ် ဖန်တီးထားသည်။ Active Probe သည် အတွင်းအချက်ပြမှုကို လျင်မြန်စွာ စောင့်ကြည့်လိုလျှင် (၎င်းသည် ပြန်လည်သတ်မှတ်ခြင်းကဲ့သို့ အချက်ပြအချက်ပြမှုကဲ့သို့ တက်ကြွမှုရှိမရှိ စစ်ဆေးရန်) သို့မဟုတ် probe point သို့ စာရေးခြင်းဖြင့် ယုတ္တိဗေဒလုပ်ဆောင်ချက်ကို အမြန်စမ်းသပ်ရန် လိုအပ်ပါက၊ Active Probe သည် အထူးစိတ်ဝင်စားဖွယ်ဖြစ်ပါသည်။
(ထိန်းချုပ်စီးဆင်းမှုပြဿနာကို ခွဲထုတ်ရန် input value တစ်ခုကို အမြန်သတ်မှတ်ခြင်းဖြင့် state machine transition တစ်ခုကို စတင်ရန် ဖြစ်နိုင်သည်)။
Microsemi မှ ပံ့ပိုးပေးသော နောက်ထပ်အမှားရှာနိုင်စွမ်းမှာ Memory Debug ဖြစ်သည်။ ဤအင်္ဂါရပ်သည် ဒီဇိုင်နာအား ရွေးချယ်ထားသော FPGA ထည် SRAM ဘလောက်တစ်ခုသို့ ဒိုင်းနမစ်နှင့် အပြိုင်အဆိုင်ဖတ်ရန် သို့မဟုတ် စာရေးနိုင်စေပါသည်။ Debug Tool (ပုံ 7) ၏ ဖန်သားပြင်ရိုက်ချက်တွင် ပြထားသည့်အတိုင်း Memory Blocks တက်ဘ်ကို ရွေးချယ်သည့်အခါ အသုံးပြုသူက ဖတ်လိုသော memory ကို ရွေးချယ်နိုင်ပြီး memory ၏လျှပ်တစ်ပြက်ရိုက်ယူမှုကို လုပ်ဆောင်နိုင်သည်၊ မှတ်ဉာဏ်တန်ဖိုးများကို မွမ်းမံပြင်ဆင်ပြီးနောက် တန်ဖိုးများကို စက်သို့ ပြန်လည်ရေးသားနိုင်ပါသည်။ ၎င်းသည် တွက်ချက်ခြင်းဆိုင်ရာ ခြစ်ရာကွက်အတွက် သို့မဟုတ် မြှုပ်သွင်းထားသော CPU မှ လုပ်ဆောင်သည့် ကုဒ်အတွက် ဆက်သွယ်ရေးဆိပ်ကမ်းများတွင် အသုံးပြုသည့် ဒေတာကြားခံများကို စစ်ဆေးခြင်း သို့မဟုတ် သတ်မှတ်ခြင်းအတွက် အထူးအသုံးဝင်နိုင်သည်။ မှတ်ဉာဏ်များကို လျင်မြန်စွာ မှတ်သားနိုင်ပြီး ထိန်းချုပ်နိုင်သောအခါတွင် ရှုပ်ထွေးသောဒေတာကို မှီခိုနေသော အမှားများကို အမှားရှာပြင်ခြင်းသည် သိသိသာသာ မြန်ဆန်လွယ်ကူပါသည်။
ဒီဇိုင်းတစ်ခုကို အမှားရှာပြီးသည်နှင့် ထိလွယ်ရှလွယ်သော အချက်အလက်များကို ကာကွယ်ရန် ဟာ့ဒ်ဝဲ အမှားရှာပြင်နိုင်စွမ်းကို ပိတ်ပစ်ရန် လိုလားပေမည်။ တိုက်ခိုက်သူသည် အရေးကြီးသော အချက်အလက်များကို ဖတ်ရှုရန် သို့မဟုတ် စနစ်၏ အရေးကြီးသော အစိတ်အပိုင်းများသို့ လွယ်ကူစွာ ဝင်ရောက်နိုင်စေမည့် စနစ်ဆက်တင်များကို ပြောင်းလဲရန် ဤတူညီသော အဆောက်အဦများကို အသုံးပြုနိုင်သည်။ Microsemi သည် ဒီဇိုင်နာအား အမှားရှာပြင်ခြင်းပြီးသည်နှင့် စက်ပစ္စည်းကို လုံခြုံစေရန်အတွက် အင်္ဂါရပ်များကို ထည့်သွင်းထားသည်။ ဟောင်းအတွက်ampအဘယ်ကြောင့်ဆိုသော်၊ Live Probe နှင့် Active Probe သို့ဝင်ရောက်ခွင့်သည် ဖြစ်နိုင်ချေရှိသောတိုက်ခိုက်မှုနည်းလမ်းအဖြစ် လုပ်ဆောင်ချက်ကို လုံးလုံးပိတ်ထားရန် လော့ခ်ချနိုင်သည် (၎င်းသည် probe ၏လုပ်ဆောင်မှု၏ဖြစ်နိုင်ချေကို ဖယ်ရှားပေးသည့် supply current အတွင်းရှိ မည်သည့်ပုံစံများကိုမဆို သွယ်ဝိုက်၍စမ်းကြည့်ရန် အသုံးပြုနိုင်သည့် probe data များကို သွယ်ဝိုက်သောနည်းဖြင့်ကြည့်ရှုလေ့လာရန်အသုံးပြုနိုင်သည်)။ တနည်းအားဖြင့်၊ ထိုကဏ္ဍများကိုသာ ဝင်ရောက်ခွင့်ကို တားဆီးရန် ဒီဇိုင်း၏ ရွေးချယ်ထားသော အပိုင်းများသို့ ဝင်ရောက်ခွင့်ကို လော့ခ်ချနိုင်သည်။ ဒီဇိုင်း၏ အစိတ်အပိုင်းတစ်ခုသာ လုံခြုံရန်လိုအပ်ပြီး ကျန်ဒီဇိုင်းများကို ကွင်းဆင်းစမ်းသပ်ခြင်း သို့မဟုတ် အမှားအယွင်းခွဲခြမ်းစိတ်ဖြာမှုတွင် အသုံးပြုရန် ကျန်ရှိနေသေးသော ဒီဇိုင်းကို အသုံးပြုရန် လိုအပ်ပါက ၎င်းသည် အဆင်ပြေနိုင်သည်။
ပတ်လမ်းအတွင်း အမှားအယွင်း နှိုင်းယှဉ်မှုဇယား
အခုတော့ အသေးစိတ်ပြန်ပြီးပြောပါမယ်။view in-circuit hardware debug နည်းပညာသုံးမျိုး၏ အကျဉ်းချုပ်ဇယားကို ဖော်ပြထားပြီး၊ ပုံ 8 တွင် ပြထားသည့်အတိုင်း advan အမျိုးမျိုးကို အသေးစိတ်ဖန်တီးထားသည်။tages နှင့် disadvantagနည်းလမ်းတစ်ခုစီ၏ es။ ဥပမာအားဖြင့် Synopsys Identify ကဲ့သို့ အချို့သောနည်းပညာများကို (Live Probe နှင့် Internal Logic Analyzer (ILA)) တွင် တွဲဖက်အသုံးပြုနိုင်ကြောင်း သတိရပါ။ample) နည်းပညာတစ်ခုစီ၏ အဓိကအားသာချက်များနှင့် အားနည်းချက်များကို ကျွန်ုပ်တို့တွေ့မြင်နိုင်ပါသည်။ စက်တွင်း ဟာ့ဒ်ဝဲ အမှားရှာပြင်နိုင်စွမ်း စုစည်းမှု (Live Probe၊ Active Probe နှင့် Memory Debug—စုပေါင်း SmartDebug ဟုခေါ်သည်) သည် ရရှိနိုင်သော စုစုပေါင်း probes အရေအတွက် (အနီစက်ဝိုင်း) နှင့် ဖမ်းယူမှုအမြန်နှုန်းကို ယူဆသောအခါတွင် အခြားနည်းပညာများနှင့် နှိုင်းယှဉ်လျှင် အားနည်းသည် (ပြင်ပစမ်းသပ်ကိရိယာများ) နှင့် နှိုင်းယှဉ်လျှင် အကောင်းဆုံး (အဝါရောင်စက်ဝိုင်း) ထက် အားနည်းပါသည်။
Synopsys Identify ကဲ့သို့ ILA အခြေပြုနည်းပညာများသည် အခြားသောနည်းပညာများနှင့် FPGA အရင်းအမြစ်လိုအပ်ချက်များကို ထည့်သွင်းစဉ်းစားသောအခါတွင် အနိမ့်ဆုံးဖြစ်သည်။ ပြင်ပစမ်းသပ်ကိရိယာအခြေပြုနည်းပညာများသည် ကုန်ကျစရိတ်၊ ဒီဇိုင်းအချိန်ကိုက်အကျိုးသက်ရောက်မှုနှင့် စူးစမ်းလေ့လာခြင်းအပေါ်မှ ရွေ့လျားမှု (ဒီဇိုင်းကို ပြန်လည်ပေါင်းစည်းရန် လိုအပ်ခြင်းကြောင့်) ထည့်သွင်းစဉ်းစားမှုများစွာတွင် အဆိုးရွားဆုံးဖြစ်သည်။ အကောင်းဆုံးဖြေရှင်းချက်မှာ SmartDebug နှင့် အခြားသောနည်းပညာများထဲမှတစ်ခု ပေါင်းစပ်ထားခြင်းဖြစ်ကောင်းဖြစ်နိုင်သည်၊ သို့မှသာ SmartDebug ၏ချန်နယ်အရေအတွက်အား လျော့ပါးစေပြီး probe point လှုပ်ရှားမှု disadvan ကို လျော့ပါးစေနိုင်သည်။tagတခြားနည်းပညာတွေလည်း လျော့သွားတယ်။
အချက်ပြအမျိုးအစားများ
အသုံးအများဆုံး အချက်ပြ အမျိုးအစားအချို့ကြားတွင် အသုံးဝင်သော ပိုင်းခြားမှုကို ပြုလုပ်နိုင်ပြီး ၎င်းသည် အမှားရှာပြင်သည့် နည်းလမ်းကို စီစဉ်သည့်အခါ ကူညီပေးနိုင်ပါသည်။ ဟောင်းအတွက်ample၊ စနစ်ပြန်လည်သတ်မှတ်ခြင်း၊ ပိတ်ဆို့ပြန်လည်သတ်မှတ်ခြင်း သို့မဟုတ် ကနဦးအစပြုခြင်း မှတ်ပုံတင်ခြင်းများကဲ့သို့ စနစ်စတင်ချိန်တွင်မှလွဲ၍ အခြားမပြောင်းလဲသောအချက်ပြမှုများကို တည်ငြိမ်သောအချက်ပြမှုများအဖြစ် အမျိုးအစားခွဲခြားနိုင်ပါသည်။ ဤအချက်ပြမှုအမျိုးအစားများသည် ရှည်လျားသောပြန်လည်ပေါင်းစည်းသည့်စက်ဝန်းမလိုအပ်ဘဲ အလွယ်တကူကြည့်ရှုနိုင်သည့်အပြင် အချက်ပြကိုထိန်းချုပ်နိုင်သည့် စက်ရုံမှတစ်ဆင့် ထိထိရောက်ရောက်ဝင်ရောက်ကြည့်ရှုနိုင်မည်ဖြစ်သည်။ Active Probe သည် static signals များကို အမှားရှာခြင်းအတွက် အကောင်းဆုံးသော ကိရိယာတစ်ခုဖြစ်သည်။ အလားတူပင်၊ အချိန်အများစုအတွက် ပို၍မကြာခဏပြောင်းလဲသော်လည်း တည်ငြိမ်နေဆဲဖြစ်သော အချက်ပြမှုများကို pseudo-static အဖြစ် အမျိုးအစားခွဲခြားနိုင်ပြီး Active Probe ကို အသုံးပြု၍လည်း အထိရောက်ဆုံး အမှားရှာတွေ့နိုင်ပါသည်။ နာရီအချက်ပြမှုများကဲ့သို့ မကြာခဏပြောင်းလဲနေသော အချက်ပြမှုများကို dynamic အဖြစ် ခွဲခြားနိုင်ပြီး Active Probe မှတဆင့် အလွယ်တကူဝင်ရောက်နိုင်မည်မဟုတ်ပေ။ Live Probe သည် ဤအချက်ပြမှုများကို စောင့်ကြည့်ရန် ပိုမိုကောင်းမွန်သော ရွေးချယ်မှုတစ်ခုဖြစ်သည်။
ရိုးရှင်းသော အမှားရှာပြင်အသုံးပြုမှုကိစ္စ
ယခု ကျွန်ုပ်တို့သည် အမျိုးမျိုးသော in-circuit debug ရွေးစရာများကို ပိုမိုကောင်းမွန်စွာ နားလည်လာသောကြောင့်၊ ရိုးရှင်းသော ဒီဇိုင်းဟောင်းကို ကြည့်ကြပါစို့။ampဒီနည်းပညာတွေ ဘယ်လိုစွမ်းဆောင်နိုင်လဲ ကြည့်ရအောင်။ ပုံ 9၊ SmartFusion2 SoC FPGA စက်ရှိ ရိုးရှင်းသော FPGA ဒီဇိုင်းကို ပြသထားသည်။ Microcontroller Subsystem (MSS) ကို CoreSF2Reset Soft IP block ဖြင့် ပြန်လည်သတ်မှတ်သည်။ ဤဘလောက်အတွက် သွင်းအားစုများမှာ Power On Reset၊ User Fabric Reset နှင့် External Reset တို့ဖြစ်သည်။ ရလဒ်များသည် User Fabric၊ MSS ပြန်လည်သတ်မှတ်ခြင်းနှင့် M3 ပြန်လည်သတ်မှတ်ခြင်းသို့ ပြန်လည်သတ်မှတ်ခြင်းဖြစ်သည်။ အမှားအယွင်း လက္ခဏာများမှာ စက်ပစ္စည်းသည် POR အခြေအနေ အောင်မြင်စွာ ထွက်သွားသော်လည်း I/Os တွင် လုပ်ဆောင်ချက် မရှိပေ။ ဤအမှားကို အမှားပြင်ခြင်းအတွက် မတူညီသောရွေးချယ်စရာသုံးခုကို ပုံတွင် သရုပ်ဖော်ထားသည်။ အပြာရောင်အကွက် (ETE တံဆိပ်တပ်ထားသည်) သည် ပြင်ပစမ်းသပ်ကိရိယာနည်းလမ်းအတွက်ဖြစ်သည်။ အစိမ်းရောင်သေတ္တာ (ILA တံဆိပ်တပ်ထားသည်) သည် Internal Logic Analyzer နည်းလမ်းအတွက်ဖြစ်သည်။ လိမ္မော်ရောင်သေတ္တာ (AP တံဆိပ်တပ်ထားသည်) သည် Active Probe နည်းလမ်းအတွက်ဖြစ်သည်။ အမှားအယွင်းဖြစ်နိုင်သည့် အရင်းခံအကြောင်းတရားများသည် CoreSF2Reset Soft IP ပိတ်ဆို့ခြင်းသို့ ပြန်လည်သတ်မှတ်ခြင်းထည့်သွင်းချက်များကို မလျော်ကန်စွာ အခိုင်အမာပြောဆိုသည်ဟု ကျွန်ုပ်တို့ယူဆပါမည်။
ယခင်က ဖော်ပြထားသော ဆားကစ်တွင်းနည်းလမ်းသုံးခုအတွက် အမှားရှာပြင်ခြင်းလုပ်ငန်းစဉ်ကို ယခုကြည့်ရှုကြပါစို့။
ပြင်ပစမ်းသပ်ကိရိယာ
ဤနည်းလမ်းကို အသုံးပြု၍ စမ်းသပ်ကိရိယာများကို ရရှိနိုင်ပြီး ပိုမိုဦးစားပေးသော ပရောဂျက်မှ အသုံးမပြုဟု ယူဆပါသည်။ ထို့အပြင်၊ အချို့သော FPGA I/Os များရရှိနိုင်ပြီး စမ်းသပ်ကိရိယာများနှင့် အလွယ်တကူချိတ်ဆက်နိုင်စေရန်အတွက် ကြိုတင်စီစဉ်ထားရန် အရေးကြီးပါသည်။ ယခင် PCB တွင် ခေါင်းစီးတစ်ခုရှိခြင်း။ample၊ သည် 'သံသယဖြစ်ဖွယ်ရှိသူ' သို့ စုံစမ်းစစ်ဆေးနေစဉ်အတွင်း ပင်များတိုသွားခြင်းအား ဖော်ထုတ်ရန်နှင့် ချိတ်ဆက်ရန် ကြိုးစားရာတွင် အသုံးပြုသည့်အချိန်ကို အလွန်အထောက်အကူဖြစ်စေပြီး နည်းပါးစေမည်ဖြစ်သည်။ ကျွန်ုပ်တို့စုံစမ်းလိုသော အချက်ပြမှုများကို ရွေးချယ်ရန်အတွက် ဒီဇိုင်းကို ပြန်လည်စုစည်းရန် လိုအပ်ပါသည်။ ကျွန်ုပ်တို့သည် 'ကြက်သွန်နီကို အခွံခွာခြင်း' မပြုတော့ဘဲ နောက်ထပ်စုံစမ်းစစ်ဆေးမှုအတွက် နောက်ထပ်အချက်ပြမှုများကို ရွေးချယ်ရန် လိုအပ်မည်ဖြစ်သောကြောင့် ကျွန်ုပ်တို့၏ ကနဦးစုံစမ်းစစ်ဆေးမှုသည် မကြာခဏဆိုသလို မေးခွန်းများစွာထွက်လာပါသည်။ မည်သို့ပင်ဆိုစေကာမူ၊ ပြန်လည်ပေါင်းစည်းခြင်းနှင့် ပြန်လည်ပရိုဂရမ်ရေးဆွဲခြင်းလုပ်ငန်းစဉ်သည် အချိန်အတိုင်းအတာတစ်ခုအထိ ကြာနိုင်ပြီး ၎င်းသည် အချိန်ကိုက်ချိုးဖောက်မှုများဖြစ်ပေါ်ပါက ပြန်လည်ဒီဇိုင်းပြုလုပ်ရန် လိုအပ်သည် (အချိန်ကိုက်ပိတ်ခြင်းဆိုင်ရာပြဿနာများကို ဖြေရှင်းရန်ကြိုးစားရာတွင် အထူးသဖြင့်၊ ဒီဇိုင်းချွတ်ယွင်းချက်ကိုရှာဖွေရန် ဒီဇိုင်းအပြောင်းအလဲပြုလုပ်သည့်အခါတွင် လုပ်ငန်းစဉ်တစ်ခုလုံးသည် မိနစ်မှ နာရီအထိ ကြာနိုင်သည်)။ ဒီဇိုင်းတွင် အခမဲ့အသုံးပြုသူ I/Os မရှိပါက၊ ဤနည်းလမ်းကို အကောင်အထည်မဖော်နိုင်သည်ကို သတိပြုရန် အရေးကြီးပါသည်။ ထို့အပြင်၊ ဤနည်းလမ်းသည် ဒီဇိုင်းအတွက် ဖွဲ့စည်းပုံအရ အနှောင့်အယှက်ဖြစ်နေသည်—နှင့် အချိန်ကိုက်ဆက်စပ်နေသော ချို့ယွင်းချက်များ ပျောက်ကွယ်သွားခြင်း သို့မဟုတ် ထပ်ခါထပ်ခါလုပ်ဆောင်မှုများကြားတွင် ပြန်ပေါ်လာနိုင်သည်။
Internal Logic Analyzer
ဤနည်းလမ်းကိုအသုံးပြုခြင်းဖြင့် ILA ကို အထည်အရင်းအမြစ်များကို အသုံးပြု၍ ဒီဇိုင်းထဲသို့ ထည့်သွင်းရမည်ဖြစ်ပြီး၊ ထို့နောက် ပြန်လည်စုစည်းရန် လိုအပ်သည်။ ILA ကို ချက်ခြင်းလုပ်ဆောင်ပြီးပါက၊ ကျွန်ုပ်တို့ စုံစမ်းစစ်ဆေးလိုသော အချက်ပြမှုများကို ပြန်လည်ပေါင်းစည်းရန် လိုအပ်မည်ဖြစ်သည့်အတွက် မှတ်သားထားပါ။ ဤလုပ်ငန်းစဉ်သည် မူလဒီဇိုင်းကို ပြောင်းလဲစေပြီး အချိန်ကန့်သတ်ချက်များကို ချိုးဖောက်ရာရောက်ပါသည်။ အချိန်ကိုက်ပြည့်မီပါက ဒီဇိုင်းကို ပြန်လည်အစီအစဉ်ချပြီး ပြန်လည်စတင်ရန် လိုအပ်သည်။ ပြန်လည်ပေါင်းစည်းသည့်အကြိမ်များသည် ရှည်လျားပြီး အများအပြားဖြတ်သန်းရန် လိုအပ်ပါက ဤလုပ်ငန်းစဉ်တစ်ခုလုံးသည် မိနစ်များစွာ သို့မဟုတ် နာရီများစွာကြာနိုင်ပါသည်။ ဤချဉ်းကပ်မှုသည် ဖွဲ့စည်းတည်ဆောက်ပုံအရ အနှောင့်အယှက်ဖြစ်ပြီး အထက်ဖော်ပြပါနည်းလမ်းကို အသုံးပြုသည့်အခါတွင် ဖော်ပြထားသည့် အလားတူပြဿနာများကို ဖြစ်ပေါ်စေနိုင်ပါသည်။
Active ကိုစုံစမ်းစစ်ဆေး
ဤနည်းလမ်းကိုအသုံးပြုခြင်းဖြင့် Active Probe သည် အမျိုးမျိုးသောပြန်လည်သတ်မှတ်ခြင်းအချက်ပြမှုများ၏ရင်းမြစ်ကို ညွှန်ပြနိုင်ပြီး၊ ၎င်းတို့အားလုံးကို register outputs များမှ ရင်းမြစ်ဖြစ်သည် (ကောင်းသောဒစ်ဂျစ်တယ်ဒီဇိုင်းအလေ့အကျင့်တွင်တွေ့ရလေ့ရှိသည့်အတိုင်း)။ အောက်ဖော်ပြပါ ပုံ 10 တွင်ပြသထားသည့် Active Probe မီနူးမှ အချက်ပြမှုများကို တစ်ကြိမ်လျှင် တစ်ခုစီ ရွေးချယ်ထားသည်။ ရွေးချယ်ထားသော အချက်ပြတန်ဖိုးများကို ဖတ်ရှုနိုင်ပြီး Active Probe ဒေတာဝင်းဒိုးတွင် ပြသနိုင်ပါသည်။ မှားယွင်းသော ပြောဆိုချက်မှန်သမျှကို အလွယ်တကူ ဖော်ထုတ်နိုင်သည်။ ဤစစ်ဆေးမှုသည် စက်ပစ္စည်းအား ပြန်လည်ပေါင်းစည်းပြီး ပြန်လည်ပရိုဂရမ်ပြုလုပ်ရန် မလိုအပ်ဘဲ ချက်ခြင်းလုပ်ဆောင်နိုင်ပြီး ဖွဲ့စည်းတည်ဆောက်ပုံအရ သို့မဟုတ် လုပ်ထုံးလုပ်နည်းအရ အနှောင့်အယှက်မဖြစ်ပါ။ လုပ်ငန်းစဉ်တစ်ခုလုံးသည် စက္ကန့်အနည်းငယ်သာ ကြာသည်။ ဤနည်းလမ်းသည် အခြားနည်းလမ်းနှစ်ခုကို ခွင့်ပြုမည်မဟုတ်သည့် ထိန်းချုပ်နိုင်စွမ်း (တန်ဖိုးများကို တပြိုင်တည်းပြောင်းလဲခြင်း) ကိုလည်း ဖန်တီးနိုင်သည်။ ဤအထူးသဖြင့် exampထို့ကြောင့်၊ မှတ်ပုံတင်ခြင်းမှရရှိသောပြန်လည်သတ်မှတ်ခြင်းအချက်ပြမှုကို အလွယ်တကူစုံစမ်းစစ်ဆေးနိုင်ပြီး တက်ကြွသောအခြေအနေတွင်ရှိနေစေရန်ရှာဖွေတွေ့ရှိနိုင်ပါသည်။
ပြန်လည်သတ်မှတ်ခြင်းအချက်ပြမှုအား တခဏတာ ခလုတ်ဖွင့်ခြင်းသည် မှတ်ပုံတင်ခြင်းအား ကျန်အချက်ပြမှုများကို ထုတ်ပေးသည့် မှတ်ပုံတင်ကို တပြိုင်တည်း ချိန်ကိုက်ခြယ်လှယ်ခြင်းဖြင့် အောင်မြင်နိုင်သည်။
ပိုမိုရှုပ်ထွေးသော အမှားရှာပြင်အသုံးပြုမှုကိစ္စ
အထက်ဖော်ပြပါ ဒီဇိုင်းသည် အလွန်ရိုးရှင်းပြီး ဖော်ပြထားသော ဒီဇိုင်းနည်းပညာများကို အသုံးပြုရန်အတွက် မိတ်ဆက်အဖြစ် အသုံးဝင်သော်လည်း ပိုမိုရှုပ်ထွေးသော example သည် ပို၍ပင် သရုပ်ဖော်နိုင်သည် ။ အကြိမ်များစွာ စိတ်ဝင်စားသောအချက်ပြမှုသည် ကျွန်ုပ်တို့၏ရိုးရှင်းသောဟောင်းတွင်ရှိသကဲ့သို့ တည်ငြိမ်သောအချက်ပြမှုမဟုတ်ပေ။ample but is dynamic. အများအားဖြင့် ဒိုင်းနမစ်အချက်ပြမှုသည် အလယ်အလတ်နာရီတစ်ခုဖြစ်ပြီး အမှတ်စဉ်အင်တာဖေ့စ်အတွက် လက်ဆွဲနှုတ်ဆက်ခြင်းကို အချိန်ကိုက်ရန်အတွက် အသုံးပြုနိုင်သည်။ ပုံ 11 သည် အသုံးပြုသူ Soft IP core ဖြင့် ထိုသို့သော ဒီဇိုင်းကို ပြသသည်၊ ဤကိစ္စတွင်၊ စနစ် APB ဘတ်စ်ကားနှင့် ချိတ်ဆက်ထားသော စိတ်ကြိုက် အမှတ်စဉ် မျက်နှာပြင်ကို ပြသထားသည်။ အမှားအယွင်းများ၏ လက္ခဏာများမှာ သုံးစွဲသူများ၏ စိတ်ကြိုက် အမှတ်စဉ် အင်တာဖေ့စ်တွင် လုပ်ဆောင်ချက်မရှိခြင်းဖြစ်ပြီး APB ဘတ်စ်ကားမာစတာက နံပါတ်စဉ်အင်တာဖေ့စ်ကို ဝင်ရောက်ရန် ငွေပေးငွေယူကို ထုတ်ပေးသည့်အခါ ၎င်းသည် မမှန်ကန်သော လက်ဆွဲနှုတ်ဆက်ခြင်းကို ညွှန်ပြသည့် ခြွင်းချက်အခြေအနေသို့ ရောက်သွားပါသည်။ ငွေပေးငွေယူအခြေအနေစက်သည် မျှော်လင့်ထားသည့်နှုန်းဖြင့် လည်ပတ်နေပုံမပေါ်သဖြင့် ခြွင်းချက်ဖြစ်စေသောကြောင့် အဆိုပါအခြေအနေများသည် မမှန်သောပြန်လည်သတ်မှတ်ခြင်းအချက်ပြမှုကဲ့သို့ တည်ငြိမ်သောအကြောင်းရင်းကို ဖယ်ထုတ်ထားပုံရသည်။ မူလအကြောင်းအရင်းမှာ သုံးစွဲသူ IP core အတွင်း နာရီကြိမ်နှုန်း ဂျင်နရေတာဟု ယူဆရသည်။
မှန်ကန်သော ကြိမ်နှုန်းဖြင့် မလည်ပတ်ပါက ဖော်ပြထားသော အမှားများ ဖြစ်ပေါ်လာမည်ဖြစ်သည်။
ဤအခြေအနေတွင် ၎င်းသည် Active Probe ချဉ်းကပ်မှုကို Live Probe ဖြင့် အစားထိုးရန် ပိုမိုကောင်းမွန်သော နည်းဗျူဟာဖြစ်နိုင်သည်။ J ကို အသုံးပြု၍ လိမ္မော်ရောင် LP box ဖြင့် အထက်ပါပုံတွင် သရုပ်ဖော်ထားသည်။TAG probe အရင်းအမြစ်ရွေးချယ်မှုအတွက် အချက်ပြပါ။
ပြင်ပစမ်းသပ်ကိရိယာ
ဤကိစ္စအတွက်၊ နည်းစနစ်သည် ယခင်က ဖော်ပြထားသော ရိုးရှင်းသော ex နှင့် အလွန်ဆင်တူသည်။ampလဲ့ အသုံးပြုသူ၏နာရီအချက်ပြမှုကို စမ်းသပ်သည့်နေရာ (ခေါင်းစီးတွင်မျှော်လင့်ထားသည်) နှင့် အချိန်ကုန်ပြန်လည်ပေါင်းစည်းရန် လိုအပ်သည်။ အသုံးပြုသူ IP ကို နှိုင်းယှဥ်အချက်ပြမှုအဖြစ် နာရီပတ်ရန် အသုံးပြုသည့် စနစ်နာရီဖြစ်ကောင်းဖြစ်နိုင်သည် ရည်ညွှန်းအချက်ပြမှုတစ်ခုထုတ်ရန်လည်း အထောက်အကူဖြစ်နိုင်သည်။ လုပ်ငန်းစဉ်တစ်ခုလုံးသည် အချိန်များစွာကြာနိုင်သဖြင့် ပြန်လည်ပေါင်းစည်းရန်နှင့် ပြန်လည်ပရိုဂရမ်ပြုလုပ်ရန် လိုအပ်ကြောင်း ကျွန်ုပ်တို့ထံ ထပ်မံတင်ပြပါမည်။
Internal Logic Analyzer
ဤကိစ္စသည် ရိုးရှင်းသော ex နှင့် အလွန်ဆင်တူသည်။ampလဲ့ ILA ကို ထည့်သွင်းရမည်၊ သို့မဟုတ် လိုချင်သောအချက်ပြမှုကို သတ်မှတ်ပေးကာ ပြန်လည်ပေါင်းစည်းပြီး ပြန်လည်ပရိုဂရမ်စက်ဝန်းကို လုပ်ဆောင်ခဲ့သည်။ ယခင်ဖော်ပြထားသော ပြဿနာများအားလုံးသည် သိသာထင်ရှားသော အမှားရှာစက်လည်ပတ်ချိန်ကို ဖြစ်ပေါ်စေပါသည်။ သို့သော် ထပ်လောင်းရှုပ်ထွေးမှုတစ်ခုရှိသည်။ ILA ကို မောင်းနှင်သော နာရီသည် တစ်ပြိုင်တည်းဖြစ်ရန် လိုအပ်ပြီး အသုံးပြုသူ Soft IP core မှ သတိပြုရမည့် နာရီနှင့် စပ်လျဉ်း၍ အကောင်းဆုံးအားဖြင့် ပိုမိုမြန်ဆန်ပါသည်။ အကယ်၍ ဤနာရီများသည် ပြတ်ပြတ်သားသားဖြစ်နေပါက သို့မဟုတ် မှန်ကန်သောအချိန်ကိုက်ဆက်နွယ်မှု မရှိပါက၊ ဒေတာဖမ်းယူမှုသည် ခန့်မှန်းရခက်ပြီး အမှားရှာပြင်ခြင်းလုပ်ငန်းစဉ်အတွက် ရှုပ်ထွေးမှုဖြစ်နိုင်ခြေရင်းမြစ်တစ်ခုဖြစ်သည်။
အသုံးပြုသူ Soft IP clock ကို on-chip မှထုတ်လုပ်မထားပါက (၎င်းကို serial interface မှပြန်လည်ရယူထားခြင်းဖြစ်နိုင်သည်) ဒီဇိုင်နာသည် ပိုမိုမြန်ဆန်သော ILA နာရီကိုထပ်မံထုတ်လုပ်ရန်နှင့် အချိန်ကိုက်ချိုးဖောက်မှုတစ်ခုဖန်တီးရန် နာရီ module တစ်ခုထည့်သွင်းရန် လိုအပ်နိုင်သည်ကို သတိပြုပါ။
Live Probe
ဤနည်းလမ်းကို အသုံးပြု၍ Live Probe သည် အမှားအယွင်း၏ မူလဇစ်မြစ်ကို လိုက်လျောညီထွေဖြစ်စေရန်အတွက် မှတ်ပုံတင်တစ်ခုမှ အသုံးပြုသူနာရီ၏ အရင်းအမြစ်နှင့် အခြားနာရီအရင်းအမြစ်ကို လျင်မြန်စွာ ညွှန်ပြနိုင်သည်။ Live Probe သည် ရွေးချယ်ထားသော signal အထွက်များကို အချိန်နှင့်တပြေးညီပြသမည်ဖြစ်ပြီး signal များကြားရှိ မည်သည့်အချိန်ကိုက်ဆက်စပ်မှုကိုမဆို ဆုံးဖြတ်ရန် ပိုမိုလွယ်ကူပါသည်။ လုပ်ငန်းစဉ်တစ်ခုလုံးသည် စက္ကန့်အနည်းငယ်သာ ကြာသည်။
Serial Interfaces အတွက် အခြား Debug အင်္ဂါရပ်များ
ယခင် ex ကဲ့သို့ serial interfaces များတွင်အသုံးပြုနိုင်သည့် SmartFusion2 SoC FPGA နှင့် IGLOO2 FPGA စက်များတွင် နောက်ထပ်အမှားရှာနိုင်စွမ်းများစွာရှိနေကြောင်း ထောက်ပြရန် အရေးကြီးပါသည်။ampအမှားအယွင်းများ ပိုရှုပ်ထွေးသည့်နေရာတွင် ဒီဇိုင်းဆွဲပါ။ ဥပမာ SERDES အမှားအယွင်း၊ample၊ သီးသန့် မြန်နှုန်းမြင့် အမှတ်စဉ် အင်တာဖေ့စ်များအတွက် တိကျသော အမှားရှာပြင်နိုင်စွမ်းကို ပံ့ပိုးပေးပါသည်။ SERDES Debug အင်္ဂါရပ်အချို့တွင် PMA စမ်းသပ်မှု ပံ့ပိုးမှု (PRBS ပုံစံထုတ်လုပ်ခြင်းနှင့် လှည့်ပတ်စမ်းသပ်ခြင်းကဲ့သို့) အများအပြားပါဝင်သည့် SERDES စမ်းသပ်မှုပုံစံများကို မှတ်ပုံတင်အဆင့် ပြန်လည်ပြင်ဆင်မှုဖြင့် ဒီဇိုင်းပုံစံပြောင်းလဲမှုများပြုလုပ်ရန် အပြည့်အ၀အသုံးပြုခြင်းကို ရှောင်ရှားရန်၊ ပြုပြင်သတ်မှတ်ထားသော ပရိုတိုကောများ၊ SERDES ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်မှုများနှင့် Lane ဖွဲ့စည်းမှုပုံစံများကို ပြသသည့် စာသားအစီရင်ခံစာများပါဝင်သည်။ ဤအင်္ဂါရပ်များသည် SERDES အမှားရှာပြင်ခြင်းကို ပိုမိုလွယ်ကူစေပြီး ရှုပ်ထွေးသောဆားကစ်များကို ပိုမိုမြန်ဆန်စွာ အမှားရှာခြင်းအတွက် Live Probe နှင့် Active Probe တို့နှင့် တွဲဖက်အသုံးပြုနိုင်ပါသည်။
ယခင်က ဖော်ပြထားသည့် Memory Debug ကိရိယာကို SERDES Debug နှင့် တွဲဖက်၍ စမ်းသပ်ခြင်းအား အရှိန်မြှင့်ရန်အတွက်လည်း အသုံးပြုနိုင်သည်။ Memory buffers များကို Memory Debug ဖြင့် လျှင်မြန်စွာ စစ်ဆေးပြီး လွယ်ကူစွာ ပြောင်းလဲနိုင်သောကြောင့် 'test packets' ကို လျင်မြန်စွာ ဖန်တီးနိုင်ပြီး loopback သို့မဟုတ် စနစ်အချင်းချင်း ဆက်သွယ်မှုရလဒ်များကို စောင့်ကြည့်လေ့လာနိုင်ပါသည်။ ဒီဇိုင်နာသည် ဤစွမ်းရည်များကို အသုံးချနိုင်ပြီး FPGA ထည်ကို ထပ်မံစားသုံးသည့် အထူးပြု 'စမ်းသပ်ကြိုးများ' လိုအပ်မှုကို လျှော့ချနိုင်ပြီး ၎င်းသည် ချစ်ပ်အချိန်ကိုက်ခြင်းကို ထိခိုက်စေနိုင်ပါသည်။
နိဂုံး
ဤစာတမ်းတွင် FPGAs နှင့် SoC FPGAs အတွက် in-circuit debug ကိုအကောင်အထည်ဖော်ရန် မတူညီသောနည်းလမ်းများစွာကို အသေးစိတ်ဖော်ပြထားသည်- Integrated Logic Analyzer အသုံးပြုမှု၊ ပြင်ပစမ်းသပ်ကိရိယာများအသုံးပြုမှုနှင့် FPGA fabric တွင် ပေါင်းစပ်ထားသော သီးခြား probe ဆားကစ်များအသုံးပြုမှုတို့ကို အသေးစိတ်ဖော်ပြထားပါသည်။ SmartFusion2 SoC FPGA နှင့် IGLOO2 FPGA စက်ပစ္စည်းများတွင် Microsemi မှပေးသော Active Probe နှင့် Live Probe ကဲ့သို့သော အထူးပြုနှင့်ဆက်ကပ်သော စုံစမ်းစစ်ဆေးမှုဆားကစ်များ ပေါင်းထည့်ခြင်းသည် သိသိသာသာမြန်ဆန်ပြီး အမှားရှာပြင်ခြင်းလုပ်ငန်းစဉ်ကို ရိုးရှင်းစေပါသည်။ အတွင်းအချက်ပြမှုများ၏ရွေးချယ်မှုကို လျင်မြန်စွာမွမ်းမံနိုင်မှု (အလွန်အချိန်ကုန်သော ပြန်လည်ပေါင်းစည်းမှုနှင့် ပြန်လည်အစီအစဉ်လည်ပတ်မှု လည်ပတ်ရန်မလိုအပ်ဘဲ) နှင့် အတွင်းပိုင်းအချက်ပြမှုများကို စစ်ဆေးနိုင်မှုစွမ်းရည် (FPGA ထည်ကိုအသုံးပြုရန်မလိုအပ်ဘဲ အချိန်ကိုက်ချိုးဖောက်မှုများကို မိတ်ဆက်နိုင်ချေရှိသည်) တို့ကို အဓိက advan အဖြစ်ပြသထားသည်။tagFPGA ဒီဇိုင်းများကို အမှားရှာသည့်အခါ es။ ထို့အပြင်၊ ပိုမိုပြည့်စုံသော အမှားရှာနိုင်စွမ်းကို ပေးဆောင်ရန် အတူတကွ လုပ်ဆောင်နိုင်သည့် နည်းစနစ်မျိုးစုံကို အသုံးပြုခြင်းကိုလည်း ဖော်ပြခဲ့သည်။ နောက်ဆုံး ရည်းစားဟောင်းနှစ်ယောက်ampဖော်ပြထားသောနည်းလမ်းများအကြား အပေးအယူများကို သရုပ်ဖော်ရန်အတွက် le debug အသုံးပြုမှုကိစ္စများကို ပေးအပ်ခဲ့ပါသည်။
ပိုမိုလေ့လာရန်
- IGLOO2 FPGAs
- SmartFusion2 SoC FPGAs
Microsemi ကော်ပိုရေးရှင်း (Nasdaq: MSCC) သည် ဆက်သွယ်ရေး၊ ကာကွယ်ရေးနှင့် လုံခြုံရေး၊ အာကာသယာဉ်နှင့် စက်မှုစျေးကွက်များအတွက် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းနှင့် စနစ်ဆိုင်ရာ ဖြေရှင်းချက်များအတွက် ပြီးပြည့်စုံသော အစုစုကို ပေးပါသည်။ ထုတ်ကုန်များတွင် စွမ်းဆောင်ရည်မြင့်မားပြီး ဓာတ်ရောင်ခြည်-မာကျောသော analog ရောနှော-အချက်ပြပေါင်းစပ်ထားသော ဆားကစ်များ၊ FPGAs၊ SoCs နှင့် ASICs များ ပါဝင်သည်။ စွမ်းအင်စီမံခန့်ခွဲမှုထုတ်ကုန်များ; အချိန်နှင့် ထပ်တူပြုခြင်း ကိရိယာများနှင့် တိကျသော အချိန်ဖြေရှင်းချက်များ၊ အချိန်အတွက် ကမ္ဘာ့စံနှုန်းကို သတ်မှတ်ခြင်း၊ အသံလုပ်ဆောင်ခြင်းကိရိယာများ; RF ဖြေရှင်းချက်များ; သီးခြားအစိတ်အပိုင်းများ; လုံခြုံရေးနည်းပညာများနှင့် အရွယ်မှာ ဆန့်ကျင်သည့် tamper ထုတ်ကုန်များ; Power-over-Ethernet IC နှင့် midspans; အပြင် စိတ်ကြိုက် ဒီဇိုင်း စွမ်းဆောင်ရည် နှင့် ဝန်ဆောင်မှုများ။ Microsemi သည် Calif. တွင်ပိုမိုလေ့လာပါ။ www.microsemi.com.
© 2014 Microsemi ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်ကိုလက်ဝယ်ထားသည်။ Microsemi နှင့် Microsemi လိုဂိုများသည် Microsemi Corporation ၏ ကုန်အမှတ်တံဆိပ်များဖြစ်သည်။ အခြားကုန်အမှတ်တံဆိပ်များနှင့် ဝန်ဆောင်မှုအမှတ်အသားများအားလုံးသည် သက်ဆိုင်ရာပိုင်ရှင်များ၏ ပိုင်ဆိုင်မှုဖြစ်သည်။
Microsemi Corporate ရုံးချုပ်
- တစ်မျိုး လုပ်ငန်း၊ Aliso Viejo CA 92656 USA
- အထဲမှာ အမေရိကန်: +1 ၇၃၆-၇၈၄-၆၀၉၄
- အပြင်မှာ အမေရိကန်: +1 ၇၃၆-၇၈၄-၆၀၉၄
- အရောင်း- +1 ၇၃၆-၇၈၄-၆၀၉၄
- ဖက်စ်- +1 ၇၃၆-၇၈၄-၆၀၉၄
- အီးမေးလ်- sales.support@microsemi.com
အမြဲမေးလေ့ရှိသောမေးခွန်းများ
- မေး။
A- စက်သည် ပစ်မှတ်ဒီဇိုင်းအများစုအတွက် သင့်လျော်သော 100MHz အထိ ဒေတာဖမ်းယူမှုကို ပံ့ပိုးပေးပါသည်။ - မေး- အမှားရှာပြင်ခြင်းအတွက် ပရောဖက်ဆားကစ်များကို အသုံးပြုသည့်အခါ ဒီဇိုင်းကို ပြန်လည်စုစည်းရန် လိုအပ်ပါသလား။
A- မဟုတ်ပါ၊ စူးစမ်းလေ့လာရန်အချက်တည်နေရာများကို ဒီဇိုင်းပြန်လည်ပေါင်းစည်းခြင်း သို့မဟုတ် ပြန်လည်ပရိုဂရမ်ပြုလုပ်ခြင်းမလိုအပ်ဘဲ လျင်မြန်စွာပြောင်းလဲနိုင်သည်။
စာရွက်စာတမ်းများ / အရင်းအမြစ်များ
 |
Microsemi In-Circuit FPGA အမှားအယွင်း [pdf] ညွှန်ကြားချက်များ In-Circuit FPGA အမှားအယွင်း၊ FPGA အမှားအယွင်း၊ အမှားအယွင်း |
