ʻO Microsemi In-Circuit FPGA Debug Instructions

ʻIkepili huna

1 Microsemi In-Circuit FPGA Debug

2 ʻIke Huahana

3 Hoʻolauna

4 ʻO nā pilikia maʻamau i ka wā e hoʻopau ai i nā hoʻolālā FPGA

5 Hana Hoʻohana Debug Maʻalahi

Microsemi In-Circuit FPGA Debug

ʻIke Huahana

Nā kikoʻī

ʻAno Mea Hana: Microsemi SmartFusion2 SoC FPGA

Ka lā hoʻokuʻu: Mei 2014
Hiki i ka Debugging: In-Circuit FPGA Debug, Embedded Logic Analyzer

Kiʻekiʻe Loaʻa i ka ʻikepili hopu pinepine: a hiki i 100MHz

ʻĀpana
ʻO nā FPGA nā mea hoʻolālā ikaika i nā ʻōnaehana hoʻopili me nā advan hoʻolālā he nuitages, akā hiki i kēia mau mea hana ke loaʻa nā hoʻolālā paʻakikī me nā pilikia hoʻolālā paʻakikī e pono e hoʻopau ʻia. ʻO ka hahai ʻana i nā pilikia hoʻolālā e like me nā hewa wehewehe, nā pilikia pili pūnaewele, a me nā hewa manawa ʻōnaehana hiki ke lilo i mea paʻakikī. ʻO ka hoʻokomo ʻana i nā mana debug in-circuit i kahi FPGA hiki ke hoʻomaikaʻi nui i ka debug hardware, a pale aku i nā hola helu o ka huhū. Hōʻike kēia pepa i nā ala like ʻole i ka debug in-circuit no nā FPGA, ʻike i nā kālepa koʻikoʻi, a ma o kahi exampʻO ka hoʻolālā, i manaʻo ʻia no kahi mea Microsemi SmartFusion®2 SoC FPGA, e hōʻike i ke ʻano o ka hiki ke hoʻohana i nā mana hou e hoʻohana wikiwiki i ka debug a me ka hoʻāʻo.

Hoʻolauna

ʻO nā FPGA nā mea hoʻolālā ākea a ikaika a loaʻa i kēia manawa ma kahi kokoke i nā ʻōnaehana hoʻopili. Me ka hoʻonui ʻana i ka hiki, hoʻokomo ʻia nā poloka hana ma-chip paʻakikī a me nā interface serial kiʻekiʻe hiki i kēia mau mea ke loaʻa nā pilikia hoʻolālā paʻakikī e pono e hoʻopau ʻia. ʻO ka ʻimi ʻana i nā pilikia e like me nā hewa wehewehe hana (ma ka FPGA a i ʻole ka pae ʻōnaehana), nā pilikia pili i ka ʻōnaehana hana, nā pilikia o ka manawa o ka ʻōnaehana, a me nā pilikia hōʻailona hōʻailona ma waena o nā IC (e like me ka walaʻau, crosstalk, a i ʻole ka noʻonoʻo ʻana) e ʻoi aku ka paʻakikī i ka hoʻohana ʻana i nā FPGA holomua. He kōkua nui ka simulation i ka ʻike ʻana i nā pilikia hoʻolālā he nui, akā ʻaʻole e hōʻike ʻia nā pilina honua maoli a hiki i ka hoʻokō ʻia ʻana o ka hoʻolālā i ka lako. Ua kūkulu ʻia kekahi mau ʻenehana like ʻole no ka hoʻopau ʻana i nā pilikia hoʻolālā paʻakikī i mea e maʻalahi ai ke kaʻina hana. ʻO ka hoʻomaopopo pono ʻana i kēlā me kēia ʻenehana koʻikoʻi, me nā ʻano advan like ʻoletages a disadvantages, he mea pono i ka noonoo ana i ke ano a i ole ka hui pu ana o na hana kupono no kekahi manao.
He exampʻO ka hoʻolālā FPGA, i manaʻo ʻia no kahi polokalamu Microsemi SmartFusion2 SoC FPGA, hiki ke hoʻohana ʻia e hōʻike i kekahi o ka advantages a disadvantagʻO kēia mau ʻenehana maʻamau a me nā mana debug in-circuit hou loa. ʻO kēia exampE hōʻike ʻo ia pehea e hoʻohana ʻia ai kēia mau ʻenehana like ʻole e wikiwiki i ka ʻike a me ka hoʻopau ʻana i nā pilikia ʻenehana i ka wā o ka debug hardware.

No ke aha ʻo FPGA Debugging kahi ʻano koʻikoʻi o ka hoʻolālā ʻōnaehana a me ka hoʻomohala ʻana?
Loaʻa i nā FPGA ʻelua mau hiʻohiʻona hoʻohana nui e hoʻokaʻawale iā lākou mai nā mea hoʻolālā ʻē aʻe. Hiki ke hoʻohana ʻia nā FPGA i ka huahana hana a hiki ke hoʻohana ʻia ma ke ʻano he kaʻa hoʻomohala e hōʻoia ai a i ʻole prototype i kahi manaʻo hoʻolālā hana. Ke hoʻohana ʻia e like me ke kaʻa hana, hiki i nā FPGA ke lilo i ʻoi aku ka maʻalahi ma mua o ka ASIC a i ʻole nā kaʻa hana hoʻokumu CPU. He mea koʻikoʻi kēia no kahi hoʻolālā hou, ʻaʻole i hoʻokō ʻia i ka ʻenehana. Hiki ke hana maʻalahi a hoʻāʻo ʻia nā hoʻolālā me nā koho hoʻolālā like ʻole no laila e ʻike ʻia ka hoʻolālā maikaʻi loa. Hiki i nā FPGA me nā kaʻina hana ma luna o ka chip (SoC FPGAs) ke hiki ke kūʻai aku i ka hoʻoili ʻana i ka CPU-based me nā lako hana i kōkua ʻia e FPGA-based acceleration functions. ʻO kēia mau advantagHiki iā ia ke hōʻemi nui i ka manawa e pono ai no ka hoʻolālā, hōʻoia, hoʻāʻo, a me ka nānā ʻole ʻana no nā hoʻomohala huahana hou.
Ke hoʻohana ʻia no ka prototyping i kahi hoʻolālā, malia paha no kahi hana ASIC, ʻo ka hoʻololi ʻana o FPGA kahi pōmaikaʻi nui. ʻO kahi paepae lako lako maoli, ʻoiai ʻaʻole holo i ka wikiwiki holoʻokoʻa, ʻoi aku ka maʻalahi o ka loaʻa ʻana o nā anana hana kikoʻī o ka ʻōnaehana, ka ʻikepili hōʻike throughput a me nā hopena hōʻoia o ka manaʻo. Kākoʻo FPGA no ka hoʻokō paʻakikī o nā kaʻa kaʻa maʻamau o ka ʻoihana (e like me PCIe®, Gigabit Ethernet, XAUI, USB, CAN, a me nā mea ʻē aʻe) e maʻalahi i ka hoʻāʻo ʻana e pili ana i kēia mau pilina. ʻO nā ʻohana hou loa o nā FPGA me nā kaʻina hana ARM on-chip (SoC FPGAs), e maʻalahi i ka hoʻokō prototype me nā kaʻina hana i hoʻopili ʻia. Hiki ke hoʻopili ʻia ke code processor i kūkulu mua ʻia i ka prototype a me nā code hou i hana ʻia e like me ka hoʻoikaika ʻana i ka hoʻolālā ʻenehana.

ʻO kēia hui pū ʻana o kahi kaʻina hana maʻamau me nā buses interface maʻamau e hiki ke hoʻohana i ka kaiaola nui o nā waihona code i loaʻa, nā mea hoʻokele, nā API hana, nā ʻōnaehana hana manawa maoli, a me nā ʻōnaehana hana piha e hana wikiwiki i kahi prototype hana. Hoʻohui hou, i ka wā e paʻa ai ka hoʻolālā, hiki ke hoʻohana ʻia ka prototype FPGA e hopu i nā hoʻonohonoho hoʻāʻo simulation nui (no ka hoʻoulu a me ka pane) e hōʻike ana i ka ʻikepili ʻōnaehana maoli. Hiki ke waiwai nui kēia mau ʻikepili i ka hana ʻana i nā simulation hope loa no kahi ASIC a i ʻole ka hoʻokō hana ʻana. ʻO ka advantagʻO ka hoʻohana ʻana i kahi FPGA ma ke ʻano he prototype hoʻolālā hiki ke hōʻemi nui i ka manawa no ka hoʻolālā, hōʻoia, hoʻāʻo, a me ka nānā ʻole ʻana no ka hoʻokō huahana hope loa.
Ma kēia mau hiʻohiʻona FPGA maʻamau ʻelua, ʻo ka maʻalahi o ka FPGA ma ke ʻano he hoʻolālā hoʻolālā he mea nui.tage. ʻO ia ke ʻano he mea maʻamau ka nui o nā hoʻololi hoʻolālā a me nā hoʻololi, a no laila ʻo ka hiki ke hoʻopau wikiwiki i nā hewa hoʻolālā he mea koʻikoʻi ia e hiki ai i nā koho hoʻolālā he nui. Me ka loaʻa ʻole o ka mana debug maikaʻi i ka nui o ka advantage hoʻemi ʻia ka maʻalahi o ka hoʻolālā FPGA e ka manawa debugging hou e pono ai. ʻO ka mea pōmaikaʻi, hiki i nā FPGA ke hāʻawi i nā hiʻohiʻona hāmeʻa hou e hoʻomaʻamaʻa maʻalahi i ka debugging manawa maoli. Ma mua o ka nānā ʻana i kēia mau mea hiki, e nānā mua kākou i nā ʻano pilikia maʻamau i hiki ke alo i kahi hoʻolālā FPGA no laila loaʻa iā mākou ke ʻano kūpono e loiloi i ka pono a me nā kālepa pili o nā mea hana debugging like ʻole.

ʻO nā pilikia maʻamau i ka wā e hoʻopau ai i nā hoʻolālā FPGA

Me nā mana hoʻonui i lawe ʻia e nā FPGA hou, ʻo ka hoʻonui ʻia o ka paʻakikī e paʻakikī i ka hana ʻana i nā hoʻolālā hewa ʻole. ʻO ka ʻoiaʻiʻo, ua manaʻo ʻia hiki i ka debugging ke lawe ma luna o 50% o ka pōʻai hoʻolālā ʻōnaehana hoʻokomo. Me ka hoʻomau ʻana o ka manawa-i-market koʻikoʻi i ka pōʻai hoʻomohala, hoʻihoʻi ʻia ka hoʻopau ʻana o ka ʻōnaehana o ka ʻōnaehana mua i ka noʻonoʻo ʻana-e manaʻo pinepine ʻia kēlā hōʻoia (ʻo ia ka hapa nui.tage o ka papa hana hoʻomohala), e hopu i nā pōpoki a pau ma mua o ka hoʻomaka ʻana o ka ʻōnaehana. E nānā kākou i kekahi mau ʻano pilikia maʻamau o ka ʻōnaehana no ka hoʻomaopopo pono ʻana i nā pilikia e kū mai ana ka hoʻolālā maʻamau i ka wā o ka hoʻomaka ʻana o ka ʻōnaehana.

Hiki ke paʻakikī ka loaʻa ʻana o nā hewa wehewehe hana no ka mea ua kuhi hewa ka mea hoʻolālā i kekahi koi, no laila hiki ke nānā ʻia ka hewa ʻoiai ke nānā pono i nā kikoʻī o ka hoʻolālā. He exampʻO ka hewa wehewehe hana maʻamau kahi i pau ʻole ai ka hoʻololi mīkini mokuʻāina i ke kūlana kūpono. Hiki ke hōʻike ʻia nā hewa i loko o nā kikowaena ʻōnaehana ma ke ʻano he pilikia pili. Ka hoʻopaʻa ʻana o ke kikowaena, no ka example, i kuhi hewa ʻole ʻia ka hopena i ka hoʻohāhā ʻana i ka manaʻo ʻole a i ʻole ke ʻano underflow.
ʻO nā pilikia o ka manawa pae ʻōnaehana kekahi kumu maʻamau o nā hewa hoʻolālā. ʻO nā hanana Asynchronous, ʻo ia hoʻi, he kumu maʻamau o nā hewa ke noʻonoʻo pono ʻole ʻia ka hoʻonohonoho ʻana a i ʻole nā hopena o ke kikowaena manawa. Ke hana wikiwiki nei kēia mau ʻano hewa, hiki ke pilikia loa a ʻike pinepine ʻole ʻia, aia wale nō ke hōʻike ʻia nā hiʻohiʻona kikoʻī. Nui nā hewa o ka manawa maʻamau i loko o kēia ʻāpana a paʻakikī loa, inā ʻaʻole hiki ke hoʻohālikelike.

ʻO ka hōʻino ʻana i ka manawa ma muli o ka haʻahaʻa haʻahaʻa haʻahaʻa ma waena o nā kaapuni i hoʻohui ʻia, ʻo ia hoʻi i nā ʻōnaehana me nā kaila mana he nui no kēlā me kēia kaapuni. ʻO ka haʻahaʻa haʻahaʻa haʻahaʻa haʻahaʻa hiki ke hopena i ka walaʻau hōʻailona, crosstalk, noʻonoʻo, hoʻouka nui a me nā pilikia Electro-Magnetic Interference (EMI) e hōʻike pinepine ʻia e like me nā hewa manawa. ʻO nā pilikia hoʻolako mana, e like me nā transients (i ka wā o ka hoʻomaka ʻana o ka ʻōnaehana a i ʻole ke pani ʻia ʻana), hiki i nā ʻano like ʻole o ka hoʻouka ʻana a me nā koʻikoʻi hoʻokuʻu mana kiʻekiʻe ke hopena i nā hewa pohihihi, ʻaʻole maʻalahi ke huli ʻia i kahi kumu lako mana. ʻOiai ke kūpono loa ka hoʻolālā ʻana i nā pilikia o ka hana ʻana i ka papa hiki ke hopena i nā hewa. ʻAʻole i hoʻopaʻa ʻia nā hono solder a me nā mea hoʻopili kūpono ʻole, no ka example, hiki ke kumu o nā hewa a pili paha i ka mahana a i ʻole ka wahi o ka papa. ʻO ka hoʻohana ʻana i nā ʻenehana hōʻailona FPGA kiʻekiʻe hiki ke paʻakikī i ka ʻimi ʻana i nā hōʻailona ma ka papa kaapuni i paʻi ʻia, no laila hiki i ka loaʻa ʻana i kahi hōʻailona makemake ke pilikia pinepine. ʻAʻole i hana pinepine nā pilikia hoʻolālā he hewa koke a pono e hoʻopili i ka hoʻolālā a hiki i ka ʻike maoli ʻana o ka hewa. ʻO ka huli ʻana i ka hewa hoʻomaka i ke kumu kumu hiki ke lilo i hana paʻakikī, paʻakikī a hoʻopau manawa.

No exampa, ʻaʻole paha i hewa ka hapa iki o ka papa unuhi a hiki i nā pōʻai he nui ma hope. ʻO kekahi o nā mea hana a mākou e kūkākūkā ai ma hope o kēia pepa, e hoʻohana ana i ka lako debug in-circuit debug i hoʻolaʻa ʻia, i kuhikuhi pono ʻia i ka wikiwiki a me ka maʻalahi o kēia mau 'hunts bug. Ma mua o ke komo ʻana i nā kikoʻī o kēia mau mea hana, e nānā mua kākou i kahi simulation ʻenehana debugging ma muli o ka polokalamu i hoʻomaopopo maikaʻi ʻia i ka advan.tages a disadvantagʻo ka hoʻohana ʻana i ka simulation no ka debugging.

Hoʻohana ʻana i ka Simulation no ka Debugging
ʻO ka mea maʻamau i ka hoʻolālā hoʻolālā, hoʻohālikelike ʻia nā mea ola maoli a pau i loko a i waho o ka hoʻolālā e like me nā kaʻina hana polokalamu i hana ʻia ma ka CPU maʻamau. ʻO ka hoʻohana ʻana i kahi ākea o ka hoʻoulu ʻana i ka hoʻolālā a me ka nānā ʻana i ka hopena i manaʻo ʻia e kūʻē i nā hoʻolālā hoʻohālike i hoʻohālikelike ʻia, he ala maʻalahi ia e hopu ai i nā hewa hoʻolālā ʻike. Hāʻawi ʻia kahi puka aniani e hōʻike ana i kahi holo simulation maʻamau ma ka Figure 1 ma lalo nei. ʻO ka advan maopopotage o ka simulation verses hardware-based debugging, ʻo ia ka hiki ke hana i ka simulation i loko o ka lako polokalamu—ʻaʻole pono ka hoʻolālā a me ka hoʻāʻo ʻana. Hiki i ka simulation ke hopu koke i nā hewa hoʻolālā he nui, ʻo ia hoʻi nā mea e pili ana i nā kikoʻī pololei ʻole, ka hoʻomaopopo ʻole ʻana i nā koi o ka interface, nā hewa hana, a me nā ʻano hewa 'gross' ʻē aʻe i ʻike koke ʻia ma o nā vectors stimulus maʻalahi.

ʻOi aku ka maikaʻi o ka simulation inā loaʻa nā hui hoʻoikaika nui i ka mea hoʻolālā a ʻike maikaʻi ʻia nā hopena hopena. I kēia mau hihia, hiki i ka simulation ke hana i kahi ho'āʻo kokoke loa o kahi hoʻolālā. ʻO ka mea pōʻino, ʻaʻole hiki ke maʻalahi ka hapa nui o nā hoʻolālā i nā suites hoʻāʻo nui a ʻo ke kaʻina hana o ka hana ʻana iā lākou hiki ke hoʻopau i ka manawa. ʻO ka hoʻokumu ʻana i kahi suite hoʻāʻo e uhi ana i ka 100% o ka hoʻolālā ʻaneʻane hiki ʻole ke hoʻohana ʻia no nā hoʻolālā nui FPGA a pono e hoʻohana ʻia nā ʻoki pōkole e hoʻāʻo a uhi i nā mea nui o ka hoʻolālā. ʻO kekahi pilikia me ka simulation, ʻaʻole ia he 'honua maoli' hoʻokō a ʻaʻole hiki ke hopu i nā hanana asynchronous, ka launa pū ʻana o ka ʻōnaehana wikiwiki, a i ʻole ka hewa o ka manawa. ʻO ka hope, hiki ke lohi loa ke kaʻina hana simulation a inā makemake ʻia ka nui o nā hoʻomaʻamaʻa ʻana, lilo koke ka simulation i ka manawa nui loa, a ʻo ka hapa nui loa o ke kaʻina hana hoʻomohala.

Ma ke ʻano he ʻokoʻa (a i ʻole ʻoi aku ka maikaʻi, ma ke ʻano he hoʻohui i ka simulation) ua ʻike nā mea hoʻolālā FPGA hiki iā lākou ke hoʻohui i nā lako debug i ka hoʻolālā FPGA i mea e nānā a hoʻomalu i nā hōʻailona kī i loko o ka hāmeʻa. Hoʻokumu mua ʻia kēia mau ʻenehana ma ke ʻano he ad-hoc hoʻokokoke, akā ua ulu mālie i loko o kahi hoʻolālā debug hardware maʻamau. Hāʻawi kēia hoʻohana i nā mana debug in-circuit i ka advan nuitages no nā hoʻolālā e pili ana i ka FPGA a e ʻimi ka ʻāpana aʻe i nā hoʻolālā maʻamau ʻekolu a me kā lākou advan like ʻole.tages a disadvantages.

ʻO nā ala hoʻoheheʻe i loko o ka pōʻai maʻamau no nā FPGA
ʻO nā ʻenehana maʻamau i ka hoʻokō ʻana i nā mana debug in-circuit i nā FPGA e hoʻohana i ka loiloi loiloi i hoʻopili ʻia, nā mea hoʻāʻo waho, a i ʻole nā mea hana hoʻopaʻa hōʻailona i hoʻokomo ʻia i loko o ka lole FPGA. Hoʻohana maʻamau ka mea loiloi loiloi i hoʻopili ʻia me ka hoʻohana ʻana i ka lole FPGA a hoʻokomo ʻia i loko o ka hoʻolālā. ʻO ka JTAG Hoʻohana ʻia ke awa e komo i ka mea anana a hiki ke hōʻike ʻia ka ʻikepili i hopu ʻia ma kahi PC. Ke hoʻohana ʻia nā mea hoʻāʻo waho, hoʻololi ʻia ka hoʻolālā FPGA ma lalo o ka hoʻāʻo ʻana i mea e hoʻohuli ʻia ai nā hōʻailona FPGA kūloko i nā pine puka. Hiki ke ʻike ʻia kēia mau pine ma o nā lako hoʻāʻo waho. Ke hoʻohana ʻia ka hāmeʻa probe hōʻailona hoʻolaʻa, hiki ke heluhelu ʻia kahi koho ākea o nā hōʻailona kūloko i ka manawa maoli. Hiki ke hoʻohana ʻia kekahi mau hoʻokō ʻimi noiʻi e kākau e kākau inoa a i ʻole nā wahi hoʻomanaʻo e hoʻonui hou ai i nā hiki debug. E nana hou kakou i ka advantages a disadvantages o kēlā me kēia ʻenehana a laila e nānā i kahi exampe hoʻolālā e ʻike pehea e hiki ai i kēia mau ala like ʻole ke hopena i ka manawa debugging holoʻokoʻa.

I loko o ka FPGA Debug-Embedded Logic Analyzer
ʻO ka manaʻo o ka loiloi loiloi i hoʻokomo ʻia he hopena pololei ia o ka hiki i ka ad-hoc in-circuit debugging hiki i nā mea hoʻolālā i hoʻokō i ka wā i hoʻohana mua ʻia ai nā FPGA. Hoʻohui nā mea loiloi loiloi i hoʻohui ʻia i nā mana hou a hoʻopau i ke koi no ka mea hoʻolālā e hoʻomohala i kā lākou anana. Hāʻawi ka hapa nui o nā FPGA i kēia mau mea hiki a hāʻawi nā ʻaoʻao ʻekolu i nā mea loiloi maʻamau (Identify®, mai Synopsys, kahi ex kaulana.ample) hiki ke hoʻopili maʻalahi me nā mea hana kiʻekiʻe e hoʻomaikaʻi hou i ka huahana.

Hoʻokomo ʻia ka hana loiloi logic i loko o ka hoʻolālā, me ka hoʻohana ʻana i ka lole FPGA a me nā poloka hoʻomanaʻo i hoʻopili ʻia e like me ka trace buffers, e like me ka mea i hōʻike ʻia ma ke Kiʻi 2. Hoʻokumu pū ʻia nā kumuwaiwai hoʻoulu i hiki ke koho a hopu ʻia nā pilina hōʻailona paʻakikī. Loaʻa ka loaʻa ʻana i ka mea loiloi no ka hoʻomalu a me ka hoʻoili ʻana i ka ʻikepili ma o ka maʻamau JTAG awa e hoʻomaʻamaʻa i nā pono pili. Hiki ke hōʻike ʻia ka ʻikepili i hopu ʻia ma ka PC me ka hoʻohana ʻana i ka maʻamau viewlako polokalamu a hoʻohālike maʻamau i kahi puka hawewe hawewe simulator viewʻano ʻano.

ʻO ka advantagʻAʻole hoʻohana ʻia nā pine FPGA I/O hou aʻe, ʻo ka JTAG nā hōʻailona. ʻAʻole maʻamau ka maʻalahi o nā cores logic analyzer IP cores a i kekahi mau manawa hiki ke koho i ka synthesis FPGA i loaʻa, a i ʻole nā mea hana simulation. I kekahi mau hihia, hiki i ka mea loiloi loiloi i hoʻopili ʻia ke hāʻawi i nā mea hou aku ma nā I/O i hoʻohana ʻole ʻia, inā ʻoi aku ka maʻalahi. ʻO kekahi o ka disadvantagʻO kēia ka mea e pono ai ka nui o nā kumuwaiwai FPGA. ʻO ka mea nui, inā hoʻohana ʻia nā trace buffer e hōʻemi kēia i ka helu o nā hoʻomanaʻo poloka i loaʻa. Inā makemake ʻia kahi pānaʻi ākea e lilo kēia i mea kūʻai aku i ka hohonu hoʻomanaʻo (no ka hoʻohana ʻana i kahi hoʻomanaʻo ākea e hopena i ka hohonu hoʻomanaʻo pāpaʻu) - kahi disadvan nuitage i ka hoʻohana ʻana i nā mea liʻiliʻi. Malia paha ʻo ka drawback nui loa i kēia ʻenehana ʻo ia i kēlā me kēia manawa e hana ʻia kahi hoʻololi i ka hoʻokomo ʻana i ka noiʻi, pono e hoʻopili hou a hoʻonohonoho hou i ka hoʻolālā. I ka hoʻohana ʻana i kahi hāmeʻa nui hiki ke lawe i kēia kaʻina hana i kahi manawa nui. Ma muli o ke ʻano o ka hoʻokomo ʻia ʻana o nā ʻōkuhi hōʻailona i ka hoʻolālā ʻana hiki ke paʻakikī ke hoʻoponopono i nā pilina manawa hōʻailona. Eia hou, ʻaʻole kūlike nā lohi ma waena o nā ʻōkuhi hōʻailona a no laila paʻakikī ke hoʻohālikelike ʻana i nā pilina manawa. He paʻakikī kēia i ka hoʻohālikelike ʻana i nā hōʻailona asynchronous a i ʻole nā hōʻailona mai nā kikowaena manawa like ʻole.

In-Circuit FPGA Debug – Lako Ho'āʻo Kūwaho
ʻO ka hoʻohana ʻana i ka code debug in-circuit i hui pū ʻia me nā mea hoʻāʻo o waho he hoʻomohala kūlohelohe i ka wā i loaʻa ai kahi loiloi loiloi waho no ka hoʻāʻo ʻana i ka ʻōnaehana. Ma ka hana ʻana i kekahi code debug maʻalahi e ʻike a koho i nā hōʻailona hoʻāʻo kūloko a hoʻopili iā lākou i nā FPGA I/Os, e like me ka hōʻike ʻana ma ke Kiʻi 3, ua hiki ke hoʻohana i nā mea hiki ke holomua (e like me nā trace buffers nui, nā kaʻina hana paʻakikī, a me nā mea he nui. viewnā koho) e hana i nā kaiapuni debug maʻalahi akā ikaika. ʻOi aku ka paʻakikī i loko o ke kaapuni no nā koho triggering kiʻekiʻe hiki ke hōʻemi i ka nui o nā mea e pono ai. No exampʻAe, ʻaʻole paʻa ke koho ʻana i nā ʻōlelo kikoʻī ma kahi kaʻa ākea inā makemake ʻia nā pine waho.
ʻO ka hoʻohana ʻana i ka loiloi FPGA kūloko e hōʻemi nui i nā koi I/O a hiki ke ʻimi i nā ʻano kikoʻī kikoʻī (malia he kelepona a hoʻihoʻi ʻia) no ka hoʻopau ʻana i nā pilikia paʻakikī. Inā loaʻa kahi mea hoʻohana maʻamau, hiki i kēia ke maʻalahi i ka pihi aʻo a hoʻomaikaʻi i ka huahana.

ʻO ka advantagʻO kēia ka hoʻohana ʻana i ke kumukūʻai o nā lako hoʻāʻo waho a no laila ʻaʻohe kumu kūʻai mea hana. Loaʻa kekahi mau core IP kaapuni debug mai nā mea hana lako a i ʻole nā mea hana FPGA, a hiki ke uku haʻahaʻa a i ʻole manuahi. ʻO ka nui o nā kumuwaiwai FPGA e koi ʻia e hoʻokō i ka loiloi koho hōʻailona he liʻiliʻi loa, a ma muli o ka hana ʻana o ka trace me ka hoʻohana ʻana i ka loiloi logic waho, ʻaʻohe mea hoʻomanaʻo poloka. No ka mea ʻaʻole kūʻai ʻia ka loiloi koho, hiki ke kākoʻo ʻia ka nui o nā kahawai me ka ākea ākea. Hiki i ka loiloi loiloi ke hana ma ke ʻano manawa a me ke ʻano mokuʻāina e kōkua i ka hoʻokaʻawale ʻana i kekahi mau pilikia manawa.
ʻO ka nisvanvantagHiki i nā mea o kēia ala ke komo i ka pono e kūʻai i ka loiloi loiloi, inā ʻaʻole i hoʻokaʻawale ʻia kekahi i ka papahana. ʻO kēia disadvantage lawa paha e hoʻonāwaliwali i kēia ʻano hana i nā manawa he nui. E hoʻomaopopo naʻe, ke loaʻa nei kekahi mau koho loiloi loiloi haʻahaʻa e hoʻohana ana i ka PC a i ʻole ka papa no ka hōʻike ʻana, e ʻoi aku ka maikaʻi o kēia koho no nā koi debug maʻalahi.
ʻO ka helu o nā pine FPGA i hoʻopau ʻia he mea ʻino ʻē aʻetaga inā pono e nānā ʻia nā kaʻa kaʻa ākea, pono ka hoʻolālā koʻikoʻi no ka hoʻolālā papa a me ka hoʻohui ʻana i nā mea hoʻohui debug. ʻO kēia koi ka mea paʻakikī loa e wānana i ka wā hoʻolālā a me kahi paʻakikī makemake ʻole. E like me ka hoʻopili ʻana i ka logic analyser hoʻopili i ka hoʻolālā hoʻāʻo waho pono e hoʻopili hou a hoʻonohonoho hou i kahi hoʻolālā, ke makemake ʻia kēlā me kēia hoʻokolohua hou.

ʻO ka disadvan maʻamautagʻO kēia mau ʻenehana ʻelua - ka hoʻohana ʻana i nā kumuwaiwai on-chip (hiki ke hoʻopili i ka hana manawa o ka hoʻolālā a hana i nā koi debugging hou aʻe) ka pono e hōʻuluʻulu a hoʻonohonoho hou i ka hoʻolālā (hiki ke hoʻohui i nā hola a i ʻole nā lā i ka papa hana debug) ka hoʻolālā mua e pono ai no ka ʻike ʻana i nā hiʻohiʻona hoʻāʻo, a me ka hoʻohana ʻana i nā kumuwaiwai chip I/O hou i hana i kahi pono no kahi ala ʻole. ʻO kekahi pane ʻo ka hoʻohui ʻana i ka loiloi debug i hoʻolaʻa ʻia i ka lole FPGA ma kekahi mau mea hana. ʻO ka debug in-circuit me ka hoʻohana ʻana i nā ʻimi loea ka hopena.

In-Circuit FPGA Debug – Nā ʻImi Lako
Hoʻohana maʻalahi ka hoʻohana ʻana i nā ʻimi loea i nā ʻenehana debug in-circuit no nā FPGA. Hoʻokomo ʻia kēia ʻenehana ma ke ʻano he hiʻohiʻona Live Probe ma SmartFusion2®SoC FPGA a me IGLOO®2 FPGA hāmeʻa, hoʻohui i nā laina hoʻolaʻa hoʻolaʻa i ka lole FPGA e nānā i ka hoʻopuka ʻana o kekahi bit register element logic. E like me ka mea i hōʻike ʻia ma ke kiʻikuhi poloka ma ke Kiʻi 4, loaʻa nā ʻimi loea i ʻelua mau ala hoʻokele A a me B.

ʻO nā puka hoʻopaʻa inoa i koho ʻia (nā helu ʻimi), e like me ka mea i hoʻokumu ʻia ma lalo o ke kiʻi, ua hoʻokele ʻia ma luna o nā ala ʻelua ʻelua a inā koho ʻia hiki ke hoʻopili ʻia i ke kahawai A a i ʻole B. Hiki ke hoʻouna ʻia kēia mau hōʻailona channel manawa maoli i nā pine Probe A a me Probe B i hoʻolaʻa ʻia ma ka hāmeʻa. Hiki ke hoʻokuʻu ʻia nā hōʻailona Probe A a me Probe B i loko o kahi loiloi loiloi i hoʻopili ʻia.

E hoʻomaopopo he maʻamau nā hiʻohiʻona manawa o nā pine probe a he haʻahaʻa haʻahaʻa loa mai kahi kikoʻī a i kekahi, e maʻalahi ka hoʻohālikelike ʻana i nā ʻano manawa o nā hōʻailona manawa maoli. Hiki ke hopu ʻia ka ʻikepili a hiki i 100MHz i kūpono no ka hapa nui o nā hoʻolālā i hoʻolālā ʻia.
Malia paha ʻo ka mea nui loa nā wahi kikoʻī, ʻoiai ʻaʻole lākou i koho ʻia ma ke ʻano he ʻāpana o ka hoʻolālā i hoʻokō ʻia (koho ʻia lākou ma o ka lako i hoʻolaʻa ʻia ʻoiai e holo ana ka hoʻolālā ma ka FPGA), hiki ke hoʻololi koke ʻia ma ka hoʻouna ʻana i ka ʻikepili koho i ka hāmeʻa. ʻAʻole pono ka hoʻonohonoho hou ʻana a me ka hoʻonohonoho hou ʻana.
No ka maʻalahi o ka hoʻohana ʻana i ka hiki ʻana o ka Live Probe, hiki i ka lako polokalamu debug pili ke komo i nā wahi hōʻailona hōʻailona ma o kahi debug i hana ʻia. file. E like me ka mea i hōʻike ʻia ma ka Figure 5, hiki ke koho ʻia ka inoa hōʻailona mai ka papa inoa hōʻailona a hoʻopili ʻia i ke kahawai makemake. Hiki ke hana ʻia i ka wā e holo ana ka hoʻolālā ʻana i ʻoi aku ka maikaʻi o ka hana ʻimi ʻana i loko o ka hoʻolālā.

I nā manawa he nui, hiki ke hoʻohana ʻia ka hiki ʻana o ka mīkini paʻa, e like me Live Probe, me ka mea loiloi loiloi i hoʻopili ʻia ma mua a me nā ʻenehana hoʻāʻo waho.

E like me ka mea i hōʻike ʻia ma ke Kiʻi 6, hiki i ka Live Probe ke koho i nā hōʻailona 'ma ka lele' hiki ke hoʻololi wikiwiki a maʻalahi i nā hōʻailona ma lalo o ka nānā ʻana me ka ʻole e hoʻopili hou i ka hoʻolālā. Hiki ke nānā pono i nā hōʻailona hoʻāʻo ʻia e ka mea loiloi loiloi waho a i ʻole ka laulā, e like me ka mea i hōʻike ʻia ma ka ʻaoʻao ʻākau o luna o ke kiʻi ma nā pine hoʻopuka hoʻopaʻa ʻia. ʻO kahi ʻē aʻe (a i ʻole paha i hoʻohui ʻia) hiki ke hoʻohana ʻia ka mea loiloi loiloi kūloko (ka ILA Identify block, i hōʻike ʻia ma ke kiʻi) e nānā i nā pine probe. Hiki ke hopu ʻia nā hōʻailona hōʻailona e ka ILA a nānā ʻia ma ka puka aniani nalu. Hiki ke hoʻololi ʻia nā wahi ʻimi noiʻi me ka ʻole e hoʻopili hou i ka hoʻolālā ʻana.
E hoʻomanaʻo e hiki ke hoʻohana ʻia nā mana hou no ka triggering a me ka trace e hoʻomaikaʻi i ka hana probe, e maʻalahi ke ʻike i nā pilikia hoʻolālā paʻakikī.

Loaʻa nā mana debug ʻē aʻe ma nā polokalamu SmartFusion2 SoC FPGA a me IGLOO2 FPGA. ʻO kekahi o kēia mau mea hiki, i kapa ʻia ʻo Active Probe, hiki ke heluhelu a me ka asynchronously e heluhelu a kākau paha i kekahi bit register element logic. Hoʻomau ka waiwai i kākau ʻia no hoʻokahi pōʻaiapuni uaki i hiki ke hoʻomau i ka hana maʻamau, e lilo ia i mea hana debugging waiwai nui. He mea hoihoi nui ka Active Probe inā makemake ʻia ka ʻike wikiwiki ʻana i kahi hōʻailona kūloko (e nānā wale paha i ka hana a i ʻole i ke kūlana i makemake ʻia, e like me ka hōʻailona hoʻihoʻi hou), a i ʻole he pono e hoʻāʻo koke i kahi hana loiloi ma ke kākau ʻana i kahi kikoʻī.
(e hoʻomaka paha i kahi hoʻololi mīkini mokuʻāina ma ka hoʻonohonoho wikiwiki ʻana i kahi waiwai hoʻokomo e hoʻokaʻawale i kahi pilikia kahe mana).

ʻO kekahi mana debug i hāʻawi ʻia e Microsemi ʻo Memory Debug. ʻO kēia hiʻohiʻona e hiki ai i ka mea hoʻolālā ke heluhelu me ka asynchronously a kākau paha i kahi poloka SRAM lole FPGA i koho ʻia. E like me ka mea i hōʻike ʻia ma ke kiʻi paʻi o ka Mea Hana Debug (Figure 7), ke koho ʻia ka pā Memory Blocks hiki i ka mea hoʻohana ke koho i ka hoʻomanaʻo i makemake ʻia e heluhelu, e hoʻokō i kahi kiʻi paʻi kiʻi o ka hoʻomanaʻo, hoʻololi i nā waiwai hoʻomanaʻo, a laila kākau i nā waiwai i ka hāmeʻa. Hiki ke hoʻohana nui ʻia kēia no ka nānā ʻana a hoʻonohonoho ʻana i nā mea hoʻopaʻa ʻikepili i hoʻohana ʻia i nā awa kamaʻilio no ka scratch-pad i hoʻonohonoho ʻia i ka helu helu a i ʻole no ke code i hoʻokō ʻia e kahi CPU i hoʻopili ʻia. ʻOi aku ka wikiwiki a me ka maʻalahi o ka hoʻopau ʻana i nā hewa pili i ka ʻikepili paʻakikī ke nānā ʻia a mālama ʻia nā hoʻomanaʻo.

Ke hoʻopau ʻia kahi hoʻolālā, makemake paha e hoʻopau i nā mana debug hardware e pale i ka ʻike pili. Hiki i ka mea hoʻouka ke hoʻohana i kēia mau mea e heluhelu ai i ka ʻike koʻikoʻi a i ʻole e hoʻololi i nā hoʻonohonoho ʻōnaehana e hiki ai ke komo maʻalahi i nā ʻāpana koʻikoʻi o ka ʻōnaehana. Ua hoʻohui ʻo Microsemi i nā hiʻohiʻona e hiki ai i ka mea hoʻolālā ke hoʻopaʻa i ka hāmeʻa ma hope o ka pau ʻana o ka debugging. No exampʻAe, hiki ke hoʻopaʻa ʻia ke komo i Live Probe a me Active Probe e hoʻopau loa i ka hana ma ke ʻano he mea hiki ke hoʻouka ʻia (ʻo ia ka mea e hoʻopau ai i ka hiki ke hana i ka hana noiʻi e hana i nā ʻano o ka hāʻawi ʻana i kēia manawa i hiki ke hoʻohana ʻia e hoʻāʻo a nānā i ka ʻikepili probe me ka pololei ʻole). ʻO kahi ʻē aʻe, hiki ke hoʻopaʻa ʻia ke komo ʻana i nā ʻāpana i koho ʻia no ka pale ʻana i ke komo ʻana i kēlā mau ʻāpana wale nō. Hiki ke maʻalahi kēia inā pono kahi hapa o ka hoʻolālā e paʻa i ke koena o ka hoʻolālā no ka hoʻāʻo ʻana i ke kahua a i ʻole ka nānā ʻana i nā hewa.

Ka Papa Hoʻohālikelike Hoʻopaʻa Pahu Kaapuni
I kēia manawa he kikoʻī houview ʻO nā ʻenehana debug hardware nui ʻekolu i wehewehe ʻia he pakuhi hōʻuluʻulu, e like me ka hōʻike ʻana ma ka Figure 8, ua hana ʻia e kikoʻī i nā ʻano advan like ʻole.tages a disadvantages o kēlā me kēia ala. Ke hoʻomanaʻo nei hiki ke hoʻohana ʻia kekahi mau ʻenehana i ka hui (Live Probe a me Internal Logic Analyzer (ILA), e like me Synopsys Identify, no example), hiki iā mākou ke ʻike i nā ikaika nui a me nā nāwaliwali o kēlā me kēia ʻenehana. ʻO ka hōʻiliʻili ʻana i nā mana debug hardware in-circuit (Live Probe, Active Probe, a me Memory Debug—i kapa ʻia ʻo SmartDebug), ʻoi aku ka nāwaliwali ma ka hoʻohālikelike ʻana i nā ʻano hana ʻē aʻe i ka helu o nā mea hoʻāʻo holoʻokoʻa i loaʻa (kahi pōʻai ʻulaʻula) a ʻoi aku ka nāwaliwali ma mua o ka maikaʻi (poʻe melemele) ke noʻonoʻo ʻia ka wikiwiki hopu (hiki ke wikiwiki nā mea hoʻokolohua waho).
ʻOi aku ka nāwaliwali o nā ʻenehana ILA, e like me Synopsys Identify, ke hoʻohālikelike ʻia me nā ʻenehana ʻē aʻe a i ka wā e noʻonoʻo ʻia ai nā pono waiwai FPGA. ʻOi aku ka nāwaliwali o nā ʻenehana hoʻāʻo hoʻāʻo waho ma luna o kekahi mau noʻonoʻo me ke kumukūʻai, ka hopena o ka manawa hoʻolālā, a me ka neʻe ʻana o ka ʻimi noiʻi ma luna o ke poʻo (ma muli o ka pono e hoʻopili hou i ka hoʻolālā) ʻoi aku ka paʻakikī. Malia paha ʻo ka hoʻonā maikaʻi loa ʻo ia ka hui pū ʻana o SmartDebug a me kekahi o nā ʻenehana ʻē aʻe, i hiki ke hoʻemi ʻia ka helu o nā kahawai o SmartDebug a me ka neʻe ʻana o ka neʻe ʻana.tagua hoemi pū ʻia nā ʻenehana ʻē aʻe.

Hoʻokaʻawale hōʻailona
Hiki ke hoʻokaʻawale maikaʻi ʻia ma waena o kekahi o nā ʻano hōʻailona maʻamau a hiki ke kōkua i ka wā e hoʻolālā ai i kahi ala debugging. No exampʻO nā hōʻailona ʻaʻole e hoʻololi ʻē aʻe ma mua o ka hoʻomaka ʻana o ka ʻōnaehana, e like me ka hoʻonohonoho hou ʻana o ka ʻōnaehana, ka hoʻonohonoho hou ʻana a i ʻole nā papa inoa hoʻomaka e hiki ke helu ʻia he hōʻailona static. ʻO kēia mau ʻano o nā hōʻailona ʻoi aku ka maikaʻi o ka loaʻa ʻana ma o kahi hale hiki ke nānā maʻalahi a me ka hoʻomalu ʻana i ka hōʻailona, me ka ʻole o ka lōʻihi o ka recompile cycle. ʻO Active Probe kahi mea maikaʻi loa no ka hoʻopau ʻana i nā hōʻailona static. Pēlā nō, hiki ke hoʻokaʻawale ʻia nā hōʻailona e loli pinepine akā paʻa mau no ka hapa nui o ka manawa, hiki ke helu ʻia ma ke ʻano he pseudo-static a ʻoi aku ka maikaʻi o ka debugged me ka Active Probe. ʻO nā hōʻailona e loli pinepine, e like me nā hōʻailona uaki, hiki ke helu ʻia ma ke ʻano ikaika a ʻaʻole hiki ke maʻalahi ma o Active Probe. ʻO ka Live Probe kahi koho maikaʻi loa no ka nānā ʻana i kēia mau hōʻailona.

Hana Hoʻohana Debug Maʻalahi

I kēia manawa ua ʻoi aku ka maikaʻi o ka hoʻomaopopo ʻana i nā koho debug in-circuit, e nānā i kahi hoʻolālā maʻalahi exampe ike i ka hana ana o keia mau hana. Hōʻike ka 9 kiʻi i kahi hoʻolālā FPGA maʻalahi i kahi polokalamu SmartFusion2 SoC FPGA. Hoʻonohonoho hou ʻia ka Microcontroller Subsystem (MSS) e ka CoreSF2Reset Soft IP block. ʻO nā mea hoʻokomo i kēia poloka ʻo ia ka Power On Reset, kahi mea hoʻohana i ka mea hoʻohana, a me kahi hoʻihoʻi waho. ʻO nā mea hoʻopuka he hoʻihoʻi i ka Mea Hoʻohana, kahi hoʻonohonoho MSS, a me kahi hoʻonohonoho M3. ʻO nā hōʻailona hewa ʻaʻohe hana ma ka I/Os ʻoiai ua haʻalele ka mea hana i ka mokuʻāina POR me ka holomua. ʻO nā koho ʻokoʻa ʻekolu no ka hoʻopau ʻana i kēia hewa i hōʻike ʻia ma ke kiʻi pū kekahi: ʻO ka pahu polū (i kapa ʻia ʻo ETE) no ke ʻano o nā lako hoʻāʻo waho; ʻo ka pahu ʻōmaʻomaʻo (i kapa ʻia ʻo ILA) no ke ʻano o ka Internal Logic Analyzer; a ʻo ka pahu ʻalani (i kapa ʻia ʻo AP) no ke ʻano Active Probe. E noʻonoʻo mākou i nā kumu kumu o ka hewa i hōʻoia ʻole ʻia i nā mea hoʻokomo hou i ka CoreSF2Reset Soft IP block.

E nānā kākou i ke kaʻina hana debug no ʻekolu o nā ʻano hana kaapuni i wehewehe mua ʻia.

Lako Hoao Kuwaho
Ke hoʻohana nei i kēia ʻano, manaʻo ʻia ua loaʻa nā mea hoʻāʻo a ʻaʻole hoʻohana ʻia e kahi papahana kiʻekiʻe. Eia hou, he mea nui ka hoʻolālā mua ʻana i loaʻa kekahi mau FPGA I/O a hiki ke hoʻopili maʻalahi i nā mea hoʻāʻo. Loaʻa kahi poʻomanaʻo ma ka PCB no exampe kōkua nui a hoʻemi i ka manawa e hoʻāʻo ai e ʻike a hoʻopili i kahi 'manaʻo manaʻo' a i ʻole ka pōkole o nā pine i ka wā e hoʻokolokolo ai. Pono e hoʻopili hou ʻia ka hoʻolālā e koho i nā hōʻailona a mākou e makemake ai e noiʻi. Lana ka manaʻolana, ʻaʻole mākou e 'ʻili hou i ka ʻonika' a pono mākou e koho i nā hōʻailona hou aʻe no ka hoʻokolokolo hou ʻana, ʻoiai ʻo ka pinepine o kā mākou noiʻi mua ʻana i nā nīnau hou aʻe. I kekahi hanana, hiki i ka recompile a me ka reprogramming kaʻina hana he nui ka manawa, a inā e hopena i ka hewa o ka manawa pono e hoʻolālā hou ʻia (ua kamaʻāina mākou a pau i ka hoʻāʻo ʻana e hoʻoponopono i nā pilikia pani manawa, ʻo ia hoʻi, ke hoʻololi nei ʻoe i ka hoʻolālā e ʻimi i kahi pahu hoʻolālā - hiki ke hana holoʻokoʻa mai nā minuke a i nā hola)! He mea nui hoʻi e hoʻomanaʻo inā ʻaʻohe mea hoʻohana manuahi I/Os o ka hoʻolālā, ʻaʻole hiki ke hoʻokō ʻia kēia ʻano hana. Eia kekahi, ʻo kēia ʻano hana e hoʻopili ʻia i ka hoʻolālā - a nalo paha nā pōpoki pili i ka manawa a ʻike hou ʻia ma waena o nā mea hou.

ʻIke Loko Kuloko
Me ka hoʻohana ʻana i kēia ʻano hana pono e hoʻokomo ʻia ka ILA i loko o ka hoʻolālā me ka hoʻohana ʻana i nā kumuwaiwai lole, a laila pono e hoʻohui hou ʻia. E hoʻomanaʻo inā ua hoʻomaka koke ʻia ka ILA, ʻaʻole i hoʻohana ʻia nā hōʻailona a mākou e makemake ai e noiʻi, e koi ana i ka hoʻopili hou ʻana. Hiki i kēia kaʻina hana ke hoʻololi i ka hoʻolālā kumu a me ka uhaki ʻana i nā palena manawa. Inā hoʻokō ʻia ka manawa, pono e hoʻolālā hou ʻia ka hoʻolālā a hoʻomaka hou. Hiki i kēia kaʻina holoʻokoʻa ke lawe i kekahi mau minuke a i ʻole mau hola inā lōʻihi nā manawa hōʻuluʻulu a makemake ʻia nā ala he nui.

ʻImi ʻeleu
Ma ka hoʻohana ʻana i kēia ʻano hana hiki ke kuhikuhi ʻia ka Active Probe i ke kumu o nā hōʻailona hoʻihoʻi hou, ʻo ia mau mea a pau i hoʻokumu ʻia e nā mea hoʻopaʻa inoa (e like me ka mea maʻamau i nā hana hoʻolālā kikohoʻe maikaʻi). Ua koho ʻia nā hōʻailona i kēlā me kēia manawa, mai kahi papa kuhikuhi Active Probe i hōʻike ʻia ma ke Kiʻi 10 ma lalo nei. Hiki ke heluhelu ʻia nā waiwai hōʻailona i koho ʻia a hōʻike ʻia ma ka puka aniani ʻikepili Active Probe. Hiki ke ʻike maʻalahi nā kuhi hewa. Hiki ke hana koke ʻia kēia hoʻāʻo me ka ʻole o ka pono e hoʻopili hou a hoʻonohonoho hou i ka hāmeʻa a ʻaʻole i hoʻopili ʻia a i ʻole ke kaʻina hana. He mau kekona wale nō ke kaʻina hana holoʻokoʻa. Hiki i kēia ʻano hana ke hana i ka controllability (hoʻololi i nā waiwai asynchronously) ʻaʻole e ʻae ʻia e nā ʻano ʻelua ʻē aʻe. Ma keia exampʻO ka hōʻailona hoʻihoʻi hou ʻia e kahi papa inoa hiki ke hoʻopaʻa maʻalahi a ʻike ʻia e paʻa ana i ke kūlana hana.

Hiki ke hoʻokō ʻia ka hoʻololi ʻana i ka hōʻailona hoʻihoʻi ʻana ma o ka hoʻohana ʻana i ka papa inoa e hana ana i nā hōʻailona hoʻomaha.

ʻOi aku ka paʻakikī o ka hoʻohana ʻana
He mea maʻalahi loa ka hoʻolālā ma luna a he mea hoʻohana i ka hoʻohana ʻana i nā ʻenehana hoʻolālā i wehewehe ʻia, akā he ex paʻakikīampʻoi aku ka nui o ka hoʻohālike. ʻO nā manawa he nui ʻaʻole ka hōʻailona o ka hoihoi he hōʻailona paʻa e like me ka mea ma kā mākou ex maʻalahiample akā he dynamic. ʻO kahi hōʻailona hoʻoikaika maʻamau he uaki waena, i hoʻohana ʻia paha no ka manawa o ka lulu lima no kahi interface serial. Hōʻike ka Figure 11 i kēlā ʻano hoʻolālā me ka mea hoʻohana Soft IP core, i kēia hihia, kahi kikowaena serial maʻamau i pili i ka ʻōnaehana APB bus. ʻO nā hōʻailona hewa, ʻaʻohe hana ma luna o nā mea hoʻohana maʻamau serial interface, a i ka wā e hoʻopuka ai kahi haku kaʻa kaʻa APB i kahi kālepa no ke komo ʻana i ka interface serial e hele ana ia i kahi kūlana ʻokoʻa e hōʻike ana i kahi lulu lima hewa. Me he mea lā e hoʻokuʻu ʻia kēia mau kūlana i kahi kumu paʻa, e like me ka hōʻailona hoʻonohonoho hewa ʻole, ʻoiai ʻaʻole e hana ana ka mīkini mokuʻāina kālepa ma ka helu i manaʻo ʻia a no laila ke kumu o ka ʻokoʻa. ʻO ke kumu kumu i manaʻo ʻia ʻo ia ka mea hana alapine o ka uaki i loko o ka mea hoʻohana IP core.

Inā ʻaʻole ia e holo ana ma ke alapine kūpono e hopena nā hewa i wehewehe ʻia.

Ma kēia kūlana, ʻoi aku ka maikaʻi o ka hoʻolālā e hoʻololi i ke ala Active Probe me ka Live Probe. Hōʻike ʻia kēia ma ka kiʻi ma luna e ka pahu LP waihoʻoluʻu ʻalani, me ka hoʻohana ʻana i ka JTAG hōʻailona no ke koho kumu hoʻokolokolo.

Lako Hoao Kuwaho
No kēia hihia, ua like loa ke ʻano me ka ex maʻalahi i wehewehe mua ʻiaample. Lawe ʻia ka hōʻailona uaki mea hoʻohana i kahi hoʻāʻo (manaʻolana ma ke poʻo) a pono ka hoʻopili hou ʻana i ka manawa. Hiki paha ke kōkua i ka lawe ʻana i kahi hōʻailona kuhikuhi, malia paha he uaki ʻōnaehana i hoʻohana ʻia no ka uaki i nā mea hoʻohana IP ma ke ʻano he hōʻailona hoʻohālikelike. E hoʻokau hou ʻia mākou i ka pono e hoʻopili hou a hoʻonohonoho hou i hiki i ke kaʻina holoʻokoʻa ke lawe i kahi manawa nui.

ʻIke Loko Kuloko
Ua like loa kēia hihia me ka ex maʻalahiample. Pono e hoʻokomo ʻia ka ILA, a i ʻole i wehewehe ʻia ka hōʻailona i makemake ʻia, a hoʻokō ʻia kahi pōʻai hoʻohui hou a hoʻonohonoho hou. ʻO nā pilikia a pau i wehewehe mua ʻia e hopena i kahi manawa pōʻai debug nui. Aia kekahi paʻakikī hou, akā naʻe. Pono ka uaki e holo ana i ka ILA, a ʻoi aku ka wikiwiki e pili ana i ka uaki e ʻike ʻia mai ka mea hoʻohana Soft IP core. Inā like ʻole kēia mau wati, a ʻaʻole i loaʻa nā pilina manawa kūpono, ʻaʻole hiki ke ʻike ʻia ka hopu ʻana i ka ʻikepili a he kumu pilikia no ka hana debug.
E hoʻomanaʻo, inā ʻaʻole i hoʻokumu ʻia ka uaki Soft IP i ka mea hoʻohana ma luna o ka chip (malia paha ua hoʻihoʻi ʻia mai ka serial interface) pono paha ka mea hoʻolālā e hoʻohui i kahi module uaki e hoʻohua ai i ka uaki ILA wikiwiki me ka hoʻohana ʻana i nā kumuwaiwai hou aʻe a hana paha i kahi ʻino o ka manawa.

Hoʻopiʻi Ola
Ke hoʻohana nei i kēia ʻano, hiki ke kuhikuhi koke ʻia ka Live Probe i ke kumu o ka uaki mea hoʻohana a me nā kumu ʻē aʻe mai kahi papa inoa e alualu i ke kumu kumu o ka hewa. E hōʻike ana ka Live Probe i nā hoʻopuka hōʻailona i koho ʻia i ka manawa maoli a no laila ʻoi aku ka maʻalahi o ka pilina manawa ma waena o nā hōʻailona. He mau kekona wale nō ke kaʻina hana holoʻokoʻa.

Nā Hiʻona Debug ʻē aʻe no nā Interface Serial
He mea nui nō hoʻi e kuhikuhi i ka nui o nā mana debug hou i SmartFusion2 SoC FPGA a me IGLOO2 FPGA mau mea hiki ke hoʻohana ʻia ma nā kikowaena serial, e like me ka mea ma mua.ample hoʻolālā kahi i ʻoi aku ka paʻakikī o nā hewa. SERDES Debug, no ka example, hāʻawi i nā mana debug kikoʻī no nā kikowaena serial kiʻekiʻe kiʻekiʻe. ʻO kekahi o nā hiʻohiʻona SERDES Debug he kākoʻo hoʻāʻo PMA (e like me PRBS pattern generation a loopback testing) kākoʻo no nā hoʻonohonoho hoʻāʻo SERDES he nui me ka reconfiguration pae papa inoa e pale aku ai i ka hoʻohana ʻana i ka holo hoʻolālā piha e hana i nā loli hoʻonohonoho, a me nā hōʻike kikokikona e hōʻike ana i nā protocol i hoʻonohonoho ʻia, nā papa inoa hoʻonohonoho SERDES, a me nā papa inoa hoʻonohonoho Lane. ʻO kēia mau hiʻohiʻona e maʻalahi loa ka debug SERDES a hiki ke hoʻohana pū ʻia me Live Probe a me Active Probe e hoʻonui i ka hoʻopau wikiwiki ʻana i nā kaapuni paʻakikī.
Hiki ke hoʻohana pū ʻia ka hāmeʻa Memory Debug i wehewehe mua ʻia me SERDES Debug e hoʻāʻo wikiwiki. No ka mea hiki ke nānā ʻia a maʻalahi hoʻi nā pale hoʻomanaʻo me Memory Debug, hiki ke hana koke i nā 'pakeke ho'āʻo' a nānā i ka hopena loopback a i ʻole nā pūnaewele. Hiki i ka mea hoʻolālā ke hoʻohana i kēia mau mana a no laila e hōʻemi i ka pono no nā 'hoʻāʻo harnesses' kūikawā e hoʻopau i ka lole FPGA hou a hiki ke hoʻopilikia i ka manawa chip.

Ka hopena
Ua wehewehe kikoʻī kēia pepa i nā ʻano ala like ʻole e hoʻokō ai i ka debug in-circuit no nā FPGA a me SoC FPGAs—ka hoʻohana ʻana i kahi Integrated Logic Analyzer, ka hoʻohana ʻana i nā mea hoʻāʻo waho, a me ka hoʻohana ʻana i nā kaapuni hoʻolaʻa i hoʻohui ʻia i loko o ka lole FPGA. Ua hōʻike ʻia ka hoʻohui ʻana o nā kaapuni hoʻonaʻauao kūikawā a hoʻolaʻa ʻia, e like me Active Probe a me Live Probe i hāʻawi ʻia e Microsemi ma SmartFusion2 SoC FPGA a me IGLOO2 FPGA mea hana, ua hōʻike ʻia i ka wikiwiki a me ka maʻalahi o ke kaʻina hana debug. ʻO ka hiki ke hoʻololi koke i ke koho ʻana i nā hōʻailona kūloko (me ka ʻole o ka pono e hoʻokō i kahi manawa hoʻopau recompile a re-program cycle), a me ka hiki ke ʻimi i nā hōʻailona kūloko (me ka ʻole o ka pono e hoʻohana i ka lole FPGA a hiki ke hoʻolauna i nā hewa manawa) ua hōʻike ʻia he advan nui.tagi ka wā e hoʻolālā ana i nā hoʻolālā FPGA. Hoʻohui ʻia, ua wehewehe ʻia ka hoʻohana ʻana i nā ʻano hana like ʻole, hiki ke hana pū e hāʻawi i kahi mana debug ʻoi aku ka piha. ʻO ka hope, ʻelua exampUa hāʻawi ʻia nā hihia hoʻohana debug e hōʻike i ke kālepa-offs ma waena o nā ʻano i wehewehe ʻia.

E aʻo hou aku

IGLOO2 FPGA
Nā FPGA SmartFusion2 SoC

Hāʻawi ʻo Microsemi Corporation (Nasdaq: MSCC) i kahi kōpili piha o nā semiconductor a me nā ʻōnaehana hoʻonā no ke kamaʻilio, pale a palekana, aerospace a me nā mākeke ʻoihana. Loaʻa i nā huahana nā hana kiʻekiʻe a me ka radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs a me ASICs; nā huahana hoʻokele mana; ka manawa a me nā mea hoʻonohonoho hoʻonohonoho a me nā hoʻonā manawa kūpono, e hoʻonohonoho ana i ka pae honua no ka manawa; nā mea hana leo; Nā hoʻonā RF; ʻāpana ʻokoʻa; nā ʻenehana palekana a me nā anti-t scalableampnā huahana; Nā IC Power-over-Ethernet a me nā midspans; a me nā mana hoʻolālā maʻamau a me nā lawelawe. Aia ʻo Microsemi ma Aliso Viejo, Kaleponi, a he 3,400 mau limahana ma ka honua holoʻokoʻa. E aʻo hou ma www.microsemi.com.

© 2014 Microsemi Corporation. Ua mālama ʻia nā kuleana āpau. ʻO Microsemi a me ka Microsemi logo nā hōʻailona o Microsemi Corporation. ʻO nā hōʻailona ʻē aʻe āpau a me nā hōʻailona lawelawe ʻo ia ka waiwai o ko lākou mau mea nona.

Ke Keʻena ʻoihana Microsemi

ʻekahi Enterprise, Aliso Viejo CA 92656 USA

Iloko ʻAmelika: +1 800-713-4113
Mawaho ʻAmelika: +1 949-380-6100
Kūʻai: +1 949-380-6136

Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com

FAQ

Nīnau: He aha ke kiʻekiʻe loa o ka hopu ʻana i ka ʻikepili o ka mea hana?
A: Kākoʻo ka hāmeʻa i ka hopu ʻikepili a hiki i 100MHz, kūpono no ka hapa nui o nā hoʻolālā.

Nīnau: Pono au e hōʻuluʻulu hou i ka hoʻolālā i ka wā e hoʻohana ai i nā kaapuni probe no ka debugging?
A: ʻAʻole, hiki ke hoʻololi koke ʻia nā wahi kikoʻī me ka ʻole o ka hoʻolālā hou ʻana a i ʻole ka hoʻonohonoho hou ʻana.