Microsemi In-Circuit FPGA Debug

Mahsulot haqida ma'lumot

Texnik xususiyatlari

• Qurilma turi: Microsemi SmartFusion2 SoC FPGA
• Chiqarilgan sana: 2014 yil may
• Nosozliklarni tuzatish imkoniyatlari: In-circuit FPGA disk raskadrovka, o'rnatilgan mantiqiy analizator
• Maksimal ma'lumot olish chastotasi: 100 MGts gacha

Abstrakt
FPGAlar ko'plab dizayn yutuqlariga ega bo'lgan o'rnatilgan tizimlardagi kuchli dizayn elementlaridirtages, lekin bu qurilmalar disk raskadrovka qilinishi kerak bo'lgan murakkab dizayn muammolari bilan murakkab dizaynlarga ega bo'lishi mumkin. Ta'rif xatolari, tizim o'zaro ta'siri muammolari va tizim vaqtini belgilash xatolari kabi dizayn muammolarini kuzatish qiyin bo'lishi mumkin. FPGA-ga sxema ichidagi disk raskadrovka imkoniyatlarini kiritish apparatni disk raskadrovka qilishni sezilarli darajada yaxshilashi va grafinya soatlab umidsizlikdan qochishi mumkin. Ushbu maqola FPGA-lar uchun elektron disk raskadrovka uchun bir nechta turli yondashuvlarni tavsiflaydi, asosiy kelishuvlarni aniqlaydi va sobiqampMicrosemi SmartFusion®2 SoC FPGA qurilmasi uchun mo'ljallangan dizayn disk raskadrovka va testlarni tezlashtirish uchun yangi imkoniyatlardan qanday foydalanish mumkinligini ko'rsatadi.

Kirish

FPGAlar keng tarqalgan va kuchli dizayn elementlari bo'lib, hozirda deyarli har bir o'rnatilgan tizimda mavjud. Imkoniyatlarni oshirish, murakkab chipdagi funktsional bloklarni va ilg'or ketma-ket interfeyslarni kiritish bilan ushbu qurilmalarda tuzatilishi kerak bo'lgan murakkab dizayn muammolari ham bo'lishi mumkin. Funktsional aniqlash xatolari (FPGA yoki tizim darajasida), funktsional tizimning o'zaro ta'siri muammolari, tizim vaqtini belgilash muammolari va IC'lar o'rtasidagi signalning ishonchliligi bilan bog'liq muammolar (shovqin, o'zaro suhbat yoki aks ettirish) kabi muammolarni kuzatish ilg'or FPGA-lardan foydalanganda ancha murakkablashadi. Simulyatsiya, albatta, ko'plab dizayn muammolarini aniqlashda katta yordam beradi, ammo ko'plab real dunyo o'zaro ta'sirlari dizayn apparatda amalga oshirilmaguncha ko'rinmaydi. Jarayonni soddalashtirish uchun murakkab dizayn muammolarini tuzatish uchun bir nechta turli xil texnikalar ishlab chiqilgan. Ushbu asosiy texnikalarning har birini, shu jumladan turli xil advanlarni sinchkovlik bilan tushunishtages va disadvantages, ma'lum bir dizayn uchun qaysi texnika yoki usullarning kombinatsiyasi mos kelishini ko'rib chiqishda foydalidir.
OldingiampMicrosemi SmartFusion2 SoC FPGA qurilmasi uchun mo'ljallangan FPGA dizayni ba'zi yutuqlarni namoyish qilish uchun ishlatilishi mumkin.tages va disadvantagUshbu standart texnikalarning es, shuningdek, eng yangi elektron disk raskadrovka qobiliyatlari. Bu illyustrativ exampUskunani disk raskadrovka paytida apparat muammolarini aniqlash va bartaraf etishni tezlashtirish uchun ushbu turli usullardan qanday foydalanish mumkinligini ko'rsatamiz.

Nima uchun FPGA disk raskadrovka tizimi dizayn va ishlab chiqishning muhim jihati hisoblanadi?
FPGA-larda ularni boshqa dizayn elementlaridan ajratib turadigan ikkita asosiy foydalanish modeli mavjud. FPGAlar ishlab chiqarish mahsulotida ishlatilishi mumkin yoki ishlab chiqarish dizayni kontseptsiyasini isbotlash yoki prototip qilish uchun ishlab chiqish vositasi sifatida ishlatilishi mumkin. Ishlab chiqarish vositasi sifatida foydalanilganda, FPGA-lar ASIC yoki CPU-ga asoslangan ishlab chiqarish vositalariga qaraganda ancha moslashuvchan maqsad bo'lishi mumkin. Bu, ayniqsa, apparatda hali joriy etilmagan yangi dizayn uchun juda muhimdir. Turli xil me'moriy variantlarga ega dizaynlar osongina yaratilishi va sinovdan o'tkazilishi mumkin, shuning uchun optimal dizayn aniqlanadi. Chipdagi protsessorlarga ega FPGA (SoC FPGA) protsessorga asoslangan ishlov berishni apparat yordamida FPGA-ga asoslangan tezlashtirish funktsiyalari bilan almashtirish imkonini beradi. Bu avanslartages yangi mahsulotni ishlab chiqish uchun dizayn, tekshirish, sinov va nosozliklarni tahlil qilish uchun zarur bo'lgan vaqtni keskin qisqartirishi mumkin.
Dizayn prototipini yaratishda, ehtimol ishlab chiqarish ASIC uchun foydalanilganda, FPGA moslashuvchanligi asosiy afzallik hisoblanadi. Haqiqiy apparat platformasi, hatto to'liq tezlikda ishlamasa ham, tizimning batafsil ishlash ko'rsatkichlarini, o'tkazish qobiliyatini tahlil qilish ma'lumotlarini va arxitektura kontseptsiyasi natijalarini olishni ancha osonlashtiradi. Sanoat standartidagi shinalarning qattiqlashtirilgan ilovalari uchun FPGA qo'llab-quvvatlashi (masalan, PCIe®, Gigabit Ethernet, XAUI, USB, CAN va boshqalar) ushbu interfeyslar bilan bog'liq testlarni soddalashtiradi. Chipdagi ARM protsessorlari (SoC FPGA) bo'lgan FPGAlarning eng yangi oilalari o'rnatilgan protsessorlar bilan ilovalarni prototiplashni osonlashtiradi. Ilgari ishlab chiqilgan protsessor kodi prototipga ko'chirilishi mumkin va apparatni loyihalash harakatlariga parallel ravishda yaratilgan yangi kod.

Standart protsessorning standart interfeys shinalari bilan bunday kombinatsiyasi ishlaydigan prototipni tezroq yaratish uchun mavjud kod kutubxonalari, drayverlar, funktsional API'lar, real vaqtda operatsion tizimlar va hatto to'liq operatsion tizimlarning katta ekotizimidan foydalanish imkonini beradi. Bundan tashqari, dizayn mustahkamlangandan so'ng, FPGA prototipi tizimning haqiqiy ma'lumotlarini aks ettiruvchi keng ko'lamli simulyatsiya test to'plamlarini (ham rag'batlantirish, ham javob uchun) olish uchun ishlatilishi mumkin. Ushbu ma'lumotlar to'plamlari ASIC yoki boshqa ishlab chiqarishni amalga oshirish uchun yakuniy simulyatsiyalarni yaratishda bebaho bo'lishi mumkin. AdvantagDizayn prototipi sifatida FPGA dan foydalanish yakuniy mahsulotni amalga oshirish uchun dizayn, tekshirish, sinov va nosozliklarni tahlil qilish vaqtini keskin qisqartirishi mumkin.
Ushbu ikkala keng tarqalgan FPGA modellarida dizayn maqsadi sifatida FPGA-ning moslashuvchanligi asosiy afzallikdir.tage. Bu shuni anglatadiki, dizayndagi ko'plab o'zgarishlar va iteratsiyalar odatiy hol bo'ladi va shuning uchun dizayn xatolarini tezda tuzatish qobiliyati iloji boricha ko'proq dizayn variantlarini yoqish uchun juda muhim bo'ladi. Samarali disk raskadrovka qobiliyatiga ega bo'lmasdan, ko'p foydatagFPGA dizaynining moslashuvchanligi qo'shimcha tuzatish vaqti bilan kamayadi. Yaxshiyamki, FPGAlar real vaqtda nosozliklarni tuzatishni sezilarli darajada soddalashtiradigan qo'shimcha apparat xususiyatlarini ham taqdim etishi mumkin. Ushbu imkoniyatlarni ko'rib chiqishdan oldin, keling, FPGA dizayni duch kelishi mumkin bo'lgan eng keng tarqalgan muammolar turlarini ko'rib chiqaylik, shuning uchun biz turli xil nosozliklarni tuzatish vositalarining samaradorligi va tegishli o'zaro kelishuvlarini baholash uchun tegishli ma'lumotlarga egamiz.

FPGA dizaynlarini disk raskadrovka qilishda umumiy muammolar

Zamonaviy FPGA-larning kengaytirilgan imkoniyatlari bilan bir qatorda, murakkablikning oshishi xatosiz dizaynlarni yaratishni qiyinlashtiradi. Haqiqatan ham, disk raskadrovka o'rnatilgan tizimni loyihalash tsiklining 50% dan ortig'ini olishi mumkinligi taxmin qilingan. Rivojlanish siklini siqib chiqarishda davom etayotgan bozor bosimi tufayli dastlabki tizimning apparatli disk raskadrovkalari keyinroq o'ylanib qoladi - ko'pincha bu tekshirishni (o'zi ham katta foizni tashkil qiladi) nazarda tutadi.tagRivojlanish jadvalining e), tizimni dastlabki ishga tushirishdan oldin barcha xatolarni aniqlaydi. Tizimni dastlabki ishga tushirishda odatiy dizayn duch keladigan qiyinchiliklarni yaxshiroq tushunish uchun tizim muammolarining bir nechta keng tarqalgan turlarini ko'rib chiqaylik.

Dizayner ma'lum bir talabni noto'g'ri tushunganligi sababli funktsional ta'rifdagi xatolarni topish ikki baravar qiyin bo'lishi mumkin, shuning uchun dizayn tafsilotlarini diqqat bilan ko'rib chiqishda ham xatolikka e'tibor bermaslik mumkin. SobiqampFunktsional ta'rifning umumiy xatosi davlat mashinasiga o'tish to'g'ri holatda tugamasligi bo'ladi. Xatolar, shuningdek, tizim interfeyslarida shovqin muammosi sifatida namoyon bo'lishi mumkin. Interfeysning kechikishi, masalanample, noto'g'ri ko'rsatilgan bo'lishi mumkin, natijada kutilmagan bufer to'lib ketishi yoki to'lib ketishi holati yuzaga keladi.
Tizim darajasidagi vaqt muammolari dizayn xatolarining yana bir keng tarqalgan manbasidir. Asinxron hodisalar, xususan, sinxronizatsiya yoki kesishish vaqt domenining effektlari diqqat bilan ko'rib chiqilmaganda, xatolarning keng tarqalgan manbai hisoblanadi. Tezlik bilan ishlaganda, bu turdagi xatolar juda muammoli bo'lishi mumkin va juda kamdan-kam hollarda paydo bo'lishi mumkin, ehtimol faqat ma'lum bir ma'lumotlar naqshlari o'zini namoyon qilganda. Ko'pgina umumiy vaqt buzilishlari ushbu toifaga kiradi va odatda simulyatsiya qilish juda qiyin, agar imkonsiz bo'lmasa.

Vaqtni buzish, shuningdek, integral mikrosxemalar o'rtasida, xususan, har bir kontaktlarning zanglashiga olib keladigan bir nechta quvvat relslari bo'lgan tizimlarda signalning past aniqligi natijasi bo'lishi mumkin. Signalning past aniqligi signal shovqini, o'zaro bog'lanish, aks ettirish, ortiqcha yuklanish va elektromagnit shovqin (EMI) muammolariga olib kelishi mumkin, bu ko'pincha vaqtni buzish sifatida namoyon bo'ladi. Elektr ta'minoti bilan bog'liq muammolar, masalan, o'tish davri (xususan, tizimni ishga tushirish yoki o'chirish paytida), yukning o'zgarishi va yuqori quvvat sarflanishi ham sirli xatolarga olib kelishi mumkin, ko'pincha elektr ta'minoti manbasiga qaytib borish oson emas. Dizayn butunlay to'g'ri bo'lsa ham, taxtani ishlab chiqarish bilan bog'liq muammolar xatolarga olib kelishi mumkin. Noto'g'ri lehim birikmalari va noto'g'ri biriktirilgan konnektorlar, masalanample, xatolar manbai bo'lishi mumkin va hatto harorat yoki taxta joylashuviga bog'liq bo'lishi mumkin. Ilg'or FPGA qadoqlash usullaridan foydalanish bosilgan elektron platadagi signallarni tekshirishni qiyinlashtirishi mumkin, shuning uchun kerakli signalga kirish ko'pincha muammoli bo'lishi mumkin. Ko'pincha dizayndagi ko'plab muammolar darhol xatolikka olib kelmaydi va xato o'zini namoyon qilmaguncha dizaynda to'lqinlanishi kerak. Boshlang'ich xatoni asosiy sababga qaytarish ko'pincha asabiylashuvchi, qiyin va vaqt talab qiluvchi vazifa bo'lishi mumkin.

Misol uchunample, tarjima jadvalidagi bitta bit noto'g'ri ko'p tsikllardan keyin xatolikka olib kelishi mumkin. Biz ushbu maqolada keyinroq muhokama qiladigan ba'zi vositalar, ya'ni tizim ichidagi disk raskadrovka uskunasidan foydalaniladi, bu "xatolarni qidirish" ni tezroq va osonlashtirishga qaratilgan. Ushbu vositalarning tafsilotlari bilan tanishishdan oldin, keling, dasturni yaxshiroq tushunish uchun dasturga asoslangan nosozliklarni tuzatish texnikasining mashhur simulyatsiyasini ko'rib chiqaylik.tages va disadvantagnosozliklarni tuzatish uchun simulyatsiyadan foydalanish.

Nosozliklarni tuzatish uchun simulyatsiyadan foydalanish
Odatda dizayn simulyatsiyasida dizayn ichidagi va tashqarisidagi barcha real hayot komponentlari standart protsessorda ketma-ket bajariladigan dasturiy jarayonlar sifatida matematik tarzda modellashtiriladi. Dizaynga keng ko'lamli rag'batlantirishni qo'llash va kutilgan natijani simulyatsiya qilingan dizayn chiqishi bilan tekshirish eng aniq dizayn xatolarini aniqlashning oson usuli hisoblanadi. Oddiy simulyatsiya ishini ko'rsatadigan oyna quyidagi 1-rasmda keltirilgan. Aniq advantagSimulyatsiya oyatlaridan e'tiboran apparatga asoslangan disk raskadrovka, simulyatsiyani dasturiy ta'minotda amalga oshirish mumkin bo'ladi - haqiqiy apparatga asoslangan dizayn va test stoli kerak emas. Simulyatsiya ko'plab dizayn xatolarini, xususan, noto'g'ri spetsifikatsiyalar, interfeys talablarini noto'g'ri tushunish, funksiya xatolari va oddiy ogohlantiruvchi vektorlar orqali osongina aniqlanadigan boshqa ko'plab "qo'pol" xatolar bilan bog'liq xatolarni tezda aniqlay oladi.

Simulyatsiya, ayniqsa, dizayner uchun keng ko'lamli ogohlantiruvchi kombinatsiyalar mavjud bo'lganda samarali bo'ladi va natijada natijalar yaxshi ma'lum bo'ladi. Bunday hollarda simulyatsiya dizaynni deyarli to'liq sinovdan o'tkazishi mumkin. Afsuski, ko'pchilik dizaynlar keng ko'lamli test to'plamlariga oson kirish imkoniga ega emas va ularni yaratish jarayoni juda ko'p vaqt talab qilishi mumkin. Katta FPGA-ga asoslangan dizaynlar uchun dizaynning 100% qamrab oladigan test to'plamini yaratish deyarli mumkin emas va dizaynning asosiy elementlarini sinash va qamrab olish uchun qisqartmalardan foydalanish kerak. Simulyatsiya bilan bog'liq yana bir qiyinchilik shundaki, u "haqiqiy dunyo" amalga oshirilmaydi va asinxron hodisalarni, tezlikda tizim o'zaro ta'sirini yoki vaqtni buzishni ushlay olmaydi. Va nihoyat, simulyatsiya jarayoni juda sekin bo'lishi mumkin va agar ko'p takrorlash talab etilsa, simulyatsiya tezda eng ko'p vaqt talab qiladigan va ko'pincha ishlab chiqish jarayonining eng qimmat qismiga aylanadi.

Muqobil (yoki, ehtimol, simulyatsiyaga qo'shimcha sifatida) FPGA dizaynerlari qurilma ichidagi asosiy signallarni kuzatish va boshqarish uchun FPGA dizayniga disk raskadrovka uskunasini qo'shishlari mumkinligini aniqladilar. Ushbu usullar dastlab maxsus yondashuvlar sifatida ishlab chiqilgan, ammo asta-sekin standart apparat disk raskadrovka strategiyasiga aylangan. O'chirishda disk raskadrovka imkoniyatlaridan bunday foydalanish muhim afzalliklarni beraditagFPGA-ga asoslangan dizaynlar uchun es va keyingi bo'lim uchta eng keng tarqalgan strategiyalarni va ularning turli afzalliklarini o'rganadi.tages va disadvantages.

FPGA-lar uchun sxemada nosozliklarni tuzatishning umumiy yondashuvlari
FPGA-larda elektron disk raskadrovka imkoniyatlarini amalga oshirishning eng keng tarqalgan usullari o'rnatilgan mantiqiy analizator, tashqi sinov uskunasi yoki FPGA tuzilishiga o'rnatilgan maxsus signal tekshiruvi apparatidan foydalanadi. O'rnatilgan mantiqiy analizator odatda FPGA mato yordamida amalga oshiriladi va dizaynga kiritiladi. JTAG port analizatorga kirish uchun ishlatiladi va olingan ma'lumotlar shaxsiy kompyuterda ko'rsatilishi mumkin. Tashqi sinov uskunasidan foydalanilganda, sinov ostidagi FPGA dizayni tanlangan ichki FPGA signallari chiqish pinlariga yo'naltirilishi uchun o'zgartiriladi. Keyinchalik bu pinlarni tashqi sinov uskunasi orqali kuzatish mumkin. Maxsus signal probi apparatidan foydalanilganda, ichki signallarning keng tanlovi real vaqtda o'qilishi mumkin. Ba'zi prob ilovalari hatto disk raskadrovka imkoniyatlarini yanada yaxshilaydigan ro'yxatga olish yoki xotira joylariga yozish uchun ishlatilishi mumkin. Keling, advanni batafsil ko'rib chiqayliktages va disadvantagUshbu texnikaning har birining es va keyin sobiq qarangampUshbu turli yondashuvlar umumiy disk raskadrovka vaqtiga qanday ta'sir qilishini ko'rish uchun dizayn.

In-circuit FPGA Debug-embedded Logic Analyzer
O'rnatilgan mantiqiy analizator kontseptsiyasi FPGA-lar birinchi marta qo'llanilganda dizaynerlar tomonidan amalga oshirilgan maxsus kontur ichidagi nosozliklarni tuzatish imkoniyatlarining bevosita natijasi edi. O'rnatilgan mantiqiy analizatorlar yangi imkoniyatlarni qo'shdi va dizaynerning o'z analizatorini ishlab chiqish talabini bekor qildi. Aksariyat FPGAlar ushbu imkoniyatlarni taklif qiladilar va uchinchi tomonlar standart analizatorlarni taklif qiladilar (Synopsys-dan Identify®, eng mashhurlaridan biriample) unumdorlikni yanada oshirish uchun yuqori darajadagi vositalar bilan osongina interfeysga kirishi mumkin.

Mantiqiy analizator funksiyasi 2-rasmda ko'rsatilganidek, iz buferlari sifatida FPGA mato va o'rnatilgan xotira bloklari yordamida dizaynga kiritilgan. Murakkab signal o'zaro ta'sirini osongina tanlash va yozib olish uchun ishga tushirish resurslari ham yaratilgan. Boshqarish va ma'lumotlarni uzatish uchun analizatorga kirish odatda standart J orqali amalga oshiriladiTAG interfeys talablarini soddalashtirish uchun port. Olingan ma'lumotlar umumiy yordamida kompyuterda ko'rsatilishi mumkin viewing dasturiy ta'minot va odatda mantiqiy simulyator to'lqin shakli chiqishini aks ettiradi viewing uslubi.

AdvantagUshbu yondashuvning o'ziga xos xususiyati shundaki, qo'shimcha FPGA kiritish-chiqarish pinlari ishlatilmaydi, faqat standart JTAG signallari. O'rnatilgan mantiqiy analizator IP yadrolari odatda nisbatan arzon va ba'zi hollarda mavjud FPGA sintezi yoki simulyatsiya vositalari uchun imkoniyat bo'lishi mumkin. Ba'zi hollarda, o'rnatilgan mantiqiy analizator, agar qulayroq bo'lsa, foydalanilmagan kiritish/chiqarishlarda qo'shimcha chiqishlarni ham berishi mumkin. Kamchiliklardan biritagUshbu yondashuv uchun katta miqdordagi FPGA resurslari talab qilinadi. Xususan, agar iz buferlari ishlatilsa, bu mavjud blok xotiralar sonini kamaytiradi. Agar keng bufer kerak bo'lsa, bu ham xotira chuqurligiga qarshi kurash bo'ladi (chunki kengroq xotiradan foydalanish sayoz xotira chuqurligiga olib keladi) - katta kamchiliktage kichikroq qurilmalardan foydalanganda. Ehtimol, ushbu texnikaning eng katta kamchiligi shundaki, har safar probni joylashtirishga tuzatish kiritilganda, dizaynni qayta kompilyatsiya qilish va qayta dasturlash kerak bo'ladi. Katta qurilmadan foydalanilganda, bu jarayon ancha vaqt talab qilishi mumkin. Signal problarining dizayndagi joylashuvi tufayli signal vaqtini o'zaro bog'lash qiyin bo'lishi mumkin. Bundan tashqari, signal zondlari orasidagi kechikishlar izchil emas va shuning uchun vaqt munosabatlarini solishtirish qiyin. Bu asenkron signallarni yoki turli vaqt domenlaridan signallarni solishtirishda alohida qiyinchilik.

In-circuit FPGA disk raskadrovka - tashqi sinov uskunasi
Tashqi sinov uskunalari bilan birgalikda elektron tizimdagi disk raskadrovka kodidan foydalanish tizimni sinab ko'rish uchun tashqi mantiqiy analizator allaqachon mavjud bo'lganda tabiiy rivojlanish edi. 3-rasmda ko'rsatilganidek, ichki sinov signallarini aniqlash va tanlash va ularni FPGA I/U-larga qo'llash uchun oddiy disk raskadrovka kodini yaratish orqali analizatorlarning ilg'or imkoniyatlaridan (masalan, katta iz buferlari, murakkab ishga tushirish ketma-ketliklari va bir nechta viewing imkoniyatlari) oddiy, ammo kuchli disk raskadrovka muhitlarini yaratish. Kengaytirilgan tetiklash opsiyalari uchun murakkabroq sxema ichidagi imkoniyatlar kerakli chiqishlar sonini kamaytirishi mumkin. Misol uchunampAgar tashqi pinlar kerak bo'lsa, keng avtobusda aniq manzillarni tanlash taqiqlangan bo'lishi mumkin.
Ichki FPGA mantig'idan foydalanish kiritish-chiqarish talablarini keskin kamaytiradi va hatto murakkabroq muammolarni tuzatish uchun muayyan manzil naqshlarini (ehtimol qo'ng'iroq va qaytish ketma-ketligini) izlashi mumkin. Umumiy foydalanuvchi interfeysi mavjud bo'lsa, bu o'rganish egri chizig'ini soddalashtirishi va samaradorlikni oshirishi mumkin.

AdvantagUshbu yondashuvning o'ziga xos xususiyati shundaki, u tashqi sinov uskunasining narxini oshiradi va shuning uchun qo'shimcha asbob narxi yo'q. Ba'zi disk raskadrovka sxemasi IP yadrolari uskunalar ishlab chiqaruvchilari yoki FPGA ishlab chiqaruvchilardan mavjud va juda arzon yoki hatto bepul bo'lishi mumkin. Signalni tanlash mantiqini amalga oshirish uchun zarur bo'lgan FPGA resurslari miqdori juda kichik va kuzatuv funktsiyasi tashqi mantiqiy analizator yordamida amalga oshirilganligi sababli blok xotiralari kerak emas. Tanlash mantig'i arzon bo'lganligi sababli, keng tetiklanadigan ko'p sonli kanallarni ham qo'llab-quvvatlash mumkin. Mantiqiy analizator vaqt rejimida ham, holat rejimida ham ishlashi mumkin, bu esa vaqtni belgilash bilan bog'liq ba'zi muammolarni ajratishga yordam beradi.
KamchiliktagUshbu yondashuv, agar loyihaga hali ajratilmagan bo'lsa, mantiqiy analizatorni sotib olish zaruratini o'z ichiga olishi mumkin. Bu kamchiliktage ko'p hollarda bu yondashuvni rad qilish uchun etarli bo'lishi mumkin. Shuni yodda tutingki, displey uchun shaxsiy kompyuter yoki planshetdan foydalanadigan ba'zi arzon mantiqiy analizator variantlari mavjud bo'lib, bu oddiy disk raskadrovka talablari uchun bu variantni ancha tejamkor qiladi.
Iste'mol qilinadigan FPGA pinlarining soni yana bir kamchilik bo'lishi mumkintage va agar keng avtobuslar kuzatilishi kerak bo'lsa, taxta tartibini muhim rejalashtirish va disk raskadrovka ulagichlarini qo'shish kerak. Ushbu talabni loyihalash bosqichining boshida va boshqa kiruvchi murakkablikni oldindan aytish qiyin. O'rnatilgan mantiqiy analizator yondashuviga o'xshash tashqi test strategiyasi har bir yangi tajriba kerak bo'lganda dizaynni qayta kompilyatsiya qilish va qayta dasturlashni talab qiladi.

Umumiy kamchiliktagUshbu ikkita texnikaning eslari - chipdagi resurslardan foydalanish (bu dizaynning vaqt ishlashiga ta'sir qilishi va qo'shimcha disk raskadrovka talablarini yaratishi mumkin) dizaynni qayta kompilyatsiya qilish va qayta dasturlash zarurati (bu disk raskadrovka jadvaliga soatlar va hatto kunlarni qo'shishi mumkin) ehtimoliy sinov stsenariylarini aniqlash uchun zarur bo'lgan oldindan rejalashtirish va bu yondoshuvni qaytarish uchun qo'shimcha chip kiritish-chiqarish resurslaridan foydalanish zarurat tug'dirdi. Javoblardan biri ba'zi qurilmalarda FPGA to'qimalariga maxsus disk raskadrovka mantiqining qo'shilishi edi. Natija apparat problari yordamida o'chirilgan disk raskadrovka edi.

In-circuit FPGA disk raskadrovka - Uskuna tekshiruvlari
Uskuna zondlaridan foydalanish FPGA-lar uchun sxema ichidagi disk raskadrovka usullarini sezilarli darajada soddalashtiradi. SmartFusion2®SoC FPGA va IGLOO®2 FPGA qurilmalarida Live Probe xususiyati sifatida amalga oshirilgan ushbu texnika har qanday mantiqiy element registr bitining chiqishini kuzatish uchun FPGA matosiga maxsus zond chiziqlarini qo'shadi. 4-rasmdagi blok-sxemada ko'rsatilganidek, apparat problari ikkita zond kanalida A va B mavjud.

Tanlangan registr chiqishlari (zond nuqtalari), rasmning pastki qismidagi manba kabi, ikkita zond kanali ustida yo'naltiriladi va agar tanlangan bo'lsa, A yoki B kanaliga qo'llanilishi mumkin. Ushbu real vaqtda kanal signallari keyinchalik qurilmadagi maxsus prob A va probe B pinlariga yuborilishi mumkin. Probe A va Probe B signallari ichki o'rnatilgan mantiqiy analizatorga ham yo'naltirilishi mumkin.

E'tibor bering, prob pinlarining vaqt xarakteristikalari muntazam va bir zond nuqtasidan ikkinchisiga ahamiyatsiz og'ishlarga ega, bu real vaqt signallarining vaqt xususiyatlarini solishtirishni ancha osonlashtiradi. Ma'lumotlar 100 MGts gacha bo'lgan tezlikda olinishi mumkin, bu ko'pchilik maqsadli dizaynlarga mos keladi.
Ehtimol, eng muhimi, prob nuqtasining joylashuvi, chunki ular amalga oshirilgan dizaynning bir qismi sifatida tanlanmagan (ular dizayn FPGA da ishlayotgan vaqtda maxsus uskuna orqali tanlanadi), shunchaki tanlov ma'lumotlarini qurilmaga yuborish orqali tezda o'zgartirilishi mumkin. Dizaynni qayta kompilyatsiya qilish va qayta dasturlash kerak emas.
Live Probe qobiliyatidan foydalanishni yanada soddalashtirish uchun tegishli disk raskadrovka dasturi avtomatik ravishda yaratilgan disk raskadrovka orqali prob signalining barcha joylariga kirish huquqiga ega. file. 5-rasmda ko'rsatilganidek, signal nomi signallar ro'yxatidan tanlanishi va kerakli kanalga qo'llanilishi mumkin. Buni dizayn ishlayotgan vaqtda ham amalga oshirish mumkin, shunda dizayndagi tekshirish faoliyati uzluksiz va juda samarali bo'ladi.

Ko'pgina hollarda, Live Probe kabi apparat tekshiruvi qobiliyati avval tavsiflangan o'rnatilgan mantiqiy analizator va tashqi sinov usullari bilan birgalikda ishlatilishi mumkin.

6-rasmda ko'rsatilganidek, Live Probe-ning signallarni "har doim" tanlash qobiliyati dizaynni qayta kompilyatsiya qilmasdan, kuzatuv ostidagi signallarni tez va oson o'zgartirish imkonini beradi. Tashqi mantiqiy analizator yoki diapazon problangan signallarni osongina kuzatishi mumkin, bu rasmning yuqori o'ng qismida maxsus zond chiqish pinlarida ko'rsatilgan. Zond pinlarini kuzatish uchun muqobil ravishda (yoki hatto unga qo'shimcha ravishda) ichki mantiqiy analizatordan (rasmda ko'rsatilgan ILA Identify bloki) foydalanish mumkin. Zond signallari ILA tomonidan ushlanishi va to'lqin shakli oynasida kuzatilishi mumkin. Tekshirish joylari maqsadli dizaynni qayta kompilyatsiya qilmasdan o'zgartirilishi mumkin.
Esda tutingki, ishga tushirish va kuzatish uchun qo‘shimcha imkoniyatlar zond funksiyalarini yaxshilash uchun ishlatilishi mumkin, bu esa hatto murakkab dizayn muammolarini aniqlashni osonlashtiradi.

Qo'shimcha apparat disk raskadrovka imkoniyatlari SmartFusion2 SoC FPGA va IGLOO2 FPGA qurilmalarida ham mavjud. Ushbu imkoniyatlardan biri Active Probe deb ataladi, u har qanday mantiqiy element registr bitini dinamik va asinxron tarzda o'qishi yoki yozishi mumkin. Yozma qiymat bitta soat sikli uchun saqlanib qoladi, shuning uchun normal ishlash davom etishi mumkin, bu esa uni juda qimmatli nosozliklarni tuzatish vositasiga aylantiradi. Agar ichki signalni tezkor kuzatish zarur bo'lsa (ehtimol shunchaki uning faolligini yoki kerakli holatda, masalan, qayta o'rnatish signalini tekshirish uchun) yoki zond nuqtasiga yozish orqali mantiqiy funktsiyani tezda sinab ko'rish zarurati tug'ilsa, Active Probe ayniqsa qiziqish uyg'otadi.
(ehtimol, boshqaruv oqimi muammosini izolyatsiya qilish uchun kirish qiymatini tezda o'rnatish orqali davlat mashinasiga o'tishni boshlash uchun).

Microsemi tomonidan taqdim etilgan yana bir disk raskadrovka qobiliyati - Xotirani tuzatish. Bu xususiyat dizaynerga tanlangan FPGA mato SRAM blokiga dinamik va asinxron o'qish yoki yozish imkonini beradi. Nosozliklarni tuzatish vositasining skrinshotida ko'rsatilganidek (7-rasm), Xotira bloklari yorlig'i tanlanganda foydalanuvchi o'qish uchun kerakli xotirani tanlashi, xotiraning oniy rasmini olishi, xotira qiymatlarini o'zgartirishi va keyin qiymatlarni qurilmaga yozishi mumkin. Bu, ayniqsa, hisob-kitoblarga yo'naltirilgan skretch-pad yoki hatto o'rnatilgan protsessor tomonidan bajariladigan kod uchun aloqa portlarida ishlatiladigan ma'lumotlar buferlarini tekshirish yoki sozlash uchun foydali bo'lishi mumkin. Ma'lumotlarga bog'liq bo'lgan murakkab xatolarni tuzatish, xotiralar juda tez kuzatilishi va nazorat qilinishi mumkin bo'lsa, sezilarli darajada tezroq va osonroq bo'ladi.

Dizayn tuzatilgandan so'ng, nozik ma'lumotlarni himoya qilish uchun apparatni tuzatish imkoniyatlarini o'chirib qo'yish maqsadga muvofiqdir. Buzg'unchi muhim ma'lumotlarni o'qish yoki tizimning nozik qismlariga oson kirish imkonini beradigan tizim sozlamalarini o'zgartirish uchun xuddi shu imkoniyatlardan foydalanishi mumkin. Microsemi, nosozliklarni tuzatish tugallangandan so'ng dizaynerga qurilmani himoya qilish imkonini beradigan qo'shimcha funktsiyalarni o'rnatdi. Misol uchunample, Live Probe va Active Probe-ga kirish mumkin bo'lgan hujum vositasi sifatida funktsiyani butunlay o'chirib qo'yish uchun bloklanishi mumkin (hatto u prob ma'lumotlarini bilvosita sinab ko'rish va kuzatish uchun ishlatilishi mumkin bo'lgan ta'minot oqimida har qanday naqshlarni yaratadigan zond faoliyati ehtimolini yo'q qiladi). Shu bilan bir qatorda, dizaynning tanlangan qismlariga kirish faqat ushbu bo'limlarga kirishni oldini olish uchun bloklanishi mumkin. Agar dizaynning faqat bir qismi xavfsiz bo'lishi kerak bo'lsa, dizaynning qolgan qismini dala sinovi yoki xatolar tahlili uchun hali ham foydalanish mumkin bo'lsa, bu qulay bo'lishi mumkin.

In-circuit disk raskadrovka taqqoslash diagrammasi
Endi batafsil qaytaview 8-rasmda ko'rsatilganidek, uchta asosiy elektron qurilmalarni disk raskadrovka qilish texnikasi tavsiflangan, turli xil yutuqlarni batafsil tavsiflovchi qisqacha diagramma yaratilgan.tages va disadvantaghar bir usulning es. Ba'zi usullarni birgalikda ishlatish mumkinligini yodda tuting (Live Probe va Internal Logic Analyzer (ILA), masalan, Synopsys Identify, masalan.ample), biz har bir texnikaning asosiy kuchli va zaif tomonlarini ko'rishimiz mumkin. O'chirish qurilmasidagi disk raskadrovka imkoniyatlari to'plami (Live Probe, Active Probe va Memory Debug - birgalikda SmartDebug deb ataladi) mavjud bo'lgan jami zondlar soni (qizil doira) bo'yicha boshqa usullarga nisbatan eng zaif va suratga olish tezligini hisobga olgan holda (tezroq tashqi sinov uskunasi) eng yaxshilaridan (sariq doira) zaifroqdir.
Synopsys Identify kabi ILAga asoslangan texnikalar boshqa texnikalar bilan solishtirganda va FPGA resurs talablari hisobga olinsa, eng zaif hisoblanadi. Tashqi sinov uskunalariga asoslangan texnikalar narxi, dizayn vaqtiga ta'siri va zond harakati (dizaynni qayta kompilyatsiya qilish zarurati tufayli) eng mashaqqatli bo'lgan bir qator jihatlarga nisbatan zaifdir. Ehtimol, optimal yechim SmartDebug va boshqa usullardan biri kombinatsiyasi bo'lishi mumkin, shuning uchun SmartDebug kanallari sonining zaifligini kamaytirish va prob nuqtasi harakatining kamchiliklarini kamaytirish mumkin.tagboshqa texnikalar ham qisqardi.

Signal tasnifi
Eng keng tarqalgan signal turlari o'rtasida foydali farqni aniqlash mumkin va bu disk raskadrovka yondashuvini rejalashtirishda yordam berishi mumkin. Misol uchunample, tizimni ishga tushirish vaqtidan tashqari o'zgarmaydigan signallar, masalan, tizimni qayta o'rnatish, blokni tiklash yoki ishga tushirish registrlari statik signallar sifatida tasniflanishi mumkin. Ushbu turdagi signallarga uzoq qayta kompilyatsiya davrini talab qilmasdan, signalni osongina kuzatish va boshqarish mumkin bo'lgan ob'ekt orqali eng samarali kirish mumkin. Active Probe statik signallarni tuzatish uchun ajoyib vositadir. Xuddi shunday, tez-tez o'zgarib turadigan, lekin ko'pincha statik bo'lib qoladigan signallarni psevdostatik deb tasniflash mumkin va ular Active Probe yordamida eng samarali tarzda tuzatiladi. Tez-tez o'zgarib turadigan signallar, masalan, soat signallari, dinamik deb tasniflanishi mumkin va Active Probe orqali osonlikcha kirish mumkin emas. Live Probe bu signallarni kuzatish uchun eng yaxshi tanlovdir.

Oddiy nosozliklarni tuzatish misoli

Endi biz tizim ichidagi disk raskadrovkaning turli xil variantlarini yaxshiroq tushunganimizdan so'ng, oddiy dizaynni ko'rib chiqaylik.ampUshbu texnikalar qanday ishlashini ko'rish uchun. 9-rasmda SmartFusion2 SoC FPGA qurilmasida oddiy FPGA dizayni ko'rsatilgan. Mikrokontroller quyi tizimi (MSS) CoreSF2Reset Soft IP bloki tomonidan qayta o'rnatiladi. Ushbu blokga kirishlar quvvatni yoqish, qayta o'rnatish, foydalanuvchi to'qimasini tiklash va tashqi qayta o'rnatishdir. Chiqishlar foydalanuvchi matosiga qayta o'rnatish, MSS-ni tiklash va M3-ni qayta o'rnatish. Xato belgilari shundan iboratki, qurilma POR holatidan muvaffaqiyatli chiqib ketgan bo'lsa ham, kiritish/chiqarishlarda faollik yo'q. Ushbu xatoni tuzatishning uch xil varianti rasmda ham ko'rsatilgan: Moviy quti (ETE yorlig'i) Tashqi sinov uskunasi usuli uchun; yashil quti (ILA etiketli) Internal Logic Analyzer usuli uchun; va to'q sariq quti (AP etiketli) Active Probe usuli uchun. Xatoning mumkin bo'lgan asosiy sabablari CoreSF2Reset Soft IP blokiga noto'g'ri tasdiqlangan qayta o'rnatish kiritishlari deb taxmin qilamiz.

Keling, avval tasvirlangan uchta sxema ichidagi usullarning disk raskadrovka jarayonini ko'rib chiqaylik.

Tashqi sinov uskunalari
Ushbu usuldan foydalangan holda, sinov uskunasi mavjud va undan yuqori ustuvor loyiha tomonidan foydalanilmaydi deb taxmin qilinadi. Bundan tashqari, ba'zi FPGA kiritish/chiqarish qurilmalari mavjud bo'lishi va sinov uskunasiga osongina ulanishi uchun oldindan rejalashtirish muhimdir. Sobiq PCBda sarlavhaga ega bo'lishample, bu juda foydali bo'lardi va "ehtimoliy gumondor"ni aniqlash va unga ulanish uchun sarflangan vaqtni yoki zondlash paytida pinlarning potentsial qisqarishini kamaytiradi. Biz tekshirmoqchi bo'lgan signallarni tanlash uchun dizaynni qayta tuzish kerak bo'ladi. Umid qilamizki, biz "piyozni tozalamaymiz" va qo'shimcha tekshirish uchun qo'shimcha signallarni tanlashimiz kerak, chunki bizning dastlabki tergovimiz ko'pincha ko'proq savollarga olib keladi. Qanday bo'lmasin, qayta kompilyatsiya qilish va qayta dasturlash jarayoni ancha vaqt talab qilishi mumkin va bu vaqtni buzishga olib keladigan bo'lsa, qayta loyihalash talab etiladi (biz hammamiz vaqtni yopish bilan bog'liq muammolarni hal qilishga urinish qanchalik asabiylashishini yaxshi bilamiz, xususan, dizayn xatosini topish uchun dizaynga o'zgartirishlar kiritayotganda - butun jarayon bir necha daqiqadan bir necha soatgacha davom etishi mumkin)! Shuni ham yodda tutish kerakki, agar dizaynda bepul foydalanuvchi kiritish-chiqarishlari bo'lmasa, bu usulni amalga oshirib bo'lmaydi. Bundan tashqari, bu usul dizaynga tizimli ravishda aralashadi va vaqt bilan bog'liq xatolar iteratsiyalar orasida yo'qolishi yoki yana paydo bo'lishi mumkin.

Ichki mantiqiy analizator
Ushbu usuldan foydalanib, ILA mato resurslaridan foydalangan holda dizaynga kiritilishi kerak va keyin uni qayta kompilyatsiya qilish kerak. E'tibor bering, agar ILA allaqachon yaratilgan bo'lsa, biz tekshirmoqchi bo'lgan signallar qurilmaga kiritilmagan bo'lishi mumkin, bu ham qayta kompilyatsiya qilishni talab qiladi. Ushbu jarayon asl dizaynni o'zgartirish va vaqt cheklovlarini buzish xavfini tug'diradi. Vaqt bajarilsa, dizaynni qayta dasturlash va qayta ishga tushirish kerak. Agar qayta kompilyatsiya qilish vaqtlari uzoq bo'lsa va bir nechta o'tish kerak bo'lsa, bu butun jarayon bir necha daqiqa yoki hatto soat davom etishi mumkin. Bu yondashuv tizimli ravishda intruzivdir va yuqoridagi usuldan foydalanganda tasvirlangan muammolarga o'xshash muammolarga olib kelishi mumkin.

Faol tekshiruv
Ushbu usuldan foydalanib, Active Probe turli xil qayta o'rnatish signallari manbasiga ishora qilishi mumkin, ularning barchasi registr chiqishlari orqali olinadi (har qanday yaxshi raqamli dizayn amaliyotida keng tarqalgan). Signallar quyidagi 10-rasmda ko'rsatilgan Active Probe menyusidan birma-bir tanlanadi. Tanlangan signal qiymatlarini o'qish mumkin va ular Active Probe ma'lumotlar oynasida ko'rsatiladi. Har qanday noto'g'ri da'volar osongina aniqlanadi. Ushbu test qurilmani qayta kompilyatsiya qilish va qayta dasturlash zaruratisiz darhol amalga oshirilishi mumkin va tizimli yoki protsessual jihatdan tajovuzkor emas. Butun jarayon bir necha soniya davom etadi. Bu usul, shuningdek, boshqa ikkita usul ruxsat bermaydigan boshqariladigan (qiymatlarni asinxron ravishda o'zgartirish) yaratishi mumkin. Bu, xususan, sobiqample, registr tomonidan olingan qayta o'rnatish signali osongina tekshirilishi va faol holatda ushlab turilishi mumkin.

Qayta tiklash signalini bir lahzaga almashtirishga dam olish signallarini ishlab chiqaruvchi registrni asinxron ravishda boshqarish orqali erishish mumkin.

Murakkab nosozliklarni tuzatishdan foydalanish holati
Yuqoridagi dizayn juda oddiy edi va tasvirlangan dizayn usullaridan foydalanishga kirish sifatida foydalidir, ammo undan murakkabroq sobiqample yanada yorqinroq bo'lishi mumkin. Ko'p marta qiziqish signali bizning oddiy sobiqimizda bo'lgani kabi statik signal emasample lekin dinamik. Umumiy dinamik signal oraliq soat bo'lib, ehtimol ketma-ket interfeys uchun qo'l siqish vaqtini belgilash uchun ishlatiladi. 11-rasmda foydalanuvchi Soft IP yadrosi bilan bunday dizayn ko'rsatilgan, bu holda tizim APB avtobusiga ulangan maxsus ketma-ket interfeys. Xatolarning alomatlari shundan iboratki, foydalanuvchilarning maxsus seriyali interfeysida faollik yo'q va APB avtobus ustasi ketma-ket interfeysga kirish uchun tranzaktsiyani chiqarganida, u noto'g'ri qo'l siqishni ko'rsatadigan istisno holatiga o'tadi. Ushbu shartlar noto'g'ri qayta o'rnatish signali kabi statik sababni istisno qiladi, chunki tranzaksiya holati mashinasi kutilgan tezlikda ishlamayapti va shuning uchun istisnoga sabab bo'ladi. Asosiy sabab foydalanuvchi IP yadrosidagi soat chastotasi generatori deb hisoblanadi.

Agar u to'g'ri chastotada ishlamasa, tavsiflangan xatolar yuzaga keladi.

Bunday vaziyatda Active Probe yondashuvini Live Probe bilan almashtirish yaxshiroq strategiya bo'lishi mumkin. Bu yuqoridagi rasmda J. yordamida to'q sariq rangli LP qutisi bilan ko'rsatilganTAG prob manbasini tanlash uchun signal.

Tashqi sinov uskunalari
Bu holda, metodologiya ilgari tasvirlangan oddiy ex bilan juda o'xshashample. Foydalanuvchining soat signali sinov nuqtasiga chiqariladi (umid qilamanki, sarlavhada) va ko'p vaqt talab qiladigan qayta kompilyatsiya kerak. Shuningdek, mos yozuvlar signalini, ehtimol, taqqoslash signali sifatida foydalanuvchi IP-ni soatlash uchun ishlatiladigan tizim soatini chiqarish foydali bo'lishi mumkin. Biz yana qayta kompilyatsiya qilish va qayta dasturlash zaruratiga duchor bo'lamiz, shuning uchun butun jarayon ancha vaqt talab qilishi mumkin.

Ichki mantiqiy analizator
Bu holat oddiy sobiqga juda o'xshaydiample. ILA kiritilishi yoki kerakli signal aniqlanishi va qayta kompilyatsiya qilish va qayta dasturlash siklini bajarish kerak. Yuqorida tavsiflangan barcha muammolar hali ham jiddiy disk raskadrovka davriga olib keladi. Biroq, qo'shimcha murakkablik mavjud. ILA-ni boshqaradigan soat sinxron bo'lishi kerak va foydalanuvchi Soft IP yadrosi tomonidan kuzatiladigan soatga nisbatan ideal darajada tezroq bo'lishi kerak. Agar bu soatlar asinxron bo'lsa yoki to'g'ri vaqt munosabatlariga ega bo'lmasa, ma'lumotlarni yig'ish oldindan aytib bo'lmaydi va disk raskadrovka jarayoni uchun chalkashliklar manbai bo'lishi mumkin.
E'tibor bering, agar foydalanuvchi Soft IP-soati chipda yaratilmagan bo'lsa (ehtimol u ketma-ket interfeysdan tiklangan bo'lsa), dizayner qo'shimcha resurslardan foydalangan holda tezroq ILA soatini yaratish uchun soat modulini qo'shishi va ehtimol vaqtni buzishi mumkin.

Jonli tekshiruv
Ushbu usuldan foydalanib, Live Probe xatoning asosiy sababini aniqlash uchun foydalanuvchi soatining manbasiga va registrdagi boshqa har qanday soat manbasiga tezda yo'naltirilishi mumkin. Jonli prob tanlangan signal chiqishlarini real vaqtda ko'rsatadi va signallar orasidagi har qanday vaqt munosabatlarini aniqlash osonroq bo'ladi. Butun jarayon bir necha soniya davom etadi.

Seriyali interfeyslar uchun boshqa nosozliklarni tuzatish xususiyatlari
Shuni ham ta'kidlash kerakki, SmartFusion2 SoC FPGA va IGLOO2 FPGA qurilmalarida oldingi versiyadagi kabi ketma-ket interfeyslarda foydalanish mumkin bo'lgan ko'plab qo'shimcha disk raskadrovka imkoniyatlari mavjud.ampxatolar yanada murakkab bo'lgan dizayn. SERDES Debug, masalanample, maxsus yuqori tezlikdagi ketma-ket interfeyslar uchun maxsus disk raskadrovka imkoniyatlarini taqdim etadi. SERDES Debug xususiyatlaridan ba'zilari konfiguratsiyani o'zgartirish uchun to'liq dizayn oqimidan foydalanishni oldini olish uchun registr darajasida qayta konfiguratsiyaga ega bir nechta SERDES test konfiguratsiyasini PMA testini qo'llab-quvvatlashni (masalan, PRBS naqshini yaratish va orqaga qaytish testini) qo'llab-quvvatlashni va konfiguratsiya qilingan protokollarni ko'rsatadigan matn hisobotlarini, SERDES konfiguratsiya registrlarini va Lane konfiguratsiya registrlarini o'z ichiga oladi. Bu xususiyatlar SERDES disk raskadrovkasini ancha osonlashtiradi va murakkab sxemalarni disk raskadrovka qilishni tezlashtirish uchun Live Probe va Active Probe bilan birgalikda ishlatilishi mumkin.
Yuqorida tavsiflangan Xotirani tuzatish vositasi SERDES Debug bilan birgalikda sinovni tezlashtirish uchun ham ishlatilishi mumkin. Xotira buferlarini Memory Debug yordamida tez va oson tekshirish va o'zgartirish mumkin bo'lganligi sababli, tezda "sinov paketlari" ni yaratish va orqaga qaytish yoki tizimlararo aloqa natijalarini kuzatish mumkin. Dizayner ushbu imkoniyatlardan foydalanishi mumkin va shu bilan qo'shimcha FPGA matoni iste'mol qiladigan va chip vaqtini ta'sir qilishi mumkin bo'lgan maxsus "sinov jabduqlari" ga bo'lgan ehtiyojni minimallashtirishi mumkin.

Xulosa
Ushbu maqolada FPGA va SoC FPGA-lar uchun elektron disk raskadrovkani amalga oshirishning bir necha xil yondashuvlari batafsil tavsiflangan - Integratsiyalashgan mantiqiy analizatordan foydalanish, tashqi sinov uskunasidan foydalanish va FPGA matosiga integratsiyalangan maxsus zond sxemalaridan foydalanish. Microsemi tomonidan SmartFusion2 SoC FPGA va IGLOO2 FPGA qurilmalarida taqdim etilgan Active Probe va Live Probe kabi maxsus va maxsus zond sxemalarini qo'shish disk raskadrovka jarayonini sezilarli darajada tezlashtirishi va soddalashtirishi ko'rsatildi. Ichki signallarni tanlashni tezda o'zgartirish qobiliyati (juda ko'p vaqt talab qiluvchi qayta kompilyatsiya qilish va qayta dasturlash siklini amalga oshirishga hojat qoldirmasdan) va ichki signallarni tekshirish qobiliyati (FPGA matosidan foydalanmasdan va vaqtni buzishni potentsial ravishda kiritmasdan) asosiy ustunlik sifatida ko'rsatildi.tages FPGA dizaynlarini disk raskadrovka qilishda. Bundan tashqari, yanada keng qamrovli disk raskadrovka qobiliyatini ta'minlash uchun birgalikda ishlashi mumkin bo'lgan bir nechta metodologiyalardan foydalanish tasvirlangan. Nihoyat, ikkita sobiqample debug foydalanish holatlari tasvirlangan usullar o‘rtasidagi kelishuvni ko‘rsatish uchun berilgan.

Batafsil ma'lumot olish uchun

1. IGLOO2 FPGA
2. SmartFusion2 SoC FPGA

Microsemi korporatsiyasi (Nasdaq: MSCC) aloqa, mudofaa va xavfsizlik, aerokosmik va sanoat bozorlari uchun yarimo'tkazgich va tizim echimlarining keng qamrovli portfelini taklif etadi. Mahsulotlar orasida yuqori samarali va radiatsiya bilan mustahkamlangan analog aralash signalli integral mikrosxemalar, FPGA, SoC va ASIC; quvvatni boshqarish mahsulotlari; vaqtni hisoblash va sinxronlash qurilmalari va aniq vaqt echimlari, vaqt bo'yicha jahon standartini o'rnatish; ovozni qayta ishlash qurilmalari; RF yechimlari; diskret komponentlar; xavfsizlik texnologiyalari va kengaytiriladigan anti-tamper mahsulotlari; Power-over-ethernet IC va midspans; shuningdek, maxsus dizayn imkoniyatlari va xizmatlari. Microsemi shtab-kvartirasi Kaliforniyaning Aliso Viejo shahrida joylashgan bo'lib, butun dunyo bo'ylab taxminan 3,400 nafar xodimga ega. Batafsil: www.microsemi.com.

© 2014 Microsemi korporatsiyasi. Barcha huquqlar himoyalangan. Microsemi va Microsemi logotipi Microsemi korporatsiyasining savdo belgilaridir. Boshqa barcha savdo belgilari va xizmat ko'rsatish belgilari tegishli egalarining mulki hisoblanadi.

Microsemi korporativ bosh qarorgohi

• Bir Enterprise, Aliso Viejo CA 92656 AQSh
• Ichida AQSh: +1 800-713-4113
• Tashqarida AQSh: +1 949-380-6100
• Sotish: +1 949-380-6136
• Faks: +1 949-215-4996
• E-mail: sales.support@microsemi.com

TSS

• Savol: Qurilmaning maksimal ma'lumot olish chastotasi qancha?
  Javob: Qurilma 100 MGts gacha tezlikda ma'lumotlarni yozib olishni qo'llab-quvvatlaydi, ko'pchilik maqsadli dizaynlarga mos keladi.
• Savol: Nosozliklarni tuzatish uchun prob davrlarini ishlatganda dizaynni qayta kompilyatsiya qilishim kerakmi?
  Javob: Yo'q, prob nuqtasining joylashuvi dizaynni qayta tuzish yoki qayta dasturlashni talab qilmasdan tezda o'zgartirilishi mumkin.

Hujjatlar / manbalar

Microsemi In-Circuit FPGA Debug [pdf] Ko'rsatmalar In-circuit FPGA Debug, FPGA Debug, Debug

Ma'lumotnomalar

• Foydalanuvchi uchun qo'llanma