Microsemi In-Circuit FPGA дибаг
Бүтээгдэхүүний мэдээлэл
Үзүүлэлтүүд
- Төхөөрөмжийн төрөл: Microsemi SmartFusion2 SoC FPGA
- Гарсан огноо: 2014 оны тавдугаар сар
- Дибаг хийх чадвар: In-Circuit FPGA Debug, Embedded Logic Analyzer
- Мэдээлэл авах дээд давтамж: 100 МГц хүртэл
Хийсвэр
FPGA нь дизайны олон давуу талтай суулгагдсан системүүдийн хүчирхэг дизайны элементүүд юмtages, гэхдээ эдгээр төхөөрөмжүүд нь дибаг хийх шаардлагатай нарийн төвөгтэй дизайны асуудалтай нарийн төвөгтэй дизайнтай байж болно. Тодорхойлолтын алдаа, системийн харилцан үйлчлэлийн асуудал, системийн цаг хугацааны алдаа зэрэг дизайны асуудлуудыг хянах нь бэрхшээлтэй байж болно. FPGA-д хэлхээний дибаг хийх чадварыг оруулснаар техник хангамжийн дебагыг эрс сайжруулж, олон цагийн бухимдлаас зайлсхийх боломжтой. Энэхүү баримт бичигт FPGA-д зориулсан хэлхээний дибаг хийх хэд хэдэн өөр хандлагыг тайлбарлаж, гол өөрчлөлтүүдийг тодорхойлж, хуучинampMicrosemi SmartFusion®2 SoC FPGA төхөөрөмжид зориулагдсан le дизайн нь дибаг хийх, туршихын тулд шинэ боломжуудыг хэрхэн ашиглаж болохыг харуулах болно.
Танилцуулга
FPGA нь өргөн тархсан бөгөөд хүчирхэг дизайны элементүүд бөгөөд одоо бараг бүх суулгагдсан системд байдаг. Хүчин чадал нэмэгдэж, чип дээрх нарийн төвөгтэй функциональ блокууд болон дэвшилтэт цуваа интерфэйсүүдийг оруулснаар эдгээр төхөөрөмжүүд нь дибаг хийх шаардлагатай нарийн төвөгтэй дизайны асуудлуудтай тулгарах болно. Функциональ тодорхойлолтын алдаа (FPGA эсвэл системийн түвшинд), функциональ системийн харилцан үйлчлэлийн асуудлууд, системийн цаг хугацааны асуудал, IC-ийн хоорондох дохионы үнэн зөв байдлын асуудлууд (чимээ шуугиан, хөндлөн огтлолцол, тусгал гэх мэт) зэрэг асуудлуудыг хянах нь дэвшилтэт FPGA ашиглах үед илүү төвөгтэй болдог. Симуляци нь дизайны олон асуудлыг тодорхойлоход ихээхэн тус болдог боловч техник хангамжид дизайныг хэрэгжүүлэх хүртэл бодит ертөнцийн олон харилцан үйлчлэл харагдахгүй. Үйл явцыг хялбарчлахын тулд дизайны нарийн төвөгтэй асуудлуудыг дибаг хийх хэд хэдэн өөр аргыг боловсруулсан. Төрөл бүрийн дэвшилтэт аргуудыг багтаасан эдгээр гол арга техник бүрийг сайтар ойлгохtages болон disadvantages, тодорхой загварт аль техник эсвэл техникүүдийн хослол тохиромжтойг авч үзэхэд хэрэгтэй.
ХуучинampMicrosemi SmartFusion2 SoC FPGA төхөөрөмжид зориулагдсан FPGA дизайныг зарим давуу талыг харуулахад ашиглаж болно.tages болон disadvantagЭдгээр стандарт техникүүд болон хамгийн сүүлийн үеийн хэлхээний дибаг хийх чадварууд. Энэ жишээн дээр эксampТехник хангамжийн дибаг хийх явцад техник хангамжийн асуудлыг тодорхойлох, арилгахад эдгээр янз бүрийн арга техникийг хэрхэн ашиглаж болохыг харуулах болно.
Яагаад FPGA дибаг хийх нь системийн дизайн, хөгжүүлэлтийн чухал тал болдог вэ?
FPGA нь дизайны бусад элементүүдээс ялгагдах үндсэн хоёр загвартай байдаг. FPGA-ийг үйлдвэрлэлийн бүтээгдэхүүнд ашиглаж болно, эсвэл үйлдвэрлэлийн дизайны үзэл баримтлалыг батлах эсвэл прототип болгохын тулд хөгжүүлэлтийн хэрэгсэл болгон ашиглаж болно. Үйлдвэрлэлийн тээврийн хэрэгсэл болгон ашиглах үед FPGAs нь ASIC эсвэл CPU-д суурилсан үйлдвэрлэлийн машинуудаас хамаагүй илүү уян хатан зорилт болж чаддаг. Энэ нь техник хангамжид хараахан хэрэгжээгүй шинэ загварын хувьд онцгой ач холбогдолтой юм. Архитектурын янз бүрийн хувилбар бүхий дизайныг хялбархан үүсгэж, туршиж үзэх боломжтой бөгөөд ингэснээр оновчтой загварыг тодорхойлно. Чип дээрх процессортой FPGA (SoC FPGA) нь CPU-д суурилсан боловсруулалтыг техник хангамжийн тусламжтай FPGA-д суурилсан хурдатгалын функцээр солих боломжтой болгодог. Эдгээр давууtages нь шинэ бүтээгдэхүүний хөгжүүлэлтэд зориулж дизайн хийх, баталгаажуулах, турших, бүтэлгүйтлийн шинжилгээ хийхэд шаардагдах хугацааг эрс багасгаж чадна.
Дизайныг загварчлахад, магадгүй үйлдвэрлэлийн ASIC-д ашиглах үед FPGA уян хатан байдал нь гол давуу тал юм. Бодит техник хангамжийн платформ, тэр ч байтугай бүрэн хурдтайгаар ажилладаггүй ч системийн гүйцэтгэлийн нарийвчилсан хэмжигдэхүүн, нэвтрүүлэх чадварын шинжилгээний өгөгдөл, архитектурын нотлох баримтын үр дүнг олж авахад илүү хялбар болгодог. Салбарын стандарт автобусны (PCIe®, Gigabit Ethernet, XAUI, USB, CAN болон бусад) хатуужуулсан хэрэгжилтийн FPGA дэмжлэг нь эдгээр интерфейстэй холбоотой туршилтыг хялбаршуулдаг. Чип дээрх ARM процессортой (SoC FPGAs) хамгийн сүүлийн үеийн FPGA гэр бүлүүд нь суулгагдсан процессортой хэрэгжилтийг прототип хийхэд хялбар болгодог. Өмнө нь боловсруулсан процессорын кодыг прототип болон шинэ кодыг техник хангамжийн дизайны хүчин чармайлттай зэрэгцүүлэн үүсгэж болно.
Стандарт процессорыг стандарт интерфэйсийн автобустай хослуулсан нь боломжит кодын сан, драйвер, функциональ API, бодит цагийн үйлдлийн систем, тэр ч байтугай бүрэн үйлдлийн системээс бүрдсэн том экосистемийг ашиглан ажиллаж байгаа загвараа илүү хурдан бүтээх боломжийг олгодог. Нэмж дурдахад, дизайныг хатуу болгосны дараа FPGA прототипийг системийн бодит өгөгдлийг тусгасан өргөн хүрээний симуляцийн туршилтын багцыг (өдөөлт ба хариу урвалын аль алинд нь) авах боломжтой. Эдгээр өгөгдлийн багц нь ASIC эсвэл бусад үйлдвэрлэлийн хэрэгжилтийн эцсийн загварчлалыг бий болгоход үнэлж баршгүй ач холбогдолтой байж болно. АдванtagFPGA-г дизайны прототип болгон ашиглах нь эцсийн бүтээгдэхүүнийг хэрэгжүүлэхэд дизайн хийх, баталгаажуулах, турших, бүтэлгүйтлийн шинжилгээ хийх хугацааг эрс багасгадаг.
Эдгээр нийтлэг FPGA загваруудын аль алинд нь дизайны зорилт болох FPGA-ийн уян хатан байдал нь гол давуу тал юм.tagд. Энэ нь дизайны олон өөрчлөлт, давталт нь норм байх болно гэсэн үг бөгөөд ингэснээр дизайны алдааг хурдан арилгах чадвар нь дизайны аль болох олон сонголтыг идэвхжүүлэхэд чухал ач холбогдолтой болно. Үр дүнтэй дибаг хийх чадваргүй бол ихэнх давуу талуудtagFPGA дизайны уян хатан байдал нь нэмэлт дибаг хийх хугацаа шаардагддаг тул багасна. Аз болоход, FPGA-ууд нь бодит цагийн дибаг хийхийг эрс хялбаршуулдаг нэмэлт техник хангамжийн функцээр хангаж чаддаг. Эдгээр чадавхийг харахын өмнө эхлээд FPGA дизайнтай тулгарч болох хамгийн нийтлэг асуудлуудыг авч үзье, ингэснээр бид янз бүрийн дибаг хийх хэрэгслийн үр ашиг, түүнтэй холбоотой солилцоог үнэлэх зохих үндэслэлтэй болно.
FPGA дизайныг дибаг хийх үед гардаг нийтлэг асуудлууд
Орчин үеийн FPGA-уудын өргөжүүлсэн чадавхийн зэрэгцээ үүнтэй холбоотой нэмэгдсэн нарийн төвөгтэй байдал нь алдаагүй загвар бүтээхэд илүү хэцүү болгодог. Үнэн хэрэгтээ дибаг хийх нь суулгагдсан системийн дизайны мөчлөгийн 50 гаруй хувийг эзэлдэг гэж тооцоолсон. Зах зээлд нийлүүлэх цаг хугацааны дарамт хөгжлийн мөчлөгийг үргэлжлүүлэн шахаж байгаа тул анхны системийн техник хангамжийн дибаг хийх нь дараачийн бодолд шилждэг бөгөөд энэ нь ихэвчлэн баталгаажуулалтыг (өөрөө их хувь) гэж тооцдог.tagхөгжүүлэлтийн хуваарийн e) нь системийг эхлүүлэхээс өмнө бүх алдааг илрүүлдэг. Системийн анхан шатны боловсруулалтын явцад ердийн загварт тулгардаг бэрхшээлүүдийг илүү сайн ойлгохын тулд системийн цөөн хэдэн нийтлэг асуудлуудыг авч үзье.
Дизайнер тодорхой шаардлагыг буруу ойлгосон тул функциональ тодорхойлолтын алдааг олоход хоёр дахин хэцүү байж болох тул дизайны нарийн ширийн зүйлийг сайтар судалж үзсэн ч алдааг анзаарахгүй байх боломжтой. ХуучинampТүгээмэл функциональ тодорхойлолтын алдаа нь төлөвийн машины шилжилт зөв төлөвт орохгүй байх явдал юм. Алдаа нь системийн интерфэйсүүдэд харилцан үйлчлэлийн асуудал хэлбэрээр илэрч болно. Интерфейсийн хоцролт, жишээ ньample, буруу зааж өгсөн нь гэнэтийн буфер халих эсвэл дутуу урсах нөхцөлийг үүсгэж болзошгүй.
Системийн түвшний цаг хугацааны асуудал нь дизайны алдааны бас нэг түгээмэл эх сурвалж юм. Ялангуяа асинхрон үйл явдлууд нь синхрончлол эсвэл огтлолцох домэйны нөлөөг анхааралтай авч үзэхгүй байх үед алдааны нийтлэг эх үүсвэр болдог. Хурдтай ажиллах үед эдгээр төрлийн алдаанууд нь маш их асуудал үүсгэдэг бөгөөд маш ховор тохиолддог, магадгүй зөвхөн тодорхой өгөгдлийн загварууд өөрсдийгөө илэрхийлэх үед л гарч ирдэг. Цагийн олон нийтлэг зөрчлүүд энэ ангилалд багтдаг бөгөөд дуурайлган хийх боломжгүй бол ихэвчлэн маш хэцүү байдаг.
Хугацааны зөрчил нь нэгдсэн хэлхээний хоорондох дохионы үнэнч байдал багатай, ялангуяа хэлхээ бүрт олон цахилгаан дамжуулагчтай системүүдийн үр дагавар байж болно. Дохионы үнэнч чанар бага байгаа нь дохионы чимээ шуугиан, хөндлөн огтлолцол, тусгал, хэт ачаалал, цахилгаан соронзон хөндлөнгийн оролцоо (EMI) зэрэг асуудлуудад хүргэдэг бөгөөд энэ нь ихэвчлэн цаг хугацааны зөрчил мэт харагдана. Цахилгаан хангамжийн асуудал, тухайлбал, түр зуурын (ялангуяа системийг эхлүүлэх эсвэл унтраах үед), ачааллын хэлбэлзэл, эрчим хүчний алдагдал ихтэй байх зэрэг нь нууцлаг алдааг үүсгэдэг бөгөөд үүнийг ихэвчлэн тэжээлийн эх үүсвэрээс олж хардаггүй. Дизайн нь бүрэн зөв байсан ч хавтанг үйлдвэрлэхэд алдаа гардаг. Гэмтсэн гагнуурын холбоос ба буруу холбогч, жишээ ньample, алдааны эх үүсвэр байж болох ба температур эсвэл хавтангийн байршлаас хамааралтай байж болно. FPGA сав баглаа боодлын дэвшилтэт техникийг ашиглах нь хэвлэмэл хэлхээний самбар дээрх дохиог шалгахад хэцүү болгодог тул хүссэн дохио руу нэвтрэх нь ихэвчлэн асуудалтай байдаг. Ихэнхдээ дизайны олон асуудал нь шууд алдаа үүсгэдэггүй бөгөөд алдаа нь өөрөө илрэх хүртэл дизайнаар дамжих ёстой. Эхлэх алдааг үндсэн шалтгаан руу буцаан хайх нь ихэвчлэн урам хугарах, хэцүү, цаг хугацаа шаардсан ажил байж болно.
Жишээ ньample, орчуулгын хүснэгтэд нэг бит алдаа гарвал олон мөчлөгийн дараа алдаа гарахгүй байж болно. Энэ өгүүллийн дараа бидний хэлэлцэх зарим хэрэгсэл нь хэлхээний дибаг хийх зориулалтын техник хангамжийг ашигладаг бөгөөд эдгээр "алдааг илрүүлэх"-ийг илүү хурдан бөгөөд хялбар болгоход чиглэгддэг. Эдгээр хэрэгслүүдийн талаар дэлгэрэнгүй мэдээлэл авахаасаа өмнө давуу талыг илүү сайн ойлгохын тулд програм хангамжид суурилсан дибаг хийх алдартай техникийн симуляцийг авч үзье.tages болон disadvantagдибаг хийхэд симуляцийг ашиглах es.
Дибаг хийхэд симуляцийг ашиглах
Дизайн загварчлалын хувьд дизайны гадна болон доторх бүх бодит бүрэлдэхүүн хэсгүүдийг стандарт CPU дээр дараалан гүйцэтгэдэг програм хангамжийн процесс болгон математикийн загвараар загварчлдаг. Дизайн дээр өргөн хүрээний өдөөлтийг хэрэглэх, загварчилсан загварын гаралттай хүлээгдэж буй үр дүнг шалгах нь дизайны хамгийн тод алдааг олж илрүүлэх хялбар арга юм. Ердийн загварчлалын ажиллагааг харуулсан цонхыг доорх Зураг 1-т үзүүлэв. Тодорхой давуу талtagСимуляцийн ишлэлүүдийн нэг нь техник хангамжид суурилсан дибаг хийх нь симуляцийг программ хангамжид хийх боломжтой бөгөөд бодит техник хангамжид суурилсан дизайн, туршилтын самбар шаардлагагүй болно. Симуляци нь дизайны олон алдаа, тухайлбал буруу техникийн үзүүлэлтүүд, интерфэйсийн шаардлагуудыг буруу ойлгох, функцийн алдаа болон энгийн өдөөгч векторуудаар амархан илрүүлдэг бусад олон "бүдүүн" төрлийн алдаатай холбоотой алдаануудыг хурдан илрүүлж чадна.
Загвар зохион бүтээгчид өргөн хүрээний өдөөгч хослолууд байдаг бөгөөд үр дүнгийн үр дүн нь сайн мэдэгдэж байгаа үед загварчлал нь ялангуяа үр дүнтэй байдаг. Эдгээр тохиолдолд симуляци нь дизайны бараг бүрэн туршилтыг хийж чадна. Харамсалтай нь ихэнх загварууд нь өргөн хүрээний тестийн багцад хялбархан нэвтэрч чаддаггүй бөгөөд тэдгээрийг бүтээх үйл явц нь маш их цаг хугацаа шаарддаг. Дизайны 100% -ийг хамарсан туршилтын багцыг бий болгох нь том FPGA-д суурилсан дизайны хувьд бараг боломжгүй бөгөөд дизайны гол элементүүдийг хамрахын тулд богино холболтыг ашиглах шаардлагатай. Симуляцийн өөр нэг бэрхшээл бол энэ нь "бодит ертөнц" биш бөгөөд асинхрон үйл явдал, хурдны системийн харилцан үйлчлэл, цаг хугацааны зөрчлийг барьж чаддаггүй явдал юм. Эцэст нь, симуляцийн үйл явц нь маш удаан байж болох бөгөөд хэрэв олон давталт шаардлагатай бол загварчлал нь хамгийн их цаг хугацаа шаардсан бөгөөд ихэнхдээ хөгжүүлэлтийн процессын хамгийн үнэтэй хэсэг болдог.
Альтернатив хувилбарын хувьд (эсвэл загварчлалын нэмэлт болгон илүү сайн тайлбарласан) FPGA дизайнерууд төхөөрөмж доторх гол дохиог ажиглах, хянахын тулд FPGA загварт дибаг хийх техник хангамж нэмж болохыг олж мэдсэн. Эдгээр техникүүд нь анхандаа түр зуурын арга хэлбэрээр хөгжсөн боловч аажмаар стандарт техник хангамжийн дибаг хийх стратеги болж хөгжсөн. Хэлхээний дибаг хийх чадварыг ийнхүү ашиглах нь ихээхэн давуу талтайtagFPGA-д суурилсан загварт зориулсан es ба дараагийн хэсэгт хамгийн түгээмэл гурван стратеги, тэдгээрийн төрөл бүрийн давуу талыг судлах болно.tages болон disadvantages.
FPGA-д зориулсан хэлхээний дибаг хийх нийтлэг аргууд
FPGA-д хэлхээний дибаг хийх чадварыг хэрэгжүүлэх хамгийн түгээмэл аргууд нь суулгагдсан логик анализатор, гадаад туршилтын төхөөрөмж эсвэл FPGA бүтцэд суулгагдсан тусгай дохионы датчикийн техник хангамжийг ашигладаг. Суулгасан логик анализатор нь ихэвчлэн FPGA даавууг ашиглан хэрэгждэг бөгөөд дизайнд оруулдаг. ЖTAG порт нь анализатор руу нэвтрэхэд ашиглагддаг бөгөөд авсан өгөгдлийг компьютер дээр харуулах боломжтой. Гадны туршилтын төхөөрөмжийг ашиглах үед туршилтын FPGA загварыг өөрчилдөг бөгөөд ингэснээр сонгосон дотоод FPGA дохиог гаралтын зүү рүү чиглүүлдэг. Дараа нь эдгээр зүүг гадны туршилтын төхөөрөмжөөр дамжуулан ажиглаж болно. Зориулалтын дохионы мэдрэгчийн техник хангамжийг ашиглах үед дотоод дохионы өргөн сонголтуудыг бодит цаг хугацаанд нь унших боломжтой. Зарим шалгалтын хэрэгжилтийг бүртгэх эсвэл санах ойн байршилд бичихэд ашиглаж болох бөгөөд дибаг хийх чадварыг сайжруулж болно. Advan-г илүү дэлгэрэнгүй авч үзьеtages болон disadvantagЭдгээр техник тус бүрийн es, дараа нь өмнөхийг нь харampЭдгээр өөр өөр аргууд нь дибаг хийх нийт хугацаанд хэрхэн нөлөөлж болохыг харахын тулд дизайн хий.
In-Circuit FPGA Debug-Embedded Logic Analyzer
Суулгасан логик анализаторын тухай ойлголт нь анх FPGA-г ашиглах үед дизайнерууд хэрэгжүүлсэн хэлхээний дибаг хийх чадварын шууд үр дүн юм. Оруулсан логик анализаторууд нь шинэ боломжуудыг нэмж, дизайнерын өөрийн анализаторыг хөгжүүлэх шаардлагыг арилгасан. Ихэнх FPGA-ууд эдгээр боломжуудыг санал болгодог бөгөөд гуравдагч этгээдүүд стандарт анализаторуудыг санал болгодог (Synopsys-ийн Identify® нь алдартай хуучин нэг юм.ample) бүтээмжийг нэмэгдүүлэхийн тулд дээд түвшний хэрэгслүүдтэй хялбархан холбогдож болно.
Логик анализаторын функцийг зураг 2-т үзүүлсэн шиг FPGA даавуу болон суулгагдсан санах ойн блокуудыг ул мөрийн буфер болгон ашиглан дизайнд оруулсан болно. Мөн триггерийн нөөцийг бий болгосон бөгөөд ингэснээр нарийн төвөгтэй дохионы харилцан үйлчлэлийг хялбархан сонгож, барьж болно. Хяналт, өгөгдөл дамжуулахын тулд анализатор руу нэвтрэх нь ихэвчлэн стандарт J-ээр хийгддэгTAG интерфэйсийн шаардлагыг хялбарчлах порт. Баригдсан өгөгдлийг нийтлэг ашиглан компьютер дээр харуулах боломжтой viewпрограмм хангамж бөгөөд ихэвчлэн логик симулятор долгионы хэлбэрийн гаралтыг толин тусгал болгодог viewхэв маяг.
АдванtagЭнэ аргын гол онцлог нь нэмэлт FPGA оролт гаралтын тээглүүр ашигладаггүй, зөвхөн стандарт JTAG дохио. Суулгасан логик анализаторын IP цөм нь ихэвчлэн харьцангуй хямд бөгөөд зарим тохиолдолд одоо байгаа FPGA синтез эсвэл симуляцийн хэрэгслүүдийн сонголт байж болно. Зарим тохиолдолд суулгагдсан логик анализатор нь илүү тохиромжтой бол ашиглагдаагүй I/O-ууд дээр нэмэлт гаралтыг өгөх боломжтой. Сул талуудын нэгtagЭнэ аргын хувьд маш их хэмжээний FPGA нөөц шаардлагатай байдаг. Ялангуяа, ул мөр буфер ашиглаж байгаа бол энэ нь боломжтой блок санах ойн тоог бууруулна. Хэрэв өргөн буфер шаардлагатай бол энэ нь санах ойн гүнтэй харьцуулах болно (учир нь илүү өргөн санах ой ашиглах нь санах ойн гүн гүнзгийрэхэд хүргэдэг) - том сул талtagжижиг төхөөрөмж ашиглах үед e. Магадгүй энэ аргын хамгийн том дутагдал нь датчикийг байрлуулахад тохируулга хийх бүрт дизайныг дахин эмхэтгэж, дахин програмчлах шаардлагатай болдог. Том төхөөрөмж ашиглах үед энэ үйл явц нь ихээхэн цаг хугацаа шаарддаг. Загварт дохионы датчикуудыг хэрхэн байрлуулж байгаагаас шалтгаалан дохионы цаг хугацааны хамаарлыг хооронд нь уялдуулахад хэцүү байдаг. Нэмж дурдахад дохионы датчик хоорондын саатал нь тогтмол биш тул цаг хугацааны хамаарлыг харьцуулах нь хэцүү байдаг. Энэ нь өөр өөр цаг хугацааны домэйнуудын асинхрон дохио эсвэл дохиог харьцуулах үед онцгой хүндрэлтэй байдаг.
In-Circuit FPGA Debug – Гадаад туршилтын төхөөрөмж
Хэлхээний дибаг хийх кодыг гадны туршилтын төхөөрөмжтэй хослуулан ашиглах нь системийн туршилт хийхэд гадны логик анализатор бэлэн болсон үед байгалийн хөгжил байв. Зураг 3-т үзүүлсэн шиг дотоод туршилтын дохиог тодорхойлж, сонгох, тэдгээрийг FPGA I/O-д ашиглах энгийн дибаг кодыг үүсгэснээр анализаторын дэвшилтэт чадавхийг (их хэмжээний ул мөрийн буфер, нарийн төвөгтэй триггер дараалал, олон дохиолол гэх мэт) ашиглах боломжтой болсон. viewing options) энгийн хэрнээ хүчирхэг дибаг хийх орчинг бий болгох. Дэвшилтэт идэвхжүүлэх сонголтуудын илүү төвөгтэй хэлхээний чадавхи нь шаардлагатай гаралтын тоог багасгах боломжтой. Жишээ ньampХэрэв гадны зүү шаардлагатай бол өргөн автобусанд тодорхой хаяг сонгох нь хориотой байж магадгүй юм.
Дотоод FPGA логикийг ашиглах нь оролт/гаралтын шаардлагыг эрс багасгаж, илүү төвөгтэй асуудлуудыг дибаг хийх тусгай хаягийн загварыг (магадгүй дуудлага болон буцах дараалал) хайж болно. Хэрэв нийтлэг хэрэглэгчийн интерфэйс байгаа бол энэ нь сургалтын муруйг хялбарчилж, бүтээмжийг дээшлүүлнэ.
АдванtagЭнэ аргын гол тал нь гадны туршилтын төхөөрөмжийн өртөгийг хөшүүрэг болгож, багаж хэрэгслийн нэмэлт зардал гарахгүй байх явдал юм. Зарим дибаг хийх хэлхээний IP цөмийг тоног төхөөрөмж үйлдвэрлэгчид эсвэл FPGA үйлдвэрлэгчээс авах боломжтой бөгөөд маш бага өртөгтэй эсвэл бүр үнэ төлбөргүй байж болно. Дохио сонгох логикийг хэрэгжүүлэхэд шаардагдах FPGA нөөцийн хэмжээ маш бага бөгөөд ул мөрийн функцийг гадаад логик анализатор ашиглан гүйцэтгэдэг тул блок санах ой шаардлагагүй болно. Сонголт хийх логик нь хямд тул өргөн триггертэй олон тооны сувгийг дэмжих боломжтой. Логик анализатор нь Хугацааны горим болон төлөв горимын аль алинд нь ажиллах боломжтой бөгөөд энэ нь зарим цаг хугацааны асуудлыг тусгаарлахад тусалдаг.
ДезадванtagТөсөлд хараахан хуваарилагдаагүй байгаа бол логик анализатор худалдаж авах хэрэгцээг энэ аргын жишээнд оруулж болно. Энэ сул талtagЭнэ аргыг олон тохиолдолд үгүйсгэхэд хангалттай байж болох юм. Гэсэн хэдий ч компьютер эсвэл таблетыг дэлгэцэнд ашигладаг хямд өртөгтэй логик анализаторын сонголтууд гарч ирж байгаа нь энгийн дибаг хийх шаардлагад энэ сонголтыг илүү хэмнэлттэй болгож байгааг анхаарна уу.
Хэрэглэсэн FPGA тээглүүрүүдийн тоо нь өөр нэг сул тал байж болноtage, хэрэв өргөн автобусыг ажиглах шаардлагатай бол самбарын зохион байгуулалтыг сайтар төлөвлөх, дибаг хийх холбогчийг нэмэх шаардлагатай. Энэ шаардлагыг дизайны үе шатанд урьдчилан таамаглахад хэцүү байдаг бөгөөд өөр нэг хүсээгүй нарийн төвөгтэй байдал юм. Суулгасан логик анализаторын аргатай адил гадаад туршилтын стратеги нь шинэ туршилт бүр шаардлагатай үед дизайныг дахин эмхэтгэж, дахин програмчлахыг шаарддаг.
Нийтлэг сул талtagЭдгээр хоёр аргын es - чип дээрх нөөцийг ашиглах (энэ нь дизайны цаг хугацааны гүйцэтгэлд нөлөөлж, дибаг хийх нэмэлт шаардлагуудыг бий болгож чадна) дизайныг дахин эмхэтгэх, дахин програмчлах хэрэгцээ (энэ нь дибаг хийх хуваарьт хэдэн цаг, тэр ч байтугай өдөр нэмж болно) туршилтын боломжит хувилбаруудыг тодорхойлоход шаардлагатай урьдчилсан төлөвлөлт, нэмэлт чип оролт гаралтын эх үүсвэрийг ашиглах нь буцаан олголт хийх шаардлагагүйгээр бий болсон. Үүний нэг хариулт нь зарим төхөөрөмж дээр FPGA даавуунд зориулагдсан дибаг хийх логикийг нэмсэн явдал байв. Тоног төхөөрөмжийн датчик ашиглан хэлхээний дибаг хийсэн нь үр дүн юм.
In-Circuit FPGA Debug – Тоног төхөөрөмжийн шалгалт
Техник хангамжийн датчикийг ашиглах нь FPGA-д зориулсан хэлхээний дибаг хийх аргыг эрс хялбаршуулдаг. SmartFusion2®SoC FPGA болон IGLOO®2 FPGA төхөөрөмжүүд дээр Live Probe функц байдлаар хэрэгжсэн энэхүү техник нь FPGA-д ямар нэгэн логик элементийн регистрийн битийн гаралтыг ажиглах тусгай датчик шугамуудыг нэмж өгдөг. 4-р зурагт үзүүлсэн блок диаграммд харуулсны дагуу техник хангамжийн датчик нь А ба В датчикийн хоёр сувагт байдаг.
Сонгосон регистрийн гаралтууд (зондны цэгүүд) нь зургийн доод талд байгаа шиг хоёр датчик сувгийн дээгүүр байрлах ба сонгосон тохиолдолд A эсвэл B сувгийн аль нэгэнд хэрэглэж болно. Эдгээр бодит цагийн сувгийн дохиог дараа нь төхөөрөмж дээрх тусгай мэдрэгч А ба датчик B зүү рүү илгээж болно. А зонд болон Б дохиог дотооддоо суулгагдсан логик анализатор руу чиглүүлж болно.
Сорьцын тээглүүрүүдийн цаг хугацааны шинж чанар нь тогтмол бөгөөд нэг цэгээс нөгөө цэг рүү өчүүхэн хазайлттай байдаг тул бодит цагийн дохионы цаг хугацааны шинж чанарыг харьцуулах нь илүү хялбар болгодог гэдгийг анхаарна уу. Өгөгдлийг 100 МГц хүртэл давтамжтайгаар авах боломжтой тул ихэнх зорилтот загварт тохиромжтой.
Магадгүй хамгийн чухал нь туршилтын цэгийн байршлыг хэрэгжүүлсэн дизайны нэг хэсэг болгон сонгоогүй тул (дизайн нь FPGA дээр ажиллаж байх үед тусгай тоног төхөөрөмжөөр сонгогддог) сонголтын өгөгдлийг төхөөрөмж рүү илгээх замаар хурдан өөрчлөх боломжтой. Дизайныг дахин эмхэтгэх, дахин програмчлах шаардлагагүй.
Live Probe чадавхийг ашиглахыг илүү хялбар болгохын тулд холбогдох дибаг хийх програм хангамжийн хэрэгсэл нь автоматаар үүсгэсэн дибаг хийх замаар шалгах дохионы бүх байршилд хандах боломжтой. file. Зураг 5-д үзүүлснээр дохионы нэрийг дохионы жагсаалтаас сонгож, хүссэн сувагтаа хэрэглэж болно. Үүнийг дизайн ажиллаж байх үед ч хийх боломжтой бөгөөд ингэснээр дизайн доторх туршилтын үйл ажиллагаа нь саадгүй бөгөөд маш үр дүнтэй байдаг.
Ихэнх тохиолдолд Live Probe гэх мэт техник хангамжийн датчикийн чадварыг өмнө нь тайлбарласан суулгагдсан логик анализатор болон гадны туршилтын аргуудтай хамт ашиглаж болно.
Зураг 6-д харуулсанчлан Live Probe-ийн дохиог "явшин" сонгох чадвар нь дизайныг дахин эмхэтгэх шаардлагагүйгээр ажиглалтын дохиог хурдан бөгөөд хялбараар өөрчлөх боломжийг олгодог. Зориулалтын датчик гаралтын зүү дээрх зургийн баруун дээд хэсэгт үзүүлсэн шиг гадны логик анализатор эсвэл хамрах хүрээ нь шалгасан дохиог хялбархан ажиглаж чадна. Өөр нэг хувилбараар (эсвэл түүнээс гадна) дотоод логик анализаторыг (зурагт үзүүлсэн ILA Identify блок) датчикийн зүүг ажиглахад ашиглаж болно. Сорьцын дохиог ILA-д барьж, долгионы хэлбэрийн цонхон дээр ажиглаж болно. Зорилтот загварыг дахин эмхэтгэх шаардлагагүйгээр шалгалтын байршлыг өөрчилж болно.
Өдөөх болон мөрдөх нэмэлт боломжуудыг датчикийн ажиллагааг сайжруулахад ашиглаж болох бөгөөд энэ нь дизайны нарийн төвөгтэй асуудлыг ч илрүүлэхэд хялбар болгодог гэдгийг анхаарна уу.
SmartFusion2 SoC FPGA болон IGLOO2 FPGA төхөөрөмжүүд дээр нэмэлт техник хангамжийн дибаг хийх боломжтой. Active Probe гэж нэрлэгддэг эдгээр чадваруудын нэг нь ямар ч логик элементийн регистрийн битийг динамик болон асинхроноор уншиж, бичиж чаддаг. Бичсэн утга нь нэг цагийн мөчлөгийн турш хадгалагдах тул хэвийн ажиллагааг үргэлжлүүлэх боломжтой бөгөөд энэ нь дибаг хийх маш үнэ цэнэтэй хэрэгсэл болгодог. Идэвхтэй датчик нь дотоод дохиог хурдан ажиглахыг хүсч байвал (магадгүй зүгээр л идэвхжсэн эсвэл дахин тохируулах дохио гэх мэт хүссэн төлөвт байгаа эсэхийг шалгахын тулд) эсвэл датчик цэг рүү бичих замаар логик функцийг хурдан шалгах шаардлагатай бол ялангуяа сонирхолтой байдаг.
(магадгүй хяналтын урсгалын асуудлыг тусгаарлахын тулд оролтын утгыг хурдан тохируулах замаар төлөвийн машины шилжилтийг эхлүүлэх).
Microsemi-ийн өгсөн өөр нэг дибаг хийх чадвар бол санах ойн дибаг юм. Энэ функц нь дизайнерыг сонгосон FPGA даавууны SRAM блок руу динамик болон асинхрон унших эсвэл бичих боломжийг олгодог. Дибаг хийх хэрэгслийн дэлгэцийн агшинд (Зураг 7) харуулсанчлан Санах ойг блоклох табыг сонгосноор хэрэглэгч уншихыг хүссэн санах ойг сонгож, санах ойн агшин зуурын зургийг хийж, санах ойн утгыг өөрчилж, утгыг төхөөрөмжид буцааж бичиж болно. Энэ нь ялангуяа тооцоололд чиглэсэн scratch-pad-д зориулсан холболтын портуудад ашигладаг өгөгдлийн буферийг шалгах эсвэл тохируулах, тэр ч байтугай суулгагдсан CPU-ийн гүйцэтгэсэн кодын хувьд ашигтай байж болно. Санах ойг маш хурдан ажиглаж, хянах боломжтой бол өгөгдөлд хамаарах нарийн төвөгтэй алдааг дибаг хийх нь илүү хурдан бөгөөд хялбар байдаг.
Дизайныг дибаг хийсний дараа эмзэг мэдээллийг хамгаалахын тулд техник хангамжийн дибаг хийх боломжийг унтраах нь зүйтэй болов уу. Халдагчид эдгээр хэрэгслүүдийг ашиглан чухал мэдээллийг унших эсвэл системийн эмзэг хэсгүүдэд хялбар нэвтрэх боломжийг олгох системийн тохиргоог өөрчлөх боломжтой. Microsemi нь дибаг хийж дууссаны дараа загвар зохион бүтээгчид төхөөрөмжийг хамгаалах боломжийг олгох функцүүдийг нэмж оруулсан. Жишээ ньample, Live Probe болон Active Probe-д хандах хандалтыг түгжиж болох бөгөөд энэ нь халдлагын боломжит хэрэгсэл болох функцийг бүрэн идэвхгүй болгох боломжтой (энэ нь туршилтын өгөгдлийг шууд бусаар туршиж үзэх, ажиглахад ашиглаж болох хангамжийн гүйдэлд ямар нэгэн хэв маягийг бий болгох туршилтын үйл ажиллагааг бүрмөсөн арилгадаг). Эсвэл дизайны сонгосон хэсгүүдэд хандах хандалтыг хааж, зөвхөн тэдгээр хэсгүүдэд хандахаас сэргийлж болно. Хэрэв дизайны зөвхөн нэг хэсэг нь найдвартай байх шаардлагатай бол үлдсэн хэсэг нь хээрийн туршилт эсвэл алдааны шинжилгээнд ашиглах боломжтой хэвээр байвал энэ нь тохиромжтой байж болно.
In-Circuit Debug харьцуулах диаграм
Одоо дэлгэрэнгүй дахинview Тоног төхөөрөмжийн дибаг хийх үндсэн гурван аргын талаар 8-р зурагт үзүүлсэн шиг янз бүрийн давуу талыг нарийвчлан тодорхойлсон хураангуй диаграммыг бий болгосон.tages болон disadvantagарга тус бүрийн es. Зарим арга техникийг (Live Probe ба Internal Logic Analyzer (ILA), Synopsys Identify гэх мэт) хамтад нь ашиглаж болно гэдгийг санаарай.ample), бид техник бүрийн гол давуу болон сул талуудыг харж болно. Хэлхээний техник хангамжийн дибаг хийх чадваруудын цуглуулга (Live Probe, Active Probe, and Memory Debug-хамтдаа SmartDebug гэж нэрлэдэг) нь байгаа нийт датчикуудын тоогоор (улаан тойрог) бусад техниктэй харьцуулахад хамгийн сул байдаг ба зураг авалтын хурдыг (гадаад туршилтын төхөөрөмж илүү хурдан) авч үзэхэд хамгийн сайнаас (шар тойрог) сул байдаг.
Synopsys Identify гэх мэт ILA-д суурилсан техникүүд нь бусад техниктэй харьцуулахад болон FPGA нөөцийн шаардлагыг харгалзан үзэхэд хамгийн сул байдаг. Гадны туршилтын тоног төхөөрөмжид суурилсан техникүүд нь өртөг зардал, дизайны цаг хугацааны нөлөөлөл, датчикийн хөдөлгөөний ачаалал (дизайныг дахин эмхэтгэх хэрэгцээ шаардлагаас шалтгаалж) зэрэг хэд хэдэн хүчин зүйлээс хамааран хамгийн сул байдаг. Магадгүй оновчтой шийдэл бол SmartDebug болон бусад аргуудын нэг нь байж болох бөгөөд ингэснээр SmartDebug-ийн сувгийн сул талыг багасгаж, датчик цэгийн хөдөлгөөнийг сулруулж болно.tagбусад арга техникийг мөн багасгасан.
Дохионы ангилал
Хамгийн түгээмэл дохионы төрлүүдийн хооронд ашигтай ялгааг гаргаж болох бөгөөд энэ нь дибаг хийх аргыг төлөвлөхөд тусална. Жишээ ньampСистемийг дахин тохируулах, блок дахин тохируулах эсвэл эхлүүлэх бүртгэл зэрэг системийг эхлүүлэхээс бусад тохиолдолд өөрчлөгддөггүй дохиог статик дохио гэж ангилж болно. Эдгээр төрлийн дохиог дахин эмхэтгэх урт цикл шаардлагагүйгээр хялбархан ажиглах, хянах боломжтой байгууламжаар дамжуулан хамгийн үр дүнтэй ханддаг. Active Probe нь статик дохиог дибаг хийх маш сайн хэрэгсэл юм. Үүний нэгэн адил, илүү олон удаа өөрчлөгддөг боловч ихэнх тохиолдолд статик хэвээр байгаа дохиог псевдостатик гэж ангилж, Active Probe ашиглан хамгийн үр дүнтэй дибаг хийдэг. Цагийн дохио гэх мэт байнга өөрчлөгддөг дохиог динамик гэж ангилж болох бөгөөд Active Probe-ээр дамжуулан тийм ч хялбар ханддаггүй. Live Probe нь эдгээр дохиог ажиглахад илүү тохиромжтой сонголт юм.
Дибаг хийх энгийн тохиолдол
Одоо бид хэлхээний дибаг хийх төрөл бүрийн сонголтуудын талаар илүү сайн ойлголттой болсон тул энгийн дизайны жишээг харцгаая.ampЭдгээр техникүүд хэрхэн ажилладагийг харах болно. Зураг 9-д SmartFusion2 SoC FPGA төхөөрөмж дээрх энгийн FPGA загварыг харуулав. Микроконтроллерийн дэд систем (MSS) нь CoreSF2Reset Soft IP блокоор шинэчлэгдсэн. Энэ блокийн оролтууд нь асаалттай дахин тохируулах, хэрэглэгчийн даавууг дахин тохируулах, гадаад дахин тохируулах явдал юм. Гаралтууд нь Хэрэглэгчийн даавууг дахин тохируулах, MSS дахин тохируулах, M3 дахин тохируулах явдал юм. Алдааны шинж тэмдэг нь төхөөрөмж POR төлөвөөс амжилттай гарсан ч оролт/гаралт дээр ямар ч үйл ажиллагаа байхгүй байна. Энэ алдааг засах гурван өөр сонголтыг мөн зурагт үзүүлэв: Цэнхэр хайрцаг (ETE шошготой) нь Гадаад туршилтын төхөөрөмжийн аргад зориулагдсан; ногоон хайрцаг (ILA шошготой) нь Дотоод логик анализаторын аргад зориулагдсан; ба улбар шар хайрцаг (AP шошготой) нь Active Probe аргад зориулагдсан. Бид алдааны боломжит үндсэн шалтгаануудыг CoreSF2Reset Soft IP блок руу буруу оруулсан дахин тохируулах оролтууд гэж таамаглах болно.
Одоо өмнө нь тайлбарласан хэлхээний гурван аргын дибаг хийх процессыг харцгаая.
Гадаад туршилтын төхөөрөмж
Энэ аргыг ашигласнаар туршилтын тоног төхөөрөмж бэлэн байгаа бөгөөд өндөр ач холбогдолтой төсөлд ашиглагдаагүй гэж үздэг. Нэмж дурдахад зарим FPGA I/O-г ашиглах боломжтой бөгөөд туршилтын төхөөрөмжид хялбар холбох боломжтой байхын тулд урьдчилан төлөвлөх нь чухал юм. Өмнө нь ПХБ дээр толгойтой байхampЭнэ нь маш их тустай бөгөөд "сэжигтэй байж болзошгүй" эсвэл шалгах явцад тээглүүр богиносгож болзошгүйг олж тогтоох, холбогдоход зарцуулсан цагийг багасгах болно. Бидний судлахыг хүсч буй дохиог сонгохын тулд дизайныг дахин эмхэтгэх шаардлагатай болно. Бид "сонгино хальслахгүй" бөгөөд нэмэлт судалгаанд нэмэлт дохио сонгох шаардлагагүй гэж найдаж байна, учир нь бидний анхны мөрдөн байцаалт ихэвчлэн илүү олон асуултад хүргэдэг. Ямар ч тохиолдолд дахин эмхэтгэх, дахин програмчлах үйл явц нь ихээхэн цаг хугацаа шаардах бөгөөд хэрэв энэ нь цаг хугацааны зөрчлийн үр дагаварт хүргэвэл дахин дизайн хийх шаардлагатай болно (ялангуяа та дизайны алдааг олохын тулд дизайны өөрчлөлтийг хийх үед цаг хугацааны хаалтын асуудлыг шийдэх гэж оролдох нь хичнээн их урам хугарах талаар бид бүгд мэддэг) - бүх үйл явц хэдэн минутаас хэдэн цаг хүртэл үргэлжилж болно! Хэрэв загварт үнэгүй хэрэглэгчийн оролт гаралт байхгүй бол энэ аргыг хэрэгжүүлэх боломжгүй гэдгийг санах нь чухал юм. Түүнчлэн, энэ арга нь дизайны хувьд бүтцийн хувьд хөндлөнгөөс оролцдог бөгөөд цаг хугацаатай холбоотой алдаанууд алга болох эсвэл давталтын хооронд дахин гарч ирж болно.
Дотоод логик анализатор
Энэ аргыг ашиглан ILA-г даавууны нөөцийг ашиглан загварт оруулах ёстой бөгөөд дараа нь дахин эмхэтгэх шаардлагатай. Хэрэв ILA аль хэдийн үүсгэгдсэн бол бидний судлахыг хүсч буй дохионууд төхөөрөмжид ороогүй байж болзошгүй тул дахин эмхэтгэх шаардлагатай болохыг анхаарна уу. Энэ процесс нь анхны загварыг өөрчлөх, цаг хугацааны хязгаарлалтыг зөрчих эрсдэлтэй. Хэрэв цаг хугацаа хангагдсан бол дизайныг дахин програмчилж, дахин эхлүүлэх шаардлагатай. Дахин эмхэтгэх хугацаа урт, олон дамжлага шаардлагатай бол энэ үйл явц бүхэлдээ хэдэн минут, бүр хэдэн цаг зарцуулагдана. Энэ арга нь бүтцийн хувьд хөндлөнгөөс оролцдог бөгөөд дээрх аргыг ашиглах үед тайлбарласантай төстэй асуудлуудыг үүсгэж болзошгүй.
Идэвхтэй сорилт
Энэ аргыг ашигласнаар Active Probe-ийг янз бүрийн дахин тохируулах дохионы эх үүсвэр рүү чиглүүлж болох бөгөөд тэдгээр нь бүгд регистрийн гаралтаас эх үүсвэр болдог (дижитал дизайны сайн практикт түгээмэл байдаг шиг). Доорх Зураг 10-д үзүүлсэн Active Probe цэснээс дохионуудыг нэг нэгээр нь сонгоно. Сонгосон дохионы утгыг унших боломжтой бөгөөд Active Probe мэдээллийн цонхонд харагдана. Аливаа төөрөгдөл нь амархан тодорхойлогддог. Энэ туршилтыг төхөөрөмжийг дахин эмхэтгэх, дахин програмчлах шаардлагагүйгээр нэн даруй хийх боломжтой бөгөөд бүтцийн болон процедурын хувьд хөндлөнгөөс оролцдоггүй. Бүх процесс хэдхэн секунд болно. Энэ арга нь бусад хоёр аргын зөвшөөрөөгүй хяналтыг (асинхрон утгыг өөрчлөх) бий болгож чадна. Энэ тухайд жишээ ньample, регистрийн эх үүсвэрийг дахин тохируулах дохиог хялбархан шалгаж, идэвхтэй төлөвт байлгаж байгааг илрүүлж болно.
Дахин тохируулах дохиог түр зуур солих нь амрах дохиог үүсгэдэг регистрийг асинхроноор удирдах замаар хүрч болно.
Илүү нарийн төвөгтэй дибаг ашиглах тохиолдол
Дээрх загвар нь маш энгийн бөгөөд тайлбарласан дизайны техникийг ашиглах танилцуулга болгон ашиглахад тустай боловч илүү төвөгтэй загвар юм.ample бүр илүү ойлгомжтой байж болох юм. Олон удаа сонирхлын дохио нь бидний энгийн өмнөх шиг статик дохио биш юмample гэхдээ динамик. Нийтлэг динамик дохио бол завсрын цаг бөгөөд магадгүй цуваа интерфэйсийн гар барих хугацааг тогтооход ашигладаг. 11-р зурагт хэрэглэгчийн Soft IP core, энэ тохиолдолд системийн APB автобусанд холбогдсон захиалгат цуваа интерфэйстэй ийм загварыг үзүүлэв. Алдааны шинж тэмдгүүд нь хэрэглэгчийн захиалгат цуваа интерфэйс дээр ямар ч үйл ажиллагаа байхгүй бөгөөд APB автобусны мастер цуваа интерфэйс рүү нэвтрэхийн тулд гүйлгээ хийх үед энэ нь буруу гар барихыг илтгэх онцгой нөхцөл байдалд ордог. Гүйлгээний төлөвийн машин хүлээгдэж буй хурдаар ажиллахгүй байгаа тул эдгээр нөхцөл байдал нь буруу дахин тохируулах дохио гэх мэт статик шалтгааныг үгүйсгэж байгаа бололтой. Үүний үндсэн шалтгаан нь хэрэглэгчийн IP цөм дэх цагийн давтамж үүсгэгч гэж үздэг.
Хэрэв энэ нь зөв давтамжтайгаар ажиллахгүй бол тайлбарласан алдаа гарах болно.
Ийм нөхцөлд Active Probe хандлагыг Live Probe-ээр солих нь илүү сайн стратеги байж магадгүй юм. Үүнийг дээрх зурагт улбар шар өнгийн LP хайрцгаар дүрсэлсэн бөгөөд JTAG датчикийн эх үүсвэрийг сонгох дохио.
Гадаад туршилтын төхөөрөмж
Энэ тохиолдолд аргачлал нь өмнө нь тайлбарласан энгийн өмнөхтэй маш төстэй юмample. Хэрэглэгчийн цагийн дохиог туршилтын цэг рүү аваачдаг (толгой дээр байгаа гэж найдаж байна) бөгөөд цаг хугацаа их шаарддаг дахин эмхэтгэх шаардлагатай. Түүнчлэн харьцуулах дохио болгон хэрэглэгчдийн IP-г цаглахад ашигладаг системийн цаг болох лавлагаа дохиог гаргах нь тустай байж болох юм. Бид дахин эмхэтгэх, дахин программчлах хэрэгцээтэй тулгарах тул бүх үйл явц ихээхэн цаг хугацаа шаардах болно.
Дотоод логик анализатор
Энэ тохиолдол нь энгийн экс-тэй маш төстэй юмample. ILA-г оруулах эсвэл хүссэн дохиог тодорхойлж, дахин эмхэтгэх, дахин програмчлах циклийг гүйцэтгэх ёстой. Өмнө нь тайлбарласан бүх асуудлууд нь дибаг хийх мөчлөгийн ихээхэн хугацааг дагуулсаар байна. Гэсэн хэдий ч нэмэлт нарийн төвөгтэй байдал бий. ILA-г удирддаг цаг нь синхрон байх ёстой бөгөөд хэрэглэгчийн Soft IP цөмөөс ажиглах цагтай харьцуулахад илүү хурдан байх ёстой. Хэрэв эдгээр цагууд асинхрон эсвэл цаг хугацааны зөв хамааралгүй бол өгөгдөл цуглуулах нь урьдчилан таамаглах боломжгүй бөгөөд дибаг хийх явцад төөрөгдлийн эх үүсвэр болно.
Хэрэв хэрэглэгчийн Soft IP цагийг чип дээр үүсгээгүй бол (магадгүй энэ нь цуваа интерфэйсээс сэргээгдсэн) дизайнер нэмэлт эх үүсвэрийг ашиглан илүү хурдан ILA цаг үүсгэхийн тулд цагийн модуль нэмэх шаардлагатай бөгөөд магадгүй цаг хугацааны зөрчил үүсгэж болзошгүйг анхаарна уу.
Live Probe
Энэ аргыг ашигласнаар Live Probe-г хэрэглэгчийн цаг болон бусад цагны эх сурвалж руу хурдан зааж өгч, алдааны үндсэн шалтгааныг хайж олох боломжтой. Live Probe нь сонгосон дохионы гаралтыг бодит цаг хугацаанд харуулах бөгөөд дохионы хоорондох цаг хугацааны хамаарлыг тодорхойлоход илүү хялбар болно. Бүх процесс хэдхэн секунд болно.
Цуврал интерфэйсийн бусад дибаг хийх боломжууд
SmartFusion2 SoC FPGA болон IGLOO2 FPGA төхөөрөмжүүдэд өмнөх хувилбаруудын нэгэн адил цуваа интерфэйс дээр ашиглаж болох олон нэмэлт дибаг хийх боломжууд байгааг онцлон тэмдэглэх нь зүйтэй.ampалдаа нь бүр ч төвөгтэй байдаг дизайн. SERDES Debug, жишээ ньample, тусгай зориулалтын өндөр хурдны цуваа интерфэйсүүдийн дибаг хийх боломжийг олгодог. SERDES Debug-ийн зарим функцууд нь тохиргооны өөрчлөлт хийхэд дизайны бүрэн урсгалыг ашиглахаас зайлсхийхийн тулд бүртгэлийн түвшний дахин тохируулгатай олон SERDES тестийн тохиргоонд зориулсан PMA тестийн дэмжлэг (PRBS загвар үүсгэх болон давталтын тест гэх мэт) дэмжлэг, тохируулсан протоколууд, SERDES тохиргооны бүртгэлүүд болон Lane тохиргооны бүртгэлүүдийг харуулсан текст тайлангуудыг агуулдаг. Эдгээр функцууд нь SERDES-ийн дибаг хийхийг илүү хялбар болгож, нарийн төвөгтэй хэлхээний дибаг хийхийг илүү хурдасгахын тулд Live Probe болон Active Probe-тэй хамт ашиглаж болно.
Туршилтыг хурдасгахын тулд өмнө нь тайлбарласан санах ойн дибаг хийх хэрэгслийг SERDES Debug-тай хамт ашиглаж болно. Санах ойн дибаг ашиглан санах ойн буферийг хурдан бөгөөд хялбар шалгаж, өөрчлөх боломжтой тул "туршилтын пакетуудыг" хурдан үүсгэж, давталтын эсвэл систем хоорондын харилцааны үр дүнг ажиглах боломжтой. Загвар зохион бүтээгч нь эдгээр чадавхийг ашиглах боломжтой бөгөөд ингэснээр нэмэлт FPGA даавууг хэрэглэдэг, чипний цаг хугацаад нөлөөлж болзошгүй тусгай "туршилтын хэрэгсэл" -ийн хэрэгцээг багасгаж чадна.
Дүгнэлт
Энэхүү баримт бичигт FPGA болон SoC FPGA-д зориулсан хэлхээний дибаг хийх хэд хэдэн өөр аргуудыг дэлгэрэнгүй тайлбарласан болно - нэгдсэн логик анализатор ашиглах, гадаад туршилтын төхөөрөмж ашиглах, FPGA бүтцэд нэгтгэсэн тусгай датчик хэлхээг ашиглах. Microsemi-ээс SmartFusion2 SoC FPGA болон IGLOO2 FPGA төхөөрөмжүүд дээр санал болгож буй Active Probe болон Live Probe зэрэг тусгай зориулалтын датчикийн хэлхээг нэмсэн нь дибаг хийх процессыг ихээхэн хурдасгаж, хялбаршуулдаг болохыг харуулсан. Дотоод дохионы сонголтыг хурдан өөрчлөх чадвар (маш их цаг хугацаа шаардсан дахин эмхэтгэх, дахин програмчлах циклийг гүйцэтгэх шаардлагагүй), дотоод дохиог шалгах чадвар (FPGA даавуу ашиглах, цаг хугацааны зөрчлийг нэвтрүүлэх шаардлагагүй) нь гол давуу тал болохыг харуулсан.tagFPGA дизайныг дибаг хийх үед. Нэмж дурдахад, дибаг хийх илүү өргөн боломжийг олгохын тулд хамтран ажиллах олон аргачлалыг ашиглах талаар тайлбарласан. Эцэст нь хоёр эксample debug ашиглах тохиолдлуудыг тайлбарласан аргуудын хоорондын уялдаа холбоог харуулах зорилгоор өгсөн.
Илүү ихийг мэдэхийн тулд
- IGLOO2 FPGA
- SmartFusion2 SoC FPGA
Microsemi корпораци (Nasdaq: MSCC) нь харилцаа холбоо, батлан хамгаалах, аюулгүй байдал, сансар, аж үйлдвэрийн зах зээлд зориулсан хагас дамжуулагч болон системийн шийдлүүдийн цогц багцыг санал болгодог. Бүтээгдэхүүн нь өндөр хүчин чадалтай, цацрагаар хатуурсан аналог холимог дохионы нэгдсэн хэлхээ, FPGA, SoC, ASIC; эрчим хүчний менежментийн бүтээгдэхүүн; цаг хугацаа, синхрончлолын төхөөрөмж, цаг хугацааны нарийн шийдэл, дэлхийн цаг хугацааны стандартыг тогтоох; дуу хоолой боловсруулах төхөөрөмж; RF шийдэл; салангид бүрэлдэхүүн хэсгүүд; аюулгүй байдлын технологи, өргөтгөх боломжтой anti-tampбүтээгдэхүүн; Power-over-Ethernet IC болон midspans; түүнчлэн захиалгат дизайны чадвар, үйлчилгээ. Microsemi нь Калифорниа мужийн Алисо Виежо хотод төвтэй бөгөөд дэлхийн хэмжээнд ойролцоогоор 3,400 ажилтантай. Дэлгэрэнгүй мэдээллийг эндээс авна уу www.microsemi.com.
© 2014 Microsemi корпораци. Бүх эрх хуулиар хамгаалагдсан. Microsemi болон Microsemi лого нь Microsemi корпорацийн худалдааны тэмдэг юм. Бусад бүх барааны тэмдэг, үйлчилгээний тэмдэг нь тус тусын эздийнхээ өмч юм.
Microsemi корпорацийн төв байр
- Нэг Enterprise, Aliso Viejo CA 92656 АНУ
- Дотор АНУ: +1 800-713-4113
- Гадаа АНУ: +1 949-380-6100
- Борлуулалт: +1 949-380-6136
- Факс: +1 949-215-4996
- И-мэйл: sales.support@microsemi.com
Түгээмэл асуултууд
- Асуулт: Төхөөрөмжийн өгөгдөл цуглуулах хамгийн дээд давтамж хэд вэ?
Х: Төхөөрөмж нь ихэнх зорилтот загварт тохиромжтой 100 МГц хүртэлх давтамжтай өгөгдөл авах боломжтой. - Асуулт: Дибаг хийхэд датчикийн хэлхээг ашиглахдаа дизайныг дахин эмхэтгэх шаардлагатай юу?
Хариулт: Үгүй, туршилтын цэгийн байршлыг дизайныг дахин эмхэтгэх эсвэл дахин програмчлах шаардлагагүйгээр хурдан өөрчлөх боломжтой.
Баримт бичиг / нөөц
 |
Microsemi In-Circuit FPGA дибаг [pdf] Заавар In-Circuit FPGA Debug, FPGA Debug, Debug |
