ਮਾਈਕ੍ਰੋਸੈਮੀ ਇਨ-ਸਰਕਟ FPGA ਡੀਬੱਗ

ਉਤਪਾਦ ਜਾਣਕਾਰੀ

ਨਿਰਧਾਰਨ

• ਡਿਵਾਈਸ ਦੀ ਕਿਸਮ: ਮਾਈਕ੍ਰੋਸੇਮੀ ਸਮਾਰਟਫਿਊਜ਼ਨ2 SoC FPGA
• ਰਿਲੀਜ਼ ਦੀ ਮਿਤੀ: ਮਈ 2014
• ਡੀਬੱਗਿੰਗ ਸਮਰੱਥਾਵਾਂ: ਇਨ-ਸਰਕਟ FPGA ਡੀਬੱਗ, ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ
• ਵੱਧ ਤੋਂ ਵੱਧ ਡਾਟਾ ਕੈਪਚਰ ਫ੍ਰੀਕੁਐਂਸੀ: 100MHz ਤੱਕ

ਐਬਸਟਰੈਕਟ
FPGAs ਏਮਬੈਡਡ ਸਿਸਟਮਾਂ ਵਿੱਚ ਸ਼ਕਤੀਸ਼ਾਲੀ ਡਿਜ਼ਾਈਨ ਤੱਤ ਹਨ ਜਿਨ੍ਹਾਂ ਦੇ ਬਹੁਤ ਸਾਰੇ ਡਿਜ਼ਾਈਨ ਫਾਇਦੇ ਹਨtages, ਪਰ ਇਹਨਾਂ ਡਿਵਾਈਸਾਂ ਵਿੱਚ ਗੁੰਝਲਦਾਰ ਡਿਜ਼ਾਈਨ ਮੁੱਦਿਆਂ ਦੇ ਨਾਲ ਗੁੰਝਲਦਾਰ ਡਿਜ਼ਾਈਨ ਹੋ ਸਕਦੇ ਹਨ ਜਿਨ੍ਹਾਂ ਨੂੰ ਡੀਬੱਗ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਪਰਿਭਾਸ਼ਾ ਗਲਤੀਆਂ, ਸਿਸਟਮ ਇੰਟਰੈਕਸ਼ਨ ਸਮੱਸਿਆਵਾਂ, ਅਤੇ ਸਿਸਟਮ ਟਾਈਮਿੰਗ ਗਲਤੀਆਂ ਵਰਗੇ ਡਿਜ਼ਾਈਨ ਮੁੱਦਿਆਂ ਨੂੰ ਟਰੈਕ ਕਰਨਾ ਇੱਕ ਚੁਣੌਤੀ ਹੋ ਸਕਦੀ ਹੈ। ਇੱਕ FPGA ਵਿੱਚ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਸਮਰੱਥਾਵਾਂ ਨੂੰ ਸ਼ਾਮਲ ਕਰਨਾ ਹਾਰਡਵੇਅਰ ਡੀਬੱਗ ਨੂੰ ਨਾਟਕੀ ਢੰਗ ਨਾਲ ਸੁਧਾਰ ਸਕਦਾ ਹੈ, ਅਤੇ ਨਿਰਾਸ਼ਾ ਦੇ ਕਾਊਂਟੇਸ ਘੰਟਿਆਂ ਤੋਂ ਬਚ ਸਕਦਾ ਹੈ। ਇਹ ਪੇਪਰ FPGAs ਲਈ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਕਰਨ ਲਈ ਕਈ ਵੱਖ-ਵੱਖ ਪਹੁੰਚਾਂ ਦਾ ਵਰਣਨ ਕਰਦਾ ਹੈ, ਮੁੱਖ ਵਪਾਰ-ਆਫ ਦੀ ਪਛਾਣ ਕਰਦਾ ਹੈ, ਅਤੇ ਇੱਕ ਸਾਬਕਾ ਦੁਆਰਾampਮਾਈਕ੍ਰੋਸੇਮੀ ਸਮਾਰਟਫਿਊਜ਼ਨ®2 SoC FPGA ਡਿਵਾਈਸ ਲਈ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਡਿਜ਼ਾਈਨ, ਇਹ ਦਿਖਾਏਗਾ ਕਿ ਡੀਬੱਗ ਅਤੇ ਟੈਸਟ ਨੂੰ ਤੇਜ਼ ਕਰਨ ਲਈ ਨਵੀਆਂ ਸਮਰੱਥਾਵਾਂ ਦੀ ਵਰਤੋਂ ਕਿਵੇਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ।

ਜਾਣ-ਪਛਾਣ

FPGA ਵਿਆਪਕ ਅਤੇ ਸ਼ਕਤੀਸ਼ਾਲੀ ਡਿਜ਼ਾਈਨ ਤੱਤ ਹਨ ਅਤੇ ਹੁਣ ਲਗਭਗ ਹਰ ਏਮਬੈਡਡ ਸਿਸਟਮ ਵਿੱਚ ਪਾਏ ਜਾਂਦੇ ਹਨ। ਵਧਦੀ ਸਮਰੱਥਾ, ਗੁੰਝਲਦਾਰ ਔਨ-ਚਿੱਪ ਫੰਕਸ਼ਨਲ ਬਲਾਕਾਂ ਅਤੇ ਉੱਨਤ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸਾਂ ਦੇ ਸ਼ਾਮਲ ਹੋਣ ਦੇ ਨਾਲ, ਇਹਨਾਂ ਡਿਵਾਈਸਾਂ ਵਿੱਚ ਗੁੰਝਲਦਾਰ ਡਿਜ਼ਾਈਨ ਸਮੱਸਿਆਵਾਂ ਵੀ ਹੋ ਸਕਦੀਆਂ ਹਨ ਜਿਨ੍ਹਾਂ ਨੂੰ ਡੀਬੱਗ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਐਡਵਾਂਸਡ FPGAs ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ ਫੰਕਸ਼ਨਲ ਪਰਿਭਾਸ਼ਾ ਗਲਤੀਆਂ (FPGA ਜਾਂ ਸਿਸਟਮ ਪੱਧਰ 'ਤੇ), ਫੰਕਸ਼ਨਲ ਸਿਸਟਮ ਇੰਟਰੈਕਸ਼ਨ ਸਮੱਸਿਆਵਾਂ, ਸਿਸਟਮ ਟਾਈਮਿੰਗ ਮੁੱਦੇ, ਅਤੇ ICs (ਜਿਵੇਂ ਕਿ ਸ਼ੋਰ, ਕਰਾਸਟਾਕ, ਜਾਂ ਪ੍ਰਤੀਬਿੰਬ) ਵਿਚਕਾਰ ਸਿਗਨਲ ਵਫ਼ਾਦਾਰੀ ਮੁੱਦਿਆਂ ਵਰਗੇ ਮੁੱਦਿਆਂ ਨੂੰ ਟਰੈਕ ਕਰਨਾ, ਇਹ ਸਾਰੇ ਬਹੁਤ ਜ਼ਿਆਦਾ ਗੁੰਝਲਦਾਰ ਹੋ ਜਾਂਦੇ ਹਨ। ਸਿਮੂਲੇਸ਼ਨ ਨਿਸ਼ਚਤ ਤੌਰ 'ਤੇ ਬਹੁਤ ਸਾਰੀਆਂ ਡਿਜ਼ਾਈਨ ਸਮੱਸਿਆਵਾਂ ਦੀ ਪਛਾਣ ਕਰਨ ਵਿੱਚ ਇੱਕ ਵੱਡੀ ਮਦਦ ਹੈ, ਪਰ ਬਹੁਤ ਸਾਰੀਆਂ ਅਸਲ ਦੁਨੀਆ ਦੀਆਂ ਪਰਸਪਰ ਕ੍ਰਿਆਵਾਂ ਉਦੋਂ ਤੱਕ ਦਿਖਾਈ ਨਹੀਂ ਦੇਣਗੀਆਂ ਜਦੋਂ ਤੱਕ ਡਿਜ਼ਾਈਨ ਨੂੰ ਹਾਰਡਵੇਅਰ ਵਿੱਚ ਲਾਗੂ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾ। ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਸਰਲ ਬਣਾਉਣ ਲਈ ਗੁੰਝਲਦਾਰ ਡਿਜ਼ਾਈਨ ਮੁੱਦਿਆਂ ਨੂੰ ਡੀਬੱਗ ਕਰਨ ਲਈ ਕਈ ਵੱਖ-ਵੱਖ ਤਕਨੀਕਾਂ ਵਿਕਸਤ ਕੀਤੀਆਂ ਗਈਆਂ ਹਨ। ਇਹਨਾਂ ਮੁੱਖ ਤਕਨੀਕਾਂ ਵਿੱਚੋਂ ਹਰੇਕ ਦੀ ਧਿਆਨ ਨਾਲ ਸਮਝ, ਜਿਸ ਵਿੱਚ ਵੱਖ-ਵੱਖ ਫਾਇਦੇ ਸ਼ਾਮਲ ਹਨ।tages ਅਤੇ disadvantages, ਇਹ ਵਿਚਾਰ ਕਰਨ ਵਿੱਚ ਲਾਭਦਾਇਕ ਹੈ ਕਿ ਕਿਹੜੀ ਤਕਨੀਕ ਜਾਂ ਤਕਨੀਕਾਂ ਦਾ ਸੁਮੇਲ ਕਿਸੇ ਖਾਸ ਡਿਜ਼ਾਈਨ ਲਈ ਢੁਕਵਾਂ ਹੈ।
ਇੱਕ ਸਾਬਕਾampਮਾਈਕ੍ਰੋਸੇਮੀ ਸਮਾਰਟਫਿਊਜ਼ਨ2 SoC FPGA ਡਿਵਾਈਸ ਲਈ ਨਿਸ਼ਾਨਾ ਬਣਾਇਆ ਗਿਆ FPGA ਡਿਜ਼ਾਈਨ, ਕੁਝ ਉੱਨਤੀਆਂ ਦਾ ਪ੍ਰਦਰਸ਼ਨ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈtages ਅਤੇ disadvantagਇਹਨਾਂ ਮਿਆਰੀ ਤਕਨੀਕਾਂ ਦੇ ਨਾਲ-ਨਾਲ ਨਵੀਨਤਮ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਸਮਰੱਥਾਵਾਂ ਦਾ ਅਨੁਭਵ। ਇਹ ਉਦਾਹਰਣ ਵਜੋਂampਇਹ ਦਿਖਾਏਗਾ ਕਿ ਹਾਰਡਵੇਅਰ ਡੀਬੱਗਿੰਗ ਦੌਰਾਨ ਹਾਰਡਵੇਅਰ ਸਮੱਸਿਆਵਾਂ ਦੀ ਪਛਾਣ ਅਤੇ ਖਾਤਮੇ ਨੂੰ ਤੇਜ਼ ਕਰਨ ਲਈ ਇਹਨਾਂ ਵੱਖ-ਵੱਖ ਤਕਨੀਕਾਂ ਦੀ ਵਰਤੋਂ ਕਿਵੇਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ।

FPGA ਡੀਬੱਗਿੰਗ ਸਿਸਟਮ ਡਿਜ਼ਾਈਨ ਅਤੇ ਵਿਕਾਸ ਦਾ ਇੱਕ ਮਹੱਤਵਪੂਰਨ ਪਹਿਲੂ ਕਿਉਂ ਹੈ?
FPGAs ਦੇ ਦੋ ਮੁੱਖ ਵਰਤੋਂ ਮਾਡਲ ਹਨ ਜੋ ਉਹਨਾਂ ਨੂੰ ਹੋਰ ਡਿਜ਼ਾਈਨ ਤੱਤਾਂ ਤੋਂ ਵੱਖਰਾ ਕਰਦੇ ਹਨ। FPGAs ਨੂੰ ਉਤਪਾਦਨ ਉਤਪਾਦ ਵਿੱਚ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ ਜਾਂ ਇੱਕ ਉਤਪਾਦਨ ਡਿਜ਼ਾਈਨ ਸੰਕਲਪ ਨੂੰ ਸਾਬਤ ਕਰਨ ਜਾਂ ਪ੍ਰੋਟੋਟਾਈਪ ਕਰਨ ਲਈ ਇੱਕ ਵਿਕਾਸ ਵਾਹਨ ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਜਦੋਂ ਉਤਪਾਦਨ ਵਾਹਨ ਵਜੋਂ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ FPGAs ASIC ਜਾਂ CPU-ਅਧਾਰਿਤ ਉਤਪਾਦਨ ਵਾਹਨਾਂ ਨਾਲੋਂ ਬਹੁਤ ਜ਼ਿਆਦਾ ਲਚਕਦਾਰ ਟੀਚਾ ਹੋ ਸਕਦਾ ਹੈ। ਇਹ ਇੱਕ ਨਵੇਂ ਡਿਜ਼ਾਈਨ ਲਈ ਖਾਸ ਤੌਰ 'ਤੇ ਮਹੱਤਵਪੂਰਨ ਹੈ, ਜੋ ਕਿ ਅਜੇ ਤੱਕ ਹਾਰਡਵੇਅਰ ਵਿੱਚ ਲਾਗੂ ਨਹੀਂ ਕੀਤਾ ਗਿਆ ਹੈ। ਵੱਖ-ਵੱਖ ਆਰਕੀਟੈਕਚਰਲ ਵਿਕਲਪਾਂ ਵਾਲੇ ਡਿਜ਼ਾਈਨ ਆਸਾਨੀ ਨਾਲ ਬਣਾਏ ਅਤੇ ਟੈਸਟ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ ਤਾਂ ਜੋ ਅਨੁਕੂਲ ਡਿਜ਼ਾਈਨ ਦੀ ਪਛਾਣ ਕੀਤੀ ਜਾ ਸਕੇ। ਔਨ-ਚਿੱਪ ਪ੍ਰੋਸੈਸਰਾਂ (SoC FPGAs) ਵਾਲੇ FPGAs ਹਾਰਡਵੇਅਰ ਸਹਾਇਤਾ ਪ੍ਰਾਪਤ FPGA-ਅਧਾਰਿਤ ਪ੍ਰਵੇਗ ਫੰਕਸ਼ਨਾਂ ਨਾਲ CPU-ਅਧਾਰਿਤ ਪ੍ਰੋਸੈਸਿੰਗ ਨੂੰ ਵਪਾਰ-ਬੰਦ ਕਰਨਾ ਵੀ ਸੰਭਵ ਬਣਾਉਂਦੇ ਹਨ। ਇਹ ਫਾਇਦੇtagਇਹ ਨਵੇਂ ਉਤਪਾਦ ਵਿਕਾਸ ਲਈ ਡਿਜ਼ਾਈਨ, ਪ੍ਰਮਾਣਿਕਤਾ, ਟੈਸਟਿੰਗ ਅਤੇ ਅਸਫਲਤਾ ਵਿਸ਼ਲੇਸ਼ਣ ਲਈ ਲੋੜੀਂਦੇ ਸਮੇਂ ਨੂੰ ਨਾਟਕੀ ਢੰਗ ਨਾਲ ਘਟਾ ਸਕਦੇ ਹਨ।
ਜਦੋਂ ਕਿਸੇ ਡਿਜ਼ਾਈਨ ਦੇ ਪ੍ਰੋਟੋਟਾਈਪਿੰਗ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਸ਼ਾਇਦ ਇੱਕ ਉਤਪਾਦਨ ASIC ਲਈ, FPGA ਲਚਕਤਾ ਇੱਕ ਮੁੱਖ ਲਾਭ ਹੈ। ਇੱਕ ਅਸਲ ਹਾਰਡਵੇਅਰ ਪਲੇਟਫਾਰਮ, ਭਾਵੇਂ ਉਹ ਪੂਰੀ ਗਤੀ 'ਤੇ ਨਹੀਂ ਚੱਲਦਾ, ਵਿਸਤ੍ਰਿਤ ਸਿਸਟਮ ਪ੍ਰਦਰਸ਼ਨ ਮੈਟ੍ਰਿਕਸ, ਥਰੂਪੁੱਟ ਵਿਸ਼ਲੇਸ਼ਣ ਡੇਟਾ ਅਤੇ ਆਰਕੀਟੈਕਚਰ ਪ੍ਰੂਫ-ਆਫ-ਕੰਸੈਪਟ ਨਤੀਜੇ ਪ੍ਰਾਪਤ ਕਰਨਾ ਬਹੁਤ ਸੌਖਾ ਬਣਾਉਂਦਾ ਹੈ। ਉਦਯੋਗ ਸਟੈਂਡਰਡ ਬੱਸਾਂ (ਜਿਵੇਂ ਕਿ PCIe®, ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ, XAUI, USB, CAN, ਅਤੇ ਹੋਰ) ਦੇ ਸਖ਼ਤ ਲਾਗੂਕਰਨ ਲਈ FPGA ਸਮਰਥਨ ਇਹਨਾਂ ਇੰਟਰਫੇਸਾਂ ਨਾਲ ਜੁੜੇ ਟੈਸਟਿੰਗ ਨੂੰ ਸਰਲ ਬਣਾਉਂਦਾ ਹੈ। ਔਨ-ਚਿੱਪ ARM ਪ੍ਰੋਸੈਸਰਾਂ (SoC FPGAs) ਵਾਲੇ FPGAs ਦੇ ਨਵੀਨਤਮ ਪਰਿਵਾਰ, ਏਮਬੈਡਡ ਪ੍ਰੋਸੈਸਰਾਂ ਨਾਲ ਪ੍ਰੋਟੋਟਾਈਪ ਲਾਗੂਕਰਨ ਨੂੰ ਆਸਾਨ ਬਣਾਉਂਦੇ ਹਨ। ਪਹਿਲਾਂ ਵਿਕਸਤ ਪ੍ਰੋਸੈਸਰ ਕੋਡ ਨੂੰ ਪ੍ਰੋਟੋਟਾਈਪ ਵਿੱਚ ਪੋਰਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਯਤਨਾਂ ਦੇ ਸਮਾਨਾਂਤਰ ਬਣਾਇਆ ਗਿਆ ਨਵਾਂ ਕੋਡ।

ਸਟੈਂਡਰਡ ਇੰਟਰਫੇਸ ਬੱਸਾਂ ਦੇ ਨਾਲ ਇੱਕ ਸਟੈਂਡਰਡ ਪ੍ਰੋਸੈਸਰ ਦਾ ਇਹ ਸੁਮੇਲ ਉਪਲਬਧ ਕੋਡ ਲਾਇਬ੍ਰੇਰੀਆਂ, ਡਰਾਈਵਰਾਂ, ਫੰਕਸ਼ਨਲ API, ਰੀਅਲ ਟਾਈਮ ਓਪਰੇਟਿੰਗ ਸਿਸਟਮ, ਅਤੇ ਇੱਥੋਂ ਤੱਕ ਕਿ ਪੂਰੇ ਓਪਰੇਟਿੰਗ ਸਿਸਟਮਾਂ ਦੇ ਵੱਡੇ ਈਕੋਸਿਸਟਮ ਦਾ ਲਾਭ ਉਠਾਉਣਾ ਸੰਭਵ ਬਣਾਉਂਦਾ ਹੈ ਤਾਂ ਜੋ ਇੱਕ ਕਾਰਜਸ਼ੀਲ ਪ੍ਰੋਟੋਟਾਈਪ ਬਹੁਤ ਤੇਜ਼ੀ ਨਾਲ ਬਣਾਇਆ ਜਾ ਸਕੇ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਇੱਕ ਵਾਰ ਡਿਜ਼ਾਈਨ ਠੋਸ ਹੋਣ ਤੋਂ ਬਾਅਦ, FPGA ਪ੍ਰੋਟੋਟਾਈਪ ਦੀ ਵਰਤੋਂ ਵਿਆਪਕ ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟ ਸੈੱਟਾਂ (ਉਤੇਜਨਾ ਅਤੇ ਪ੍ਰਤੀਕਿਰਿਆ ਦੋਵਾਂ ਲਈ) ਨੂੰ ਹਾਸਲ ਕਰਨ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ ਜੋ ਅਸਲ ਸਿਸਟਮ ਡੇਟਾ ਨੂੰ ਦਰਸਾਉਂਦੇ ਹਨ। ਇਹ ਡੇਟਾ ਸੈੱਟ ਇੱਕ ASIC ਜਾਂ ਹੋਰ ਉਤਪਾਦਨ ਲਾਗੂਕਰਨ ਲਈ ਅੰਤਿਮ ਸਿਮੂਲੇਸ਼ਨ ਬਣਾਉਣ ਵਿੱਚ ਅਨਮੋਲ ਹੋ ਸਕਦੇ ਹਨ। ਫਾਇਦਾtagਇੱਕ FPGA ਨੂੰ ਇੱਕ ਡਿਜ਼ਾਈਨ ਪ੍ਰੋਟੋਟਾਈਪ ਵਜੋਂ ਵਰਤਣ ਦੇ ਤਰੀਕੇ ਅੰਤਿਮ ਉਤਪਾਦ ਲਾਗੂ ਕਰਨ ਲਈ ਡਿਜ਼ਾਈਨ, ਪ੍ਰਮਾਣਿਕਤਾ, ਟੈਸਟਿੰਗ ਅਤੇ ਅਸਫਲਤਾ ਵਿਸ਼ਲੇਸ਼ਣ ਲਈ ਲੱਗਣ ਵਾਲੇ ਸਮੇਂ ਨੂੰ ਨਾਟਕੀ ਢੰਗ ਨਾਲ ਘਟਾ ਸਕਦੇ ਹਨ।
ਇਹਨਾਂ ਦੋਵਾਂ ਆਮ FPGA ਵਰਤੋਂ ਮਾਡਲਾਂ ਵਿੱਚ, ਇੱਕ ਡਿਜ਼ਾਈਨ ਟੀਚੇ ਵਜੋਂ FPGA ਦੀ ਲਚਕਤਾ ਇੱਕ ਮੁੱਖ ਫਾਇਦਾ ਹੈtage. ਇਸਦਾ ਮਤਲਬ ਹੈ ਕਿ ਬਹੁਤ ਸਾਰੇ ਡਿਜ਼ਾਈਨ ਬਦਲਾਅ ਅਤੇ ਦੁਹਰਾਓ ਆਮ ਹੋਣਗੇ, ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਡਿਜ਼ਾਈਨ ਗਲਤੀਆਂ ਨੂੰ ਤੇਜ਼ੀ ਨਾਲ ਡੀਬੱਗ ਕਰਨ ਦੀ ਯੋਗਤਾ ਵੱਧ ਤੋਂ ਵੱਧ ਡਿਜ਼ਾਈਨ ਵਿਕਲਪਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਣ ਲਈ ਮਹੱਤਵਪੂਰਨ ਹੋਵੇਗੀ। ਇੱਕ ਕੁਸ਼ਲ ਡੀਬੱਗ ਸਮਰੱਥਾ ਤੋਂ ਬਿਨਾਂ ਬਹੁਤ ਸਾਰਾ ਐਡਵਾਂਸtagFPGA ਡਿਜ਼ਾਈਨ ਲਚਕਤਾ ਦੀ ਘਾਟ ਵਾਧੂ ਡੀਬੱਗਿੰਗ ਸਮੇਂ ਦੁਆਰਾ ਘੱਟ ਜਾਵੇਗੀ। ਖੁਸ਼ਕਿਸਮਤੀ ਨਾਲ, FPGA ਵਾਧੂ ਹਾਰਡਵੇਅਰ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਵੀ ਪ੍ਰਦਾਨ ਕਰ ਸਕਦੇ ਹਨ ਜੋ ਅਸਲ-ਸਮੇਂ ਵਿੱਚ ਡੀਬੱਗਿੰਗ ਨੂੰ ਨਾਟਕੀ ਢੰਗ ਨਾਲ ਸਰਲ ਬਣਾਉਂਦੀਆਂ ਹਨ। ਇਹਨਾਂ ਸਮਰੱਥਾਵਾਂ ਨੂੰ ਦੇਖਣ ਤੋਂ ਪਹਿਲਾਂ, ਆਓ ਪਹਿਲਾਂ FPGA ਡਿਜ਼ਾਈਨ ਦੇ ਸਭ ਤੋਂ ਆਮ ਕਿਸਮਾਂ ਦੇ ਮੁੱਦਿਆਂ 'ਤੇ ਨਜ਼ਰ ਮਾਰੀਏ ਤਾਂ ਜੋ ਸਾਡੇ ਕੋਲ ਵੱਖ-ਵੱਖ ਡੀਬੱਗਿੰਗ ਟੂਲਸ ਦੀ ਕੁਸ਼ਲਤਾ ਅਤੇ ਸੰਬੰਧਿਤ ਵਪਾਰ-ਆਫ ਦਾ ਮੁਲਾਂਕਣ ਕਰਨ ਲਈ ਸਹੀ ਪਿਛੋਕੜ ਹੋਵੇ।

FPGA ਡਿਜ਼ਾਈਨ ਡੀਬੱਗ ਕਰਦੇ ਸਮੇਂ ਆਮ ਮੁੱਦੇ

ਆਧੁਨਿਕ FPGAs ਦੁਆਰਾ ਲਿਆਈਆਂ ਗਈਆਂ ਵਿਸਤ੍ਰਿਤ ਸਮਰੱਥਾਵਾਂ ਦੇ ਨਾਲ, ਸੰਬੰਧਿਤ ਵਧੀ ਹੋਈ ਗੁੰਝਲਤਾ ਗਲਤੀ-ਮੁਕਤ ਡਿਜ਼ਾਈਨ ਬਣਾਉਣਾ ਹੋਰ ਵੀ ਮੁਸ਼ਕਲ ਬਣਾਉਂਦੀ ਹੈ। ਦਰਅਸਲ, ਇਹ ਅੰਦਾਜ਼ਾ ਲਗਾਇਆ ਗਿਆ ਹੈ ਕਿ ਡੀਬੱਗਿੰਗ ਏਮਬੈਡਡ ਸਿਸਟਮ ਡਿਜ਼ਾਈਨ ਚੱਕਰ ਦੇ 50% ਤੋਂ ਵੱਧ ਸਮੇਂ 'ਤੇ ਕਬਜ਼ਾ ਕਰ ਸਕਦੀ ਹੈ। ਵਿਕਾਸ ਚੱਕਰ ਨੂੰ ਨਿਚੋੜਨ ਲਈ ਸਮੇਂ-ਤੋਂ-ਮਾਰਕੀਟ ਦਬਾਅ ਦੇ ਨਾਲ, ਸ਼ੁਰੂਆਤੀ ਸਿਸਟਮ ਦੀ ਹਾਰਡਵੇਅਰ ਡੀਬੱਗਿੰਗ ਨੂੰ ਇੱਕ ਬਾਅਦ ਵਿੱਚ ਸੋਚਣ ਲਈ ਛੱਡ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ - ਅਕਸਰ ਇਹ ਮੰਨ ਕੇ ਕਿ ਤਸਦੀਕ (ਆਪਣੇ ਆਪ ਵਿੱਚ ਇੱਕ ਵੱਡਾ ਪ੍ਰਤੀਸ਼ਤ)tagਵਿਕਾਸ ਸ਼ਡਿਊਲ ਦਾ e), ਸ਼ੁਰੂਆਤੀ ਸਿਸਟਮ ਲਿਆਉਣ ਤੋਂ ਪਹਿਲਾਂ ਸਾਰੇ ਬੱਗਾਂ ਨੂੰ ਫੜ ਲਵੇਗਾ। ਆਓ ਸ਼ੁਰੂਆਤੀ ਸਿਸਟਮ ਲਿਆਉਣ ਦੌਰਾਨ ਇੱਕ ਆਮ ਡਿਜ਼ਾਈਨ ਨੂੰ ਦਰਪੇਸ਼ ਚੁਣੌਤੀਆਂ ਨੂੰ ਬਿਹਤਰ ਢੰਗ ਨਾਲ ਸਮਝਣ ਲਈ ਕੁਝ ਆਮ ਕਿਸਮਾਂ ਦੇ ਸਿਸਟਮ ਮੁੱਦਿਆਂ 'ਤੇ ਨਜ਼ਰ ਮਾਰੀਏ।

ਫੰਕਸ਼ਨਲ ਪਰਿਭਾਸ਼ਾ ਗਲਤੀਆਂ ਲੱਭਣੀਆਂ ਦੁੱਗਣੀਆਂ ਮੁਸ਼ਕਲ ਹੋ ਸਕਦੀਆਂ ਹਨ ਕਿਉਂਕਿ ਡਿਜ਼ਾਈਨਰ ਨੇ ਇੱਕ ਖਾਸ ਜ਼ਰੂਰਤ ਨੂੰ ਗਲਤ ਸਮਝਿਆ ਹੈ, ਇਸ ਲਈ ਡਿਜ਼ਾਈਨ ਦੇ ਵੇਰਵਿਆਂ ਨੂੰ ਧਿਆਨ ਨਾਲ ਦੇਖਦੇ ਹੋਏ ਵੀ ਗਲਤੀ ਨੂੰ ਨਜ਼ਰਅੰਦਾਜ਼ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇੱਕ ਸਾਬਕਾampਇੱਕ ਆਮ ਫੰਕਸ਼ਨਲ ਪਰਿਭਾਸ਼ਾ ਗਲਤੀ ਦਾ ਇੱਕ ਹਿੱਸਾ ਉਹ ਹੋਵੇਗਾ ਜਿੱਥੇ ਇੱਕ ਸਟੇਟ ਮਸ਼ੀਨ ਤਬਦੀਲੀ ਸਹੀ ਸਥਿਤੀ ਵਿੱਚ ਖਤਮ ਨਹੀਂ ਹੁੰਦੀ। ਗਲਤੀਆਂ ਸਿਸਟਮ ਇੰਟਰਫੇਸਾਂ ਵਿੱਚ ਇੱਕ ਇੰਟਰੈਕਸ਼ਨ ਸਮੱਸਿਆ ਦੇ ਰੂਪ ਵਿੱਚ ਵੀ ਦਿਖਾਈ ਦੇ ਸਕਦੀਆਂ ਹਨ। ਇੰਟਰਫੇਸ ਲੇਟੈਂਸੀ, ਉਦਾਹਰਣ ਵਜੋਂample, ਗਲਤ ਢੰਗ ਨਾਲ ਨਿਰਧਾਰਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਜਿਸਦੇ ਨਤੀਜੇ ਵਜੋਂ ਇੱਕ ਅਣਕਿਆਸੀ ਬਫਰ ਓਵਰਫਲੋ ਜਾਂ ਅੰਡਰਫਲੋ ਸਥਿਤੀ ਹੋ ਸਕਦੀ ਹੈ।
ਸਿਸਟਮ ਪੱਧਰ ਦੇ ਸਮੇਂ ਦੇ ਮੁੱਦੇ ਡਿਜ਼ਾਈਨ ਗਲਤੀਆਂ ਦਾ ਇੱਕ ਹੋਰ ਬਹੁਤ ਆਮ ਸਰੋਤ ਹਨ। ਅਸਿੰਕ੍ਰੋਨਸ ਘਟਨਾਵਾਂ, ਖਾਸ ਤੌਰ 'ਤੇ, ਗਲਤੀਆਂ ਦਾ ਇੱਕ ਆਮ ਸਰੋਤ ਹਨ ਜਦੋਂ ਸਿੰਕ੍ਰੋਨਾਈਜ਼ੇਸ਼ਨ ਜਾਂ ਕਰਾਸਿੰਗ ਟਾਈਮਿੰਗ ਡੋਮੇਨ ਪ੍ਰਭਾਵਾਂ ਨੂੰ ਧਿਆਨ ਨਾਲ ਨਹੀਂ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ। ਗਤੀ 'ਤੇ ਕੰਮ ਕਰਦੇ ਸਮੇਂ ਇਸ ਕਿਸਮ ਦੀਆਂ ਗਲਤੀਆਂ ਬਹੁਤ ਸਮੱਸਿਆ ਵਾਲੀਆਂ ਹੋ ਸਕਦੀਆਂ ਹਨ ਅਤੇ ਬਹੁਤ ਘੱਟ ਦਿਖਾਈ ਦੇ ਸਕਦੀਆਂ ਹਨ, ਸ਼ਾਇਦ ਸਿਰਫ਼ ਉਦੋਂ ਹੀ ਜਦੋਂ ਖਾਸ ਡੇਟਾ ਪੈਟਰਨ ਆਪਣੇ ਆਪ ਨੂੰ ਪ੍ਰਗਟ ਕਰਦੇ ਹਨ। ਬਹੁਤ ਸਾਰੀਆਂ ਆਮ ਸਮੇਂ ਦੀਆਂ ਉਲੰਘਣਾਵਾਂ ਇਸ ਸ਼੍ਰੇਣੀ ਵਿੱਚ ਆਉਂਦੀਆਂ ਹਨ ਅਤੇ ਆਮ ਤੌਰ 'ਤੇ ਬਹੁਤ ਮੁਸ਼ਕਲ ਹੁੰਦੀਆਂ ਹਨ, ਜੇਕਰ ਨਕਲ ਕਰਨਾ ਅਸੰਭਵ ਨਹੀਂ ਹੁੰਦਾ।

ਸਮੇਂ ਦੀ ਉਲੰਘਣਾ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟਾਂ ਵਿਚਕਾਰ ਘੱਟ ਸਿਗਨਲ ਵਫ਼ਾਦਾਰੀ ਦਾ ਨਤੀਜਾ ਵੀ ਹੋ ਸਕਦੀ ਹੈ, ਖਾਸ ਕਰਕੇ ਹਰੇਕ ਸਰਕਟ ਲਈ ਕਈ ਪਾਵਰ ਰੇਲਾਂ ਵਾਲੇ ਸਿਸਟਮਾਂ ਵਿੱਚ। ਘੱਟ ਸਿਗਨਲ ਵਫ਼ਾਦਾਰੀ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਸਿਗਨਲ ਸ਼ੋਰ, ਕਰਾਸਟਾਕ, ਰਿਫਲੈਕਸ਼ਨ, ਵਾਧੂ ਲੋਡਿੰਗ ਅਤੇ ਇਲੈਕਟ੍ਰੋ-ਮੈਗਨੈਟਿਕ ਦਖਲਅੰਦਾਜ਼ੀ (EMI) ਸਮੱਸਿਆਵਾਂ ਹੋ ਸਕਦੀਆਂ ਹਨ ਜੋ ਅਕਸਰ ਸਮੇਂ ਦੀ ਉਲੰਘਣਾ ਵਜੋਂ ਦਿਖਾਈ ਦਿੰਦੀਆਂ ਹਨ। ਬਿਜਲੀ ਸਪਲਾਈ ਦੇ ਮੁੱਦੇ, ਜਿਵੇਂ ਕਿ ਟ੍ਰਾਂਜੈਂਟਸ (ਖਾਸ ਕਰਕੇ ਸਿਸਟਮ ਸਟਾਰਟ-ਅੱਪ ਜਾਂ ਬੰਦ-ਡਾਊਨ ਦੌਰਾਨ), ਲੋਡ ਭਿੰਨਤਾਵਾਂ ਅਤੇ ਉੱਚ ਪਾਵਰ ਡਿਸਸੀਪੇਸ਼ਨ ਤਣਾਅ ਵੀ ਰਹੱਸਮਈ ਗਲਤੀਆਂ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੇ ਹਨ, ਅਕਸਰ ਆਸਾਨੀ ਨਾਲ ਪਾਵਰ ਸਪਲਾਈ ਸਰੋਤ ਤੱਕ ਵਾਪਸ ਨਹੀਂ ਲੱਭੇ ਜਾਂਦੇ। ਜਦੋਂ ਡਿਜ਼ਾਈਨ ਪੂਰੀ ਤਰ੍ਹਾਂ ਸਹੀ ਹੋਵੇ ਤਾਂ ਵੀ ਬੋਰਡ ਫੈਬਰੀਕੇਸ਼ਨ ਦੇ ਮੁੱਦੇ ਗਲਤੀਆਂ ਦਾ ਕਾਰਨ ਬਣ ਸਕਦੇ ਹਨ। ਨੁਕਸਦਾਰ ਸੋਲਡਰ ਜੋੜ ਅਤੇ ਗਲਤ ਢੰਗ ਨਾਲ ਜੁੜੇ ਕਨੈਕਟਰ, ਉਦਾਹਰਣ ਵਜੋਂample, ਗਲਤੀਆਂ ਦਾ ਸਰੋਤ ਹੋ ਸਕਦਾ ਹੈ ਅਤੇ ਤਾਪਮਾਨ ਜਾਂ ਬੋਰਡ ਸਥਾਨ 'ਤੇ ਨਿਰਭਰ ਵੀ ਹੋ ਸਕਦਾ ਹੈ। ਉੱਨਤ FPGA ਪੈਕੇਜਿੰਗ ਤਕਨੀਕਾਂ ਦੀ ਵਰਤੋਂ ਪ੍ਰਿੰਟ ਕੀਤੇ ਸਰਕਟ ਬੋਰਡ 'ਤੇ ਸਿਗਨਲਾਂ ਦੀ ਜਾਂਚ ਕਰਨਾ ਮੁਸ਼ਕਲ ਬਣਾ ਸਕਦੀ ਹੈ, ਇਸ ਲਈ ਸਿਰਫ਼ ਇੱਕ ਲੋੜੀਂਦੇ ਸਿਗਨਲ ਤੱਕ ਪਹੁੰਚ ਪ੍ਰਾਪਤ ਕਰਨਾ ਅਕਸਰ ਸਮੱਸਿਆ ਵਾਲਾ ਹੋ ਸਕਦਾ ਹੈ। ਅਕਸਰ ਬਹੁਤ ਸਾਰੇ ਡਿਜ਼ਾਈਨ ਮੁੱਦੇ ਤੁਰੰਤ ਗਲਤੀ ਨਹੀਂ ਪੈਦਾ ਕਰਦੇ ਹਨ ਅਤੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਉਦੋਂ ਤੱਕ ਲਹਿਰਾਉਂਦੇ ਰਹਿੰਦੇ ਹਨ ਜਦੋਂ ਤੱਕ ਗਲਤੀ ਅਸਲ ਵਿੱਚ ਆਪਣੇ ਆਪ ਨੂੰ ਪ੍ਰਗਟ ਨਹੀਂ ਕਰ ਲੈਂਦੀ। ਸ਼ੁਰੂਆਤੀ ਗਲਤੀ ਨੂੰ ਮੂਲ ਕਾਰਨ ਤੱਕ ਵਾਪਸ ਟਰੇਸ ਕਰਨਾ ਅਕਸਰ ਇੱਕ ਨਿਰਾਸ਼ਾਜਨਕ, ਮੁਸ਼ਕਲ ਅਤੇ ਸਮਾਂ ਲੈਣ ਵਾਲਾ ਕੰਮ ਹੋ ਸਕਦਾ ਹੈ।

ਸਾਬਕਾ ਲਈampਹਾਂ, ਅਨੁਵਾਦ ਸਾਰਣੀ ਵਿੱਚ ਇੱਕ ਬਿੱਟ ਗਲਤੀ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਕਈ ਚੱਕਰਾਂ ਬਾਅਦ ਤੱਕ ਗਲਤੀ ਨਹੀਂ ਹੋ ਸਕਦੀ। ਕੁਝ ਟੂਲ ਜਿਨ੍ਹਾਂ ਬਾਰੇ ਅਸੀਂ ਇਸ ਪੇਪਰ ਵਿੱਚ ਬਾਅਦ ਵਿੱਚ ਚਰਚਾ ਕਰਾਂਗੇ, ਜੋ ਸਮਰਪਿਤ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਹਾਰਡਵੇਅਰ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ, ਖਾਸ ਤੌਰ 'ਤੇ ਇਹਨਾਂ 'ਬੱਗ ਹੰਟਸ' ਨੂੰ ਤੇਜ਼ ਅਤੇ ਆਸਾਨ ਬਣਾਉਣ ਲਈ ਨਿਸ਼ਾਨਾ ਬਣਾਏ ਗਏ ਹਨ। ਇਹਨਾਂ ਟੂਲਸ ਦੇ ਵੇਰਵਿਆਂ ਵਿੱਚ ਜਾਣ ਤੋਂ ਪਹਿਲਾਂ, ਆਓ ਪਹਿਲਾਂ ਇੱਕ ਪ੍ਰਸਿੱਧ ਸੌਫਟਵੇਅਰ-ਅਧਾਰਤ ਡੀਬੱਗਿੰਗ ਤਕਨੀਕ ਸਿਮੂਲੇਸ਼ਨ ਨੂੰ ਵੇਖੀਏ ਤਾਂ ਜੋ ਐਡਵਾਂਸ ਨੂੰ ਬਿਹਤਰ ਢੰਗ ਨਾਲ ਸਮਝਿਆ ਜਾ ਸਕੇ।tages ਅਤੇ disadvantagਡੀਬੱਗਿੰਗ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦਾ ਤਰੀਕਾ।

ਡੀਬੱਗਿੰਗ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਦੀ ਵਰਤੋਂ
ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ ਡਿਜ਼ਾਈਨ ਸਿਮੂਲੇਸ਼ਨ ਵਿੱਚ, ਡਿਜ਼ਾਈਨ ਦੇ ਅੰਦਰ ਅਤੇ ਬਾਹਰ ਸਾਰੇ ਅਸਲ-ਜੀਵਨ ਦੇ ਹਿੱਸਿਆਂ ਨੂੰ ਗਣਿਤਿਕ ਤੌਰ 'ਤੇ ਸਾਫਟਵੇਅਰ ਪ੍ਰਕਿਰਿਆਵਾਂ ਦੇ ਰੂਪ ਵਿੱਚ ਮਾਡਲ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜੋ ਇੱਕ ਮਿਆਰੀ CPU 'ਤੇ ਕ੍ਰਮਵਾਰ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ। ਡਿਜ਼ਾਈਨ 'ਤੇ ਉਤੇਜਨਾ ਦੀ ਇੱਕ ਵਿਸ਼ਾਲ ਸ਼੍ਰੇਣੀ ਨੂੰ ਲਾਗੂ ਕਰਨਾ ਅਤੇ ਸਿਮੂਲੇਟਡ ਡਿਜ਼ਾਈਨ ਆਉਟਪੁੱਟ ਦੇ ਵਿਰੁੱਧ ਉਮੀਦ ਕੀਤੀ ਗਈ ਆਉਟਪੁੱਟ ਦੀ ਜਾਂਚ ਕਰਨਾ, ਸਭ ਤੋਂ ਸਪੱਸ਼ਟ ਡਿਜ਼ਾਈਨ ਗਲਤੀਆਂ ਨੂੰ ਫੜਨ ਦਾ ਇੱਕ ਆਸਾਨ ਤਰੀਕਾ ਹੈ। ਇੱਕ ਆਮ ਸਿਮੂਲੇਸ਼ਨ ਰਨ ਦਿਖਾਉਣ ਵਾਲੀ ਇੱਕ ਵਿੰਡੋ ਹੇਠਾਂ ਚਿੱਤਰ 1 ਵਿੱਚ ਦਿੱਤੀ ਗਈ ਹੈ। ਸਪੱਸ਼ਟ ਫਾਇਦਾtagਹਾਰਡਵੇਅਰ-ਅਧਾਰਿਤ ਡੀਬੱਗਿੰਗ ਦੇ ਸਿਮੂਲੇਸ਼ਨ ਦਾ ਇੱਕ ਕਾਰਨ ਇਹ ਹੈ ਕਿ ਸਿਮੂਲੇਸ਼ਨ ਸਾਫਟਵੇਅਰ ਵਿੱਚ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ - ਕਿਸੇ ਅਸਲ ਹਾਰਡਵੇਅਰ-ਅਧਾਰਿਤ ਡਿਜ਼ਾਈਨ ਅਤੇ ਟੈਸਟਬੈਂਚ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ। ਸਿਮੂਲੇਸ਼ਨ ਬਹੁਤ ਸਾਰੀਆਂ ਡਿਜ਼ਾਈਨ ਗਲਤੀਆਂ ਨੂੰ ਜਲਦੀ ਫੜ ਸਕਦਾ ਹੈ, ਖਾਸ ਤੌਰ 'ਤੇ ਗਲਤ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ, ਇੰਟਰਫੇਸ ਜ਼ਰੂਰਤਾਂ ਦੀ ਗਲਤਫਹਿਮੀ, ਫੰਕਸ਼ਨ ਗਲਤੀਆਂ, ਅਤੇ ਹੋਰ ਬਹੁਤ ਸਾਰੀਆਂ 'ਘੋਰ' ਕਿਸਮਾਂ ਦੀਆਂ ਗਲਤੀਆਂ ਜੋ ਸਧਾਰਨ ਉਤੇਜਕ ਵੈਕਟਰਾਂ ਦੁਆਰਾ ਆਸਾਨੀ ਨਾਲ ਖੋਜੀਆਂ ਜਾਂਦੀਆਂ ਹਨ।

ਸਿਮੂਲੇਸ਼ਨ ਖਾਸ ਤੌਰ 'ਤੇ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਡਿਜ਼ਾਈਨਰ ਕੋਲ ਵਿਆਪਕ ਉਤੇਜਕ ਸੰਜੋਗ ਉਪਲਬਧ ਹੁੰਦੇ ਹਨ ਅਤੇ ਨਤੀਜੇ ਵਜੋਂ ਆਉਟਪੁੱਟ ਚੰਗੀ ਤਰ੍ਹਾਂ ਜਾਣੇ ਜਾਂਦੇ ਹਨ। ਇਹਨਾਂ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਸਿਮੂਲੇਸ਼ਨ ਇੱਕ ਡਿਜ਼ਾਈਨ ਦਾ ਲਗਭਗ ਸੰਪੂਰਨ ਟੈਸਟ ਕਰ ਸਕਦਾ ਹੈ। ਬਦਕਿਸਮਤੀ ਨਾਲ, ਜ਼ਿਆਦਾਤਰ ਡਿਜ਼ਾਈਨਾਂ ਵਿੱਚ ਵਿਆਪਕ ਟੈਸਟ ਸੂਟਾਂ ਤੱਕ ਆਸਾਨ ਪਹੁੰਚ ਨਹੀਂ ਹੁੰਦੀ ਹੈ ਅਤੇ ਉਹਨਾਂ ਨੂੰ ਬਣਾਉਣ ਦੀ ਪ੍ਰਕਿਰਿਆ ਬਹੁਤ ਸਮਾਂ ਲੈਣ ਵਾਲੀ ਹੋ ਸਕਦੀ ਹੈ। ਇੱਕ ਟੈਸਟ ਸੂਟ ਬਣਾਉਣਾ ਜੋ ਡਿਜ਼ਾਈਨ ਦੇ 100% ਨੂੰ ਕਵਰ ਕਰਦਾ ਹੈ, ਵੱਡੇ FPGA-ਅਧਾਰਿਤ ਡਿਜ਼ਾਈਨਾਂ ਲਈ ਲਗਭਗ ਅਸੰਭਵ ਹੈ ਅਤੇ ਡਿਜ਼ਾਈਨ ਦੇ ਮੁੱਖ ਤੱਤਾਂ ਨੂੰ ਕਵਰ ਕਰਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰਨ ਅਤੇ ਕਵਰ ਕਰਨ ਲਈ ਸ਼ਾਰਟ ਕੱਟਾਂ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਣੀ ਚਾਹੀਦੀ ਹੈ। ਸਿਮੂਲੇਸ਼ਨ ਦੇ ਨਾਲ ਇੱਕ ਹੋਰ ਮੁਸ਼ਕਲ ਇਹ ਹੈ ਕਿ ਇਹ 'ਅਸਲ ਸੰਸਾਰ' ਲਾਗੂਕਰਨ ਨਹੀਂ ਹੈ ਅਤੇ ਅਸਿੰਕ੍ਰੋਨਸ ਘਟਨਾਵਾਂ, ਤੇਜ਼-ਰਫ਼ਤਾਰ ਸਿਸਟਮ ਪਰਸਪਰ ਪ੍ਰਭਾਵ, ਜਾਂ ਸਮੇਂ ਦੀ ਉਲੰਘਣਾ ਨੂੰ ਨਹੀਂ ਫੜ ਸਕਦਾ। ਅੰਤ ਵਿੱਚ, ਸਿਮੂਲੇਸ਼ਨ ਪ੍ਰਕਿਰਿਆ ਬਹੁਤ ਹੌਲੀ ਹੋ ਸਕਦੀ ਹੈ ਅਤੇ ਜੇਕਰ ਬਹੁਤ ਸਾਰੇ ਦੁਹਰਾਓ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ ਤਾਂ ਸਿਮੂਲੇਸ਼ਨ ਤੇਜ਼ੀ ਨਾਲ ਸਭ ਤੋਂ ਵੱਧ ਸਮਾਂ ਲੈਣ ਵਾਲਾ, ਅਤੇ ਅਕਸਰ ਵਿਕਾਸ ਪ੍ਰਕਿਰਿਆ ਦਾ ਸਭ ਤੋਂ ਮਹਿੰਗਾ ਹਿੱਸਾ ਬਣ ਜਾਂਦਾ ਹੈ।

ਇੱਕ ਵਿਕਲਪ ਦੇ ਤੌਰ 'ਤੇ (ਜਾਂ ਸ਼ਾਇਦ ਬਿਹਤਰ ਕਿਹਾ ਜਾਵੇ, ਸਿਮੂਲੇਸ਼ਨ ਦੇ ਜੋੜ ਵਜੋਂ) FPGA ਡਿਜ਼ਾਈਨਰਾਂ ਨੇ ਪਾਇਆ ਕਿ ਉਹ ਡਿਵਾਈਸ ਦੇ ਅੰਦਰ ਮੁੱਖ ਸਿਗਨਲਾਂ ਨੂੰ ਦੇਖਣ ਅਤੇ ਨਿਯੰਤਰਣ ਕਰਨ ਲਈ FPGA ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਡੀਬੱਗ ਹਾਰਡਵੇਅਰ ਜੋੜ ਸਕਦੇ ਹਨ। ਇਹ ਤਕਨੀਕਾਂ ਅਸਲ ਵਿੱਚ ਐਡ-ਹਾਕ ਪਹੁੰਚਾਂ ਵਜੋਂ ਵਿਕਸਤ ਕੀਤੀਆਂ ਗਈਆਂ ਸਨ, ਪਰ ਹੌਲੀ ਹੌਲੀ ਇੱਕ ਮਿਆਰੀ ਹਾਰਡਵੇਅਰ ਡੀਬੱਗ ਰਣਨੀਤੀ ਵਿੱਚ ਵਿਕਸਤ ਹੋ ਗਈਆਂ ਹਨ। ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਸਮਰੱਥਾਵਾਂ ਦੀ ਇਹ ਵਰਤੋਂ ਮਹੱਤਵਪੂਰਨ ਲਾਭ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ।tagFPGA-ਅਧਾਰਿਤ ਡਿਜ਼ਾਈਨਾਂ ਲਈ es ਅਤੇ ਅਗਲਾ ਭਾਗ ਤਿੰਨ ਸਭ ਤੋਂ ਆਮ ਰਣਨੀਤੀਆਂ ਅਤੇ ਉਹਨਾਂ ਦੇ ਵੱਖ-ਵੱਖ ਫਾਇਦਿਆਂ ਦੀ ਪੜਚੋਲ ਕਰੇਗਾtages ਅਤੇ disadvantages.

FPGAs ਲਈ ਆਮ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਪਹੁੰਚ
FPGAs ਵਿੱਚ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਸਮਰੱਥਾਵਾਂ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਸਭ ਤੋਂ ਆਮ ਤਕਨੀਕਾਂ ਜਾਂ ਤਾਂ ਇੱਕ ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ, ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣ, ਜਾਂ FPGA ਫੈਬਰਿਕ ਦੇ ਅੰਦਰ ਏਮਬੈਡਡ ਸਮਰਪਿਤ ਸਿਗਨਲ ਪ੍ਰੋਬ ਹਾਰਡਵੇਅਰ ਦੀ ਵਰਤੋਂ ਕਰਦੀਆਂ ਹਨ। ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ ਆਮ ਤੌਰ 'ਤੇ FPGA ਫੈਬਰਿਕ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਲਾਗੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਪਾਇਆ ਜਾਂਦਾ ਹੈ। JTAG ਪੋਰਟ ਦੀ ਵਰਤੋਂ ਵਿਸ਼ਲੇਸ਼ਕ ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਅਤੇ ਕੈਪਚਰ ਕੀਤੇ ਡੇਟਾ ਨੂੰ ਪੀਸੀ 'ਤੇ ਪ੍ਰਦਰਸ਼ਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਜਦੋਂ ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਤਾਂ ਟੈਸਟ ਅਧੀਨ FPGA ਡਿਜ਼ਾਈਨ ਨੂੰ ਸੋਧਿਆ ਜਾਂਦਾ ਹੈ ਤਾਂ ਜੋ ਚੁਣੇ ਹੋਏ ਅੰਦਰੂਨੀ FPGA ਸਿਗਨਲਾਂ ਨੂੰ ਆਉਟਪੁੱਟ ਪਿੰਨਾਂ ਵੱਲ ਭੇਜਿਆ ਜਾ ਸਕੇ। ਫਿਰ ਇਹਨਾਂ ਪਿੰਨਾਂ ਨੂੰ ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣਾਂ ਰਾਹੀਂ ਦੇਖਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਜਦੋਂ ਸਮਰਪਿਤ ਸਿਗਨਲ ਪ੍ਰੋਬ ਹਾਰਡਵੇਅਰ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਤਾਂ ਅੰਦਰੂਨੀ ਸਿਗਨਲਾਂ ਦੀ ਇੱਕ ਵਿਸ਼ਾਲ ਚੋਣ ਨੂੰ ਅਸਲ ਸਮੇਂ ਵਿੱਚ ਪੜ੍ਹਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਕੁਝ ਪ੍ਰੋਬ ਲਾਗੂਕਰਨਾਂ ਨੂੰ ਰਜਿਸਟਰ ਕਰਨ ਜਾਂ ਮੈਮੋਰੀ ਸਥਾਨਾਂ 'ਤੇ ਲਿਖਣ ਲਈ ਵੀ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ ਜੋ ਡੀਬੱਗ ਸਮਰੱਥਾਵਾਂ ਨੂੰ ਹੋਰ ਵਧਾਉਂਦੇ ਹਨ। ਆਓ ਐਡਵਾਂਸ 'ਤੇ ਹੋਰ ਵਿਸਥਾਰ ਵਿੱਚ ਵੇਖੀਏtages ਅਤੇ disadvantagਇਹਨਾਂ ਵਿੱਚੋਂ ਹਰੇਕ ਤਕਨੀਕ ਦੇ es ਅਤੇ ਫਿਰ ਇੱਕ ਸਾਬਕਾ ਨੂੰ ਵੇਖੋampਇਹ ਦੇਖਣ ਲਈ ਡਿਜ਼ਾਈਨ ਕਰੋ ਕਿ ਇਹ ਵੱਖ-ਵੱਖ ਤਰੀਕੇ ਸਮੁੱਚੇ ਡੀਬੱਗਿੰਗ ਸਮੇਂ ਨੂੰ ਕਿਵੇਂ ਪ੍ਰਭਾਵਤ ਕਰ ਸਕਦੇ ਹਨ।

ਇਨ-ਸਰਕਟ FPGA ਡੀਬੱਗ-ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ
ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ ਦੀ ਧਾਰਨਾ ਐਡ-ਹਾਕ ਇਨ-ਸਰਕਟ ਡੀਬੱਗਿੰਗ ਸਮਰੱਥਾਵਾਂ ਦਾ ਸਿੱਧਾ ਨਤੀਜਾ ਸੀ ਜੋ ਡਿਜ਼ਾਈਨਰਾਂ ਨੇ ਉਦੋਂ ਲਾਗੂ ਕੀਤੀਆਂ ਜਦੋਂ FPGAs ਪਹਿਲੀ ਵਾਰ ਵਰਤੇ ਗਏ ਸਨ। ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰਾਂ ਨੇ ਨਵੀਆਂ ਸਮਰੱਥਾਵਾਂ ਜੋੜੀਆਂ ਅਤੇ ਡਿਜ਼ਾਈਨਰ ਲਈ ਆਪਣੇ ਖੁਦ ਦੇ ਐਨਾਲਾਈਜ਼ਰ ਨੂੰ ਵਿਕਸਤ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਨੂੰ ਖਤਮ ਕਰ ਦਿੱਤਾ। ਜ਼ਿਆਦਾਤਰ FPGAs ਇਹਨਾਂ ਸਮਰੱਥਾਵਾਂ ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦੇ ਹਨ ਅਤੇ ਤੀਜੀ ਧਿਰ ਸਟੈਂਡਰਡ ਐਨਾਲਾਈਜ਼ਰ ਪੇਸ਼ ਕਰਦੇ ਹਨ (Identify®, Synopsys ਤੋਂ, ਇੱਕ ਪ੍ਰਸਿੱਧ ਉਦਾਹਰਣ ਹੈ)।ample) ਜੋ ਉਤਪਾਦਕਤਾ ਨੂੰ ਹੋਰ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਉੱਚ ਪੱਧਰੀ ਔਜ਼ਾਰਾਂ ਨਾਲ ਆਸਾਨੀ ਨਾਲ ਇੰਟਰਫੇਸ ਕਰ ਸਕਦਾ ਹੈ।

ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ ਕਾਰਜਸ਼ੀਲਤਾ ਨੂੰ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸ਼ਾਮਲ ਕੀਤਾ ਗਿਆ ਹੈ, FPGA ਫੈਬਰਿਕ ਅਤੇ ਏਮਬੈਡਡ ਮੈਮੋਰੀ ਬਲਾਕਾਂ ਨੂੰ ਟਰੇਸ ਬਫਰ ਵਜੋਂ ਵਰਤਦੇ ਹੋਏ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 2 ਵਿੱਚ ਦਰਸਾਇਆ ਗਿਆ ਹੈ। ਟਰਿੱਗਰਿੰਗ ਸਰੋਤ ਵੀ ਬਣਾਏ ਗਏ ਹਨ ਤਾਂ ਜੋ ਗੁੰਝਲਦਾਰ ਸਿਗਨਲ ਪਰਸਪਰ ਪ੍ਰਭਾਵ ਆਸਾਨੀ ਨਾਲ ਚੁਣੇ ਅਤੇ ਕੈਪਚਰ ਕੀਤੇ ਜਾ ਸਕਣ। ਨਿਯੰਤਰਣ ਅਤੇ ਡੇਟਾ ਟ੍ਰਾਂਸਫਰ ਲਈ ਵਿਸ਼ਲੇਸ਼ਕ ਤੱਕ ਪਹੁੰਚ ਆਮ ਤੌਰ 'ਤੇ ਸਟੈਂਡਰਡ J ਦੁਆਰਾ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।TAG ਇੰਟਰਫੇਸ ਲੋੜਾਂ ਨੂੰ ਸਰਲ ਬਣਾਉਣ ਲਈ ਪੋਰਟ। ਕੈਪਚਰ ਕੀਤਾ ਡੇਟਾ ਆਮ ਵਰਤੋਂ ਕਰਕੇ ਪੀਸੀ 'ਤੇ ਪ੍ਰਦਰਸ਼ਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ viewਸਾਫਟਵੇਅਰ ਨੂੰ ਸ਼ਾਮਲ ਕਰਦਾ ਹੈ ਅਤੇ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ ਲਾਜਿਕ ਸਿਮੂਲੇਟਰ ਵੇਵਫਾਰਮ ਆਉਟਪੁੱਟ ਨੂੰ ਪ੍ਰਤੀਬਿੰਬਤ ਕਰਦਾ ਹੈ viewਸ਼ੈਲੀ।

ਅਡਵਾਨtagਇਸ ਪਹੁੰਚ ਦੇ ਮੁੱਖ ਨੁਕਤੇ ਇਹ ਹਨ ਕਿ ਕੋਈ ਵਾਧੂ FPGA I/O ਪਿੰਨ ਨਹੀਂ ਵਰਤੇ ਜਾਂਦੇ, ਸਿਰਫ਼ ਮਿਆਰੀ JTAG ਸਿਗਨਲ। ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ ਆਈਪੀ ਕੋਰ ਆਮ ਤੌਰ 'ਤੇ ਮੁਕਾਬਲਤਨ ਸਸਤੇ ਹੁੰਦੇ ਹਨ ਅਤੇ ਕੁਝ ਮਾਮਲਿਆਂ ਵਿੱਚ ਮੌਜੂਦਾ FPGA ਸਿੰਥੇਸਿਸ, ਜਾਂ ਸਿਮੂਲੇਸ਼ਨ ਟੂਲਸ ਦਾ ਵਿਕਲਪ ਹੋ ਸਕਦੇ ਹਨ। ਕੁਝ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ ਅਣਵਰਤੇ I/Os 'ਤੇ ਵਾਧੂ ਆਉਟਪੁੱਟ ਵੀ ਪ੍ਰਦਾਨ ਕਰ ਸਕਦਾ ਹੈ, ਜੇਕਰ ਇਹ ਵਧੇਰੇ ਸੁਵਿਧਾਜਨਕ ਹੈ। ਨੁਕਸਾਨਾਂ ਵਿੱਚੋਂ ਇੱਕtagਇਸ ਪਹੁੰਚ ਦਾ ਮੁੱਖ ਕਾਰਨ ਇਹ ਹੈ ਕਿ ਵੱਡੀ ਮਾਤਰਾ ਵਿੱਚ FPGA ਸਰੋਤਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਖਾਸ ਤੌਰ 'ਤੇ, ਜੇਕਰ ਟਰੇਸ ਬਫਰ ਵਰਤੇ ਜਾਂਦੇ ਹਨ ਤਾਂ ਇਹ ਉਪਲਬਧ ਬਲਾਕ ਯਾਦਾਂ ਦੀ ਗਿਣਤੀ ਨੂੰ ਘਟਾ ਦੇਵੇਗਾ। ਜੇਕਰ ਇੱਕ ਵਿਸ਼ਾਲ ਬਫਰ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ ਤਾਂ ਇਹ ਮੈਮੋਰੀ ਡੂੰਘਾਈ ਦੇ ਵਿਰੁੱਧ ਇੱਕ ਵਪਾਰ ਵੀ ਹੋਵੇਗਾ (ਕਿਉਂਕਿ ਇੱਕ ਵਿਸ਼ਾਲ ਮੈਮੋਰੀ ਦੀ ਵਰਤੋਂ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਘੱਟ ਮੈਮੋਰੀ ਡੂੰਘਾਈ ਹੁੰਦੀ ਹੈ) - ਇੱਕ ਵੱਡਾ ਨੁਕਸਾਨtagਛੋਟੇ ਯੰਤਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ। ਸ਼ਾਇਦ ਇਸ ਤਕਨੀਕ ਦੀ ਸਭ ਤੋਂ ਵੱਡੀ ਕਮਜ਼ੋਰੀ ਇਹ ਹੈ ਕਿ ਹਰ ਵਾਰ ਜਦੋਂ ਪ੍ਰੋਬ ਪਲੇਸਮੈਂਟ ਵਿੱਚ ਕੋਈ ਸਮਾਯੋਜਨ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਡਿਜ਼ਾਈਨ ਨੂੰ ਦੁਬਾਰਾ ਕੰਪਾਇਲ ਅਤੇ ਦੁਬਾਰਾ ਪ੍ਰੋਗਰਾਮ ਕਰਨਾ ਜ਼ਰੂਰੀ ਹੁੰਦਾ ਹੈ। ਇੱਕ ਵੱਡੇ ਯੰਤਰ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ ਇਸ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਕਾਫ਼ੀ ਸਮਾਂ ਲੱਗ ਸਕਦਾ ਹੈ। ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸਿਗਨਲ ਪ੍ਰੋਬਾਂ ਨੂੰ ਰੱਖਣ ਦੇ ਤਰੀਕੇ ਦੇ ਕਾਰਨ, ਸਿਗਨਲ ਟਾਈਮਿੰਗ ਸਬੰਧਾਂ ਨੂੰ ਆਪਸ ਵਿੱਚ ਜੋੜਨਾ ਮੁਸ਼ਕਲ ਹੋ ਸਕਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਸਿਗਨਲ ਪ੍ਰੋਬਾਂ ਵਿਚਕਾਰ ਦੇਰੀ ਇਕਸਾਰ ਨਹੀਂ ਹੁੰਦੀ ਹੈ ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਟਾਈਮਿੰਗ ਸਬੰਧਾਂ ਦੀ ਤੁਲਨਾ ਕਰਨਾ ਮੁਸ਼ਕਲ ਹੁੰਦਾ ਹੈ। ਵੱਖ-ਵੱਖ ਸਮਾਂ ਡੋਮੇਨਾਂ ਤੋਂ ਅਸਿੰਕ੍ਰੋਨਸ ਸਿਗਨਲਾਂ ਜਾਂ ਸਿਗਨਲਾਂ ਦੀ ਤੁਲਨਾ ਕਰਦੇ ਸਮੇਂ ਇਹ ਇੱਕ ਖਾਸ ਮੁਸ਼ਕਲ ਹੈ।

ਇਨ-ਸਰਕਟ FPGA ਡੀਬੱਗ - ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣ
ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣਾਂ ਦੇ ਨਾਲ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਕੋਡ ਦੀ ਵਰਤੋਂ ਇੱਕ ਕੁਦਰਤੀ ਵਿਕਾਸ ਸੀ ਜਦੋਂ ਇੱਕ ਬਾਹਰੀ ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ ਪਹਿਲਾਂ ਹੀ ਸਿਸਟਮ ਟੈਸਟਿੰਗ ਲਈ ਉਪਲਬਧ ਸੀ। ਅੰਦਰੂਨੀ ਟੈਸਟ ਸਿਗਨਲਾਂ ਦੀ ਪਛਾਣ ਕਰਨ ਅਤੇ ਉਹਨਾਂ ਦੀ ਚੋਣ ਕਰਨ ਅਤੇ ਉਹਨਾਂ ਨੂੰ FPGA I/Os 'ਤੇ ਲਾਗੂ ਕਰਨ ਲਈ ਕੁਝ ਸਧਾਰਨ ਡੀਬੱਗ ਕੋਡ ਬਣਾ ਕੇ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 3 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, ਵਿਸ਼ਲੇਸ਼ਕ ਉੱਨਤ ਸਮਰੱਥਾਵਾਂ (ਜਿਵੇਂ ਕਿ ਵੱਡੇ ਟਰੇਸ ਬਫਰ, ਗੁੰਝਲਦਾਰ ਟਰਿੱਗਰਿੰਗ ਕ੍ਰਮ, ਅਤੇ ਮਲਟੀਪਲ) ਦਾ ਲਾਭ ਉਠਾਉਣਾ ਸੰਭਵ ਸੀ। viewing ਵਿਕਲਪ) ਸਧਾਰਨ ਪਰ ਸ਼ਕਤੀਸ਼ਾਲੀ ਡੀਬੱਗ ਵਾਤਾਵਰਣ ਬਣਾਉਣ ਲਈ। ਉੱਨਤ ਟਰਿੱਗਰਿੰਗ ਵਿਕਲਪਾਂ ਲਈ ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਇਨ-ਸਰਕਟ ਸਮਰੱਥਾਵਾਂ ਲੋੜੀਂਦੇ ਆਉਟਪੁੱਟ ਦੀ ਗਿਣਤੀ ਨੂੰ ਘੱਟ ਕਰ ਸਕਦੀਆਂ ਹਨ। ਉਦਾਹਰਣ ਲਈampਜਾਂ, ਜੇਕਰ ਬਾਹਰੀ ਪਿੰਨਾਂ ਦੀ ਲੋੜ ਹੋਵੇ ਤਾਂ ਇੱਕ ਚੌੜੀ ਬੱਸ 'ਤੇ ਖਾਸ ਪਤੇ ਚੁਣਨਾ ਔਖਾ ਹੋ ਸਕਦਾ ਹੈ।
ਅੰਦਰੂਨੀ FPGA ਤਰਕ ਦੀ ਵਰਤੋਂ ਕਰਨ ਨਾਲ I/O ਲੋੜਾਂ ਨਾਟਕੀ ਢੰਗ ਨਾਲ ਘਟਦੀਆਂ ਹਨ ਅਤੇ ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਸਮੱਸਿਆਵਾਂ ਨੂੰ ਡੀਬੱਗ ਕਰਨ ਲਈ ਖਾਸ ਐਡਰੈੱਸ ਪੈਟਰਨਾਂ (ਸ਼ਾਇਦ ਇੱਕ ਕਾਲ ਅਤੇ ਵਾਪਸੀ ਕ੍ਰਮ) ਦੀ ਵੀ ਭਾਲ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਜੇਕਰ ਇੱਕ ਸਾਂਝਾ ਉਪਭੋਗਤਾ ਇੰਟਰਫੇਸ ਉਪਲਬਧ ਹੈ, ਤਾਂ ਇਹ ਸਿੱਖਣ ਦੀ ਵਕਰ ਨੂੰ ਸਰਲ ਬਣਾ ਸਕਦਾ ਹੈ ਅਤੇ ਉਤਪਾਦਕਤਾ ਵਿੱਚ ਸੁਧਾਰ ਕਰ ਸਕਦਾ ਹੈ।

ਅਡਵਾਨtagਇਸ ਪਹੁੰਚ ਦਾ ਮੁੱਖ ਫਾਇਦਾ ਇਹ ਹੈ ਕਿ ਇਹ ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣਾਂ ਦੀ ਲਾਗਤ ਦਾ ਲਾਭ ਉਠਾਉਂਦਾ ਹੈ ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਕੋਈ ਵਾਧੂ ਟੂਲ ਲਾਗਤ ਨਹੀਂ ਹੁੰਦੀ। ਕੁਝ ਡੀਬੱਗ ਸਰਕਟ IP ਕੋਰ ਉਪਕਰਣ ਨਿਰਮਾਤਾਵਾਂ ਜਾਂ FPGA ਨਿਰਮਾਤਾਵਾਂ ਤੋਂ ਉਪਲਬਧ ਹਨ, ਅਤੇ ਬਹੁਤ ਘੱਟ ਲਾਗਤ ਜਾਂ ਮੁਫਤ ਵੀ ਹੋ ਸਕਦੇ ਹਨ। ਸਿਗਨਲ ਚੋਣ ਤਰਕ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਲੋੜੀਂਦੇ FPGA ਸਰੋਤਾਂ ਦੀ ਮਾਤਰਾ ਬਹੁਤ ਘੱਟ ਹੈ, ਅਤੇ ਕਿਉਂਕਿ ਟਰੇਸ ਫੰਕਸ਼ਨ ਬਾਹਰੀ ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਇਸ ਲਈ ਕਿਸੇ ਵੀ ਬਲਾਕ ਯਾਦਾਂ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ। ਕਿਉਂਕਿ ਚੋਣ ਤਰਕ ਸਸਤਾ ਹੈ, ਇਸ ਲਈ ਵਿਆਪਕ ਟ੍ਰਿਗਰਿੰਗ ਵਾਲੇ ਵੱਡੀ ਗਿਣਤੀ ਵਿੱਚ ਚੈਨਲਾਂ ਦਾ ਵੀ ਸਮਰਥਨ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ ਇੱਕ ਟਾਈਮਿੰਗ ਮੋਡ ਅਤੇ ਇੱਕ ਸਟੇਟ ਮੋਡ ਦੋਵਾਂ ਵਿੱਚ ਕੰਮ ਕਰ ਸਕਦਾ ਹੈ ਜੋ ਕੁਝ ਸਮੇਂ ਦੇ ਮੁੱਦਿਆਂ ਨੂੰ ਅਲੱਗ ਕਰਨ ਵਿੱਚ ਮਦਦ ਕਰਦਾ ਹੈ।
ਡਿਸਡਵਾਨtagਇਸ ਪਹੁੰਚ ਦੇ ਕੁਝ ਪਹਿਲੂਆਂ ਵਿੱਚ ਇੱਕ ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ ਖਰੀਦਣ ਦੀ ਜ਼ਰੂਰਤ ਸ਼ਾਮਲ ਹੋ ਸਕਦੀ ਹੈ, ਜੇਕਰ ਇੱਕ ਪਹਿਲਾਂ ਹੀ ਪ੍ਰੋਜੈਕਟ ਲਈ ਨਿਰਧਾਰਤ ਨਹੀਂ ਕੀਤਾ ਗਿਆ ਹੈ। ਇਹ ਨੁਕਸਾਨtage ਕਈ ਮਾਮਲਿਆਂ ਵਿੱਚ ਇਸ ਪਹੁੰਚ ਨੂੰ ਨਿਰਾਸ਼ ਕਰਨ ਲਈ ਕਾਫ਼ੀ ਹੋ ਸਕਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਧਿਆਨ ਦਿਓ ਕਿ ਕੁਝ ਘੱਟ-ਲਾਗਤ ਵਾਲੇ ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ ਵਿਕਲਪ ਉਪਲਬਧ ਹੋ ਰਹੇ ਹਨ ਜੋ ਡਿਸਪਲੇ ਲਈ ਪੀਸੀ ਜਾਂ ਟੈਬਲੇਟ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ, ਇਸ ਵਿਕਲਪ ਨੂੰ ਸਧਾਰਨ ਡੀਬੱਗ ਜ਼ਰੂਰਤਾਂ ਲਈ ਬਹੁਤ ਜ਼ਿਆਦਾ ਲਾਗਤ-ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਬਣਾਉਂਦੇ ਹਨ।
ਖਪਤ ਕੀਤੇ ਗਏ FPGA ਪਿੰਨਾਂ ਦੀ ਗਿਣਤੀ ਇੱਕ ਹੋਰ ਨੁਕਸਾਨ ਹੋ ਸਕਦੀ ਹੈtage ਅਤੇ ਜੇਕਰ ਚੌੜੀਆਂ ਬੱਸਾਂ ਨੂੰ ਦੇਖਣ ਦੀ ਲੋੜ ਹੈ, ਤਾਂ ਬੋਰਡ ਲੇਆਉਟ ਲਈ ਮਹੱਤਵਪੂਰਨ ਯੋਜਨਾਬੰਦੀ ਅਤੇ ਡੀਬੱਗ ਕਨੈਕਟਰਾਂ ਨੂੰ ਜੋੜਨ ਦੀ ਲੋੜ ਹੈ। ਇਸ ਲੋੜ ਦਾ ਅੰਦਾਜ਼ਾ ਲਗਾਉਣਾ ਅਕਸਰ ਡਿਜ਼ਾਈਨ ਪੜਾਅ ਦੇ ਸ਼ੁਰੂ ਵਿੱਚ ਅਤੇ ਇੱਕ ਹੋਰ ਅਣਚਾਹੀ ਜਟਿਲਤਾ ਵਿੱਚ ਮੁਸ਼ਕਲ ਹੁੰਦਾ ਹੈ। ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ ਪਹੁੰਚ ਵਾਂਗ, ਬਾਹਰੀ ਟੈਸਟ ਰਣਨੀਤੀ ਲਈ ਇੱਕ ਡਿਜ਼ਾਈਨ ਨੂੰ ਦੁਬਾਰਾ ਕੰਪਾਇਲ ਕਰਨ ਅਤੇ ਦੁਬਾਰਾ ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਜਦੋਂ ਹਰੇਕ ਨਵੇਂ ਪ੍ਰਯੋਗ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।

ਆਮ ਨੁਕਸਾਨtagਇਹਨਾਂ ਦੋ ਤਕਨੀਕਾਂ ਵਿੱਚੋਂ ਕੁਝ - ਔਨ-ਚਿੱਪ ਸਰੋਤਾਂ ਦੀ ਵਰਤੋਂ (ਜੋ ਡਿਜ਼ਾਈਨ ਦੇ ਸਮੇਂ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਨੂੰ ਵੀ ਪ੍ਰਭਾਵਿਤ ਕਰ ਸਕਦੀ ਹੈ ਅਤੇ ਵਾਧੂ ਡੀਬੱਗਿੰਗ ਜ਼ਰੂਰਤਾਂ ਪੈਦਾ ਕਰ ਸਕਦੀ ਹੈ) ਡਿਜ਼ਾਈਨ ਨੂੰ ਦੁਬਾਰਾ ਕੰਪਾਇਲ ਅਤੇ ਦੁਬਾਰਾ ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ (ਜੋ ਡੀਬੱਗ ਸ਼ਡਿਊਲ ਵਿੱਚ ਘੰਟੇ ਜਾਂ ਦਿਨ ਵੀ ਜੋੜ ਸਕਦੀ ਹੈ) ਸੰਭਾਵਿਤ ਟੈਸਟ ਦ੍ਰਿਸ਼ਾਂ ਦੀ ਪਛਾਣ ਕਰਨ ਲਈ ਲੋੜੀਂਦੀ ਅਪ-ਫਰੰਟ ਯੋਜਨਾਬੰਦੀ, ਅਤੇ ਵਾਧੂ ਚਿੱਪ I/O ਸਰੋਤਾਂ ਦੀ ਵਰਤੋਂ ਨੇ ਇਹਨਾਂ ਕਮੀਆਂ ਤੋਂ ਬਿਨਾਂ ਇੱਕ ਪਹੁੰਚ ਦੀ ਜ਼ਰੂਰਤ ਪੈਦਾ ਕੀਤੀ। ਇੱਕ ਜਵਾਬ ਕੁਝ ਡਿਵਾਈਸਾਂ 'ਤੇ FPGA ਫੈਬਰਿਕ ਵਿੱਚ ਸਮਰਪਿਤ ਡੀਬੱਗ ਤਰਕ ਨੂੰ ਜੋੜਨਾ ਸੀ। ਹਾਰਡਵੇਅਰ ਪ੍ਰੋਬਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਨਤੀਜਾ ਸੀ।

ਇਨ-ਸਰਕਟ FPGA ਡੀਬੱਗ - ਹਾਰਡਵੇਅਰ ਪੜਤਾਲਾਂ
ਹਾਰਡਵੇਅਰ ਪ੍ਰੋਬਾਂ ਦੀ ਵਰਤੋਂ FPGAs ਲਈ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਤਕਨੀਕਾਂ ਨੂੰ ਨਾਟਕੀ ਢੰਗ ਨਾਲ ਸਰਲ ਬਣਾਉਂਦੀ ਹੈ। ਇਹ ਤਕਨੀਕ SmartFusion2®SoC FPGA ਅਤੇ IGLOO®2 FPGA ਡਿਵਾਈਸਾਂ 'ਤੇ ਲਾਈਵ ਪ੍ਰੋਬ ਵਿਸ਼ੇਸ਼ਤਾ ਦੇ ਤੌਰ 'ਤੇ ਲਾਗੂ ਕੀਤੀ ਗਈ ਹੈ, ਕਿਸੇ ਵੀ ਲਾਜਿਕ ਐਲੀਮੈਂਟ ਰਜਿਸਟਰ ਬਿੱਟ ਦੇ ਆਉਟਪੁੱਟ ਨੂੰ ਦੇਖਣ ਲਈ FPGA ਫੈਬਰਿਕ ਵਿੱਚ ਸਮਰਪਿਤ ਪ੍ਰੋਬ ਲਾਈਨਾਂ ਜੋੜਦੀ ਹੈ। ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 4 ਵਿੱਚ ਬਲਾਕ ਡਾਇਗ੍ਰਾਮ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, ਹਾਰਡਵੇਅਰ ਪ੍ਰੋਬ ਦੋ ਪ੍ਰੋਬ ਚੈਨਲਾਂ A ਅਤੇ B ਵਿੱਚ ਉਪਲਬਧ ਹਨ।

ਚੁਣੇ ਹੋਏ ਰਜਿਸਟਰ ਆਉਟਪੁੱਟ (ਪੜਤਾਲ ਬਿੰਦੂ), ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ ਦੇ ਹੇਠਾਂ ਦਿੱਤੇ ਗਏ ਹਨ, ਦੋ ਪ੍ਰੋਬ ਚੈਨਲਾਂ ਦੇ ਉੱਪਰ ਰੂਟ ਕੀਤੇ ਜਾਂਦੇ ਹਨ ਅਤੇ ਜੇਕਰ ਚੁਣੇ ਜਾਂਦੇ ਹਨ ਤਾਂ ਇਹਨਾਂ ਨੂੰ A ਜਾਂ B ਚੈਨਲ 'ਤੇ ਲਾਗੂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਰੀਅਲ-ਟਾਈਮ ਚੈਨਲ ਸਿਗਨਲ ਫਿਰ ਡਿਵਾਈਸ 'ਤੇ ਸਮਰਪਿਤ ਪ੍ਰੋਬ A ਅਤੇ ਪ੍ਰੋਬ B ਪਿੰਨਾਂ ਨੂੰ ਭੇਜੇ ਜਾ ਸਕਦੇ ਹਨ। ਪ੍ਰੋਬ A ਅਤੇ ਪ੍ਰੋਬ B ਸਿਗਨਲਾਂ ਨੂੰ ਅੰਦਰੂਨੀ ਤੌਰ 'ਤੇ ਇੱਕ ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ ਨੂੰ ਵੀ ਰੂਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

ਧਿਆਨ ਦਿਓ ਕਿ ਪ੍ਰੋਬ ਪਿੰਨਾਂ ਦੀਆਂ ਸਮਾਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨਿਯਮਤ ਹਨ ਅਤੇ ਇੱਕ ਪ੍ਰੋਬ ਪੁਆਇੰਟ ਤੋਂ ਦੂਜੇ ਪ੍ਰੋਬ ਪੁਆਇੰਟ ਤੱਕ ਬਹੁਤ ਘੱਟ ਭਟਕਣਾ ਹੈ, ਜਿਸ ਨਾਲ ਅਸਲ-ਸਮੇਂ ਦੇ ਸਿਗਨਲਾਂ ਦੀਆਂ ਸਮਾਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਤੁਲਨਾ ਕਰਨਾ ਬਹੁਤ ਸੌਖਾ ਹੋ ਜਾਂਦਾ ਹੈ। ਡੇਟਾ ਨੂੰ 100MHz ਤੱਕ ਕੈਪਚਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਜੋ ਇਸਨੂੰ ਜ਼ਿਆਦਾਤਰ ਟਾਰਗੇਟ ਡਿਜ਼ਾਈਨਾਂ ਲਈ ਢੁਕਵਾਂ ਬਣਾਉਂਦਾ ਹੈ।
ਸ਼ਾਇਦ ਸਭ ਤੋਂ ਮਹੱਤਵਪੂਰਨ ਗੱਲ ਇਹ ਹੈ ਕਿ ਪ੍ਰੋਬ ਪੁਆਇੰਟ ਸਥਾਨ, ਕਿਉਂਕਿ ਉਹਨਾਂ ਨੂੰ ਲਾਗੂ ਕੀਤੇ ਡਿਜ਼ਾਈਨ ਦੇ ਹਿੱਸੇ ਵਜੋਂ ਨਹੀਂ ਚੁਣਿਆ ਜਾਂਦਾ (ਉਹਨਾਂ ਨੂੰ ਸਮਰਪਿਤ ਹਾਰਡਵੇਅਰ ਦੁਆਰਾ ਚੁਣਿਆ ਜਾਂਦਾ ਹੈ ਜਦੋਂ ਡਿਜ਼ਾਈਨ FPGA 'ਤੇ ਚੱਲ ਰਿਹਾ ਹੁੰਦਾ ਹੈ), ਡਿਵਾਈਸ ਨੂੰ ਚੋਣ ਡੇਟਾ ਭੇਜ ਕੇ ਤੇਜ਼ੀ ਨਾਲ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਕਿਸੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਮੁੜ ਕੰਪਾਈਲ ਅਤੇ ਮੁੜ ਪ੍ਰੋਗਰਾਮਿੰਗ ਦੀ ਲੋੜ ਨਹੀਂ ਹੈ।
ਲਾਈਵ ਪ੍ਰੋਬ ਸਮਰੱਥਾ ਦੀ ਵਰਤੋਂ ਨੂੰ ਹੋਰ ਵੀ ਸਰਲ ਬਣਾਉਣ ਲਈ, ਸੰਬੰਧਿਤ ਡੀਬੱਗ ਸਾਫਟਵੇਅਰ ਟੂਲ ਕੋਲ ਇੱਕ ਆਟੋਮੈਟਿਕਲੀ ਤਿਆਰ ਕੀਤੇ ਡੀਬੱਗ ਰਾਹੀਂ ਸਾਰੇ ਪ੍ਰੋਬ ਸਿਗਨਲ ਸਥਾਨਾਂ ਤੱਕ ਪਹੁੰਚ ਹੈ। file. ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 5 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, ਸਿਗਨਲ ਨਾਮ ਸਿਗਨਲ ਸੂਚੀ ਵਿੱਚੋਂ ਚੁਣਿਆ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਲੋੜੀਂਦੇ ਚੈਨਲ 'ਤੇ ਲਾਗੂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਡਿਜ਼ਾਈਨ ਚੱਲ ਰਹੇ ਹੋਣ 'ਤੇ ਵੀ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਤਾਂ ਜੋ ਡਿਜ਼ਾਈਨ ਦੇ ਅੰਦਰ ਜਾਂਚ ਗਤੀਵਿਧੀ ਸਹਿਜ ਅਤੇ ਬਹੁਤ ਕੁਸ਼ਲ ਹੋਵੇ।

ਬਹੁਤ ਸਾਰੇ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਹਾਰਡਵੇਅਰ ਪ੍ਰੋਬ ਸਮਰੱਥਾ, ਜਿਵੇਂ ਕਿ ਲਾਈਵ ਪ੍ਰੋਬ, ਨੂੰ ਪਹਿਲਾਂ ਦੱਸੇ ਗਏ ਏਮਬੈਡਡ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ ਅਤੇ ਬਾਹਰੀ ਟੈਸਟ ਤਕਨੀਕਾਂ ਦੇ ਨਾਲ ਜੋੜ ਕੇ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ।

ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 6 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, ਲਾਈਵ ਪ੍ਰੋਬ ਸਿਗਨਲਾਂ ਨੂੰ 'ਆਨ ਦ ਫਲਾਈ' ਚੁਣਨ ਦੀ ਸਮਰੱਥਾ ਡਿਜ਼ਾਈਨ ਨੂੰ ਦੁਬਾਰਾ ਕੰਪਾਇਲ ਕਰਨ ਦੀ ਲੋੜ ਤੋਂ ਬਿਨਾਂ ਨਿਰੀਖਣ ਅਧੀਨ ਸਿਗਨਲਾਂ ਨੂੰ ਤੇਜ਼ੀ ਨਾਲ ਅਤੇ ਆਸਾਨੀ ਨਾਲ ਬਦਲਣਾ ਸੰਭਵ ਬਣਾਉਂਦੀ ਹੈ। ਇੱਕ ਬਾਹਰੀ ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ ਜਾਂ ਸਕੋਪ ਆਸਾਨੀ ਨਾਲ ਜਾਂਚੇ ਗਏ ਸਿਗਨਲਾਂ ਨੂੰ ਦੇਖ ਸਕਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਸਮਰਪਿਤ ਪ੍ਰੋਬ ਆਉਟਪੁੱਟ ਪਿੰਨਾਂ 'ਤੇ ਚਿੱਤਰ ਦੇ ਉੱਪਰ ਸੱਜੇ ਹਿੱਸੇ ਵਿੱਚ ਦਰਸਾਇਆ ਗਿਆ ਹੈ। ਵਿਕਲਪਕ ਤੌਰ 'ਤੇ (ਜਾਂ ਸ਼ਾਇਦ ਇਸ ਤੋਂ ਇਲਾਵਾ) ਅੰਦਰੂਨੀ ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ (ਆਈਐਲਏ ਆਈਡੈਂਟੀਫਾਈ ਬਲਾਕ, ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ) ਦੀ ਵਰਤੋਂ ਪ੍ਰੋਬ ਪਿੰਨਾਂ ਨੂੰ ਦੇਖਣ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਪ੍ਰੋਬ ਸਿਗਨਲਾਂ ਨੂੰ ILA ਦੁਆਰਾ ਕੈਪਚਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਵੇਵਫਾਰਮ ਵਿੰਡੋ 'ਤੇ ਦੇਖਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਟੀਚੇ ਦੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਦੁਬਾਰਾ ਕੰਪਾਇਲ ਕਰਨ ਦੀ ਲੋੜ ਤੋਂ ਬਿਨਾਂ ਜਾਂਚ ਸਥਾਨਾਂ ਨੂੰ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ।
ਧਿਆਨ ਦਿਓ ਕਿ ਟਰਿੱਗਰਿੰਗ ਅਤੇ ਟਰੇਸ ਲਈ ਵਾਧੂ ਸਮਰੱਥਾਵਾਂ ਦੀ ਵਰਤੋਂ ਪ੍ਰੋਬ ਕਾਰਜਕੁਸ਼ਲਤਾ ਨੂੰ ਵਧਾਉਣ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ, ਜਿਸ ਨਾਲ ਗੁੰਝਲਦਾਰ ਡਿਜ਼ਾਈਨ ਮੁੱਦਿਆਂ ਨੂੰ ਵੀ ਲੱਭਣਾ ਆਸਾਨ ਹੋ ਜਾਂਦਾ ਹੈ।

SmartFusion2 SoC FPGA ਅਤੇ IGLOO2 FPGA ਡਿਵਾਈਸਾਂ 'ਤੇ ਵਾਧੂ ਹਾਰਡਵੇਅਰ ਡੀਬੱਗ ਸਮਰੱਥਾਵਾਂ ਵੀ ਉਪਲਬਧ ਹਨ। ਇਹਨਾਂ ਸਮਰੱਥਾਵਾਂ ਵਿੱਚੋਂ ਇੱਕ, ਜਿਸਨੂੰ ਐਕਟਿਵ ਪ੍ਰੋਬ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਕਿਸੇ ਵੀ ਲਾਜਿਕ ਐਲੀਮੈਂਟ ਰਜਿਸਟਰ ਬਿੱਟ ਨੂੰ ਗਤੀਸ਼ੀਲ ਅਤੇ ਅਸਿੰਕ੍ਰੋਨਸਲੀ ਪੜ੍ਹ ਜਾਂ ਲਿਖ ਸਕਦਾ ਹੈ। ਇੱਕ ਲਿਖਤੀ ਮੁੱਲ ਇੱਕ ਸਿੰਗਲ ਕਲਾਕ ਚੱਕਰ ਲਈ ਬਣਿਆ ਰਹਿੰਦਾ ਹੈ ਤਾਂ ਜੋ ਆਮ ਕਾਰਵਾਈ ਜਾਰੀ ਰਹਿ ਸਕੇ, ਇਸਨੂੰ ਇੱਕ ਬਹੁਤ ਕੀਮਤੀ ਡੀਬੱਗਿੰਗ ਟੂਲ ਬਣਾਉਂਦਾ ਹੈ। ਐਕਟਿਵ ਪ੍ਰੋਬ ਖਾਸ ਦਿਲਚਸਪੀ ਦਾ ਹੁੰਦਾ ਹੈ ਜੇਕਰ ਕਿਸੇ ਅੰਦਰੂਨੀ ਸਿਗਨਲ ਦਾ ਤੇਜ਼ ਨਿਰੀਖਣ ਲੋੜੀਂਦਾ ਹੋਵੇ (ਸ਼ਾਇਦ ਸਿਰਫ਼ ਇਹ ਜਾਂਚ ਕਰਨ ਲਈ ਕਿ ਇਹ ਕਿਰਿਆਸ਼ੀਲ ਹੈ ਜਾਂ ਲੋੜੀਂਦੀ ਸਥਿਤੀ ਵਿੱਚ ਹੈ, ਜਿਵੇਂ ਕਿ ਰੀਸੈਟ ਸਿਗਨਲ), ਜਾਂ ਜੇਕਰ ਕਿਸੇ ਪ੍ਰੋਬ ਪੁਆਇੰਟ 'ਤੇ ਲਿਖ ਕੇ ਕਿਸੇ ਲਾਜਿਕ ਫੰਕਸ਼ਨ ਦੀ ਜਲਦੀ ਜਾਂਚ ਕਰਨ ਦੀ ਲੋੜ ਹੋਵੇ।
(ਸ਼ਾਇਦ ਇੱਕ ਕੰਟਰੋਲ ਪ੍ਰਵਾਹ ਸਮੱਸਿਆ ਨੂੰ ਅਲੱਗ ਕਰਨ ਲਈ ਇੱਕ ਇਨਪੁਟ ਮੁੱਲ ਨੂੰ ਤੇਜ਼ੀ ਨਾਲ ਸੈੱਟ ਕਰਕੇ ਇੱਕ ਸਟੇਟ ਮਸ਼ੀਨ ਤਬਦੀਲੀ ਸ਼ੁਰੂ ਕਰਨ ਲਈ)।

ਮਾਈਕ੍ਰੋਸੈਮੀ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਇੱਕ ਹੋਰ ਡੀਬੱਗ ਸਮਰੱਥਾ ਮੈਮੋਰੀ ਡੀਬੱਗ ਹੈ। ਇਹ ਵਿਸ਼ੇਸ਼ਤਾ ਡਿਜ਼ਾਈਨਰ ਨੂੰ ਇੱਕ ਚੁਣੇ ਹੋਏ FPGA ਫੈਬਰਿਕ SRAM ਬਲਾਕ ਨੂੰ ਗਤੀਸ਼ੀਲ ਅਤੇ ਅਸਿੰਕ੍ਰੋਨਸਲੀ ਪੜ੍ਹਨ ਜਾਂ ਲਿਖਣ ਦੀ ਆਗਿਆ ਦਿੰਦੀ ਹੈ। ਜਿਵੇਂ ਕਿ ਡੀਬੱਗ ਟੂਲ (ਚਿੱਤਰ 7) ਦੇ ਸਕ੍ਰੀਨ ਸ਼ਾਟ ਵਿੱਚ ਦਰਸਾਇਆ ਗਿਆ ਹੈ, ਜਦੋਂ ਮੈਮੋਰੀ ਬਲਾਕ ਟੈਬ ਚੁਣਿਆ ਜਾਂਦਾ ਹੈ ਤਾਂ ਉਪਭੋਗਤਾ ਪੜ੍ਹਨ ਲਈ ਲੋੜੀਂਦੀ ਮੈਮੋਰੀ ਚੁਣ ਸਕਦਾ ਹੈ, ਮੈਮੋਰੀ ਦਾ ਸਨੈਪਸ਼ਾਟ ਕੈਪਚਰ ਚਲਾ ਸਕਦਾ ਹੈ, ਮੈਮੋਰੀ ਮੁੱਲਾਂ ਨੂੰ ਸੋਧ ਸਕਦਾ ਹੈ, ਅਤੇ ਫਿਰ ਮੁੱਲਾਂ ਨੂੰ ਡਿਵਾਈਸ ਤੇ ਵਾਪਸ ਲਿਖ ਸਕਦਾ ਹੈ। ਇਹ ਖਾਸ ਤੌਰ 'ਤੇ ਗਣਨਾ-ਅਧਾਰਿਤ ਸਕ੍ਰੈਚ-ਪੈਡ ਲਈ ਸੰਚਾਰ ਪੋਰਟਾਂ ਵਿੱਚ ਵਰਤੇ ਜਾਣ ਵਾਲੇ ਡੇਟਾ ਬਫਰਾਂ ਦੀ ਜਾਂਚ ਜਾਂ ਸੈੱਟ ਕਰਨ ਲਈ ਜਾਂ ਇੱਕ ਏਮਬੈਡਡ CPU ਦੁਆਰਾ ਚਲਾਏ ਗਏ ਕੋਡ ਲਈ ਵੀ ਉਪਯੋਗੀ ਹੋ ਸਕਦਾ ਹੈ। ਗੁੰਝਲਦਾਰ ਡੇਟਾ ਨਿਰਭਰ ਗਲਤੀਆਂ ਨੂੰ ਡੀਬੱਗ ਕਰਨਾ ਕਾਫ਼ੀ ਤੇਜ਼ ਅਤੇ ਆਸਾਨ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਯਾਦਾਂ ਨੂੰ ਇੰਨੀ ਜਲਦੀ ਦੇਖਿਆ ਅਤੇ ਨਿਯੰਤਰਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।

ਇੱਕ ਵਾਰ ਜਦੋਂ ਡਿਜ਼ਾਈਨ ਡੀਬੱਗ ਹੋ ਜਾਂਦਾ ਹੈ ਤਾਂ ਸੰਵੇਦਨਸ਼ੀਲ ਜਾਣਕਾਰੀ ਦੀ ਰੱਖਿਆ ਲਈ ਹਾਰਡਵੇਅਰ ਡੀਬੱਗ ਸਮਰੱਥਾਵਾਂ ਨੂੰ ਬੰਦ ਕਰਨਾ ਫਾਇਦੇਮੰਦ ਹੋ ਸਕਦਾ ਹੈ। ਇੱਕ ਹਮਲਾਵਰ ਇਹਨਾਂ ਹੀ ਸਹੂਲਤਾਂ ਦੀ ਵਰਤੋਂ ਮਹੱਤਵਪੂਰਨ ਜਾਣਕਾਰੀ ਨੂੰ ਪੜ੍ਹਨ ਜਾਂ ਸਿਸਟਮ ਸੈਟਿੰਗਾਂ ਨੂੰ ਬਦਲਣ ਲਈ ਕਰ ਸਕਦਾ ਹੈ ਜੋ ਸਿਸਟਮ ਦੇ ਸੰਵੇਦਨਸ਼ੀਲ ਹਿੱਸਿਆਂ ਤੱਕ ਆਸਾਨ ਪਹੁੰਚ ਦੀ ਆਗਿਆ ਦੇ ਸਕਦੀਆਂ ਹਨ। ਮਾਈਕ੍ਰੋਸੇਮੀ ਨੇ ਡੀਬੱਗਿੰਗ ਪੂਰੀ ਹੋਣ ਤੋਂ ਬਾਅਦ ਡਿਜ਼ਾਈਨਰ ਨੂੰ ਡਿਵਾਈਸ ਨੂੰ ਸੁਰੱਖਿਅਤ ਕਰਨ ਦੀ ਆਗਿਆ ਦੇਣ ਲਈ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਸ਼ਾਮਲ ਕੀਤੀਆਂ ਹਨ। ਉਦਾਹਰਣ ਲਈample, ਲਾਈਵ ਪ੍ਰੋਬ ਅਤੇ ਐਕਟਿਵ ਪ੍ਰੋਬ ਤੱਕ ਪਹੁੰਚ ਨੂੰ ਹਮਲੇ ਦੇ ਇੱਕ ਸੰਭਾਵੀ ਸਾਧਨ ਵਜੋਂ ਫੰਕਸ਼ਨ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਅਯੋਗ ਕਰਨ ਲਈ ਲਾਕ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ (ਇਹ ਸਪਲਾਈ ਕਰੰਟ ਵਿੱਚ ਕਿਸੇ ਵੀ ਪੈਟਰਨ ਨੂੰ ਬਣਾਉਣ ਵਾਲੀ ਪ੍ਰੋਬ ਗਤੀਵਿਧੀ ਦੀ ਸੰਭਾਵਨਾ ਨੂੰ ਵੀ ਖਤਮ ਕਰ ਦਿੰਦਾ ਹੈ ਜਿਸਦੀ ਵਰਤੋਂ ਪ੍ਰੋਬ ਡੇਟਾ ਨੂੰ ਅਸਿੱਧੇ ਤੌਰ 'ਤੇ ਅਜ਼ਮਾਉਣ ਅਤੇ ਦੇਖਣ ਲਈ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ)। ਵਿਕਲਪਕ ਤੌਰ 'ਤੇ, ਡਿਜ਼ਾਈਨ ਦੇ ਚੁਣੇ ਹੋਏ ਹਿੱਸਿਆਂ ਤੱਕ ਪਹੁੰਚ ਨੂੰ ਸਿਰਫ਼ ਉਨ੍ਹਾਂ ਭਾਗਾਂ ਤੱਕ ਪਹੁੰਚ ਨੂੰ ਰੋਕਣ ਲਈ ਲਾਕ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਸੁਵਿਧਾਜਨਕ ਹੋ ਸਕਦਾ ਹੈ ਜੇਕਰ ਡਿਜ਼ਾਈਨ ਦੇ ਸਿਰਫ਼ ਇੱਕ ਹਿੱਸੇ ਨੂੰ ਸੁਰੱਖਿਅਤ ਰੱਖਣ ਦੀ ਲੋੜ ਹੋਵੇ ਤਾਂ ਬਾਕੀ ਡਿਜ਼ਾਈਨ ਨੂੰ ਫੀਲਡ ਟੈਸਟਿੰਗ ਜਾਂ ਗਲਤੀ ਵਿਸ਼ਲੇਸ਼ਣ ਲਈ ਅਜੇ ਵੀ ਪਹੁੰਚਯੋਗ ਬਣਾਇਆ ਜਾ ਸਕੇ।

ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਤੁਲਨਾ ਚਾਰਟ
ਹੁਣ ਜਦੋਂ ਇੱਕ ਵਿਸਤ੍ਰਿਤ ਮੁੜ-ਵਿਚਾਰview ਤਿੰਨ ਮੁੱਖ ਇਨ-ਸਰਕਟ ਹਾਰਡਵੇਅਰ ਡੀਬੱਗ ਤਕਨੀਕਾਂ ਦਾ ਵਰਣਨ ਕੀਤਾ ਗਿਆ ਹੈ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 8 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, ਇੱਕ ਸੰਖੇਪ ਚਾਰਟ ਬਣਾਇਆ ਗਿਆ ਹੈ ਜੋ ਵੱਖ-ਵੱਖ ਫਾਇਦਿਆਂ ਦਾ ਵੇਰਵਾ ਦਿੰਦਾ ਹੈtages ਅਤੇ disadvantagਹਰੇਕ ਵਿਧੀ ਦੇ es। ਇਹ ਯਾਦ ਰੱਖਣਾ ਕਿ ਕੁਝ ਤਕਨੀਕਾਂ ਨੂੰ ਜੋੜ ਕੇ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ (ਲਾਈਵ ਪ੍ਰੋਬ ਅਤੇ ਇੰਟਰਨਲ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ (ILA), ਜਿਵੇਂ ਕਿ Synopsys Identify, ਉਦਾਹਰਣ ਵਜੋਂample), ਅਸੀਂ ਹਰੇਕ ਤਕਨੀਕ ਦੀਆਂ ਮੁੱਖ ਤਾਕਤਾਂ ਅਤੇ ਕਮਜ਼ੋਰੀਆਂ ਦੇਖ ਸਕਦੇ ਹਾਂ। ਇਨ-ਸਰਕਟ ਹਾਰਡਵੇਅਰ ਡੀਬੱਗ ਸਮਰੱਥਾਵਾਂ (ਲਾਈਵ ਪ੍ਰੋਬ, ਐਕਟਿਵ ਪ੍ਰੋਬ, ਅਤੇ ਮੈਮੋਰੀ ਡੀਬੱਗ—ਸਮੂਹਿਕ ਤੌਰ 'ਤੇ ਸਮਾਰਟਡੀਬੱਗ ਕਿਹਾ ਜਾਂਦਾ ਹੈ) ਦਾ ਸੰਗ੍ਰਹਿ, ਉਪਲਬਧ ਕੁੱਲ ਪ੍ਰੋਬਾਂ (ਇੱਕ ਲਾਲ ਚੱਕਰ) ਦੀ ਗਿਣਤੀ ਦੇ ਮਾਮਲੇ ਵਿੱਚ ਦੂਜੀਆਂ ਤਕਨੀਕਾਂ ਦੇ ਮੁਕਾਬਲੇ ਸਭ ਤੋਂ ਕਮਜ਼ੋਰ ਹਨ ਅਤੇ ਕੈਪਚਰ ਸਪੀਡ 'ਤੇ ਵਿਚਾਰ ਕੀਤੇ ਜਾਣ 'ਤੇ ਸਭ ਤੋਂ ਵਧੀਆ (ਪੀਲੇ ਚੱਕਰ) ਨਾਲੋਂ ਕਮਜ਼ੋਰ ਹਨ (ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣ ਤੇਜ਼ ਹੋ ਸਕਦੇ ਹਨ)।
ILA-ਅਧਾਰਿਤ ਤਕਨੀਕਾਂ, ਜਿਵੇਂ ਕਿ Synopsys Identify, ਦੂਜੀਆਂ ਤਕਨੀਕਾਂ ਦੇ ਮੁਕਾਬਲੇ ਅਤੇ ਜਦੋਂ FPGA ਸਰੋਤ ਲੋੜਾਂ 'ਤੇ ਵਿਚਾਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਸਭ ਤੋਂ ਕਮਜ਼ੋਰ ਹੁੰਦੀਆਂ ਹਨ। ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣ-ਅਧਾਰਿਤ ਤਕਨੀਕਾਂ ਲਾਗਤ, ਡਿਜ਼ਾਈਨ ਸਮੇਂ ਦੇ ਪ੍ਰਭਾਵ, ਅਤੇ ਪ੍ਰੋਬ ਮੂਵਮੈਂਟ ਓਵਰਹੈੱਡ (ਡਿਜ਼ਾਈਨ ਨੂੰ ਦੁਬਾਰਾ ਕੰਪਾਇਲ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਦੇ ਕਾਰਨ) ਦੇ ਨਾਲ ਕਈ ਵਿਚਾਰਾਂ ਦੇ ਮੁਕਾਬਲੇ ਸਭ ਤੋਂ ਕਮਜ਼ੋਰ ਹੁੰਦੀਆਂ ਹਨ। ਸ਼ਾਇਦ ਸਭ ਤੋਂ ਵਧੀਆ ਹੱਲ ਸਮਾਰਟਡੀਬੱਗ ਅਤੇ ਹੋਰ ਤਕਨੀਕਾਂ ਵਿੱਚੋਂ ਇੱਕ ਦਾ ਸੁਮੇਲ ਹੈ, ਤਾਂ ਜੋ ਸਮਾਰਟਡੀਬੱਗ ਦੇ ਚੈਨਲਾਂ ਦੀ ਕਮਜ਼ੋਰੀ ਨੂੰ ਘੱਟ ਕੀਤਾ ਜਾ ਸਕੇ ਅਤੇ ਪ੍ਰੋਬ ਪੁਆਇੰਟ ਮੂਵਮੈਂਟ ਡਿਸਐਡਵਾਨtagਹੋਰ ਤਕਨੀਕਾਂ ਦੇ es ਵੀ ਘਟਾ ਦਿੱਤੇ ਗਏ ਹਨ।

ਸਿਗਨਲ ਵਰਗੀਕਰਣ
ਕੁਝ ਸਭ ਤੋਂ ਆਮ ਕਿਸਮਾਂ ਦੇ ਸਿਗਨਲਾਂ ਵਿਚਕਾਰ ਇੱਕ ਲਾਭਦਾਇਕ ਅੰਤਰ ਬਣਾਇਆ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਇਹ ਡੀਬੱਗਿੰਗ ਪਹੁੰਚ ਦੀ ਯੋਜਨਾ ਬਣਾਉਣ ਵਿੱਚ ਮਦਦ ਕਰ ਸਕਦਾ ਹੈ। ਉਦਾਹਰਣ ਵਜੋਂampਜਾਂ, ਸਿਗਨਲ ਜੋ ਸਿਸਟਮ ਸਟਾਰਟ-ਅੱਪ ਤੋਂ ਇਲਾਵਾ ਹੋਰ ਨਹੀਂ ਬਦਲਦੇ, ਜਿਵੇਂ ਕਿ ਸਿਸਟਮ ਰੀਸੈਟ, ਬਲਾਕ ਰੀਸੈਟ ਜਾਂ ਸ਼ੁਰੂਆਤੀ ਰਜਿਸਟਰਾਂ ਨੂੰ ਸਥਿਰ ਸਿਗਨਲਾਂ ਵਜੋਂ ਸ਼੍ਰੇਣੀਬੱਧ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਸ ਕਿਸਮ ਦੇ ਸਿਗਨਲਾਂ ਨੂੰ ਇੱਕ ਸਹੂਲਤ ਦੁਆਰਾ ਸਭ ਤੋਂ ਕੁਸ਼ਲਤਾ ਨਾਲ ਐਕਸੈਸ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜੋ ਸਿਗਨਲ ਨੂੰ ਆਸਾਨੀ ਨਾਲ ਦੇਖ ਸਕਦਾ ਹੈ ਅਤੇ ਨਾਲ ਹੀ ਕੰਟਰੋਲ ਕਰ ਸਕਦਾ ਹੈ, ਬਿਨਾਂ ਇੱਕ ਲੰਬੇ ਰੀਕੰਪਾਈਲ ਚੱਕਰ ਦੀ ਲੋੜ ਦੇ। ਐਕਟਿਵ ਪ੍ਰੋਬ ਸਟੈਟਿਕ ਸਿਗਨਲਾਂ ਨੂੰ ਡੀਬੱਗ ਕਰਨ ਲਈ ਇੱਕ ਸ਼ਾਨਦਾਰ ਸਹੂਲਤ ਹੈ। ਇਸੇ ਤਰ੍ਹਾਂ, ਸਿਗਨਲ ਜੋ ਜ਼ਿਆਦਾ ਵਾਰ ਬਦਲਦੇ ਹਨ ਪਰ ਅਜੇ ਵੀ ਜ਼ਿਆਦਾਤਰ ਸਮੇਂ ਲਈ ਸਥਿਰ ਰਹਿੰਦੇ ਹਨ, ਨੂੰ ਸੂਡੋ-ਸਟੈਟਿਕ ਵਜੋਂ ਸ਼੍ਰੇਣੀਬੱਧ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਐਕਟਿਵ ਪ੍ਰੋਬ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਸਭ ਤੋਂ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਢੰਗ ਨਾਲ ਡੀਬੱਗ ਵੀ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਸਿਗਨਲ ਜੋ ਅਕਸਰ ਬਦਲਦੇ ਹਨ, ਜਿਵੇਂ ਕਿ ਘੜੀ ਦੇ ਸਿਗਨਲ, ਨੂੰ ਗਤੀਸ਼ੀਲ ਵਜੋਂ ਸ਼੍ਰੇਣੀਬੱਧ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਐਕਟਿਵ ਪ੍ਰੋਬ ਦੁਆਰਾ ਆਸਾਨੀ ਨਾਲ ਐਕਸੈਸ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾ। ਲਾਈਵ ਪ੍ਰੋਬ ਇਹਨਾਂ ਸਿਗਨਲਾਂ ਨੂੰ ਦੇਖਣ ਲਈ ਇੱਕ ਬਿਹਤਰ ਵਿਕਲਪ ਹੈ।

ਸਧਾਰਨ ਡੀਬੱਗ ਵਰਤੋਂ ਕੇਸ

ਹੁਣ ਜਦੋਂ ਸਾਨੂੰ ਵੱਖ-ਵੱਖ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਵਿਕਲਪਾਂ ਦੀ ਬਿਹਤਰ ਸਮਝ ਹੈ, ਆਓ ਇੱਕ ਸਧਾਰਨ ਡਿਜ਼ਾਈਨ ਉਦਾਹਰਣ 'ਤੇ ਨਜ਼ਰ ਮਾਰੀਏampਇਹ ਦੇਖਣ ਲਈ ਕਿ ਇਹ ਤਕਨੀਕਾਂ ਕਿਵੇਂ ਕੰਮ ਕਰਦੀਆਂ ਹਨ। ਚਿੱਤਰ 9, ਇੱਕ SmartFusion2 SoC FPGA ਡਿਵਾਈਸ ਵਿੱਚ ਇੱਕ ਸਧਾਰਨ FPGA ਡਿਜ਼ਾਈਨ ਦਿਖਾਉਂਦਾ ਹੈ। ਮਾਈਕ੍ਰੋਕੰਟਰੋਲਰ ਸਬਸਿਸਟਮ (MSS) ਨੂੰ CoreSF2Reset ਸਾਫਟ IP ਬਲਾਕ ਦੁਆਰਾ ਰੀਸੈਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਸ ਬਲਾਕ ਦੇ ਇਨਪੁਟ ਪਾਵਰ ਆਨ ਰੀਸੈਟ, ਇੱਕ ਯੂਜ਼ਰ ਫੈਬਰਿਕ ਰੀਸੈਟ, ਅਤੇ ਇੱਕ ਬਾਹਰੀ ਰੀਸੈਟ ਹਨ। ਆਉਟਪੁੱਟ ਯੂਜ਼ਰ ਫੈਬਰਿਕ ਲਈ ਇੱਕ ਰੀਸੈਟ, ਇੱਕ MSS ਰੀਸੈਟ, ਅਤੇ ਇੱਕ M3 ਰੀਸੈਟ ਹਨ। ਗਲਤੀ ਦੇ ਲੱਛਣ ਇਹ ਹਨ ਕਿ I/Os 'ਤੇ ਕੋਈ ਗਤੀਵਿਧੀ ਨਹੀਂ ਹੈ ਭਾਵੇਂ ਡਿਵਾਈਸ POR ਸਥਿਤੀ ਤੋਂ ਸਫਲਤਾਪੂਰਵਕ ਬਾਹਰ ਨਿਕਲ ਜਾਂਦੀ ਹੈ। ਇਸ ਗਲਤੀ ਨੂੰ ਡੀਬੱਗ ਕਰਨ ਲਈ ਤਿੰਨ ਵੱਖ-ਵੱਖ ਵਿਕਲਪ ਚਿੱਤਰ ਵਿੱਚ ਵੀ ਦਰਸਾਏ ਗਏ ਹਨ: ਨੀਲਾ ਬਾਕਸ (ਲੇਬਲ ਕੀਤਾ ETE) ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣ ਵਿਧੀ ਲਈ ਹੈ; ਹਰਾ ਬਾਕਸ (ਲੇਬਲ ਕੀਤਾ ILA) ਅੰਦਰੂਨੀ ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ ਵਿਧੀ ਲਈ ਹੈ; ਅਤੇ ਸੰਤਰੀ ਬਾਕਸ (ਲੇਬਲ ਕੀਤਾ AP) ਐਕਟਿਵ ਪ੍ਰੋਬ ਵਿਧੀ ਲਈ ਹੈ। ਅਸੀਂ ਮੰਨ ਲਵਾਂਗੇ ਕਿ ਗਲਤੀ ਦੇ ਸੰਭਾਵੀ ਮੂਲ ਕਾਰਨ CoreSF2Reset ਸਾਫਟ IP ਬਲਾਕ ਲਈ ਗਲਤ ਢੰਗ ਨਾਲ ਦਾਅਵਾ ਕੀਤੇ ਰੀਸੈਟ ਇਨਪੁਟ ਹਨ।

ਆਓ ਹੁਣ ਪਹਿਲਾਂ ਦੱਸੇ ਗਏ ਤਿੰਨ ਇਨ-ਸਰਕਟ ਤਰੀਕਿਆਂ ਲਈ ਡੀਬੱਗ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਵੇਖੀਏ।

ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣ
ਇਸ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ, ਇਹ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ ਕਿ ਟੈਸਟ ਉਪਕਰਣ ਉਪਲਬਧ ਹੈ ਅਤੇ ਉੱਚ ਤਰਜੀਹ ਵਾਲੇ ਪ੍ਰੋਜੈਕਟ ਦੁਆਰਾ ਨਹੀਂ ਵਰਤਿਆ ਜਾ ਰਿਹਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਪਹਿਲਾਂ ਤੋਂ ਯੋਜਨਾ ਬਣਾਉਣਾ ਮਹੱਤਵਪੂਰਨ ਹੈ ਤਾਂ ਜੋ ਕੁਝ FPGA I/O ਉਪਲਬਧ ਹੋਣ ਅਤੇ ਟੈਸਟ ਉਪਕਰਣਾਂ ਨਾਲ ਆਸਾਨੀ ਨਾਲ ਜੁੜ ਸਕਣ। ਸਾਬਕਾ ਲਈ PCB 'ਤੇ ਇੱਕ ਹੈਡਰ ਹੋਣਾample, ਬਹੁਤ ਮਦਦਗਾਰ ਹੋਵੇਗਾ ਅਤੇ ਜਾਂਚ ਦੌਰਾਨ 'ਸੰਭਾਵਿਤ ਸ਼ੱਕੀ' ਜਾਂ ਪਿੰਨਾਂ ਦੀ ਸੰਭਾਵੀ ਸ਼ਾਰਟਿੰਗ ਦੀ ਪਛਾਣ ਕਰਨ ਅਤੇ ਉਹਨਾਂ ਨਾਲ ਜੁੜਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਵਿੱਚ ਬਿਤਾਏ ਸਮੇਂ ਨੂੰ ਘੱਟ ਕਰੇਗਾ। ਡਿਜ਼ਾਈਨ ਨੂੰ ਉਹਨਾਂ ਸਿਗਨਲਾਂ ਦੀ ਚੋਣ ਕਰਨ ਲਈ ਦੁਬਾਰਾ ਕੰਪਾਇਲ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਹੋਏਗੀ ਜਿਨ੍ਹਾਂ ਦੀ ਅਸੀਂ ਜਾਂਚ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹਾਂ। ਉਮੀਦ ਹੈ, ਅਸੀਂ 'ਪਿਆਜ਼ ਨੂੰ ਵਾਪਸ ਛਿੱਲ ਰਹੇ' ਨਹੀਂ ਹੋਵਾਂਗੇ ਅਤੇ ਹੋਰ ਜਾਂਚ ਲਈ ਵਾਧੂ ਸਿਗਨਲਾਂ ਦੀ ਚੋਣ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਹੋਏਗੀ, ਕਿਉਂਕਿ ਅਕਸਰ ਸਾਡੀ ਸ਼ੁਰੂਆਤੀ ਜਾਂਚ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਹੋਰ ਸਵਾਲ ਹੁੰਦੇ ਹਨ। ਕਿਸੇ ਵੀ ਸਥਿਤੀ ਵਿੱਚ, ਰੀਕੰਪਾਈਲ ਅਤੇ ਰੀਪ੍ਰੋਗਰਾਮਿੰਗ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਕਾਫ਼ੀ ਸਮਾਂ ਲੱਗ ਸਕਦਾ ਹੈ, ਅਤੇ ਜੇਕਰ ਇਹ ਸਮੇਂ ਦੀ ਉਲੰਘਣਾ ਦਾ ਨਤੀਜਾ ਦਿੰਦੀ ਹੈ ਤਾਂ ਇੱਕ ਰੀਡਿਜ਼ਾਈਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ (ਅਸੀਂ ਸਾਰੇ ਇਸ ਗੱਲ ਤੋਂ ਜਾਣੂ ਹਾਂ ਕਿ ਟਾਈਮਿੰਗ ਕਲੋਜ਼ਰ ਮੁੱਦਿਆਂ ਨੂੰ ਹੱਲ ਕਰਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਿੰਨੀ ਨਿਰਾਸ਼ਾਜਨਕ ਹੋ ਸਕਦੀ ਹੈ, ਖਾਸ ਕਰਕੇ, ਜਦੋਂ ਤੁਸੀਂ ਡਿਜ਼ਾਈਨ ਬੱਗ ਲੱਭਣ ਲਈ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਬਦਲਾਅ ਕਰ ਰਹੇ ਹੋ - ਪੂਰੀ ਪ੍ਰਕਿਰਿਆ ਮਿੰਟਾਂ ਤੋਂ ਘੰਟਿਆਂ ਤੱਕ ਲੱਗ ਸਕਦੀ ਹੈ)! ਇਹ ਯਾਦ ਰੱਖਣਾ ਵੀ ਮਹੱਤਵਪੂਰਨ ਹੈ ਕਿ ਜੇਕਰ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਕੋਈ ਮੁਫਤ ਉਪਭੋਗਤਾ I/O ਨਹੀਂ ਹੈ, ਤਾਂ ਇਸ ਵਿਧੀ ਨੂੰ ਲਾਗੂ ਨਹੀਂ ਕੀਤਾ ਜਾ ਸਕਦਾ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਇਹ ਵਿਧੀ ਡਿਜ਼ਾਈਨ ਲਈ ਢਾਂਚਾਗਤ ਤੌਰ 'ਤੇ ਦਖਲਅੰਦਾਜ਼ੀ ਹੈ - ਅਤੇ ਸਮੇਂ ਨਾਲ ਸਬੰਧਤ ਬੱਗ ਦੁਹਰਾਓ ਦੇ ਵਿਚਕਾਰ ਅਲੋਪ ਹੋ ਸਕਦੇ ਹਨ ਜਾਂ ਦੁਬਾਰਾ ਪ੍ਰਗਟ ਹੋ ਸਕਦੇ ਹਨ।

ਅੰਦਰੂਨੀ ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ
ਇਸ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ, ILA ਨੂੰ ਫੈਬਰਿਕ ਸਰੋਤਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਪਾਇਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਫਿਰ ਇਸਨੂੰ ਦੁਬਾਰਾ ਕੰਪਾਈਲ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। ਧਿਆਨ ਦਿਓ ਕਿ ਜੇਕਰ ILA ਪਹਿਲਾਂ ਹੀ ਇੰਸਟੈਂਟੀਏਟ ਕੀਤਾ ਗਿਆ ਹੈ, ਤਾਂ ਅਸੀਂ ਜਿਨ੍ਹਾਂ ਸਿਗਨਲਾਂ ਦੀ ਜਾਂਚ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹਾਂ, ਉਹ ਇੰਸਟ੍ਰੂਮੈਂਟਡ ਨਹੀਂ ਹੋ ਸਕਦੇ ਹਨ, ਜਿਸ ਲਈ ਦੁਬਾਰਾ ਕੰਪਾਈਲ ਕਰਨ ਦੀ ਵੀ ਲੋੜ ਹੋਵੇਗੀ। ਇਸ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਅਸਲ ਡਿਜ਼ਾਈਨ ਨੂੰ ਬਦਲਣ ਅਤੇ ਸਮੇਂ ਦੀਆਂ ਸੀਮਾਵਾਂ ਦੀ ਉਲੰਘਣਾ ਦਾ ਜੋਖਮ ਹੁੰਦਾ ਹੈ। ਜੇਕਰ ਸਮਾਂ ਪੂਰਾ ਹੋ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਡਿਜ਼ਾਈਨ ਨੂੰ ਦੁਬਾਰਾ ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਅਤੇ ਦੁਬਾਰਾ ਸ਼ੁਰੂ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਜੇਕਰ ਮੁੜ ਕੰਪਾਈਲ ਕਰਨ ਦਾ ਸਮਾਂ ਲੰਬਾ ਹੋਵੇ ਅਤੇ ਕਈ ਪਾਸਾਂ ਦੀ ਲੋੜ ਹੋਵੇ ਤਾਂ ਇਸ ਪੂਰੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਕਈ ਮਿੰਟ ਜਾਂ ਘੰਟੇ ਵੀ ਲੱਗ ਸਕਦੇ ਹਨ। ਇਹ ਪਹੁੰਚ ਢਾਂਚਾਗਤ ਤੌਰ 'ਤੇ ਦਖਲਅੰਦਾਜ਼ੀ ਵਾਲੀ ਹੈ ਅਤੇ ਉਪਰੋਕਤ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ ਦੱਸੀਆਂ ਗਈਆਂ ਸਮੱਸਿਆਵਾਂ ਵਰਗੀਆਂ ਹੋ ਸਕਦੀਆਂ ਹਨ।

ਐਕਟਿਵ ਪੜਤਾਲ
ਇਸ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਐਕਟਿਵ ਪ੍ਰੋਬ ਨੂੰ ਵੱਖ-ਵੱਖ ਰੀਸੈਟ ਸਿਗਨਲਾਂ ਦੇ ਸਰੋਤ ਵੱਲ ਇਸ਼ਾਰਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜੋ ਸਾਰੇ ਰਜਿਸਟਰ ਆਉਟਪੁੱਟ ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਕੀਤੇ ਜਾਂਦੇ ਹਨ (ਜਿਵੇਂ ਕਿ ਕਿਸੇ ਵੀ ਚੰਗੇ ਡਿਜੀਟਲ ਡਿਜ਼ਾਈਨ ਅਭਿਆਸ ਵਿੱਚ ਆਮ ਹੁੰਦਾ ਹੈ)। ਸਿਗਨਲਾਂ ਨੂੰ ਇੱਕ-ਇੱਕ ਕਰਕੇ ਚੁਣਿਆ ਜਾਂਦਾ ਹੈ, ਹੇਠਾਂ ਚਿੱਤਰ 10 ਵਿੱਚ ਦਿਖਾਏ ਗਏ ਐਕਟਿਵ ਪ੍ਰੋਬ ਮੀਨੂ ਤੋਂ। ਚੁਣੇ ਹੋਏ ਸਿਗਨਲ ਮੁੱਲ ਪੜ੍ਹੇ ਜਾ ਸਕਦੇ ਹਨ ਅਤੇ ਐਕਟਿਵ ਪ੍ਰੋਬ ਡੇਟਾ ਵਿੰਡੋ 'ਤੇ ਪ੍ਰਦਰਸ਼ਿਤ ਕੀਤੇ ਜਾਂਦੇ ਹਨ। ਕੋਈ ਵੀ ਗਲਤ-ਦਾਅਵਾ ਆਸਾਨੀ ਨਾਲ ਪਛਾਣਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਟੈਸਟ ਡਿਵਾਈਸ ਨੂੰ ਦੁਬਾਰਾ ਕੰਪਾਇਲ ਅਤੇ ਰੀਪ੍ਰੋਗਰਾਮ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਤੋਂ ਬਿਨਾਂ ਤੁਰੰਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਇਹ ਢਾਂਚਾਗਤ ਜਾਂ ਪ੍ਰਕਿਰਿਆਤਮਕ ਤੌਰ 'ਤੇ ਦਖਲਅੰਦਾਜ਼ੀ ਨਹੀਂ ਹੈ। ਪੂਰੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਸਿਰਫ ਕੁਝ ਸਕਿੰਟ ਲੱਗਦੇ ਹਨ। ਇਹ ਵਿਧੀ ਨਿਯੰਤਰਣਯੋਗਤਾ (ਅਸਿੰਕ੍ਰੋਨਸਲੀ ਮੁੱਲਾਂ ਨੂੰ ਬਦਲਣਾ) ਵੀ ਬਣਾ ਸਕਦੀ ਹੈ ਜਿਸਦੀ ਹੋਰ ਦੋ ਵਿਧੀਆਂ ਇਜਾਜ਼ਤ ਨਹੀਂ ਦੇਣਗੀਆਂ। ਇਸ ਖਾਸ ਉਦਾਹਰਣ ਵਿੱਚample, ਇੱਕ ਰਜਿਸਟਰ ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਰੀਸੈਟ ਸਿਗਨਲ ਦੀ ਆਸਾਨੀ ਨਾਲ ਜਾਂਚ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ ਅਤੇ ਇਸਨੂੰ ਸਰਗਰਮ ਸਥਿਤੀ ਵਿੱਚ ਰੱਖਿਆ ਜਾ ਸਕਦਾ ਹੈ।

ਰੀਸੈਟ ਸਿਗਨਲ ਦੀ ਪਲ-ਪਲ ਟੌਗਲਿੰਗ ਰਜਿਸਟਰ ਨੂੰ ਅਸਿੰਕ੍ਰੋਨਸਲੀ ਹੇਰਾਫੇਰੀ ਕਰਕੇ ਬਾਕੀ ਸਿਗਨਲਾਂ ਨੂੰ ਤਿਆਰ ਕਰਕੇ ਪ੍ਰਾਪਤ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ।

ਵਧੇਰੇ ਗੁੰਝਲਦਾਰ ਡੀਬੱਗ ਵਰਤੋਂ ਕੇਸ
ਉਪਰੋਕਤ ਡਿਜ਼ਾਈਨ ਬਹੁਤ ਸਰਲ ਸੀ ਅਤੇ ਦੱਸੇ ਗਏ ਡਿਜ਼ਾਈਨ ਤਕਨੀਕਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੀ ਜਾਣ-ਪਛਾਣ ਵਜੋਂ ਉਪਯੋਗੀ ਹੈ, ਪਰ ਇੱਕ ਹੋਰ ਗੁੰਝਲਦਾਰ ਉਦਾਹਰਣample ਹੋਰ ਵੀ ਸਪਸ਼ਟ ਹੋ ਸਕਦਾ ਹੈ। ਕਈ ਵਾਰ ਦਿਲਚਸਪੀ ਦਾ ਸੰਕੇਤ ਇੱਕ ਸਥਿਰ ਸੰਕੇਤ ਨਹੀਂ ਹੁੰਦਾ ਜਿਵੇਂ ਕਿ ਇਹ ਸਾਡੇ ਸਧਾਰਨ ਸਾਬਕਾ ਵਿੱਚ ਸੀ।ample ਪਰ ਗਤੀਸ਼ੀਲ ਹੈ। ਇੱਕ ਆਮ ਗਤੀਸ਼ੀਲ ਸਿਗਨਲ ਇੱਕ ਵਿਚਕਾਰਲੀ ਘੜੀ ਹੈ, ਸ਼ਾਇਦ ਇੱਕ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸ ਲਈ ਹੈਂਡਸ਼ੇਕ ਦੇ ਸਮੇਂ ਲਈ ਵਰਤੀ ਜਾਂਦੀ ਹੈ। ਚਿੱਤਰ 11 ਉਪਭੋਗਤਾ ਸਾਫਟ ਆਈਪੀ ਕੋਰ ਦੇ ਨਾਲ ਅਜਿਹੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ, ਇਸ ਸਥਿਤੀ ਵਿੱਚ, ਸਿਸਟਮ ਏਪੀਬੀ ਬੱਸ ਨਾਲ ਜੁੜਿਆ ਇੱਕ ਕਸਟਮ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸ। ਗਲਤੀਆਂ ਦੇ ਲੱਛਣ ਇਹ ਹਨ ਕਿ ਉਪਭੋਗਤਾਵਾਂ ਦੇ ਕਸਟਮ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸ 'ਤੇ ਕੋਈ ਗਤੀਵਿਧੀ ਨਹੀਂ ਹੈ, ਅਤੇ ਜਦੋਂ ਇੱਕ ਏਪੀਬੀ ਬੱਸ ਮਾਸਟਰ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸ ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਲਈ ਇੱਕ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਜਾਰੀ ਕਰਦਾ ਹੈ ਤਾਂ ਇਹ ਇੱਕ ਅਪਵਾਦ ਸਥਿਤੀ ਵਿੱਚ ਚਲਾ ਜਾਂਦਾ ਹੈ ਜੋ ਇੱਕ ਗਲਤ ਹੈਂਡਸ਼ੇਕ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਇਹ ਸਥਿਤੀਆਂ ਇੱਕ ਸਥਿਰ ਕਾਰਨ ਨੂੰ ਰੱਦ ਕਰਦੀਆਂ ਜਾਪਦੀਆਂ ਹਨ, ਜਿਵੇਂ ਕਿ ਇੱਕ ਗਲਤ ਰੀਸੈਟ ਸਿਗਨਲ, ਕਿਉਂਕਿ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਸਟੇਟ ਮਸ਼ੀਨ ਉਮੀਦ ਕੀਤੀ ਗਈ ਦਰ 'ਤੇ ਕੰਮ ਨਹੀਂ ਕਰ ਰਹੀ ਜਾਪਦੀ ਹੈ ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਅਪਵਾਦ ਦਾ ਕਾਰਨ ਬਣਦੀ ਹੈ। ਮੂਲ ਕਾਰਨ ਉਪਭੋਗਤਾ ਆਈਪੀ ਕੋਰ ਦੇ ਅੰਦਰ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਜਨਰੇਟਰ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ।

ਜੇਕਰ ਇਹ ਸਹੀ ਬਾਰੰਬਾਰਤਾ 'ਤੇ ਨਹੀਂ ਚੱਲ ਰਿਹਾ ਹੈ ਤਾਂ ਦੱਸੀਆਂ ਗਈਆਂ ਗਲਤੀਆਂ ਹੋਣਗੀਆਂ।

ਇਸ ਸਥਿਤੀ ਵਿੱਚ ਇਹ ਸ਼ਾਇਦ ਇੱਕ ਬਿਹਤਰ ਰਣਨੀਤੀ ਹੈ ਕਿ ਐਕਟਿਵ ਪ੍ਰੋਬ ਪਹੁੰਚ ਨੂੰ ਲਾਈਵ ਪ੍ਰੋਬ ਨਾਲ ਬਦਲਿਆ ਜਾਵੇ। ਇਹ ਉਪਰੋਕਤ ਚਿੱਤਰ ਵਿੱਚ ਸੰਤਰੀ ਰੰਗ ਦੇ LP ਬਾਕਸ ਦੁਆਰਾ ਦਰਸਾਇਆ ਗਿਆ ਹੈ, ਜੋ ਕਿ J ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ।TAG ਪੜਤਾਲ ਸਰੋਤ ਚੋਣ ਲਈ ਸਿਗਨਲ।

ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣ
ਇਸ ਮਾਮਲੇ ਲਈ, ਵਿਧੀ ਪਹਿਲਾਂ ਦੱਸੇ ਗਏ ਸਧਾਰਨ ਉਦਾਹਰਣ ਦੇ ਬਹੁਤ ਸਮਾਨ ਹੈ।ample. ਯੂਜ਼ਰ ਕਲਾਕ ਸਿਗਨਲ ਨੂੰ ਟੈਸਟ ਪੁਆਇੰਟ (ਉਮੀਦ ਹੈ ਕਿ ਹੈਡਰ 'ਤੇ) 'ਤੇ ਲਿਆਂਦਾ ਗਿਆ ਹੈ ਅਤੇ ਇੱਕ ਸਮਾਂ ਲੈਣ ਵਾਲਾ ਰੀਕੰਪਾਈਲ ਦੀ ਲੋੜ ਹੈ। ਇਹ ਇੱਕ ਰੈਫਰੈਂਸ ਸਿਗਨਲ ਲਿਆਉਣਾ ਵੀ ਮਦਦਗਾਰ ਹੋ ਸਕਦਾ ਹੈ, ਸ਼ਾਇਦ ਇੱਕ ਸਿਸਟਮ ਕਲਾਕ ਜੋ ਤੁਲਨਾ ਸਿਗਨਲ ਵਜੋਂ ਯੂਜ਼ਰ IP ਨੂੰ ਘੜੀ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਸਾਨੂੰ ਦੁਬਾਰਾ ਦੁਬਾਰਾ ਕੰਪਾਈਲ ਕਰਨ ਅਤੇ ਦੁਬਾਰਾ ਪ੍ਰੋਗਰਾਮ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਦਾ ਸਾਹਮਣਾ ਕਰਨਾ ਪਵੇਗਾ ਤਾਂ ਜੋ ਪੂਰੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਕਾਫ਼ੀ ਸਮਾਂ ਲੱਗ ਸਕੇ।

ਅੰਦਰੂਨੀ ਤਰਕ ਵਿਸ਼ਲੇਸ਼ਕ
ਇਹ ਮਾਮਲਾ ਸਧਾਰਨ ਸਾਬਕਾ ਨਾਲ ਬਹੁਤ ਮਿਲਦਾ ਜੁਲਦਾ ਹੈ।ample. ILA ਨੂੰ ਪਾਉਣਾ ਚਾਹੀਦਾ ਹੈ, ਜਾਂ ਲੋੜੀਂਦਾ ਸਿਗਨਲ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਇੱਕ ਰੀਕੰਪਾਈਲ ਅਤੇ ਰੀਪ੍ਰੋਗਰਾਮ ਚੱਕਰ ਨੂੰ ਚਲਾਇਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਪਹਿਲਾਂ ਦੱਸੇ ਗਏ ਸਾਰੇ ਮੁੱਦੇ ਅਜੇ ਵੀ ਇੱਕ ਮਹੱਤਵਪੂਰਨ ਡੀਬੱਗ ਚੱਕਰ ਸਮੇਂ ਦੇ ਨਤੀਜੇ ਵਜੋਂ ਹੁੰਦੇ ਹਨ। ਹਾਲਾਂਕਿ, ਇੱਕ ਵਾਧੂ ਜਟਿਲਤਾ ਹੈ। ILA ਨੂੰ ਚਲਾਉਣ ਵਾਲੀ ਘੜੀ ਸਮਕਾਲੀ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ, ਅਤੇ ਆਦਰਸ਼ਕ ਤੌਰ 'ਤੇ ਉਪਭੋਗਤਾ ਸਾਫਟ IP ਕੋਰ ਤੋਂ ਦੇਖੇ ਜਾਣ ਵਾਲੇ ਘੜੀ ਦੇ ਸੰਬੰਧ ਵਿੱਚ ਬਹੁਤ ਤੇਜ਼ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ। ਜੇਕਰ ਇਹ ਘੜੀਆਂ ਅਸਿੰਕ੍ਰੋਨਸ ਹਨ, ਜਾਂ ਸਹੀ ਸਮਾਂ ਸਬੰਧ ਨਹੀਂ ਹਨ, ਤਾਂ ਡੇਟਾ ਕੈਪਚਰ ਅਣਪਛਾਤਾ ਹੋਵੇਗਾ ਅਤੇ ਡੀਬੱਗ ਪ੍ਰਕਿਰਿਆ ਲਈ ਉਲਝਣ ਦਾ ਇੱਕ ਸੰਭਾਵੀ ਸਰੋਤ ਹੋਵੇਗਾ।
ਧਿਆਨ ਦਿਓ ਕਿ ਜੇਕਰ ਯੂਜ਼ਰ ਸਾਫਟ ਆਈਪੀ ਘੜੀ ਚਿੱਪ 'ਤੇ ਤਿਆਰ ਨਹੀਂ ਕੀਤੀ ਜਾਂਦੀ (ਸ਼ਾਇਦ ਇਹ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸ ਤੋਂ ਪ੍ਰਾਪਤ ਕੀਤੀ ਗਈ ਹੈ) ਤਾਂ ਡਿਜ਼ਾਈਨਰ ਨੂੰ ਵਾਧੂ ਸਰੋਤਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇੱਕ ਤੇਜ਼ ILA ਘੜੀ ਤਿਆਰ ਕਰਨ ਲਈ ਇੱਕ ਘੜੀ ਮੋਡੀਊਲ ਜੋੜਨ ਦੀ ਲੋੜ ਹੋ ਸਕਦੀ ਹੈ ਅਤੇ ਸੰਭਵ ਤੌਰ 'ਤੇ ਸਮੇਂ ਦੀ ਉਲੰਘਣਾ ਪੈਦਾ ਕਰ ਸਕਦੀ ਹੈ।

ਲਾਈਵ ਪੜਤਾਲ
ਇਸ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ, ਲਾਈਵ ਪ੍ਰੋਬ ਨੂੰ ਉਪਭੋਗਤਾ ਘੜੀ ਦੇ ਸਰੋਤ ਅਤੇ ਇੱਕ ਰਜਿਸਟਰ ਤੋਂ ਕਿਸੇ ਹੋਰ ਘੜੀ ਸਰੋਤ ਵੱਲ ਤੇਜ਼ੀ ਨਾਲ ਇਸ਼ਾਰਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਤਾਂ ਜੋ ਗਲਤੀ ਦੇ ਮੂਲ ਕਾਰਨ ਦਾ ਪਤਾ ਲਗਾਇਆ ਜਾ ਸਕੇ। ਲਾਈਵ ਪ੍ਰੋਬ ਚੁਣੇ ਹੋਏ ਸਿਗਨਲ ਆਉਟਪੁੱਟ ਨੂੰ ਅਸਲ ਸਮੇਂ ਵਿੱਚ ਦਿਖਾਏਗਾ ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਸਿਗਨਲਾਂ ਵਿਚਕਾਰ ਕਿਸੇ ਵੀ ਸਮੇਂ ਦੇ ਸਬੰਧ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨਾ ਬਹੁਤ ਆਸਾਨ ਹੈ। ਪੂਰੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਸਿਰਫ਼ ਕੁਝ ਸਕਿੰਟ ਲੱਗਦੇ ਹਨ।

ਸੀਰੀਅਲ ਇੰਟਰਫੇਸਾਂ ਲਈ ਹੋਰ ਡੀਬੱਗ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ
ਇਹ ਦੱਸਣਾ ਵੀ ਮਹੱਤਵਪੂਰਨ ਹੈ ਕਿ SmartFusion2 SoC FPGA ਅਤੇ IGLOO2 FPGA ਡਿਵਾਈਸਾਂ ਵਿੱਚ ਬਹੁਤ ਸਾਰੀਆਂ ਵਾਧੂ ਡੀਬੱਗ ਸਮਰੱਥਾਵਾਂ ਹਨ ਜੋ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸਾਂ 'ਤੇ ਵਰਤੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ, ਜਿਵੇਂ ਕਿ ਪਿਛਲੇ ਸਾਬਕਾ ਵਿੱਚ।ampਇੱਕ ਡਿਜ਼ਾਈਨ ਜਿੱਥੇ ਗਲਤੀਆਂ ਹੋਰ ਵੀ ਗੁੰਝਲਦਾਰ ਹੁੰਦੀਆਂ ਹਨ। SERDES ਡੀਬੱਗ, ਉਦਾਹਰਣ ਵਜੋਂample, ਸਮਰਪਿਤ ਹਾਈ-ਸਪੀਡ ਸੀਰੀਅਲ ਇੰਟਰਫੇਸਾਂ ਲਈ ਖਾਸ ਡੀਬੱਗ ਸਮਰੱਥਾਵਾਂ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। SERDES ਡੀਬੱਗ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਵਿੱਚੋਂ ਕੁਝ ਵਿੱਚ PMA ਟੈਸਟ ਸਹਾਇਤਾ (ਜਿਵੇਂ ਕਿ PRBS ਪੈਟਰਨ ਜਨਰੇਸ਼ਨ ਅਤੇ ਲੂਪਬੈਕ ਟੈਸਟਿੰਗ) ਰਜਿਸਟਰ-ਪੱਧਰ ਦੀ ਪੁਨਰਗਠਨ ਦੇ ਨਾਲ ਮਲਟੀਪਲ SERDES ਟੈਸਟ ਸੰਰਚਨਾਵਾਂ ਲਈ ਸਮਰਥਨ ਸ਼ਾਮਲ ਹੈ ਤਾਂ ਜੋ ਸੰਰਚਨਾ ਤਬਦੀਲੀਆਂ ਕਰਨ ਲਈ ਪੂਰੇ ਡਿਜ਼ਾਈਨ ਪ੍ਰਵਾਹ ਦੀ ਵਰਤੋਂ ਤੋਂ ਬਚਿਆ ਜਾ ਸਕੇ, ਅਤੇ ਟੈਕਸਟ ਰਿਪੋਰਟਾਂ ਜੋ ਸੰਰਚਿਤ ਪ੍ਰੋਟੋਕੋਲ, SERDES ਸੰਰਚਨਾ ਰਜਿਸਟਰ, ਅਤੇ ਲੇਨ ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਦਿਖਾਉਂਦੀਆਂ ਹਨ। ਇਹ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ SERDES ਡੀਬੱਗ ਨੂੰ ਬਹੁਤ ਸੌਖਾ ਬਣਾਉਂਦੀਆਂ ਹਨ ਅਤੇ ਗੁੰਝਲਦਾਰ ਸਰਕਟਾਂ ਦੀ ਡੀਬੱਗਿੰਗ ਨੂੰ ਹੋਰ ਤੇਜ਼ ਕਰਨ ਲਈ ਲਾਈਵ ਪ੍ਰੋਬ ਅਤੇ ਐਕਟਿਵ ਪ੍ਰੋਬ ਦੇ ਨਾਲ ਜੋੜ ਕੇ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ।
ਪਹਿਲਾਂ ਦੱਸੇ ਗਏ ਮੈਮੋਰੀ ਡੀਬੱਗ ਟੂਲ ਨੂੰ ਸਪੀਡ ਟੈਸਟਿੰਗ ਲਈ SERDES ਡੀਬੱਗ ਦੇ ਨਾਲ ਜੋੜ ਕੇ ਵੀ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਕਿਉਂਕਿ ਮੈਮੋਰੀ ਬਫਰਾਂ ਨੂੰ ਮੈਮੋਰੀ ਡੀਬੱਗ ਨਾਲ ਜਲਦੀ ਅਤੇ ਆਸਾਨੀ ਨਾਲ ਨਿਰੀਖਣ ਅਤੇ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਇਸ ਲਈ 'ਟੈਸਟ ਪੈਕੇਟ' ਤੇਜ਼ੀ ਨਾਲ ਬਣਾਉਣਾ ਅਤੇ ਲੂਪਬੈਕ ਜਾਂ ਇੰਟਰ-ਸਿਸਟਮ ਸੰਚਾਰ ਨਤੀਜਿਆਂ ਨੂੰ ਦੇਖਣਾ ਸੰਭਵ ਹੈ। ਡਿਜ਼ਾਈਨਰ ਇਹਨਾਂ ਸਮਰੱਥਾਵਾਂ ਦਾ ਲਾਭ ਉਠਾ ਸਕਦਾ ਹੈ ਅਤੇ ਇਸ ਤਰ੍ਹਾਂ ਵਿਸ਼ੇਸ਼ 'ਟੈਸਟ ਹਾਰਨੇਸ' ਦੀ ਜ਼ਰੂਰਤ ਨੂੰ ਘੱਟ ਕਰ ਸਕਦਾ ਹੈ ਜੋ ਵਾਧੂ FPGA ਫੈਬਰਿਕ ਦੀ ਖਪਤ ਕਰਦੇ ਹਨ ਅਤੇ ਇਹ ਚਿੱਪ ਟਾਈਮਿੰਗ ਨੂੰ ਪ੍ਰਭਾਵਤ ਕਰ ਸਕਦਾ ਹੈ।

ਸਿੱਟਾ
ਇਸ ਪੇਪਰ ਵਿੱਚ FPGAs ਅਤੇ SoC FPGAs ਲਈ ਇਨ-ਸਰਕਟ ਡੀਬੱਗ ਨੂੰ ਲਾਗੂ ਕਰਨ ਲਈ ਕਈ ਵੱਖ-ਵੱਖ ਤਰੀਕਿਆਂ ਦਾ ਵਿਸਥਾਰ ਵਿੱਚ ਵਰਣਨ ਕੀਤਾ ਗਿਆ ਹੈ - ਇੱਕ ਏਕੀਕ੍ਰਿਤ ਲਾਜਿਕ ਐਨਾਲਾਈਜ਼ਰ ਦੀ ਵਰਤੋਂ, ਬਾਹਰੀ ਟੈਸਟ ਉਪਕਰਣਾਂ ਦੀ ਵਰਤੋਂ, ਅਤੇ FPGA ਫੈਬਰਿਕ ਵਿੱਚ ਏਕੀਕ੍ਰਿਤ ਸਮਰਪਿਤ ਪ੍ਰੋਬ ਸਰਕਟਾਂ ਦੀ ਵਰਤੋਂ। ਸਮਾਰਟਫਿਊਜ਼ਨ2 SoC FPGA ਅਤੇ IGLOO2 FPGA ਡਿਵਾਈਸਾਂ 'ਤੇ ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੁਆਰਾ ਪੇਸ਼ ਕੀਤੇ ਗਏ ਐਕਟਿਵ ਪ੍ਰੋਬ ਅਤੇ ਲਾਈਵ ਪ੍ਰੋਬ ਵਰਗੇ ਵਿਸ਼ੇਸ਼ ਅਤੇ ਸਮਰਪਿਤ ਪ੍ਰੋਬ ਸਰਕਟਾਂ ਨੂੰ ਜੋੜਨਾ, ਡੀਬੱਗ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਕਾਫ਼ੀ ਤੇਜ਼ ਅਤੇ ਸਰਲ ਬਣਾਉਂਦਾ ਦਿਖਾਇਆ ਗਿਆ ਸੀ। ਅੰਦਰੂਨੀ ਸਿਗਨਲਾਂ ਦੀ ਚੋਣ ਨੂੰ ਤੇਜ਼ੀ ਨਾਲ ਸੋਧਣ ਦੀ ਯੋਗਤਾ (ਬਹੁਤ ਸਮਾਂ ਲੈਣ ਵਾਲੇ ਰੀਕੰਪਾਈਲ ਅਤੇ ਰੀ-ਪ੍ਰੋਗਰਾਮ ਚੱਕਰ ਨੂੰ ਚਲਾਉਣ ਦੀ ਜ਼ਰੂਰਤ ਤੋਂ ਬਿਨਾਂ), ਅਤੇ ਅੰਦਰੂਨੀ ਸਿਗਨਲਾਂ ਦੀ ਜਾਂਚ ਕਰਨ ਦੀ ਯੋਗਤਾ (FPGA ਫੈਬਰਿਕ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਤੋਂ ਬਿਨਾਂ ਅਤੇ ਸੰਭਾਵੀ ਤੌਰ 'ਤੇ ਸਮੇਂ ਦੀ ਉਲੰਘਣਾ ਨੂੰ ਪੇਸ਼ ਕਰਨ ਦੀ ਜ਼ਰੂਰਤ ਤੋਂ ਬਿਨਾਂ) ਨੂੰ ਮੁੱਖ ਫਾਇਦਾ ਦਿਖਾਇਆ ਗਿਆ ਸੀ।tagFPGA ਡਿਜ਼ਾਈਨਾਂ ਨੂੰ ਡੀਬੱਗ ਕਰਦੇ ਸਮੇਂ es। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਕਈ ਵਿਧੀਆਂ ਦੀ ਵਰਤੋਂ, ਜੋ ਇੱਕ ਹੋਰ ਵੀ ਵਿਆਪਕ ਡੀਬੱਗ ਸਮਰੱਥਾ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ ਇਕੱਠੇ ਕੰਮ ਕਰ ਸਕਦੀਆਂ ਹਨ, ਦਾ ਵਰਣਨ ਕੀਤਾ ਗਿਆ ਸੀ। ਅੰਤ ਵਿੱਚ, ਦੋ ਸਾਬਕਾampਦੱਸੇ ਗਏ ਤਰੀਕਿਆਂ ਵਿਚਕਾਰ ਵਪਾਰ-ਬੰਦ ਨੂੰ ਦਰਸਾਉਣ ਲਈ ਡੀਬੱਗ ਵਰਤੋਂ ਦੇ ਮਾਮਲੇ ਦਿੱਤੇ ਗਏ ਸਨ।

ਹੋਰ ਜਾਣਨ ਲਈ

1. IGLOO2 FPGAs
2. ਸਮਾਰਟਫਿਊਜ਼ਨ2 SoC FPGAs

ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ (ਨੈਸਡੈਕ: MSCC) ਸੰਚਾਰ, ਰੱਖਿਆ ਅਤੇ ਸੁਰੱਖਿਆ, ਏਰੋਸਪੇਸ ਅਤੇ ਉਦਯੋਗਿਕ ਬਾਜ਼ਾਰਾਂ ਲਈ ਸੈਮੀਕੰਡਕਟਰ ਅਤੇ ਸਿਸਟਮ ਹੱਲਾਂ ਦਾ ਇੱਕ ਵਿਆਪਕ ਪੋਰਟਫੋਲੀਓ ਪੇਸ਼ ਕਰਦਾ ਹੈ। ਉਤਪਾਦਾਂ ਵਿੱਚ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਰੇਡੀਏਸ਼ਨ-ਸਖਤ ਐਨਾਲਾਗ ਮਿਕਸਡ-ਸਿਗਨਲ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ, FPGAs, SoCs ਅਤੇ ASICs ਸ਼ਾਮਲ ਹਨ; ਪਾਵਰ ਪ੍ਰਬੰਧਨ ਉਤਪਾਦ; ਟਾਈਮਿੰਗ ਅਤੇ ਸਿੰਕ੍ਰੋਨਾਈਜ਼ੇਸ਼ਨ ਡਿਵਾਈਸਾਂ ਅਤੇ ਸਹੀ ਸਮੇਂ ਦੇ ਹੱਲ, ਸਮੇਂ ਲਈ ਵਿਸ਼ਵ ਦੇ ਮਿਆਰ ਨੂੰ ਸੈੱਟ ਕਰਨਾ; ਵੌਇਸ ਪ੍ਰੋਸੈਸਿੰਗ ਡਿਵਾਈਸਾਂ; ਆਰਐਫ ਹੱਲ; ਵੱਖਰੇ ਹਿੱਸੇ; ਸੁਰੱਖਿਆ ਤਕਨਾਲੋਜੀਆਂ ਅਤੇ ਸਕੇਲੇਬਲ ਐਂਟੀ-ਟੀampਈਆਰ ਉਤਪਾਦ; ਪਾਵਰ-ਓਵਰ-ਈਥਰਨੈੱਟ ਆਈਸੀ ਅਤੇ ਮਿਡਸਪੈਨ; ਅਤੇ ਨਾਲ ਹੀ ਕਸਟਮ ਡਿਜ਼ਾਈਨ ਸਮਰੱਥਾਵਾਂ ਅਤੇ ਸੇਵਾਵਾਂ। ਮਾਈਕ੍ਰੋਸੇਮੀ ਦਾ ਮੁੱਖ ਦਫਤਰ ਅਲੀਸੋ ਵੀਜੋ, ਕੈਲੀਫੋਰਨੀਆ ਵਿੱਚ ਹੈ, ਅਤੇ ਵਿਸ਼ਵ ਪੱਧਰ 'ਤੇ ਲਗਭਗ 3,400 ਕਰਮਚਾਰੀ ਹਨ। ਹੋਰ ਜਾਣੋ www.microsemi.com.

© 2014 ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ। ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. ਮਾਈਕ੍ਰੋਸੇਮੀ ਅਤੇ ਮਾਈਕ੍ਰੋਸੇਮੀ ਲੋਗੋ ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। ਹੋਰ ਸਾਰੇ ਟ੍ਰੇਡਮਾਰਕ ਅਤੇ ਸੇਵਾ ਚਿੰਨ੍ਹ ਉਹਨਾਂ ਦੇ ਸਬੰਧਤ ਮਾਲਕਾਂ ਦੀ ਸੰਪਤੀ ਹਨ।

ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਟ ਹੈੱਡਕੁਆਰਟਰ

• ਇੱਕ Enterprise, Aliso Viejo CA 92656 USA
• ਦੇ ਅੰਦਰ ਅਮਰੀਕਾ: +1 800-713-4113
• ਬਾਹਰ ਅਮਰੀਕਾ: +1 949-380-6100
• ਵਿਕਰੀ: +1 949-380-6136
• ਫੈਕਸ: +1 949-215-4996
• ਈ-ਮੇਲ: sales.support@microsemi.com

FAQ

• ਸਵਾਲ: ਡਿਵਾਈਸ ਦੀ ਵੱਧ ਤੋਂ ਵੱਧ ਡਾਟਾ ਕੈਪਚਰ ਬਾਰੰਬਾਰਤਾ ਕਿੰਨੀ ਹੈ?
  A: ਇਹ ਡਿਵਾਈਸ 100MHz ਤੱਕ ਡਾਟਾ ਕੈਪਚਰ ਦਾ ਸਮਰਥਨ ਕਰਦੀ ਹੈ, ਜੋ ਕਿ ਜ਼ਿਆਦਾਤਰ ਟਾਰਗੇਟ ਡਿਜ਼ਾਈਨਾਂ ਲਈ ਢੁਕਵੀਂ ਹੈ।
• ਸਵਾਲ: ਕੀ ਡੀਬੱਗਿੰਗ ਲਈ ਪ੍ਰੋਬ ਸਰਕਟਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ ਮੈਨੂੰ ਡਿਜ਼ਾਈਨ ਨੂੰ ਦੁਬਾਰਾ ਕੰਪਾਇਲ ਕਰਨ ਦੀ ਲੋੜ ਹੈ?
  A: ਨਹੀਂ, ਪ੍ਰੋਬ ਪੁਆਇੰਟ ਸਥਾਨਾਂ ਨੂੰ ਡਿਜ਼ਾਈਨ ਰੀਕੰਪਾਈਲੇਸ਼ਨ ਜਾਂ ਰੀਪ੍ਰੋਗਰਾਮਿੰਗ ਦੀ ਲੋੜ ਤੋਂ ਬਿਨਾਂ ਤੇਜ਼ੀ ਨਾਲ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ।

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

ਮਾਈਕ੍ਰੋਸੈਮੀ ਇਨ-ਸਰਕਟ FPGA ਡੀਬੱਗ [pdf] ਹਦਾਇਤਾਂ ਇਨ-ਸਰਕਟ FPGA ਡੀਬੱਗ, FPGA ਡੀਬੱਗ, ਡੀਬੱਗ

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ