Microsemi In-Circuit FPGA Debug
ព័ត៌មានអំពីផលិតផល
លក្ខណៈបច្ចេកទេស
- ប្រភេទឧបករណ៍៖ Microsemi SmartFusion2 SoC FPGA
- កាលបរិច្ឆេទចេញផ្សាយ៖ ឧសភា 2014
- សមត្ថភាពបំបាត់កំហុស៖ នៅក្នុងសៀគ្វី FPGA Debug, Embedded Logic Analyzer
- ប្រេកង់ចាប់យកទិន្នន័យអតិបរមា៖ រហូតដល់ 100MHz
អរូបី
FPGAs គឺជាធាតុរចនាដ៏មានអានុភាពនៅក្នុងប្រព័ន្ធបង្កប់ជាមួយនឹងការរចនា advan ជាច្រើន។tages ប៉ុន្តែឧបករណ៍ទាំងនេះអាចមានការរចនាស្មុគ្រស្មាញជាមួយនឹងបញ្ហានៃការរចនាស្មុគស្មាញដែលត្រូវការបំបាត់កំហុស។ ការតាមដានបញ្ហានៃការរចនាដូចជាកំហុសនិយមន័យ បញ្ហាអន្តរកម្មប្រព័ន្ធ និងកំហុសក្នុងការកំណត់ពេលវេលារបស់ប្រព័ន្ធអាចជាបញ្ហាប្រឈមមួយ។ ការដាក់បញ្ចូលសមត្ថភាពបំបាត់កំហុសក្នុងសៀគ្វីនៅក្នុង FPGA អាចធ្វើអោយប្រសើរឡើងនូវបញ្ហាផ្នែករឹង និងជៀសវាងការខកចិត្តរាប់ម៉ោង។ ក្រដាសនេះពិពណ៌នាអំពីវិធីសាស្រ្តផ្សេងគ្នាជាច្រើនក្នុងការបំបាត់កំហុសក្នុងសៀគ្វីសម្រាប់ FPGAs កំណត់ការដោះដូរសំខាន់ៗ និងតាមរយៈអតីតample ការរចនាដែលកំណត់គោលដៅសម្រាប់ឧបករណ៍ Microsemi SmartFusion®2 SoC FPGA នឹងបង្ហាញពីរបៀបដែលសមត្ថភាពថ្មីអាចត្រូវបានប្រើដើម្បីបង្កើនល្បឿនបំបាត់កំហុស និងការធ្វើតេស្ត។
សេចក្តីផ្តើម
FPGAs គឺជាធាតុរចនាដ៏ទូលំទូលាយ និងមានឥទ្ធិពល ហើយឥឡូវនេះត្រូវបានរកឃើញនៅក្នុងស្ទើរតែគ្រប់ប្រព័ន្ធដែលបានបង្កប់។ ជាមួយនឹងការបង្កើនសមត្ថភាព ការដាក់បញ្ចូលប្លុកមុខងារនៅលើបន្ទះឈីបដ៏ស្មុគស្មាញ និងចំណុចប្រទាក់សៀរៀលកម្រិតខ្ពស់ ឧបករណ៍ទាំងនេះក៏អាចមានបញ្ហាក្នុងការរចនាស្មុគស្មាញដែលចាំបាច់ត្រូវបំបាត់កំហុសផងដែរ។ ការតាមដានបញ្ហាដូចជាកំហុសនិយមន័យមុខងារ (នៅកម្រិត FPGA ឬប្រព័ន្ធ) បញ្ហាអន្តរកម្មប្រព័ន្ធមុខងារ បញ្ហាការកំណត់ពេលប្រព័ន្ធ និងបញ្ហាភាពស្មោះត្រង់នៃសញ្ញារវាង ICs (ដូចជាសំឡេងរំខាន ការនិយាយឆ្លងគ្នា ឬការឆ្លុះបញ្ចាំង) ទាំងអស់កាន់តែស្មុគស្មាញនៅពេលប្រើ FPGAs កម្រិតខ្ពស់។ ការក្លែងធ្វើពិតជាជំនួយដ៏ធំមួយក្នុងការកំណត់បញ្ហារចនាជាច្រើន ប៉ុន្តែអន្តរកម្មពិភពលោកពិតជាច្រើននឹងមិនបង្ហាញរហូតដល់ការរចនាត្រូវបានអនុវត្តនៅក្នុងផ្នែករឹង។ បច្ចេកទេសផ្សេងៗគ្នាជាច្រើនសម្រាប់ការបំបាត់បញ្ហាការរចនាស្មុគស្មាញត្រូវបានបង្កើតឡើងដើម្បីសម្រួលដំណើរការ។ ការយល់ដឹងយ៉ាងប្រុងប្រយ័ត្ននៃបច្ចេកទេសសំខាន់ៗទាំងនេះ រួមទាំង advan ផ្សេងៗtages និង disadvantages, មានប្រយោជន៍នៅពេលពិចារណាថាបច្ចេកទេស ឬការរួមបញ្ចូលគ្នានៃបច្ចេកទេសណាដែលសមរម្យសម្រាប់ការរចនាជាក់លាក់មួយ។
អតីតមួយample ការរចនា FPGA ដែលកំណត់គោលដៅសម្រាប់ឧបករណ៍ Microsemi SmartFusion2 SoC FPGA អាចត្រូវបានប្រើដើម្បីបង្ហាញពីការផ្សព្វផ្សាយមួយចំនួន។tages និង disadvantages នៃបច្ចេកទេសស្តង់ដារទាំងនេះ ក៏ដូចជាសមត្ថភាពបំបាត់កំហុសក្នុងសៀគ្វីថ្មីបំផុតផងដែរ។ នេះជាការលើកឡើងរបស់ example នឹងបង្ហាញពីរបៀបដែលបច្ចេកទេសផ្សេងៗទាំងនេះអាចត្រូវបានប្រើដើម្បីពន្លឿនការកំណត់អត្តសញ្ញាណ និងការលុបបំបាត់បញ្ហាផ្នែករឹងកំឡុងពេលបំបាត់កំហុសផ្នែករឹង។
ហេតុអ្វីបានជា FPGA Debugging គឺជាទិដ្ឋភាពសំខាន់នៃការរចនា និងការអភិវឌ្ឍន៍ប្រព័ន្ធ?
FPGAs មានគំរូប្រើប្រាស់សំខាន់ពីរដែលបែងចែកពួកវាពីធាតុផ្សំនៃការរចនាផ្សេងទៀត។ FPGAs អាចត្រូវបានប្រើក្នុងផលិតផលផលិត ឬអាចប្រើជាយានជំនិះសម្រាប់ការអភិវឌ្ឍដើម្បីបង្ហាញឬបង្កើតគំរូគំនិតរចនាផលិតកម្ម។ នៅពេលប្រើជាយានជំនិះផលិត FPGAs អាចជាគោលដៅដែលអាចបត់បែនបានច្រើនជាងរថយន្តផលិតដែលមានមូលដ្ឋានលើ ASIC ឬ CPU ។ នេះមានសារៈសំខាន់ជាពិសេសសម្រាប់ការរចនាថ្មីមួយ ដែលមិនទាន់ត្រូវបានអនុវត្តនៅក្នុងផ្នែករឹងនៅឡើយ។ ការរចនាដែលមានជម្រើសស្ថាបត្យកម្មផ្សេងៗគ្នាអាចត្រូវបានបង្កើត និងសាកល្បងយ៉ាងងាយស្រួល ដូច្នេះការរចនាល្អបំផុតត្រូវបានកំណត់អត្តសញ្ញាណ។ FPGAs ជាមួយនឹងប្រព័ន្ធដំណើរការនៅលើបន្ទះឈីប (SoC FPGAs) ធ្វើឱ្យវាអាចធ្វើទៅបានផងដែរក្នុងការដោះដូរដំណើរការដែលមានមូលដ្ឋានលើ CPU ជាមួយនឹងផ្នែករឹងដែលជួយមុខងារបង្កើនល្បឿនដែលមានមូលដ្ឋានលើ FPGA ។ ទាំងនេះ advantages អាចកាត់បន្ថយយ៉ាងខ្លាំងនូវពេលវេលាដែលត្រូវការសម្រាប់ការរចនា សុពលភាព ការធ្វើតេស្ត និងការវិភាគបរាជ័យសម្រាប់ការអភិវឌ្ឍន៍ផលិតផលថ្មី។
នៅពេលប្រើសម្រាប់ការធ្វើគំរូនៃការរចនា ប្រហែលជាសម្រាប់ការផលិត ASIC ភាពបត់បែន FPGA គឺជាអត្ថប្រយោជន៍សំខាន់។ វេទិកាផ្នែករឹងពិតប្រាកដ សូម្បីតែមួយដែលមិនដំណើរការក្នុងល្បឿនពេញក៏ដោយ ធ្វើឱ្យវាកាន់តែងាយស្រួលក្នុងការទទួលបានរង្វាស់ប្រតិបត្តិការប្រព័ន្ធលម្អិត ទិន្នន័យការវិភាគឆ្លងកាត់ និងលទ្ធផលស្ថាបត្យកម្មភស្តុតាងនៃគំនិត។ ការគាំទ្រ FPGA សម្រាប់ការអនុវត្តរឹងនៃឡានក្រុងស្តង់ដារឧស្សាហកម្ម (ដូចជា PCIe®, Gigabit Ethernet, XAUI, USB, CAN និងផ្សេងទៀត) សម្រួលដល់ការធ្វើតេស្តដែលភ្ជាប់ជាមួយចំណុចប្រទាក់ទាំងនេះ។ ក្រុមគ្រួសារថ្មីបំផុតនៃ FPGAs ជាមួយនឹងប្រព័ន្ធដំណើរការ ARM នៅលើបន្ទះឈីប (SoC FPGAs) ធ្វើឱ្យវាងាយស្រួលក្នុងការអនុវត្តគំរូជាមួយប្រព័ន្ធដំណើរការដែលបានបង្កប់។ កូដខួរក្បាលដែលបានអភិវឌ្ឍពីមុនអាចត្រូវបានបញ្ជូនទៅកាន់គំរូដើម និងកូដថ្មីដែលត្រូវបានបង្កើតឡើងស្របជាមួយនឹងកិច្ចខិតខំប្រឹងប្រែងក្នុងការរចនាផ្នែករឹង។
ការរួមបញ្ចូលគ្នានៃដំណើរការស្តង់ដារនេះជាមួយនឹង busses ចំណុចប្រទាក់ស្ដង់ដារធ្វើឱ្យវាអាចប្រើប្រាស់ប្រព័ន្ធអេកូដ៏ធំនៃបណ្ណាល័យកូដដែលមាន កម្មវិធីបញ្ជា APIs មុខងារ ប្រព័ន្ធប្រតិបត្តិការពេលវេលាពិត និងសូម្បីតែប្រព័ន្ធប្រតិបត្តិការពេញលេញ ដើម្បីបង្កើតគំរូការងារកាន់តែលឿន។ លើសពីនេះ នៅពេលដែលការរចនាមានភាពរឹងមាំ គំរូ FPGA អាចត្រូវបានប្រើដើម្បីចាប់យកឈុតសាកល្បងយ៉ាងទូលំទូលាយ (សម្រាប់ទាំងការជំរុញ និងការឆ្លើយតប) ដែលឆ្លុះបញ្ចាំងពីទិន្នន័យប្រព័ន្ធជាក់ស្តែង។ សំណុំទិន្នន័យទាំងនេះអាចមានតម្លៃក្នុងការបង្កើតការក្លែងធ្វើចុងក្រោយសម្រាប់ ASIC ឬការអនុវត្តផលិតកម្មផ្សេងទៀត។ អាវ៉ានtagការប្រើប្រាស់ FPGA ជាគំរូនៃការរចនាអាចកាត់បន្ថយពេលវេលាសម្រាប់ការរចនា សុពលភាព ការធ្វើតេស្ត និងការវិភាគបរាជ័យយ៉ាងខ្លាំងសម្រាប់ការអនុវត្តផលិតផលចុងក្រោយ។
នៅក្នុងគំរូ FPGA ទូទៅទាំងពីរនេះ ភាពបត់បែននៃ FPGA ជាគោលដៅនៃការរចនាគឺជាគន្លឹះដ៏សំខាន់មួយ។tagអ៊ី នេះមានន័យថាការផ្លាស់ប្តូរការរចនា និងការធ្វើឡើងវិញជាច្រើននឹងក្លាយជាបទដ្ឋាន ហើយដូច្នេះសមត្ថភាពក្នុងការបំបាត់កំហុសក្នុងការរចនាយ៉ាងឆាប់រហ័សនឹងមានសារៈសំខាន់ក្នុងការបើកជម្រើសការរចនាឱ្យបានច្រើនតាមដែលអាចធ្វើទៅបាន។ ដោយគ្មានសមត្ថភាពបំបាត់កំហុសដែលមានប្រសិទ្ធភាពច្រើននៃ advantage នៃភាពបត់បែននៃការរចនា FPGA នឹងត្រូវបានកាត់បន្ថយដោយពេលវេលានៃការបំបាត់កំហុសបន្ថែមដែលត្រូវការ។ ជាសំណាងល្អ FPGAs ក៏អាចផ្តល់នូវលក្ខណៈពិសេសផ្នែករឹងបន្ថែម ដែលជួយសម្រួលដល់ការកែកំហុសក្នុងពេលជាក់ស្តែង។ មុននឹងពិនិត្យមើលសមត្ថភាពទាំងនេះ ជាដំបូង សូមក្រឡេកមើលបញ្ហាទូទៅបំផុតដែលការរចនា FPGA អាចនឹងប្រឈមមុខ ដូច្នេះយើងមានផ្ទៃខាងក្រោយត្រឹមត្រូវដើម្បីវាយតម្លៃប្រសិទ្ធភាព និងការដោះដូរដែលពាក់ព័ន្ធនៃឧបករណ៍បំបាត់កំហុសផ្សេងៗ។
បញ្ហាទូទៅនៅពេលបំបាត់កំហុស FPGA Designs
រួមជាមួយនឹងសមត្ថភាពពង្រីកដែល FPGAs ទំនើបនាំយកមក ភាពស្មុគស្មាញដែលជាប់ទាក់ទងគ្នាធ្វើឱ្យមានការលំបាកក្នុងការបង្កើតការរចនាដោយគ្មានកំហុស។ តាមពិត វាត្រូវបានគេប៉ាន់ប្រមាណថាការបំបាត់កំហុសអាចចំណាយពេលជាង 50% នៃវដ្តនៃការរចនាប្រព័ន្ធដែលបានបង្កប់។ ជាមួយនឹងសម្ពាធពីពេលវេលាទៅទីផ្សារបន្តច្របាច់វដ្តនៃការអភិវឌ្ឍន៍ ការកែកំហុសផ្នែករឹងនៃប្រព័ន្ធដំបូងត្រូវបានកាត់ចោលទៅការគិតក្រោយ - ជាញឹកញាប់ផងដែរដែលសន្មត់ថាការផ្ទៀងផ្ទាត់នោះ (ខ្លួនវាជាភាគរយធំtage នៃកាលវិភាគអភិវឌ្ឍន៍) នឹងចាប់កំហុសទាំងអស់មុនពេលចាប់ផ្តើមប្រព័ន្ធដំបូង។ សូមក្រឡេកមើលប្រភេទធម្មតាមួយចំនួននៃបញ្ហាប្រព័ន្ធ ដើម្បីយល់កាន់តែច្បាស់អំពីបញ្ហាប្រឈមដែលការរចនាធម្មតានឹងត្រូវប្រឈមមុខក្នុងអំឡុងពេលចាប់ផ្តើមប្រព័ន្ធដំបូង។
កំហុសនិយមន័យមុខងារអាចពិបាករកឃើញទ្វេដង ដោយសារអ្នករចនាបានយល់ខុសអំពីតម្រូវការជាក់លាក់មួយ ដូច្នេះកំហុសអាចត្រូវបានមើលរំលង សូម្បីតែពេលមើលដោយប្រុងប្រយ័ត្ននូវព័ត៌មានលម្អិតនៃការរចនាក៏ដោយ។ អតីតample នៃកំហុសនិយមន័យមុខងារទូទៅនឹងជាកន្លែងដែលការផ្លាស់ប្តូរម៉ាស៊ីនរដ្ឋមិនបញ្ចប់ក្នុងស្ថានភាពត្រឹមត្រូវ។ កំហុសក៏អាចបង្ហាញនៅក្នុងចំណុចប្រទាក់ប្រព័ន្ធដែលជាបញ្ហាអន្តរកម្មផងដែរ។ ភាពយឺតនៃចំណុចប្រទាក់ ឧample, អាចនឹងត្រូវបានបញ្ជាក់មិនត្រឹមត្រូវ ដែលបណ្តាលឱ្យមានស្ថានភាពផ្ទុកលើសចំណុះ ឬ underflow ដែលមិនបានរំពឹងទុក។
បញ្ហាការកំណត់ពេលវេលាកម្រិតប្រព័ន្ធគឺជាប្រភពទូទៅនៃកំហុសក្នុងការរចនា។ ជាពិសេស ព្រឹត្តិការណ៍អសមកាល គឺជាប្រភពទូទៅនៃកំហុស នៅពេលដែលការធ្វើសមកាលកម្ម ឬឥទ្ធិពលដែនពេលវេលាឆ្លងកាត់មិនត្រូវបានគេពិចារណាដោយប្រុងប្រយ័ត្ននោះទេ។ នៅពេលដំណើរការក្នុងល្បឿនលឿន ប្រភេទនៃកំហុសទាំងនេះអាចមានបញ្ហាខ្លាំង ហើយអាចបង្ហាញជាញឹកញាប់បំផុត ប្រហែលជានៅពេលដែលគំរូទិន្នន័យជាក់លាក់បង្ហាញខ្លួនឯងប៉ុណ្ណោះ។ ការបំពានពេលវេលាទូទៅជាច្រើនធ្លាក់ចូលទៅក្នុងប្រភេទនេះ ហើយជាធម្មតាមានការលំបាកខ្លាំងណាស់ ប្រសិនបើមិនអាចក្លែងធ្វើបាន។
ការបំពានពេលវេលាក៏អាចជាលទ្ធផលនៃភាពស្មោះត្រង់នៃសញ្ញាទាបរវាងសៀគ្វីរួមបញ្ចូលគ្នា ជាពិសេសនៅក្នុងប្រព័ន្ធដែលមានខ្សែថាមពលច្រើនសម្រាប់សៀគ្វីនីមួយៗ។ ភាពស្មោះត្រង់នៃសញ្ញាទាបអាចបណ្តាលឱ្យមានសំលេងរំខានរលកសញ្ញា ការនិយាយឆ្លងគ្នា ការឆ្លុះបញ្ចាំង ការផ្ទុកលើសទម្ងន់ និងបញ្ហាការជ្រៀតជ្រែកអេឡិចត្រូម៉ាញេទិក (EMI) ដែលជារឿយៗបង្ហាញជាការបំពានពេលវេលា។ បញ្ហានៃការផ្គត់ផ្គង់ថាមពល ដូចជាការបញ្ជូនបន្ត (ជាពិសេសក្នុងអំឡុងពេលចាប់ផ្តើមប្រព័ន្ធ ឬបិទប្រព័ន្ធ) ការប្រែប្រួលនៃបន្ទុក និងភាពតានតឹងនៃការបញ្ចេញថាមពលខ្ពស់ក៏អាចបណ្តាលឱ្យមានកំហុសអាថ៌កំបាំងផងដែរ ដែលជារឿយៗមិនងាយស្វែងរកប្រភពផ្គត់ផ្គង់ថាមពលនោះទេ។ សូម្បីតែនៅពេលដែលការរចនាគឺត្រឹមត្រូវទាំងស្រុង បញ្ហានៃការផលិតបន្ទះអាចបណ្តាលឱ្យមានកំហុស។ សន្លាក់ solder មានកំហុស និងឧបករណ៍ភ្ជាប់ដែលភ្ជាប់មិនត្រឹមត្រូវ ឧទាហរណ៍ample អាចជាប្រភពនៃកំហុស ហើយអាចជាសីតុណ្ហភាព ឬទីតាំងក្តារអាស្រ័យ។ ការប្រើប្រាស់បច្ចេកទេសវេចខ្ចប់ FPGA កម្រិតខ្ពស់អាចធ្វើឱ្យមានការពិបាកក្នុងការស៊ើបអង្កេតសញ្ញានៅលើបន្ទះសៀគ្វីដែលបានបោះពុម្ព ដូច្នេះគ្រាន់តែទទួលបានសញ្ញាដែលចង់បានជាញឹកញាប់អាចមានបញ្ហា។ ជារឿយៗបញ្ហារចនាជាច្រើនមិនបង្កើតកំហុសភ្លាមៗទេ ហើយត្រូវតែរុះរើតាមការរចនារហូតដល់កំហុសបង្ហាញខ្លួនឯង។ ការតាមដានកំហុសដែលចាប់ផ្តើមត្រឡប់ទៅរកមូលហេតុដើមវិញ ជារឿយៗអាចជាកិច្ចការដ៏ខកចិត្ត លំបាក និងចំណាយពេលច្រើន។
សម្រាប់អតីតample, ខុសបន្តិចក្នុងតារាងបកប្រែអាចនឹងមិនបណ្តាលឱ្យមានកំហុសរហូតដល់វដ្តជាច្រើននៅពេលក្រោយ។ ឧបករណ៍មួយចំនួនដែលយើងនឹងពិភាក្សានៅពេលក្រោយនៅក្នុងអត្ថបទនេះ ដែលប្រើផ្នែករឹងបំបាត់កំហុសក្នុងសៀគ្វីត្រូវបានផ្តោតជាពិសេសក្នុងការធ្វើឱ្យ 'ការស្វែងរកកំហុស' ទាំងនេះកាន់តែលឿន និងងាយស្រួលជាងមុន។ មុននឹងស្វែងយល់លម្អិតអំពីឧបករណ៍ទាំងនេះ សូមក្រឡេកមើលការក្លែងធ្វើបច្ចេកទេសបំបាត់កំហុសដែលមានមូលដ្ឋានលើកម្មវិធីដ៏ពេញនិយមជាមុនសិន ដើម្បីយល់កាន់តែច្បាស់អំពី advantages និង disadvantages នៃការប្រើប្រាស់ការក្លែងធ្វើសម្រាប់ការបំបាត់កំហុស។
ការប្រើប្រាស់ការក្លែងធ្វើសម្រាប់ការបំបាត់កំហុស
ជាធម្មតានៅក្នុងការក្លែងធ្វើការរចនា សមាសធាតុជីវិតពិតទាំងអស់នៅខាងក្នុង និងខាងក្រៅការរចនាត្រូវបានយកគំរូតាមគណិតវិទ្យាជាដំណើរការកម្មវិធីដែលត្រូវបានប្រតិបត្តិតាមលំដាប់លំដោយនៅលើស៊ីភីយូស្តង់ដារ។ ការអនុវត្តការជំរុញយ៉ាងទូលំទូលាយចំពោះការរចនា និងពិនិត្យមើលលទ្ធផលដែលរំពឹងទុកប្រឆាំងនឹងលទ្ធផលនៃការរចនាដែលបានក្លែងធ្វើ គឺជាវិធីងាយស្រួលក្នុងការចាប់យកកំហុសក្នុងការរចនាជាក់ស្តែងបំផុត។ បង្អួចដែលបង្ហាញពីដំណើរការក្លែងធ្វើធម្មតាត្រូវបានផ្តល់ឱ្យក្នុងរូបភាពទី 1 ខាងក្រោម។ អាវ៉ានច្បាស់លាស់tage នៃការក្លែងធ្វើខគម្ពីរ ការបំបាត់កំហុសដែលមានមូលដ្ឋានលើផ្នែករឹង គឺថាការក្លែងធ្វើអាចត្រូវបានធ្វើនៅក្នុងកម្មវិធី - មិនត្រូវការការរចនា និងការធ្វើតេស្តផ្អែកលើផ្នែករឹងពិតប្រាកដទេ។ ការក្លែងធ្វើអាចចាប់កំហុសក្នុងការរចនាជាច្រើនបានយ៉ាងឆាប់រហ័ស ជាពិសេសបញ្ហាដែលទាក់ទងនឹងការបញ្ជាក់មិនត្រឹមត្រូវ ការយល់ខុសនៃតម្រូវការចំណុចប្រទាក់ កំហុសមុខងារ និងប្រភេទកំហុស 'សរុប' ជាច្រើនផ្សេងទៀតដែលត្រូវបានរកឃើញយ៉ាងងាយស្រួលតាមរយៈវ៉ិចទ័រជំរុញសាមញ្ញ។
ការក្លែងធ្វើមានប្រសិទ្ធភាពជាពិសេស នៅពេលដែលការរួមផ្សំជំរុញដ៏ទូលំទូលាយអាចរកបានសម្រាប់អ្នករចនា ហើយលទ្ធផលដែលទទួលបានត្រូវបានគេស្គាល់យ៉ាងច្បាស់។ នៅក្នុងករណីទាំងនេះ ការក្លែងធ្វើអាចធ្វើការសាកល្បងស្ទើរតែទាំងស្រុងនៃការរចនាមួយ។ ជាអកុសល ការរចនាភាគច្រើនមិនមានភាពងាយស្រួលក្នុងការចូលទៅកាន់ឈុតសាកល្បងដ៏ទូលំទូលាយ ហើយដំណើរការនៃការបង្កើតពួកវាអាចចំណាយពេលច្រើនណាស់។ ការបង្កើតឈុតសាកល្បងដែលគ្របដណ្តប់ 100% នៃការរចនាគឺស្ទើរតែមិនអាចទៅរួចទេសម្រាប់ការរចនាដែលមានមូលដ្ឋានលើ FPGA ធំ ហើយការកាត់ខ្លីត្រូវតែប្រើដើម្បីព្យាយាម និងគ្របដណ្តប់ធាតុសំខាន់ៗនៃការរចនា។ ការលំបាកមួយទៀតជាមួយការក្លែងធ្វើ គឺថាវាមិនមែនជាការអនុវត្ត 'ពិភពពិត' និងមិនអាចចាប់យកព្រឹត្តិការណ៍អសមកាល អន្តរកម្មប្រព័ន្ធក្នុងល្បឿន ឬការរំលោភបំពានពេលវេលា។ ជាចុងក្រោយ ដំណើរការក្លែងធ្វើអាចមានភាពយឺតយ៉ាវខ្លាំង ហើយប្រសិនបើការធ្វើឡើងវិញជាច្រើនត្រូវបានទាមទារ ការក្លែងធ្វើយ៉ាងឆាប់រហ័សនឹងក្លាយទៅជាការប្រើប្រាស់ពេលវេលាច្រើនបំផុត ហើយជារឿយៗជាផ្នែកដែលចំណាយច្រើនបំផុតនៃដំណើរការអភិវឌ្ឍន៍។
ជាជម្រើសមួយ (ឬអាចនិយាយបានប្រសើរជាងនេះ ជាការបន្ថែមទៅលើការក្លែងធ្វើ) អ្នករចនា FPGA បានរកឃើញថាពួកគេអាចបន្ថែមផ្នែករឹងបំបាត់កំហុសទៅក្នុងការរចនា FPGA ដើម្បីសង្កេត និងគ្រប់គ្រងសញ្ញាសំខាន់ៗនៅក្នុងឧបករណ៍។ បច្ចេកទេសទាំងនេះដំបូងឡើយត្រូវបានបង្កើតឡើងជាវិធីសាស្រ្ត ad-hoc ប៉ុន្តែបានអភិវឌ្ឍជាបណ្តើរៗទៅជាយុទ្ធសាស្ត្របំបាត់កំហុសផ្នែករឹងស្តង់ដារ។ ការប្រើប្រាស់សមត្ថភាពបំបាត់កំហុសក្នុងសៀគ្វីនេះផ្តល់នូវ advan យ៉ាងសំខាន់tages សម្រាប់ការរចនាដែលមានមូលដ្ឋានលើ FPGA ហើយផ្នែកបន្ទាប់នឹងស្វែងយល់ពីយុទ្ធសាស្រ្តទូទៅបំផុតចំនួនបី និង advan ផ្សេងៗរបស់ពួកគេtages និង disadvantages.
វិធីសាស្រ្តបំបាត់កំហុសក្នុងសៀគ្វីទូទៅសម្រាប់ FPGAs
បច្ចេកទេសទូទៅបំផុតក្នុងការអនុវត្តសមត្ថភាពបំបាត់កំហុសក្នុងសៀគ្វីក្នុង FPGAs ប្រើទាំងឧបករណ៍វិភាគតក្កវិជ្ជាដែលបានបង្កប់ ឧបករណ៍ធ្វើតេស្តខាងក្រៅ ឬផ្នែករឹងស៊ើបអង្កេតសញ្ញាដែលបានបង្កប់នៅក្នុងក្រណាត់ FPGA ។ ឧបករណ៍វិភាគតក្កវិជ្ជាដែលបានបង្កប់ត្រូវបានអនុវត្តជាធម្មតាដោយប្រើក្រណាត់ FPGA ហើយត្រូវបានបញ្ចូលទៅក្នុងការរចនា។ លោក JTAG ច្រកត្រូវបានប្រើដើម្បីចូលប្រើឧបករណ៍វិភាគ ហើយទិន្នន័យដែលបានចាប់យកអាចត្រូវបានបង្ហាញនៅលើកុំព្យូទ័រ។ នៅពេលដែលឧបករណ៍ធ្វើតេស្តខាងក្រៅត្រូវបានប្រើ ការរចនា FPGA ដែលកំពុងធ្វើតេស្តត្រូវបានកែប្រែ ដូច្នេះសញ្ញា FPGA ខាងក្នុងដែលបានជ្រើសរើសត្រូវបានបញ្ជូនទៅកាន់ម្ជុលលទ្ធផល។ បន្ទាប់មកម្ជុលទាំងនេះអាចត្រូវបានគេសង្កេតឃើញតាមរយៈឧបករណ៍ធ្វើតេស្តខាងក្រៅ។ នៅពេលដែលផ្នែករឹងស៊ើបអង្កេតសញ្ញាជាក់លាក់ត្រូវបានប្រើ ជម្រើសដ៏ធំទូលាយនៃសញ្ញាខាងក្នុងអាចត្រូវបានអានក្នុងពេលវេលាជាក់ស្តែង។ ការអនុវត្តការស៊ើបអង្កេតមួយចំនួនអាចប្រើដើម្បីសរសេរដើម្បីចុះឈ្មោះ ឬទីតាំងអង្គចងចាំដែលបង្កើនសមត្ថភាពបំបាត់កំហុស។ សូមក្រឡេកមើលលម្អិតបន្ថែមទៀតនៅ advantages និង disadvantages នៃបច្ចេកទេសនីមួយៗទាំងនេះ ហើយបន្ទាប់មកមើលអតីតampរចនាដើម្បីមើលពីរបៀបដែលវិធីសាស្រ្តផ្សេងគ្នាទាំងនេះអាចប៉ះពាល់ដល់ពេលវេលាបំបាត់កំហុសទាំងមូល។
In-Circuit FPGA Debug-Embedded Logic Analyzer
គោលគំនិតនៃការវិភាគតក្កវិជ្ជាដែលបានបង្កប់គឺជាលទ្ធផលផ្ទាល់នៃសមត្ថភាពបំបាត់កំហុសក្នុងសៀគ្វី ad-hoc ដែលអ្នករចនាបានអនុវត្តនៅពេលដែល FPGAs ត្រូវបានប្រើប្រាស់ជាលើកដំបូង។ ឧបករណ៍វិភាគតក្កវិជ្ជាដែលបានបង្កប់បានបន្ថែមសមត្ថភាពថ្មី និងលុបបំបាត់តម្រូវការសម្រាប់អ្នករចនាដើម្បីបង្កើតឧបករណ៍វិភាគផ្ទាល់ខ្លួនរបស់ពួកគេ។ FPGAs ភាគច្រើនផ្តល់នូវសមត្ថភាពទាំងនេះ ហើយភាគីទីបីផ្តល់ឧបករណ៍វិភាគស្តង់ដារ (Identify® ពី Synopsys គឺជាអតីតដ៏ពេញនិយមមួយ។ample) ដែលអាចធ្វើអន្តរកម្មយ៉ាងងាយស្រួលជាមួយនឹងឧបករណ៍កម្រិតខ្ពស់ ដើម្បីបង្កើនផលិតភាពបន្ថែមទៀត។
មុខងារវិភាគតក្កវិជ្ជាត្រូវបានបញ្ចូលទៅក្នុងការរចនា ដោយប្រើក្រណាត់ FPGA និងប្លុកអង្គចងចាំដែលបានបង្កប់ជាបណ្តុំដាន ដូចដែលបានបង្ហាញក្នុងរូបភាពទី 2។ ធនធានកេះក៏ត្រូវបានបង្កើតឡើងផងដែរ ដូច្នេះអន្តរកម្មសញ្ញាស្មុគស្មាញអាចត្រូវបានជ្រើសរើស និងចាប់យកយ៉ាងងាយស្រួល។ ការចូលប្រើឧបករណ៍វិភាគសម្រាប់ការគ្រប់គ្រង និងការផ្ទេរទិន្នន័យជាធម្មតាធ្វើឡើងតាមរយៈស្តង់ដារ JTAG ច្រកដើម្បីសម្រួលតម្រូវការចំណុចប្រទាក់។ ទិន្នន័យដែលបានចាប់យកអាចត្រូវបានបង្ហាញនៅលើកុំព្យូទ័រដោយប្រើទូទៅ viewនៅក្នុងកម្មវិធី ហើយជាធម្មតាឆ្លុះបញ្ចាំងលទ្ធផលនៃទម្រង់រលកនៃ logic simulator viewរចនាប័ទ្ម។
អាវ៉ានtages នៃវិធីសាស្រ្តនេះគឺថាគ្មានម្ជុល FPGA I/O បន្ថែមទេ គ្រាន់តែជាស្តង់ដារ JTAG សញ្ញា។ ឧបករណ៍វិភាគតក្កវិជ្ជាដែលបានបង្កប់ IP cores ជាធម្មតាមានតម្លៃថោកសមរម្យ ហើយក្នុងករណីខ្លះអាចជាជម្រើសសម្រាប់ការសំយោគ FPGA ដែលមានស្រាប់ ឬឧបករណ៍ក្លែងធ្វើ។ ក្នុងករណីខ្លះ ឧបករណ៍វិភាគតក្កវិជ្ជាដែលបានបង្កប់ក៏អាចផ្តល់លទ្ធផលបន្ថែមលើ I/Os ដែលមិនបានប្រើផងដែរ ប្រសិនបើវាងាយស្រួលជាង។ មួយនៃ disadvantagវិធីសាស្រ្តនេះគឺថាធនធាន FPGA ជាច្រើនត្រូវបានទាមទារ។ ជាពិសេស ប្រសិនបើ trace buffers ត្រូវបានប្រើ វានឹងកាត់បន្ថយចំនួន block memory ដែលមាន។ ប្រសិនបើត្រូវការសតិបណ្ដោះអាសន្នធំទូលាយ នេះក៏នឹងជាការដោះដូរជាមួយជម្រៅនៃការចងចាំ (ចាប់តាំងពីការប្រើប្រាស់អង្គចងចាំធំជាងនេះ នាំឱ្យជម្រៅនៃការចងចាំកាន់តែរាក់)—ជាគុណវិបត្តិដ៏ធំមួយ។tage នៅពេលប្រើឧបករណ៍តូចៗ។ ប្រហែលជាគុណវិបត្តិដ៏ធំបំផុតចំពោះបច្ចេកទេសនេះគឺថា រាល់ពេលដែលការកែតម្រូវលើការដាក់ការស៊ើបអង្កេតត្រូវបានធ្វើឡើង វាចាំបាច់ក្នុងការចងក្រង និងរៀបចំការរចនាឡើងវិញ។ នៅពេលប្រើឧបករណ៍ធំ ដំណើរការនេះអាចចំណាយពេលច្រើន។ ដោយសារតែវិធីដែលឧបករណ៍ស្ទង់សញ្ញាត្រូវបានដាក់ក្នុងការរចនា វាអាចពិបាកក្នុងការទាក់ទងទំនាក់ទំនងពេលវេលានៃសញ្ញា។ លើសពីនេះទៀត ការពន្យាពេលរវាងការស៊ើបអង្កេតសញ្ញាគឺមិនស៊ីសង្វាក់គ្នាទេ ហើយដូច្នេះទំនាក់ទំនងពេលវេលាគឺពិបាកក្នុងការប្រៀបធៀប។ នេះគឺជាការលំបាកពិសេសមួយនៅពេលប្រៀបធៀបសញ្ញាអសមកាល ឬសញ្ញាពីដែនពេលវេលាផ្សេងៗគ្នា។
កំហុសក្នុងសៀគ្វី FPGA - ឧបករណ៍ធ្វើតេស្តខាងក្រៅ
ការប្រើប្រាស់កូដបំបាត់កំហុសក្នុងសៀគ្វីដោយភ្ជាប់ជាមួយឧបករណ៍ធ្វើតេស្តខាងក្រៅគឺជាការអភិវឌ្ឍន៍ធម្មជាតិ នៅពេលដែលឧបករណ៍វិភាគតក្កវិជ្ជាខាងក្រៅមានរួចហើយសម្រាប់ការធ្វើតេស្តប្រព័ន្ធ។ តាមរយៈការបង្កើតកូដបំបាត់កំហុសសាមញ្ញមួយចំនួនដើម្បីកំណត់អត្តសញ្ញាណ និងជ្រើសរើសសញ្ញាតេស្តខាងក្នុង ហើយអនុវត្តពួកវាទៅ FPGA I/Os ដូចដែលបានបង្ហាញក្នុងរូបភាពទី 3 វាអាចប្រើប្រាស់សមត្ថភាពកម្រិតខ្ពស់របស់ឧបករណ៍វិភាគ (ដូចជា បណ្តុំដានធំ បណ្តុំស្មុគស្មាញ និងច្រើន viewing options) ដើម្បីបង្កើតបរិស្ថានបំបាត់កំហុសដ៏សាមញ្ញ ប៉ុន្តែមានអនុភាព។ សមត្ថភាពក្នុងសៀគ្វីដ៏ស្មុគស្មាញសម្រាប់ជម្រើសកេះកម្រិតខ្ពស់អាចកាត់បន្ថយចំនួនលទ្ធផលដែលត្រូវការ។ សម្រាប់អតីតampដូច្នេះ ការជ្រើសរើសអាសយដ្ឋានជាក់លាក់នៅលើឡានក្រុងធំទូលាយអាចជាការហាមឃាត់ ប្រសិនបើម្ជុលខាងក្រៅត្រូវបានទាមទារ។
ការប្រើប្រាស់តក្កវិជ្ជា FPGA ខាងក្នុងកាត់បន្ថយតម្រូវការ I/O យ៉ាងខ្លាំង ហើយថែមទាំងអាចរកមើលគំរូអាសយដ្ឋានជាក់លាក់ (ប្រហែលជាការហៅទូរសព្ទ និងលំដាប់ត្រឡប់មកវិញ) សម្រាប់ការបំបាត់កំហុសដែលកាន់តែស្មុគស្មាញ។ ប្រសិនបើចំណុចប្រទាក់អ្នកប្រើទូទៅអាចប្រើបាន នេះអាចធ្វើឱ្យខ្សែកោងការរៀនសូត្រងាយស្រួល និងបង្កើនផលិតភាព។
អាវ៉ានtages នៃវិធីសាស្រ្តនេះគឺថាវាបង្កើនការចំណាយលើឧបករណ៍ធ្វើតេស្តខាងក្រៅ ហើយដូច្នេះវាមិនមានការចំណាយលើឧបករណ៍បន្ថែមទេ។ ស្នូល IP សៀគ្វីបំបាត់កំហុសមួយចំនួនអាចរកបានពីក្រុមហ៊ុនផលិតឧបករណ៍ ឬក្រុមហ៊ុនផលិត FPGA ហើយអាចមានតម្លៃទាបបំផុត ឬសូម្បីតែឥតគិតថ្លៃ។ បរិមាណនៃធនធាន FPGA ដែលត្រូវការដើម្បីអនុវត្តតក្កវិជ្ជាជ្រើសរើសសញ្ញាគឺតូចណាស់ ហើយចាប់តាំងពីមុខងារដានត្រូវបានធ្វើដោយប្រើឧបករណ៍វិភាគតក្កវិជ្ជាខាងក្រៅ នោះមិនចាំបាច់មានការចងចាំប្លុកទេ។ ដោយសារតក្កវិជ្ជានៃការជ្រើសរើសមានតម្លៃថោក ប៉ុស្តិ៍មួយចំនួនធំដែលមានការកេះធំទូលាយក៏អាចត្រូវបានគាំទ្រផងដែរ។ ឧបករណ៍វិភាគតក្កវិជ្ជាអាចដំណើរការទាំងរបៀបកំណត់ពេលវេលា និងរបៀបរដ្ឋ ដែលជួយញែកបញ្ហាពេលវេលាមួយចំនួន។
ភាពវង្វេងស្មារតីtages នៃវិធីសាស្រ្តនេះអាចរួមបញ្ចូលតម្រូវការក្នុងការទិញឧបករណ៍វិភាគតក្កវិជ្ជា ប្រសិនបើគេមិនទាន់បានបែងចែកទៅគម្រោងនោះ។ disadvan នេះ។tage ប្រហែលជាគ្រប់គ្រាន់ដើម្បីបង្អាក់វិធីសាស្រ្តនេះក្នុងករណីជាច្រើន។ ទោះជាយ៉ាងណាក៏ដោយ សូមចំណាំថាជម្រើសឧបករណ៍វិភាគតក្កវិជ្ជាដែលមានតម្លៃទាបមួយចំនួនកំពុងមានដែលប្រើកុំព្យូទ័រ ឬថេប្លេតសម្រាប់ការបង្ហាញ ដែលធ្វើឱ្យជម្រើសនេះកាន់តែមានប្រសិទ្ធភាពសម្រាប់តម្រូវការបំបាត់កំហុសសាមញ្ញ។
ចំនួនម្ជុល FPGA ដែលប្រើប្រាស់អាចជាគុណវិបត្តិមួយផ្សេងទៀតtage ហើយប្រសិនបើត្រូវសង្កេតមើលឡានក្រុងធំទូលាយ ការធ្វើផែនការសំខាន់សម្រាប់ប្លង់ក្តារ និងការបន្ថែមឧបករណ៍ភ្ជាប់បំបាត់កំហុសគឺចាំបាច់។ តម្រូវការនេះពិបាកទស្សន៍ទាយមុនដំណាក់កាលរចនា និងភាពស្មុគស្មាញដែលមិនចង់បានផ្សេងទៀត។ ស្រដៀងទៅនឹងឧបករណ៍វិភាគតក្កវិជ្ជាដែលបានបង្កប់ វិធីសាស្ត្រសាកល្បងខាងក្រៅ ទាមទារការចងក្រង និងសរសេរកម្មវិធីឡើងវិញនៃការរចនា នៅពេលដែលការពិសោធន៍ថ្មីនីមួយៗត្រូវការ។
Disadvan ទូទៅtagនៃបច្ចេកទេសទាំងពីរនេះ - ការប្រើប្រាស់ធនធាននៅលើបន្ទះឈីប (ដែលអាចប៉ះពាល់ដល់ដំណើរការនៃការកំណត់ពេលវេលានៃការរចនា និងបង្កើតតម្រូវការកែកំហុសបន្ថែម) តម្រូវការក្នុងការចងក្រង និងរៀបចំការរចនាឡើងវិញ (ដែលអាចបន្ថែមម៉ោង ឬសូម្បីតែថ្ងៃទៅកាលវិភាគបំបាត់កំហុស) ការរៀបចំផែនការខាងមុខដែលទាមទារសម្រាប់ការកំណត់អត្តសញ្ញាណសេណារីយ៉ូសាកល្បងដែលទំនង ហើយការប្រើប្រាស់ធនធាន I/O បន្ទះឈីបបន្ថែមទាំងនេះបានបង្កើតឱ្យមានគុណវិបត្តិ។ ការឆ្លើយតបមួយគឺការបន្ថែមតក្កវិជ្ជាបំបាត់បញ្ហាដែលខិតខំប្រឹងប្រែងចូលទៅក្នុងក្រណាត់ FPGA នៅលើឧបករណ៍មួយចំនួន។ ការបំបាត់កំហុសក្នុងសៀគ្វីដោយប្រើការស៊ើបអង្កេតផ្នែករឹងគឺជាលទ្ធផល។
In-Circuit FPGA Debug - ការស៊ើបអង្កេតផ្នែករឹង
ការប្រើប្រាស់ឧបករណ៍ស៊ើបអង្កេតផ្នែករឹងធ្វើឱ្យបច្ចេកទេសបំបាត់កំហុសក្នុងសៀគ្វីយ៉ាងងាយស្រួលសម្រាប់ FPGAs ។ បច្ចេកទេសនេះត្រូវបានអនុវត្តជាមុខងារ Live Probe នៅលើឧបករណ៍ SmartFusion2®SoC FPGA និង IGLOO®2 FPGA បន្ថែមបន្ទាត់ស៊ើបអង្កេតដែលខិតខំប្រឹងប្រែងទៅលើក្រណាត់ FPGA ដើម្បីសង្កេតមើលលទ្ធផលនៃធាតុតក្កវិជ្ជាចុះឈ្មោះប៊ីត។ ដូចដែលបានបង្ហាញនៅក្នុងដ្យាក្រាមប្លុកក្នុងរូបភាពទី 4 ការស៊ើបអង្កេតផ្នែករឹងមាននៅក្នុងបណ្តាញស៊ើបអង្កេតពីរ A និង B ។
លទ្ធផលចុះឈ្មោះដែលបានជ្រើសរើស (ចំណុចស៊ើបអង្កេត) ដូចជាប្រភពមួយនៅខាងក្រោមនៃតួរលេខ ត្រូវបានបញ្ជូនពីលើបណ្តាញស៊ើបអង្កេតទាំងពីរ ហើយប្រសិនបើបានជ្រើសរើសអាចត្រូវបានអនុវត្តទៅឆានែល A ឬ B ។ បន្ទាប់មក សញ្ញាឆានែលតាមពេលវេលាជាក់ស្តែងទាំងនេះអាចត្រូវបានផ្ញើទៅកាន់ម្ជុល Probe A និង Probe B ដែលឧទ្ទិសនៅលើឧបករណ៍។ សញ្ញា Probe A និង Probe B ក៏អាចត្រូវបានបញ្ជូនពីខាងក្នុងទៅកាន់ឧបករណ៍វិភាគតក្កវិជ្ជាដែលបានបង្កប់។
ចំណាំថាលក្ខណៈពេលវេលានៃម្ជុលស៊ើបអង្កេតគឺទៀងទាត់ និងមានគម្លាតតិចតួចពីចំណុចស៊ើបអង្កេតមួយទៅចំណុចមួយទៀត ដែលធ្វើឱ្យវាកាន់តែងាយស្រួលក្នុងការប្រៀបធៀបលក្ខណៈពេលវេលានៃសញ្ញាពេលវេលាជាក់ស្តែង។ ទិន្នន័យអាចត្រូវបានចាប់យកបានរហូតដល់ 100MHz ដែលធ្វើឱ្យវាស័ក្តិសមសម្រាប់ការរចនាគោលដៅភាគច្រើន។
ប្រហែលជាសំខាន់បំផុតគឺទីតាំងចំនុចស៊ើបអង្កេត ដោយសារពួកវាមិនត្រូវបានជ្រើសរើសជាផ្នែកនៃការរចនាដែលបានអនុវត្ត (ពួកគេត្រូវបានជ្រើសរើសតាមរយៈផ្នែករឹងពិសេសខណៈពេលដែលការរចនាកំពុងដំណើរការនៅលើ FPGA) អាចត្រូវបានផ្លាស់ប្តូរយ៉ាងឆាប់រហ័សដោយគ្រាន់តែផ្ញើទិន្នន័យជ្រើសរើសទៅកាន់ឧបករណ៍។ មិនត្រូវការការរចនាឡើងវិញ និងការសរសេរកម្មវិធីឡើងវិញទេ។
ដើម្បីធ្វើឱ្យការប្រើប្រាស់សមត្ថភាព Live Probe កាន់តែងាយស្រួលជាងមុន ឧបករណ៍កម្មវិធីបំបាត់កំហុសដែលពាក់ព័ន្ធមានសិទ្ធិចូលប្រើទីតាំងសញ្ញាស៊ើបអង្កេតទាំងអស់តាមរយៈការបំបាត់កំហុសដែលបានបង្កើតដោយស្វ័យប្រវត្តិ file. ដូចដែលបានបង្ហាញក្នុងរូបភាពទី 5 ឈ្មោះសញ្ញាអាចត្រូវបានជ្រើសរើសពីបញ្ជីសញ្ញាហើយអនុវត្តទៅឆានែលដែលចង់បាន។ នេះអាចត្រូវបានធ្វើសូម្បីតែខណៈពេលដែលការរចនាកំពុងដំណើរការ ដូច្នេះសកម្មភាពស៊ើបអង្កេតនៅក្នុងការរចនាគឺគ្មានថ្នេរ និងមានប្រសិទ្ធភាពបំផុត។
ក្នុងករណីជាច្រើន សមត្ថភាពស៊ើបអង្កេតផ្នែករឹង ដូចជា Live Probe អាចត្រូវបានប្រើដោយភ្ជាប់ជាមួយឧបករណ៍វិភាគតក្កវិជ្ជាដែលបានពិពណ៌នាពីមុន និងបច្ចេកទេសសាកល្បងខាងក្រៅ។
ដូចដែលបានបង្ហាញក្នុងរូបភាពទី 6 សមត្ថភាពរបស់ Live Probe ដើម្បីជ្រើសរើសសញ្ញា 'ក្នុងពេលឆាប់ៗ' ធ្វើឱ្យវាអាចផ្លាស់ប្តូរសញ្ញាបានយ៉ាងរហ័ស និងងាយស្រួលដោយមិនចាំបាច់ចងក្រងការរចនាឡើងវិញ។ ឧបករណ៍វិភាគតក្កវិជ្ជាខាងក្រៅ ឬវិសាលភាពអាចសង្កេតបានយ៉ាងងាយស្រួលនូវសញ្ញាដែលបានសាកល្បង ដូចដែលបានបង្ហាញនៅក្នុងផ្នែកខាងស្តាំខាងលើនៃរូបនៅលើម្ជុលទិន្នផលការស៊ើបអង្កេតដែលបានឧទ្ទិស។ ជាជម្រើស (ឬប្រហែលជាបន្ថែមពីលើ) ឧបករណ៍វិភាគតក្កវិជ្ជាផ្ទៃក្នុង (ប្លុក ILA Identify ដែលបង្ហាញក្នុងរូប) អាចត្រូវបានប្រើដើម្បីសង្កេតមើលម្ជុលស៊ើបអង្កេត។ សញ្ញានៃការស៊ើបអង្កេតអាចត្រូវបានចាប់យកដោយ ILA និងសង្កេតនៅលើបង្អួចទម្រង់រលក។ ទីតាំងស៊ើបអង្កេតអាចត្រូវបានផ្លាស់ប្តូរដោយមិនចាំបាច់ចងក្រងការរចនាគោលដៅឡើងវិញ។
សូមចំណាំថា សមត្ថភាពបន្ថែមសម្រាប់ការកេះ និងដានអាចត្រូវបានប្រើ ដើម្បីបង្កើនមុខងារស៊ើបអង្កេត ដែលធ្វើឱ្យវាងាយស្រួលក្នុងការស្វែងរកសូម្បីតែបញ្ហាការរចនាស្មុគស្មាញ។
សមត្ថភាពបំបាត់កំហុសផ្នែករឹងបន្ថែមក៏មាននៅលើឧបករណ៍ SmartFusion2 SoC FPGA និង IGLOO2 FPGA ផងដែរ។ សមត្ថភាពមួយក្នុងចំណោមសមត្ថភាពទាំងនេះ ហៅថា Active Probe អាចអាន ឬសរសេរដោយថាមវន្ត និងអសមកាលទៅធាតុតក្កណាមួយចុះឈ្មោះប៊ីត។ តម្លៃសរសេរនៅតែបន្តសម្រាប់វដ្តនាឡិកាតែមួយ ដូច្នេះប្រតិបត្តិការធម្មតាអាចបន្ត ធ្វើឱ្យវាក្លាយជាឧបករណ៍បំបាត់កំហុសដ៏មានតម្លៃបំផុត។ Active Probe មានការចាប់អារម្មណ៍ជាពិសេស ប្រសិនបើការសង្កេតរហ័សនៃសញ្ញាខាងក្នុងត្រូវបានគេចង់បាន (ប្រហែលជាគ្រាន់តែពិនិត្យមើលថាវាសកម្ម ឬនៅក្នុងស្ថានភាពដែលចង់បាន ដូចជាសញ្ញាកំណត់ឡើងវិញ) ឬប្រសិនបើមានតម្រូវការដើម្បីសាកល្បងមុខងារតក្កវិជ្ជាយ៉ាងឆាប់រហ័សដោយការសរសេរទៅកាន់ចំណុចស៊ើបអង្កេត។
(ប្រហែលជាចាប់ផ្តើមការផ្លាស់ប្តូរម៉ាស៊ីនរដ្ឋដោយកំណត់តម្លៃបញ្ចូលយ៉ាងលឿនដើម្បីញែកបញ្ហាលំហូរគ្រប់គ្រង)។
សមត្ថភាពបំបាត់កំហុសមួយទៀតដែលផ្តល់ដោយ Microsemi គឺ Memory Debug ។ លក្ខណៈពិសេសនេះអនុញ្ញាតឱ្យអ្នករចនាអាន ឬសរសេរដោយថាមវន្ត និងអសមកាលទៅកាន់ប្លុក SRAM ក្រណាត់ FPGA ដែលបានជ្រើសរើស។ ដូចដែលបានបង្ហាញនៅក្នុងរូបថតអេក្រង់នៃឧបករណ៍បំបាត់កំហុស (រូបភាពទី 7) នៅពេលដែលផ្ទាំង Memory Blocks ត្រូវបានជ្រើសរើស អ្នកប្រើប្រាស់អាចជ្រើសរើសអង្គចងចាំដែលចង់បានដើម្បីអាន ប្រតិបត្តិការចាប់យករូបភាពនៃអង្គចងចាំ កែប្រែតម្លៃអង្គចងចាំ ហើយបន្ទាប់មកសរសេរតម្លៃត្រឡប់ទៅឧបករណ៍វិញ។ វាអាចមានប្រយោជន៍ជាពិសេសសម្រាប់ការត្រួតពិនិត្យ ឬកំណត់សតិបណ្ដោះអាសន្នទិន្នន័យដែលប្រើក្នុងច្រកទំនាក់ទំនងសម្រាប់បន្ទះកោសដែលតម្រង់ទិសការគណនា ឬសូម្បីតែសម្រាប់កូដប្រតិបត្តិដោយស៊ីភីយូដែលបានបង្កប់។ ការបំបាត់កំហុសដែលពឹងផ្អែកលើទិន្នន័យស្មុគស្មាញគឺលឿន និងងាយស្រួលជាងនៅពេលដែលការចងចាំអាចត្រូវបានគេសង្កេតឃើញ និងគ្រប់គ្រងបានលឿន។
នៅពេលដែលការរចនាត្រូវបានបំបាត់កំហុស វាអាចចង់បិទសមត្ថភាពបំបាត់កំហុសផ្នែករឹង ដើម្បីការពារព័ត៌មានរសើប។ អ្នកវាយប្រហារអាចប្រើមធ្យោបាយដូចគ្នាទាំងនេះ ដើម្បីអានព័ត៌មានសំខាន់ៗ ឬផ្លាស់ប្តូរការកំណត់ប្រព័ន្ធ ដែលអាចឱ្យមានភាពងាយស្រួលក្នុងការចូលទៅកាន់ផ្នែករសើបនៃប្រព័ន្ធ។ Microsemi បានបន្ថែមលក្ខណៈពិសេសដើម្បីអនុញ្ញាតឱ្យអ្នករចនាធានាឧបករណ៍បន្ទាប់ពីការបំបាត់កំហុសត្រូវបានបញ្ចប់។ សម្រាប់អតីតampដូច្នេះ ការចូលទៅកាន់ Live Probe និង Active Probe អាចត្រូវបានចាក់សោ ដើម្បីបិទមុខងារទាំងស្រុងជាមធ្យោបាយនៃការវាយប្រហារ (វាថែមទាំងលុបបំបាត់លទ្ធភាពនៃសកម្មភាពស៊ើបអង្កេតដែលបង្កើតលំនាំណាមួយនៅក្នុងចរន្តផ្គត់ផ្គង់ ដែលអាចត្រូវបានប្រើដើម្បីសាកល្បង និងសង្កេតមើលទិន្នន័យដោយប្រយោល)។ ម៉្យាងទៀត ការចូលប្រើផ្នែកដែលបានជ្រើសរើសនៃការរចនាអាចត្រូវបានបិទ ដើម្បីការពារការចូលទៅកាន់ផ្នែកទាំងនោះ។ នេះអាចជាការងាយស្រួល ប្រសិនបើផ្នែកនៃការរចនាត្រូវការសុវត្ថិភាព ដែលធ្វើឱ្យការរចនាដែលនៅសល់នៅតែអាចចូលប្រើបានសម្រាប់ការធ្វើតេស្តវាល ឬការវិភាគកំហុស។
គំនូសតាងប្រៀបធៀបការបំបាត់កំហុសក្នុងសៀគ្វី
ឥឡូវនេះ លម្អិតឡើងវិញview នៃបច្ចេកទេសបំបាត់កំហុសផ្នែករឹងក្នុងសៀគ្វីសំខាន់ៗចំនួនបីត្រូវបានពិពណ៌នាតារាងសង្ខេបដូចដែលបានបង្ហាញក្នុងរូបភាពទី 8 ត្រូវបានបង្កើតឡើងដែលលម្អិតអំពី advan ផ្សេងៗtages និង disadvantages នៃវិធីសាស្រ្តនីមួយៗ។ ដោយចងចាំថា បច្ចេកទេសមួយចំនួនអាចប្រើប្រាស់រួមគ្នា (ការស៊ើបអង្កេតផ្ទាល់ និងការវិភាគតក្កវិជ្ជាផ្ទៃក្នុង (ILA)) ដូចជា Synopsys Identify សម្រាប់ឧ។ample) យើងអាចមើលឃើញចំណុចខ្លាំង និងចំណុចខ្សោយសំខាន់ៗនៃបច្ចេកទេសនីមួយៗ។ ការប្រមូលផ្តុំនៃសមត្ថភាពបំបាត់កំហុសផ្នែករឹងក្នុងសៀគ្វី (ការស៊ើបអង្កេតផ្ទាល់ ការស៊ើបអង្កេតសកម្ម និងការបំបាត់កំហុសអង្គចងចាំ ដែលហៅថា SmartDebug) គឺខ្សោយបំផុតបើប្រៀបធៀបទៅនឹងបច្ចេកទេសផ្សេងទៀត នៅពេលនិយាយអំពីចំនួននៃការស៊ើបអង្កេតសរុបដែលមាន (រង្វង់ពណ៌ក្រហម) និងខ្សោយជាងល្អបំផុត (រង្វង់ពណ៌លឿង) នៅពេលដែលល្បឿនចាប់យកត្រូវបានពិចារណា (ឧបករណ៍ធ្វើតេស្តខាងក្រៅអាចលឿនជាង)។
បច្ចេកទេសដែលមានមូលដ្ឋានលើ ILA ដូចជា Synopsys Identify គឺខ្សោយបំផុតបើប្រៀបធៀបទៅនឹងបច្ចេកទេសផ្សេងទៀត ហើយនៅពេលដែលតម្រូវការធនធាន FPGA ត្រូវបានពិចារណា។ បច្ចេកទេសផ្អែកលើឧបករណ៍ធ្វើតេស្តខាងក្រៅគឺខ្សោយបំផុតលើការពិចារណាមួយចំនួនជាមួយនឹងការចំណាយ ផលប៉ះពាល់នៃការកំណត់ពេលវេលានៃការរចនា និងចលនាស៊ើបអង្កេតលើក្បាល (ដោយសារតែតម្រូវការក្នុងការចងក្រងការរចនាឡើងវិញ) ដែលពិបាកបំផុត។ ប្រហែលជាដំណោះស្រាយដ៏ប្រសើរបំផុតគឺការរួមបញ្ចូលគ្នានៃ SmartDebug និងបច្ចេកទេសមួយក្នុងចំនោមបច្ចេកទេសផ្សេងទៀត ដូច្នេះចំនួនឆានែលខ្សោយរបស់ SmartDebug អាចត្រូវបានកាត់បន្ថយ និងចលនាចំណុចស៊ើបអង្កេត disadvantagបច្ចេកទេសផ្សេងទៀតត្រូវបានកាត់បន្ថយផងដែរ។
ការចាត់ថ្នាក់សញ្ញា
ភាពខុសគ្នាដែលមានប្រយោជន៍អាចត្រូវបានធ្វើឡើងរវាងប្រភេទសញ្ញាទូទៅមួយចំនួន ហើយនេះអាចជួយនៅពេលរៀបចំផែនការវិធីសាស្រ្តបំបាត់កំហុស។ សម្រាប់អតីតample, សញ្ញាដែលមិនផ្លាស់ប្តូរក្រៅពីកំឡុងពេលចាប់ផ្តើមប្រព័ន្ធ ដូចជាការកំណត់ប្រព័ន្ធឡើងវិញ ការកំណត់ប្លុកឡើងវិញ ឬការចុះឈ្មោះចាប់ផ្តើមអាចត្រូវបានចាត់ថ្នាក់ជាសញ្ញាឋិតិវន្ត។ ប្រភេទនៃសញ្ញាទាំងនេះត្រូវបានចូលប្រើយ៉ាងមានប្រសិទ្ធភាពបំផុតតាមរយៈឧបករណ៍ដែលអាចសង្កេតបានយ៉ាងងាយស្រួល ក៏ដូចជាការគ្រប់គ្រងសញ្ញា ដោយមិនចាំបាច់មានវដ្តនៃការចងក្រងវែង។ Active Probe គឺជាឧបករណ៍ដ៏ល្អសម្រាប់បំបាត់កំហុសសញ្ញាឋិតិវន្ត។ ដូចគ្នានេះដែរ សញ្ញាដែលផ្លាស់ប្តូរញឹកញាប់ជាង ប៉ុន្តែនៅតែឋិតិវន្តសម្រាប់ភាគច្រើននៃពេលវេលា អាចត្រូវបានចាត់ថ្នាក់ថាជា pseudo-static ហើយក៏ត្រូវបានបំបាត់កំហុសយ៉ាងមានប្រសិទ្ធភាពបំផុតដោយប្រើ Active Probe ។ សញ្ញាដែលផ្លាស់ប្តូរជាញឹកញាប់ ដូចជាសញ្ញានាឡិកា អាចត្រូវបានចាត់ថ្នាក់ថាជាថាមវន្ត ហើយមិនងាយចូលប្រើតាមរយៈ Active Probe ទេ។ Live Probe គឺជាជម្រើសដ៏ល្អសម្រាប់ការសង្កេតមើលសញ្ញាទាំងនេះ។
ករណីប្រើបំបាត់កំហុសសាមញ្ញ
ឥឡូវនេះយើងយល់កាន់តែច្បាស់អំពីជម្រើសបំបាត់កំហុសក្នុងសៀគ្វីផ្សេងគ្នា សូមមើលការរចនាសាមញ្ញampសូមមើលពីរបៀបដែលបច្ចេកទេសទាំងនេះអនុវត្ត។ រូបភាពទី 9 បង្ហាញការរចនា FPGA សាមញ្ញនៅក្នុងឧបករណ៍ SmartFusion2 SoC FPGA ។ ប្រព័ន្ធរង Microcontroller (MSS) ត្រូវបានកំណត់ឡើងវិញដោយ CoreSF2Reset Soft IP block ។ ការបញ្ចូលទៅក្នុងប្លុកនេះគឺ Power On Reset, User Fabric Reset និង External Reset។ លទ្ធផលគឺកំណត់ឡើងវិញចំពោះ User Fabric ការកំណត់ MSS ឡើងវិញ និងការកំណត់ M3 ឡើងវិញ។ រោគសញ្ញាកំហុសគឺថាមិនមានសកម្មភាពនៅលើ I/Os ទោះបីជាឧបករណ៍នេះចេញពីស្ថានភាព POR ដោយជោគជ័យក៏ដោយ។ ជម្រើសបីផ្សេងគ្នាសម្រាប់ការបំបាត់កំហុសនេះត្រូវបានបង្ហាញនៅក្នុងរូបភាពផងដែរ: ប្រអប់ពណ៌ខៀវ (ដាក់ស្លាក ETE) គឺសម្រាប់វិធីសាស្រ្តឧបករណ៍ធ្វើតេស្តខាងក្រៅ។ ប្រអប់ពណ៌បៃតង (ដាក់ស្លាក ILA) គឺសម្រាប់វិធីសាស្ត្រវិភាគតក្កវិជ្ជាផ្ទៃក្នុង។ ហើយប្រអប់ពណ៌ទឹកក្រូច (ដែលមានស្លាក AP) គឺសម្រាប់វិធីសាស្ត្រ Active Probe ។ យើងនឹងសន្មត់ថាមូលហេតុឫសគល់សក្តានុពលនៃកំហុសត្រូវបានអះអាងដោយមិនត្រឹមត្រូវនូវការកំណត់ឡើងវិញនូវធាតុបញ្ចូលទៅក្នុង CoreSF2Reset Soft IP block។
ឥឡូវនេះ សូមក្រឡេកមើលដំណើរការបំបាត់កំហុសសម្រាប់វិធីបីយ៉ាងដែលបានពិពណ៌នាពីមុនក្នុងសៀគ្វី។
ឧបករណ៍ធ្វើតេស្តខាងក្រៅ
ដោយប្រើវិធីសាស្រ្តនេះ វាត្រូវបានសន្មត់ថាឧបករណ៍សាកល្បងមាន ហើយមិនត្រូវបានប្រើដោយគម្រោងអាទិភាពខ្ពស់ជាងនេះទេ។ លើសពីនេះទៀត វាមានសារៈសំខាន់ណាស់ក្នុងការរៀបចំផែនការជាមុនដើម្បីឱ្យ FPGA I/Os មួយចំនួនអាចរកបាន និងអាចភ្ជាប់បានយ៉ាងងាយស្រួលទៅនឹងឧបករណ៍សាកល្បង។ មានបឋមកថានៅលើ PCB សម្រាប់ឧample, នឹងមានប្រយោជន៍ខ្លាំងណាស់ និងកាត់បន្ថយពេលវេលាដែលចំណាយក្នុងការព្យាយាមកំណត់អត្តសញ្ញាណ និងភ្ជាប់ទៅ 'ទំនងជាជនសង្ស័យ' ឬសក្តានុពលនៃការខ្វះខាតម្ជុលក្នុងអំឡុងពេលស៊ើបអង្កេត។ ការរចនានឹងត្រូវចងក្រងឡើងវិញ ដើម្បីជ្រើសរើសសញ្ញាដែលយើងចង់ស៊ើបអង្កេត។ សង្ឃឹមថា យើងនឹងមិន 'បកសំបកខ្ទឹមបារាំង' ហើយត្រូវការជ្រើសរើសសញ្ញាបន្ថែមសម្រាប់ការស៊ើបអង្កេតបន្ថែមទៀតទេ ព្រោះជាញឹកញាប់ការស៊ើបអង្កេតដំបូងរបស់យើងគ្រាន់តែផ្តល់លទ្ធផលជាសំណួរបន្ថែមទៀត។ ក្នុងករណីណាក៏ដោយ ដំណើរការចងក្រង និងសរសេរកម្មវិធីឡើងវិញអាចចំណាយពេលច្រើន ហើយប្រសិនបើវាបណ្តាលឱ្យមានការរំលោភលើពេលវេលា ការរចនាឡើងវិញគឺត្រូវបានទាមទារ (យើងទាំងអស់គ្នាដឹងច្បាស់ថាតើការព្យាយាមដោះស្រាយបញ្ហាពេលវេលាមានការខកចិត្តជាពិសេស នៅពេលអ្នកធ្វើការផ្លាស់ប្តូរការរចនាដើម្បីស្វែងរកកំហុសការរចនា ដំណើរការទាំងមូលអាចចំណាយពេលពីនាទីទៅច្រើនម៉ោង)! វាក៏សំខាន់ផងដែរក្នុងការចងចាំថា ប្រសិនបើការរចនាមិនមាន I/O អ្នកប្រើប្រាស់ឥតគិតថ្លៃទេ វិធីសាស្ត្រនេះមិនអាចអនុវត្តបានទេ។ ជាងនេះទៅទៀត វិធីសាស្រ្តនេះគឺមានការរំខានជារចនាសម្ព័ន្ធចំពោះការរចនា ហើយកំហុសដែលទាក់ទងនឹងពេលវេលាអាចបាត់ ឬលេចឡើងម្តងទៀតរវាងការធ្វើម្តងទៀត។
អ្នកវិភាគតក្កវិជ្ជាផ្ទៃក្នុង
ដោយប្រើវិធីសាស្រ្តនេះ ILA ត្រូវតែបញ្ចូលទៅក្នុងការរចនាដោយប្រើធនធានក្រណាត់ ហើយបន្ទាប់មកត្រូវចងក្រងឡើងវិញ។ ចំណាំថា ប្រសិនបើ ILA ត្រូវបានធ្វើភ្លាមៗ នោះសញ្ញាដែលយើងចង់ស៊ើបអង្កេតប្រហែលជាមិនត្រូវបានបញ្ចូលទេ ដែលនឹងតម្រូវឱ្យមានការចងក្រងឡើងវិញផងដែរ។ ដំណើរការនេះប្រថុយនឹងការផ្លាស់ប្តូរការរចនាដើម និងបំពានលើការកំណត់ពេលវេលា។ ប្រសិនបើត្រូវតាមពេលវេលា ការរចនាចាំបាច់ត្រូវរៀបចំឡើងវិញ និងចាប់ផ្តើមឡើងវិញ។ ដំណើរការទាំងមូលនេះអាចចំណាយពេលច្រើននាទី ឬច្រើនម៉ោង ប្រសិនបើពេលវេលាចងក្រងឡើងវិញមានរយៈពេលយូរ ហើយត្រូវការការឆ្លងកាត់ច្រើន។ វិធីសាស្រ្តនេះគឺមានការរំខានជារចនាសម្ព័ន្ធ ហើយអាចបណ្តាលឱ្យមានបញ្ហាស្រដៀងគ្នាទៅនឹងអ្វីដែលបានពិពណ៌នានៅពេលប្រើវិធីសាស្ត្រខាងលើ។
ការស៊ើបអង្កេតសកម្ម
ដោយប្រើវិធីសាស្រ្តនេះ Active Probe អាចត្រូវបានចង្អុលទៅប្រភពនៃសញ្ញាកំណត់ឡើងវិញផ្សេងៗ ដែលទាំងអស់នេះត្រូវបានប្រភពដោយលទ្ធផលចុះឈ្មោះ (ដូចជារឿងធម្មតានៅក្នុងការអនុវត្តការរចនាឌីជីថលល្អណាមួយ)។ សញ្ញាត្រូវបានជ្រើសរើសម្តងមួយៗ ពីម៉ឺនុយ Active Probe ដែលបង្ហាញក្នុងរូបភាពទី 10 ខាងក្រោម។ តម្លៃសញ្ញាដែលបានជ្រើសរើសអាចត្រូវបានអាន និងត្រូវបានបង្ហាញនៅលើផ្ទាំងទិន្នន័យ Active Probe ។ ការអះអាងខុសណាមួយត្រូវបានកំណត់យ៉ាងងាយស្រួល។ ការធ្វើតេស្តនេះអាចត្រូវបានធ្វើភ្លាមៗដោយមិនចាំបាច់ចងក្រង និងរៀបចំឧបករណ៍ឡើងវិញ ហើយមិនរំខានរចនាសម្ព័ន្ធ ឬតាមនីតិវិធីឡើយ។ ដំណើរការទាំងមូលចំណាយពេលតែប៉ុន្មានវិនាទីប៉ុណ្ណោះ។ វិធីសាស្ត្រនេះក៏អាចបង្កើតភាពអាចគ្រប់គ្រងបាន (ការផ្លាស់ប្តូរតម្លៃអសមកាល) ដែលវិធីសាស្ត្រពីរផ្សេងទៀតនឹងមិនអនុញ្ញាត។ នៅក្នុងពិសេសនេះ exampដូច្នេះ សញ្ញាកំណត់ឡើងវិញដែលបានមកពីការចុះឈ្មោះអាចត្រូវបានស៊ើបអង្កេតយ៉ាងងាយស្រួល និងរកឃើញថាត្រូវបានរក្សានៅក្នុងស្ថានភាពសកម្ម។
ការបិទបើកជាបណ្តោះអាសន្ននៃសញ្ញាកំណត់ឡើងវិញអាចត្រូវបានសម្រេចដោយការធ្វើសមកាលកម្មការចុះឈ្មោះបង្កើតសញ្ញាដែលនៅសល់។
ករណីប្រើប្រាស់បំបាត់កំហុសដ៏ស្មុគស្មាញបន្ថែមទៀត
ការរចនាខាងលើគឺសាមញ្ញណាស់ ហើយមានប្រយោជន៍ជាការណែនាំក្នុងការប្រើប្រាស់បច្ចេកទេសរចនាដែលបានពិពណ៌នា ប៉ុន្តែភាពស្មុគស្មាញជាងample អាចជាការបង្ហាញកាន់តែច្រើន។ ជាច្រើនដងដែលសញ្ញានៃការចាប់អារម្មណ៍មិនមែនជាសញ្ញាឋិតិវន្តដូចនៅក្នុងអតីតសាមញ្ញរបស់យើង។ample ប៉ុន្តែជាថាមវន្ត។ សញ្ញាថាមវន្តទូទៅគឺជានាឡិកាកម្រិតមធ្យម ប្រហែលជាប្រើសម្រាប់កំណត់ពេលចាប់ដៃសម្រាប់ចំណុចប្រទាក់សៀរៀល។ រូបភាពទី 11 បង្ហាញពីការរចនាបែបនេះជាមួយអ្នកប្រើប្រាស់ Soft IP core ក្នុងករណីនេះ ចំណុចប្រទាក់សៀរៀលផ្ទាល់ខ្លួនដែលភ្ជាប់ទៅប្រព័ន្ធ APB bus ។ រោគសញ្ញាកំហុសគឺថាមិនមានសកម្មភាពលើចំណុចប្រទាក់សៀរៀលផ្ទាល់ខ្លួនរបស់អ្នកប្រើប្រាស់ទេ ហើយនៅពេលដែលមេឡានក្រុង APB ចេញប្រតិបត្តិការដើម្បីចូលប្រើចំណុចប្រទាក់សៀរៀល វាចូលទៅក្នុងលក្ខខណ្ឌលើកលែងដែលបង្ហាញពីការចាប់ដៃមិនត្រឹមត្រូវ។ លក្ខខណ្ឌទាំងនេះហាក់ដូចជាច្រានចោលមូលហេតុឋិតិវន្ត ដូចជាសញ្ញាកំណត់ឡើងវិញមិនត្រឹមត្រូវ ចាប់តាំងពីម៉ាស៊ីនស្ថានភាពប្រតិបត្តិការហាក់ដូចជាមិនដំណើរការក្នុងអត្រាដែលរំពឹងទុក ដូច្នេះហើយបណ្តាលឱ្យមានការលើកលែង។ មូលហេតុឫសគល់ត្រូវបានគេគិតថាជាម៉ាស៊ីនបង្កើតប្រេកង់នាឡិកានៅក្នុងស្នូល IP អ្នកប្រើប្រាស់។
ប្រសិនបើវាមិនដំណើរការនៅប្រេកង់ត្រឹមត្រូវ កំហុសដែលបានពិពណ៌នានឹងកើតឡើង។
ក្នុងស្ថានភាពនេះ វាប្រហែលជាយុទ្ធសាស្រ្តប្រសើរជាងមុនដើម្បីជំនួសវិធីសាស្រ្ត Active Probe ជាមួយនឹង Live Probe ។ នេះត្រូវបានបង្ហាញក្នុងរូបខាងលើដោយប្រអប់ LP ពណ៌ទឹកក្រូច ដោយប្រើ JTAG សញ្ញាសម្រាប់ការជ្រើសរើសប្រភពស៊ើបអង្កេត។
ឧបករណ៍ធ្វើតេស្តខាងក្រៅ
ចំពោះករណីនេះ វិធីសាស្រ្តគឺស្រដៀងនឹងអតីតសាមញ្ញដែលបានពិពណ៌នាពីមុនampលេ សញ្ញានាឡិការបស់អ្នកប្រើត្រូវបាននាំយកទៅចំណុចសាកល្បង (សង្ឃឹមថានៅលើបឋមកថា) ហើយការចងក្រងដែលចំណាយពេលច្រើនគឺចាំបាច់។ វាក៏អាចមានប្រយោជន៍ផងដែរក្នុងការបង្ហាញសញ្ញាយោង ប្រហែលជានាឡិកាប្រព័ន្ធដែលត្រូវបានប្រើដើម្បីនាឡិកា IP អ្នកប្រើប្រាស់ជាសញ្ញាប្រៀបធៀប។ យើងនឹងត្រូវទទួលរងនូវតម្រូវការក្នុងការចងក្រង និងរៀបចំឡើងវិញម្តងទៀត ដូច្នេះដំណើរការទាំងមូលអាចចំណាយពេលច្រើនណាស់។
អ្នកវិភាគតក្កវិជ្ជាផ្ទៃក្នុង
ករណីនេះគឺស្រដៀងទៅនឹងអតីតសាមញ្ញampលេ ILA ត្រូវតែបញ្ចូល ឬសញ្ញាដែលចង់បានដែលបានកំណត់ ហើយវដ្តនៃការចងក្រង និងកម្មវិធីឡើងវិញត្រូវបានប្រតិបត្តិ។ បញ្ហាដែលបានពិពណ៌នាពីមុនទាំងអស់នៅតែបណ្តាលឱ្យមានពេលវេលាវដ្តនៃការបំបាត់កំហុសយ៉ាងសំខាន់។ ទោះយ៉ាងណាក៏ដោយមានភាពស្មុគស្មាញបន្ថែម។ នាឡិកាដែលជំរុញ ILA ត្រូវតែធ្វើសមកាលកម្ម ហើយតាមឧត្ដមគតិគឺលឿនជាងមុនទាក់ទងនឹងនាឡិកាដែលត្រូវសង្កេតពីអ្នកប្រើប្រាស់ Soft IP core។ ប្រសិនបើនាឡិកាទាំងនេះមានភាពអសមកាល ឬមិនមានទំនាក់ទំនងពេលវេលាត្រឹមត្រូវ ការចាប់យកទិន្នន័យនឹងមិនអាចទាយទុកជាមុនបាន និងជាប្រភពនៃការភ័ន្តច្រឡំសម្រាប់ដំណើរការបំបាត់កំហុស។
ចំណាំថាប្រសិនបើអ្នកប្រើ Soft IP clock មិនត្រូវបានបង្កើតនៅលើបន្ទះឈីប (ប្រហែលជាវាត្រូវបានទាញយកមកវិញពីចំណុចប្រទាក់សៀរៀល) អ្នករចនាប្រហែលជាត្រូវបន្ថែមម៉ូឌុលនាឡិកាដើម្បីបង្កើតនាឡិកា ILA លឿនជាងមុនដោយប្រើធនធានបន្ថែម ហើយអាចបង្កើតការបំពានពេលវេលា។
ការស៊ើបអង្កេតផ្ទាល់
ដោយប្រើវិធីសាស្រ្តនេះ Live Probe អាចត្រូវបានចង្អុលយ៉ាងលឿនទៅកាន់ប្រភពនៃនាឡិកាអ្នកប្រើប្រាស់ និងប្រភពនាឡិកាផ្សេងទៀតពីការចុះឈ្មោះ ដើម្បីដេញតាមមូលហេតុឫសគល់នៃកំហុស។ ការស៊ើបអង្កេតផ្ទាល់នឹងបង្ហាញលទ្ធផលសញ្ញាដែលបានជ្រើសរើសក្នុងពេលវេលាជាក់ស្តែង ហើយទំនាក់ទំនងពេលវេលាណាមួយរវាងសញ្ញាគឺមានភាពងាយស្រួលក្នុងការកំណត់។ ដំណើរការទាំងមូលចំណាយពេលតែប៉ុន្មានវិនាទីប៉ុណ្ណោះ។
លក្ខណៈពិសេសបំបាត់កំហុសផ្សេងទៀតសម្រាប់ចំណុចប្រទាក់សៀរៀល
វាក៏សំខាន់ផងដែរក្នុងការចង្អុលបង្ហាញថាមានសមត្ថភាពបំបាត់កំហុសបន្ថែមជាច្រើននៅក្នុងឧបករណ៍ SmartFusion2 SoC FPGA និង IGLOO2 FPGA ដែលអាចត្រូវបានប្រើនៅលើចំណុចប្រទាក់សៀរៀល ដូចជាឧបករណ៍នៅក្នុងអតីត។ample ការរចនាដែលកំហុសកាន់តែស្មុគស្មាញ។ SERDES Debug, ឧទាហរណ៍ample ផ្តល់នូវសមត្ថភាពបំបាត់កំហុសជាក់លាក់សម្រាប់ចំណុចប្រទាក់សៀរៀលដែលមានល្បឿនលឿន។ លក្ខណៈពិសេសមួយចំនួននៃ SERDES Debug រួមមានការគាំទ្រការធ្វើតេស្ត PMA (ដូចជាការបង្កើតគំរូ PRBS និងការធ្វើតេស្តរង្វិលជុំ) សម្រាប់ការកំណត់រចនាសម្ព័ន្ធការធ្វើតេស្ត SERDES ជាច្រើនជាមួយនឹងការកំណត់កម្រិតចុះឈ្មោះឡើងវិញ ដើម្បីជៀសវាងការប្រើប្រាស់លំហូរនៃការរចនាពេញលេញដើម្បីធ្វើការផ្លាស់ប្តូរការកំណត់រចនាសម្ព័ន្ធ និងរបាយការណ៍អត្ថបទដែលបង្ហាញពីពិធីការដែលបានកំណត់រចនាសម្ព័ន្ធ ការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធ SERDES និង Lane ។ លក្ខណៈពិសេសទាំងនេះធ្វើឱ្យការបំបាត់កំហុស SERDES កាន់តែងាយស្រួល ហើយអាចប្រើរួមគ្នាជាមួយ Live Probe និង Active Probe ដើម្បីបង្កើនល្បឿននៃការបំបាត់កំហុសនៃសៀគ្វីស្មុគស្មាញ។
ឧបករណ៍បំបាត់កំហុសអង្គចងចាំដែលបានពិពណ៌នាពីមុនក៏អាចត្រូវបានប្រើដោយភ្ជាប់ជាមួយ SERDES Debug ដើម្បីបង្កើនល្បឿននៃការធ្វើតេស្ត។ ដោយសារអង្គចងចាំអាចត្រួតពិនិត្យ និងផ្លាស់ប្តូរបានយ៉ាងរហ័ស និងងាយស្រួលជាមួយនឹង Memory Debug នោះ វាអាចបង្កើត 'test packets' បានយ៉ាងឆាប់រហ័ស និងសង្កេតមើលលទ្ធផល loopback ឬ inter-system communications។ អ្នករចនាអាចប្រើប្រាស់សមត្ថភាពទាំងនេះ ហើយកាត់បន្ថយតម្រូវការសម្រាប់ 'ខ្សែសាកល្បង' ពិសេសដែលប្រើប្រាស់ក្រណាត់ FPGA បន្ថែម ហើយវាអាចប៉ះពាល់ដល់ពេលវេលានៃបន្ទះឈីប។
សេចក្តីសន្និដ្ឋាន
ក្រដាសនេះបានពិពណ៌នាលម្អិតអំពីវិធីសាស្រ្តផ្សេងគ្នាជាច្រើនក្នុងការអនុវត្តការបំបាត់កំហុសក្នុងសៀគ្វីសម្រាប់ FPGAs និង SoC FPGAs—ការប្រើប្រាស់ឧបករណ៍វិភាគតក្កវិជ្ជារួមបញ្ចូលគ្នា ការប្រើប្រាស់ឧបករណ៍ធ្វើតេស្តខាងក្រៅ និងការប្រើប្រាស់សៀគ្វីស៊ើបអង្កេតដែលខិតខំប្រឹងប្រែងរួមបញ្ចូលទៅក្នុងក្រណាត់ FPGA ។ ការបន្ថែមនៃសៀគ្វីស៊ើបអង្កេតពិសេស និងជាក់លាក់ ដូចជា Active Probe និង Live Probe ផ្តល់ជូនដោយ Microsemi នៅលើឧបករណ៍ SmartFusion2 SoC FPGA និង IGLOO2 FPGA ត្រូវបានបង្ហាញថាមានល្បឿនលឿន និងសម្រួលដំណើរការបំបាត់កំហុស។ សមត្ថភាពក្នុងការកែប្រែការជ្រើសរើសសញ្ញាខាងក្នុងយ៉ាងឆាប់រហ័ស (ដោយមិនចាំបាច់អនុវត្តវដ្តនៃការចងក្រង និងកម្មវិធីឡើងវិញដែលប្រើពេលច្រើន) និងសមត្ថភាពក្នុងការស៊ើបអង្កេតសញ្ញាខាងក្នុង (ដោយមិនចាំបាច់ប្រើក្រណាត់ FPGA និងអាចណែនាំការបំពានពេលវេលា) ត្រូវបានបង្ហាញថាជាអាទិទេពដ៏សំខាន់។tages នៅពេលបំបាត់កំហុស FPGA រចនា។ លើសពីនេះ ការប្រើប្រាស់វិធីសាស្រ្តច្រើន ដែលអាចធ្វើការរួមគ្នាដើម្បីផ្តល់នូវសមត្ថភាពបំបាត់កំហុសកាន់តែទូលំទូលាយត្រូវបានពិពណ៌នា។ ទីបំផុតអតីតពីរនាក់ample debug use case ត្រូវបានផ្តល់ឱ្យដើម្បីបង្ហាញពីការដោះដូររវាងវិធីសាស្រ្តដែលបានពិពណ៌នា។
ដើម្បីស្វែងយល់បន្ថែម
- IGLOO2 FPGAs
- SmartFusion2 SoC FPGAs
សាជីវកម្ម Microsemi (Nasdaq: MSCC) ផ្តល់ជូននូវផលប័ត្រដ៏ទូលំទូលាយនៃ semiconductor និងដំណោះស្រាយប្រព័ន្ធសម្រាប់ទំនាក់ទំនង ការការពារ និងសន្តិសុខ អាកាសយានដ្ឋាន និងទីផ្សារឧស្សាហកម្ម។ ផលិតផលរួមមានសៀគ្វីរួមបញ្ចូលគ្នានូវសញ្ញាចម្រុះអាណាឡូកដែលមានប្រសិទ្ធភាពខ្ពស់ និងរឹងដោយវិទ្យុសកម្ម, FPGAs, SoCs និង ASICs; ផលិតផលគ្រប់គ្រងថាមពល; ឧបករណ៍កំណត់ពេលវេលា និងសមកាលកម្ម និងដំណោះស្រាយពេលវេលាច្បាស់លាស់ កំណត់ស្តង់ដារពិភពលោកសម្រាប់ពេលវេលា។ ឧបករណ៍ដំណើរការសំឡេង; ដំណោះស្រាយ RF; សមាសធាតុដាច់ដោយឡែក; បច្ចេកវិជ្ជាសុវត្ថិភាព និងការប្រឆាំង t ដែលអាចធ្វើមាត្រដ្ឋានបាន។amper ផលិតផល; Power-over-Ethernet ICs និង midspans; ក៏ដូចជាសមត្ថភាព និងសេវាកម្មរចនាផ្ទាល់ខ្លួន។ Microsemi មានទីស្នាក់ការកណ្តាលនៅ Aliso Viejo រដ្ឋកាលីហ្វ័រញ៉ា ហើយមានបុគ្គលិកប្រមាណ 3,400 នាក់នៅទូទាំងពិភពលោក។ ស្វែងយល់បន្ថែមនៅ www.microsemi.com.
© 2014 Microsemi Corporation ។ រក្សារសិទ្ធគ្រប់យ៉ាង។ Microsemi និងនិមិត្តសញ្ញា Microsemi គឺជាពាណិជ្ជសញ្ញារបស់សាជីវកម្ម Microsemi ។ ពាណិជ្ជសញ្ញា និងសញ្ញាសេវាកម្មផ្សេងទៀតទាំងអស់ គឺជាកម្មសិទ្ធិរបស់ម្ចាស់រៀងៗខ្លួន។
ទីស្នាក់ការកណ្តាលក្រុមហ៊ុន Microsemi
- មួយ។ សហគ្រាស Aliso Viejo CA 92656 សហរដ្ឋអាមេរិក
- នៅខាងក្នុង សហរដ្ឋអាមេរិក៖ +1 ៨៦៦-៤៤៧-២១៩៤
- នៅខាងក្រៅ សហរដ្ឋអាមេរិក៖ +1 ៨៦៦-៤៤៧-២១៩៤
- ការលក់៖ +1 ៨៦៦-៤៤៧-២១៩៤
- ទូរសារ៖ +1 ៨៦៦-៤៤៧-២១៩៤
- អ៊ីមែល៖ sales.support@microsemi.com
សំណួរគេសួរញឹកញាប់
- សំណួរ៖ តើប្រេកង់ចាប់យកទិន្នន័យអតិបរមារបស់ឧបករណ៍គឺជាអ្វី?
A: ឧបករណ៍នេះគាំទ្រការចាប់យកទិន្នន័យរហូតដល់ 100MHz ដែលសមរម្យសម្រាប់ការរចនាគោលដៅភាគច្រើន។ - សំណួរ៖ តើខ្ញុំត្រូវចងក្រងការរចនាឡើងវិញនៅពេលប្រើសៀគ្វីស៊ើបអង្កេតសម្រាប់ការកែកំហុសដែរឬទេ?
ចម្លើយ៖ ទេ ទីតាំងចំណុចស៊ើបអង្កេតអាចផ្លាស់ប្តូរបានយ៉ាងឆាប់រហ័ស ដោយមិនចាំបាច់ទាមទារការចងក្រងការរចនាឡើងវិញ ឬរៀបចំកម្មវិធីឡើងវិញ។
ឯកសារ/ធនធាន
 |
Microsemi In-Circuit FPGA Debug [pdf] សេចក្តីណែនាំ In-Circuit FPGA Debug, FPGA Debug, Debug |
