Microsemi In-Circuit FPGA kembiforrit

Upplýsingar um vöru

Tæknilýsing

• Gerð tækis: Microsemi SmartFusion2 SoC FPGA
• Útgáfudagur: maí 2014
• Villuleitarmöguleikar: In-Cuit FPGA kembiforrit, innbyggður rökgreiningartæki
• Hámarkstíðni gagnatöku: Allt að 100MHz

Ágrip
FPGA eru öflugir hönnunarþættir í innbyggðum kerfum með mörgum hönnunarframkvæmdumtages, en þessi tæki geta haft flókna hönnun með flóknum hönnunarvandamálum sem þarf að kemba. Það getur verið áskorun að rekja upp hönnunarvandamál eins og skilgreiningarvillur, kerfissamskiptavandamál og tímasetningarvillur. Með því að koma inn villuleitargetu í hringrás í FPGA getur það bætt kembiforrit vélbúnaðar verulega og forðast óteljandi klukkustundir af gremju. Þessi grein lýsir nokkrum mismunandi aðferðum við villuleit í hringrás fyrir FPGA, skilgreinir helstu málamiðlanir og í gegnum fyrrverandiampHönnunin, sem miðar að Microsemi SmartFusion®2 SoC FPGA tæki, mun sýna hvernig hægt er að nota nýja möguleika til að flýta fyrir villuleit og prófun.

Inngangur

FPGA eru útbreidd og öflug hönnunarþættir og finnast nú í nánast öllum innbyggðum kerfum. Með aukinni getu, innlimun flókinna virkniblokka á flís og háþróaðra raðviðmóta geta þessi tæki einnig haft flókin hönnunarvandamál sem þarf að kemba. Að rekja upp vandamál eins og villur í hagnýtri skilgreiningu (á FPGA- eða kerfisstigi), vandamál í samskiptum við hagnýt kerfi, tímasetningarvandamál í kerfinu og merki um tryggð á milli ICs (eins og hávaði, krosstalning eða endurspeglun) verða allt miklu flóknara þegar háþróuð FPGA eru notuð. Hermun er vissulega mikil hjálp við að bera kennsl á mörg hönnunarvandamál, en mörg raunveruleg samskipti munu ekki birtast fyrr en hönnunin er innleidd í vélbúnað. Nokkrar mismunandi aðferðir til að kemba flókin hönnunarvandamál hafa verið þróuð til að einfalda ferlið. Nákvæmur skilningur á hverri af þessum lykilaðferðum, þar á meðal hinum ýmsu framleiðendumtages og disadvantages, er gagnlegt þegar íhugað er hvaða tækni eða samsetning tækni hentar fyrir tiltekna hönnun.
FyrrverandiampLe FPGA hönnun, miðuð fyrir Microsemi SmartFusion2 SoC FPGA tæki, er hægt að nota til að sýna fram á eitthvað af kostunumtages og disadvantagþessar stöðluðu tækni sem og nýjustu kembiforritið í hringrásinni. Þetta lýsandi frvampLe mun sýna hvernig hægt er að nota þessar ýmsu aðferðir til að flýta fyrir auðkenningu og útrýmingu vélbúnaðarvandamála meðan á vélbúnaðarvillu stendur.

Af hverju er FPGA kembiforrit mikilvægur þáttur í kerfishönnun og þróun?
FPGA eru með tvö aðalnotkunarlíkön sem aðgreina þær frá öðrum hönnunarþáttum. FPGA er hægt að nota í framleiðsluvörunni eða hægt að nota sem þróunartæki til að sanna eða frumgerð framleiðsluhönnunarhugmyndar. Þegar það er notað sem framleiðslutæki geta FPGAs verið mun sveigjanlegra markmið en ASIC eða CPU-undirstaða framleiðslutæki. Þetta er sérstaklega mikilvægt fyrir nýja hönnun, sem hefur ekki enn verið innleidd í vélbúnaði. Auðvelt er að búa til og prófa hönnun með mismunandi byggingarvalkostum þannig að bestu hönnunin sé auðkennd. FPGAs með on-chip örgjörvum (SoC FPGAs) gera það einnig mögulegt að skipta á CPU-undirstaða vinnslu með vélbúnaðarstuddum FPGA-undirstaða hröðunaraðgerðum. Þessar advantages geta verulega dregið úr þeim tíma sem þarf til hönnunar, löggildingar, prófunar og bilunargreiningar fyrir nýja vöruþróun.
Þegar það er notað til að búa til frumgerð, kannski fyrir framleiðslu ASIC, er FPGA sveigjanleiki lykilávinningur. Raunverulegur vélbúnaðarvettvangur, jafnvel sá sem keyrir ekki á fullum hraða, gerir það miklu auðveldara að fá nákvæmar kerfisframmistöðumælingar, afköst greiningargagna og arkitektúrsönnunarniðurstöður. FPGA stuðningur við hertar útfærslur á stöðluðum strætisvögnum (eins og PCIe®, Gigabit Ethernet, XAUI, USB, CAN og fleiri) einfaldar prófanir sem tengjast þessum viðmótum. Nýjustu fjölskyldurnar af FPGA með innbyggðum ARM örgjörvum (SoC FPGA) gera það auðvelt að frumgerð útfærslur með innbyggðum örgjörvum. Hægt er að flytja áður þróaðan örgjörvakóða yfir í frumgerðina og búa til nýjan kóða samhliða vélbúnaðarhönnunarátakinu.

Þessi samsetning staðlaðs örgjörva með stöðluðum viðmótsrútum gerir það mögulegt að nýta hið stóra vistkerfi tiltækra kóðasafna, rekla, hagnýtra API, rauntíma stýrikerfa og jafnvel fullra stýrikerfa til að búa til virka frumgerð mun hraðar. Að auki, þegar hönnunin er storknuð, er hægt að nota FPGA frumgerðina til að fanga umfangsmikil hermiprófunarsett (fyrir bæði áreiti og svörun) sem endurspegla raunveruleg kerfisgögn. Þessi gagnasöfn geta verið ómetanleg við að búa til lokauppgerðina fyrir ASIC eða aðra framleiðsluútfærslu. AdvaninntagÞað að nota FPGA sem hönnunarfrumgerð getur dregið verulega úr tíma fyrir hönnun, löggildingu, prófun og bilanagreiningu fyrir endanlega vöruútfærslu.
Í báðum þessum algengu FPGA notkunarlíkönum er sveigjanleiki FPGA sem hönnunarmarkmiðs lykilatriði.tage. Þetta þýðir að margar hönnunarbreytingar og endurtekningar myndu vera normið og því væri hæfileikinn til að kemba hönnunarvillur hratt til að gera eins marga hönnunarmöguleika kleift og mögulegt er. Án skilvirkrar villuleitargetu mikið af advantagSveigjanleiki FPGA hönnunar mun minnka vegna viðbótar villuleitartíma sem þarf. Sem betur fer geta FPGA-tæki einnig veitt viðbótarbúnaðarbúnað sem einfaldar kembiforrit í rauntíma verulega. Áður en við skoðum þessa möguleika skulum við fyrst skoða algengustu tegundir vandamála sem FPGA hönnun gæti staðið frammi fyrir svo við höfum réttan bakgrunn til að meta skilvirkni og tilheyrandi málamiðlun ýmissa villuleitartækja.

Algeng vandamál við kembiforrit á FPGA hönnun

Samhliða aukinni getu sem nútíma FPGA-tæki koma með, gerir tilheyrandi aukinn flókið það erfiðara að búa til villulausa hönnun. Reyndar hefur verið áætlað að villuleit geti tekið yfir 50% af innbyggðu kerfishönnunarferlinu. Þar sem þrýstingur á markaðstíma heldur áfram að kreista þróunarferilinn, er vélbúnaðar villuleit á upphaflegu kerfinu dæmd til eftiráhugsunar - allt of oft miðað við að sannprófunin (sjálfur sé stór prósentatage í þróunaráætluninni), mun ná öllum villunum áður en kerfið er tekið í notkun. Við skulum skoða aðeins nokkrar algengar tegundir kerfisvandamála til að skilja betur þær áskoranir sem dæmigerð hönnun mun standa frammi fyrir við upphaf kerfisuppbyggingar.

Hagnýtar skilgreiningarvillur geta verið tvöfalt erfiðar að finna þar sem hönnuðurinn hefur misskilið tiltekna kröfu, þannig að hægt er að gleyma villunni jafnvel þegar horft er vandlega á smáatriði hönnunarinnar. FyrrverandiampLeið af algengri virkniskilgreiningarvillu væri þar sem umskipti á ástandsvél endar ekki í réttu ástandi. Villur geta einnig birst í kerfisviðmótum sem samskiptavandamál. Tenging viðmóts, tdample, gæti verið rangt tilgreint sem leiðir til óvænts biðminni yfirflæðis eða undirflæðisástands.
Tímasetningarvandamál á kerfisstigi eru önnur mjög algeng uppspretta hönnunarvillna. Sérstaklega ósamstilltir atburðir eru algeng uppspretta villna þegar samstillingar eða yfirferðar tímasetningaráhrifa eru ekki íhuguð vandlega. Þegar unnið er á hraða geta þessar tegundir villna verið mjög erfiðar og geta komið fram mjög sjaldan, kannski aðeins þegar tiltekin gagnamynstur gera vart við sig. Mörg algeng tímasetningarbrot falla undir þennan flokk og er yfirleitt mjög erfitt, ef ekki ómögulegt að líkja eftir.

Tímasetningarbrot geta einnig stafað af lítilli merkjatryggð milli samþættra rása, sérstaklega í kerfum með mörgum rafrásum fyrir hverja rás. Lítil merkjatryggð getur leitt til hljóðmerkja, þverræðna, endurkasts, ofhleðslu og rafsegultruflana (EMI) sem oft koma fram sem tímasetningarbrot. Aflgjafavandamál, eins og skammvinnir (sérstaklega við ræsingu eða lokun kerfis), álagsbreytingar og mikil aflgjafarálag geta einnig leitt til dularfullra villna, sem oft er ekki auðvelt að rekja til aflgjafa. Jafnvel þegar hönnunin er fullkomlega rétt geta vandamál við framleiðslu borð valdið villum. Gölluð lóðmálmur og óviðeigandi tengi, tdample, getur verið uppspretta villna og getur jafnvel verið háð hitastigi eða staðsetningu borðs. Notkun háþróaðrar FPGA pökkunartækni getur gert það erfitt að rannsaka merki á prentuðu hringrásinni, þannig að það getur oft verið erfitt að fá aðgang að viðkomandi merki. Oft skapa mörg hönnunarvandamál ekki tafarlausa villu og verða að gára í gegnum hönnunina þar til villan kemur í raun fram. Það getur oft verið pirrandi, erfitt og tímafrekt verkefni að rekja upphafsvilluna aftur til rótarorsökarinnar.

Til dæmisample, einn biti rangur í þýðingartöflu gæti ekki leitt til villu fyrr en mörgum lotum síðar. Sum verkfæranna sem við munum ræða síðar í þessari grein, sem nota sérstakan villuleitarbúnað í hringrás, eru sérstaklega miðuð að því að gera þessar „villuleitar“ hraðari og auðveldari. Áður en farið er í smáatriðin um þessi verkfæri skulum við fyrst skoða vinsæla hugbúnaðarbyggða villuleitartækni uppgerð til að skilja betur kostinntages og disadvantages að nota uppgerð fyrir villuleit.

Notkun uppgerð fyrir villuleit
Venjulega í hönnunarhermi eru allir raunverulegir hlutir innan og utan hönnunarinnar gerðir stærðfræðilega sem hugbúnaðarferli sem eru keyrð í röð á venjulegum örgjörva. Að beita fjölbreyttu áreiti á hönnunina og athuga væntanleg framleiðsla á móti eftirlíkingu hönnunarúttaksins, er auðveld leið til að ná augljósustu hönnunarvillum. Gluggi sem sýnir dæmigerða uppgerð er sýnd á mynd 1 hér að neðan. Hinn skýri advantagEitt af uppgerð versum vélbúnaðar-undirstaða kembiforrit, er að uppgerð er hægt að gera í hugbúnaðinum - engin raunveruleg vélbúnaðarbyggð hönnun og prófunarbekkur er þörf. Eftirlíking getur fljótt fundið margar hönnunarvillur, sérstaklega þær sem tengjast röngum forskriftum, misskilningi á viðmótskröfum, virknivillum og mörgum öðrum „grófum“ villum sem greinast auðveldlega með einföldum áreitivigrum.

Eftirlíking er sérstaklega áhrifarík þegar víðtækar áreitisamsetningar eru tiltækar fyrir hönnuðinn og úttakið sem myndast er vel þekkt. Í þessum tilvikum getur uppgerð gert næstum tæmandi prófun á hönnun. Því miður hafa flestar hönnun ekki greiðan aðgang að umfangsmiklum prófunarsvítum og ferlið við að búa þær til getur verið mjög tímafrekt. Að búa til prófunarsvítu sem nær yfir 100% af hönnuninni er nánast ómögulegt fyrir stóra FPGA-byggða hönnun og stuttar leiðir verða að nota til að reyna að ná yfir helstu þætti hönnunarinnar. Annar erfiðleiki við uppgerð er að hún er ekki „raunverulegur heimur“ útfærsla og getur ekki náð ósamstilltum atburðum, kerfissamskiptum á hraða eða tímasetningarbrotum. Að lokum getur hermunarferlið verið mjög hægt og ef margar endurtekningar eru nauðsynlegar verður uppgerð fljótt tímafrekasti og oft kostnaðarsamasti hluti þróunarferlisins.

Sem valkostur (eða kannski betur orðað, sem viðbót við uppgerð) komust FPGA hönnuðir að því að þeir gætu bætt kembivélbúnaði inn í FPGA hönnunina til að fylgjast með og stjórna lykilmerkjum innan tækisins. Þessar aðferðir þróaðar upphaflega sem sértækar aðferðir, en hafa smám saman þróast í staðlaða vélbúnaðar villuleitaraðferð. Þessi notkun á kembileitargetu í hringrás býður upp á verulegan kosttages fyrir FPGA-undirstaða hönnun og næsta hluti mun kanna þrjár algengustu aðferðir og ýmsa kosti þeirratages og disadvantages.

Algengar villuleitaraðferðir í hringrás fyrir FPGA
Algengustu aðferðirnar til að innleiða kembileitargetu í hringrás í FPGA-tækjum nota annaðhvort innbyggðan rökgreiningartæki, utanaðkomandi prófunarbúnað eða sérstakan merkjakannavélbúnað sem er felldur inn í FPGA-efnið. Innbyggð rökgreiningartækið er venjulega útfært með því að nota FPGA efni og er sett inn í hönnunina. The JTAG tengi er notað til að fá aðgang að greiningartækinu og hægt er að sýna tekin gögn á tölvu. Þegar ytri prófunarbúnaður er notaður er FPGA hönnuninni sem er í prófun breytt þannig að valin innri FPGA merki eru flutt til úttakspinna. Þessa pinna er síðan hægt að fylgjast með í gegnum ytri prófunarbúnaðinn. Þegar sérstakur merkjakanna vélbúnaður er notaður er hægt að lesa mikið úrval innri merkja í rauntíma. Sumar rannsaka útfærslur er jafnvel hægt að nota til að skrifa til skráningar eða minnisstaðsetningar sem auka enn frekar villuleitargetu. Við skulum líta nánar á advantages og disadvantages af hverri þessara aðferða og líttu síðan á fyrrverandiampLe hönnun til að sjá hvernig þessar mismunandi aðferðir geta haft áhrif á heildar villuleitartíma.

In-Cuit FPGA kembiforrit innbyggður rökfræðigreiningartæki
Hugmyndin um innbyggða rökgreiningartækið var bein afleiðing af sértækum villuleitargetu í hringrás sem hönnuðir innleiddu þegar FPGA voru fyrst notuð. Innbyggð rökgreiningartæki bættu við nýjum möguleikum og útilokuðu kröfuna um að hönnuðurinn myndi þróa sinn eigin greiningartæki. Flestar FPGA-tæki bjóða upp á þessa möguleika og þriðju aðilar bjóða upp á staðlaða greiningartæki (Identify®, frá Synopsys, er einn vinsæll fyrrverandiample) sem getur auðveldlega tengt við hærra stig verkfæri til að bæta enn frekar framleiðni.

Rökgreiningarvirknin er sett inn í hönnunina, með því að nota FPGA efni og innbyggða minniskubba sem rekja biðminni, eins og sýnt er á mynd 2. Kveikjatilföng eru einnig búin til þannig að auðvelt er að velja og fanga flóknar merkjasamskipti. Aðgangur að greiningartækinu til að stjórna og flytja gagna er venjulega gerður í gegnum staðalinn JTAG höfn til að einfalda kröfur um viðmót. Hægt er að sýna tekin gögn á tölvu með common viewhugbúnaður og speglar venjulega bylgjuform úttaks frá rökfræðihermi viewing stíll.

AdvaninntagEinkenni þessarar aðferðar eru að engir viðbótar FPGA I/O pinnar eru notaðir, bara venjulegur JTAG merki. Innbyggðu rökgreiningar-IP-kjarnar eru venjulega tiltölulega ódýrir og geta í sumum tilfellum verið valkostur fyrir núverandi FPGA-myndun eða uppgerð verkfæri. Í sumum tilfellum getur innbyggði rökgreiningartækið einnig veitt viðbótarúttak á ónotuðum inn/útum, ef það er þægilegra. Einn af ókostunumtagEinkenni þessarar nálgunar er að það þarf mikið magn af FPGA auðlindum. Sérstaklega, ef rekja biðminni eru notuð mun þetta draga úr fjölda blokkaminna sem eru tiltækar. Ef þörf er á breitt biðminni mun þetta einnig skipta máli gegn minnisdýpt (þar sem notkun breiðara minnis hefur í för með sér grynnri minnisdýpt) - stór ókosturtage þegar smærri tæki eru notuð. Kannski er stærsti gallinn við þessa tækni að í hvert sinn sem aðlögun er gerð á rannsakandastaðsetningu er nauðsynlegt að setja saman og endurforrita hönnunina. Þegar stór tæki eru notuð getur þetta ferli tekið talsverðan tíma. Vegna þess hvernig merkjakannanir eru settir í hönnunina getur verið erfitt að tengja merkjatímasetningarsambönd. Að auki eru tafir á milli merkjakanna ekki í samræmi og því er erfitt að bera saman tímasetningarsambönd. Þetta er sérstakur erfiðleiki þegar borið er saman ósamstillt merki eða merki frá mismunandi tímasviðum.

In-Cuit FPGA kembiforrit – ytri prófunarbúnaður
Notkun á villuleitarkóða í hringrás í tengslum við utanaðkomandi prófunarbúnað var eðlileg þróun þegar ytri rökgreiningartæki var þegar tiltækt fyrir kerfisprófun. Með því að búa til einfaldan villuleitarkóða til að bera kennsl á og velja innri prófunarmerki og nota þau á FPGA I/Os, eins og sýnt er á mynd 3, var hægt að nýta háþróaða getu greiningartækjanna (svo sem stóra rekja biðminni, flóknar kveikjaraðir og margar viewing options) til að búa til einfalt en öflugt villuleitarumhverfi. Flóknari möguleikar í hringrás fyrir háþróaða kveikjuvalkosti geta lágmarkað fjölda úttaka sem þarf. Til dæmisample, að velja ákveðin heimilisföng á breiðum strætó gæti verið bannað ef þörf væri á ytri pinna.
Notkun innri FPGA rökfræði dregur verulega úr I/O kröfum og getur jafnvel leitað að sérstöku heimilisfangamynstri (kannski hringingar- og afturröð) til að kemba flóknari vandamál. Ef sameiginlegt notendaviðmót er til staðar getur það einfaldað námsferilinn og bætt framleiðni.

AdvaninntagEinkenni þessarar nálgunar er að hún nýtir kostnað við ytri prófunarbúnaðinn og því fylgir enginn verkfærakostnaður. Sumir kembirásar IP kjarna eru fáanlegir frá búnaðarframleiðendum eða FPGA framleiðendum og geta verið mjög ódýrir eða jafnvel ókeypis. Magn FPGA auðlinda sem þarf til að innleiða merkjavalsrökfræðina er mjög lítið og þar sem rekjaaðgerðin er gerð með ytri rökfræðigreiningartækinu er engin þörf á blokkaminni. Þar sem valrökfræði er ódýr er líka hægt að styðja fjölda rása með breiðri kveikju. Rökgreiningartækið getur starfað bæði í tímastillingu og ástandsham sem hjálpar til við að einangra sum tímasetningarvandamál.
ÓkosturinntagÞessar nálgun getur falið í sér þörfina á að kaupa rökfræðigreiningartæki, ef honum er ekki þegar úthlutað til verkefnisins. Þessi ókosturtage gæti verið nóg til að draga úr þessari nálgun í mörgum tilfellum. Athugaðu samt að nokkrir ódýrir rökgreiningarvalkostir eru að verða fáanlegir sem nota tölvuna eða spjaldtölvuna til að sýna, sem gerir þennan valkost mun hagkvæmari fyrir einfaldar villuleitarkröfur.
Fjöldi FPGA pinna sem neytt er getur verið annar ókosturtage og ef fylgjast þarf með breiðum strætisvögnum er þörf á verulegri skipulagningu á skipulagi borðs og að bæta við villuleitartengjum. Oftast er erfitt að spá fyrir um þessa kröfu snemma á hönnunarstigi og annað óæskilegt flókið. Svipað og innbyggðu rökfræðigreiningaraðferðin krefst ytri prófunarstefnu endursamsetningar og endurforritunar hönnunar, þegar þörf er á hverri nýrri tilraun.

Sameiginlegur ókosturtagEinkenni þessara tveggja aðferða - notkun auðlinda á flís (sem getur einnig haft áhrif á tímasetningarafköst hönnunarinnar og skapað frekari villuleitarkröfur) þörfin á að endursafna og endurforrita hönnunina (sem getur bætt klukkutíma eða jafnvel dögum við kembiforritið) fyrirfram áætlanagerð sem þarf til að bera kennsl á líklegar prófunaraðstæður, og notkun á viðbótar I/O auðlindum flísar skapaði galla fyrir þessa nálgun. Eitt svar var að bæta sérstökum villuleitarrógík inn í FPGA efni á sumum tækjum. Kembiforrit í hringrás með því að nota vélbúnaðarnema var niðurstaðan.

In-Cuit FPGA kembiforrit - Vélbúnaðarrannsóknir
Notkun vélbúnaðarnema einfaldar verulega villuleitartækni í hringrás fyrir FPGA. Þessi tækni sem er útfærð sem Live Probe eiginleiki á SmartFusion2®SoC FPGA og IGLOO®2 FPGA tækjum, bætir sérstökum rannsaka línum við FPGA efni til að fylgjast með framleiðsla hvers kyns rökþátta skráarbita. Eins og sýnt er á blokkarmyndinni á mynd 4, eru vélbúnaðarnemar fáanlegar í tveimur rannsakarásum A og B.

Valin skráarútgangur (kannapunktar), eins og sá sem fæst neðst á myndinni, er fluttur fyrir ofan rannsakarrásirnar tvær og ef valinn er hægt að nota þær á annað hvort A eða B rásina. Þessi rauntíma rásarmerki er síðan hægt að senda til sérstakra rannsakanda A og rannsakanda B pinna á tækinu. Einnig er hægt að beina Kanna A og Kanna B merki innra til innbyggðs rökgreiningartækis.

Athugið að tímaeiginleikar rannsakapinna eru reglulegir og hafa hverfandi frávik frá einum nemapunkti til annars, sem gerir það mun auðveldara að bera saman tímaeiginleika rauntímamerkja. Hægt er að fanga gögn á allt að 100MHz sem gerir það að verkum að þau henta flestum markmiðshönnunum.
Kannski mikilvægast er að staðsetningar rannsakapunkta, þar sem þær eru ekki valdar sem hluti af útfærðu hönnuninni (þeir eru valdar með sérstökum vélbúnaði á meðan hönnunin er í gangi á FPGA), er hægt að breyta fljótt með því einfaldlega að senda valgögnin til tækisins. Engin hönnun endursamsetning og endurforritun er þörf.
Til að einfalda notkun Live Probe möguleikans enn frekar, hefur tilheyrandi villuleitarhugbúnaðarverkfæri aðgang að öllum leitarmerkjastöðum í gegnum sjálfvirkt myndað villuleit file. Eins og sýnt er á mynd 5 er hægt að velja merkisheitið af merkjalistanum og nota það á viðkomandi rás. Þetta er hægt að gera jafnvel á meðan hönnunin er í gangi þannig að könnunarvirkni innan hönnunarinnar er óaðfinnanleg og mjög skilvirk.

Í mörgum tilfellum er hægt að nota vélbúnaðarrannsóknargetu, eins og Live Probe, í tengslum við áður lýst innbyggða rökfræðigreiningartæki og ytri prófunartækni.

Eins og sýnt er á mynd 6, gerir Live Probe hæfileikinn til að velja merki „á flugu“ það mögulegt að breyta merkjunum sem eru til skoðunar á fljótlegan og auðveldan hátt án þess að þurfa að setja saman hönnunina aftur. Ytri rökgreiningartæki eða umfang getur auðveldlega fylgst með rannsökuðu merkjunum, eins og sýnt er efst til hægri á myndinni á sérstökum úttakspinnum rannsakanda. Að öðrum kosti (eða jafnvel til viðbótar) er hægt að nota innri rökgreiningartækið (ILA Identify blokkina, sýnt á myndinni) til að fylgjast með rannsaka pinna. Kannamerkin er hægt að fanga af ILA og fylgjast með þeim á bylgjuformsglugganum. Hægt er að breyta könnunarstöðum án þess að þurfa að setja saman markhönnunina aftur.
Athugaðu að hægt er að nota viðbótarmöguleikana til að kveikja og rekja til að auka virkni rannsakanda, sem gerir það auðvelt að koma auga á jafnvel flókin hönnunarvandamál.

Viðbótarvilluleitargeta fyrir vélbúnað er einnig fáanleg á SmartFusion2 SoC FPGA og IGLOO2 FPGA tækjunum. Einn af þessum hæfileikum, sem kallast Active Probe, getur lesið eða skrifað á virkan og ósamstilltan hátt í hvaða skráarbita sem er í rökfræðieiningum. Skrifað gildi er viðvarandi í eina klukkulotu svo eðlileg aðgerð getur haldið áfram, sem gerir það að mjög dýrmætu villuleitartæki. Virkur rannsakandi er sérstaklega áhugaverður ef óskað er eftir skjótri athugun á innra merki (kannski einfaldlega til að athuga hvort það sé virkt eða í æskilegu ástandi, eins og endurstillingarmerki), eða ef þörf er á að prófa rökfræðilega virkni fljótt með því að skrifa í rannsaka punkt
(kannski til að hefja ástandsvélaskipti með því að stilla fljótt inntaksgildi til að einangra stjórnflæðisvandamál).

Annar kembiforrit sem Microsemi býður upp á er Memory Debug. Þessi eiginleiki gerir hönnuðinum kleift að lesa eða skrifa á virkan og ósamstilltan hátt á valinn FPGA efni SRAM blokk. Eins og sýnt er á skjáskotinu af kembiforritinu (Mynd 7), þegar minnisblokkir flipinn er valinn getur notandinn valið það minni sem á að lesa, framkvæmt skyndimynd af minninu, breytt minnisgildum og síðan skrifað gildin aftur í tækið. Þetta getur verið sérstaklega gagnlegt til að athuga eða stilla gagnabuffa sem notaðir eru í samskiptahöfnum fyrir útreikningsmiðaða klóra eða jafnvel fyrir kóða sem keyrður er af innbyggðum örgjörva. Að kemba flóknar gagnaháðar villur er verulega fljótlegra og auðveldara þegar hægt er að fylgjast með og stjórna minningum svo fljótt.

Þegar hönnun hefur verið kembiforrit getur verið æskilegt að slökkva á vélbúnaðar villuleit til að vernda viðkvæmar upplýsingar. Árásarmaður gæti notað sömu aðstöðu til að lesa út mikilvægar upplýsingar eða breyta kerfisstillingum sem gætu leyft greiðan aðgang að viðkvæmum hlutum kerfisins. Microsemi hefur bætt við eiginleikum til að gera hönnuðinum kleift að tryggja tækið eftir að villuleit er lokið. Til dæmisampLe, aðgangi að Live Probe og Active Probe er hægt að læsa til að slökkva algjörlega á aðgerðinni sem mögulegri árásarleið (það útilokar jafnvel möguleikann á rannsóknavirkni sem skapar hvaða mynstur sem er í framboðsstraumnum sem gæti verið notað til að reyna að fylgjast með kannagögnum óbeint). Að öðrum kosti er hægt að læsa aðgangi að völdum hlutum hönnunarinnar til að koma í veg fyrir aðgang að þeim hlutum. Þetta getur verið þægilegt ef aðeins hluti hönnunarinnar þarf að vera öruggur sem gerir restina af hönnuninni enn aðgengileg fyrir vettvangsprófun eða villugreiningu.

Samanburðarrit vegna villuleitar í hringrás
Nú þegar ítarleg umview af þremur helstu vélbúnaðarleitaraðferðum í hringrás hefur verið lýst yfirlitsriti, eins og sýnt er á mynd 8, sem útlistar hina ýmsu kosti.tages og disadvantages af hverri aðferð. Mundu að hægt er að nota sumar aðferðir í tengslum (Live Probe og Internal Logic Analyzer (ILA), eins og Synopsys Identify, til dæmisample), getum við séð helstu styrkleika og veikleika hverrar tækni. Safn af villuleitarmöguleikum vélbúnaðar í hringrás (Live Probe, Active Probe og Memory Debug - sameiginlega kallað SmartDebug), er veikust í samanburði við aðrar aðferðir þegar kemur að fjölda heildarkanna sem eru tiltækar (rauður hringur) og eru veikari en þeir bestu (gulur hringur) þegar tekið er tillit til handtökuhraðans (ytri prófunarbúnaður getur verið hraðari).
Tækni sem byggir á ILA, eins og Synopsys Identify, eru veikust í samanburði við aðrar aðferðir og þegar FPGA auðlindaþörf er tekin til greina. Aðferðir sem byggjast á ytri prófunarbúnaði eru veikastar miðað við fjölda sjónarmiða þar sem kostnaður, tímasetningaráhrif á hönnun og kostnaður við skynjunarhreyfingar (vegna nauðsynjar til að endursafna hönnuninni) eru íþyngjandi. Kannski er ákjósanlegasta lausnin samsetning af SmartDebug og einni af öðrum aðferðum, þannig að hægt sé að draga úr fjölda rása veikleika SmartDebug og ókosti rannsakapunktshreyfingarinnar.tages af öðrum aðferðum minnkað eins og heilbrigður.

Merkjaflokkanir
Hægt er að gera gagnlegan greinarmun á sumum algengustu tegundum merkja og það getur hjálpað til við að skipuleggja villuleitaraðferð. Til dæmisampLe, merki sem breytast ekki öðruvísi en við ræsingu kerfisins, eins og endurstillingu kerfis, endurstillingar á blokk eða frumstillingarskrám, er hægt að flokka sem kyrrstöðumerki. Þessar tegundir merkja eru á skilvirkasta hátt aðgengilegar í gegnum aðstöðu sem getur auðveldlega fylgst með og stjórnað merkinu, án þess að þurfa langa endursamsetningarlotu. Active Probe er frábær aðstaða til að kemba truflanir. Að sama skapi er hægt að flokka merki sem breytast oftar en eru samt kyrrstæð í langan meirihluta tímans sem gervi-truflanir og eru einnig á áhrifaríkasta hátt kembiforrit með Active Probe. Merki sem breytast oft, eins og klukkumerki, er hægt að flokka sem kraftmikið og er ekki eins auðvelt að nálgast þau í gegnum Active Probe. Live Probe er betri kostur til að fylgjast með þessum merkjum.

Einfalt kembiforrit

Nú þegar við höfum betri skilning á hinum ýmsu villuleitarmöguleikum í hringrás skulum við skoða einfalda hönnun áðurampLe til að sjá hvernig þessar aðferðir virka. Mynd 9 sýnir einfalda FPGA hönnun í SmartFusion2 SoC FPGA tæki. Microcontroller Subsystem (MSS) er endurstillt með CoreSF2Reset Soft IP blokkinni. Inntak þessa kubbs eru kveikja á endurstillingu, endurstilling notandaefnis og ytri endurstilling. Úttakið er endurstilling á notendaefni, MSS endurstilling og M3 endurstilling. Villueinkennin eru þau að það er engin virkni á I/Os þrátt fyrir að tækið fari úr POR ástandinu. Þrír mismunandi valkostir til að kemba þessa villu eru einnig sýndir á myndinni: Blái kassinn (merktur ETE) er fyrir ytri prófunarbúnaðaraðferðina; græni kassinn (merktur ILA) er fyrir Internal Logic Analyzer aðferðina; og appelsínuguli kassinn (merktur AP) er fyrir Active Probe aðferðina. Við munum gera ráð fyrir að hugsanlegar undirstöðuorsakir villunnar séu óviðeigandi endurstillingarinntak á CoreSF2Reset Soft IP blokkina.

Við skulum nú líta á kembiforritið fyrir þrjár af áður lýstum aðferðum í hringrás.

Ytri prófunarbúnaður
Með þessari aðferð er gert ráð fyrir að prófunarbúnaðurinn sé tiltækur og ekki notaður af forgangsverkefni. Að auki er mikilvægt að hafa skipulagt fram í tímann þannig að nokkur FPGA I/O eru tiltæk og auðvelt að tengja þau við prófunarbúnaðinn. Að hafa haus á PCB til dæmisample, væri mjög hjálplegt og lágmarkaði tíma sem varið er í að reyna að bera kennsl á og tengjast „líklega grunaðan“ eða hugsanlega styttingu á pinnum við leit. Hönnunina þarf að setja saman aftur til að velja merki sem við viljum rannsaka. Vonandi munum við ekki „afhýða laukinn“ og þurfum að velja viðbótarmerki til frekari rannsóknar, þar sem upphafsrannsókn okkar leiðir oft bara af sér fleiri spurningar. Í öllum tilvikum getur endursamsetning og endurforritunarferlið tekið talsverðan tíma og ef það leiðir til tímasetningarbrota er endurhönnun krafist (við þekkjum öll hversu pirrandi það getur verið að reyna að leysa tímabundin lokunarvandamál, sérstaklega þegar þú ert að gera hönnunarbreytingar til að finna hönnunarvillu - allt ferlið getur tekið frá mínútum upp í klukkustundir)! Það er líka mikilvægt að muna að ef hönnunin hefur engin ókeypis notenda I/O er ekki hægt að útfæra þessa aðferð. Þar að auki er þessi aðferð skipulagslega uppáþrengjandi fyrir hönnunina - og tímatengdar villur geta horfið eða birst aftur á milli endurtekningar.

Innri rökgreiningartæki
Með því að nota þessa aðferð verður að setja ILA inn í hönnunina með því að nota efnisauðlindir og síðan þarf að setja hana saman aftur. Athugaðu að ef ILA hefur þegar verið stofnað, gætu merkin sem við viljum rannsaka ekki verið notuð, sem myndi einnig krefjast endursamsetningar. Þetta ferli á á hættu að breyta upprunalegu hönnuninni og brjóta í bága við tímasetningar. Ef tímasetning er uppfyllt þarf að endurforrita hönnunina og frumstilla hana aftur. Allt þetta ferli getur tekið nokkrar mínútur eða jafnvel klukkustundir ef endursamsetningartímar eru langir og þörf er á mörgum leiðum. Þessi aðferð er uppáþrengjandi og getur leitt til svipaðra vandamála og lýst er þegar ofangreind aðferð er notuð.

Virkur sönnun
Með því að nota þessa aðferð er hægt að benda Active Probe á uppruna hinna ýmsu endurstillingarmerkja, sem öll eru fengin af skráarútgangi (eins og algengt er í hvers kyns góðum stafrænum hönnunarvenjum). Merkin eru valin eitt í einu, úr valmyndinni Active Probe sem sýnd er á mynd 10 hér að neðan. Hægt er að lesa valin merkjagildi og birtast í Active Probe gagnaglugganum. Auðvelt er að bera kennsl á allar rangar fullyrðingar. Þetta próf er hægt að gera strax án þess að þurfa að setja saman og endurforrita tækið og er hvorki uppáþrengjandi né verklagslega. Allt ferlið tekur aðeins nokkrar sekúndur. Þessi aðferð getur líka skapað stjórnhæfni (breytir gildum ósamstillt) sem hinar tvær aðferðirnar leyfa ekki. Í þessu tiltekna frvample, endurstillingarmerkið sem er fengið af skrá getur auðveldlega verið rannsakað og uppgötvað að það sé haldið í virku ástandi.

Hægt er að ná augnabliksrofi á endurstillingarmerkinu með því að vinna ósamstillt með skránni sem myndar hvíldarmerkin.

Flóknara villuleitartilvik
Ofangreind hönnun var mjög einföld og nýtist vel sem kynning á notkun á lýstri hönnunartækni, en flóknara tdampLe gæti verið enn meira lýsandi. Margir sinnum er áhugamerkið ekki kyrrstætt merki eins og það var í okkar einfalda fyrrverandiample en er kraftmikill. Algengt kraftmikið merki er milliklukka, kannski notuð til að tímasetja handaband fyrir raðviðmót. Mynd 11 sýnir slíka hönnun með mjúkum IP kjarna notanda, í þessu tilfelli, sérsniðnu raðviðmóti sem er tengt við kerfis APB strætó. Villueinkennin eru þau að engin virkni er á sérsniðnu raðviðmóti notenda og að þegar APB strætóstjóri gefur út færslu til að fá aðgang að raðviðmótinu fer það í undantekningarástand sem gefur til kynna rangt handaband. Þessar aðstæður virðast útiloka kyrrstæða orsök, eins og rangt endurstillingarmerki, þar sem viðskiptastöðuvélin virðist ekki starfa á þeim hraða sem búist er við og veldur því undantekningu. Grunnorsökin er talin vera klukkutíðniframleiðandinn innan IP kjarna notandans.

Ef það er ekki í gangi á réttri tíðni myndu þær villur sem lýst er leiða af sér.

Í þessum aðstæðum er líklega betri stefna að skipta um virka rannsakanda nálgunina fyrir lifandi rannsaka. Þetta er sýnt á myndinni hér að ofan með appelsínugula LP kassanum, með JTAG merki fyrir val á uppsprettu rannsakanda.

Ytri prófunarbúnaður
Í þessu tilviki er aðferðafræðin mjög svipuð og áður lýst einföldu example. Notendaklukkumerkið er komið út á prófunarstaðinn (vonandi á haus) og tímafrekt endursamsetning er nauðsynleg. Það gæti líka verið gagnlegt að koma með viðmiðunarmerki, kannski kerfisklukku sem er notuð til að klukka IP notenda sem samanburðarmerki. Við munum aftur þurfa að setja saman og endurforrita svo allt ferlið gæti tekið talsverðan tíma.

Innri rökgreiningartæki
Þetta mál er mjög líkt því einfalda frvample. Setja verður inn ILA eða skilgreina viðkomandi merki og framkvæma endursamsetningu og endurforrita lotu. Öll áður lýst vandamál leiða enn til umtalsverðs villuleitartíma. Það er þó til viðbótar flókið. Klukkan sem rekur ILA þarf að vera samstillt og helst mun hraðari miðað við klukkuna sem á að fylgjast með frá notanda Soft IP kjarnanum. Ef þessar klukkur eru ósamstilltar, eða hafa ekki rétt tímasetningartengsl, verður gagnataka ófyrirsjáanleg og hugsanleg uppspretta ruglings fyrir kembiforritið.
Athugaðu að ef notandinn Soft IP klukka er ekki mynduð á flís (kannski er hún endurheimt úr raðviðmótinu) gæti hönnuðurinn þurft að bæta við klukkueiningu til að búa til hraðari ILA klukku með því að nota viðbótarauðlindir og hugsanlega skapa tímasetningarbrot.

Lifandi rannsakandi
Með því að nota þessa aðferð er hægt að benda Live Probe á uppruna notendaklukkunnar og hvaða klukku sem er frá skrá til að elta uppi rót villunnar. The Live Probe mun sýna valda merkjaúttak í rauntíma og því er miklu auðveldara að ákvarða hvaða tímasetningarsamband sem er á milli merkjanna. Allt ferlið tekur aðeins nokkrar sekúndur.

Aðrir villuleitareiginleikar fyrir raðtengi
Það er líka mikilvægt að benda á að það eru margir fleiri kembiforrit í SmartFusion2 SoC FPGA og IGLOO2 FPGA tækjum sem hægt er að nota á raðviðmót, eins og í fyrri ex.ample hönnun þar sem villur eru enn flóknari. SERDES kembiforrit, til dæmisample, veitir sérstaka kembiforrit fyrir sérstök háhraða raðviðmót. Sumir af SERDES kembiforritaeiginleikum fela í sér PMA prófunarstuðning (eins og PRBS mynsturmyndun og bakslagsprófun) stuðning fyrir margar SERDES prófunarstillingar með endurstillingu skráarstigs til að forðast notkun á fullu hönnunarflæðinu til að gera stillingarbreytingar, og textaskýrslur sem sýna stilltar samskiptareglur, SERDES stillingarskrár og brautarstillingarskrár. Þessir eiginleikar gera SERDES kembiforrit mun auðveldara og hægt er að nota þær í tengslum við Live Probe og Active Probe til að flýta fyrir kembiforritum á flóknum hringrásum.
Áður lýst Memory Debug tól er einnig hægt að nota í tengslum við SERDES Debug til að hraða prófun. Þar sem hægt er að skoða og breyta minnisbuffum á fljótlegan og auðveldan hátt með Memory Debug, er hægt að búa til „prófunarpakka“ fljótt og fylgjast með niðurstöðum úr lykkjum eða samskiptum milli kerfa. Hönnuðurinn getur nýtt sér þessa getu og þannig lágmarkað þörfina fyrir sérhæfða „prófunarbeisli“ sem neyta viðbótar FPGA efnis og sem gæti haft áhrif á tímasetningu flísanna.

Niðurstaða
Í þessari grein hefur verið lýst í smáatriðum nokkrum mismunandi aðferðum við að innleiða villuleit í hringrás fyrir FPGA og SoC FPGA - notkun á Integrated Logic Analyzer, notkun utanaðkomandi prófunarbúnaðar og notkun sérstakra rannsakara hringrása sem eru samþættar í FPGA efninu. Að bæta við sérhæfðum og sérstökum rannsakandarásum, eins og Active Probe og Live Probe sem Microsemi býður upp á á SmartFusion2 SoC FPGA og IGLOO2 FPGA tækjum, sýndi sig hraða verulega og einfalda villuleitarferlið. Möguleikinn á að breyta fljótt vali á innri merkjum (án þess að þurfa að framkvæma mjög tímafreka endursamsetningu og endurforrita lotu), og hæfileikinn til að rannsaka innri merki (án þess að þurfa að nota FPGA efni og hugsanlega innleiða tímasetningarbrot) reyndust vera mikil kosturtages þegar kembiforrit FPGA hönnun. Að auki var notkun margra aðferðafræði, sem geta unnið saman að því að veita enn yfirgripsmeiri villuleitargetu, lýst. Að lokum eru tveir fyrrvampLeyfisleitartilvik voru gefin til að sýna fram á málamiðlunina á milli aðferðanna sem lýst er.

Til að læra meira

1. IGLOO2 FPGA
2. SmartFusion2 SoC FPGA

Microsemi Corporation (Nasdaq: MSCC) býður upp á yfirgripsmikið safn af hálfleiðara- og kerfislausnum fyrir fjarskipti, varnir og öryggi, flug- og iðnaðarmarkaði. Vörur innihalda hágæða og geislunarhertar hliðrænar blönduð merki samþættar hringrásir, FPGAs, SoCs og ASICs; orkustjórnunarvörur; tíma- og samstillingartæki og nákvæmar tímalausnir, setja heimsstaðalinn fyrir tíma; raddvinnslutæki; RF lausnir; stakir íhlutir; öryggistækni og stigstærð andstæðingur-tamper vörur; Power-over-Ethernet ICs og midspans; sem og sérsniðna hönnunarmöguleika og þjónustu. Microsemi er með höfuðstöðvar í Aliso Viejo, Kaliforníu, og hefur um það bil 3,400 starfsmenn á heimsvísu. Frekari upplýsingar á www.microsemi.com.

© 2014 Microsemi Corporation. Allur réttur áskilinn. Microsemi og Microsemi merkið eru vörumerki Microsemi Corporation. Öll önnur vörumerki og þjónustumerki eru eign viðkomandi eigenda.

Höfuðstöðvar Microsemi fyrirtækja

• Einn Enterprise, Aliso Viejo CA 92656 Bandaríkjunum
• Innan Bandaríkin: +1 800-713-4113
• Úti Bandaríkin: +1 949-380-6100
• Sala: +1 949-380-6136
• Fax: +1 949-215-4996
• Tölvupóstur: sales.support@microsemi.com

Algengar spurningar

• Sp.: Hver er hámarks gagnatökutíðni tækisins?
  A: Tækið styður gagnatöku á allt að 100MHz, hentugur fyrir flestar markhönnun.
• Sp.: Þarf ég að setja saman hönnunina aftur þegar ég nota rannsaka rafrásir til að kemba?
  A: Nei, staðsetningar rannsakapunkta er hægt að breyta fljótt án þess að þörf sé á endursamsetningu hönnunar eða endurforritun.

Skjöl / auðlindir

Microsemi In-Circuit FPGA kembiforrit [pdfLeiðbeiningar In-Circuit FPGA kembiforrit, FPGA kembiforrit, kembiforrit

Heimildir

• Notendahandbók