మైక్రోసెమీ ఇన్-సర్క్యూట్ FPGA డీబగ్
ఉత్పత్తి సమాచారం
స్పెసిఫికేషన్లు
- పరికర రకం: మైక్రోసెమీ స్మార్ట్‌ఫ్యూజన్2 SoC FPGA
- విడుదల తేదీ: మే 2014
- డీబగ్గింగ్ సామర్థ్యాలు: ఇన్-సర్క్యూట్ FPGA డీబగ్, ఎంబెడెడ్ లాజిక్ అనలైజర్
- గరిష్ట డేటా క్యాప్చర్ ఫ్రీక్వెన్సీ: 100MHz వరకు
వియుక్త
FPGAలు ఎంబెడెడ్ సిస్టమ్స్‌లో అనేక డిజైన్ అడ్వాన్స్‌లతో కూడిన శక్తివంతమైన డిజైన్ అంశాలు.tages, కానీ ఈ పరికరాలు డీబగ్ చేయవలసిన సంక్లిష్టమైన డిజైన్ సమస్యలతో కూడిన సంక్లిష్టమైన డిజైన్లను కలిగి ఉండవచ్చు. డెఫినిషన్ ఎర్రర్‌లు, సిస్టమ్ ఇంటరాక్షన్ సమస్యలు మరియు సిస్టమ్ టైమింగ్ ఎర్రర్‌లు వంటి డిజైన్ సమస్యలను గుర్తించడం ఒక సవాలుగా ఉంటుంది. FPGAలో ఇన్-సర్క్యూట్ డీబగ్ సామర్థ్యాలను చేర్చడం వల్ల హార్డ్‌వేర్ డీబగ్‌ను నాటకీయంగా మెరుగుపరుస్తుంది మరియు గంటల తరబడి నిరాశ చెందకుండా ఉంటుంది. ఈ పత్రం FPGAల కోసం ఇన్-సర్క్యూట్ డీబగ్‌కు అనేక విభిన్న విధానాలను వివరిస్తుంది, కీలక ట్రేడ్-ఆఫ్‌లను గుర్తిస్తుంది మరియు ఒక మాజీ ద్వారాampమైక్రోసెమీ స్మార్ట్‌ఫ్యూజన్®2 SoC FPGA పరికరాన్ని లక్ష్యంగా చేసుకున్న le డిజైన్, డీబగ్ మరియు పరీక్షను వేగవంతం చేయడానికి కొత్త సామర్థ్యాలను ఎలా ఉపయోగించవచ్చో చూపుతుంది.
పరిచయం
FPGAలు సర్వవ్యాప్తమైన మరియు శక్తివంతమైన డిజైన్ అంశాలు మరియు ఇప్పుడు దాదాపు ప్రతి ఎంబెడెడ్ సిస్టమ్‌లో కనిపిస్తాయి. పెరుగుతున్న సామర్థ్యం, సంక్లిష్టమైన ఆన్-చిప్ ఫంక్షనల్ బ్లాక్‌లు మరియు అధునాతన సీరియల్ ఇంటర్‌ఫేస్‌లను చేర్చడంతో ఈ పరికరాలు డీబగ్ చేయవలసిన సంక్లిష్టమైన డిజైన్ సమస్యలను కూడా కలిగి ఉంటాయి. ఫంక్షనల్ డెఫినిషన్ ఎర్రర్‌లు (FPGA లేదా సిస్టమ్ స్థాయిలో), ఫంక్షనల్ సిస్టమ్ ఇంటరాక్షన్ సమస్యలు, సిస్టమ్ టైమింగ్ సమస్యలు మరియు ICల మధ్య సిగ్నల్ ఫిడిలిటీ సమస్యలు (శబ్దం, క్రాస్‌స్టాక్ లేదా రిఫ్లెక్షన్‌లు వంటివి) వంటి సమస్యలను ట్రాక్ చేయడం అధునాతన FPGAలను ఉపయోగిస్తున్నప్పుడు చాలా క్లిష్టంగా మారుతుంది. అనేక డిజైన్ సమస్యలను గుర్తించడంలో అనుకరణ ఖచ్చితంగా పెద్ద సహాయం, కానీ హార్డ్‌వేర్‌లో డిజైన్ అమలు చేయబడే వరకు అనేక వాస్తవ ప్రపంచ పరస్పర చర్యలు కనిపించవు. ప్రక్రియను సరళీకృతం చేయడానికి సంక్లిష్ట డిజైన్ సమస్యలను డీబగ్ చేయడానికి అనేక విభిన్న పద్ధతులు అభివృద్ధి చేయబడ్డాయి. వివిధ అడ్వాన్స్‌లతో సహా ఈ కీలక పద్ధతుల్లో ప్రతిదానిపై జాగ్రత్తగా అవగాహనtagఎస్ మరియు నిరాకరణtages, ఒక నిర్దిష్ట డిజైన్‌కు ఏ టెక్నిక్ లేదా టెక్నిక్‌ల కలయిక సరిపోతుందో పరిగణనలోకి తీసుకునేటప్పుడు ఉపయోగపడుతుంది.
ఒక మాజీampమైక్రోసెమీ స్మార్ట్‌ఫ్యూజన్2 SoC FPGA పరికరాన్ని లక్ష్యంగా చేసుకున్న FPGA డిజైన్, కొన్ని ప్రయోజనాలను ప్రదర్శించడానికి ఉపయోగించవచ్చు.tagఎస్ మరియు నిరాకరణtagఈ ప్రామాణిక పద్ధతుల యొక్క es అలాగే సరికొత్త ఇన్-సర్క్యూట్ డీబగ్ సామర్థ్యాలు. ఈ ఉదాహరణ ఉదాహరణampహార్డ్‌వేర్ డీబగ్ సమయంలో హార్డ్‌వేర్ సమస్యలను గుర్తించడం మరియు తొలగించడం వేగవంతం చేయడానికి ఈ వివిధ పద్ధతులను ఎలా ఉపయోగించవచ్చో le చూపిస్తుంది.
సిస్టమ్ డిజైన్ మరియు అభివృద్ధిలో FPGA డీబగ్గింగ్ ఎందుకు కీలకమైన అంశం?
FPGAలు ఇతర డిజైన్ అంశాల నుండి వేరు చేసే రెండు ప్రధాన ఉపయోగ నమూనాలను కలిగి ఉంటాయి. ఉత్పత్తి ఉత్పత్తిలో FPGAలను ఉపయోగించవచ్చు లేదా ఉత్పత్తి డిజైన్ భావనను నిరూపించడానికి లేదా నమూనా చేయడానికి అభివృద్ధి వాహనంగా ఉపయోగించవచ్చు. ఉత్పత్తి వాహనంగా ఉపయోగించినప్పుడు, FPGAలు ASIC లేదా CPU-ఆధారిత ఉత్పత్తి వాహనాల కంటే చాలా సరళమైన లక్ష్యం కావచ్చు. హార్డ్‌వేర్‌లో ఇంకా అమలు చేయని కొత్త డిజైన్‌కు ఇది చాలా ముఖ్యం. విభిన్న నిర్మాణ ఎంపికలతో కూడిన డిజైన్లను సులభంగా సృష్టించవచ్చు మరియు పరీక్షించవచ్చు, తద్వారా సరైన డిజైన్ గుర్తించబడుతుంది. ఆన్-చిప్ ప్రాసెసర్‌లు (SoC FPGAలు) కలిగిన FPGAలు హార్డ్‌వేర్ సహాయక FPGA-ఆధారిత త్వరణం ఫంక్షన్‌లతో CPU-ఆధారిత ప్రాసెసింగ్‌ను ట్రేడ్-ఆఫ్ చేయడం కూడా సాధ్యం చేస్తాయి. ఈ అడ్వాన్స్tagకొత్త ఉత్పత్తి అభివృద్ధి కోసం డిజైన్, ధ్రువీకరణ, పరీక్ష మరియు వైఫల్య విశ్లేషణకు అవసరమైన సమయాన్ని es నాటకీయంగా తగ్గించగలవు.
ఒక డిజైన్‌ను ప్రోటోటైప్ చేయడానికి, బహుశా ప్రొడక్షన్ ASIC కోసం ఉపయోగించినప్పుడు, FPGA ఫ్లెక్సిబిలిటీ ఒక కీలకమైన ప్రయోజనం. పూర్తి వేగంతో పనిచేయని వాస్తవ హార్డ్‌వేర్ ప్లాట్‌ఫామ్ కూడా వివరణాత్మక సిస్టమ్ పనితీరు మెట్రిక్‌లు, త్రూపుట్ విశ్లేషణ డేటా మరియు ఆర్కిటెక్చర్ ప్రూఫ్-ఆఫ్-కాన్సెప్ట్ ఫలితాలను పొందడాన్ని చాలా సులభతరం చేస్తుంది. పరిశ్రమ ప్రామాణిక బస్‌ల (PCIe®, గిగాబిట్ ఈథర్నెట్, XAUI, USB, CAN మరియు ఇతరాలు వంటివి) యొక్క కఠినమైన అమలులకు FPGA మద్దతు ఈ ఇంటర్‌ఫేస్‌లతో అనుబంధించబడిన పరీక్షను సులభతరం చేస్తుంది. ఆన్-చిప్ ARM ప్రాసెసర్‌లతో (SoC FPGAలు) FPGAల యొక్క కొత్త కుటుంబాలు, ఎంబెడెడ్ ప్రాసెసర్‌లతో అమలులను ప్రోటోటైప్ చేయడాన్ని సులభతరం చేస్తాయి. గతంలో అభివృద్ధి చేయబడిన ప్రాసెసర్ కోడ్‌ను ప్రోటోటైప్‌కు పోర్ట్ చేయవచ్చు మరియు హార్డ్‌వేర్ డిజైన్ ప్రయత్నానికి సమాంతరంగా కొత్త కోడ్‌ను సృష్టించవచ్చు.
ప్రామాణిక ఇంటర్‌ఫేస్ బస్‌లతో కూడిన ప్రామాణిక ప్రాసెసర్ యొక్క ఈ కలయిక, అందుబాటులో ఉన్న కోడ్ లైబ్రరీలు, డ్రైవర్లు, ఫంక్షనల్ APIలు, రియల్ టైమ్ ఆపరేటింగ్ సిస్టమ్‌లు మరియు పూర్తి ఆపరేటింగ్ సిస్టమ్‌ల యొక్క పెద్ద పర్యావరణ వ్యవస్థను ఉపయోగించి పనిచేసే నమూనాను చాలా త్వరగా సృష్టించడం సాధ్యం చేస్తుంది. అదనంగా, డిజైన్ పటిష్టం చేయబడిన తర్వాత, వాస్తవ సిస్టమ్ డేటాను ప్రతిబింబించే విస్తృతమైన అనుకరణ పరీక్ష సెట్‌లను (ఉద్దీపన మరియు ప్రతిస్పందన రెండింటికీ) సంగ్రహించడానికి FPGA నమూనాను ఉపయోగించవచ్చు. ASIC లేదా ఇతర ఉత్పత్తి అమలు కోసం తుది అనుకరణలను సృష్టించడంలో ఈ డేటా సెట్‌లు అమూల్యమైనవి కావచ్చు. అడ్వాన్స్tagFPGA ని డిజైన్ ప్రోటోటైప్‌గా ఉపయోగించడం వల్ల తుది ఉత్పత్తి అమలు కోసం డిజైన్, ధ్రువీకరణ, పరీక్ష మరియు వైఫల్య విశ్లేషణ కోసం సమయం నాటకీయంగా తగ్గుతుంది.
ఈ రెండు సాధారణ FPGA వినియోగ నమూనాలలో, డిజైన్ లక్ష్యంగా FPGA యొక్క వశ్యత ఒక కీలకమైన ప్రయోజనం.tage. దీని అర్థం అనేక డిజైన్ మార్పులు మరియు పునరావృత్తులు ప్రమాణంగా ఉంటాయి మరియు అందువల్ల డిజైన్ లోపాలను వేగంగా డీబగ్ చేయగల సామర్థ్యం వీలైనన్ని ఎక్కువ డిజైన్ ఎంపికలను ప్రారంభించడానికి కీలకం. సమర్థవంతమైన డీబగ్ సామర్థ్యం లేకుండా చాలా వరకు అడ్వాన్స్tagఅవసరమైన అదనపు డీబగ్గింగ్ సమయం ద్వారా FPGA డిజైన్ వశ్యత తగ్గుతుంది. అదృష్టవశాత్తూ, FPGAలు రియల్-టైమ్ డీబగ్గింగ్‌ను నాటకీయంగా సులభతరం చేసే అదనపు హార్డ్‌వేర్ లక్షణాలను కూడా అందించగలవు. ఈ సామర్థ్యాలను చూసే ముందు, వివిధ డీబగ్గింగ్ సాధనాల సామర్థ్యాన్ని మరియు సంబంధిత ట్రేడ్-ఆఫ్‌లను అంచనా వేయడానికి మనకు సరైన నేపథ్యం ఉన్నందున, FPGA డిజైన్ ఎదుర్కొనే అత్యంత సాధారణ రకాల సమస్యలను ముందుగా చూద్దాం.
FPGA డిజైన్లను డీబగ్గింగ్ చేసేటప్పుడు సాధారణ సమస్యలు
ఆధునిక FPGAలు తీసుకువచ్చే విస్తరించిన సామర్థ్యాలతో పాటు, సంబంధిత పెరిగిన సంక్లిష్టత దోష రహిత డిజైన్లను సృష్టించడం కష్టతరం చేస్తుంది. వాస్తవానికి, డీబగ్గింగ్ ఎంబెడెడ్ సిస్టమ్ డిజైన్ చక్రంలో 50% కంటే ఎక్కువ ఆక్రమించగలదని అంచనా వేయబడింది. సమయం-నుండి-మార్కెట్ ఒత్తిళ్లు అభివృద్ధి చక్రాన్ని కుదించడం కొనసాగిస్తున్నందున, ప్రారంభ వ్యవస్థ యొక్క హార్డ్‌వేర్ డీబగ్గింగ్ ఒక పునరాలోచనకు దిగజారుతుంది - ఇవన్నీ తరచుగా ధృవీకరణ (అదే పెద్ద శాతం) అని ఊహిస్తూtagడెవలప్‌మెంట్ షెడ్యూల్‌లోని e), ప్రారంభ సిస్టమ్ బ్రీఫ్-అప్‌కు ముందు అన్ని బగ్‌లను పట్టుకుంటుంది. ప్రారంభ సిస్టమ్ బ్రీఫ్-అప్ సమయంలో ఒక సాధారణ డిజైన్ ఎదుర్కొనే సవాళ్లను బాగా అర్థం చేసుకోవడానికి కొన్ని సాధారణ రకాల సిస్టమ్ సమస్యలను పరిశీలిద్దాం.
డిజైనర్ ఒక నిర్దిష్ట అవసరాన్ని తప్పుగా అర్థం చేసుకున్నందున ఫంక్షనల్ డెఫినిషన్ లోపాలను కనుగొనడం రెట్టింపు కష్టం, కాబట్టి డిజైన్ వివరాలను జాగ్రత్తగా పరిశీలించినప్పుడు కూడా లోపాన్ని విస్మరించవచ్చు.ampఒక సాధారణ ఫంక్షనల్ డెఫినిషన్ ఎర్రర్‌లో స్టేట్ మెషిన్ ట్రాన్సిషన్ సరైన స్థితిలో ముగియకపోతే అది ఉంటుంది. సిస్టమ్ ఇంటర్‌ఫేస్‌లలో కూడా లోపాలు ఇంటరాక్షన్ సమస్యగా కనిపిస్తాయి. ఇంటర్‌ఫేస్ లేటెన్సీ, ఉదా.ample, తప్పుగా పేర్కొనబడితే ఊహించని బఫర్ ఓవర్‌ఫ్లో లేదా అండర్‌ఫ్లో పరిస్థితి ఏర్పడవచ్చు.
సిస్టమ్ స్థాయి సమయ సమస్యలు డిజైన్ లోపాలకు మరొక సాధారణ మూలం. ముఖ్యంగా, సమకాలీకరణ లేదా క్రాసింగ్ టైమింగ్ డొమైన్ ప్రభావాలను జాగ్రత్తగా పరిగణించనప్పుడు అసమకాలిక సంఘటనలు లోపాలకు సాధారణ మూలం. వేగంతో పనిచేసేటప్పుడు ఈ రకమైన లోపాలు చాలా సమస్యాత్మకంగా ఉంటాయి మరియు చాలా అరుదుగా కనిపిస్తాయి, బహుశా నిర్దిష్ట డేటా నమూనాలు తమను తాము వ్యక్తపరిచినప్పుడు మాత్రమే. చాలా సాధారణ సమయ ఉల్లంఘనలు ఈ వర్గంలోకి వస్తాయి మరియు సాధారణంగా అనుకరించడం చాలా కష్టం, అసాధ్యం కాకపోయినా.
ఇంటిగ్రేటెడ్ సర్క్యూట్‌ల మధ్య తక్కువ సిగ్నల్ విశ్వసనీయత కారణంగా సమయ ఉల్లంఘనలు కూడా సంభవించవచ్చు, ముఖ్యంగా ప్రతి సర్క్యూట్‌కు బహుళ పవర్ రైళ్లు ఉన్న వ్యవస్థలలో. తక్కువ సిగ్నల్ విశ్వసనీయత సిగ్నల్ శబ్దం, క్రాస్‌స్టాక్, ప్రతిబింబాలు, అదనపు లోడింగ్ మరియు ఎలక్ట్రో-మాగ్నెటిక్ జోక్యం (EMI) సమస్యలకు దారితీస్తుంది, ఇవి తరచుగా సమయ ఉల్లంఘనలుగా కనిపిస్తాయి. ట్రాన్సియెంట్లు (ముఖ్యంగా సిస్టమ్ స్టార్ట్-అప్ లేదా షట్-డౌన్ సమయంలో) వంటి విద్యుత్ సరఫరా సమస్యలు, లోడ్ వైవిధ్యాలు మరియు అధిక విద్యుత్ దుర్వినియోగ ఒత్తిళ్లు కూడా మర్మమైన లోపాలకు దారితీయవచ్చు, తరచుగా విద్యుత్ సరఫరా మూలానికి సులభంగా గుర్తించబడవు. డిజైన్ పూర్తిగా సరిగ్గా ఉన్నప్పటికీ, బోర్డు తయారీ సమస్యలు లోపాలకు దారితీయవచ్చు. తప్పు టంకము జాయింట్లు మరియు సరిగ్గా జతచేయని కనెక్టర్లు, ఉదాహరణకుample, లోపాలకు మూలంగా ఉండవచ్చు మరియు ఉష్ణోగ్రత లేదా బోర్డు స్థానం మీద కూడా ఆధారపడి ఉండవచ్చు. అధునాతన FPGA ప్యాకేజింగ్ పద్ధతులను ఉపయోగించడం వలన ప్రింటెడ్ సర్క్యూట్ బోర్డ్‌లోని సిగ్నల్‌లను పరిశీలించడం కష్టతరం అవుతుంది, కాబట్టి కావలసిన సిగ్నల్‌కు ప్రాప్యత పొందడం తరచుగా సమస్యాత్మకంగా ఉంటుంది. తరచుగా అనేక డిజైన్ సమస్యలు తక్షణ లోపాన్ని సృష్టించవు మరియు లోపం వాస్తవానికి వ్యక్తమయ్యే వరకు డిజైన్ ద్వారా అలలు వేయాలి. ప్రారంభ లోపాన్ని మూల కారణానికి తిరిగి గుర్తించడం తరచుగా నిరాశపరిచే, కష్టమైన మరియు సమయం తీసుకునే పని కావచ్చు.
ఉదాహరణకుampకాబట్టి, అనువాద పట్టికలో ఒక చిన్న తప్పు జరిగితే, చాలా చక్రాల తర్వాత మాత్రమే లోపం రావచ్చు. ఈ పత్రంలో మనం తరువాత చర్చించే కొన్ని సాధనాలు, అంకితమైన ఇన్-సర్క్యూట్ డీబగ్ హార్డ్‌వేర్‌ను ఉపయోగిస్తాయి, ఇవి ప్రత్యేకంగా ఈ 'బగ్ వేట'లను వేగంగా మరియు సులభంగా చేయడం లక్ష్యంగా పెట్టుకున్నాయి. ఈ సాధనాల వివరాల్లోకి వెళ్లే ముందు, అడ్వాన్స్‌ను బాగా అర్థం చేసుకోవడానికి ముందుగా ఒక ప్రసిద్ధ సాఫ్ట్‌వేర్ ఆధారిత డీబగ్గింగ్ టెక్నిక్ సిమ్యులేషన్‌ను చూద్దాం.tagఎస్ మరియు నిరాకరణtagడీబగ్గింగ్ కోసం సిమ్యులేషన్ ఉపయోగించడం యొక్క ఉదాహరణలు.
డీబగ్గింగ్ కోసం అనుకరణ వాడకం
సాధారణంగా డిజైన్ సిమ్యులేషన్‌లో, డిజైన్ లోపల మరియు వెలుపల ఉన్న అన్ని నిజ జీవిత భాగాలు గణితశాస్త్రంలో సాఫ్ట్‌వేర్ ప్రక్రియలుగా రూపొందించబడ్డాయి, ఇవి ప్రామాణిక CPUలో వరుసగా అమలు చేయబడతాయి. డిజైన్‌కు విస్తృత శ్రేణి ఉద్దీపనలను వర్తింపజేయడం మరియు అనుకరణ డిజైన్ల అవుట్‌పుట్‌కు వ్యతిరేకంగా ఆశించిన అవుట్‌పుట్‌ను తనిఖీ చేయడం అనేది అత్యంత స్పష్టమైన డిజైన్ లోపాలను పట్టుకోవడానికి సులభమైన మార్గం. సాధారణ సిమ్యులేషన్ రన్‌ను చూపించే విండో క్రింద ఉన్న చిత్రం 1లో ఇవ్వబడింది. స్పష్టమైన అడ్వాన్స్tagసిమ్యులేషన్ పద్యాలలో హార్డ్‌వేర్ ఆధారిత డీబగ్గింగ్ యొక్క ముఖ్య ఉద్దేశ్యం ఏమిటంటే, సాఫ్ట్‌వేర్‌లో సిమ్యులేషన్ చేయవచ్చు - అసలు హార్డ్‌వేర్ ఆధారిత డిజైన్ మరియు టెస్ట్‌బెంచ్ అవసరం లేదు. సిమ్యులేషన్ చాలా డిజైన్ లోపాలను త్వరగా గుర్తించగలదు, ముఖ్యంగా తప్పు స్పెసిఫికేషన్లు, ఇంటర్‌ఫేస్ అవసరాలను తప్పుగా అర్థం చేసుకోవడం, ఫంక్షన్ లోపాలు మరియు సాధారణ ఉద్దీపన వెక్టర్‌ల ద్వారా సులభంగా గుర్తించబడే అనేక ఇతర 'స్థూల' రకాల లోపాలను.
డిజైనర్‌కు విస్తృతమైన ఉద్దీపన కలయికలు అందుబాటులో ఉన్నప్పుడు మరియు దాని ఫలితంగా వచ్చే అవుట్‌పుట్‌లు బాగా తెలిసినప్పుడు అనుకరణ ముఖ్యంగా ప్రభావవంతంగా ఉంటుంది. ఈ సందర్భాలలో, సిమ్యులేషన్ డిజైన్ యొక్క దాదాపు సమగ్ర పరీక్షను చేయగలదు. దురదృష్టవశాత్తు, చాలా డిజైన్‌లకు విస్తృతమైన పరీక్ష సూట్‌లకు సులభమైన ప్రాప్యత ఉండదు మరియు వాటిని సృష్టించే ప్రక్రియ చాలా సమయం తీసుకుంటుంది. 100% డిజైన్‌ను కవర్ చేసే టెస్ట్ సూట్‌ను సృష్టించడం పెద్ద FPGA-ఆధారిత డిజైన్‌లకు వాస్తవంగా అసాధ్యం మరియు డిజైన్ యొక్క కీలక అంశాలను కవర్ చేయడానికి షార్ట్‌కట్‌లను ఉపయోగించాలి. అనుకరణతో మరొక కష్టం ఏమిటంటే, ఇది 'వాస్తవ ప్రపంచం' అమలు కాదు మరియు అసమకాలిక సంఘటనలు, వేగవంతమైన సిస్టమ్ పరస్పర చర్యలు లేదా సమయ ఉల్లంఘనలను పట్టుకోలేకపోవడం. చివరగా, అనుకరణ ప్రక్రియ చాలా నెమ్మదిగా ఉంటుంది మరియు అనేక పునరావృత్తులు అవసరమైతే అనుకరణ త్వరగా ఎక్కువ సమయం తీసుకుంటుంది మరియు తరచుగా అభివృద్ధి ప్రక్రియలో అత్యంత ఖరీదైన భాగం అవుతుంది.
ప్రత్యామ్నాయంగా (లేదా బహుశా బాగా చెప్పాలంటే, అనుకరణకు అదనంగా) FPGA డిజైనర్లు పరికరంలోని కీలక సంకేతాలను గమనించడానికి మరియు నియంత్రించడానికి FPGA డిజైన్‌లో డీబగ్ హార్డ్‌వేర్‌ను జోడించవచ్చని కనుగొన్నారు. ఈ పద్ధతులు మొదట తాత్కాలిక విధానాలుగా అభివృద్ధి చేయబడ్డాయి, కానీ క్రమంగా ప్రామాణిక హార్డ్‌వేర్ డీబగ్ వ్యూహంగా అభివృద్ధి చెందాయి. ఇన్-సర్క్యూట్ డీబగ్ సామర్థ్యాలను ఉపయోగించడం వలన గణనీయమైన ప్రయోజనం లభిస్తుంది.tagFPGA-ఆధారిత డిజైన్ల కోసం es మరియు తదుపరి విభాగం మూడు అత్యంత సాధారణ వ్యూహాలను మరియు వాటి వివిధ ప్రయోజనాలను అన్వేషిస్తుంది.tagఎస్ మరియు నిరాకరణtages.
FPGA ల కోసం సాధారణ ఇన్-సర్క్యూట్ డీబగ్ విధానాలు
FPGAలలో ఇన్-సర్క్యూట్ డీబగ్ సామర్థ్యాలను అమలు చేయడానికి అత్యంత సాధారణ పద్ధతులు ఎంబెడెడ్ లాజిక్ ఎనలైజర్, బాహ్య పరీక్ష పరికరాలు లేదా FPGA ఫాబ్రిక్‌లో పొందుపరచబడిన డెడికేటెడ్ సిగ్నల్ ప్రోబ్ హార్డ్‌వేర్‌ను ఉపయోగిస్తాయి. ఎంబెడెడ్ లాజిక్ ఎనలైజర్ సాధారణంగా FPGA ఫాబ్రిక్ ఉపయోగించి అమలు చేయబడుతుంది మరియు డిజైన్‌లో చొప్పించబడుతుంది. JTAG ఎనలైజర్‌ను యాక్సెస్ చేయడానికి పోర్ట్ ఉపయోగించబడుతుంది మరియు సంగ్రహించిన డేటాను PCలో ప్రదర్శించవచ్చు. బాహ్య పరీక్షా పరికరాలను ఉపయోగించినప్పుడు, పరీక్షలో ఉన్న FPGA డిజైన్ సవరించబడుతుంది, తద్వారా ఎంచుకున్న అంతర్గత FPGA సిగ్నల్‌లు అవుట్‌పుట్ పిన్‌లకు మళ్ళించబడతాయి. ఈ పిన్‌లను బాహ్య పరీక్షా పరికరాల ద్వారా గమనించవచ్చు. అంకితమైన సిగ్నల్ ప్రోబ్ హార్డ్‌వేర్‌ను ఉపయోగించినప్పుడు, విస్తృత శ్రేణి అంతర్గత సిగ్నల్‌లను నిజ సమయంలో చదవవచ్చు. డీబగ్ సామర్థ్యాలను మరింత మెరుగుపరిచే రిజిస్టర్ లేదా మెమరీ స్థానాలకు వ్రాయడానికి కూడా కొన్ని ప్రోబ్ అమలులను ఉపయోగించవచ్చు. అడ్వాన్స్‌డ్‌లో మరింత వివరంగా చూద్దాం.tagఎస్ మరియు నిరాకరణtagఈ టెక్నిక్‌లలో ప్రతిదాని గురించి వివరించి, ఆపై ఒక మాజీను చూడండిampఈ విభిన్న విధానాలు మొత్తం డీబగ్గింగ్ సమయాన్ని ఎలా ప్రభావితం చేస్తాయో చూడటానికి le డిజైన్.
ఇన్-సర్క్యూట్ FPGA డీబగ్-ఎంబెడెడ్ లాజిక్ ఎనలైజర్
ఎంబెడెడ్ లాజిక్ ఎనలైజర్ యొక్క భావన FPGA లను మొదట ఉపయోగించినప్పుడు డిజైనర్లు అమలు చేసిన తాత్కాలిక ఇన్-సర్క్యూట్ డీబగ్గింగ్ సామర్థ్యాల యొక్క ప్రత్యక్ష ఫలితం. ఎంబెడెడ్ లాజిక్ ఎనలైజర్లు కొత్త సామర్థ్యాలను జోడించాయి మరియు డిజైనర్ వారి స్వంత ఎనలైజర్‌ను అభివృద్ధి చేయవలసిన అవసరాన్ని తొలగించాయి. చాలా FPGA లు ఈ సామర్థ్యాలను అందిస్తాయి మరియు మూడవ పక్షాలు ప్రామాణిక ఎనలైజర్‌లను అందిస్తాయి (సినాప్సిస్ నుండి వచ్చిన ఐడెంటిఫై®, ఒక ప్రసిద్ధ ఉదాహరణample) ఉత్పాదకతను మరింత మెరుగుపరచడానికి ఉన్నత స్థాయి సాధనాలతో సులభంగా ఇంటర్‌ఫేస్ చేయగలదు.
లాజిక్ ఎనలైజర్ కార్యాచరణను డిజైన్‌లో చేర్చారు, FPGA ఫాబ్రిక్ మరియు ఎంబెడెడ్ మెమరీ బ్లాక్‌లను ట్రేస్ బఫర్‌లుగా ఉపయోగించి, చిత్రం 2లో చూపబడింది. సంక్లిష్ట సిగ్నల్ పరస్పర చర్యలను సులభంగా ఎంచుకుని సంగ్రహించగలిగేలా ట్రిగ్గరింగ్ వనరులు కూడా సృష్టించబడతాయి. నియంత్రణ మరియు డేటా బదిలీ కోసం ఎనలైజర్‌కు ప్రాప్యత సాధారణంగా ప్రామాణిక J ద్వారా జరుగుతుంది.TAG ఇంటర్‌ఫేస్ అవసరాలను సులభతరం చేయడానికి పోర్ట్. క్యాప్చర్ చేయబడిన డేటాను సాధారణ ఉపయోగించి PCలో ప్రదర్శించవచ్చు viewing సాఫ్ట్‌వేర్ మరియు సాధారణంగా లాజిక్ సిమ్యులేటర్ వేవ్‌ఫార్మ్ అవుట్‌పుట్‌ను ప్రతిబింబిస్తుంది viewశైలి.
అడ్వాన్tagఈ విధానం యొక్క ప్రయోజనాలు ఏమిటంటే అదనపు FPGA I/O పిన్‌లు ఉపయోగించబడవు, కేవలం ప్రామాణిక JTAG సంకేతాలు. ఎంబెడెడ్ లాజిక్ ఎనలైజర్ IP కోర్లు సాధారణంగా సాపేక్షంగా చవకైనవి మరియు కొన్ని సందర్భాల్లో ఇప్పటికే ఉన్న FPGA సంశ్లేషణ లేదా సిమ్యులేషన్ సాధనాలకు ఒక ఎంపికగా ఉండవచ్చు. కొన్ని సందర్భాల్లో, ఎంబెడెడ్ లాజిక్ ఎనలైజర్ ఉపయోగించని I/O లపై అదనపు అవుట్‌పుట్‌లను కూడా అందించగలదు, అది మరింత సౌకర్యవంతంగా ఉంటే. ప్రతికూలతలలో ఒకటిtagఈ విధానానికి కారణం ఏమిటంటే, పెద్ద మొత్తంలో FPGA వనరులు అవసరం. ముఖ్యంగా, ట్రేస్ బఫర్‌లను ఉపయోగిస్తే ఇది అందుబాటులో ఉన్న బ్లాక్ మెమరీల సంఖ్యను తగ్గిస్తుంది. విస్తృత బఫర్ అవసరమైతే ఇది మెమరీ డెప్త్‌కు వ్యతిరేకంగా ట్రేడ్-ఆఫ్ కూడా అవుతుంది (విస్తృత మెమరీని ఉపయోగించడం వల్ల నిస్సార మెమరీ డెప్త్ వస్తుంది కాబట్టి) - ఇది ఒక పెద్ద ప్రతికూలత.tagచిన్న పరికరాలను ఉపయోగిస్తున్నప్పుడు. ఈ సాంకేతికతకు అతిపెద్ద లోపం ఏమిటంటే, ప్రోబ్ ప్లేస్‌మెంట్‌కు సర్దుబాటు చేసిన ప్రతిసారీ, డిజైన్‌ను తిరిగి కంపైల్ చేసి తిరిగి ప్రోగ్రామ్ చేయడం అవసరం. పెద్ద పరికరాన్ని ఉపయోగిస్తున్నప్పుడు ఈ ప్రక్రియకు గణనీయమైన సమయం పట్టవచ్చు. సిగ్నల్ ప్రోబ్‌లను డిజైన్‌లో ఉంచిన విధానం కారణంగా సిగ్నల్ టైమింగ్ సంబంధాలను పరస్పరం అనుసంధానించడం కష్టం. అదనంగా, సిగ్నల్ ప్రోబ్‌ల మధ్య జాప్యాలు స్థిరంగా ఉండవు మరియు అందువల్ల టైమింగ్ సంబంధాలను పోల్చడం కష్టం. విభిన్న సమయ డొమైన్‌ల నుండి అసమకాలిక సిగ్నల్‌లు లేదా సిగ్నల్‌లను పోల్చినప్పుడు ఇది ఒక ప్రత్యేక కష్టం.
ఇన్-సర్క్యూట్ FPGA డీబగ్ – బాహ్య పరీక్షా సామగ్రి
సిస్టమ్ పరీక్ష కోసం బాహ్య లాజిక్ ఎనలైజర్ ఇప్పటికే అందుబాటులో ఉన్నప్పుడు బాహ్య పరీక్ష పరికరాలతో కలిపి ఇన్-సర్క్యూట్ డీబగ్ కోడ్‌ను ఉపయోగించడం సహజమైన అభివృద్ధి. అంతర్గత పరీక్ష సంకేతాలను గుర్తించి ఎంచుకోవడానికి మరియు వాటిని FPGA I/Osకి వర్తింపజేయడానికి కొన్ని సాధారణ డీబగ్ కోడ్‌ను సృష్టించడం ద్వారా, చిత్రం 3లో చూపిన విధంగా, ఎనలైజర్‌ల అధునాతన సామర్థ్యాలను (పెద్ద ట్రేస్ బఫర్‌లు, సంక్లిష్ట ట్రిగ్గరింగ్ సీక్వెన్స్‌లు మరియు బహుళ) ప్రభావితం చేయడం సాధ్యమైంది. view(ing ఎంపికలు) సరళమైన కానీ శక్తివంతమైన డీబగ్ వాతావరణాలను సృష్టించడానికి. అధునాతన ట్రిగ్గరింగ్ ఎంపికల కోసం మరింత సంక్లిష్టమైన ఇన్-సర్క్యూట్ సామర్థ్యాలు అవసరమైన అవుట్‌పుట్‌ల సంఖ్యను తగ్గించగలవు. ఉదా.ampకాబట్టి, బాహ్య పిన్‌లు అవసరమైతే విస్తృత బస్సులో నిర్దిష్ట చిరునామాలను ఎంచుకోవడం నిషేధించబడవచ్చు.
అంతర్గత FPGA లాజిక్‌ని ఉపయోగించడం వలన I/O అవసరాలు నాటకీయంగా తగ్గుతాయి మరియు మరింత సంక్లిష్టమైన సమస్యలను డీబగ్ చేయడానికి నిర్దిష్ట చిరునామా నమూనాలను (బహుశా కాల్ మరియు రిటర్న్ సీక్వెన్స్) కూడా చూడవచ్చు. ఒక సాధారణ వినియోగదారు ఇంటర్‌ఫేస్ అందుబాటులో ఉంటే, ఇది అభ్యాస వక్రతను సులభతరం చేస్తుంది మరియు ఉత్పాదకతను మెరుగుపరుస్తుంది.
అడ్వాన్tagఈ విధానం యొక్క ఉద్దేశ్యం ఏమిటంటే ఇది బాహ్య పరీక్ష పరికరాల ధరను ప్రభావితం చేస్తుంది మరియు అందువల్ల అదనపు సాధన ఖర్చు ఉండదు. కొన్ని డీబగ్ సర్క్యూట్ IP కోర్లు పరికరాల తయారీదారులు లేదా FPGA తయారీదారుల నుండి లభిస్తాయి మరియు చాలా తక్కువ ధర లేదా ఉచితంగా కూడా ఉంటాయి. సిగ్నల్ ఎంపిక లాజిక్‌ను అమలు చేయడానికి అవసరమైన FPGA వనరుల మొత్తం చాలా తక్కువగా ఉంటుంది మరియు ట్రేస్ ఫంక్షన్ బాహ్య లాజిక్ ఎనలైజర్‌ని ఉపయోగించి చేయబడుతుంది కాబట్టి, బ్లాక్ మెమరీలు అవసరం లేదు. ఎంపిక లాజిక్ చవకైనది కాబట్టి, విస్తృత ట్రిగ్గరింగ్‌తో పెద్ద సంఖ్యలో ఛానెల్‌లను కూడా సపోర్ట్ చేయవచ్చు. లాజిక్ ఎనలైజర్ టైమింగ్ మోడ్ మరియు స్టేట్ మోడ్ రెండింటిలోనూ పనిచేయగలదు, ఇది కొన్ని టైమింగ్ సమస్యలను వేరుచేయడానికి సహాయపడుతుంది.
ది అసద్వాన్tagఈ విధానం యొక్క ప్రయోజనాల్లో ప్రాజెక్ట్‌కు ఇప్పటికే కేటాయించబడకపోతే, లాజిక్ ఎనలైజర్‌ను కొనుగోలు చేయవలసిన అవసరం కూడా ఉంటుంది.tagచాలా సందర్భాలలో ఈ విధానాన్ని నిరుత్సాహపరిచేందుకు ఇ సరిపోతుంది. అయితే, PC లేదా టాబ్లెట్‌ను డిస్ప్లే కోసం ఉపయోగించే కొన్ని తక్కువ-ధర లాజిక్ ఎనలైజర్ ఎంపికలు అందుబాటులోకి వస్తున్నాయని గమనించండి, ఈ ఎంపిక సాధారణ డీబగ్ అవసరాలకు చాలా ఖర్చుతో కూడుకున్నదిగా చేస్తుంది.
వినియోగించబడిన FPGA పిన్‌ల సంఖ్య మరొక ప్రతికూలత కావచ్చు.tagమరియు విస్తృత బస్సులను గమనించాల్సిన అవసరం ఉంటే, బోర్డు లేఅవుట్ కోసం గణనీయమైన ప్రణాళిక మరియు డీబగ్ కనెక్టర్లను జోడించడం అవసరం. ఈ అవసరాన్ని డిజైన్ దశలో మరియు మరొక అవాంఛిత సంక్లిష్టతలో ప్రారంభంలో అంచనా వేయడం చాలా సార్లు కష్టం. ఎంబెడెడ్ లాజిక్ ఎనలైజర్ విధానం మాదిరిగానే, బాహ్య పరీక్ష వ్యూహానికి ప్రతి కొత్త ప్రయోగం అవసరమైనప్పుడు డిజైన్‌ను తిరిగి కంపైల్ చేయడం మరియు తిరిగి ప్రోగ్రామింగ్ చేయడం అవసరం.
సాధారణ ప్రతికూలతtagఈ రెండు పద్ధతులలో - ఆన్-చిప్ వనరుల వాడకం (ఇది డిజైన్ యొక్క సమయ పనితీరును కూడా ప్రభావితం చేస్తుంది మరియు అదనపు డీబగ్గింగ్ అవసరాలను సృష్టించగలదు), డిజైన్‌ను తిరిగి కంపైల్ చేసి రీప్రోగ్రామ్ చేయవలసిన అవసరం (ఇది డీబగ్ షెడ్యూల్‌కు గంటలు లేదా రోజులను కూడా జోడించగలదు), సంభావ్య పరీక్షా దృశ్యాలను గుర్తించడానికి అవసరమైన ముందస్తు ప్రణాళిక మరియు అదనపు చిప్ I/O వనరులను ఉపయోగించడం వల్ల ఈ లోపాలు లేని విధానం అవసరం ఏర్పడింది. కొన్ని పరికరాల్లో FPGA ఫాబ్రిక్‌లో అంకితమైన డీబగ్ లాజిక్‌ను జోడించడం ఒక ప్రతిస్పందన. హార్డ్‌వేర్ ప్రోబ్‌లను ఉపయోగించి ఇన్-సర్క్యూట్ డీబగ్ ఫలితం.
ఇన్-సర్క్యూట్ FPGA డీబగ్ – హార్డ్‌వేర్ ప్రోబ్స్
హార్డ్‌వేర్ ప్రోబ్‌ల వాడకం FPGAల కోసం ఇన్-సర్క్యూట్ డీబగ్ టెక్నిక్‌లను నాటకీయంగా సులభతరం చేస్తుంది. SmartFusion2®SoC FPGA మరియు IGLOO®2 FPGA పరికరాల్లో లైవ్ ప్రోబ్ ఫీచర్‌గా అమలు చేయబడిన ఈ టెక్నిక్, ఏదైనా లాజిక్ ఎలిమెంట్ రిజిస్టర్ బిట్ యొక్క అవుట్‌పుట్‌ను గమనించడానికి FPGA ఫాబ్రిక్‌కు అంకితమైన ప్రోబ్ లైన్‌లను జోడిస్తుంది. చిత్రం 4లోని బ్లాక్ రేఖాచిత్రంలో చూపిన విధంగా, హార్డ్‌వేర్ ప్రోబ్‌లు రెండు ప్రోబ్ ఛానెల్‌లు A మరియు Bలలో అందుబాటులో ఉన్నాయి.
ఎంచుకున్న రిజిస్టర్ అవుట్‌పుట్‌లు (ప్రోబ్ పాయింట్లు), చిత్రంలో దిగువన ఉన్న సోర్స్ లాగా, రెండు ప్రోబ్ ఛానెల్‌ల పైన మళ్ళించబడతాయి మరియు ఎంచుకుంటే A లేదా B ఛానెల్‌లకు వర్తింపజేయవచ్చు. ఈ రియల్-టైమ్ ఛానల్ సిగ్నల్‌లను పరికరంలోని అంకితమైన ప్రోబ్ A మరియు ప్రోబ్ B పిన్‌లకు పంపవచ్చు. ప్రోబ్ A మరియు ప్రోబ్ B సిగ్నల్‌లను అంతర్గతంగా ఎంబెడెడ్ లాజిక్ ఎనలైజర్‌కు కూడా మళ్ళించవచ్చు.
ప్రోబ్ పిన్‌ల టైమింగ్ లక్షణాలు క్రమం తప్పకుండా ఉంటాయని మరియు ఒక ప్రోబ్ పాయింట్ నుండి మరొక ప్రోబ్ పాయింట్‌కు అతితక్కువ విచలనాన్ని కలిగి ఉంటాయని గమనించండి, ఇది రియల్-టైమ్ సిగ్నల్స్ యొక్క టైమింగ్ లక్షణాలను పోల్చడం చాలా సులభం చేస్తుంది. డేటాను 100MHz వరకు సంగ్రహించవచ్చు, ఇది చాలా లక్ష్య డిజైన్‌లకు సముచితంగా ఉంటుంది.
బహుశా అతి ముఖ్యమైన విషయం ఏమిటంటే, ప్రోబ్ పాయింట్ స్థానాలు, అవి అమలు చేయబడిన డిజైన్‌లో భాగంగా ఎంపిక చేయబడవు కాబట్టి (డిజైన్ FPGAలో నడుస్తున్నప్పుడు అవి అంకితమైన హార్డ్‌వేర్ ద్వారా ఎంపిక చేయబడతాయి), ఎంపిక డేటాను పరికరానికి పంపడం ద్వారా త్వరగా మార్చవచ్చు. డిజైన్ రీకంపైల్ మరియు రీప్రోగ్రామింగ్ అవసరం లేదు.
లైవ్ ప్రోబ్ సామర్థ్యాన్ని మరింత సులభతరం చేయడానికి, అనుబంధ డీబగ్ సాఫ్ట్‌వేర్ సాధనం స్వయంచాలకంగా ఉత్పత్తి చేయబడిన డీబగ్ ద్వారా అన్ని ప్రోబ్ సిగ్నల్ స్థానాలకు యాక్సెస్ కలిగి ఉంటుంది. file. చిత్రం 5 లో చూపిన విధంగా, సిగ్నల్ జాబితా నుండి సిగ్నల్ పేరును ఎంచుకుని కావలసిన ఛానెల్‌కు వర్తింపజేయవచ్చు. డిజైన్ నడుస్తున్నప్పుడు కూడా ఇది చేయవచ్చు, తద్వారా డిజైన్‌లోని ప్రోబింగ్ కార్యాచరణ సజావుగా మరియు చాలా సమర్థవంతంగా ఉంటుంది.
చాలా సందర్భాలలో, లైవ్ ప్రోబ్ వంటి హార్డ్‌వేర్ ప్రోబ్ సామర్థ్యాన్ని గతంలో వివరించిన ఎంబెడెడ్ లాజిక్ ఎనలైజర్ మరియు బాహ్య పరీక్షా పద్ధతులతో కలిపి ఉపయోగించవచ్చు.
చిత్రం 6లో చూపిన విధంగా, లైవ్ ప్రోబ్ సిగ్నల్‌లను 'ఆన్ ది ఫ్లై'లో ఎంచుకునే సామర్థ్యం డిజైన్‌ను తిరిగి కంపైల్ చేయాల్సిన అవసరం లేకుండా పరిశీలనలో ఉన్న సిగ్నల్‌లను త్వరగా మరియు సులభంగా మార్చడాన్ని సాధ్యం చేస్తుంది. బాహ్య లాజిక్ ఎనలైజర్ లేదా స్కోప్ ప్రోబ్డ్ సిగ్నల్‌లను సులభంగా గమనించగలదు, అంకితమైన ప్రోబ్ అవుట్‌పుట్ పిన్‌లపై ఉన్న చిత్రంలో కుడి ఎగువ భాగంలో చూపిన విధంగా. ప్రత్యామ్నాయంగా (లేదా బహుశా అదనంగా) అంతర్గత లాజిక్ ఎనలైజర్ (చిత్రంలో చూపిన ILA ఐడెంటిఫై బ్లాక్) ప్రోబ్ పిన్‌లను గమనించడానికి ఉపయోగించవచ్చు. ప్రోబ్ సిగ్నల్‌లను ILA సంగ్రహించి వేవ్‌ఫార్మ్ విండోలో గమనించవచ్చు. లక్ష్య డిజైన్‌ను తిరిగి కంపైల్ చేయాల్సిన అవసరం లేకుండా ప్రోబ్ స్థానాలను మార్చవచ్చు.
ట్రిగ్గరింగ్ మరియు ట్రేస్ కోసం అదనపు సామర్థ్యాలు ప్రోబ్ కార్యాచరణను మెరుగుపరచడానికి ఉపయోగించవచ్చని గమనించండి, ఇది సంక్లిష్టమైన డిజైన్ సమస్యలను కూడా గుర్తించడం సులభం చేస్తుంది.
SmartFusion2 SoC FPGA మరియు IGLOO2 FPGA పరికరాల్లో అదనపు హార్డ్‌వేర్ డీబగ్ సామర్థ్యాలు కూడా అందుబాటులో ఉన్నాయి. ఈ సామర్థ్యాలలో ఒకటి, యాక్టివ్ ప్రోబ్ అని పిలువబడుతుంది, ఇది ఏదైనా లాజిక్ ఎలిమెంట్ రిజిస్టర్ బిట్‌ను డైనమిక్‌గా మరియు అసమకాలికంగా చదవగలదు లేదా వ్రాయగలదు. ఒకే క్లాక్ సైకిల్‌కు వ్రాతపూర్వక విలువ కొనసాగుతుంది కాబట్టి సాధారణ ఆపరేషన్ కొనసాగుతుంది, ఇది చాలా విలువైన డీబగ్గింగ్ సాధనంగా మారుతుంది. అంతర్గత సిగ్నల్ యొక్క శీఘ్ర పరిశీలన కావాలనుకుంటే (బహుశా అది యాక్టివ్‌గా ఉందో లేదో లేదా కావలసిన స్థితిలో ఉందో లేదో తనిఖీ చేయడానికి, రీసెట్ సిగ్నల్ లాగా) లేదా ప్రోబ్ పాయింట్‌కు వ్రాయడం ద్వారా లాజిక్ ఫంక్షన్‌ను త్వరగా పరీక్షించాల్సిన అవసరం ఉంటే యాక్టివ్ ప్రోబ్ ప్రత్యేక ఆసక్తిని కలిగిస్తుంది.
(బహుశా నియంత్రణ ప్రవాహ సమస్యను వేరుచేయడానికి ఇన్‌పుట్ విలువను త్వరగా సెట్ చేయడం ద్వారా స్టేట్ మెషిన్ పరివర్తనను ప్రారంభించడానికి).
మైక్రోసెమీ అందించే మరో డీబగ్ సామర్థ్యం మెమరీ డీబగ్. ఈ ఫీచర్ డిజైనర్‌ను ఎంచుకున్న FPGA ఫాబ్రిక్ SRAM బ్లాక్‌ను డైనమిక్‌గా మరియు అసమకాలికంగా చదవడానికి లేదా వ్రాయడానికి అనుమతిస్తుంది. డీబగ్ టూల్ (మూర్తి 7) స్క్రీన్ షాట్‌లో చూపిన విధంగా, మెమరీ బ్లాక్స్ ట్యాబ్ ఎంచుకున్నప్పుడు, వినియోగదారు చదవడానికి కావలసిన మెమరీని ఎంచుకోవచ్చు, మెమరీ యొక్క స్నాప్‌షాట్ క్యాప్చర్‌ను అమలు చేయవచ్చు, మెమరీ విలువలను సవరించవచ్చు మరియు ఆపై విలువలను పరికరానికి తిరిగి వ్రాయవచ్చు. కంప్యూటేషన్ ఓరియెంటెడ్ స్క్రాచ్-ప్యాడ్ కోసం కమ్యూనికేషన్ పోర్ట్‌లలో ఉపయోగించే డేటా బఫర్‌లను తనిఖీ చేయడానికి లేదా సెట్ చేయడానికి లేదా ఎంబెడెడ్ CPU ద్వారా అమలు చేయబడిన కోడ్ కోసం కూడా ఇది ప్రత్యేకంగా ఉపయోగపడుతుంది. జ్ఞాపకాలను చాలా త్వరగా గమనించి నియంత్రించగలిగినప్పుడు సంక్లిష్ట డేటా ఆధారిత లోపాలను డీబగ్ చేయడం చాలా వేగంగా మరియు సులభం.
డిజైన్ డీబగ్ చేయబడిన తర్వాత, సున్నితమైన సమాచారాన్ని రక్షించడానికి హార్డ్‌వేర్ డీబగ్ సామర్థ్యాలను ఆపివేయడం మంచిది. దాడి చేసే వ్యక్తి క్లిష్టమైన సమాచారాన్ని చదవడానికి లేదా సిస్టమ్ యొక్క సున్నితమైన భాగాలకు సులభంగా యాక్సెస్‌ను అనుమతించే సిస్టమ్ సెట్టింగ్‌లను మార్చడానికి ఈ సౌకర్యాలను ఉపయోగించవచ్చు. డీబగ్గింగ్ పూర్తయిన తర్వాత డిజైనర్ పరికరాన్ని సురక్షితంగా ఉంచడానికి మైక్రోసెమీ లక్షణాలను జోడించింది. ఉదాహరణకుampకాబట్టి, లైవ్ ప్రోబ్ మరియు యాక్టివ్ ప్రోబ్‌లకు యాక్సెస్‌ను లాక్ చేయవచ్చు, తద్వారా దాడికి ఒక మార్గంగా ఫంక్షన్‌ను పూర్తిగా నిలిపివేయవచ్చు (ఇది ప్రోబ్ యాక్టివిటీ సరఫరా కరెంట్‌లో ఏదైనా నమూనాలను సృష్టించే అవకాశాన్ని కూడా తొలగిస్తుంది, దీనిని పరోక్షంగా ప్రోబ్ డేటాను పరిశీలించడానికి ప్రయత్నించవచ్చు). ప్రత్యామ్నాయంగా, డిజైన్‌లోని ఎంచుకున్న భాగాలకు యాక్సెస్‌ను లాక్ అవుట్ చేయవచ్చు, తద్వారా ఆ విభాగాలకు మాత్రమే యాక్సెస్ నిరోధించబడుతుంది. డిజైన్‌లోని ఒక భాగం మాత్రమే సురక్షితంగా ఉండాల్సిన అవసరం ఉంటే, ఫీల్డ్ టెస్టింగ్ లేదా ఎర్రర్ విశ్లేషణలో మిగిలిన డిజైన్‌ను ఇప్పటికీ యాక్సెస్ చేయడానికి ఇది సౌకర్యవంతంగా ఉంటుంది.
ఇన్-సర్క్యూట్ డీబగ్ పోలిక చార్ట్
ఇప్పుడు వివరణాత్మక పునఃపరిశీలనview మూడు ప్రధాన ఇన్-సర్క్యూట్ హార్డ్‌వేర్ డీబగ్ టెక్నిక్‌లలో, చిత్రం 8లో చూపిన విధంగా, వివిధ ప్రయోజనాలను వివరించే సారాంశ చార్ట్ సృష్టించబడింది.tagఎస్ మరియు నిరాకరణtagప్రతి పద్ధతి యొక్క es. కొన్ని పద్ధతులను కలిపి ఉపయోగించవచ్చని గుర్తుంచుకోవడం (లైవ్ ప్రోబ్ మరియు ఇంటర్నల్ లాజిక్ అనలైజర్ (ILA), ఉదాహరణకు సినాప్సిస్ ఐడెంటిఫై,ample), ప్రతి టెక్నిక్ యొక్క కీలక బలాలు మరియు బలహీనతలను మనం చూడవచ్చు. ఇన్-సర్క్యూట్ హార్డ్‌వేర్ డీబగ్ సామర్థ్యాల సేకరణ (లైవ్ ప్రోబ్, యాక్టివ్ ప్రోబ్ మరియు మెమరీ డీబగ్—సమిష్టిగా స్మార్ట్‌డీబగ్ అని పిలుస్తారు), అందుబాటులో ఉన్న మొత్తం ప్రోబ్‌ల సంఖ్య (ఎరుపు వృత్తం) విషయానికి వస్తే ఇతర టెక్నిక్‌లతో పోలిస్తే బలహీనంగా ఉంటాయి మరియు క్యాప్చర్ వేగాన్ని పరిగణించినప్పుడు ఉత్తమమైన (పసుపు వృత్తం) కంటే బలహీనంగా ఉంటాయి (బాహ్య పరీక్ష పరికరాలు వేగంగా ఉండవచ్చు).
ఇతర టెక్నిక్‌లతో పోల్చినప్పుడు మరియు FPGA వనరుల అవసరాలను పరిగణనలోకి తీసుకున్నప్పుడు సినాప్సిస్ ఐడెంటిఫై వంటి ILA-ఆధారిత టెక్నిక్‌లు బలహీనంగా ఉంటాయి. ఖర్చు, డిజైన్ టైమింగ్ ప్రభావం మరియు ప్రోబ్ మూవ్‌మెంట్ ఓవర్‌హెడ్ (డిజైన్‌ను తిరిగి కంపైల్ చేయవలసిన అవసరం కారణంగా) వంటి అనేక పరిగణనలపై బాహ్య పరీక్ష పరికరాల ఆధారిత టెక్నిక్‌లు బలహీనంగా ఉంటాయి. బహుశా సరైన పరిష్కారం స్మార్ట్‌డీబగ్ మరియు ఇతర టెక్నిక్‌లలో ఒకదాని కలయిక, తద్వారా స్మార్ట్‌డీబగ్ యొక్క ఛానెల్‌ల సంఖ్య బలహీనతను తగ్గించవచ్చు మరియు ప్రోబ్ పాయింట్ మూవ్‌మెంట్ ప్రతికూలతను తగ్గించవచ్చు.tagఇతర టెక్నిక్‌ల సంఖ్య కూడా తగ్గింది.
సిగ్నల్ వర్గీకరణలు
అత్యంత సాధారణ రకాల సిగ్నల్స్ మధ్య ఉపయోగకరమైన తేడాను గుర్తించవచ్చు మరియు డీబగ్గింగ్ విధానాన్ని ప్లాన్ చేసేటప్పుడు ఇది సహాయపడుతుంది. ఉదాహరణకుampకాబట్టి, సిస్టమ్ రీసెట్, బ్లాక్ రీసెట్ లేదా ఇనిషియలైజేషన్ రిజిస్టర్‌ల వంటి సిస్టమ్ స్టార్ట్-అప్ సమయంలో తప్ప మారని సిగ్నల్‌లను స్టాటిక్ సిగ్నల్‌లుగా వర్గీకరించవచ్చు. ఈ రకమైన సిగ్నల్‌లను సుదీర్ఘ రీకంపైల్ సైకిల్ అవసరం లేకుండా సులభంగా గమనించగల మరియు నియంత్రించగల సౌకర్యం ద్వారా అత్యంత సమర్థవంతంగా యాక్సెస్ చేయవచ్చు. స్టాటిక్ సిగ్నల్‌లను డీబగ్ చేయడానికి యాక్టివ్ ప్రోబ్ ఒక అద్భుతమైన సౌకర్యం. అదేవిధంగా, తరచుగా మారుతున్న కానీ ఎక్కువ సమయం వరకు స్టాటిక్‌గా ఉండే సిగ్నల్‌లను సూడో-స్టాటిక్‌గా వర్గీకరించవచ్చు మరియు యాక్టివ్ ప్రోబ్‌ని ఉపయోగించి అత్యంత ప్రభావవంతంగా డీబగ్ చేయబడతాయి. క్లాక్ సిగ్నల్‌ల మాదిరిగా తరచుగా మారే సిగ్నల్‌లను డైనమిక్‌గా వర్గీకరించవచ్చు మరియు యాక్టివ్ ప్రోబ్ ద్వారా అంత సులభంగా యాక్సెస్ చేయబడవు. ఈ సిగ్నల్‌లను గమనించడానికి లైవ్ ప్రోబ్ మంచి ఎంపిక.
సాధారణ డీబగ్ వినియోగ సందర్భం
ఇప్పుడు మనకు వివిధ ఇన్-సర్క్యూట్ డీబగ్ ఎంపికల గురించి మంచి అవగాహన ఉంది, ఒక సాధారణ డిజైన్ ఉదాహరణను చూద్దాంampఈ పద్ధతులు ఎలా పని చేస్తాయో చూడటానికి. చిత్రం 9, SmartFusion2 SoC FPGA పరికరంలో సరళమైన FPGA డిజైన్‌ను చూపిస్తుంది. మైక్రోకంట్రోలర్ సబ్‌సిస్టమ్ (MSS) CoreSF2Reset Soft IP బ్లాక్ ద్వారా రీసెట్ చేయబడుతుంది. ఈ బ్లాక్‌కు ఇన్‌పుట్‌లు పవర్ ఆన్ రీసెట్, యూజర్ ఫాబ్రిక్ రీసెట్ మరియు ఎక్స్‌టర్నల్ రీసెట్. అవుట్‌పుట్‌లు యూజర్ ఫాబ్రిక్‌కు రీసెట్, MSS రీసెట్ మరియు M3 రీసెట్. పరికరం POR స్థితి నుండి విజయవంతంగా నిష్క్రమించినప్పటికీ I/Osలో ఎటువంటి కార్యాచరణ లేకపోవడం లోపం లక్షణాలు. ఈ లోపాన్ని డీబగ్ చేయడానికి మూడు వేర్వేరు ఎంపికలు చిత్రంలో కూడా వివరించబడ్డాయి: నీలిరంగు పెట్టె (ETE లేబుల్ చేయబడింది) బాహ్య పరీక్ష పరికరాల పద్ధతి కోసం; ఆకుపచ్చ పెట్టె (ILA లేబుల్ చేయబడింది) అంతర్గత లాజిక్ విశ్లేషణకారి పద్ధతి కోసం; మరియు నారింజ పెట్టె (AP లేబుల్ చేయబడింది) యాక్టివ్ ప్రోబ్ పద్ధతి కోసం. లోపం యొక్క సంభావ్య మూల కారణాలు CoreSF2Reset Soft IP బ్లాక్‌కు సరిగ్గా ధృవీకరించబడని రీసెట్ ఇన్‌పుట్‌లు అని మేము ఊహిస్తాము.
గతంలో వివరించిన మూడు ఇన్-సర్క్యూట్ పద్ధతులకు డీబగ్ ప్రక్రియను ఇప్పుడు చూద్దాం.
బాహ్య పరీక్షా సామగ్రి
ఈ పద్ధతిని ఉపయోగించి, పరీక్షా పరికరాలు అందుబాటులో ఉన్నాయని మరియు అధిక ప్రాధాన్యత గల ప్రాజెక్ట్ ద్వారా ఉపయోగించబడటం లేదని భావించబడుతుంది. అదనంగా, కొన్ని FPGA I/Oలు అందుబాటులో ఉండేలా మరియు పరీక్షా పరికరాలకు సులభంగా కనెక్ట్ అయ్యేలా ముందుగానే ప్లాన్ చేసుకోవడం ముఖ్యం. PCBలో మాజీ కోసం హెడర్‌ను కలిగి ఉండటంample, ఇది చాలా సహాయకారిగా ఉంటుంది మరియు 'సంభావ్య అనుమానితుడిని' గుర్తించడానికి మరియు కనెక్ట్ చేయడానికి ప్రయత్నించే సమయాన్ని తగ్గిస్తుంది లేదా ప్రోబింగ్ సమయంలో పిన్‌ల సంభావ్య షార్టింగ్‌ను తగ్గిస్తుంది. మనం పరిశోధించాలనుకుంటున్న సిగ్నల్‌లను ఎంచుకోవడానికి డిజైన్‌ను తిరిగి కంపైల్ చేయాల్సి ఉంటుంది. ఆశాజనకంగా, మనం 'ఉల్లిపాయను వెనక్కి తొక్కడం' జరగదు మరియు తదుపరి దర్యాప్తు కోసం అదనపు సిగ్నల్‌లను ఎంచుకోవలసి ఉంటుంది, ఎందుకంటే తరచుగా మన ప్రారంభ దర్యాప్తు మరిన్ని ప్రశ్నలకు దారితీస్తుంది. ఏదైనా సందర్భంలో, రీకంపైల్ మరియు రీప్రోగ్రామింగ్ ప్రక్రియ గణనీయమైన సమయం పడుతుంది మరియు అది సమయ ఉల్లంఘనలకు దారితీస్తే పునఃరూపకల్పన అవసరం (టైమింగ్ క్లోజర్ సమస్యలను పరిష్కరించడానికి ప్రయత్నించడం ఎంత నిరాశపరిచిందో మనందరికీ తెలుసు, ప్రత్యేకించి, మీరు డిజైన్ బగ్‌ను కనుగొనడానికి డిజైన్ మార్పులు చేస్తున్నప్పుడు - మొత్తం ప్రక్రియ నిమిషాల నుండి గంటల వరకు పట్టవచ్చు)! డిజైన్‌కు ఉచిత వినియోగదారు I/Oలు లేకపోతే, ఈ పద్ధతిని అమలు చేయలేమని గుర్తుంచుకోవడం కూడా ముఖ్యం. అంతేకాకుండా, ఈ పద్ధతి డిజైన్‌కు నిర్మాణాత్మకంగా చొరబాటుదారుడు - మరియు సమయ సంబంధిత బగ్‌లు పునరావృతాల మధ్య అదృశ్యమవుతాయి లేదా మళ్లీ కనిపించవచ్చు.
ఇంటర్నల్ లాజిక్ ఎనలైజర్
ఈ పద్ధతిని ఉపయోగించి ILAని ఫాబ్రిక్ వనరులను ఉపయోగించి డిజైన్‌లోకి చొప్పించాలి, ఆపై తిరిగి కంపైల్ చేయాలి. ILA ఇప్పటికే ఇన్‌స్టాంటియేట్ చేయబడి ఉంటే, మనం పరిశోధించాలనుకుంటున్న సిగ్నల్‌లు ఇన్‌స్ట్రుమెంట్ చేయబడి ఉండకపోవచ్చు, దీనికి తిరిగి కంపైల్ కూడా అవసరం అని గమనించండి. ఈ ప్రక్రియ అసలు డిజైన్‌ను మార్చడం మరియు సమయ పరిమితులను ఉల్లంఘించే ప్రమాదం ఉంది. సమయం నెరవేరితే, డిజైన్‌ను తిరిగి ప్రోగ్రామ్ చేసి తిరిగి ప్రారంభించాలి. తిరిగి కంపైల్ సమయాలు ఎక్కువగా ఉంటే మరియు బహుళ పాస్‌లు అవసరమైతే ఈ మొత్తం ప్రక్రియకు చాలా నిమిషాలు లేదా గంటలు పట్టవచ్చు. ఈ విధానం నిర్మాణాత్మకంగా చొరబాటు మరియు పైన పేర్కొన్న పద్ధతిని ఉపయోగిస్తున్నప్పుడు వివరించిన వాటికి సమానమైన సమస్యలకు దారితీయవచ్చు.
యాక్టివ్ ప్రోబ్
ఈ పద్ధతిని ఉపయోగించి యాక్టివ్ ప్రోబ్‌ను వివిధ రీసెట్ సిగ్నల్‌ల మూలానికి సూచించవచ్చు, ఇవన్నీ రిజిస్టర్ అవుట్‌పుట్‌ల ద్వారా పొందబడతాయి (ఏదైనా మంచి డిజిటల్ డిజైన్ ప్రాక్టీస్‌లో సాధారణంగా ఉంటుంది). సిగ్నల్‌లు ఒక్కొక్కటిగా ఎంపిక చేయబడతాయి, క్రింద ఉన్న చిత్రం 10లో చూపిన యాక్టివ్ ప్రోబ్ మెనూ నుండి. ఎంచుకున్న సిగ్నల్ విలువలను యాక్టివ్ ప్రోబ్ డేటా విండోలో చదవవచ్చు మరియు ప్రదర్శించవచ్చు. ఏవైనా తప్పు-స్పష్టతలు సులభంగా గుర్తించబడతాయి. పరికరాన్ని తిరిగి కంపైల్ చేసి తిరిగి ప్రోగ్రామ్ చేయాల్సిన అవసరం లేకుండా ఈ పరీక్షను వెంటనే చేయవచ్చు మరియు నిర్మాణాత్మకంగా లేదా విధానపరంగా చొరబడదు. మొత్తం ప్రక్రియ కొన్ని సెకన్లు మాత్రమే పడుతుంది. ఈ పద్ధతి నియంత్రణ సామర్థ్యాన్ని (విలువలను అసమకాలికంగా మార్చడం) కూడా సృష్టించగలదు, దీనిని ఇతర రెండు పద్ధతులు అనుమతించవు. ఈ ప్రత్యేక ఉదాహరణలోample, రిజిస్టర్ ద్వారా సేకరించబడిన రీసెట్ సిగ్నల్‌ను సులభంగా పరిశీలించవచ్చు మరియు యాక్టివ్ స్థితిలో ఉంచబడిందని కనుగొనవచ్చు.
మిగిలిన సిగ్నల్‌లను ఉత్పత్తి చేసే రిజిస్టర్‌ను అసమకాలికంగా మార్చడం ద్వారా రీసెట్ సిగ్నల్ యొక్క క్షణిక టోగులింగ్‌ను సాధించవచ్చు.
మరింత సంక్లిష్టమైన డీబగ్ వినియోగ కేసు
పైన పేర్కొన్న డిజైన్ చాలా సరళమైనది మరియు వివరించిన డిజైన్ పద్ధతులను ఉపయోగించడంలో పరిచయంగా ఉపయోగపడుతుంది, కానీ మరింత సంక్లిష్టమైన ఉదాహరణample మరింత వివరణాత్మకంగా ఉండవచ్చు. చాలా సార్లు ఆసక్తి సంకేతం మన సాధారణ మాజీలో ఉన్నట్లుగా స్టాటిక్ సిగ్నల్ కాదు.ample కానీ డైనమిక్. ఒక సాధారణ డైనమిక్ సిగ్నల్ అనేది ఇంటర్మీడియట్ క్లాక్, బహుశా సీరియల్ ఇంటర్‌ఫేస్ కోసం హ్యాండ్‌షేక్‌ను టైమింగ్ చేయడానికి ఉపయోగించబడుతుంది. ఫిగర్ 11 యూజర్ సాఫ్ట్ ఐపీ కోర్‌తో అలాంటి డిజైన్‌ను చూపిస్తుంది, ఈ సందర్భంలో, సిస్టమ్ APB బస్‌కు కనెక్ట్ చేయబడిన కస్టమ్ సీరియల్ ఇంటర్‌ఫేస్. లోపాల లక్షణాలు ఏమిటంటే, యూజర్ కస్టమ్ సీరియల్ ఇంటర్‌ఫేస్‌లో ఎటువంటి కార్యాచరణ లేదు మరియు APB బస్ మాస్టర్ సీరియల్ ఇంటర్‌ఫేస్‌ను యాక్సెస్ చేయడానికి లావాదేవీని జారీ చేసినప్పుడు అది తప్పు హ్యాండ్‌షేక్‌ను సూచించే మినహాయింపు స్థితిలోకి వెళుతుంది. ఈ పరిస్థితులు తప్పు రీసెట్ సిగ్నల్ వంటి స్టాటిక్ కారణాన్ని తోసిపుచ్చినట్లు అనిపిస్తుంది, ఎందుకంటే లావాదేవీ స్థితి యంత్రం ఆశించిన రేటుతో పనిచేయడం లేదు మరియు అందువల్ల మినహాయింపుకు కారణమవుతుంది. మూల కారణం యూజర్ ఐపీ కోర్‌లోని క్లాక్ ఫ్రీక్వెన్సీ జనరేటర్ అని భావిస్తారు.
అది సరైన ఫ్రీక్వెన్సీలో పనిచేయకపోతే వివరించిన లోపాలు ఏర్పడతాయి.
ఈ పరిస్థితిలో యాక్టివ్ ప్రోబ్ విధానాన్ని లైవ్ ప్రోబ్‌తో భర్తీ చేయడం బహుశా మంచి వ్యూహం. ఇది పైన ఉన్న చిత్రంలో నారింజ రంగు LP బాక్స్ ద్వారా J ని ఉపయోగించి వివరించబడింది.TAG ప్రోబ్ సోర్స్ ఎంపిక కోసం సిగ్నల్.
బాహ్య పరీక్షా సామగ్రి
ఈ సందర్భంలో, పద్దతి గతంలో వివరించిన సాధారణ ఉదాహరణకి చాలా పోలి ఉంటుందిample. యూజర్ క్లాక్ సిగ్నల్ పరీక్షా స్థానానికి తీసుకురాబడుతుంది (ఆశాజనకంగా హెడర్‌లో) మరియు సమయం తీసుకునే రీకంపైల్ అవసరం. రిఫరెన్స్ సిగ్నల్‌ను బయటకు తీసుకురావడం కూడా సహాయకరంగా ఉండవచ్చు, బహుశా పోలిక సిగ్నల్‌గా యూజర్ IPని క్లాక్ చేయడానికి ఉపయోగించే సిస్టమ్ క్లాక్. మొత్తం ప్రక్రియకు గణనీయమైన సమయం పట్టేలా మనం మళ్ళీ రీకంపైల్ చేసి రీప్రోగ్రామ్ చేయాల్సిన అవసరం ఏర్పడుతుంది.
ఇంటర్నల్ లాజిక్ ఎనలైజర్
ఈ కేసు సాధారణ మాజీకి చాలా పోలి ఉంటుంది.ample. ILA ని చొప్పించాలి, లేదా కావలసిన సిగ్నల్ నిర్వచించాలి మరియు రీకంపైల్ మరియు రీప్రోగ్రామ్ సైకిల్ అమలు చేయాలి. గతంలో వివరించిన అన్ని సమస్యలు ఇప్పటికీ గణనీయమైన డీబగ్ సైకిల్ సమయానికి దారితీస్తాయి. అయితే, అదనపు సంక్లిష్టత ఉంది. ILA ని నడిపించే గడియారం సమకాలికమైనదిగా ఉండాలి మరియు వినియోగదారు సాఫ్ట్ IP కోర్ నుండి గమనించబడే గడియారానికి సంబంధించి చాలా వేగంగా ఉండాలి. ఈ గడియారాలు అసమకాలికమైనవి అయితే, లేదా సరైన సమయ సంబంధాలను కలిగి ఉండకపోతే, డేటా క్యాప్చర్ అనూహ్యమైనది మరియు డీబగ్ ప్రక్రియకు గందరగోళానికి దారితీసే అవకాశం ఉంది.
వినియోగదారు సాఫ్ట్ IP క్లాక్ ఆన్-చిప్‌లో జనరేట్ కాకపోతే (బహుశా అది సీరియల్ ఇంటర్‌ఫేస్ నుండి పునరుద్ధరించబడి ఉండవచ్చు) డిజైనర్ అదనపు వనరులను ఉపయోగించి వేగవంతమైన ILA క్లాక్‌ను రూపొందించడానికి క్లాక్ మాడ్యూల్‌ను జోడించాల్సి రావచ్చు మరియు బహుశా సమయ ఉల్లంఘనను సృష్టించవచ్చు.
లైవ్ ప్రోబ్
ఈ పద్ధతిని ఉపయోగించి, లైవ్ ప్రోబ్‌ను యూజర్ క్లాక్ యొక్క మూలానికి మరియు రిజిస్టర్ నుండి ఏదైనా ఇతర క్లాక్ మూలానికి త్వరగా సూచించవచ్చు, తద్వారా లోపం యొక్క మూల కారణాన్ని కనుగొనవచ్చు. లైవ్ ప్రోబ్ ఎంచుకున్న సిగ్నల్ అవుట్‌పుట్‌లను నిజ సమయంలో చూపుతుంది మరియు సిగ్నల్‌ల మధ్య ఏదైనా సమయ సంబంధాన్ని గుర్తించడం చాలా సులభం. మొత్తం ప్రక్రియకు కొన్ని సెకన్లు మాత్రమే పడుతుంది.
సీరియల్ ఇంటర్‌ఫేస్‌ల కోసం ఇతర డీబగ్ ఫీచర్లు
SmartFusion2 SoC FPGA మరియు IGLOO2 FPGA పరికరాల్లో మునుపటి ఉదాహరణలో ఉన్నటువంటి సీరియల్ ఇంటర్‌ఫేస్‌లలో ఉపయోగించగల అనేక అదనపు డీబగ్ సామర్థ్యాలు ఉన్నాయని కూడా గమనించడం ముఖ్యం.ampలోపాలు మరింత క్లిష్టంగా ఉండే డిజైన్. SERDES డీబగ్, ఉదాహరణకుample, అంకితమైన హై-స్పీడ్ సీరియల్ ఇంటర్‌ఫేస్‌లకు నిర్దిష్ట డీబగ్ సామర్థ్యాలను అందిస్తుంది. SERDES డీబగ్ లక్షణాలలో కొన్ని PMA పరీక్ష మద్దతు (PRBS నమూనా జనరేషన్ మరియు లూప్‌బ్యాక్ పరీక్ష వంటివి) బహుళ SERDES పరీక్ష కాన్ఫిగరేషన్‌లకు రిజిస్టర్-స్థాయి రీకాన్ఫిగరేషన్‌తో మద్దతును కలిగి ఉంటాయి, ఇది కాన్ఫిగరేషన్ మార్పులు చేయడానికి పూర్తి డిజైన్ ప్రవాహాన్ని ఉపయోగించకుండా ఉండటానికి మరియు కాన్ఫిగర్ చేయబడిన ప్రోటోకాల్‌లు, SERDES కాన్ఫిగరేషన్ రిజిస్టర్‌లు మరియు లేన్ కాన్ఫిగరేషన్ రిజిస్టర్‌లను చూపించే టెక్స్ట్ నివేదికలను కలిగి ఉంటుంది. ఈ లక్షణాలు SERDES డీబగ్‌ను చాలా సులభతరం చేస్తాయి మరియు సంక్లిష్ట సర్క్యూట్‌ల డీబగ్గింగ్‌ను మరింత వేగవంతం చేయడానికి లైవ్ ప్రోబ్ మరియు యాక్టివ్ ప్రోబ్‌తో కలిపి ఉపయోగించవచ్చు.
గతంలో వివరించిన మెమరీ డీబగ్ సాధనాన్ని SERDES డీబగ్‌తో కలిపి పరీక్షను వేగవంతం చేయడానికి కూడా ఉపయోగించవచ్చు. మెమరీ బఫర్‌లను మెమరీ డీబగ్‌తో త్వరగా మరియు సులభంగా తనిఖీ చేయవచ్చు మరియు మార్చవచ్చు కాబట్టి, 'టెస్ట్ ప్యాకెట్‌లను' త్వరగా సృష్టించడం మరియు లూప్‌బ్యాక్ లేదా ఇంటర్-సిస్టమ్ కమ్యూనికేషన్ ఫలితాలను గమనించడం సాధ్యమవుతుంది. డిజైనర్ ఈ సామర్థ్యాలను ఉపయోగించుకోవచ్చు మరియు తద్వారా అదనపు FPGA ఫాబ్రిక్‌ను వినియోగించే మరియు చిప్ టైమింగ్‌ను ప్రభావితం చేసే ప్రత్యేకమైన 'టెస్ట్ హార్నెస్‌ల' అవసరాన్ని తగ్గించవచ్చు.
తీర్మానం
ఈ పత్రం FPGAలు మరియు SoC FPGAల కోసం ఇన్-సర్క్యూట్ డీబగ్‌ను అమలు చేయడానికి అనేక విభిన్న విధానాలను వివరంగా వివరించింది - ఇంటిగ్రేటెడ్ లాజిక్ అనలైజర్ వాడకం, బాహ్య పరీక్ష పరికరాల వాడకం మరియు FPGA ఫాబ్రిక్‌లో విలీనం చేయబడిన డెడికేటెడ్ ప్రోబ్ సర్క్యూట్‌ల వాడకం. SmartFusion2 SoC FPGA మరియు IGLOO2 FPGA పరికరాలపై మైక్రోసెమీ అందించే యాక్టివ్ ప్రోబ్ మరియు లైవ్ ప్రోబ్ వంటి ప్రత్యేకమైన మరియు డెడికేటెడ్ ప్రోబ్ సర్క్యూట్‌ల జోడింపు డీబగ్ ప్రక్రియను గణనీయంగా వేగవంతం చేస్తుంది మరియు సులభతరం చేస్తుంది. అంతర్గత సిగ్నల్‌ల ఎంపికను త్వరగా సవరించే సామర్థ్యం (చాలా సమయం తీసుకునే రీకంపైల్ మరియు రీ-ప్రోగ్రామ్ సైకిల్‌ను అమలు చేయాల్సిన అవసరం లేకుండా), మరియు అంతర్గత సిగ్నల్‌లను ప్రోబ్ చేసే సామర్థ్యం (FPGA ఫాబ్రిక్‌ను ఉపయోగించాల్సిన అవసరం లేకుండా మరియు సమయ ఉల్లంఘనలను ప్రవేశపెట్టాల్సిన అవసరం లేకుండా) ప్రధాన ప్రయోజనంగా చూపబడింది.tagFPGA డిజైన్లను డీబగ్ చేసేటప్పుడు. అదనంగా, మరింత సమగ్రమైన డీబగ్ సామర్థ్యాన్ని అందించడానికి కలిసి పనిచేయగల బహుళ పద్ధతుల ఉపయోగం వివరించబడింది. చివరగా, రెండు ఉదాహరణలుampవివరించిన పద్ధతుల మధ్య ట్రేడ్-ఆఫ్‌లను వివరించడానికి le డీబగ్ వినియోగ కేసులు ఇవ్వబడ్డాయి.
మరింత తెలుసుకోవడానికి
- IGLOO2 FPGAలు
- స్మార్ట్‌ఫ్యూజన్2 SoC FPGAలు
మైక్రోసెమి కార్పొరేషన్ (నాస్‌డాక్: MSCC) కమ్యూనికేషన్స్, డిఫెన్స్ & సెక్యూరిటీ, ఏరోస్పేస్ మరియు ఇండస్ట్రియల్ మార్కెట్‌ల కోసం సెమీకండక్టర్ మరియు సిస్టమ్ సొల్యూషన్‌ల యొక్క సమగ్ర పోర్ట్‌ఫోలియోను అందిస్తుంది. ఉత్పత్తులలో అధిక-పనితీరు మరియు రేడియేషన్-కఠినమైన అనలాగ్ మిక్స్‌డ్-సిగ్నల్ ఇంటిగ్రేటెడ్ సర్క్యూట్‌లు, FPGAలు, SoCలు మరియు ASICలు ఉన్నాయి; శక్తి నిర్వహణ ఉత్పత్తులు; టైమింగ్ మరియు సింక్రొనైజేషన్ పరికరాలు మరియు ఖచ్చితమైన సమయ పరిష్కారాలు, సమయం కోసం ప్రపంచ ప్రమాణాన్ని సెట్ చేయడం; వాయిస్ ప్రాసెసింగ్ పరికరాలు; RF పరిష్కారాలు; వివిక్త భాగాలు; భద్రతా సాంకేతికతలు మరియు స్కేలబుల్ యాంటీ-టిamper ఉత్పత్తులు; పవర్-ఓవర్-ఈథర్నెట్ ICలు మరియు మిడ్‌స్పాన్‌లు; అలాగే కస్టమ్ డిజైన్ సామర్థ్యాలు మరియు సేవలు. మైక్రోసెమీ ప్రధాన కార్యాలయం కాలిఫోర్నియాలోని అలిసో వీజోలో ఉంది మరియు ప్రపంచవ్యాప్తంగా సుమారు 3,400 మంది ఉద్యోగులను కలిగి ఉంది. ఇక్కడ మరింత తెలుసుకోండి www.microsemi.com.
© 2014 మైక్రోసెమి కార్పొరేషన్. అన్ని హక్కులు ప్రత్యేకించబడ్డాయి. మైక్రోసెమి మరియు మైక్రోసెమి లోగో మైక్రోసెమి కార్పొరేషన్ యొక్క ట్రేడ్‌మార్క్‌లు. అన్ని ఇతర ట్రేడ్‌మార్క్‌లు మరియు సేవా గుర్తులు వాటి సంబంధిత యజమానుల ఆస్తి.
మైక్రోసెమి కార్పొరేట్ ప్రధాన కార్యాలయం
- ఒకటి ఎంటర్‌ప్రైజ్, అలిసో వీజో CA 92656 USA
- లోపల అమెరికా: +1 800-713-4113
- బయట అమెరికా: +1 949-380-6100
- విక్రయాలు: +1 949-380-6136
- ఫ్యాక్స్: +1 949-215-4996
- ఇ-మెయిల్: sales.support@microsemi.com
తరచుగా అడిగే ప్రశ్నలు
- ప్ర: పరికరం యొక్క గరిష్ట డేటా క్యాప్చర్ ఫ్రీక్వెన్సీ ఎంత?
A: ఈ పరికరం 100MHz వరకు డేటా క్యాప్చర్‌కు మద్దతు ఇస్తుంది, ఇది చాలా లక్ష్య డిజైన్‌లకు అనుకూలంగా ఉంటుంది. - ప్ర: డీబగ్గింగ్ కోసం ప్రోబ్ సర్క్యూట్‌లను ఉపయోగిస్తున్నప్పుడు నేను డిజైన్‌ను తిరిగి కంపైల్ చేయాల్సిన అవసరం ఉందా?
A: లేదు, డిజైన్ రీకంపైలేషన్ లేదా రీప్రోగ్రామింగ్ అవసరం లేకుండా ప్రోబ్ పాయింట్ స్థానాలను త్వరగా మార్చవచ్చు.
పత్రాలు / వనరులు
 |
మైక్రోసెమీ ఇన్-సర్క్యూట్ FPGA డీబగ్ [pdf] సూచనలు ఇన్-సర్క్యూట్ FPGA డీబగ్, FPGA డీబగ్, డీబగ్ |
