Microsemi In-Circuit FPGA Debug

Өнім туралы ақпарат

Техникалық сипаттамалар

• Құрылғы түрі: Microsemi SmartFusion2 SoC FPGA
• Шығарылған күні: 2014 жылдың мамыры
• Түзету мүмкіндіктері: Circuit FPGA Debug, ендірілген логикалық анализатор
• Деректерді түсірудің максималды жиілігі: 100 МГц-ке дейін

Аннотация
FPGA - көптеген дизайн мүмкіндіктері бар ендірілген жүйелердегі қуатты дизайн элементтеріtages, бірақ бұл құрылғыларда жөндеуді қажет ететін күрделі дизайн мәселелері бар күрделі конструкциялар болуы мүмкін. Анықтама қателері, жүйенің өзара әрекеттесу мәселелері және жүйе уақытының қателері сияқты дизайн мәселелерін қадағалау қиын болуы мүмкін. FPGA жүйесіне тізбектегі жөндеу мүмкіндіктерін қосу аппараттық құралдарды жөндеуді күрт жақсартады және графиндік сағаттардың бұзылуын болдырмайды. Бұл құжат FPGA үшін тізбектегі жөндеудің бірнеше түрлі тәсілдерін сипаттайды, негізгі айырбастарды анықтайды және бұрынғыampMicrosemi SmartFusion®2 SoC FPGA құрылғысына арналған le дизайны жаңа мүмкіндіктерді түзету және тестілеуді жылдамдату үшін қалай пайдалануға болатынын көрсетеді.

Кіріспе

FPGA кең таралған және қуатты дизайн элементтері болып табылады және қазір барлық енгізілген жүйеде кездеседі. Сыйымдылықты арттыру, күрделі чиптегі функционалды блоктарды және кеңейтілген сериялық интерфейстерді қосу кезінде бұл құрылғыларда жөндеуді қажет ететін күрделі дизайн мәселелері де болуы мүмкін. Функционалды анықтау қателері (FPGA немесе жүйе деңгейінде), функционалдық жүйенің өзара әрекеттесу мәселелері, жүйелік уақыт мәселелері және IC арасындағы сигналдың дұрыстығы мәселелері (шу, айқаспалы сөйлесу немесе шағылысу сияқты) сияқты мәселелерді қадағалау жетілдірілген FPGA пайдалану кезінде әлдеқайда күрделірек болады. Модельдеу, әрине, көптеген дизайн мәселелерін анықтауда үлкен көмек болып табылады, бірақ көптеген нақты әлем өзара әрекеттесу дизайн аппараттық құралда жүзеге асырылмайынша көрсетілмейді. Процесті жеңілдету үшін күрделі дизайн мәселелерін түзетудің бірнеше түрлі әдістері әзірленді. Осы негізгі әдістердің әрқайсысын, соның ішінде әртүрлі қосымшаларды мұқият түсінуtages және disadvantages, белгілі бір дизайн үшін қандай техника немесе әдістер комбинациясы қолайлы екенін қарастырғанда пайдалы.
БұрынғыampMicrosemi SmartFusion2 SoC FPGA құрылғысына арналған FPGA дизайнын кейбір жетістіктерді көрсету үшін пайдалануға болады.tages және disadvantagосы стандартты әдістердің es, сондай-ақ ең жаңа контурдағы жөндеу мүмкіндіктері. Бұл иллюстрациялық эксampБұл әртүрлі әдістерді аппараттық құралдарды жөндеу кезінде аппараттық ақауларды анықтауды және жоюды жылдамдату үшін қалай пайдалануға болатынын көрсетеді.

Неліктен FPGA отладтау жүйені жобалау мен әзірлеудің маңызды аспектісі болып табылады?
FPGA-да оларды басқа дизайн элементтерінен ерекшелендіретін екі негізгі пайдалану үлгісі бар. FPGAs өндіріс өнімінде пайдаланылуы мүмкін немесе өндірістік дизайн тұжырымдамасын дәлелдеу немесе прототипін жасау үшін әзірлеу құралы ретінде пайдаланылуы мүмкін. Өндіріс құралы ретінде пайдаланылған кезде, FPGA ASIC немесе CPU негізіндегі өндірістік көліктерге қарағанда әлдеқайда икемді мақсат болуы мүмкін. Бұл әсіресе жабдықта әлі енгізілмеген жаңа дизайн үшін маңызды. Әртүрлі архитектуралық нұсқалары бар конструкцияларды оңай жасауға және сынауға болады, осылайша оңтайлы дизайн анықталады. Чиптегі процессорлары бар FPGA (SoC FPGA) процессор негізіндегі өңдеуді аппараттық құрал көмегімен FPGA негізіндегі жеделдету функцияларымен салыстыруға мүмкіндік береді. Бұл адванtages жаңа өнімді әзірлеу үшін жобалау, валидация, тестілеу және сәтсіздіктерді талдау үшін қажетті уақытты күрт қысқартуы мүмкін.
Дизайнды прототиптеу үшін пайдаланған кезде, мүмкін ASIC өндірісі үшін, FPGA икемділігі басты артықшылық болып табылады. Нақты аппараттық платформа, тіпті толық жылдамдықпен жұмыс істемейтін болса да, егжей-тегжейлі жүйе өнімділігі көрсеткіштерін, өткізу қабілеттілігін талдау деректерін және архитектуралық тұжырымдама нәтижелерін алуды жеңілдетеді. Өнеркәсіптік стандартты шиналарды (мысалы, PCIe®, Gigabit Ethernet, XAUI, USB, CAN және т.б.) күшейтілген іске асыру үшін FPGA қолдауы осы интерфейстермен байланысты тестілеуді жеңілдетеді. Чиптегі ARM процессорлары (SoC FPGAs) бар FPGA-лардың ең жаңа отбасылары енгізілген процессорлары бар іске асыру прототипін жасауды жеңілдетеді. Бұрын әзірленген процессор кодын прототипке көшіруге болады және аппараттық құралдарды жобалау күш-жігерімен параллель жасалған жаңа кодқа.

Стандартты процессордың стандартты интерфейс шиналары бар бұл тіркесімі жұмыс прототипін әлдеқайда жылдам жасау үшін қол жетімді код кітапханаларының, драйверлердің, функционалды API интерфейстерінің, нақты уақыттағы операциялық жүйелердің және тіпті толық операциялық жүйелердің үлкен экожүйесін пайдалануға мүмкіндік береді. Оған қоса, дизайн қатайтылғаннан кейін, FPGA прототипі нақты жүйе деректерін көрсететін кең ауқымды имитациялық сынақ жинақтарын (стимул үшін де, жауап үшін де) түсіру үшін пайдаланылуы мүмкін. Бұл деректер жинақтары ASIC немесе басқа өндірісті енгізу үшін соңғы модельдеулерді жасауда баға жетпес болуы мүмкін. АдванtagFPGA-ны дизайн прототипі ретінде пайдалану соңғы өнімді енгізу үшін дизайн, валидация, тестілеу және сәтсіздіктерді талдау уақытын күрт қысқартуы мүмкін.
Осы екі кең таралған FPGA модельдерінде дизайн мақсаты ретінде FPGA икемділігі маңызды артықшылық болып табылады.tage. Бұл көптеген дизайн өзгерістері мен итерациялары норма болатынын білдіреді және осылайша дизайн қателерін жылдам жөндеу мүмкіндігі мүмкіндігінше көп дизайн опцияларын қосу үшін маңызды болады. Тиімді отладка мүмкіндігінсіз қосымшаның көп бөлігіtagFPGA дизайнының икемділігі қосымша жөндеу уақытына байланысты азаяды. Бақытымызға орай, FPGA нақты уақытта жөндеуді айтарлықтай жеңілдететін қосымша аппараттық мүмкіндіктерді қамтамасыз ете алады. Осы мүмкіндіктерді қарастырмас бұрын, алдымен FPGA дизайнында кездесетін мәселелердің ең көп тараған түрлерін қарастырайық, осылайша бізде әртүрлі отладтау құралдарының тиімділігін және олармен байланысты айырбастауларын бағалау үшін тиісті фон бар.

FPGA конструкцияларын жөндеу кезіндегі жалпы мәселелер

Заманауи FPGA әкелетін кеңейтілген мүмкіндіктермен қатар, күрделіліктің жоғарылауы қатесіз дизайн жасауды қиындатады. Шындығында, отладтау енгізілген жүйені жобалау циклінің 50%-дан астамын алуы мүмкін деп есептелген. Әзірлеу циклін қысқартуды жалғастыратын нарықтық қысыммен бастапқы жүйенің аппараттық жөндеуі кейінірек ойластырылған нәрсеге ауыстырылады - бұл тексеруді (өзі үлкен пайызды) жиі болжасақ.tagәзірлеу кестесінің e) бастапқы жүйені шақырғанға дейін барлық қателерді ұстайды. Жүйені бастапқы қосу кезінде әдеттегі дизайн кездесетін қиындықтарды жақсы түсіну үшін жүйе мәселелерінің бірнеше жалпы түрлерін қарастырайық.

Дизайнер белгілі бір талапты дұрыс түсінбегендіктен, функционалды анықтау қателерін табу екі есе қиын болуы мүмкін, сондықтан дизайн бөлшектерін мұқият қараған кезде де қатені елемеуге болады. БұрынғыampЖалпы функционалдық анықтаманың қатесі күй машинасының ауысуы дұрыс күйде аяқталмаған жағдайда болады. Қателер өзара әрекеттесу мәселесі ретінде жүйе интерфейстерінде де көрсетілуі мүмкін. Интерфейстің кешігуі, мысалыample, қате көрсетілген болуы мүмкін, нәтижесінде күтпеген буфер толып кету немесе толып кету күйі туындауы мүмкін.
Жүйе деңгейіндегі уақыт мәселелері дизайн қателерінің тағы бір кең тараған көзі болып табылады. Асинхронды оқиғалар, атап айтқанда, синхрондау немесе қиылысу уақыт доменінің әсерлері мұқият қарастырылмаған кезде қателердің жалпы көзі болып табылады. Жылдамдықпен жұмыс істегенде, қателердің бұл түрлері өте қиын болуы мүмкін және өте сирек, мүмкін нақты деректер үлгілері көрінгенде ғана пайда болуы мүмкін. Көптеген жиі кездесетін уақыт бұзушылықтары осы санатқа жатады және әдетте модельдеу мүмкін болмаса, өте қиын.

Уақыт тәртібінің бұзылуы интегралды схемалар арасындағы, атап айтқанда, әр тізбек үшін бірнеше қуат рельстері бар жүйелерде сигналдың төмен дәлдігінің нәтижесі болуы мүмкін. Сигналдың төмен сенімділігі сигналдың шуына, айқаспаға, шағылыстыруға, шамадан тыс жүктеуге және жиі уақытты бұзу ретінде көрсетілетін электромагниттік кедергі (EMI) мәселелеріне әкелуі мүмкін. Өтпелі процестер (әсіресе жүйені іске қосу немесе өшіру кезінде), жүктеменің ауытқуы және жоғары қуат диссипациясының кернеулері сияқты қуат беру мәселелері де жұмбақ қателерге әкелуі мүмкін, олар көбінесе қуат көзінен оңай анықталмайды. Дизайн толығымен дұрыс болса да, тақтаны дайындау мәселелері қателерге әкелуі мүмкін. Ақаулы дәнекерлеу қосылыстары және дұрыс бекітілмеген қосқыштар, мысалыample, қателердің көзі болуы мүмкін және тіпті температураға немесе тақтаның орналасуына байланысты болуы мүмкін. Жетілдірілген FPGA орау әдістерін пайдалану басып шығарылған схемадағы сигналдарды тексеруді қиындатады, сондықтан қалаған сигналға қол жеткізу жиі қиындық тудыруы мүмкін. Көбінесе көптеген дизайн мәселелері дереу қатені тудырмайды және қате іс жүзінде өзін көрсеткенше дизайн арқылы толқынды болуы керек. Бастапқы қатені түпкі себепке қайтару жиі көңілсіз, қиын және уақытты қажет ететін тапсырма болуы мүмкін.

Мысалыample, аударма кестесіндегі бір бит қате кейінірек көптеген циклдерге дейін қатеге әкелмеуі мүмкін. Осы мақалада кейінірек талқылайтын кейбір құралдар, арнайы контур ішіндегі жөндеу жабдығын пайдаланатын, арнайы осы «қателерді іздеуді» жылдам және жеңілдетуге бағытталған. Бұл құралдардың егжей-тегжейлерімен таныспас бұрын, қосымшаны жақсырақ түсіну үшін ең алдымен бағдарламалық құралға негізделген отладтау техникасының танымал моделін қарастырайық.tages және disadvantagжөндеу үшін симуляцияны пайдалану.

Түзету үшін симуляцияны пайдалану
Әдетте дизайн модельдеуінде дизайнның ішіндегі және сыртындағы барлық нақты өмірлік компоненттер стандартты процессорда дәйекті түрде орындалатын бағдарламалық қамтамасыз ету процестері ретінде математикалық түрде модельденеді. Дизайнға ынталандырудың кең ауқымын қолдану және имитацияланған дизайн шығысымен күтілетін нәтижені тексеру - ең айқын дизайн қателерін ұстаудың оңай жолы. Типтік модельдеу орындалуын көрсететін терезе төмендегі 1-суретте берілген. Ашық адванtagМодельдеу тармақтарының ішінде аппараттық құралға негізделген жөндеу, модельдеуді бағдарламалық жасақтамада жасауға болады — нақты аппараттық құралға негізделген дизайн және сынақ үстелі қажет емес. Модельдеу көптеген дизайн қателерін, атап айтқанда, қате спецификациялармен, интерфейс талаптарын дұрыс түсінбеумен, функция қателерімен және қарапайым ынталандыру векторлары арқылы оңай анықталатын көптеген басқа да қателердің «өрескел» түрлерімен байланысты қателерді тез анықтай алады.

Модельдеу әсіресе дизайнерге кең ауқымды ынталандыру комбинациялары қол жетімді болғанда және нәтижелер жақсы белгілі болған кезде тиімді болады. Мұндай жағдайларда модельдеу дизайнды толықтай дерлік сынай алады. Өкінішке орай, көптеген дизайндардың ауқымды сынақ жинақтарына оңай қол жеткізе алмайды және оларды жасау процесі өте көп уақытты қажет етуі мүмкін. Дизайндың 100% қамтитын сынақ жиынтығын жасау үлкен FPGA негізіндегі конструкциялар үшін іс жүзінде мүмкін емес және дизайнның негізгі элементтерін сынап көру және жабу үшін қысқа жолдарды пайдалану керек. Модельдеудің тағы бір қиындығы, ол «нақты әлем» іске асырылмайды және асинхронды оқиғаларды, жылдамдықтағы жүйе өзара әрекеттесулерін немесе уақытты бұзуды ұстай алмайды. Ақырында, модельдеу процесі өте баяу болуы мүмкін және көптеген итерациялар қажет болса, модельдеу тез арада әзірлеу процесінің ең көп уақытты қажет ететін және көбінесе ең қымбат бөлігіне айналады.

Балама ретінде (немесе модельдеуге қосымша ретінде жақсырақ айтылған) FPGA дизайнерлері құрылғыдағы негізгі сигналдарды бақылау және басқару үшін FPGA дизайнына жөндеу аппараттық құралдарын қоса алатынын анықтады. Бұл әдістер бастапқыда арнайы тәсілдер ретінде дамыды, бірақ бірте-бірте стандартты аппараттық құралдарды жөндеу стратегиясына айналды. Бұл тізбектегі жөндеу мүмкіндіктерін пайдалану айтарлықтай артықшылықтар бередіtagFPGA негізіндегі дизайнға арналған es және келесі бөлім ең көп таралған үш стратегияны және олардың әртүрлі артықшылықтарын зерттейді.tages және disadvantages.

FPGA үшін жалпы контурдағы жөндеу тәсілдері
FPGA жүйесінде тізбектегі жөндеу мүмкіндіктерін іске асырудың ең көп тараған әдістері енгізілген логикалық анализаторды, сыртқы сынақ жабдығын немесе FPGA құрылымына енгізілген арнайы сигнал зондының аппараттық құралын пайдаланады. Енгізілген логикалық анализатор әдетте FPGA мата арқылы жүзеге асырылады және дизайнға енгізіледі. ДжTAG порт анализаторға қол жеткізу үшін пайдаланылады және түсірілген деректерді компьютерде көрсетуге болады. Сыртқы сынақ жабдығы пайдаланылған кезде, сыналған FPGA дизайны таңдалған ішкі FPGA сигналдары шығыс түйреуіштерге бағытталатындай өзгертіледі. Содан кейін бұл түйреуіштерді сыртқы сынақ жабдығы арқылы байқауға болады. Арнайы сигнал зондының аппараттық құралын пайдаланған кезде ішкі сигналдардың кең таңдауын нақты уақытта оқуға болады. Кейбір тексеруді іске асыру тіпті түзету мүмкіндіктерін одан әрі жақсартатын тіркеуге немесе жад орындарына жазу үшін пайдаланылуы мүмкін. Адванды толығырақ қарастырайықtages және disadvantagосы әдістердің әрқайсысының es, содан кейін бұрынғысын қараңызampБұл әртүрлі тәсілдер жалпы жөндеу уақытына қалай әсер ететінін көру үшін дизайн жасаңыз.

Circuit FPGA Debug-енгізілген логикалық анализатор
Енгізілген логикалық анализатордың тұжырымдамасы конструкторлар FPGA алғаш пайдаланған кезде іске асырған контур ішіндегі жөндеу мүмкіндіктерінің тікелей нәтижесі болды. Енгізілген логикалық анализаторлар жаңа мүмкіндіктерді қосты және дизайнердің өз анализаторын әзірлеу талабын жойды. Көптеген FPGA осы мүмкіндіктерді ұсынады, ал үшінші тараптар стандартты анализаторларды ұсынады (Synopsys ұсынған Identify®, танымал бұрынғылардың біріample) өнімділікті одан әрі жақсарту үшін жоғары деңгейлі құралдармен оңай интерфейс жасай алады.

Логикалық анализатордың функционалдығы 2-суретте көрсетілгендей із буферлері ретінде FPGA құрылымы мен енгізілген жад блоктарын пайдалана отырып, дизайнға енгізіледі. Күрделі сигналдық өзара әрекеттесулерді оңай таңдау және түсіру үшін іске қосу ресурстары да жасалады. Басқару және деректерді беру үшін анализаторға қол жеткізу әдетте стандартты J арқылы жүзеге асырыладыTAG интерфейс талаптарын жеңілдету үшін порт. Түсірілген деректерді ортақ пайдалану арқылы компьютерде көрсетуге болады viewбағдарламалық құралды таңдайды және әдетте логикалық симулятордың толқын пішінінің шығысын көрсетеді viewстиль.

АдванtagБұл тәсілдің ерекшелігі қосымша FPGA енгізу/шығару түйреуіштері пайдаланылмайды, тек стандартты JTAG сигналдар. Енгізілген логикалық анализатор IP ядролары әдетте салыстырмалы түрде арзан және кейбір жағдайларда бар FPGA синтезіне немесе модельдеу құралдарына опция болуы мүмкін. Кейбір жағдайларда ендірілген логикалық анализатор, егер ол ыңғайлырақ болса, пайдаланылмаған енгізу/шығару құрылғыларында қосымша шығыстарды қамтамасыз ете алады. Кемшіліктердің біріtagБұл тәсіл үшін FPGA ресурстарының үлкен көлемі қажет. Атап айтқанда, егер бақылау буферлері пайдаланылса, бұл қолжетімді блоктық жадылардың санын азайтады. Егер кең буфер қажет болса, бұл жад тереңдігімен салыстыру болады (өйткені кеңірек жадты пайдалану жад тереңдігіне әкеледі) - үлкен кемшілікtage кішірек құрылғыларды пайдаланғанда. Мүмкін, бұл техниканың ең үлкен кемшілігі зондты орналастыруға түзету енгізілген сайын дизайнды қайта құрастыру және қайта бағдарламалау қажет болуы мүмкін. Үлкен құрылғыны пайдаланған кезде бұл процесс айтарлықтай уақытты алуы мүмкін. Сигнал зондтарының дизайнда орналасу тәсіліне байланысты сигналдың уақыт арақатынасын корреляциялау қиын болуы мүмкін. Оған қоса, сигнал зондтары арасындағы кешігулер сәйкес емес, сондықтан уақыт қатынастарын салыстыру қиын. Бұл асинхронды сигналдарды немесе әртүрлі уақыт домендерінің сигналдарын салыстыру кезінде ерекше қиындық.

In-circuit FPGA Debug – Сыртқы сынақ жабдығы
Сыртқы сынақ жабдығымен бірге тізбек ішіндегі жөндеу кодын пайдалану жүйені тексеру үшін сыртқы логикалық анализатор бұрыннан қол жетімді болған кездегі табиғи даму болды. Ішкі сынақ сигналдарын анықтау және таңдау және оларды FPGA енгізу/шығаруларына қолдану үшін қарапайым жөндеу кодын жасау арқылы, 3-суретте көрсетілгендей, анализаторлардың кеңейтілген мүмкіндіктерін (мысалы, үлкен бақылау буферлері, күрделі іске қосу тізбегі және бірнеше) пайдалануға болады. viewing опциялары) қарапайым, бірақ күшті жөндеу орталарын жасау. Жетілдірілген іске қосу опциялары үшін күрделірек тізбектегі мүмкіндіктер қажетті шығыстардың санын азайтуы мүмкін. Мысалыample, егер сыртқы түйреуіштер қажет болса, кең автобуста нақты мекенжайларды таңдау тыйым салуы мүмкін.
Ішкі FPGA логикасын пайдалану енгізу/шығару талаптарын күрт төмендетеді және тіпті күрделірек мәселелерді түзету үшін арнайы мекенжай үлгілерін (мүмкін, қоңырау және қайтару реті) іздей алады. Жалпы пайдаланушы интерфейсі қол жетімді болса, бұл оқу қисығын жеңілдетеді және өнімділікті арттырады.

АдванtagБұл тәсілдің ерекшелігі ол сыртқы сынақ жабдығының құнын көтереді және осылайша қосымша құрал құны болмайды. Кейбір жөндеу сұлбасының IP ядролары жабдық өндірушілерінен немесе FPGA өндірушілерінен қолжетімді және өте төмен құны немесе тіпті тегін болуы мүмкін. Сигнал таңдау логикасын жүзеге асыру үшін қажет FPGA ресурстарының көлемі өте аз және бақылау функциясы сыртқы логикалық анализатордың көмегімен орындалатындықтан, блоктық жады қажет емес. Таңдау логикасы қымбат емес болғандықтан, кең триггері бар көптеген арналарға да қолдау көрсетуге болады. Логикалық анализатор Уақыт режимінде де, кейбір уақыт мәселелерін оқшаулауға көмектесетін күй режимінде де жұмыс істей алады.
ДезадванtagБұл тәсілдің ES логикалық анализаторды сатып алу қажеттілігін қамтуы мүмкін, егер жобаға әлі бөлінбеген болса. Бұл кемшілікtage бұл тәсілді көптеген жағдайларда болдырмау үшін жеткілікті болуы мүмкін. Дегенмен, компьютерді немесе планшетті көрсету үшін пайдаланатын кейбір арзан логикалық анализатор опциялары қолжетімді болып жатқанын ескеріңіз, бұл қарапайым жөндеу талаптары үшін бұл опцияны әлдеқайда үнемді етеді.
Тұтынылатын FPGA түйреуіштерінің саны тағы бір кемшілік болуы мүмкінtage және кең автобустарды қадағалау қажет болса, тақтаның орналасуын және жөндеу коннекторларын қосуды маңызды жоспарлау қажет. Бұл талапты жобалау кезеңінің басында және басқа қажетсіз күрделілікті болжау көбінесе қиын. Кірістірілген логикалық анализатор тәсіліне ұқсас сыртқы сынақ стратегиясы әрбір жаңа эксперимент қажет болғанда дизайнды қайта құрастыруды және қайта бағдарламалауды талап етеді.

Жалпы кемшілігіtagосы екі әдістің es – чиптегі ресурстарды пайдалану (бұл дизайнның уақыт көрсеткіштеріне әсер етуі және қосымша жөндеу талаптарын тудыруы мүмкін) дизайнды қайта құрастыру және қайта бағдарламалау қажеттілігі (оларды жөндеу кестесіне сағаттар немесе тіпті күндер қосуы мүмкін) ықтимал сынақ сценарийлерін анықтау үшін қажетті алдын ала жоспарлау және бұл кері қайтару тәсілдерінсіз қосымша чипті енгізу/шығару ресурстарын пайдалану. Жауаптардың бірі кейбір құрылғыларда FPGA матасына арнайы жөндеу логикасын қосу болды. Нәтижесі аппараттық зондтарды пайдалана отырып, тізбек ішіндегі жөндеу.

In-circuit FPGA Debug – Аппараттық зондтар
Аппараттық зондтарды пайдалану FPGA үшін тізбектегі жөндеу әдістерін айтарлықтай жеңілдетеді. SmartFusion2®SoC FPGA және IGLOO®2 FPGA құрылғыларында Live Probe мүмкіндігі ретінде енгізілген бұл әдіс кез келген логикалық элемент регистр битінің шығысын бақылау үшін FPGA матасына арнайы зонд сызықтарын қосады. 4-суреттегі блок-схемада көрсетілгендей, аппараттық зондтар A және B екі зонд арналарында қол жетімді.

Таңдалған регистр шығыстары (зонд нүктелері), суреттің төменгі жағындағы көз сияқты, екі зонд арнасының үстінен бағытталады және таңдалған жағдайда A немесе B арнасына қолданылуы мүмкін. Бұл нақты уақыттағы арна сигналдарын құрылғыдағы арнайы зонд A және B зондтарына жіберуге болады. А зонд және В зонд сигналдарын кірістірілген логикалық анализаторға іштей бағыттауға болады.

Зонд түйреуіштерінің уақыт сипаттамалары тұрақты және бір зонд нүктесінен екіншісіне шамалы ауытқуы бар екенін ескеріңіз, бұл нақты уақыт сигналдарының уақыт сипаттамаларын салыстыруды әлдеқайда жеңілдетеді. Деректерді 100 МГц-ке дейін түсіруге болады, бұл мақсатты дизайндардың көпшілігіне сәйкес келеді.
Мүмкін, ең бастысы, зонд нүктесінің орындары енгізілген дизайнның бөлігі ретінде таңдалмағандықтан (олар дизайн FPGA-да жұмыс істеп тұрған кезде арнайы жабдық арқылы таңдалады), таңдау деректерін құрылғыға жай ғана жіберу арқылы жылдам өзгертуге болады. Дизайнды қайта құрастыру және қайта бағдарламалау қажет емес.
Live Probe мүмкіндігін пайдалануды одан да жеңілдету үшін, байланысты жөндеу бағдарламалық құралы автоматты түрде жасалған жөндеу арқылы барлық зонд сигналының орындарына қол жеткізе алады. file. 5-суретте көрсетілгендей, сигнал атауын сигналдар тізімінен таңдауға және қажетті арнаға қолдануға болады. Мұны дизайн жұмыс істеп тұрған кезде де жасауға болады, осылайша дизайндағы тексеру әрекеті үздіксіз және өте тиімді болады.

Көптеген жағдайларда Live Probe сияқты аппараттық тексеру мүмкіндігін бұрын сипатталған ендірілген логикалық анализатормен және сыртқы сынақ әдістерімен бірге пайдалануға болады.

6-суретте көрсетілгендей, Live Probe сигналдарын «ұшу кезінде» таңдау мүмкіндігі дизайнды қайта құрастыруды қажет етпей-ақ бақылаудағы сигналдарды жылдам және оңай өзгертуге мүмкіндік береді. Сыртқы логикалық анализатор немесе ауқым зонд сигналдарын оңай бақылай алады, бұл суреттің жоғарғы оң жақ бөлігінде арнайы зонд шығыс түйреуіштерінде көрсетілген. Баламалы түрде (немесе оған қосымша) ішкі логикалық анализаторды (суретте көрсетілген ILA Identify блогы) зонд түйреуіштерін байқау үшін пайдалануға болады. Зонд сигналдарын ILA түсіріп, толқын пішіні терезесінде байқауға болады. Тексеру орындарын мақсатты дизайнды қайта құрастыру қажеттілігінсіз өзгертуге болады.
Іске қосу және бақылау үшін қосымша мүмкіндіктерді зонд функционалдығын жақсарту үшін пайдалануға болатынын ескеріңіз, бұл тіпті күрделі дизайн мәселелерін анықтауды жеңілдетеді.

Қосымша аппараттық жөндеу мүмкіндіктері SmartFusion2 SoC FPGA және IGLOO2 FPGA құрылғыларында да қол жетімді. Белсенді тексеру деп аталатын осы мүмкіндіктердің бірі кез келген логикалық элемент регистр битін динамикалық және асинхронды түрде оқи алады немесе жаза алады. Жазбаша мән бір сағаттық цикл үшін сақталады, сондықтан қалыпты жұмыс жалғасуы мүмкін, бұл оны өте құнды жөндеу құралы етеді. Белсенді зонд ішкі сигналды жылдам бақылау қажет болса (мүмкін оның белсенді екенін немесе қалпына келтіру сигналы сияқты қажетті күйде екенін тексеру үшін) немесе зонд нүктесіне жазу арқылы логикалық функцияны жылдам тексеру қажет болған жағдайда ерекше қызығушылық тудырады.
(басқару ағынының мәселесін оқшаулау үшін кіріс мәнін жылдам орнату арқылы күй машинасының ауысуын бастау үшін болуы мүмкін).

Microsemi ұсынған тағы бір жөндеу мүмкіндігі - жадты жөндеу. Бұл мүмкіндік дизайнерге таңдалған FPGA матасының SRAM блогын динамикалық және асинхронды оқуға немесе жазуға мүмкіндік береді. Түзету құралының скриншотында (7-сурет) көрсетілгендей, Жад блоктары қойындысы таңдалғанда, пайдаланушы оқу үшін қажетті жадты таңдай алады, жадтың суретін түсіреді, жад мәндерін өзгертеді, содан кейін мәндерді құрылғыға қайта жаза алады. Бұл әсіресе есептеуге бағытталған скретч-пад үшін байланыс порттарында пайдаланылатын деректер буферлерін тексеру немесе орнату үшін немесе тіпті кірістірілген CPU орындайтын код үшін пайдалы болуы мүмкін. Күрделі деректерге тәуелді қателерді жөндеу естеліктерді тез байқауға және басқаруға болатын кезде айтарлықтай жылдамырақ және оңайырақ.

Дизайнды жөндеуден кейін құпия ақпаратты қорғау үшін аппараттық құралды жөндеу мүмкіндіктерін өшірген жөн. Шабуыл жасаушы маңызды ақпаратты оқу немесе жүйенің құпия бөліктеріне оңай қол жеткізуге мүмкіндік беретін жүйе параметрлерін өзгерту үшін дәл осы құралдарды пайдалана алады. Microsemi жөндеу аяқталғаннан кейін дизайнерге құрылғыны қорғауға мүмкіндік беретін мүмкіндіктерді қосты. МысалыampМүмкін шабуыл құралы ретінде функцияны толығымен өшіру үшін Live Probe және Active Probe қол жеткізуді құлыптауға болады (ол тіпті зонд деректерін жанама түрде байқау және байқау үшін пайдаланылуы мүмкін жабдықтау токында кез келген үлгілерді жасайтын зонд әрекетінің мүмкіндігін жояды). Сонымен қатар, дизайнның таңдалған бөліктеріне кіруді тек сол бөлімдерге кіруді болдырмау үшін құлыптауға болады. Бұл дизайнның бір бөлігі ғана қауіпсіз болуы қажет болса, дизайнның қалған бөлігін далалық сынақта немесе қателерді талдауда әлі де қолжетімді ету үшін ыңғайлы болуы мүмкін.

Схема ішіндегі жөндеуді салыстыру диаграммасы
Енді егжей-тегжейлі қайтаview Схема ішіндегі аппараттық құралдарды жөндеудің үш негізгі әдістерінің ішінде 8-суретте көрсетілгендей жиынтық диаграмма жасалды, ол әртүрлі жетістіктерді егжей-тегжейлі сипаттайды.tages және disadvantagәр әдістің es. Кейбір әдістерді (Live Probe және Internal Logic Analyzer (ILA), мысалы, Synopsys Identify сияқты) бірге пайдалануға болатынын есте ұстаған жөн.ample), біз әрбір техниканың негізгі күшті және әлсіз жақтарын көре аламыз. Схема ішіндегі аппараттық құралды жөндеу мүмкіндіктерінің жинағы (Live Probe, Active Probe және Memory Debug — бірге SmartDebug деп аталады) қол жетімді жалпы зондтардың санына қатысты (қызыл шеңбер) басқа әдістермен салыстырғанда ең әлсіз және түсіру жылдамдығын (сыртқы сынақ жабдығы жылдамырақ) деп есептегенде, ең жақсыдан (сары шеңбер) әлсіз.
Synopsys Identify сияқты ILA негізіндегі әдістер басқа әдістермен салыстырғанда және FPGA ресурс талаптары ескерілгенде ең әлсіз. Сыртқы сынақ жабдығына негізделген әдістер құны, жобалау уақытының әсері және зонд қозғалысының үстеме шығындары (дизайнды қайта құрастыру қажеттілігіне байланысты) ең ауыртпалығы бар бірқатар ескертпелер бойынша ең әлсіз болып табылады. Мүмкін, оңтайлы шешім SmartDebug және басқа әдістердің бірі болып табылады, осылайша SmartDebug арналар санының әлсіздігі және зонд нүктесінің қозғалысының кемшілігін азайтуға болады.tagбасқа техникалардың саны да қысқарды.

Сигналдардың жіктелуі
Сигналдардың ең кең тараған түрлерінің арасында пайдалы айырмашылық жасалуы мүмкін және бұл жөндеу әдісін жоспарлау кезінде көмектесе алады. МысалыampЖүйені қалпына келтіру, блокты қалпына келтіру немесе инициализация регистрлері сияқты жүйені іске қосудан басқа өзгермейтін сигналдарды статикалық сигналдар ретінде жіктеуге болады. Сигналдардың бұл түрлеріне ұзақ қайта құрастыру циклін қажет етпей, сигналды оңай бақылай алатын және басқаратын қондырғы арқылы тиімдірек қол жеткізіледі. Active Probe статикалық сигналдарды жөндеуге арналған тамаша құрал болып табылады. Сол сияқты, жиірек өзгеретін, бірақ уақыттың басым көпшілігінде әлі де статикалық болып табылатын сигналдарды псевдостатикалық ретінде жіктеуге болады және Active Probe арқылы ең тиімді түрде түзетіледі. Сағат сигналдары сияқты жиі өзгеретін сигналдарды динамикалық деп жіктеуге болады және Active Probe арқылы оңай қол жеткізілмейді. Live Probe - бұл сигналдарды бақылау үшін жақсы таңдау.

Қарапайым жөндеуді пайдалану жағдайы

Енді біз әртүрлі контурдағы жөндеу нұсқаларын жақсырақ түсінгендіктен, қарапайым дизайнды қарастырайық.ampБұл әдістердің қалай орындалатынын көру үшін. 9-сурет SmartFusion2 SoC FPGA құрылғысындағы қарапайым FPGA дизайнын көрсетеді. Микроконтроллер ішкі жүйесі (MSS) CoreSF2Reset Soft IP блогы арқылы қалпына келтіріледі. Бұл блоктың кірістері қуат қосулы қалпына келтіру, пайдаланушы матасын қалпына келтіру және сыртқы қалпына келтіру болып табылады. Шығарулар пайдаланушы құрылымына қалпына келтіру, АЖ қалпына келтіру және M3 қалпына келтіру болып табылады. Қате белгілері: құрылғы POR күйінен сәтті шыққанымен, енгізу/шығару құрылғыларында белсенділіктің жоқтығы. Бұл қатені түзетудің үш түрлі нұсқасы суретте де көрсетілген: Көк жолақ (ETE белгісі бар) Сыртқы сынақ жабдығы әдісіне арналған; жасыл жолақ (ILA деп белгіленген) Ішкі логикалық анализатор әдісіне арналған; және қызғылт сары қорап (AP таңбаланған) Active Probe әдісіне арналған. Қатенің ықтимал негізгі себептері CoreSF2Reset Soft IP блогына дұрыс бекітілмеген бастапқы қалпына келтіру кірістері деп есептейміз.

Енді бұрын сипатталған үш схема ішіндегі әдістердің жөндеу процесін қарастырайық.

Сыртқы сынақ жабдығы
Бұл әдісті пайдалана отырып, сынақ жабдығы бар және одан жоғары басым жоба пайдаланбайды деп болжанады. Бұған қоса, кейбір FPGA енгізу/шығару құрылғылары қолжетімді және сынақ жабдығына оңай қосылуы үшін алдын ала жоспарлау маңызды. Бұрынғы үшін ПХД-да тақырып болуыample, өте пайдалы және «ықтимал күдіктіні» анықтауға және оған қосылуға жұмсалған уақытты немесе зондтау кезінде түйреуіштердің ықтимал тұйықталуын азайтады. Біз зерттегіміз келетін сигналдарды таңдау үшін дизайнды қайта құрастыру қажет болады. Біз «пиязды аршып алмаймыз» және әрі қарай зерттеу үшін қосымша сигналдарды таңдауымыз керек деп үміттенеміз, өйткені біздің алғашқы тергеуіміз көбінесе көбірек сұрақтарға әкеледі. Кез келген жағдайда, қайта құрастыру және қайта бағдарламалау процесі айтарлықтай уақытты алуы мүмкін және егер бұл уақытты бұзуға әкелсе, қайта дизайн қажет (уақыттың жабылу мәселелерін шешуге тырысудың қаншалықты көңілсіз болатынын бәріміз білеміз, атап айтқанда, дизайн қатесін табу үшін дизайнға өзгертулер енгізгенде — бүкіл процесс бірнеше минуттан сағаттарға дейін созылуы мүмкін)! Сондай-ақ, дизайнда бос пайдаланушы енгізу/шығарулары болмаса, бұл әдісті жүзеге асыру мүмкін емес екенін есте ұстаған жөн. Сонымен қатар, бұл әдіс дизайнға құрылымдық түрде интрузивті болып табылады және уақытқа байланысты қателер жоғалып кетуі немесе итерациялар арасында қайта пайда болуы мүмкін.

Ішкі логикалық анализатор
Бұл әдісті пайдалану арқылы ILA мата ресурстарын пайдаланып дизайнға енгізілуі керек, содан кейін қайта құрастырылуы керек. Егер ILA бұрыннан жасалған болса, біз зерттегіміз келетін сигналдар құралданбаған болуы мүмкін екенін ескеріңіз, бұл да қайта құрастыруды қажет етеді. Бұл процесс бастапқы дизайнды өзгерту және уақыт шектеулерін бұзу қаупін тудырады. Егер уақыт сақталса, дизайнды қайта бағдарламалау және қайта іске қосу қажет. Қайта құрастыру уақыттары ұзақ болса және бірнеше өту қажет болса, бұл бүкіл процесс бірнеше минут немесе тіпті сағатқа созылуы мүмкін. Бұл тәсіл құрылымдық түрде интрузивті және жоғарыда аталған әдісті пайдаланған кезде сипатталған мәселелерге ұқсас мәселелерге әкелуі мүмкін.

Белсенді зонд
Осы әдісті пайдалану арқылы Белсенді зондты әр түрлі қалпына келтіру сигналдарының көзіне көрсетуге болады, олардың барлығы регистр шығыстары арқылы алынады (кез келген жақсы цифрлық дизайн тәжірибесінде жиі кездеседі). Төмендегі 10-суретте көрсетілген Белсенді зонд мәзірінен сигналдар бір-бірден таңдалады. Таңдалған сигнал мәндерін оқуға болады және олар Active Probe деректер терезесінде көрсетіледі. Кез келген бұрмалаулар оңай анықталады. Бұл сынақ құрылғыны қайта құрастыру және қайта бағдарламалауды қажет етпей-ақ дереу жасалуы мүмкін және құрылымдық немесе процедуралық түрде интрузивті емес. Бүкіл процесс бірнеше секундты алады. Бұл әдіс басқа екі әдіс рұқсат етпейтін басқару мүмкіндігін (мәндерді асинхронды түрде өзгерту) жасай алады. Бұл, атап айтқандаample, регистр арқылы алынған бастапқы қалпына келтіру сигналы оңай зерттелуі және белсенді күйде ұсталатыны анықталуы мүмкін.

Қалпына келтіру сигналының уақытша ауыстырып-қосылуына демалыс сигналдарын генерациялайтын регистрді асинхронды түрде басқару арқылы қол жеткізуге болады.

Күрделі жөндеуді пайдалану жағдайы
Жоғарыда келтірілген дизайн өте қарапайым болды және сипатталған дизайн әдістерін қолдануға кіріспе ретінде пайдалы, бірақ күрделірек бұрынғыample одан да көрнекі болуы мүмкін. Көбінесе қызығушылық сигналы біздің қарапайым бұрынғы сияқты статикалық сигнал емесample бірақ динамикалық. Жалпы динамикалық сигнал сериялық интерфейс үшін қол алысу уақытын анықтау үшін пайдаланылатын аралық сағат болып табылады. 11-суретте пайдаланушы Soft IP ядросы бар мұндай дизайн көрсетілген, бұл жағдайда жүйе APB шинасына қосылған реттелетін сериялық интерфейс. Қателердің белгілері пайдаланушылардың реттелетін сериялық интерфейсінде әрекеттің жоқтығы және APB шинасы шебері сериялық интерфейске қол жеткізу үшін транзакцияны шығарғанда, ол дұрыс емес қол алысуды көрсететін ерекше жағдайға өтеді. Бұл шарттар дұрыс емес қалпына келтіру сигналы сияқты статикалық себепті жоққа шығаратын сияқты, өйткені транзакция күйінің машинасы күтілетін жылдамдықта жұмыс істемейтін сияқты және осылайша ерекшелік тудырады. Негізгі себеп пайдаланушының IP ядросындағы тактілік жиілік генераторы болып табылады.

Егер ол дұрыс жиілікте жұмыс істемесе, сипатталған қателер пайда болады.

Бұл жағдайда Active Probe тәсілін Live Probe әдісімен ауыстыру жақсырақ стратегия болуы мүмкін. Бұл жоғарыдағы суретте J. көмегімен қызғылт сары түсті LP қорапшасы арқылы көрсетілгенTAG зонд көзін таңдауға арналған сигнал.

Сыртқы сынақ жабдығы
Бұл жағдайда әдістеме бұрын сипатталған қарапайым экс-ге өте ұқсасampле. Пайдаланушы сағатының сигналы сынақ нүктесіне шығарылады (тақырыпта үміттенеміз) және уақытты қажет ететін қайта құрастыру қажет. Сондай-ақ, салыстыру сигналы ретінде пайдаланушылардың IP-ін сағаттау үшін пайдаланылатын жүйелік сағатты, мүмкін анықтамалық сигналды шығару пайдалы болуы мүмкін. Біз қайтадан компиляциялау және қайта бағдарламалау қажеттілігіне тап боламыз, осылайша бүкіл процесс айтарлықтай уақытты алуы мүмкін.

Ішкі логикалық анализатор
Бұл жағдай қарапайым бұрынғыға өте ұқсасampле. ILA енгізілуі немесе қажетті сигнал анықталуы және қайта құрастыру және қайта бағдарламалау циклі орындалуы керек. Барлық бұрын сипатталған мәселелер әлі де елеулі жөндеу циклінің уақытына әкеледі. Дегенмен, қосымша күрделілік бар. ILA-ны басқаратын сағат синхронды болуы керек және Soft IP ядросының пайдаланушысынан байқалатын сағатқа қатысты әлдеқайда жылдамырақ болуы керек. Егер бұл сағаттар асинхронды болса немесе дұрыс уақыт қатынастары болмаса, деректерді түсіру болжау мүмкін емес және жөндеу процесі үшін шатасудың ықтимал көзі болады.
Егер пайдаланушы Soft IP сағаты чипте жасалмаса (мүмкін ол сериялық интерфейстен қалпына келтірілсе) дизайнер қосымша ресурстарды пайдалана отырып, жылдамырақ ILA сағатын жасау үшін сағат модулін қосуы және уақыт тәртібін бұзуы мүмкін екенін ескеріңіз.

Тікелей зонд
Осы әдісті қолдану арқылы Live Probe қатенің негізгі себебін анықтау үшін пайдаланушы сағатының көзіне және регистрдегі кез келген басқа сағат көзіне жылдам бағытталуы мүмкін. Live Probe таңдалған сигнал шығыстарын нақты уақытта көрсетеді және сигналдар арасындағы кез келген уақыт қатынасын анықтау оңайырақ болады. Бүкіл процесс бірнеше секундты алады.

Сериялық интерфейстерге арналған басқа жөндеу мүмкіндіктері
Сондай-ақ, SmartFusion2 SoC FPGA және IGLOO2 FPGA құрылғыларында алдыңғы бұрынғы нұсқадағы сияқты сериялық интерфейстерде пайдалануға болатын көптеген қосымша жөндеу мүмкіндіктері бар екенін атап өту маңызды.ampқателер одан да күрделірек болатын дизайн. SERDES Debug, мысалыample, арнайы жоғары жылдамдықты сериялық интерфейстер үшін арнайы жөндеу мүмкіндіктерін қамтамасыз етеді. SERDES Debug мүмкіндіктерінің кейбіреулері конфигурация өзгерістерін жасау үшін толық дизайн ағынын пайдалануды болдырмау үшін регистр деңгейіндегі қайта конфигурациясы бар бірнеше SERDES сынақ конфигурацияларына PMA сынақ қолдауын (мысалы, PRBS үлгісін жасау және кері кері сынақ) қолдауды және конфигурацияланған протоколдарды, SERDES конфигурация регистрлерін және жолақты конфигурация регистрлерін көрсететін мәтіндік есептерді қамтиды. Бұл мүмкіндіктер SERDES отладкасын әлдеқайда жеңілдетеді және күрделі тізбектерді жөндеуді одан әрі жылдамдату үшін Live Probe және Active Probe бірге пайдалануға болады.
Бұрын сипатталған жадты жөндеу құралын тестілеуді жылдамдату үшін SERDES Debug бағдарламасымен бірге пайдалануға болады. Жад буферлерін Memory Debug көмегімен тез және оңай тексеруге және өзгертуге болатындықтан, «сынақ пакеттерін» жылдам жасауға және кері цикл немесе жүйе аралық байланыс нәтижелерін байқауға болады. Дизайнер бұл мүмкіндіктерді пайдалана алады және осылайша қосымша FPGA матасын тұтынатын және чиптің уақытына әсер етуі мүмкін мамандандырылған «сынақ белдіктеріне» қажеттілікті азайтады.

Қорытынды
Бұл мақалада FPGA және SoC FPGA үшін тізбектегі жөндеуді жүзеге асырудың бірнеше түрлі тәсілдері егжей-тегжейлі сипатталған — біріктірілген логикалық анализаторды пайдалану, сыртқы сынақ жабдығын пайдалану және FPGA матасына біріктірілген арнайы зонд схемаларын пайдалану. Microsemi SmartFusion2 SoC FPGA және IGLOO2 FPGA құрылғыларында ұсынатын Active Probe және Live Probe сияқты мамандандырылған және арнайы зонд схемаларын қосу отладтау процесін айтарлықтай жылдамдатады және жеңілдетеді. Ішкі сигналдарды таңдауды жылдам өзгерту мүмкіндігі (өте көп уақытты қажет ететін қайта құрастыру және қайта бағдарламалау циклін орындау қажеттілігінсіз) және ішкі сигналдарды зерттеу мүмкіндігі (FPGA матасын пайдалануды қажет етпей және ықтимал уақытты бұзуды енгізу қажетсіз) маңызды артықшылықтар болды.tages FPGA конструкцияларын жөндеу кезінде. Бұған қоса, одан да жан-жақты жөндеу мүмкіндігін қамтамасыз ету үшін бірге жұмыс істей алатын бірнеше әдістемелерді пайдалану сипатталды. Ақырында, екі бұрынғыample debug пайдалану жағдайлары сипатталған әдістер арасындағы сәйкестіктерді көрсету үшін берілген.

Қосымша ақпарат алу үшін

1. IGLOO2 FPGA
2. SmartFusion2 SoC FPGA құрылғылары

Microsemi корпорациясы (Nasdaq: MSCC) байланыс, қорғаныс және қауіпсіздік, аэроғарыштық және өнеркәсіптік нарықтар үшін жартылай өткізгіш және жүйелік шешімдердің жан-жақты портфолиосын ұсынады. Өнімдерге өнімділігі жоғары және радиациямен шыңдалған аналогты аралас сигналды интегралды схемалар, FPGA, SoC және ASIC кіреді; қуатты басқару өнімдері; уақыт бойынша әлемдік стандартты белгілейтін хронометраж және синхрондау құрылғылары және нақты уақыт шешімдері; дауысты өңдеу құрылғылары; RF шешімдері; дискретті компоненттер; қауіпсіздік технологиялары және масштабталатын анти-tampөнімдер; Power-over-Ethernet IC және ортаңғы диапазондар; сондай-ақ тапсырыс беруші дизайн мүмкіндіктері мен қызметтері. Microsemi штаб-пәтері Алисо Виехода, Калифорнияда орналасқан және дүние жүзінде шамамен 3,400 қызметкері бар. Толығырақ мына жерден біліңіз www.microsemi.com.

© 2014 Microsemi корпорациясы. Барлық құқықтар сақталған. Microsemi және Microsemi логотипі Microsemi корпорациясының сауда белгілері болып табылады. Барлық басқа сауда белгілері мен қызмет көрсету белгілері олардың тиісті иелерінің меншігі болып табылады.

Microsemi Корпоративтік штаб-пәтері

• Бір Enterprise, Aliso Viejo CA 92656 АҚШ
• Ішінде АҚШ: +1 800-713-4113
• Сыртта АҚШ: +1 949-380-6100
• Сатылымдар: +1 949-380-6136
• Факс: +1 949-215-4996
• E-mail: sales.support@microsemi.com

Жиі қойылатын сұрақтар

• С: Құрылғының деректерді түсіру жиілігі қандай?
  A: Құрылғы көптеген мақсатты дизайн үшін қолайлы 100 МГц жиілікте деректерді түсіруді қолдайды.
• С: Түзету үшін зонд схемаларын пайдаланған кезде дизайнды қайта құрастыру керек пе?
  Ж: Жоқ, зонд нүктесінің орналасуын дизайнды қайта құрастыруды немесе қайта бағдарламалауды қажет етпестен жылдам өзгертуге болады.

Құжаттар / Ресурстар

Microsemi In-Circuit FPGA Debug [pdf] Нұсқаулар Circuit FPGA Debug, FPGA Debug, Debug

Анықтамалар

• Пайдаланушы нұсқаулығы