ಮೈಕ್ರೋಸೆಮಿ ಇನ್-ಸರ್ಕ್ಯೂಟ್ FPGA ಡೀಬಗ್
ಉತ್ಪನ್ನ ಮಾಹಿತಿ
ವಿಶೇಷಣಗಳು
- ಸಾಧನದ ಪ್ರಕಾರ: ಮೈಕ್ರೋಸೆಮಿ ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2 SoC FPGA
- ಬಿಡುಗಡೆ ದಿನಾಂಕ: ಮೇ 2014
- ಡೀಬಗ್ ಮಾಡುವ ಸಾಮರ್ಥ್ಯಗಳು: ಇನ್-ಸರ್ಕ್ಯೂಟ್ FPGA ಡೀಬಗ್, ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ
- ಗರಿಷ್ಠ ಡೇಟಾ ಸೆರೆಹಿಡಿಯುವ ಆವರ್ತನ: 100MHz ವರೆಗೆ
ಅಮೂರ್ತ
FPGAಗಳು ಎಂಬೆಡೆಡ್ ಸಿಸ್ಟಮ್‌ಗಳಲ್ಲಿ ಹಲವು ವಿನ್ಯಾಸ ಪ್ರಯೋಜನಗಳನ್ನು ಹೊಂದಿರುವ ಶಕ್ತಿಶಾಲಿ ವಿನ್ಯಾಸ ಅಂಶಗಳಾಗಿವೆ.tages, ಆದರೆ ಈ ಸಾಧನಗಳು ಡೀಬಗ್ ಮಾಡಬೇಕಾದ ಸಂಕೀರ್ಣ ವಿನ್ಯಾಸ ಸಮಸ್ಯೆಗಳೊಂದಿಗೆ ಸಂಕೀರ್ಣ ವಿನ್ಯಾಸಗಳನ್ನು ಹೊಂದಿರಬಹುದು. ವ್ಯಾಖ್ಯಾನ ದೋಷಗಳು, ಸಿಸ್ಟಮ್ ಸಂವಹನ ಸಮಸ್ಯೆಗಳು ಮತ್ತು ಸಿಸ್ಟಮ್ ಸಮಯದ ದೋಷಗಳಂತಹ ವಿನ್ಯಾಸ ಸಮಸ್ಯೆಗಳನ್ನು ಪತ್ತೆಹಚ್ಚುವುದು ಒಂದು ಸವಾಲಾಗಿರಬಹುದು. FPGA ನಲ್ಲಿ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಸೇರಿಸುವುದರಿಂದ ಹಾರ್ಡ್‌ವೇರ್ ಡೀಬಗ್ ಅನ್ನು ನಾಟಕೀಯವಾಗಿ ಸುಧಾರಿಸಬಹುದು ಮತ್ತು ಹತಾಶೆಯ ಗಂಟೆಗಳ ಕಾಲ ತಪ್ಪಿಸಬಹುದು. ಈ ಪ್ರಬಂಧವು FPGA ಗಳಿಗಾಗಿ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್‌ಗೆ ಹಲವಾರು ವಿಭಿನ್ನ ವಿಧಾನಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ, ಪ್ರಮುಖ ಟ್ರೇಡ್-ಆಫ್‌ಗಳನ್ನು ಗುರುತಿಸುತ್ತದೆ ಮತ್ತು ಒಂದು ಉದಾಹರಣೆಯ ಮೂಲಕampಮೈಕ್ರೋಸೆಮಿ ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್®2 SoC FPGA ಸಾಧನವನ್ನು ಗುರಿಯಾಗಿರಿಸಿಕೊಂಡು ರಚಿಸಲಾದ le ವಿನ್ಯಾಸವು, ಡೀಬಗ್ ಮತ್ತು ಪರೀಕ್ಷೆಯನ್ನು ವೇಗಗೊಳಿಸಲು ಹೊಸ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಹೇಗೆ ಬಳಸಬಹುದು ಎಂಬುದನ್ನು ತೋರಿಸುತ್ತದೆ.
ಪರಿಚಯ
FPGAಗಳು ವ್ಯಾಪಕ ಮತ್ತು ಶಕ್ತಿಯುತ ವಿನ್ಯಾಸ ಅಂಶಗಳಾಗಿವೆ ಮತ್ತು ಈಗ ಪ್ರತಿಯೊಂದು ಎಂಬೆಡೆಡ್ ವ್ಯವಸ್ಥೆಯಲ್ಲಿಯೂ ಕಂಡುಬರುತ್ತವೆ. ಹೆಚ್ಚುತ್ತಿರುವ ಸಾಮರ್ಥ್ಯ, ಸಂಕೀರ್ಣ ಆನ್-ಚಿಪ್ ಕ್ರಿಯಾತ್ಮಕ ಬ್ಲಾಕ್‌ಗಳು ಮತ್ತು ಮುಂದುವರಿದ ಸರಣಿ ಇಂಟರ್ಫೇಸ್‌ಗಳ ಸೇರ್ಪಡೆಯೊಂದಿಗೆ ಈ ಸಾಧನಗಳು ಡೀಬಗ್ ಮಾಡಬೇಕಾದ ಸಂಕೀರ್ಣ ವಿನ್ಯಾಸ ಸಮಸ್ಯೆಗಳನ್ನು ಸಹ ಹೊಂದಿರಬಹುದು. ಕ್ರಿಯಾತ್ಮಕ ವ್ಯಾಖ್ಯಾನ ದೋಷಗಳು (FPGA ಅಥವಾ ಸಿಸ್ಟಮ್ ಮಟ್ಟದಲ್ಲಿ), ಕ್ರಿಯಾತ್ಮಕ ವ್ಯವಸ್ಥೆಯ ಸಂವಹನ ಸಮಸ್ಯೆಗಳು, ವ್ಯವಸ್ಥೆಯ ಸಮಯದ ಸಮಸ್ಯೆಗಳು ಮತ್ತು IC ಗಳ ನಡುವಿನ ಸಿಗ್ನಲ್ ನಿಷ್ಠೆ ಸಮಸ್ಯೆಗಳು (ಶಬ್ದ, ಕ್ರಾಸ್‌ಟಾಕ್ ಅಥವಾ ಪ್ರತಿಫಲನಗಳಂತಹವು) ಮುಂತಾದ ಸಮಸ್ಯೆಗಳನ್ನು ಪತ್ತೆಹಚ್ಚುವುದು ಮುಂದುವರಿದ FPGA ಗಳನ್ನು ಬಳಸುವಾಗ ಹೆಚ್ಚು ಸಂಕೀರ್ಣವಾಗುತ್ತದೆ. ಸಿಮ್ಯುಲೇಶನ್ ಖಂಡಿತವಾಗಿಯೂ ಅನೇಕ ವಿನ್ಯಾಸ ಸಮಸ್ಯೆಗಳನ್ನು ಗುರುತಿಸುವಲ್ಲಿ ದೊಡ್ಡ ಸಹಾಯವಾಗಿದೆ, ಆದರೆ ವಿನ್ಯಾಸವನ್ನು ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ಅಳವಡಿಸುವವರೆಗೆ ಅನೇಕ ನೈಜ ಪ್ರಪಂಚದ ಸಂವಹನಗಳು ಕಾಣಿಸುವುದಿಲ್ಲ. ಪ್ರಕ್ರಿಯೆಯನ್ನು ಸರಳೀಕರಿಸಲು ಸಂಕೀರ್ಣ ವಿನ್ಯಾಸ ಸಮಸ್ಯೆಗಳನ್ನು ಡೀಬಗ್ ಮಾಡಲು ಹಲವಾರು ವಿಭಿನ್ನ ತಂತ್ರಗಳನ್ನು ಅಭಿವೃದ್ಧಿಪಡಿಸಲಾಗಿದೆ. ವಿವಿಧ ಅಡ್ವಾನ್‌ಗಳನ್ನು ಒಳಗೊಂಡಂತೆ ಈ ಪ್ರತಿಯೊಂದು ಪ್ರಮುಖ ತಂತ್ರಗಳ ಬಗ್ಗೆ ಎಚ್ಚರಿಕೆಯಿಂದ ತಿಳುವಳಿಕೆtagಎಸ್ ಮತ್ತು ನಿರಾಕರಣೆtages, ಒಂದು ನಿರ್ದಿಷ್ಟ ವಿನ್ಯಾಸಕ್ಕೆ ಯಾವ ತಂತ್ರ ಅಥವಾ ತಂತ್ರಗಳ ಸಂಯೋಜನೆ ಸೂಕ್ತವಾಗಿದೆ ಎಂಬುದನ್ನು ಪರಿಗಣಿಸುವಾಗ ಉಪಯುಕ್ತವಾಗಿದೆ.
ಮಾಜಿampಮೈಕ್ರೋಸೆಮಿ ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್ 2 SoC FPGA ಸಾಧನಕ್ಕಾಗಿ ಉದ್ದೇಶಿಸಲಾದ FPGA ವಿನ್ಯಾಸವನ್ನು ಕೆಲವು ಪ್ರಯೋಜನಗಳನ್ನು ಪ್ರದರ್ಶಿಸಲು ಬಳಸಬಹುದುtagಎಸ್ ಮತ್ತು ನಿರಾಕರಣೆtagಈ ಪ್ರಮಾಣಿತ ತಂತ್ರಗಳ ಜೊತೆಗೆ ಹೊಸ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯಗಳು. ಈ ವಿವರಣಾತ್ಮಕ ಉದಾಹರಣೆampಹಾರ್ಡ್‌ವೇರ್ ಡೀಬಗ್ ಮಾಡುವಾಗ ಹಾರ್ಡ್‌ವೇರ್ ಸಮಸ್ಯೆಗಳನ್ನು ಗುರುತಿಸುವುದು ಮತ್ತು ನಿವಾರಿಸುವುದನ್ನು ವೇಗಗೊಳಿಸಲು ಈ ವಿವಿಧ ತಂತ್ರಗಳನ್ನು ಹೇಗೆ ಬಳಸಬಹುದು ಎಂಬುದನ್ನು le ತೋರಿಸುತ್ತದೆ.
ಸಿಸ್ಟಮ್ ವಿನ್ಯಾಸ ಮತ್ತು ಅಭಿವೃದ್ಧಿಯಲ್ಲಿ FPGA ಡೀಬಗ್ ಮಾಡುವುದು ಏಕೆ ನಿರ್ಣಾಯಕ ಅಂಶವಾಗಿದೆ?
FPGAಗಳು ಇತರ ವಿನ್ಯಾಸ ಅಂಶಗಳಿಂದ ಅವುಗಳನ್ನು ಪ್ರತ್ಯೇಕಿಸುವ ಎರಡು ಪ್ರಮುಖ ಬಳಕೆಯ ಮಾದರಿಗಳನ್ನು ಹೊಂದಿವೆ. ಉತ್ಪಾದನಾ ಉತ್ಪನ್ನದಲ್ಲಿ FPGAಗಳನ್ನು ಬಳಸಬಹುದು ಅಥವಾ ಉತ್ಪಾದನಾ ವಿನ್ಯಾಸ ಪರಿಕಲ್ಪನೆಯನ್ನು ಸಾಬೀತುಪಡಿಸಲು ಅಥವಾ ಮೂಲಮಾದರಿ ಮಾಡಲು ಅಭಿವೃದ್ಧಿ ವಾಹನವಾಗಿ ಬಳಸಬಹುದು. ಉತ್ಪಾದನಾ ವಾಹನವಾಗಿ ಬಳಸಿದಾಗ, FPGAಗಳು ASIC ಅಥವಾ CPU-ಆಧಾರಿತ ಉತ್ಪಾದನಾ ವಾಹನಗಳಿಗಿಂತ ಹೆಚ್ಚು ಹೊಂದಿಕೊಳ್ಳುವ ಗುರಿಯಾಗಬಹುದು. ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ಇನ್ನೂ ಅಳವಡಿಸದ ಹೊಸ ವಿನ್ಯಾಸಕ್ಕೆ ಇದು ವಿಶೇಷವಾಗಿ ಮುಖ್ಯವಾಗಿದೆ. ವಿಭಿನ್ನ ವಾಸ್ತುಶಿಲ್ಪದ ಆಯ್ಕೆಗಳನ್ನು ಹೊಂದಿರುವ ವಿನ್ಯಾಸಗಳನ್ನು ಸುಲಭವಾಗಿ ರಚಿಸಬಹುದು ಮತ್ತು ಪರೀಕ್ಷಿಸಬಹುದು ಆದ್ದರಿಂದ ಸೂಕ್ತ ವಿನ್ಯಾಸವನ್ನು ಗುರುತಿಸಬಹುದು. ಆನ್-ಚಿಪ್ ಪ್ರೊಸೆಸರ್‌ಗಳನ್ನು (SoC FPGAಗಳು) ಹೊಂದಿರುವ FPGAಗಳು ಹಾರ್ಡ್‌ವೇರ್ ನೆರವಿನ FPGA-ಆಧಾರಿತ ವೇಗವರ್ಧಕ ಕಾರ್ಯಗಳೊಂದಿಗೆ CPU-ಆಧಾರಿತ ಸಂಸ್ಕರಣೆಯನ್ನು ವಿನಿಮಯ ಮಾಡಿಕೊಳ್ಳಲು ಸಹ ಸಾಧ್ಯವಾಗಿಸುತ್ತದೆ. ಈ ಅನುಕೂಲಗಳುtagಹೊಸ ಉತ್ಪನ್ನ ಅಭಿವೃದ್ಧಿಗಳಿಗೆ ವಿನ್ಯಾಸ, ದೃಢೀಕರಣ, ಪರೀಕ್ಷೆ ಮತ್ತು ವೈಫಲ್ಯ ವಿಶ್ಲೇಷಣೆಗೆ ಬೇಕಾದ ಸಮಯವನ್ನು es ನಾಟಕೀಯವಾಗಿ ಕಡಿಮೆ ಮಾಡಬಹುದು.
ವಿನ್ಯಾಸವನ್ನು ಮೂಲಮಾದರಿ ಮಾಡಲು ಬಳಸಿದಾಗ, ಬಹುಶಃ ಉತ್ಪಾದನಾ ASIC ಗಾಗಿ, FPGA ನಮ್ಯತೆಯು ಒಂದು ಪ್ರಮುಖ ಪ್ರಯೋಜನವಾಗಿದೆ. ನಿಜವಾದ ಹಾರ್ಡ್‌ವೇರ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್, ಪೂರ್ಣ ವೇಗದಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸದಿದ್ದರೂ ಸಹ, ವಿವರವಾದ ಸಿಸ್ಟಮ್ ಕಾರ್ಯಕ್ಷಮತೆಯ ಮೆಟ್ರಿಕ್‌ಗಳು, ಥ್ರೋಪುಟ್ ವಿಶ್ಲೇಷಣೆ ಡೇಟಾ ಮತ್ತು ಆರ್ಕಿಟೆಕ್ಚರ್ ಪ್ರೂಫ್-ಆಫ್-ಕಾನ್ಸೆಪ್ಟ್ ಫಲಿತಾಂಶಗಳನ್ನು ಪಡೆಯುವುದನ್ನು ಹೆಚ್ಚು ಸುಲಭಗೊಳಿಸುತ್ತದೆ. ಉದ್ಯಮ ಪ್ರಮಾಣಿತ ಬಸ್‌ಗಳ (PCIe®, ಗಿಗಾಬಿಟ್ ಈಥರ್ನೆಟ್, XAUI, USB, CAN, ಮತ್ತು ಇತರವುಗಳಂತಹ) ಗಟ್ಟಿಗೊಳಿಸಿದ ಅನುಷ್ಠಾನಗಳಿಗೆ FPGA ಬೆಂಬಲವು ಈ ಇಂಟರ್ಫೇಸ್ಗಳಿಗೆ ಸಂಬಂಧಿಸಿದ ಪರೀಕ್ಷೆಯನ್ನು ಸರಳಗೊಳಿಸುತ್ತದೆ. ಆನ್-ಚಿಪ್ ARM ಪ್ರೊಸೆಸರ್‌ಗಳನ್ನು (SoC FPGAs) ಹೊಂದಿರುವ FPGA ಗಳ ಹೊಸ ಕುಟುಂಬಗಳು ಎಂಬೆಡೆಡ್ ಪ್ರೊಸೆಸರ್‌ಗಳೊಂದಿಗೆ ಮೂಲಮಾದರಿ ಅನುಷ್ಠಾನಗಳನ್ನು ಸುಲಭಗೊಳಿಸುತ್ತದೆ. ಹಿಂದೆ ಅಭಿವೃದ್ಧಿಪಡಿಸಿದ ಪ್ರೊಸೆಸರ್ ಕೋಡ್ ಅನ್ನು ಮೂಲಮಾದರಿಗೆ ಪೋರ್ಟ್ ಮಾಡಬಹುದು ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸ ಪ್ರಯತ್ನಕ್ಕೆ ಸಮಾನಾಂತರವಾಗಿ ಹೊಸ ಕೋಡ್ ಅನ್ನು ರಚಿಸಬಹುದು.
ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಇಂಟರ್ಫೇಸ್ ಬಸ್‌ಗಳೊಂದಿಗೆ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಪ್ರೊಸೆಸರ್‌ನ ಈ ಸಂಯೋಜನೆಯು ಲಭ್ಯವಿರುವ ಕೋಡ್ ಲೈಬ್ರರಿಗಳು, ಡ್ರೈವರ್‌ಗಳು, ಕ್ರಿಯಾತ್ಮಕ API ಗಳು, ರಿಯಲ್ ಟೈಮ್ ಆಪರೇಟಿಂಗ್ ಸಿಸ್ಟಮ್‌ಗಳು ಮತ್ತು ಪೂರ್ಣ ಆಪರೇಟಿಂಗ್ ಸಿಸ್ಟಮ್‌ಗಳ ದೊಡ್ಡ ಪರಿಸರ ವ್ಯವಸ್ಥೆಯನ್ನು ಬಳಸಿಕೊಂಡು ಹೆಚ್ಚು ವೇಗವಾಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುವ ಮೂಲಮಾದರಿಯನ್ನು ರಚಿಸಲು ಸಾಧ್ಯವಾಗಿಸುತ್ತದೆ. ಹೆಚ್ಚುವರಿಯಾಗಿ, ವಿನ್ಯಾಸವನ್ನು ಘನೀಕರಿಸಿದ ನಂತರ, FPGA ಮೂಲಮಾದರಿಯನ್ನು ನಿಜವಾದ ಸಿಸ್ಟಮ್ ಡೇಟಾವನ್ನು ಪ್ರತಿಬಿಂಬಿಸುವ ವ್ಯಾಪಕ ಸಿಮ್ಯುಲೇಶನ್ ಪರೀಕ್ಷಾ ಸೆಟ್‌ಗಳನ್ನು (ಪ್ರಚೋದನೆ ಮತ್ತು ಪ್ರತಿಕ್ರಿಯೆ ಎರಡಕ್ಕೂ) ಸೆರೆಹಿಡಿಯಲು ಬಳಸಬಹುದು. ASIC ಅಥವಾ ಇತರ ಉತ್ಪಾದನಾ ಅನುಷ್ಠಾನಕ್ಕಾಗಿ ಅಂತಿಮ ಸಿಮ್ಯುಲೇಶನ್‌ಗಳನ್ನು ರಚಿಸುವಲ್ಲಿ ಈ ಡೇಟಾ ಸೆಟ್‌ಗಳು ಅಮೂಲ್ಯವಾಗಬಹುದು. ಅಡ್ವಾನ್tagFPGA ಅನ್ನು ವಿನ್ಯಾಸ ಮೂಲಮಾದರಿಯಾಗಿ ಬಳಸುವುದರಿಂದ ಅಂತಿಮ ಉತ್ಪನ್ನ ಅನುಷ್ಠಾನಕ್ಕಾಗಿ ವಿನ್ಯಾಸ, ಮೌಲ್ಯೀಕರಣ, ಪರೀಕ್ಷೆ ಮತ್ತು ವೈಫಲ್ಯ ವಿಶ್ಲೇಷಣೆಯ ಸಮಯವನ್ನು ನಾಟಕೀಯವಾಗಿ ಕಡಿಮೆ ಮಾಡಬಹುದು.
ಈ ಎರಡೂ ಸಾಮಾನ್ಯ FPGA ಬಳಕೆಯ ಮಾದರಿಗಳಲ್ಲಿ ವಿನ್ಯಾಸ ಗುರಿಯಾಗಿ FPGA ನ ನಮ್ಯತೆಯು ಒಂದು ಪ್ರಮುಖ ಪ್ರಯೋಜನವಾಗಿದೆ.tagಇ. ಇದರರ್ಥ ಅನೇಕ ವಿನ್ಯಾಸ ಬದಲಾವಣೆಗಳು ಮತ್ತು ಪುನರಾವರ್ತನೆಗಳು ರೂಢಿಯಾಗಿರುತ್ತವೆ ಮತ್ತು ಆದ್ದರಿಂದ ಸಾಧ್ಯವಾದಷ್ಟು ವಿನ್ಯಾಸ ಆಯ್ಕೆಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ವಿನ್ಯಾಸ ದೋಷಗಳನ್ನು ತ್ವರಿತವಾಗಿ ಡೀಬಗ್ ಮಾಡುವ ಸಾಮರ್ಥ್ಯವು ನಿರ್ಣಾಯಕವಾಗಿರುತ್ತದೆ. ಪರಿಣಾಮಕಾರಿ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯವಿಲ್ಲದೆ ಹೆಚ್ಚಿನ ಅನುಕೂಲಗಳುtagಹೆಚ್ಚುವರಿ ಡೀಬಗ್ ಮಾಡುವ ಸಮಯದಿಂದ FPGA ವಿನ್ಯಾಸದ ನಮ್ಯತೆ ಕಡಿಮೆಯಾಗುತ್ತದೆ. ಅದೃಷ್ಟವಶಾತ್, FPGAಗಳು ನೈಜ-ಸಮಯದ ಡೀಬಗ್ ಮಾಡುವಿಕೆಯನ್ನು ನಾಟಕೀಯವಾಗಿ ಸರಳಗೊಳಿಸುವ ಹೆಚ್ಚುವರಿ ಹಾರ್ಡ್‌ವೇರ್ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಸಹ ಒದಗಿಸಬಹುದು. ಈ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ನೋಡುವ ಮೊದಲು, FPGA ವಿನ್ಯಾಸವು ಎದುರಿಸಬಹುದಾದ ಸಾಮಾನ್ಯ ರೀತಿಯ ಸಮಸ್ಯೆಗಳನ್ನು ಮೊದಲು ನೋಡೋಣ ಆದ್ದರಿಂದ ನಾವು ವಿವಿಧ ಡೀಬಗ್ ಮಾಡುವ ಪರಿಕರಗಳ ದಕ್ಷತೆ ಮತ್ತು ಸಂಬಂಧಿತ ಟ್ರೇಡ್-ಆಫ್‌ಗಳನ್ನು ಮೌಲ್ಯಮಾಪನ ಮಾಡಲು ಸರಿಯಾದ ಹಿನ್ನೆಲೆಯನ್ನು ಹೊಂದಿದ್ದೇವೆ.
FPGA ವಿನ್ಯಾಸಗಳನ್ನು ಡೀಬಗ್ ಮಾಡುವಾಗ ಸಾಮಾನ್ಯ ಸಮಸ್ಯೆಗಳು
ಆಧುನಿಕ FPGA ಗಳು ತರುವ ವಿಸ್ತೃತ ಸಾಮರ್ಥ್ಯಗಳ ಜೊತೆಗೆ, ಸಂಬಂಧಿತ ಹೆಚ್ಚಿದ ಸಂಕೀರ್ಣತೆಯು ದೋಷ-ಮುಕ್ತ ವಿನ್ಯಾಸಗಳನ್ನು ರಚಿಸುವುದನ್ನು ಹೆಚ್ಚು ಕಷ್ಟಕರವಾಗಿಸುತ್ತದೆ. ವಾಸ್ತವವಾಗಿ, ಡೀಬಗ್ ಮಾಡುವುದು ಎಂಬೆಡೆಡ್ ಸಿಸ್ಟಮ್ ವಿನ್ಯಾಸ ಚಕ್ರದ 50% ಕ್ಕಿಂತ ಹೆಚ್ಚು ತೆಗೆದುಕೊಳ್ಳಬಹುದು ಎಂದು ಅಂದಾಜಿಸಲಾಗಿದೆ. ಸಮಯದಿಂದ ಮಾರುಕಟ್ಟೆಗೆ ಒತ್ತಡಗಳು ಅಭಿವೃದ್ಧಿ ಚಕ್ರವನ್ನು ಹಿಂಡುತ್ತಲೇ ಇರುವುದರಿಂದ, ಆರಂಭಿಕ ವ್ಯವಸ್ಥೆಯ ಹಾರ್ಡ್‌ವೇರ್ ಡೀಬಗ್ ಮಾಡುವಿಕೆಯನ್ನು ನಂತರದ ಚಿಂತನೆಗೆ ಇಳಿಸಲಾಗುತ್ತದೆ - ಪರಿಶೀಲನೆ (ಸ್ವತಃ ಒಂದು ದೊಡ್ಡ ಶೇಕಡಾವಾರು) ಎಂದು ಊಹಿಸಿ.tagಅಭಿವೃದ್ಧಿ ವೇಳಾಪಟ್ಟಿಯ e), ಆರಂಭಿಕ ಸಿಸ್ಟಮ್ ನವೀಕರಣದ ಮೊದಲು ಎಲ್ಲಾ ದೋಷಗಳನ್ನು ಪತ್ತೆ ಮಾಡುತ್ತದೆ. ಆರಂಭಿಕ ಸಿಸ್ಟಮ್ ನವೀಕರಣದ ಸಮಯದಲ್ಲಿ ವಿಶಿಷ್ಟ ವಿನ್ಯಾಸವು ಎದುರಿಸುವ ಸವಾಲುಗಳನ್ನು ಚೆನ್ನಾಗಿ ಅರ್ಥಮಾಡಿಕೊಳ್ಳಲು ಕೆಲವು ಸಾಮಾನ್ಯ ರೀತಿಯ ಸಿಸ್ಟಮ್ ಸಮಸ್ಯೆಗಳನ್ನು ನೋಡೋಣ.
ವಿನ್ಯಾಸಕಾರರು ನಿರ್ದಿಷ್ಟ ಅವಶ್ಯಕತೆಯನ್ನು ತಪ್ಪಾಗಿ ಅರ್ಥೈಸಿಕೊಂಡಿರುವುದರಿಂದ ಕ್ರಿಯಾತ್ಮಕ ವ್ಯಾಖ್ಯಾನ ದೋಷಗಳನ್ನು ಕಂಡುಹಿಡಿಯುವುದು ದುಪ್ಪಟ್ಟು ಕಷ್ಟಕರವಾಗಿರುತ್ತದೆ, ಆದ್ದರಿಂದ ವಿನ್ಯಾಸದ ವಿವರಗಳನ್ನು ಎಚ್ಚರಿಕೆಯಿಂದ ನೋಡಿದಾಗಲೂ ದೋಷವನ್ನು ಕಡೆಗಣಿಸಬಹುದು. ಉದಾ.ampಸಾಮಾನ್ಯ ಕ್ರಿಯಾತ್ಮಕ ವ್ಯಾಖ್ಯಾನ ದೋಷವೆಂದರೆ ಸ್ಥಿತಿ ಯಂತ್ರ ಪರಿವರ್ತನೆಯು ಸರಿಯಾದ ಸ್ಥಿತಿಯಲ್ಲಿ ಕೊನೆಗೊಳ್ಳದಿದ್ದಾಗ. ದೋಷಗಳು ಸಿಸ್ಟಮ್ ಇಂಟರ್ಫೇಸ್‌ಗಳಲ್ಲಿ ಪರಸ್ಪರ ಕ್ರಿಯೆಯ ಸಮಸ್ಯೆಯಾಗಿಯೂ ಕಾಣಿಸಿಕೊಳ್ಳಬಹುದು. ಇಂಟರ್ಫೇಸ್ ಲೇಟೆನ್ಸಿ, ಉದಾಹರಣೆಗೆample, ತಪ್ಪಾಗಿ ನಿರ್ದಿಷ್ಟಪಡಿಸಿದರೆ ಅನಿರೀಕ್ಷಿತ ಬಫರ್ ಓವರ್‌ಫ್ಲೋ ಅಥವಾ ಅಂಡರ್‌ಫ್ಲೋ ಸ್ಥಿತಿ ಉಂಟಾಗಬಹುದು.
ಸಿಸ್ಟಂ ಮಟ್ಟದ ಸಮಯದ ಸಮಸ್ಯೆಗಳು ವಿನ್ಯಾಸ ದೋಷಗಳ ಮತ್ತೊಂದು ಸಾಮಾನ್ಯ ಮೂಲವಾಗಿದೆ. ನಿರ್ದಿಷ್ಟವಾಗಿ ಹೇಳುವುದಾದರೆ, ಅಸಮಕಾಲಿಕ ಘಟನೆಗಳು, ಸಿಂಕ್ರೊನೈಸೇಶನ್ ಅಥವಾ ಕ್ರಾಸಿಂಗ್ ಟೈಮಿಂಗ್ ಡೊಮೇನ್ ಪರಿಣಾಮಗಳನ್ನು ಎಚ್ಚರಿಕೆಯಿಂದ ಪರಿಗಣಿಸದಿದ್ದಾಗ ದೋಷಗಳ ಸಾಮಾನ್ಯ ಮೂಲವಾಗಿದೆ. ವೇಗದಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸುವಾಗ ಈ ರೀತಿಯ ದೋಷಗಳು ತುಂಬಾ ಸಮಸ್ಯಾತ್ಮಕವಾಗಬಹುದು ಮತ್ತು ಬಹಳ ವಿರಳವಾಗಿ ಕಾಣಿಸಿಕೊಳ್ಳಬಹುದು, ಬಹುಶಃ ನಿರ್ದಿಷ್ಟ ಡೇಟಾ ಮಾದರಿಗಳು ಸ್ವತಃ ಪ್ರಕಟವಾದಾಗ ಮಾತ್ರ. ಅನೇಕ ಸಾಮಾನ್ಯ ಸಮಯದ ಉಲ್ಲಂಘನೆಗಳು ಈ ವರ್ಗಕ್ಕೆ ಸೇರುತ್ತವೆ ಮತ್ತು ಸಾಮಾನ್ಯವಾಗಿ ಅನುಕರಿಸಲು ತುಂಬಾ ಕಷ್ಟ, ಅಸಾಧ್ಯವಲ್ಲದಿದ್ದರೂ ಸಹ.
ಸಂಯೋಜಿತ ಸರ್ಕ್ಯೂಟ್‌ಗಳ ನಡುವಿನ ಕಡಿಮೆ ಸಿಗ್ನಲ್ ನಿಷ್ಠೆಯ ಪರಿಣಾಮವಾಗಿ, ವಿಶೇಷವಾಗಿ ಪ್ರತಿ ಸರ್ಕ್ಯೂಟ್‌ಗೆ ಬಹು ಪವರ್ ರೈಲ್‌ಗಳನ್ನು ಹೊಂದಿರುವ ವ್ಯವಸ್ಥೆಗಳಲ್ಲಿ, ಸಮಯದ ಉಲ್ಲಂಘನೆಯೂ ಸಹ ಸಮಯದ ಉಲ್ಲಂಘನೆಯಾಗಿರಬಹುದು. ಕಡಿಮೆ ಸಿಗ್ನಲ್ ನಿಷ್ಠೆಯು ಸಿಗ್ನಲ್ ಶಬ್ದ, ಕ್ರಾಸ್‌ಟಾಕ್, ಪ್ರತಿಫಲನಗಳು, ಹೆಚ್ಚುವರಿ ಲೋಡಿಂಗ್ ಮತ್ತು ಎಲೆಕ್ಟ್ರೋ-ಮ್ಯಾಗ್ನೆಟಿಕ್ ಇಂಟರ್‌ಫರೆನ್ಸ್ (EMI) ಸಮಸ್ಯೆಗಳಿಗೆ ಕಾರಣವಾಗಬಹುದು, ಇವುಗಳು ಆಗಾಗ್ಗೆ ಸಮಯದ ಉಲ್ಲಂಘನೆಗಳಾಗಿ ಕಂಡುಬರುತ್ತವೆ. ಟ್ರಾನ್ಸಿಯೆಂಟ್‌ಗಳಂತಹ ವಿದ್ಯುತ್ ಸರಬರಾಜು ಸಮಸ್ಯೆಗಳು (ವಿಶೇಷವಾಗಿ ಸಿಸ್ಟಮ್ ಸ್ಟಾರ್ಟ್-ಅಪ್ ಅಥವಾ ಶಟ್‌ಡೌನ್ ಸಮಯದಲ್ಲಿ), ಲೋಡ್ ವ್ಯತ್ಯಾಸಗಳು ಮತ್ತು ಹೆಚ್ಚಿನ ವಿದ್ಯುತ್ ಪ್ರಸರಣ ಒತ್ತಡಗಳು ಸಹ ನಿಗೂಢ ದೋಷಗಳಿಗೆ ಕಾರಣವಾಗಬಹುದು, ಇವುಗಳನ್ನು ಸಾಮಾನ್ಯವಾಗಿ ವಿದ್ಯುತ್ ಸರಬರಾಜು ಮೂಲಕ್ಕೆ ಸುಲಭವಾಗಿ ಪತ್ತೆಹಚ್ಚಲಾಗುವುದಿಲ್ಲ. ವಿನ್ಯಾಸವು ಸಂಪೂರ್ಣವಾಗಿ ಸರಿಯಾಗಿದ್ದರೂ ಸಹ ಬೋರ್ಡ್ ಫ್ಯಾಬ್ರಿಕೇಶನ್ ಸಮಸ್ಯೆಗಳು ದೋಷಗಳಿಗೆ ಕಾರಣವಾಗಬಹುದು. ದೋಷಯುಕ್ತ ಬೆಸುಗೆ ಕೀಲುಗಳು ಮತ್ತು ಸರಿಯಾಗಿ ಜೋಡಿಸದ ಕನೆಕ್ಟರ್‌ಗಳು, ಉದಾಹರಣೆಗೆample, ದೋಷಗಳ ಮೂಲವಾಗಿರಬಹುದು ಮತ್ತು ತಾಪಮಾನ ಅಥವಾ ಬೋರ್ಡ್ ಸ್ಥಳವನ್ನು ಅವಲಂಬಿಸಿರಬಹುದು. ಮುಂದುವರಿದ FPGA ಪ್ಯಾಕೇಜಿಂಗ್ ತಂತ್ರಗಳ ಬಳಕೆಯು ಮುದ್ರಿತ ಸರ್ಕ್ಯೂಟ್ ಬೋರ್ಡ್‌ನಲ್ಲಿ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ತನಿಖೆ ಮಾಡುವುದು ಕಷ್ಟಕರವಾಗಿಸಬಹುದು, ಆದ್ದರಿಂದ ಅಪೇಕ್ಷಿತ ಸಿಗ್ನಲ್‌ಗೆ ಪ್ರವೇಶವನ್ನು ಪಡೆಯುವುದು ಸಾಮಾನ್ಯವಾಗಿ ಸಮಸ್ಯಾತ್ಮಕವಾಗಿರುತ್ತದೆ. ಅನೇಕ ವಿನ್ಯಾಸ ಸಮಸ್ಯೆಗಳು ತಕ್ಷಣದ ದೋಷವನ್ನು ಸೃಷ್ಟಿಸುವುದಿಲ್ಲ ಮತ್ತು ದೋಷವು ವಾಸ್ತವವಾಗಿ ಸ್ವತಃ ಪ್ರಕಟವಾಗುವವರೆಗೆ ವಿನ್ಯಾಸದ ಮೂಲಕ ಏರಿಳಿತಗೊಳ್ಳಬೇಕು. ಆರಂಭಿಕ ದೋಷವನ್ನು ಮೂಲ ಕಾರಣಕ್ಕೆ ಹಿಂತಿರುಗಿಸುವುದು ಸಾಮಾನ್ಯವಾಗಿ ನಿರಾಶಾದಾಯಕ, ಕಷ್ಟಕರ ಮತ್ತು ಸಮಯ ತೆಗೆದುಕೊಳ್ಳುವ ಕೆಲಸವಾಗಿದೆ.
ಉದಾಹರಣೆಗೆampಹೌದು, ಅನುವಾದ ಕೋಷ್ಟಕದಲ್ಲಿ ಒಂದು ಸಣ್ಣ ತಪ್ಪು ಕೂಡ ಹಲವು ಚಕ್ರಗಳ ನಂತರ ದೋಷಕ್ಕೆ ಕಾರಣವಾಗದಿರಬಹುದು. ಮೀಸಲಾದ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಹಾರ್ಡ್‌ವೇರ್ ಅನ್ನು ಬಳಸುವ ಕೆಲವು ಪರಿಕರಗಳು, ಈ 'ದೋಷ ಬೇಟೆ'ಗಳನ್ನು ತ್ವರಿತ ಮತ್ತು ಸುಲಭಗೊಳಿಸುವ ಗುರಿಯನ್ನು ಹೊಂದಿವೆ. ಈ ಪರಿಕರಗಳ ವಿವರಗಳನ್ನು ಪಡೆಯುವ ಮೊದಲು, ಅನುಕೂಲವನ್ನು ಚೆನ್ನಾಗಿ ಅರ್ಥಮಾಡಿಕೊಳ್ಳಲು ಜನಪ್ರಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಆಧಾರಿತ ಡೀಬಗ್ ಮಾಡುವ ತಂತ್ರ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಮೊದಲು ನೋಡೋಣ.tagಎಸ್ ಮತ್ತು ನಿರಾಕರಣೆtagಡೀಬಗ್ ಮಾಡಲು ಸಿಮ್ಯುಲೇಶನ್ ಬಳಸುವ ಬಗ್ಗೆ.
ಡೀಬಗ್ ಮಾಡಲು ಸಿಮ್ಯುಲೇಶನ್ ಬಳಕೆ
ವಿಶಿಷ್ಟವಾಗಿ ವಿನ್ಯಾಸ ಸಿಮ್ಯುಲೇಶನ್‌ನಲ್ಲಿ, ವಿನ್ಯಾಸದ ಒಳಗೆ ಮತ್ತು ಹೊರಗೆ ಇರುವ ಎಲ್ಲಾ ನೈಜ-ಜೀವನದ ಘಟಕಗಳನ್ನು ಗಣಿತೀಯವಾಗಿ ಸಾಫ್ಟ್‌ವೇರ್ ಪ್ರಕ್ರಿಯೆಗಳಾಗಿ ರೂಪಿಸಲಾಗುತ್ತದೆ, ಇವುಗಳನ್ನು ಪ್ರಮಾಣಿತ CPU ನಲ್ಲಿ ಅನುಕ್ರಮವಾಗಿ ಕಾರ್ಯಗತಗೊಳಿಸಲಾಗುತ್ತದೆ. ವಿನ್ಯಾಸಕ್ಕೆ ವ್ಯಾಪಕ ಶ್ರೇಣಿಯ ಪ್ರಚೋದನೆಯನ್ನು ಅನ್ವಯಿಸುವುದು ಮತ್ತು ಸಿಮ್ಯುಲೇಟೆಡ್ ವಿನ್ಯಾಸಗಳ ಔಟ್‌ಪುಟ್‌ಗೆ ವಿರುದ್ಧವಾಗಿ ನಿರೀಕ್ಷಿತ ಔಟ್‌ಪುಟ್ ಅನ್ನು ಪರಿಶೀಲಿಸುವುದು, ಅತ್ಯಂತ ಸ್ಪಷ್ಟವಾದ ವಿನ್ಯಾಸ ದೋಷಗಳನ್ನು ಹಿಡಿಯಲು ಸುಲಭವಾದ ಮಾರ್ಗವಾಗಿದೆ. ವಿಶಿಷ್ಟ ಸಿಮ್ಯುಲೇಶನ್ ರನ್ ಅನ್ನು ತೋರಿಸುವ ವಿಂಡೋವನ್ನು ಕೆಳಗಿನ ಚಿತ್ರ 1 ರಲ್ಲಿ ನೀಡಲಾಗಿದೆ. ಸ್ಪಷ್ಟ ಪ್ರಯೋಜನtagಹಾರ್ಡ್‌ವೇರ್-ಆಧಾರಿತ ಡೀಬಗ್ ಮಾಡುವಿಕೆಯ ಸಿಮ್ಯುಲೇಶನ್ ಪದ್ಯಗಳಲ್ಲಿ, ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಸಿಮ್ಯುಲೇಶನ್ ಮಾಡಬಹುದು - ನಿಜವಾದ ಹಾರ್ಡ್‌ವೇರ್-ಆಧಾರಿತ ವಿನ್ಯಾಸ ಮತ್ತು ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅಗತ್ಯವಿಲ್ಲ. ಸಿಮ್ಯುಲೇಶನ್ ಅನೇಕ ವಿನ್ಯಾಸ ದೋಷಗಳನ್ನು ತ್ವರಿತವಾಗಿ ಪತ್ತೆಹಚ್ಚಬಹುದು, ನಿರ್ದಿಷ್ಟವಾಗಿ ತಪ್ಪಾದ ವಿಶೇಷಣಗಳು, ಇಂಟರ್ಫೇಸ್ ಅವಶ್ಯಕತೆಗಳ ತಪ್ಪು ತಿಳುವಳಿಕೆ, ಕಾರ್ಯ ದೋಷಗಳು ಮತ್ತು ಸರಳ ಪ್ರಚೋದಕ ವಾಹಕಗಳ ಮೂಲಕ ಸುಲಭವಾಗಿ ಪತ್ತೆಹಚ್ಚಬಹುದಾದ ಅನೇಕ ಇತರ 'ಸ್ಥೂಲ' ರೀತಿಯ ದೋಷಗಳೊಂದಿಗೆ ಸಂಬಂಧಿಸಿದವುಗಳು.
ವಿನ್ಯಾಸಕಾರರಿಗೆ ವ್ಯಾಪಕವಾದ ಪ್ರಚೋದಕ ಸಂಯೋಜನೆಗಳು ಲಭ್ಯವಿದ್ದಾಗ ಮತ್ತು ಫಲಿತಾಂಶಗಳು ಚೆನ್ನಾಗಿ ತಿಳಿದಿದ್ದಾಗ ಸಿಮ್ಯುಲೇಶನ್ ವಿಶೇಷವಾಗಿ ಪರಿಣಾಮಕಾರಿಯಾಗಿದೆ. ಈ ಸಂದರ್ಭಗಳಲ್ಲಿ, ಸಿಮ್ಯುಲೇಶನ್ ವಿನ್ಯಾಸದ ಬಹುತೇಕ ಸಮಗ್ರ ಪರೀಕ್ಷೆಯನ್ನು ಮಾಡಬಹುದು. ದುರದೃಷ್ಟವಶಾತ್, ಹೆಚ್ಚಿನ ವಿನ್ಯಾಸಗಳು ವ್ಯಾಪಕವಾದ ಪರೀಕ್ಷಾ ಸೂಟ್‌ಗಳಿಗೆ ಸುಲಭ ಪ್ರವೇಶವನ್ನು ಹೊಂದಿರುವುದಿಲ್ಲ ಮತ್ತು ಅವುಗಳನ್ನು ರಚಿಸುವ ಪ್ರಕ್ರಿಯೆಯು ಬಹಳ ಸಮಯ ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ. 100% ವಿನ್ಯಾಸವನ್ನು ಒಳಗೊಳ್ಳುವ ಪರೀಕ್ಷಾ ಸೂಟ್ ಅನ್ನು ರಚಿಸುವುದು ದೊಡ್ಡ FPGA-ಆಧಾರಿತ ವಿನ್ಯಾಸಗಳಿಗೆ ವಾಸ್ತವಿಕವಾಗಿ ಅಸಾಧ್ಯ ಮತ್ತು ವಿನ್ಯಾಸದ ಪ್ರಮುಖ ಅಂಶಗಳನ್ನು ಒಳಗೊಳ್ಳಲು ಪ್ರಯತ್ನಿಸಲು ಶಾರ್ಟ್‌ಕಟ್‌ಗಳನ್ನು ಬಳಸಬೇಕು. ಸಿಮ್ಯುಲೇಶನ್‌ನೊಂದಿಗಿನ ಮತ್ತೊಂದು ತೊಂದರೆಯೆಂದರೆ, ಅದು 'ನೈಜ ಪ್ರಪಂಚ' ಅನುಷ್ಠಾನವಲ್ಲ ಮತ್ತು ಅಸಮಕಾಲಿಕ ಘಟನೆಗಳು, ವೇಗದ ವ್ಯವಸ್ಥೆಯ ಸಂವಹನಗಳು ಅಥವಾ ಸಮಯದ ಉಲ್ಲಂಘನೆಗಳನ್ನು ಹಿಡಿಯಲು ಸಾಧ್ಯವಿಲ್ಲ. ಅಂತಿಮವಾಗಿ, ಸಿಮ್ಯುಲೇಶನ್ ಪ್ರಕ್ರಿಯೆಯು ತುಂಬಾ ನಿಧಾನವಾಗಿರಬಹುದು ಮತ್ತು ಅನೇಕ ಪುನರಾವರ್ತನೆಗಳು ಅಗತ್ಯವಿದ್ದರೆ ಸಿಮ್ಯುಲೇಶನ್ ತ್ವರಿತವಾಗಿ ಹೆಚ್ಚು ಸಮಯ ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ ಮತ್ತು ಹೆಚ್ಚಾಗಿ ಅಭಿವೃದ್ಧಿ ಪ್ರಕ್ರಿಯೆಯ ಅತ್ಯಂತ ದುಬಾರಿ ಭಾಗವಾಗುತ್ತದೆ.
ಪರ್ಯಾಯವಾಗಿ (ಅಥವಾ ಬಹುಶಃ ಉತ್ತಮವಾಗಿ ಹೇಳುವುದಾದರೆ, ಸಿಮ್ಯುಲೇಶನ್‌ಗೆ ಹೆಚ್ಚುವರಿಯಾಗಿ) FPGA ವಿನ್ಯಾಸಕರು ಸಾಧನದೊಳಗಿನ ಪ್ರಮುಖ ಸಂಕೇತಗಳನ್ನು ವೀಕ್ಷಿಸಲು ಮತ್ತು ನಿಯಂತ್ರಿಸಲು FPGA ವಿನ್ಯಾಸಕ್ಕೆ ಡೀಬಗ್ ಹಾರ್ಡ್‌ವೇರ್ ಅನ್ನು ಸೇರಿಸಬಹುದು ಎಂದು ಕಂಡುಕೊಂಡರು. ಈ ತಂತ್ರಗಳು ಮೂಲತಃ ಆಡ್-ಹಾಕ್ ವಿಧಾನಗಳಾಗಿ ಅಭಿವೃದ್ಧಿಪಡಿಸಲ್ಪಟ್ಟವು, ಆದರೆ ಕ್ರಮೇಣ ಪ್ರಮಾಣಿತ ಹಾರ್ಡ್‌ವೇರ್ ಡೀಬಗ್ ತಂತ್ರವಾಗಿ ಅಭಿವೃದ್ಧಿಗೊಂಡಿವೆ. ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯಗಳ ಈ ಬಳಕೆಯು ಗಮನಾರ್ಹ ಪ್ರಯೋಜನವನ್ನು ನೀಡುತ್ತದೆ.tagFPGA-ಆಧಾರಿತ ವಿನ್ಯಾಸಗಳಿಗಾಗಿ es ಮತ್ತು ಮುಂದಿನ ವಿಭಾಗವು ಮೂರು ಸಾಮಾನ್ಯ ತಂತ್ರಗಳು ಮತ್ತು ಅವುಗಳ ವಿವಿಧ ಅನುಕೂಲಗಳನ್ನು ಅನ್ವೇಷಿಸುತ್ತದೆ.tagಎಸ್ ಮತ್ತು ನಿರಾಕರಣೆtages.
FPGA ಗಳಿಗೆ ಸಾಮಾನ್ಯ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ವಿಧಾನಗಳು
FPGA ಗಳಲ್ಲಿ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಸಾಮಾನ್ಯ ತಂತ್ರಗಳು ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ, ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಉಪಕರಣಗಳು ಅಥವಾ FPGA ಬಟ್ಟೆಯೊಳಗೆ ಎಂಬೆಡೆಡ್ ಮಾಡಲಾದ ಮೀಸಲಾದ ಸಿಗ್ನಲ್ ಪ್ರೋಬ್ ಹಾರ್ಡ್‌ವೇರ್ ಅನ್ನು ಬಳಸುತ್ತವೆ. ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕವನ್ನು ಸಾಮಾನ್ಯವಾಗಿ FPGA ಬಟ್ಟೆಯನ್ನು ಬಳಸಿ ಕಾರ್ಯಗತಗೊಳಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ವಿನ್ಯಾಸಕ್ಕೆ ಸೇರಿಸಲಾಗುತ್ತದೆ. JTAG ವಿಶ್ಲೇಷಕವನ್ನು ಪ್ರವೇಶಿಸಲು ಪೋರ್ಟ್ ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ ಮತ್ತು ಸೆರೆಹಿಡಿಯಲಾದ ಡೇಟಾವನ್ನು ಪಿಸಿಯಲ್ಲಿ ಪ್ರದರ್ಶಿಸಬಹುದು. ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಉಪಕರಣಗಳನ್ನು ಬಳಸಿದಾಗ, ಪರೀಕ್ಷೆಯಲ್ಲಿರುವ FPGA ವಿನ್ಯಾಸವನ್ನು ಮಾರ್ಪಡಿಸಲಾಗುತ್ತದೆ ಇದರಿಂದ ಆಯ್ದ ಆಂತರಿಕ FPGA ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಔಟ್‌ಪುಟ್ ಪಿನ್‌ಗಳಿಗೆ ರವಾನಿಸಲಾಗುತ್ತದೆ. ನಂತರ ಈ ಪಿನ್‌ಗಳನ್ನು ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಉಪಕರಣಗಳ ಮೂಲಕ ಗಮನಿಸಬಹುದು. ಮೀಸಲಾದ ಸಿಗ್ನಲ್ ಪ್ರೋಬ್ ಹಾರ್ಡ್‌ವೇರ್ ಅನ್ನು ಬಳಸಿದಾಗ, ವ್ಯಾಪಕ ಶ್ರೇಣಿಯ ಆಂತರಿಕ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ನೈಜ ಸಮಯದಲ್ಲಿ ಓದಬಹುದು. ಕೆಲವು ಪ್ರೋಬ್ ಅನುಷ್ಠಾನಗಳನ್ನು ನೋಂದಣಿ ಅಥವಾ ಮೆಮೊರಿ ಸ್ಥಳಗಳಿಗೆ ಬರೆಯಲು ಸಹ ಬಳಸಬಹುದು, ಇದನ್ನು ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಮತ್ತಷ್ಟು ಹೆಚ್ಚಿಸುತ್ತದೆ. ಅಡ್ವಾನ್‌ನಲ್ಲಿ ಹೆಚ್ಚು ವಿವರವಾಗಿ ನೋಡೋಣ.tagಎಸ್ ಮತ್ತು ನಿರಾಕರಣೆtagಈ ಪ್ರತಿಯೊಂದು ತಂತ್ರಗಳ ಬಗ್ಗೆ ಮತ್ತು ನಂತರ ಒಬ್ಬ ಮಾಜಿ ನೋಡಿampಈ ವಿಭಿನ್ನ ವಿಧಾನಗಳು ಒಟ್ಟಾರೆ ಡೀಬಗ್ ಮಾಡುವ ಸಮಯದ ಮೇಲೆ ಹೇಗೆ ಪರಿಣಾಮ ಬೀರುತ್ತವೆ ಎಂಬುದನ್ನು ನೋಡಲು le ವಿನ್ಯಾಸ.
ಇನ್-ಸರ್ಕ್ಯೂಟ್ FPGA ಡೀಬಗ್-ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ
ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕದ ಪರಿಕಲ್ಪನೆಯು, FPGA ಗಳನ್ನು ಮೊದಲು ಬಳಸಿದಾಗ ವಿನ್ಯಾಸಕರು ಜಾರಿಗೆ ತಂದ ಆಡ್-ಹಾಕ್ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಮಾಡುವ ಸಾಮರ್ಥ್ಯಗಳ ನೇರ ಪರಿಣಾಮವಾಗಿದೆ. ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕಗಳು ಹೊಸ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಸೇರಿಸಿದವು ಮತ್ತು ವಿನ್ಯಾಸಕರು ತಮ್ಮದೇ ಆದ ವಿಶ್ಲೇಷಕವನ್ನು ಅಭಿವೃದ್ಧಿಪಡಿಸುವ ಅಗತ್ಯವನ್ನು ತೆಗೆದುಹಾಕಿದವು. ಹೆಚ್ಚಿನ FPGA ಗಳು ಈ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ನೀಡುತ್ತವೆ ಮತ್ತು ಮೂರನೇ ವ್ಯಕ್ತಿಗಳು ಪ್ರಮಾಣಿತ ವಿಶ್ಲೇಷಕಗಳನ್ನು ನೀಡುತ್ತವೆ (ಸಿನಾಪ್ಸಿಸ್‌ನಿಂದ ಐಡೆಂಟಿಫೈ®, ಒಂದು ಜನಪ್ರಿಯ ಉದಾಹರಣೆಯಾಗಿದೆ)ample) ಉತ್ಪಾದಕತೆಯನ್ನು ಮತ್ತಷ್ಟು ಸುಧಾರಿಸಲು ಉನ್ನತ ಮಟ್ಟದ ಪರಿಕರಗಳೊಂದಿಗೆ ಸುಲಭವಾಗಿ ಇಂಟರ್ಫೇಸ್ ಮಾಡಬಹುದು.
ಚಿತ್ರ 2 ರಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ, FPGA ಫ್ಯಾಬ್ರಿಕ್ ಮತ್ತು ಎಂಬೆಡೆಡ್ ಮೆಮೊರಿ ಬ್ಲಾಕ್‌ಗಳನ್ನು ಟ್ರೇಸ್ ಬಫರ್‌ಗಳಾಗಿ ಬಳಸಿಕೊಂಡು ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ ಕಾರ್ಯವನ್ನು ವಿನ್ಯಾಸದಲ್ಲಿ ಸೇರಿಸಲಾಗುತ್ತದೆ. ಸಂಕೀರ್ಣ ಸಿಗ್ನಲ್ ಸಂವಹನಗಳನ್ನು ಸುಲಭವಾಗಿ ಆಯ್ಕೆ ಮಾಡಬಹುದು ಮತ್ತು ಸೆರೆಹಿಡಿಯಬಹುದು ಎಂದು ಟ್ರಿಗ್ಗರಿಂಗ್ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಸಹ ರಚಿಸಲಾಗಿದೆ. ನಿಯಂತ್ರಣ ಮತ್ತು ಡೇಟಾ ವರ್ಗಾವಣೆಗಾಗಿ ವಿಶ್ಲೇಷಕಕ್ಕೆ ಪ್ರವೇಶವನ್ನು ಸಾಮಾನ್ಯವಾಗಿ ಪ್ರಮಾಣಿತ J ಮೂಲಕ ಮಾಡಲಾಗುತ್ತದೆ.TAG ಇಂಟರ್ಫೇಸ್ ಅವಶ್ಯಕತೆಗಳನ್ನು ಸರಳಗೊಳಿಸಲು ಪೋರ್ಟ್. ಸೆರೆಹಿಡಿಯಲಾದ ಡೇಟಾವನ್ನು ಸಾಮಾನ್ಯವನ್ನು ಬಳಸಿಕೊಂಡು ಪಿಸಿಯಲ್ಲಿ ಪ್ರದರ್ಶಿಸಬಹುದು viewing ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ ಮತ್ತು ಸಾಮಾನ್ಯವಾಗಿ ಲಾಜಿಕ್ ಸಿಮ್ಯುಲೇಟರ್ ತರಂಗ ರೂಪದ ಔಟ್‌ಪುಟ್ ಅನ್ನು ಪ್ರತಿಬಿಂಬಿಸುತ್ತದೆ viewಶೈಲಿ.
ಅಡ್ವಾನ್tagಈ ವಿಧಾನದ ಉದ್ದೇಶವೆಂದರೆ ಯಾವುದೇ ಹೆಚ್ಚುವರಿ FPGA I/O ಪಿನ್‌ಗಳನ್ನು ಬಳಸಲಾಗುವುದಿಲ್ಲ, ಕೇವಲ ಪ್ರಮಾಣಿತ J ಪಿನ್‌ಗಳನ್ನು ಮಾತ್ರ ಬಳಸಬೇಕು.TAG ಸಂಕೇತಗಳು. ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ ಐಪಿ ಕೋರ್‌ಗಳು ಸಾಮಾನ್ಯವಾಗಿ ತುಲನಾತ್ಮಕವಾಗಿ ಅಗ್ಗವಾಗಿರುತ್ತವೆ ಮತ್ತು ಕೆಲವು ಸಂದರ್ಭಗಳಲ್ಲಿ ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ FPGA ಸಂಶ್ಲೇಷಣೆ ಅಥವಾ ಸಿಮ್ಯುಲೇಶನ್ ಪರಿಕರಗಳಿಗೆ ಒಂದು ಆಯ್ಕೆಯಾಗಿರಬಹುದು. ಕೆಲವು ಸಂದರ್ಭಗಳಲ್ಲಿ, ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕವು ಹೆಚ್ಚು ಅನುಕೂಲಕರವಾಗಿದ್ದರೆ, ಬಳಕೆಯಾಗದ I/O ಗಳಲ್ಲಿ ಹೆಚ್ಚುವರಿ ಔಟ್‌ಪುಟ್‌ಗಳನ್ನು ಸಹ ಒದಗಿಸಬಹುದು. ಒಂದು ಅನಾನುಕೂಲವೆಂದರೆtagಈ ವಿಧಾನಕ್ಕೆ ಒಂದು ಕಾರಣವೆಂದರೆ ಹೆಚ್ಚಿನ ಪ್ರಮಾಣದ FPGA ಸಂಪನ್ಮೂಲಗಳು ಬೇಕಾಗುತ್ತವೆ. ನಿರ್ದಿಷ್ಟವಾಗಿ ಹೇಳುವುದಾದರೆ, ಟ್ರೇಸ್ ಬಫರ್‌ಗಳನ್ನು ಬಳಸಿದರೆ ಇದು ಲಭ್ಯವಿರುವ ಬ್ಲಾಕ್ ಮೆಮೊರಿಗಳ ಸಂಖ್ಯೆಯನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ. ವಿಶಾಲ ಬಫರ್ ಅಗತ್ಯವಿದ್ದರೆ ಇದು ಮೆಮೊರಿ ಆಳಕ್ಕೆ ವಿರುದ್ಧವಾದ ವಿನಿಮಯವೂ ಆಗಿರುತ್ತದೆ (ಏಕೆಂದರೆ ವಿಶಾಲವಾದ ಮೆಮೊರಿಯ ಬಳಕೆಯು ಆಳವಿಲ್ಲದ ಮೆಮೊರಿ ಆಳಕ್ಕೆ ಕಾರಣವಾಗುತ್ತದೆ) - ಒಂದು ದೊಡ್ಡ ಅನಾನುಕೂಲತೆ.tagಇ ಸಣ್ಣ ಸಾಧನಗಳನ್ನು ಬಳಸುವಾಗ. ಬಹುಶಃ ಈ ತಂತ್ರದ ದೊಡ್ಡ ನ್ಯೂನತೆಯೆಂದರೆ, ಪ್ರತಿ ಬಾರಿ ಪ್ರೋಬ್ ಪ್ಲೇಸ್‌ಮೆಂಟ್‌ಗೆ ಹೊಂದಾಣಿಕೆ ಮಾಡಿದಾಗ, ವಿನ್ಯಾಸವನ್ನು ಮರುಸಂಕಲಿಸುವುದು ಮತ್ತು ಮರು ಪ್ರೋಗ್ರಾಮ್ ಮಾಡುವುದು ಅಗತ್ಯವಾಗಿರುತ್ತದೆ. ದೊಡ್ಡ ಸಾಧನವನ್ನು ಬಳಸುವಾಗ ಈ ಪ್ರಕ್ರಿಯೆಯು ಗಮನಾರ್ಹ ಸಮಯವನ್ನು ತೆಗೆದುಕೊಳ್ಳಬಹುದು. ಸಿಗ್ನಲ್ ಪ್ರೋಬ್‌ಗಳನ್ನು ವಿನ್ಯಾಸದಲ್ಲಿ ಇರಿಸುವ ವಿಧಾನದಿಂದಾಗಿ ಸಿಗ್ನಲ್ ಟೈಮಿಂಗ್ ಸಂಬಂಧಗಳನ್ನು ಪರಸ್ಪರ ಸಂಬಂಧಿಸುವುದು ಕಷ್ಟಕರವಾಗಿರುತ್ತದೆ. ಹೆಚ್ಚುವರಿಯಾಗಿ, ಸಿಗ್ನಲ್ ಪ್ರೋಬ್‌ಗಳ ನಡುವಿನ ವಿಳಂಬಗಳು ಸ್ಥಿರವಾಗಿರುವುದಿಲ್ಲ ಮತ್ತು ಆದ್ದರಿಂದ ಸಮಯ ಸಂಬಂಧಗಳನ್ನು ಹೋಲಿಸುವುದು ಕಷ್ಟ. ವಿಭಿನ್ನ ಸಮಯ ಡೊಮೇನ್‌ಗಳಿಂದ ಅಸಮಕಾಲಿಕ ಸಿಗ್ನಲ್‌ಗಳು ಅಥವಾ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಹೋಲಿಸುವಾಗ ಇದು ಒಂದು ನಿರ್ದಿಷ್ಟ ತೊಂದರೆಯಾಗಿದೆ.
ಇನ್-ಸರ್ಕ್ಯೂಟ್ FPGA ಡೀಬಗ್ - ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಸಲಕರಣೆ
ಸಿಸ್ಟಮ್ ಪರೀಕ್ಷೆಗೆ ಬಾಹ್ಯ ತರ್ಕ ವಿಶ್ಲೇಷಕವು ಈಗಾಗಲೇ ಲಭ್ಯವಿದ್ದಾಗ, ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಸಲಕರಣೆಗಳ ಜೊತೆಗೆ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಕೋಡ್ ಅನ್ನು ಬಳಸುವುದು ನೈಸರ್ಗಿಕ ಬೆಳವಣಿಗೆಯಾಗಿತ್ತು. ಚಿತ್ರ 3 ರಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ, ಆಂತರಿಕ ಪರೀಕ್ಷಾ ಸಂಕೇತಗಳನ್ನು ಗುರುತಿಸಲು ಮತ್ತು ಆಯ್ಕೆ ಮಾಡಲು ಮತ್ತು ಅವುಗಳನ್ನು FPGA I/Os ಗೆ ಅನ್ವಯಿಸಲು ಕೆಲವು ಸರಳ ಡೀಬಗ್ ಕೋಡ್ ಅನ್ನು ರಚಿಸುವ ಮೂಲಕ, ವಿಶ್ಲೇಷಕಗಳ ಸುಧಾರಿತ ಸಾಮರ್ಥ್ಯಗಳನ್ನು (ದೊಡ್ಡ ಟ್ರೇಸ್ ಬಫರ್‌ಗಳು, ಸಂಕೀರ್ಣ ಟ್ರಿಗ್ಗರಿಂಗ್ ಅನುಕ್ರಮಗಳು ಮತ್ತು ಬಹು) ಬಳಸಿಕೊಳ್ಳಲು ಸಾಧ್ಯವಾಯಿತು. view(ing ಆಯ್ಕೆಗಳು) ಸರಳ ಆದರೆ ಶಕ್ತಿಯುತವಾದ ಡೀಬಗ್ ಪರಿಸರಗಳನ್ನು ರಚಿಸಲು. ಮುಂದುವರಿದ ಟ್ರಿಗ್ಗರಿಂಗ್ ಆಯ್ಕೆಗಳಿಗಾಗಿ ಹೆಚ್ಚು ಸಂಕೀರ್ಣವಾದ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಸಾಮರ್ಥ್ಯಗಳು ಅಗತ್ಯವಿರುವ ಔಟ್‌ಪುಟ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಬಹುದು. ಉದಾಹರಣೆಗೆampಆದ್ದರಿಂದ, ಬಾಹ್ಯ ಪಿನ್‌ಗಳು ಅಗತ್ಯವಿದ್ದರೆ ಅಗಲವಾದ ಬಸ್‌ನಲ್ಲಿ ನಿರ್ದಿಷ್ಟ ವಿಳಾಸಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡುವುದು ನಿಷಿದ್ಧವಾಗಬಹುದು.
ಆಂತರಿಕ FPGA ತರ್ಕವನ್ನು ಬಳಸುವುದರಿಂದ I/O ಅವಶ್ಯಕತೆಗಳು ನಾಟಕೀಯವಾಗಿ ಕಡಿಮೆಯಾಗುತ್ತವೆ ಮತ್ತು ಹೆಚ್ಚು ಸಂಕೀರ್ಣ ಸಮಸ್ಯೆಗಳನ್ನು ಡೀಬಗ್ ಮಾಡಲು ನಿರ್ದಿಷ್ಟ ವಿಳಾಸ ಮಾದರಿಗಳನ್ನು (ಬಹುಶಃ ಕರೆ ಮತ್ತು ರಿಟರ್ನ್ ಅನುಕ್ರಮ) ಸಹ ಹುಡುಕಬಹುದು. ಸಾಮಾನ್ಯ ಬಳಕೆದಾರ ಇಂಟರ್ಫೇಸ್ ಲಭ್ಯವಿದ್ದರೆ, ಇದು ಕಲಿಕೆಯ ರೇಖೆಯನ್ನು ಸರಳಗೊಳಿಸುತ್ತದೆ ಮತ್ತು ಉತ್ಪಾದಕತೆಯನ್ನು ಸುಧಾರಿಸುತ್ತದೆ.
ಅಡ್ವಾನ್tagಈ ವಿಧಾನದ ಮುಖ್ಯ ಉದ್ದೇಶವೆಂದರೆ ಅದು ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಸಲಕರಣೆಗಳ ವೆಚ್ಚವನ್ನು ಬಳಸಿಕೊಳ್ಳುತ್ತದೆ ಮತ್ತು ಹೀಗಾಗಿ ಯಾವುದೇ ಹೆಚ್ಚುವರಿ ಉಪಕರಣ ವೆಚ್ಚವಿರುವುದಿಲ್ಲ. ಕೆಲವು ಡೀಬಗ್ ಸರ್ಕ್ಯೂಟ್ ಐಪಿ ಕೋರ್‌ಗಳು ಉಪಕರಣ ತಯಾರಕರು ಅಥವಾ FPGA ತಯಾರಕರಿಂದ ಲಭ್ಯವಿದೆ, ಮತ್ತು ಅವು ತುಂಬಾ ಕಡಿಮೆ ವೆಚ್ಚದಲ್ಲಿರಬಹುದು ಅಥವಾ ಉಚಿತವೂ ಆಗಿರಬಹುದು. ಸಿಗ್ನಲ್ ಆಯ್ಕೆ ತರ್ಕವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಅಗತ್ಯವಿರುವ FPGA ಸಂಪನ್ಮೂಲಗಳ ಪ್ರಮಾಣವು ತುಂಬಾ ಚಿಕ್ಕದಾಗಿದೆ ಮತ್ತು ಟ್ರೇಸ್ ಕಾರ್ಯವನ್ನು ಬಾಹ್ಯ ತರ್ಕ ವಿಶ್ಲೇಷಕವನ್ನು ಬಳಸಿಕೊಂಡು ಮಾಡಲಾಗಿರುವುದರಿಂದ, ಯಾವುದೇ ಬ್ಲಾಕ್ ಮೆಮೊರಿಗಳು ಅಗತ್ಯವಿಲ್ಲ. ಆಯ್ಕೆ ತರ್ಕವು ಅಗ್ಗವಾಗಿರುವುದರಿಂದ, ವಿಶಾಲ ಪ್ರಚೋದನೆಯೊಂದಿಗೆ ಹೆಚ್ಚಿನ ಸಂಖ್ಯೆಯ ಚಾನಲ್‌ಗಳನ್ನು ಸಹ ಬೆಂಬಲಿಸಬಹುದು. ತರ್ಕ ವಿಶ್ಲೇಷಕವು ಟೈಮಿಂಗ್ ಮೋಡ್ ಮತ್ತು ಸ್ಟೇಟ್ ಮೋಡ್ ಎರಡರಲ್ಲೂ ಕಾರ್ಯನಿರ್ವಹಿಸಬಹುದು, ಇದು ಕೆಲವು ಸಮಯದ ಸಮಸ್ಯೆಗಳನ್ನು ಪ್ರತ್ಯೇಕಿಸಲು ಸಹಾಯ ಮಾಡುತ್ತದೆ.
ದಿಸದ್ವಾನ್tagಈ ವಿಧಾನದ ಕೆಲವು ಅನಾನುಕೂಲವೆಂದರೆ, ಯೋಜನೆಗೆ ಈಗಾಗಲೇ ಒಂದನ್ನು ನಿಯೋಜಿಸದಿದ್ದರೆ, ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕವನ್ನು ಖರೀದಿಸುವ ಅಗತ್ಯವನ್ನು ಒಳಗೊಂಡಿರಬಹುದು.tagಅನೇಕ ಸಂದರ್ಭಗಳಲ್ಲಿ ಈ ವಿಧಾನವನ್ನು ನಿರುತ್ಸಾಹಗೊಳಿಸಲು ಇ ಸಾಕಾಗಬಹುದು. ಆದಾಗ್ಯೂ, ಪ್ರದರ್ಶನಕ್ಕಾಗಿ ಪಿಸಿ ಅಥವಾ ಟ್ಯಾಬ್ಲೆಟ್ ಅನ್ನು ಬಳಸುವ ಕೆಲವು ಕಡಿಮೆ-ವೆಚ್ಚದ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ ಆಯ್ಕೆಗಳು ಲಭ್ಯವಾಗುತ್ತಿವೆ ಎಂಬುದನ್ನು ಗಮನಿಸಿ, ಸರಳ ಡೀಬಗ್ ಅವಶ್ಯಕತೆಗಳಿಗೆ ಈ ಆಯ್ಕೆಯು ಹೆಚ್ಚು ವೆಚ್ಚ-ಪರಿಣಾಮಕಾರಿಯಾಗಿದೆ.
ಸೇವಿಸಲಾದ FPGA ಪಿನ್‌ಗಳ ಸಂಖ್ಯೆಯು ಮತ್ತೊಂದು ಅನಾನುಕೂಲವಾಗಬಹುದು.tagಮತ್ತು ಅಗಲವಾದ ಬಸ್‌ಗಳನ್ನು ಗಮನಿಸಬೇಕಾದರೆ, ಬೋರ್ಡ್ ವಿನ್ಯಾಸ ಮತ್ತು ಡೀಬಗ್ ಕನೆಕ್ಟರ್‌ಗಳ ಸೇರ್ಪಡೆಗೆ ಗಮನಾರ್ಹ ಯೋಜನೆ ಅಗತ್ಯವಿದೆ. ಈ ಅವಶ್ಯಕತೆಯು ವಿನ್ಯಾಸ ಹಂತದ ಆರಂಭದಲ್ಲಿ ಮತ್ತು ಮತ್ತೊಂದು ಅನಗತ್ಯ ಸಂಕೀರ್ಣತೆಯನ್ನು ಊಹಿಸಲು ಹೆಚ್ಚಿನ ಸಮಯ ಕಷ್ಟಕರವಾಗಿರುತ್ತದೆ. ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ ವಿಧಾನದಂತೆಯೇ, ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ತಂತ್ರವು ಪ್ರತಿ ಹೊಸ ಪ್ರಯೋಗದ ಅಗತ್ಯವಿದ್ದಾಗ ವಿನ್ಯಾಸದ ಮರುಸಂಕಲನ ಮತ್ತು ಮರು ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಅನ್ನು ಬಯಸುತ್ತದೆ.
ಸಾಮಾನ್ಯ ಅನಾನುಕೂಲತೆtagಈ ಎರಡು ತಂತ್ರಗಳಲ್ಲಿ - ಆನ್-ಚಿಪ್ ಸಂಪನ್ಮೂಲಗಳ ಬಳಕೆ (ಇದು ವಿನ್ಯಾಸದ ಸಮಯದ ಕಾರ್ಯಕ್ಷಮತೆಯ ಮೇಲೆ ಪರಿಣಾಮ ಬೀರಬಹುದು ಮತ್ತು ಹೆಚ್ಚುವರಿ ಡೀಬಗ್ ಮಾಡುವ ಅವಶ್ಯಕತೆಗಳನ್ನು ರಚಿಸಬಹುದು), ವಿನ್ಯಾಸವನ್ನು ಮರುಸಂಕಲಿಸುವ ಮತ್ತು ಮರು ಪ್ರೋಗ್ರಾಮ್ ಮಾಡುವ ಅಗತ್ಯತೆ (ಇದು ಡೀಬಗ್ ವೇಳಾಪಟ್ಟಿಗೆ ಗಂಟೆಗಳು ಅಥವಾ ದಿನಗಳನ್ನು ಸೇರಿಸಬಹುದು), ಸಂಭವನೀಯ ಪರೀಕ್ಷಾ ಸನ್ನಿವೇಶಗಳನ್ನು ಗುರುತಿಸಲು ಅಗತ್ಯವಿರುವ ಅಪ್-ಫ್ರಂಟ್ ಯೋಜನೆ ಮತ್ತು ಹೆಚ್ಚುವರಿ ಚಿಪ್ I/O ಸಂಪನ್ಮೂಲಗಳ ಬಳಕೆಯು ಈ ನ್ಯೂನತೆಗಳಿಲ್ಲದ ವಿಧಾನದ ಅಗತ್ಯವನ್ನು ಸೃಷ್ಟಿಸಿತು. ಒಂದು ಪ್ರತಿಕ್ರಿಯೆಯೆಂದರೆ ಕೆಲವು ಸಾಧನಗಳಲ್ಲಿ FPGA ಬಟ್ಟೆಗೆ ಮೀಸಲಾದ ಡೀಬಗ್ ತರ್ಕವನ್ನು ಸೇರಿಸುವುದು. ಹಾರ್ಡ್‌ವೇರ್ ಪ್ರೋಬ್‌ಗಳನ್ನು ಬಳಸಿಕೊಂಡು ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಫಲಿತಾಂಶವಾಗಿತ್ತು.
ಇನ್-ಸರ್ಕ್ಯೂಟ್ FPGA ಡೀಬಗ್ - ಹಾರ್ಡ್‌ವೇರ್ ಪ್ರೋಬ್‌ಗಳು
ಹಾರ್ಡ್‌ವೇರ್ ಪ್ರೋಬ್‌ಗಳ ಬಳಕೆಯು FPGA ಗಳಿಗೆ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ತಂತ್ರಗಳನ್ನು ನಾಟಕೀಯವಾಗಿ ಸರಳಗೊಳಿಸುತ್ತದೆ. SmartFusion2®SoC FPGA ಮತ್ತು IGLOO®2 FPGA ಸಾಧನಗಳಲ್ಲಿ ಲೈವ್ ಪ್ರೋಬ್ ವೈಶಿಷ್ಟ್ಯವಾಗಿ ಅಳವಡಿಸಲಾದ ಈ ತಂತ್ರವು, ಯಾವುದೇ ಲಾಜಿಕ್ ಎಲಿಮೆಂಟ್ ರಿಜಿಸ್ಟರ್ ಬಿಟ್‌ನ ಔಟ್‌ಪುಟ್ ಅನ್ನು ವೀಕ್ಷಿಸಲು FPGA ಫ್ಯಾಬ್ರಿಕ್‌ಗೆ ಮೀಸಲಾದ ಪ್ರೋಬ್ ಲೈನ್‌ಗಳನ್ನು ಸೇರಿಸುತ್ತದೆ. ಚಿತ್ರ 4 ರಲ್ಲಿನ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ, ಹಾರ್ಡ್‌ವೇರ್ ಪ್ರೋಬ್‌ಗಳು ಎರಡು ಪ್ರೋಬ್ ಚಾನೆಲ್‌ಗಳು A ಮತ್ತು B ನಲ್ಲಿ ಲಭ್ಯವಿದೆ.
ಆಯ್ದ ರಿಜಿಸ್ಟರ್ ಔಟ್‌ಪುಟ್‌ಗಳು (ಪ್ರೋಬ್ ಪಾಯಿಂಟ್‌ಗಳು), ಚಿತ್ರದ ಕೆಳಭಾಗದಲ್ಲಿ ಪಡೆದಿರುವಂತೆ, ಎರಡು ಪ್ರೋಬ್ ಚಾನಲ್‌ಗಳ ಮೇಲೆ ರೂಟ್ ಮಾಡಲಾಗುತ್ತದೆ ಮತ್ತು ಆಯ್ಕೆ ಮಾಡಿದರೆ A ಅಥವಾ B ಚಾನಲ್‌ಗೆ ಅನ್ವಯಿಸಬಹುದು. ಈ ನೈಜ-ಸಮಯದ ಚಾನಲ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ನಂತರ ಸಾಧನದಲ್ಲಿರುವ ಮೀಸಲಾದ ಪ್ರೋಬ್ A ಮತ್ತು ಪ್ರೋಬ್ B ಪಿನ್‌ಗಳಿಗೆ ಕಳುಹಿಸಬಹುದು. ಪ್ರೋಬ್ A ಮತ್ತು ಪ್ರೋಬ್ B ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಆಂತರಿಕವಾಗಿ ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕಕ್ಕೆ ರೂಟ್ ಮಾಡಬಹುದು.
ಪ್ರೋಬ್ ಪಿನ್‌ಗಳ ಸಮಯದ ಗುಣಲಕ್ಷಣಗಳು ನಿಯಮಿತವಾಗಿರುತ್ತವೆ ಮತ್ತು ಒಂದು ಪ್ರೋಬ್ ಪಾಯಿಂಟ್‌ನಿಂದ ಇನ್ನೊಂದಕ್ಕೆ ಅತ್ಯಲ್ಪ ವಿಚಲನವನ್ನು ಹೊಂದಿರುತ್ತವೆ ಎಂಬುದನ್ನು ಗಮನಿಸಿ, ಇದು ನೈಜ-ಸಮಯದ ಸಂಕೇತಗಳ ಸಮಯದ ಗುಣಲಕ್ಷಣಗಳನ್ನು ಹೋಲಿಸಲು ಹೆಚ್ಚು ಸುಲಭಗೊಳಿಸುತ್ತದೆ. ಡೇಟಾವನ್ನು 100MHz ವರೆಗೆ ಸೆರೆಹಿಡಿಯಬಹುದು, ಇದು ಹೆಚ್ಚಿನ ಗುರಿ ವಿನ್ಯಾಸಗಳಿಗೆ ಸೂಕ್ತವಾಗಿದೆ.
ಬಹುಶಃ ಅತ್ಯಂತ ಮುಖ್ಯವಾಗಿ ಪ್ರೋಬ್ ಪಾಯಿಂಟ್ ಸ್ಥಳಗಳನ್ನು, ಕಾರ್ಯಗತಗೊಳಿಸಿದ ವಿನ್ಯಾಸದ ಭಾಗವಾಗಿ ಆಯ್ಕೆ ಮಾಡದ ಕಾರಣ (ವಿನ್ಯಾಸವು FPGA ನಲ್ಲಿ ಚಾಲನೆಯಲ್ಲಿರುವಾಗ ಅವುಗಳನ್ನು ಮೀಸಲಾದ ಹಾರ್ಡ್‌ವೇರ್ ಮೂಲಕ ಆಯ್ಕೆ ಮಾಡಲಾಗುತ್ತದೆ), ಆಯ್ಕೆ ಡೇಟಾವನ್ನು ಸಾಧನಕ್ಕೆ ಕಳುಹಿಸುವ ಮೂಲಕ ತ್ವರಿತವಾಗಿ ಬದಲಾಯಿಸಬಹುದು. ಯಾವುದೇ ವಿನ್ಯಾಸ ಮರುಸಂಕಲನ ಮತ್ತು ಮರು ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಅಗತ್ಯವಿಲ್ಲ.
ಲೈವ್ ಪ್ರೋಬ್ ಸಾಮರ್ಥ್ಯದ ಬಳಕೆಯನ್ನು ಇನ್ನಷ್ಟು ಸರಳಗೊಳಿಸಲು, ಸಂಬಂಧಿತ ಡೀಬಗ್ ಸಾಫ್ಟ್‌ವೇರ್ ಉಪಕರಣವು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಚಿಸಲಾದ ಡೀಬಗ್ ಮೂಲಕ ಎಲ್ಲಾ ಪ್ರೋಬ್ ಸಿಗ್ನಲ್ ಸ್ಥಳಗಳಿಗೆ ಪ್ರವೇಶವನ್ನು ಹೊಂದಿರುತ್ತದೆ. fileಚಿತ್ರ 5 ರಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ, ಸಿಗ್ನಲ್ ಹೆಸರನ್ನು ಸಿಗ್ನಲ್ ಪಟ್ಟಿಯಿಂದ ಆಯ್ಕೆ ಮಾಡಬಹುದು ಮತ್ತು ಬಯಸಿದ ಚಾನಲ್‌ಗೆ ಅನ್ವಯಿಸಬಹುದು. ವಿನ್ಯಾಸವು ಚಾಲನೆಯಲ್ಲಿರುವಾಗಲೂ ಇದನ್ನು ಮಾಡಬಹುದು ಇದರಿಂದ ವಿನ್ಯಾಸದೊಳಗಿನ ತನಿಖಾ ಚಟುವಟಿಕೆಯು ಸುಗಮ ಮತ್ತು ಅತ್ಯಂತ ಪರಿಣಾಮಕಾರಿಯಾಗಿದೆ.
ಹಲವು ಸಂದರ್ಭಗಳಲ್ಲಿ, ಲೈವ್ ಪ್ರೋಬ್‌ನಂತಹ ಹಾರ್ಡ್‌ವೇರ್ ಪ್ರೋಬ್ ಸಾಮರ್ಥ್ಯವನ್ನು ಹಿಂದೆ ವಿವರಿಸಿದ ಎಂಬೆಡೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ ಮತ್ತು ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ತಂತ್ರಗಳ ಜೊತೆಯಲ್ಲಿ ಬಳಸಬಹುದು.
ಚಿತ್ರ 6 ರಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ, 'ಆನ್ ದಿ ಫ್ಲೈ' ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡುವ ಲೈವ್ ಪ್ರೋಬ್ ಸಾಮರ್ಥ್ಯವು ವಿನ್ಯಾಸವನ್ನು ಮರು ಕಂಪೈಲ್ ಮಾಡುವ ಅಗತ್ಯವಿಲ್ಲದೇ ವೀಕ್ಷಣೆಯಲ್ಲಿರುವ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ತ್ವರಿತವಾಗಿ ಮತ್ತು ಸುಲಭವಾಗಿ ಬದಲಾಯಿಸಲು ಸಾಧ್ಯವಾಗಿಸುತ್ತದೆ. ಮೀಸಲಾದ ಪ್ರೋಬ್ ಔಟ್‌ಪುಟ್ ಪಿನ್‌ಗಳ ಮೇಲಿನ ಬಲ ಭಾಗದಲ್ಲಿ ವಿವರಿಸಿದಂತೆ ಬಾಹ್ಯ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ ಅಥವಾ ಸ್ಕೋಪ್ ಪ್ರೋಬ್ಡ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಸುಲಭವಾಗಿ ವೀಕ್ಷಿಸಬಹುದು. ಪರ್ಯಾಯವಾಗಿ (ಅಥವಾ ಬಹುಶಃ ಹೆಚ್ಚುವರಿಯಾಗಿ) ಆಂತರಿಕ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕವನ್ನು (ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವ ILA ಐಡೆಂಟಿಫೈ ಬ್ಲಾಕ್) ಪ್ರೋಬ್ ಪಿನ್‌ಗಳನ್ನು ವೀಕ್ಷಿಸಲು ಬಳಸಬಹುದು. ಪ್ರೋಬ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ILA ಸೆರೆಹಿಡಿಯಬಹುದು ಮತ್ತು ತರಂಗರೂಪ ವಿಂಡೋದಲ್ಲಿ ಗಮನಿಸಬಹುದು. ಗುರಿ ವಿನ್ಯಾಸವನ್ನು ಮರು ಕಂಪೈಲ್ ಮಾಡುವ ಅಗತ್ಯವಿಲ್ಲದೆ ಪ್ರೋಬ್ ಸ್ಥಳಗಳನ್ನು ಬದಲಾಯಿಸಬಹುದು.
ಟ್ರಿಗ್ಗರಿಂಗ್ ಮತ್ತು ಟ್ರೇಸ್‌ಗಾಗಿ ಹೆಚ್ಚುವರಿ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಪ್ರೋಬ್ ಕಾರ್ಯವನ್ನು ಹೆಚ್ಚಿಸಲು ಬಳಸಬಹುದು, ಇದು ಸಂಕೀರ್ಣ ವಿನ್ಯಾಸ ಸಮಸ್ಯೆಗಳನ್ನು ಸಹ ಸುಲಭವಾಗಿ ಗುರುತಿಸಲು ಅನುವು ಮಾಡಿಕೊಡುತ್ತದೆ ಎಂಬುದನ್ನು ಗಮನಿಸಿ.
SmartFusion2 SoC FPGA ಮತ್ತು IGLOO2 FPGA ಸಾಧನಗಳಲ್ಲಿ ಹೆಚ್ಚುವರಿ ಹಾರ್ಡ್‌ವೇರ್ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯಗಳು ಸಹ ಲಭ್ಯವಿದೆ. ಈ ಸಾಮರ್ಥ್ಯಗಳಲ್ಲಿ ಒಂದಾದ ಆಕ್ಟಿವ್ ಪ್ರೋಬ್, ಯಾವುದೇ ಲಾಜಿಕ್ ಎಲಿಮೆಂಟ್ ರಿಜಿಸ್ಟರ್ ಬಿಟ್‌ಗೆ ಕ್ರಿಯಾತ್ಮಕವಾಗಿ ಮತ್ತು ಅಸಮಕಾಲಿಕವಾಗಿ ಓದಬಹುದು ಅಥವಾ ಬರೆಯಬಹುದು. ಒಂದೇ ಗಡಿಯಾರ ಚಕ್ರಕ್ಕೆ ಲಿಖಿತ ಮೌಲ್ಯವು ಮುಂದುವರಿಯುತ್ತದೆ ಆದ್ದರಿಂದ ಸಾಮಾನ್ಯ ಕಾರ್ಯಾಚರಣೆ ಮುಂದುವರಿಯಬಹುದು, ಇದು ಬಹಳ ಮೌಲ್ಯಯುತವಾದ ಡೀಬಗ್ ಮಾಡುವ ಸಾಧನವಾಗಿದೆ. ಆಂತರಿಕ ಸಿಗ್ನಲ್‌ನ ತ್ವರಿತ ವೀಕ್ಷಣೆಯನ್ನು ಬಯಸಿದರೆ (ಬಹುಶಃ ಅದು ಸಕ್ರಿಯವಾಗಿದೆಯೇ ಅಥವಾ ಬಯಸಿದ ಸ್ಥಿತಿಯಲ್ಲಿದೆಯೇ ಎಂದು ಪರಿಶೀಲಿಸಲು, ಮರುಹೊಂದಿಸುವ ಸಿಗ್ನಲ್‌ನಂತೆ), ಅಥವಾ ಪ್ರೋಬ್ ಪಾಯಿಂಟ್‌ಗೆ ಬರೆಯುವ ಮೂಲಕ ಲಾಜಿಕ್ ಕಾರ್ಯವನ್ನು ತ್ವರಿತವಾಗಿ ಪರೀಕ್ಷಿಸುವ ಅಗತ್ಯವಿದ್ದರೆ ಆಕ್ಟಿವ್ ಪ್ರೋಬ್ ನಿರ್ದಿಷ್ಟ ಆಸಕ್ತಿಯನ್ನು ಹೊಂದಿದೆ.
(ಬಹುಶಃ ನಿಯಂತ್ರಣ ಹರಿವಿನ ಸಮಸ್ಯೆಯನ್ನು ಪ್ರತ್ಯೇಕಿಸಲು ಇನ್‌ಪುಟ್ ಮೌಲ್ಯವನ್ನು ತ್ವರಿತವಾಗಿ ಹೊಂದಿಸುವ ಮೂಲಕ ಸ್ಥಿತಿ ಯಂತ್ರ ಪರಿವರ್ತನೆಯನ್ನು ಪ್ರಾರಂಭಿಸಲು).
ಮೈಕ್ರೋಸೆಮಿ ಒದಗಿಸಿದ ಮತ್ತೊಂದು ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯವೆಂದರೆ ಮೆಮೊರಿ ಡೀಬಗ್. ಈ ವೈಶಿಷ್ಟ್ಯವು ವಿನ್ಯಾಸಕಾರರಿಗೆ ಆಯ್ದ FPGA ಫ್ಯಾಬ್ರಿಕ್ SRAM ಬ್ಲಾಕ್ ಅನ್ನು ಕ್ರಿಯಾತ್ಮಕವಾಗಿ ಮತ್ತು ಅಸಮಕಾಲಿಕವಾಗಿ ಓದಲು ಅಥವಾ ಬರೆಯಲು ಅನುಮತಿಸುತ್ತದೆ. ಡೀಬಗ್ ಟೂಲ್‌ನ ಸ್ಕ್ರೀನ್‌ಶಾಟ್‌ನಲ್ಲಿ (ಚಿತ್ರ 7) ವಿವರಿಸಿದಂತೆ, ಮೆಮೊರಿ ಬ್ಲಾಕ್‌ಗಳ ಟ್ಯಾಬ್ ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿದಾಗ ಬಳಕೆದಾರರು ಓದಲು ಬಯಸಿದ ಮೆಮೊರಿಯನ್ನು ಆಯ್ಕೆ ಮಾಡಬಹುದು, ಮೆಮೊರಿಯ ಸ್ನ್ಯಾಪ್‌ಶಾಟ್ ಕ್ಯಾಪ್ಚರ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಬಹುದು, ಮೆಮೊರಿ ಮೌಲ್ಯಗಳನ್ನು ಮಾರ್ಪಡಿಸಬಹುದು ಮತ್ತು ನಂತರ ಸಾಧನಕ್ಕೆ ಮೌಲ್ಯಗಳನ್ನು ಬರೆಯಬಹುದು. ಕಂಪ್ಯೂಟೇಶನ್ ಆಧಾರಿತ ಸ್ಕ್ರ್ಯಾಚ್-ಪ್ಯಾಡ್‌ಗಾಗಿ ಸಂವಹನ ಪೋರ್ಟ್‌ಗಳಲ್ಲಿ ಬಳಸುವ ಡೇಟಾ ಬಫರ್‌ಗಳನ್ನು ಪರಿಶೀಲಿಸಲು ಅಥವಾ ಹೊಂದಿಸಲು ಅಥವಾ ಎಂಬೆಡೆಡ್ CPU ನಿಂದ ಕಾರ್ಯಗತಗೊಳಿಸಲಾದ ಕೋಡ್‌ಗಾಗಿ ಇದು ವಿಶೇಷವಾಗಿ ಉಪಯುಕ್ತವಾಗಿರುತ್ತದೆ. ಮೆಮೊರಿಗಳನ್ನು ತ್ವರಿತವಾಗಿ ಗಮನಿಸಬಹುದು ಮತ್ತು ನಿಯಂತ್ರಿಸಬಹುದಾದಾಗ ಸಂಕೀರ್ಣ ಡೇಟಾ ಅವಲಂಬಿತ ದೋಷಗಳನ್ನು ಡೀಬಗ್ ಮಾಡುವುದು ಗಮನಾರ್ಹವಾಗಿ ವೇಗವಾಗಿರುತ್ತದೆ ಮತ್ತು ಸುಲಭವಾಗಿರುತ್ತದೆ.
ವಿನ್ಯಾಸವನ್ನು ಡೀಬಗ್ ಮಾಡಿದ ನಂತರ, ಸೂಕ್ಷ್ಮ ಮಾಹಿತಿಯನ್ನು ರಕ್ಷಿಸಲು ಹಾರ್ಡ್‌ವೇರ್ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಆಫ್ ಮಾಡುವುದು ಅಪೇಕ್ಷಣೀಯವಾಗಿರುತ್ತದೆ. ಆಕ್ರಮಣಕಾರರು ನಿರ್ಣಾಯಕ ಮಾಹಿತಿಯನ್ನು ಓದಲು ಅಥವಾ ವ್ಯವಸ್ಥೆಯ ಸೂಕ್ಷ್ಮ ಭಾಗಗಳಿಗೆ ಸುಲಭ ಪ್ರವೇಶವನ್ನು ಅನುಮತಿಸುವ ಸಿಸ್ಟಮ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಬದಲಾಯಿಸಲು ಇದೇ ಸೌಲಭ್ಯಗಳನ್ನು ಬಳಸಬಹುದು. ಡೀಬಗ್ ಪೂರ್ಣಗೊಂಡ ನಂತರ ವಿನ್ಯಾಸಕರಿಗೆ ಸಾಧನವನ್ನು ಸುರಕ್ಷಿತಗೊಳಿಸಲು ಮೈಕ್ರೋಸೆಮಿ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಸೇರಿಸಿದೆ. ಉದಾಹರಣೆಗೆampನಂತರ, ಲೈವ್ ಪ್ರೋಬ್ ಮತ್ತು ಆಕ್ಟಿವ್ ಪ್ರೋಬ್‌ಗೆ ಪ್ರವೇಶವನ್ನು ಲಾಕ್ ಮಾಡಬಹುದು, ಇದರಿಂದಾಗಿ ದಾಳಿಯ ಸಂಭವನೀಯ ಸಾಧನವಾಗಿ ಕಾರ್ಯವನ್ನು ಸಂಪೂರ್ಣವಾಗಿ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಬಹುದು (ಇದು ಪ್ರೋಬ್ ಚಟುವಟಿಕೆಯು ಪೂರೈಕೆ ಪ್ರವಾಹದಲ್ಲಿ ಯಾವುದೇ ಮಾದರಿಗಳನ್ನು ರಚಿಸುವ ಸಾಧ್ಯತೆಯನ್ನು ಸಹ ತೆಗೆದುಹಾಕುತ್ತದೆ, ಇದನ್ನು ಪರೋಕ್ಷವಾಗಿ ಪ್ರೋಬ್ ಡೇಟಾವನ್ನು ಪ್ರಯತ್ನಿಸಲು ಮತ್ತು ವೀಕ್ಷಿಸಲು ಬಳಸಬಹುದು). ಪರ್ಯಾಯವಾಗಿ, ವಿನ್ಯಾಸದ ಆಯ್ದ ಭಾಗಗಳಿಗೆ ಪ್ರವೇಶವನ್ನು ಲಾಕ್ ಮಾಡಬಹುದು, ಇದರಿಂದಾಗಿ ಆ ವಿಭಾಗಗಳಿಗೆ ಮಾತ್ರ ಪ್ರವೇಶವನ್ನು ತಡೆಯಬಹುದು. ವಿನ್ಯಾಸದ ಒಂದು ಭಾಗ ಮಾತ್ರ ಸುರಕ್ಷಿತವಾಗಿರಬೇಕಾದರೆ ಮತ್ತು ಉಳಿದ ವಿನ್ಯಾಸವನ್ನು ಕ್ಷೇತ್ರ ಪರೀಕ್ಷೆ ಅಥವಾ ದೋಷ ವಿಶ್ಲೇಷಣೆಗೆ ಪ್ರವೇಶಿಸಲು ಸಾಧ್ಯವಾಗುವಂತೆ ಇದು ಅನುಕೂಲಕರವಾಗಿರುತ್ತದೆ.
ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಹೋಲಿಕೆ ಚಾರ್ಟ್
ಈಗ ವಿವರವಾದ ಪುನರಾವರ್ತನೆview ಮೂರು ಪ್ರಮುಖ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಹಾರ್ಡ್‌ವೇರ್ ಡೀಬಗ್ ತಂತ್ರಗಳಲ್ಲಿ, ಚಿತ್ರ 8 ರಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ, ವಿವಿಧ ಅನುಕೂಲಗಳನ್ನು ವಿವರಿಸುವ ಸಾರಾಂಶ ಚಾರ್ಟ್ ಅನ್ನು ರಚಿಸಲಾಗಿದೆ.tagಎಸ್ ಮತ್ತು ನಿರಾಕರಣೆtagಪ್ರತಿಯೊಂದು ವಿಧಾನದ es. ಕೆಲವು ತಂತ್ರಗಳನ್ನು ಸಂಯೋಗದೊಂದಿಗೆ ಬಳಸಬಹುದು ಎಂಬುದನ್ನು ನೆನಪಿನಲ್ಲಿಟ್ಟುಕೊಳ್ಳುವುದು (ಲೈವ್ ಪ್ರೋಬ್ ಮತ್ತು ಇಂಟರ್ನಲ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ (ILA), ಉದಾಹರಣೆಗೆ ಸಿನಾಪ್ಸಿಸ್ ಐಡೆಂಟಿಫೈ, ಉದಾಹರಣೆಗೆample), ನಾವು ಪ್ರತಿಯೊಂದು ತಂತ್ರದ ಪ್ರಮುಖ ಸಾಮರ್ಥ್ಯ ಮತ್ತು ದೌರ್ಬಲ್ಯಗಳನ್ನು ನೋಡಬಹುದು. ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಹಾರ್ಡ್‌ವೇರ್ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯಗಳ ಸಂಗ್ರಹ (ಲೈವ್ ಪ್ರೋಬ್, ಆಕ್ಟಿವ್ ಪ್ರೋಬ್ ಮತ್ತು ಮೆಮೊರಿ ಡೀಬಗ್ - ಒಟ್ಟಾರೆಯಾಗಿ ಸ್ಮಾರ್ಟ್‌ಡೀಬಗ್ ಎಂದು ಕರೆಯಲಾಗುತ್ತದೆ), ಲಭ್ಯವಿರುವ ಒಟ್ಟು ಪ್ರೋಬ್‌ಗಳ ಸಂಖ್ಯೆಗೆ (ಕೆಂಪು ವೃತ್ತ) ಬಂದಾಗ ಇತರ ತಂತ್ರಗಳಿಗೆ ಹೋಲಿಸಿದರೆ ದುರ್ಬಲವಾಗಿದೆ ಮತ್ತು ಸೆರೆಹಿಡಿಯುವ ವೇಗವನ್ನು ಪರಿಗಣಿಸಿದಾಗ (ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಉಪಕರಣಗಳು ವೇಗವಾಗಿರಬಹುದು) ಅತ್ಯುತ್ತಮವಾದ (ಹಳದಿ ವೃತ್ತ) ಗಿಂತ ದುರ್ಬಲವಾಗಿರುತ್ತದೆ.
ಸಿನೊಪ್ಸಿಸ್ ಐಡೆಂಟಿಫೈ ನಂತಹ ILA-ಆಧಾರಿತ ತಂತ್ರಗಳು ಇತರ ತಂತ್ರಗಳಿಗೆ ಹೋಲಿಸಿದರೆ ಮತ್ತು FPGA ಸಂಪನ್ಮೂಲ ಅವಶ್ಯಕತೆಗಳನ್ನು ಪರಿಗಣಿಸಿದಾಗ ಅತ್ಯಂತ ದುರ್ಬಲವಾಗಿವೆ. ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಸಲಕರಣೆ ಆಧಾರಿತ ತಂತ್ರಗಳು ವೆಚ್ಚ, ವಿನ್ಯಾಸ ಸಮಯದ ಪರಿಣಾಮ ಮತ್ತು ತನಿಖೆ ಚಲನೆಯ ಓವರ್ಹೆಡ್ (ವಿನ್ಯಾಸವನ್ನು ಮರುಸಂಕಲಿಸುವ ಅಗತ್ಯತೆಯಿಂದಾಗಿ) ಸೇರಿದಂತೆ ಹಲವಾರು ಪರಿಗಣನೆಗಳಲ್ಲಿ ದುರ್ಬಲವಾಗಿವೆ. ಬಹುಶಃ ಸೂಕ್ತ ಪರಿಹಾರವೆಂದರೆ ಸ್ಮಾರ್ಟ್‌ಡೀಬಗ್ ಮತ್ತು ಇತರ ತಂತ್ರಗಳಲ್ಲಿ ಒಂದರ ಸಂಯೋಜನೆ, ಇದರಿಂದಾಗಿ ಸ್ಮಾರ್ಟ್‌ಡೀಬಗ್‌ನ ಚಾನಲ್‌ಗಳ ಸಂಖ್ಯೆಯ ದೌರ್ಬಲ್ಯವನ್ನು ತಗ್ಗಿಸಬಹುದು ಮತ್ತು ತನಿಖೆ ಬಿಂದು ಚಲನೆಯ ಅನಾನುಕೂಲತೆ.tagಇತರ ತಂತ್ರಗಳ ಪ್ರಮಾಣವೂ ಕಡಿಮೆಯಾಗಿದೆ.
ಸಿಗ್ನಲ್ ವರ್ಗೀಕರಣಗಳು
ಕೆಲವು ಸಾಮಾನ್ಯ ರೀತಿಯ ಸಿಗ್ನಲ್‌ಗಳ ನಡುವೆ ಉಪಯುಕ್ತವಾದ ವ್ಯತ್ಯಾಸವನ್ನು ಮಾಡಬಹುದು ಮತ್ತು ಇದು ಡೀಬಗ್ ಮಾಡುವ ವಿಧಾನವನ್ನು ಯೋಜಿಸುವಾಗ ಸಹಾಯ ಮಾಡುತ್ತದೆ. ಉದಾ.ampನಂತರ, ಸಿಸ್ಟಮ್ ಸ್ಟಾರ್ಟ್-ಅಪ್ ಸಮಯದಲ್ಲಿ ಹೊರತುಪಡಿಸಿ ಬದಲಾಗದ ಸಿಗ್ನಲ್‌ಗಳಾದ ಸಿಸ್ಟಮ್ ರೀಸೆಟ್, ಬ್ಲಾಕ್ ರೀಸೆಟ್ ಅಥವಾ ಇನಿಶಿಯಲೈಸೇಶನ್ ರಿಜಿಸ್ಟರ್‌ಗಳನ್ನು ಸ್ಟ್ಯಾಟಿಕ್ ಸಿಗ್ನಲ್‌ಗಳಾಗಿ ವರ್ಗೀಕರಿಸಬಹುದು. ದೀರ್ಘ ಮರುಸಂಕಲನ ಚಕ್ರದ ಅಗತ್ಯವಿಲ್ಲದೆಯೇ ಸಿಗ್ನಲ್ ಅನ್ನು ಸುಲಭವಾಗಿ ವೀಕ್ಷಿಸಬಹುದಾದ ಮತ್ತು ನಿಯಂತ್ರಿಸಬಹುದಾದ ಸೌಲಭ್ಯದ ಮೂಲಕ ಈ ರೀತಿಯ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಹೆಚ್ಚು ಪರಿಣಾಮಕಾರಿಯಾಗಿ ಪ್ರವೇಶಿಸಬಹುದು. ಸ್ಟ್ಯಾಟಿಕ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಡೀಬಗ್ ಮಾಡಲು ಆಕ್ಟಿವ್ ಪ್ರೋಬ್ ಅತ್ಯುತ್ತಮ ಸೌಲಭ್ಯವಾಗಿದೆ. ಅದೇ ರೀತಿ, ಹೆಚ್ಚಾಗಿ ಬದಲಾಗುವ ಆದರೆ ಹೆಚ್ಚಿನ ಸಮಯ ಸ್ಥಿರವಾಗಿರುವ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಸ್ಯೂಡೋ-ಸ್ಟ್ಯಾಟಿಕ್ ಎಂದು ವರ್ಗೀಕರಿಸಬಹುದು ಮತ್ತು ಆಕ್ಟಿವ್ ಪ್ರೋಬ್ ಬಳಸಿ ಹೆಚ್ಚು ಪರಿಣಾಮಕಾರಿಯಾಗಿ ಡೀಬಗ್ ಮಾಡಲಾಗುತ್ತದೆ. ಗಡಿಯಾರ ಸಿಗ್ನಲ್‌ಗಳಂತೆ ಆಗಾಗ್ಗೆ ಬದಲಾಗುವ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಡೈನಾಮಿಕ್ ಎಂದು ವರ್ಗೀಕರಿಸಬಹುದು ಮತ್ತು ಆಕ್ಟಿವ್ ಪ್ರೋಬ್ ಮೂಲಕ ಸುಲಭವಾಗಿ ಪ್ರವೇಶಿಸಲಾಗುವುದಿಲ್ಲ. ಈ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ವೀಕ್ಷಿಸಲು ಲೈವ್ ಪ್ರೋಬ್ ಉತ್ತಮ ಆಯ್ಕೆಯಾಗಿದೆ.
ಸರಳ ಡೀಬಗ್ ಬಳಕೆಯ ಪ್ರಕರಣ
ಈಗ ನಾವು ವಿವಿಧ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಆಯ್ಕೆಗಳ ಉತ್ತಮ ತಿಳುವಳಿಕೆಯನ್ನು ಹೊಂದಿದ್ದೇವೆ, ಸರಳ ವಿನ್ಯಾಸವನ್ನು ನೋಡೋಣ ಉದಾ.ampಈ ತಂತ್ರಗಳು ಹೇಗೆ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತವೆ ಎಂಬುದನ್ನು ನೋಡಲು. ಚಿತ್ರ 9, SmartFusion2 SoC FPGA ಸಾಧನದಲ್ಲಿ ಸರಳವಾದ FPGA ವಿನ್ಯಾಸವನ್ನು ತೋರಿಸುತ್ತದೆ. ಮೈಕ್ರೋಕಂಟ್ರೋಲರ್ ಸಬ್‌ಸಿಸ್ಟಮ್ (MSS) ಅನ್ನು CoreSF2Reset ಸಾಫ್ಟ್ IP ಬ್ಲಾಕ್‌ನಿಂದ ಮರುಹೊಂದಿಸಲಾಗುತ್ತದೆ. ಈ ಬ್ಲಾಕ್‌ಗೆ ಇನ್‌ಪುಟ್‌ಗಳು ಪವರ್ ಆನ್ ರೀಸೆಟ್, ಯೂಸರ್ ಫ್ಯಾಬ್ರಿಕ್ ರೀಸೆಟ್ ಮತ್ತು ಎಕ್ಸ್‌ಟರ್ನಲ್ ರೀಸೆಟ್. ಔಟ್‌ಪುಟ್‌ಗಳು ಯೂಸರ್ ಫ್ಯಾಬ್ರಿಕ್‌ಗೆ ಮರುಹೊಂದಿಸುವುದು, MSS ರೀಸೆಟ್ ಮತ್ತು M3 ರೀಸೆಟ್. ಸಾಧನವು POR ಸ್ಥಿತಿಯಿಂದ ಯಶಸ್ವಿಯಾಗಿ ನಿರ್ಗಮಿಸಿದರೂ I/Os ನಲ್ಲಿ ಯಾವುದೇ ಚಟುವಟಿಕೆ ಇಲ್ಲದಿರುವುದು ದೋಷದ ಲಕ್ಷಣಗಳಾಗಿವೆ. ಈ ದೋಷವನ್ನು ಡೀಬಗ್ ಮಾಡಲು ಮೂರು ವಿಭಿನ್ನ ಆಯ್ಕೆಗಳನ್ನು ಚಿತ್ರದಲ್ಲಿಯೂ ವಿವರಿಸಲಾಗಿದೆ: ನೀಲಿ ಬಾಕ್ಸ್ (ETE ಎಂದು ಲೇಬಲ್ ಮಾಡಲಾಗಿದೆ) ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಸಲಕರಣೆ ವಿಧಾನಕ್ಕಾಗಿ; ಹಸಿರು ಬಾಕ್ಸ್ (ILA ಎಂದು ಲೇಬಲ್ ಮಾಡಲಾಗಿದೆ) ಆಂತರಿಕ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕ ವಿಧಾನಕ್ಕಾಗಿ; ಮತ್ತು ಕಿತ್ತಳೆ ಬಾಕ್ಸ್ (AP ಎಂದು ಲೇಬಲ್ ಮಾಡಲಾಗಿದೆ) ಸಕ್ರಿಯ ಪ್ರೋಬ್ ವಿಧಾನಕ್ಕಾಗಿ. ದೋಷದ ಸಂಭಾವ್ಯ ಮೂಲ ಕಾರಣಗಳು CoreSF2Reset ಸಾಫ್ಟ್ IP ಬ್ಲಾಕ್‌ಗೆ ಅನುಚಿತವಾಗಿ ದೃಢೀಕರಿಸಿದ ರೀಸೆಟ್ ಇನ್‌ಪುಟ್‌ಗಳಾಗಿವೆ ಎಂದು ನಾವು ಭಾವಿಸುತ್ತೇವೆ.
ಈಗ ಹಿಂದೆ ವಿವರಿಸಿದ ಮೂರು ಇನ್-ಸರ್ಕ್ಯೂಟ್ ವಿಧಾನಗಳ ಡೀಬಗ್ ಪ್ರಕ್ರಿಯೆಯನ್ನು ನೋಡೋಣ.
ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಸಲಕರಣೆಗಳು
ಈ ವಿಧಾನವನ್ನು ಬಳಸಿಕೊಂಡು, ಪರೀಕ್ಷಾ ಉಪಕರಣಗಳು ಲಭ್ಯವಿದೆ ಮತ್ತು ಹೆಚ್ಚಿನ ಆದ್ಯತೆಯ ಯೋಜನೆಯಿಂದ ಬಳಸಲ್ಪಡುತ್ತಿಲ್ಲ ಎಂದು ಊಹಿಸಲಾಗಿದೆ. ಹೆಚ್ಚುವರಿಯಾಗಿ, ಕೆಲವು FPGA I/O ಗಳು ಲಭ್ಯವಾಗುವಂತೆ ಮತ್ತು ಪರೀಕ್ಷಾ ಸಲಕರಣೆಗಳಿಗೆ ಸುಲಭವಾಗಿ ಸಂಪರ್ಕಿಸಲು ಸಾಧ್ಯವಾಗುವಂತೆ ಮುಂಚಿತವಾಗಿ ಯೋಜಿಸಿರುವುದು ಮುಖ್ಯವಾಗಿದೆ. PCB ಯಲ್ಲಿ ex ಗಾಗಿ ಹೆಡರ್ ಹೊಂದಿರುವುದುample, ಇದು ತುಂಬಾ ಸಹಾಯಕವಾಗುತ್ತದೆ ಮತ್ತು 'ಸಂಭವನೀಯ ಶಂಕಿತ' ಅಥವಾ ತನಿಖೆಯ ಸಮಯದಲ್ಲಿ ಪಿನ್‌ಗಳ ಸಂಭಾವ್ಯ ಶಾರ್ಟ್‌ ಆಗುವಿಕೆಯನ್ನು ಗುರುತಿಸಲು ಮತ್ತು ಸಂಪರ್ಕಿಸಲು ಕಳೆಯುವ ಸಮಯವನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ. ನಾವು ತನಿಖೆ ಮಾಡಲು ಬಯಸುವ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡಲು ವಿನ್ಯಾಸವನ್ನು ಮರುಸಂಕಲಿಸಬೇಕಾಗುತ್ತದೆ. ಆಶಾದಾಯಕವಾಗಿ, ನಾವು 'ಈರುಳ್ಳಿಯನ್ನು ಹಿಂದಕ್ಕೆ ಸಿಪ್ಪೆ ತೆಗೆಯುವುದಿಲ್ಲ' ಮತ್ತು ಹೆಚ್ಚಿನ ತನಿಖೆಗಾಗಿ ಹೆಚ್ಚುವರಿ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡಬೇಕಾಗುತ್ತದೆ, ಏಕೆಂದರೆ ಆಗಾಗ್ಗೆ ನಮ್ಮ ಆರಂಭಿಕ ತನಿಖೆಯು ಹೆಚ್ಚಿನ ಪ್ರಶ್ನೆಗಳಿಗೆ ಕಾರಣವಾಗುತ್ತದೆ. ಯಾವುದೇ ಸಂದರ್ಭದಲ್ಲಿ, ಮರುಸಂಕಲನ ಮತ್ತು ಮರುಪ್ರೋಗ್ರಾಮಿಂಗ್ ಪ್ರಕ್ರಿಯೆಯು ಗಮನಾರ್ಹ ಸಮಯವನ್ನು ತೆಗೆದುಕೊಳ್ಳಬಹುದು, ಮತ್ತು ಅದು ಸಮಯದ ಉಲ್ಲಂಘನೆಗಳಿಗೆ ಕಾರಣವಾದರೆ ಮರುವಿನ್ಯಾಸದ ಅಗತ್ಯವಿರುತ್ತದೆ (ಸಮಯ ಮುಚ್ಚುವಿಕೆಯ ಸಮಸ್ಯೆಗಳನ್ನು ಪರಿಹರಿಸಲು ಪ್ರಯತ್ನಿಸುವುದು ಎಷ್ಟು ನಿರಾಶಾದಾಯಕವಾಗಿರುತ್ತದೆ ಎಂದು ನಮಗೆಲ್ಲರಿಗೂ ತಿಳಿದಿದೆ, ನಿರ್ದಿಷ್ಟವಾಗಿ, ನೀವು ವಿನ್ಯಾಸ ದೋಷವನ್ನು ಕಂಡುಹಿಡಿಯಲು ವಿನ್ಯಾಸ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವಾಗ - ಸಂಪೂರ್ಣ ಪ್ರಕ್ರಿಯೆಯು ನಿಮಿಷಗಳಿಂದ ಗಂಟೆಗಳವರೆಗೆ ತೆಗೆದುಕೊಳ್ಳಬಹುದು)! ವಿನ್ಯಾಸವು ಉಚಿತ ಬಳಕೆದಾರ I/O ಗಳನ್ನು ಹೊಂದಿಲ್ಲದಿದ್ದರೆ, ಈ ವಿಧಾನವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಸಾಧ್ಯವಿಲ್ಲ ಎಂಬುದನ್ನು ನೆನಪಿಟ್ಟುಕೊಳ್ಳುವುದು ಸಹ ಮುಖ್ಯವಾಗಿದೆ. ಇದಲ್ಲದೆ, ಈ ವಿಧಾನವು ವಿನ್ಯಾಸಕ್ಕೆ ರಚನಾತ್ಮಕವಾಗಿ ಒಳನುಗ್ಗುವಂತಿದೆ - ಮತ್ತು ಸಮಯಕ್ಕೆ ಸಂಬಂಧಿಸಿದ ದೋಷಗಳು ಪುನರಾವರ್ತನೆಗಳ ನಡುವೆ ಕಣ್ಮರೆಯಾಗಬಹುದು ಅಥವಾ ಮತ್ತೆ ಕಾಣಿಸಿಕೊಳ್ಳಬಹುದು.
ಆಂತರಿಕ ತರ್ಕ ವಿಶ್ಲೇಷಕ
ಈ ವಿಧಾನವನ್ನು ಬಳಸಿಕೊಂಡು ILA ಅನ್ನು ಫ್ಯಾಬ್ರಿಕ್ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಬಳಸಿಕೊಂಡು ವಿನ್ಯಾಸಕ್ಕೆ ಸೇರಿಸಬೇಕು ಮತ್ತು ನಂತರ ಮರುಸಂಕಲನ ಮಾಡಬೇಕಾಗುತ್ತದೆ. ILA ಅನ್ನು ಈಗಾಗಲೇ ನಿದರ್ಶನಗೊಳಿಸಿದ್ದರೆ, ನಾವು ತನಿಖೆ ಮಾಡಲು ಬಯಸುವ ಸಂಕೇತಗಳನ್ನು ಉಪಕರಣಗೊಳಿಸದೇ ಇರಬಹುದು, ಇದಕ್ಕೆ ಮರುಸಂಕಲನದ ಅಗತ್ಯವಿರುತ್ತದೆ ಎಂಬುದನ್ನು ಗಮನಿಸಿ. ಈ ಪ್ರಕ್ರಿಯೆಯು ಮೂಲ ವಿನ್ಯಾಸವನ್ನು ಬದಲಾಯಿಸುವ ಮತ್ತು ಸಮಯದ ನಿರ್ಬಂಧಗಳನ್ನು ಉಲ್ಲಂಘಿಸುವ ಅಪಾಯವನ್ನುಂಟುಮಾಡುತ್ತದೆ. ಸಮಯವನ್ನು ಪೂರೈಸಿದರೆ, ವಿನ್ಯಾಸವನ್ನು ಮರುಪ್ರೋಗ್ರಾಮ್ ಮಾಡಿ ಮರುಪ್ರಾರಂಭಿಸಬೇಕಾಗುತ್ತದೆ. ಮರುಸಂಕಲನ ಸಮಯಗಳು ದೀರ್ಘವಾಗಿದ್ದರೆ ಮತ್ತು ಬಹು ಪಾಸ್‌ಗಳು ಅಗತ್ಯವಿದ್ದರೆ ಈ ಸಂಪೂರ್ಣ ಪ್ರಕ್ರಿಯೆಯು ಹಲವಾರು ನಿಮಿಷಗಳು ಅಥವಾ ಗಂಟೆಗಳನ್ನು ತೆಗೆದುಕೊಳ್ಳಬಹುದು. ಈ ವಿಧಾನವು ರಚನಾತ್ಮಕವಾಗಿ ಒಳನುಗ್ಗುವಂತಿದೆ ಮತ್ತು ಮೇಲಿನ ವಿಧಾನವನ್ನು ಬಳಸುವಾಗ ವಿವರಿಸಿದ ಸಮಸ್ಯೆಗಳಿಗೆ ಕಾರಣವಾಗಬಹುದು.
ಸಕ್ರಿಯ ತನಿಖೆ
ಈ ವಿಧಾನವನ್ನು ಬಳಸಿಕೊಂಡು ಆಕ್ಟಿವ್ ಪ್ರೋಬ್ ಅನ್ನು ವಿವಿಧ ಮರುಹೊಂದಿಸುವ ಸಿಗ್ನಲ್‌ಗಳ ಮೂಲಕ್ಕೆ ಸೂಚಿಸಬಹುದು, ಇವೆಲ್ಲವನ್ನೂ ರಿಜಿಸ್ಟರ್ ಔಟ್‌ಪುಟ್‌ಗಳಿಂದ ಪಡೆಯಲಾಗುತ್ತದೆ (ಯಾವುದೇ ಉತ್ತಮ ಡಿಜಿಟಲ್ ವಿನ್ಯಾಸ ಅಭ್ಯಾಸದಲ್ಲಿ ಸಾಮಾನ್ಯವಾಗಿರುವಂತೆ). ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಒಂದೊಂದಾಗಿ ಆಯ್ಕೆ ಮಾಡಲಾಗುತ್ತದೆ, ಕೆಳಗಿನ ಚಿತ್ರ 10 ರಲ್ಲಿ ತೋರಿಸಿರುವ ಆಕ್ಟಿವ್ ಪ್ರೋಬ್ ಮೆನುವಿನಿಂದ. ಆಯ್ಕೆಮಾಡಿದ ಸಿಗ್ನಲ್ ಮೌಲ್ಯಗಳನ್ನು ಓದಬಹುದು ಮತ್ತು ಆಕ್ಟಿವ್ ಪ್ರೋಬ್ ಡೇಟಾ ವಿಂಡೋದಲ್ಲಿ ಪ್ರದರ್ಶಿಸಬಹುದು. ಯಾವುದೇ ತಪ್ಪು-ಪ್ರತಿಪಾದನೆಗಳನ್ನು ಸುಲಭವಾಗಿ ಗುರುತಿಸಬಹುದು. ಸಾಧನವನ್ನು ಮರುಸಂಕಲಿಸುವ ಮತ್ತು ಮರುಪ್ರೋಗ್ರಾಮ್ ಮಾಡುವ ಅಗತ್ಯವಿಲ್ಲದೆ ಈ ಪರೀಕ್ಷೆಯನ್ನು ತಕ್ಷಣವೇ ಮಾಡಬಹುದು ಮತ್ತು ರಚನಾತ್ಮಕವಾಗಿ ಅಥವಾ ಕಾರ್ಯವಿಧಾನವಾಗಿ ಒಳನುಗ್ಗುವಂತಿಲ್ಲ. ಇಡೀ ಪ್ರಕ್ರಿಯೆಯು ಕೆಲವೇ ಸೆಕೆಂಡುಗಳನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ. ಈ ವಿಧಾನವು ನಿಯಂತ್ರಣವನ್ನು (ಮೌಲ್ಯಗಳನ್ನು ಅಸಮಕಾಲಿಕವಾಗಿ ಬದಲಾಯಿಸುವುದು) ಸಹ ರಚಿಸಬಹುದು, ಇದನ್ನು ಇತರ ಎರಡು ವಿಧಾನಗಳು ಅನುಮತಿಸುವುದಿಲ್ಲ. ಈ ನಿರ್ದಿಷ್ಟ ಉದಾಹರಣೆಯಲ್ಲಿample, ರಿಜಿಸ್ಟರ್‌ನಿಂದ ಪಡೆದ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತವನ್ನು ಸುಲಭವಾಗಿ ಪರಿಶೀಲಿಸಬಹುದು ಮತ್ತು ಸಕ್ರಿಯ ಸ್ಥಿತಿಯಲ್ಲಿ ಹಿಡಿದಿಟ್ಟುಕೊಳ್ಳುವುದನ್ನು ಕಂಡುಹಿಡಿಯಬಹುದು.
ಉಳಿದ ಸಂಕೇತಗಳನ್ನು ಉತ್ಪಾದಿಸುವ ರಿಜಿಸ್ಟರ್ ಅನ್ನು ಅಸಮಕಾಲಿಕವಾಗಿ ಕುಶಲತೆಯಿಂದ ನಿರ್ವಹಿಸುವ ಮೂಲಕ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತದ ಕ್ಷಣಿಕ ಟಾಗಲ್ ಅನ್ನು ಸಾಧಿಸಬಹುದು.
ಹೆಚ್ಚು ಸಂಕೀರ್ಣವಾದ ಡೀಬಗ್ ಬಳಕೆಯ ಪ್ರಕರಣ
ಮೇಲಿನ ವಿನ್ಯಾಸವು ತುಂಬಾ ಸರಳವಾಗಿತ್ತು ಮತ್ತು ವಿವರಿಸಿದ ವಿನ್ಯಾಸ ತಂತ್ರಗಳನ್ನು ಬಳಸುವ ಪರಿಚಯವಾಗಿ ಉಪಯುಕ್ತವಾಗಿದೆ, ಆದರೆ ಹೆಚ್ಚು ಸಂಕೀರ್ಣವಾದ ಉದಾಹರಣೆಯಾಗಿದೆ.ample ಇನ್ನೂ ಹೆಚ್ಚು ವಿವರಣಾತ್ಮಕವಾಗಿರಬಹುದು. ಹಲವು ಬಾರಿ ಆಸಕ್ತಿಯ ಸಂಕೇತವು ನಮ್ಮ ಸರಳ ಮಾಜಿ ಅನುಭವದಂತೆ ಸ್ಥಿರ ಸಂಕೇತವಾಗಿರುವುದಿಲ್ಲ.ample ಆದರೆ ಕ್ರಿಯಾತ್ಮಕವಾಗಿದೆ. ಸಾಮಾನ್ಯ ಡೈನಾಮಿಕ್ ಸಿಗ್ನಲ್ ಎಂದರೆ ಮಧ್ಯಂತರ ಗಡಿಯಾರ, ಬಹುಶಃ ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ ಹ್ಯಾಂಡ್‌ಶೇಕ್ ಅನ್ನು ಸಮಯಕ್ಕೆ ಹೊಂದಿಸಲು ಬಳಸಲಾಗುತ್ತದೆ. ಚಿತ್ರ 11 ಬಳಕೆದಾರ ಸಾಫ್ಟ್ ಐಪಿ ಕೋರ್‌ನೊಂದಿಗೆ ಅಂತಹ ವಿನ್ಯಾಸವನ್ನು ತೋರಿಸುತ್ತದೆ, ಈ ಸಂದರ್ಭದಲ್ಲಿ, ಸಿಸ್ಟಮ್ ಎಪಿಬಿ ಬಸ್‌ಗೆ ಸಂಪರ್ಕಗೊಂಡಿರುವ ಕಸ್ಟಮ್ ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್. ದೋಷಗಳ ಲಕ್ಷಣಗಳು ಬಳಕೆದಾರರ ಕಸ್ಟಮ್ ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್‌ನಲ್ಲಿ ಯಾವುದೇ ಚಟುವಟಿಕೆಯಿಲ್ಲ, ಮತ್ತು ಎಪಿಬಿ ಬಸ್ ಮಾಸ್ಟರ್ ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಪ್ರವೇಶಿಸಲು ವಹಿವಾಟನ್ನು ನೀಡಿದಾಗ ಅದು ತಪ್ಪಾದ ಹ್ಯಾಂಡ್‌ಶೇಕ್ ಅನ್ನು ಸೂಚಿಸುವ ವಿನಾಯಿತಿ ಸ್ಥಿತಿಗೆ ಹೋಗುತ್ತದೆ. ಈ ಪರಿಸ್ಥಿತಿಗಳು ತಪ್ಪಾದ ಮರುಹೊಂದಿಸುವ ಸಿಗ್ನಲ್‌ನಂತಹ ಸ್ಥಿರ ಕಾರಣವನ್ನು ತಳ್ಳಿಹಾಕುವಂತೆ ತೋರುತ್ತದೆ, ಏಕೆಂದರೆ ವಹಿವಾಟು ಸ್ಥಿತಿ ಯಂತ್ರವು ನಿರೀಕ್ಷಿತ ದರದಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತಿಲ್ಲ ಎಂದು ತೋರುತ್ತದೆ ಮತ್ತು ಹೀಗಾಗಿ ವಿನಾಯಿತಿಯನ್ನು ಉಂಟುಮಾಡುತ್ತದೆ. ಮೂಲ ಕಾರಣ ಬಳಕೆದಾರ ಐಪಿ ಕೋರ್‌ನೊಳಗಿನ ಗಡಿಯಾರ ಆವರ್ತನ ಜನರೇಟರ್ ಎಂದು ಭಾವಿಸಲಾಗಿದೆ.
ಅದು ಸರಿಯಾದ ಆವರ್ತನದಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸದಿದ್ದರೆ ವಿವರಿಸಿದ ದೋಷಗಳು ಉಂಟಾಗುತ್ತವೆ.
ಈ ಪರಿಸ್ಥಿತಿಯಲ್ಲಿ ಆಕ್ಟಿವ್ ಪ್ರೋಬ್ ವಿಧಾನವನ್ನು ಲೈವ್ ಪ್ರೋಬ್‌ನೊಂದಿಗೆ ಬದಲಾಯಿಸುವುದು ಬಹುಶಃ ಉತ್ತಮ ತಂತ್ರವಾಗಿದೆ. ಮೇಲಿನ ಚಿತ್ರದಲ್ಲಿ ಇದನ್ನು ಕಿತ್ತಳೆ ಬಣ್ಣದ LP ಬಾಕ್ಸ್‌ನಿಂದ J ಬಳಸಿ ವಿವರಿಸಲಾಗಿದೆ.TAG ಪ್ರೋಬ್ ಮೂಲ ಆಯ್ಕೆಗೆ ಸಿಗ್ನಲ್.
ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಸಲಕರಣೆಗಳು
ಈ ಸಂದರ್ಭದಲ್ಲಿ, ವಿಧಾನವು ಹಿಂದೆ ವಿವರಿಸಿದ ಸರಳ ಉದಾಹರಣೆಯನ್ನು ಹೋಲುತ್ತದೆ.ample. ಬಳಕೆದಾರ ಗಡಿಯಾರ ಸಂಕೇತವನ್ನು ಪರೀಕ್ಷಾ ಹಂತಕ್ಕೆ ತರಲಾಗುತ್ತದೆ (ಆಶಾದಾಯಕವಾಗಿ ಹೆಡರ್‌ನಲ್ಲಿ) ಮತ್ತು ಸಮಯ ತೆಗೆದುಕೊಳ್ಳುವ ಮರುಸಂಕಲನದ ಅಗತ್ಯವಿದೆ. ಇದು ಉಲ್ಲೇಖ ಸಂಕೇತವನ್ನು ಹೊರತರಲು ಸಹ ಸಹಾಯಕವಾಗಬಹುದು, ಬಹುಶಃ ಹೋಲಿಕೆ ಸಂಕೇತವಾಗಿ ಬಳಕೆದಾರರ IP ಅನ್ನು ಕ್ಲಾಕ್ ಮಾಡಲು ಬಳಸಲಾಗುವ ಸಿಸ್ಟಮ್ ಗಡಿಯಾರ. ಸಂಪೂರ್ಣ ಪ್ರಕ್ರಿಯೆಯು ಗಮನಾರ್ಹ ಸಮಯವನ್ನು ತೆಗೆದುಕೊಳ್ಳುವಂತೆ ನಾವು ಮತ್ತೆ ಮರುಸಂಕಲನ ಮತ್ತು ಮರು ಪ್ರೋಗ್ರಾಮ್ ಮಾಡುವ ಅಗತ್ಯಕ್ಕೆ ಒಳಗಾಗುತ್ತೇವೆ.
ಆಂತರಿಕ ತರ್ಕ ವಿಶ್ಲೇಷಕ
ಈ ಪ್ರಕರಣವು ಸರಳ ಉದಾಹರಣೆಯನ್ನು ಹೋಲುತ್ತದೆ.ample. ILA ಅನ್ನು ಸೇರಿಸಬೇಕು, ಅಥವಾ ಬಯಸಿದ ಸಿಗ್ನಲ್ ಅನ್ನು ವ್ಯಾಖ್ಯಾನಿಸಬೇಕು ಮತ್ತು ಮರುಸಂಕಲನ ಮತ್ತು ಮರುಪ್ರೋಗ್ರಾಮ್ ಚಕ್ರವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಬೇಕು. ಹಿಂದೆ ವಿವರಿಸಿದ ಎಲ್ಲಾ ಸಮಸ್ಯೆಗಳು ಇನ್ನೂ ಗಮನಾರ್ಹವಾದ ಡೀಬಗ್ ಸೈಕಲ್ ಸಮಯಕ್ಕೆ ಕಾರಣವಾಗುತ್ತವೆ. ಆದಾಗ್ಯೂ, ಹೆಚ್ಚುವರಿ ಸಂಕೀರ್ಣತೆ ಇದೆ. ILA ಅನ್ನು ಚಾಲನೆ ಮಾಡುವ ಗಡಿಯಾರವು ಸಿಂಕ್ರೊನಸ್ ಆಗಿರಬೇಕು ಮತ್ತು ಬಳಕೆದಾರರಿಂದ ಗಮನಿಸಬೇಕಾದ ಗಡಿಯಾರಕ್ಕೆ ಸಂಬಂಧಿಸಿದಂತೆ ಹೆಚ್ಚು ವೇಗವಾಗಿರಬೇಕು ಸಾಫ್ಟ್ ಐಪಿ ಕೋರ್. ಈ ಗಡಿಯಾರಗಳು ಅಸಮಕಾಲಿಕವಾಗಿದ್ದರೆ ಅಥವಾ ಸರಿಯಾದ ಸಮಯ ಸಂಬಂಧಗಳನ್ನು ಹೊಂದಿಲ್ಲದಿದ್ದರೆ, ಡೇಟಾ ಸೆರೆಹಿಡಿಯುವಿಕೆಯು ಅನಿರೀಕ್ಷಿತವಾಗಿರುತ್ತದೆ ಮತ್ತು ಡೀಬಗ್ ಪ್ರಕ್ರಿಯೆಗೆ ಗೊಂದಲದ ಸಂಭವನೀಯ ಮೂಲವಾಗಿರುತ್ತದೆ.
ಬಳಕೆದಾರ ಸಾಫ್ಟ್ ಐಪಿ ಗಡಿಯಾರವು ಚಿಪ್‌ನಲ್ಲಿ ಉತ್ಪತ್ತಿಯಾಗದಿದ್ದರೆ (ಬಹುಶಃ ಅದನ್ನು ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್‌ನಿಂದ ಮರುಪಡೆಯಲಾಗಿದೆ) ವಿನ್ಯಾಸಕರು ಹೆಚ್ಚುವರಿ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಬಳಸಿಕೊಂಡು ವೇಗವಾದ ILA ಗಡಿಯಾರವನ್ನು ಉತ್ಪಾದಿಸಲು ಗಡಿಯಾರ ಮಾಡ್ಯೂಲ್ ಅನ್ನು ಸೇರಿಸಬೇಕಾಗಬಹುದು ಮತ್ತು ಬಹುಶಃ ಸಮಯದ ಉಲ್ಲಂಘನೆಯನ್ನು ರಚಿಸಬಹುದು ಎಂಬುದನ್ನು ಗಮನಿಸಿ.
ಲೈವ್ ಪ್ರೋಬ್
ಈ ವಿಧಾನವನ್ನು ಬಳಸಿಕೊಂಡು, ಲೈವ್ ಪ್ರೋಬ್ ಅನ್ನು ಬಳಕೆದಾರ ಗಡಿಯಾರದ ಮೂಲಕ್ಕೆ ಮತ್ತು ದೋಷದ ಮೂಲ ಕಾರಣವನ್ನು ಪತ್ತೆಹಚ್ಚಲು ರಿಜಿಸ್ಟರ್‌ನಿಂದ ಯಾವುದೇ ಇತರ ಗಡಿಯಾರ ಮೂಲಕ್ಕೆ ತ್ವರಿತವಾಗಿ ಸೂಚಿಸಬಹುದು. ಲೈವ್ ಪ್ರೋಬ್ ಆಯ್ಕೆಮಾಡಿದ ಸಿಗ್ನಲ್ ಔಟ್‌ಪುಟ್‌ಗಳನ್ನು ನೈಜ ಸಮಯದಲ್ಲಿ ತೋರಿಸುತ್ತದೆ ಮತ್ತು ಸಿಗ್ನಲ್‌ಗಳ ನಡುವಿನ ಯಾವುದೇ ಸಮಯ ಸಂಬಂಧವನ್ನು ನಿರ್ಧರಿಸಲು ತುಂಬಾ ಸುಲಭ. ಇಡೀ ಪ್ರಕ್ರಿಯೆಯು ಕೆಲವೇ ಸೆಕೆಂಡುಗಳನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ.
ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್‌ಗಳಿಗಾಗಿ ಇತರ ಡೀಬಗ್ ವೈಶಿಷ್ಟ್ಯಗಳು
ಹಿಂದಿನ ಉದಾಹರಣೆಯಲ್ಲಿ ಇದ್ದಂತೆ, ಸರಣಿ ಇಂಟರ್ಫೇಸ್‌ಗಳಲ್ಲಿ ಬಳಸಬಹುದಾದ SmartFusion2 SoC FPGA ಮತ್ತು IGLOO2 FPGA ಸಾಧನಗಳಲ್ಲಿ ಹಲವು ಹೆಚ್ಚುವರಿ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯಗಳಿವೆ ಎಂಬುದನ್ನು ಗಮನಿಸುವುದು ಸಹ ಮುಖ್ಯವಾಗಿದೆ.ampದೋಷಗಳು ಇನ್ನೂ ಹೆಚ್ಚು ಜಟಿಲವಾಗಿರುವ le ವಿನ್ಯಾಸ. SERDES ಡೀಬಗ್, ಉದಾಹರಣೆಗೆample, ಮೀಸಲಾದ ಹೈ-ಸ್ಪೀಡ್ ಸೀರಿಯಲ್ ಇಂಟರ್ಫೇಸ್ಗಳಿಗೆ ನಿರ್ದಿಷ್ಟ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ. SERDES ಡೀಬಗ್ ವೈಶಿಷ್ಟ್ಯಗಳಲ್ಲಿ ಕೆಲವು PMA ಪರೀಕ್ಷಾ ಬೆಂಬಲ (PRBS ಪ್ಯಾಟರ್ನ್ ಜನರೇಷನ್ ಮತ್ತು ಲೂಪ್‌ಬ್ಯಾಕ್ ಪರೀಕ್ಷೆಯಂತಹವು) ಬಹು SERDES ಪರೀಕ್ಷಾ ಸಂರಚನೆಗಳಿಗೆ ಬೆಂಬಲವನ್ನು ಒಳಗೊಂಡಿವೆ, ಇದು ಸಂರಚನಾ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡಲು ಪೂರ್ಣ ವಿನ್ಯಾಸ ಹರಿವಿನ ಬಳಕೆಯನ್ನು ತಪ್ಪಿಸಲು ರಿಜಿಸ್ಟರ್-ಮಟ್ಟದ ಮರುಸಂರಚನೆಯೊಂದಿಗೆ, ಮತ್ತು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾದ ಪ್ರೋಟೋಕಾಲ್‌ಗಳು, SERDES ಕಾನ್ಫಿಗರೇಶನ್ ರಿಜಿಸ್ಟರ್‌ಗಳು ಮತ್ತು ಲೇನ್ ಕಾನ್ಫಿಗರೇಶನ್ ರಿಜಿಸ್ಟರ್‌ಗಳನ್ನು ತೋರಿಸುವ ಪಠ್ಯ ವರದಿಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. ಈ ವೈಶಿಷ್ಟ್ಯಗಳು SERDES ಡೀಬಗ್ ಅನ್ನು ಹೆಚ್ಚು ಸುಲಭಗೊಳಿಸುತ್ತವೆ ಮತ್ತು ಸಂಕೀರ್ಣ ಸರ್ಕ್ಯೂಟ್‌ಗಳ ಡೀಬಗ್ ಮಾಡುವಿಕೆಯನ್ನು ಮತ್ತಷ್ಟು ವೇಗಗೊಳಿಸಲು ಲೈವ್ ಪ್ರೋಬ್ ಮತ್ತು ಆಕ್ಟಿವ್ ಪ್ರೋಬ್‌ನೊಂದಿಗೆ ಸಂಯೋಜಿಸಬಹುದು.
ಈ ಹಿಂದೆ ವಿವರಿಸಿದ ಮೆಮೊರಿ ಡೀಬಗ್ ಪರಿಕರವನ್ನು SERDES ಡೀಬಗ್ ಜೊತೆಗೆ ಬಳಸಿ ಪರೀಕ್ಷೆಯನ್ನು ವೇಗಗೊಳಿಸಬಹುದು. ಮೆಮೊರಿ ಬಫರ್‌ಗಳನ್ನು ಮೆಮೊರಿ ಡೀಬಗ್‌ನೊಂದಿಗೆ ತ್ವರಿತವಾಗಿ ಮತ್ತು ಸುಲಭವಾಗಿ ಪರಿಶೀಲಿಸಬಹುದು ಮತ್ತು ಬದಲಾಯಿಸಬಹುದು, ಆದ್ದರಿಂದ 'ಟೆಸ್ಟ್ ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು' ತ್ವರಿತವಾಗಿ ರಚಿಸಲು ಮತ್ತು ಲೂಪ್‌ಬ್ಯಾಕ್ ಅಥವಾ ಇಂಟರ್-ಸಿಸ್ಟಮ್ ಸಂವಹನ ಫಲಿತಾಂಶಗಳನ್ನು ವೀಕ್ಷಿಸಲು ಸಾಧ್ಯವಿದೆ. ವಿನ್ಯಾಸಕರು ಈ ಸಾಮರ್ಥ್ಯಗಳನ್ನು ಬಳಸಿಕೊಳ್ಳಬಹುದು ಮತ್ತು ಹೀಗಾಗಿ ಹೆಚ್ಚುವರಿ FPGA ಬಟ್ಟೆಯನ್ನು ಸೇವಿಸುವ ಮತ್ತು ಚಿಪ್ ಸಮಯದ ಮೇಲೆ ಪರಿಣಾಮ ಬೀರುವ ವಿಶೇಷ 'ಟೆಸ್ಟ್ ಹಾರ್ನೆಸ್‌ಗಳ' ಅಗತ್ಯವನ್ನು ಕಡಿಮೆ ಮಾಡಬಹುದು.
ತೀರ್ಮಾನ
ಈ ಪ್ರಬಂಧವು FPGAಗಳು ಮತ್ತು SoC FPGAಗಳಿಗೆ ಇನ್-ಸರ್ಕ್ಯೂಟ್ ಡೀಬಗ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಹಲವಾರು ವಿಭಿನ್ನ ವಿಧಾನಗಳನ್ನು ವಿವರವಾಗಿ ವಿವರಿಸಿದೆ - ಇಂಟಿಗ್ರೇಟೆಡ್ ಲಾಜಿಕ್ ವಿಶ್ಲೇಷಕದ ಬಳಕೆ, ಬಾಹ್ಯ ಪರೀಕ್ಷಾ ಉಪಕರಣಗಳ ಬಳಕೆ ಮತ್ತು FPGA ಬಟ್ಟೆಗೆ ಸಂಯೋಜಿಸಲಾದ ಡೆಡಿಕೇಟೆಡ್ ಪ್ರೋಬ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳ ಬಳಕೆ. ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್ 2 SoC FPGA ಮತ್ತು IGLOO2 FPGA ಸಾಧನಗಳಲ್ಲಿ ಮೈಕ್ರೋಸೆಮಿ ನೀಡುವ ಆಕ್ಟಿವ್ ಪ್ರೋಬ್ ಮತ್ತು ಲೈವ್ ಪ್ರೋಬ್‌ನಂತಹ ವಿಶೇಷ ಮತ್ತು ಡೆಡಿಕೇಟೆಡ್ ಪ್ರೋಬ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳ ಸೇರ್ಪಡೆಯು ಡೀಬಗ್ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಗಮನಾರ್ಹವಾಗಿ ವೇಗಗೊಳಿಸುತ್ತದೆ ಮತ್ತು ಸರಳಗೊಳಿಸುತ್ತದೆ ಎಂದು ತೋರಿಸಲಾಗಿದೆ. ಆಂತರಿಕ ಸಂಕೇತಗಳ ಆಯ್ಕೆಯನ್ನು ತ್ವರಿತವಾಗಿ ಮಾರ್ಪಡಿಸುವ ಸಾಮರ್ಥ್ಯ (ಬಹಳ ಸಮಯ ತೆಗೆದುಕೊಳ್ಳುವ ಮರುಸಂಕಲನ ಮತ್ತು ಮರು-ಪ್ರೋಗ್ರಾಂ ಚಕ್ರವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುವ ಅಗತ್ಯವಿಲ್ಲದೆ), ಮತ್ತು ಆಂತರಿಕ ಸಂಕೇತಗಳನ್ನು ತನಿಖೆ ಮಾಡುವ ಸಾಮರ್ಥ್ಯ (FPGA ಬಟ್ಟೆಯನ್ನು ಬಳಸುವ ಅಗತ್ಯವಿಲ್ಲದೆ ಮತ್ತು ಸಂಭಾವ್ಯವಾಗಿ ಸಮಯದ ಉಲ್ಲಂಘನೆಗಳನ್ನು ಪರಿಚಯಿಸುವ ಅಗತ್ಯವಿಲ್ಲದೆ) ಪ್ರಮುಖ ಪ್ರಯೋಜನವೆಂದು ತೋರಿಸಲಾಗಿದೆ.tagFPGA ವಿನ್ಯಾಸಗಳನ್ನು ಡೀಬಗ್ ಮಾಡುವಾಗ es. ಹೆಚ್ಚುವರಿಯಾಗಿ, ಇನ್ನೂ ಹೆಚ್ಚು ಸಮಗ್ರ ಡೀಬಗ್ ಸಾಮರ್ಥ್ಯವನ್ನು ಒದಗಿಸಲು ಒಟ್ಟಾಗಿ ಕೆಲಸ ಮಾಡಬಹುದಾದ ಬಹು ವಿಧಾನಗಳ ಬಳಕೆಯನ್ನು ವಿವರಿಸಲಾಗಿದೆ. ಅಂತಿಮವಾಗಿ, ಎರಡು ಉದಾ.ampವಿವರಿಸಿದ ವಿಧಾನಗಳ ನಡುವಿನ ರಾಜಿ-ವಹಿವಾಟುಗಳನ್ನು ವಿವರಿಸಲು le ಡೀಬಗ್ ಬಳಕೆಯ ಪ್ರಕರಣಗಳನ್ನು ನೀಡಲಾಗಿದೆ.
ಇನ್ನಷ್ಟು ತಿಳಿದುಕೊಳ್ಳಲು
- IGLOO2 FPGAಗಳು
- ಸ್ಮಾರ್ಟ್‌ಫ್ಯೂಷನ್2 SoC FPGAಗಳು
ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಷನ್ (ನಾಸ್ಡಾಕ್: MSCC) ಸಂವಹನ, ರಕ್ಷಣೆ ಮತ್ತು ಭದ್ರತೆ, ಏರೋಸ್ಪೇಸ್ ಮತ್ತು ಕೈಗಾರಿಕಾ ಮಾರುಕಟ್ಟೆಗಳಿಗೆ ಅರೆವಾಹಕ ಮತ್ತು ಸಿಸ್ಟಮ್ ಪರಿಹಾರಗಳ ಸಮಗ್ರ ಪೋರ್ಟ್ಫೋಲಿಯೊವನ್ನು ನೀಡುತ್ತದೆ. ಉತ್ಪನ್ನಗಳಲ್ಲಿ ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ವಿಕಿರಣ-ಗಟ್ಟಿಯಾದ ಅನಲಾಗ್ ಮಿಶ್ರ-ಸಿಗ್ನಲ್ ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳು, FPGA ಗಳು, SoC ಗಳು ಮತ್ತು ASIC ಗಳು ಸೇರಿವೆ; ವಿದ್ಯುತ್ ನಿರ್ವಹಣಾ ಉತ್ಪನ್ನಗಳು; ಸಮಯ ಮತ್ತು ಸಿಂಕ್ರೊನೈಸೇಶನ್ ಸಾಧನಗಳು ಮತ್ತು ನಿಖರವಾದ ಸಮಯ ಪರಿಹಾರಗಳು, ಸಮಯಕ್ಕೆ ವಿಶ್ವದ ಮಾನದಂಡವನ್ನು ಹೊಂದಿಸುವುದು; ಧ್ವನಿ ಸಂಸ್ಕರಣಾ ಸಾಧನಗಳು; ಆರ್ಎಫ್ ಪರಿಹಾರಗಳು; ಪ್ರತ್ಯೇಕ ಘಟಕಗಳು; ಭದ್ರತಾ ತಂತ್ರಜ್ಞಾನಗಳು ಮತ್ತು ಸ್ಕೇಲೆಬಲ್ ವಿರೋಧಿ ಟಿamper ಉತ್ಪನ್ನಗಳು; ಪವರ್-ಓವರ್-ಈಥರ್ನೆಟ್ ಐಸಿಗಳು ಮತ್ತು ಮಿಡ್‌ಸ್ಪ್ಯಾನ್‌ಗಳು; ಹಾಗೆಯೇ ಕಸ್ಟಮ್ ವಿನ್ಯಾಸ ಸಾಮರ್ಥ್ಯಗಳು ಮತ್ತು ಸೇವೆಗಳು. ಮೈಕ್ರೋಸೆಮಿ ಕ್ಯಾಲಿಫೋರ್ನಿಯಾದ ಅಲಿಸೊ ವಿಯೆಜೊದಲ್ಲಿ ಪ್ರಧಾನ ಕಚೇರಿಯನ್ನು ಹೊಂದಿದೆ ಮತ್ತು ಜಾಗತಿಕವಾಗಿ ಸುಮಾರು 3,400 ಉದ್ಯೋಗಿಗಳನ್ನು ಹೊಂದಿದೆ. ಇಲ್ಲಿ ಇನ್ನಷ್ಟು ತಿಳಿಯಿರಿ www.microsemi.com.
© 2014 ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಮೈಕ್ರೋಸೆಮಿ ಮತ್ತು ಮೈಕ್ರೋಸೆಮಿ ಲೋಗೋ ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಶನ್‌ನ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಎಲ್ಲಾ ಇತರ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳು ಮತ್ತು ಸೇವಾ ಗುರುತುಗಳು ಆಯಾ ಮಾಲೀಕರ ಆಸ್ತಿಯಾಗಿದೆ.
ಮೈಕ್ರೋಸೆಮಿ ಕಾರ್ಪೊರೇಟ್ ಪ್ರಧಾನ ಕಛೇರಿ
- ಒಂದು ಎಂಟರ್‌ಪ್ರೈಸ್, ಅಲಿಸೊ ವಿಯೆಜೊ CA 92656 USA
- ಒಳಗೆ ಯುಎಸ್ಎ: +1 800-713-4113
- ಹೊರಗೆ ಯುಎಸ್ಎ: +1 949-380-6100
- ಮಾರಾಟ: +1 949-380-6136
- ಫ್ಯಾಕ್ಸ್: +1 949-215-4996
- ಇಮೇಲ್: sales.support@microsemi.com
FAQ
- ಪ್ರಶ್ನೆ: ಸಾಧನದ ಗರಿಷ್ಠ ಡೇಟಾ ಸೆರೆಹಿಡಿಯುವ ಆವರ್ತನ ಎಷ್ಟು?
A: ಸಾಧನವು 100MHz ವರೆಗಿನ ಡೇಟಾ ಸೆರೆಹಿಡಿಯುವಿಕೆಯನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ, ಇದು ಹೆಚ್ಚಿನ ಗುರಿ ವಿನ್ಯಾಸಗಳಿಗೆ ಸೂಕ್ತವಾಗಿದೆ. - ಪ್ರಶ್ನೆ: ಡೀಬಗ್ ಮಾಡಲು ಪ್ರೋಬ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳನ್ನು ಬಳಸುವಾಗ ನಾನು ವಿನ್ಯಾಸವನ್ನು ಮರು ಕಂಪೈಲ್ ಮಾಡಬೇಕೇ?
ಉ: ಇಲ್ಲ, ವಿನ್ಯಾಸ ಮರುಸಂಕಲನ ಅಥವಾ ಮರು ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಅಗತ್ಯವಿಲ್ಲದೇ ಪ್ರೋಬ್ ಪಾಯಿಂಟ್ ಸ್ಥಳಗಳನ್ನು ತ್ವರಿತವಾಗಿ ಬದಲಾಯಿಸಬಹುದು.
ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು
 |
ಮೈಕ್ರೋಸೆಮಿ ಇನ್-ಸರ್ಕ್ಯೂಟ್ FPGA ಡೀಬಗ್ [ಪಿಡಿಎಫ್] ಸೂಚನೆಗಳು ಇನ್-ಸರ್ಕ್ಯೂಟ್ FPGA ಡೀಬಗ್, FPGA ಡೀಬಗ್, ಡೀಬಗ್ |
