የማይክሮሴሚ ኢን-ሰርኩት FPGA ማረም

የምርት መረጃ

ዝርዝሮች

• የመሣሪያ ዓይነት: Microsemi SmartFusion2 SoC FPGA
• የተለቀቀበት ቀን፡ ሜይ 2014
• የማረም ችሎታዎች፡ በሰርኩት FPGA ማረም፣ የተከተተ የሎጂክ ተንታኝ
• ከፍተኛው የውሂብ ቀረጻ ድግግሞሽ፡ እስከ 100ሜኸ

ረቂቅ
FPGAs ብዙ የንድፍ አድቫን ባላቸው በተከተቱ ስርዓቶች ውስጥ ኃይለኛ የንድፍ አካላት ናቸው።tages, ነገር ግን እነዚህ መሳሪያዎች ማረም ያለባቸው ውስብስብ የንድፍ ጉዳዮች ያላቸው ውስብስብ ንድፎች ሊኖራቸው ይችላል. እንደ የትርጉም ስህተቶች፣ የስርዓት መስተጋብር ችግሮች እና የስርዓት ጊዜ ስህተቶች ያሉ የንድፍ ጉዳዮችን መከታተል ፈታኝ ሊሆን ይችላል። በ FPGA ውስጥ የሰርኩት ማረም ችሎታዎችን ማካተት የሃርድዌር ማረምን በሚያስደንቅ ሁኔታ ሊያሻሽል እና ብዙ ሰዓታት የሚቆይ ብስጭት ያስወግዳል። ይህ ወረቀት ለ FPGA ዎች ውስጥ-የወረዳ ማረም በርካታ የተለያዩ አቀራረቦችን ያብራራል፣ ቁልፍ ግብይቶችን ይለያል፣ እና በቀድሞampለማይክሮሴሚ ስማርትFusion®2 SoC FPGA መሳሪያ የታለመው ንድፍ ለማረም እና ለመፈተሽ አዳዲስ ችሎታዎችን እንዴት መጠቀም እንደሚቻል ያሳያል።

መግቢያ

FPGAዎች ሰፊ እና ኃይለኛ የንድፍ አካላት ናቸው እና አሁን በሁሉም በተከተተ ስርዓት ውስጥ ይገኛሉ። አቅም እየጨመረ በሄደ መጠን ውስብስብ በቺፕ ላይ የሚሰሩ ብሎኮች እና የላቀ ተከታታይ በይነገጽ እነዚህ መሳሪያዎች ውስብስብ የንድፍ ችግሮች ሊያጋጥሟቸው ይችላል ይህም ማረም ያለባቸው. እንደ የተግባር ትርጉም ስህተቶች (በ FPGA ወይም በስርዓት ደረጃ) ያሉ ጉዳዮችን መከታተል፣ የተግባር ስርዓት መስተጋብር ችግሮች፣ የስርዓት ጊዜ ጉዳዮች እና በICs መካከል ያሉ የምልክት ታማኝነት ጉዳዮችን (እንደ ጫጫታ፣ ቃላቶች ወይም ነጸብራቅ ያሉ) ሁሉም የላቁ FPGAዎችን ሲጠቀሙ በጣም ውስብስብ ይሆናሉ። ማስመሰል በእርግጠኝነት ብዙ የንድፍ ችግሮችን ለመለየት ትልቅ እገዛ ነው፣ነገር ግን ዲዛይኑ በሃርድዌር ውስጥ እስኪተገበር ድረስ ብዙ የገሃዱ ዓለም መስተጋብር አይታይም። ሂደቱን ለማቃለል ውስብስብ የንድፍ ጉዳዮችን ለማረም ብዙ የተለያዩ ዘዴዎች ተዘጋጅተዋል. የተለያዩ አድቫንን ጨምሮ ስለእነዚህ ቁልፍ ቴክኒኮች እያንዳንዳቸው በጥንቃቄ መረዳትtages እና disadvantages, የትኛው ቴክኒክ ወይም ቴክኒኮች ጥምረት ለአንድ የተለየ ንድፍ ተስማሚ እንደሆነ ሲታሰብ ጠቃሚ ነው.
አንድ የቀድሞampለ FPGA ንድፍ፣ ለማይክሮሴሚ SmartFusion2 SoC FPGA መሣሪያ የታለመ፣ አንዳንድ አድቫን ለማሳየት ሊያገለግል ይችላል።tages እና disadvantagየእነዚህ መደበኛ ቴክኒኮች እና አዲሱ የወረዳ ውስጥ ማረም ችሎታዎች። ይህ ምሳሌያዊ exampእነዚህን የተለያዩ ቴክኒኮችን በሃርድዌር ማረም ወቅት የሃርድዌር ችግሮችን ለመለየት እና ለማስወገድ እንዴት መጠቀም እንደሚቻል ያሳያል።

ለምንድን ነው FPGA ማረም የስርዓት ዲዛይን እና ልማት ወሳኝ ገጽታ የሆነው?
FPGAs ከሌሎች የንድፍ ኤለመንቶች የሚለዩ ሁለት ዋና የአጠቃቀም ሞዴሎች አሏቸው። FPGAs በምርት ምርቱ ውስጥ ጥቅም ላይ ሊውል ይችላል ወይም የምርት ዲዛይን ጽንሰ-ሀሳብን ለማረጋገጥ ወይም ለመቅረጽ እንደ ልማት ተሽከርካሪ ሊያገለግል ይችላል። እንደ ማምረቻ ተሸከርካሪነት ጥቅም ላይ ሲውል፣ኤፍፒጂኤዎች ከ ASIC ወይም ሲፒዩ ላይ ከተመሰረቱ የማምረቻ ተሽከርካሪዎች የበለጠ ተለዋዋጭ ኢላማ ሊሆኑ ይችላሉ። ይህ በተለይ በሃርድዌር ውስጥ ገና ያልተተገበረ ለአዲስ ንድፍ በጣም አስፈላጊ ነው። የተለያዩ የስነ-ህንፃ አማራጮች ያላቸው ንድፎች በቀላሉ ሊፈጠሩ እና ሊሞከሩ ስለሚችሉ በጣም ጥሩው ንድፍ ተለይቶ ይታወቃል. FPGAs በቺፕ ፕሮሰሰር (ሶሲ ኤፍፒጂኤዎች) በሲፒዩ ላይ የተመረኮዘ ሂደትን በሃርድዌር በሚታገዙ FPGA ላይ የተመሰረተ የማፍጠን ተግባራትን ለመገበያየት ያስችላል። እነዚህ አድቫንtages ለአዳዲስ የምርት እድገቶች ለንድፍ፣ ለማረጋገጫ፣ ለሙከራ እና ለውድቀት ትንተና የሚያስፈልገውን ጊዜ በከፍተኛ ሁኔታ ሊቀንስ ይችላል።
ለዲዛይን ፕሮቶታይፕ ጥቅም ላይ ሲውል፣ ምናልባትም ለ ASIC ምርት፣ የFPGA ተለዋዋጭነት ቁልፍ ጥቅም ነው። ትክክለኛ የሃርድዌር መድረክ፣ በሙሉ ፍጥነት የማይሄድ እንኳን፣ ዝርዝር የስርዓት አፈጻጸም መለኪያዎችን፣ የውጤት ትንተና መረጃን እና የአርክቴክቸር ማረጋገጫ ውጤቶችን ለማግኘት በጣም ቀላል ያደርገዋል። የኢንደስትሪ ስታንዳርድ አውቶቡሶች (እንደ PCIe®፣ Gigabit Ethernet፣ XAUI፣ USB፣ CAN እና ሌሎች ያሉ) ለጠንካራ አተገባበር የFPGA ድጋፍ ከእነዚህ በይነገጽ ጋር የተገናኘውን ሙከራ ያቃልላል። በቺፕ ARM ፕሮሰሰር (SoC FPGAs) ያላቸው የFPGAs አዲሶቹ ቤተሰቦች ትግበራዎችን ከተከተቱ ፕሮሰሰሮች ጋር መተየብ ቀላል ያደርገዋል። ከዚህ ቀደም የዳበረ ፕሮሰሰር ኮድ ከሃርድዌር ዲዛይን ጥረት ጋር በትይዩ ወደተፈጠረው ፕሮቶታይፕ እና አዲስ ኮድ ማስተላለፍ ይችላል።

ይህ የመደበኛ ፕሮሰሰር ከመደበኛ የበይነገጽ አውቶቡሶች ጋር ያለው ጥምረት ሰፊውን የኮድ ቤተ-መጻሕፍት፣ ሾፌሮች፣ ተግባራዊ ኤፒአይዎች፣ የሪል ታይም ኦፕሬቲንግ ሲስተሞች እና ሙሉ ኦፕሬቲንግ ሲስተሞች በፍጥነት የስራ ምሳሌ ለመፍጠር ያስችላል። በተጨማሪም፣ ንድፉ ከተጠናከረ በኋላ፣ የ FPGA ፕሮቶታይፕ ትክክለኛውን የስርዓት መረጃ የሚያንፀባርቁ ሰፊ የማስመሰል ሙከራ ስብስቦችን (ለሁለቱም ማነቃቂያ እና ምላሽ) ለመያዝ ሊያገለግል ይችላል። እነዚህ የውሂብ ስብስቦች ለ ASIC ወይም ለሌላ የምርት አተገባበር የመጨረሻዎቹን ማስመሰያዎች በመፍጠር ጠቃሚ ሊሆኑ ይችላሉ። አድቫንtagኤፍፒጂኤ እንደ የንድፍ ፕሮቶታይፕ መጠቀም ለመጨረሻው የምርት ትግበራ የንድፍ፣ የማረጋገጫ፣ የፈተና እና የውድቀት ትንተና ጊዜን በእጅጉ ይቀንሳል።
በእነዚህ ሁለቱም የተለመዱ የ FPGA ሞዴሎች የ FPGA ተለዋዋጭነት እንደ የንድፍ ዒላማ ቁልፍ አድቫን ነው.tagሠ. ይህ ማለት ብዙ የንድፍ ለውጦች እና ድግግሞሾች የተለመዱ ይሆናሉ, እና ስለዚህ የንድፍ ስህተቶችን በፍጥነት ማረም መቻል በተቻለ መጠን ብዙ የንድፍ አማራጮችን ለማንቃት ወሳኝ ይሆናል. ቀልጣፋ የማረም ችሎታ ከሌለ አብዛኛው አድቫን።tagየ FPGA ንድፍ ተለዋዋጭነት በሚፈለገው ተጨማሪ የማረሚያ ጊዜ ይቀንሳል። እንደ እድል ሆኖ፣ FPGAዎች የእውነተኛ ጊዜ ማረም በሚያስደንቅ ሁኔታ ተጨማሪ የሃርድዌር ባህሪያትን ሊያቀርቡ ይችላሉ። እነዚህን ችሎታዎች ከማየታችን በፊት በመጀመሪያ የ FPGA ንድፍ ሊያጋጥመን የሚችለውን በጣም የተለመዱ የጉዳይ ዓይነቶችን እንይ ስለዚህም የተለያዩ ማረም መሳሪያዎችን ቅልጥፍና እና ተያያዥ ንግድን ለመገምገም የሚያስችል ትክክለኛ ዳራ ይኖረናል።

የ FPGA ንድፎችን ሲያርሙ የተለመዱ ጉዳዮች

ዘመናዊ FPGAዎች ከሚያመጡት የተስፋፉ ችሎታዎች ጋር፣ ተያያዥነት ያለው ውስብስብነት ከስህተት ነፃ የሆኑ ንድፎችን ለመፍጠር አስቸጋሪ ያደርገዋል። እንደ እውነቱ ከሆነ ማረም ከ 50% በላይ የተከተተውን የስርዓት ንድፍ ዑደት ሊወስድ እንደሚችል ተገምቷል. ከጊዜ ወደ ገበያ የሚደረጉ ግፊቶች የእድገት ዑደቱን መጨናነቅ ሲቀጥሉ፣ የመነሻ ስርዓቱ የሃርድዌር ማረም ወደ ኋላ ሀሳብ ይዛወራል - ሁሉም ብዙ ጊዜ ያንን ማረጋገጫ (እራሱ ትልቅ በመቶኛ) ይገመታልtage of the development schedule) ከመጀመሪው የሥርዓት መምጣት በፊት ሁሉንም ስህተቶች ይይዛል። አንድ የተለመደ ንድፍ በመጀመሪያ የሥርዓት አወጣጥ ወቅት የሚያጋጥሙትን ተግዳሮቶች በተሻለ ለመረዳት ጥቂት የተለመዱ የሥርዓት ጉዳዮችን ዓይነቶችን እንመልከት።

ንድፍ አውጪው አንድን መስፈርት በተሳሳተ መንገድ ስለተረዳ የተግባር ትርጉም ስህተቶችን ለማግኘት በእጥፍ አስቸጋሪ ሊሆን ይችላል, ስለዚህ የንድፍ ዝርዝሮችን በጥንቃቄ ሲመለከቱ ስህተቱ ሊታለፍ ይችላል. አንድ የቀድሞampየተለመደው የተግባር ትርጉም ስህተት የስቴት ማሽን ሽግግር በትክክለኛው ሁኔታ ላይ የማያልቅበት ይሆናል። ስህተቶች በስርዓት በይነገጽ ላይ እንደ መስተጋብር ችግር ሊታዩ ይችላሉ። የበይነገጽ መዘግየት፣ ለምሳሌample፣ በስህተት የተገለጸ ሊሆን ይችላል፣ ይህም ያልተጠበቀ ቋት ሞልቶ መፍሰስ ወይም የውሃ ውስጥ ፍሰት ሁኔታን ያስከትላል።
የስርዓት ደረጃ የጊዜ ጉዳዮች ሌላው በጣም የተለመዱ የንድፍ ስህተቶች ምንጭ ናቸው። ያልተመሳሰሉ ክስተቶች፣ በተለይም የማመሳሰል ወይም የጊዜ መሻገሪያ ጎራ ተፅዕኖዎች በጥንቃቄ ካልታሰቡ የተለመዱ የስህተት ምንጭ ናቸው። በፍጥነት በሚሰሩበት ጊዜ እነዚህ አይነት ስህተቶች በጣም ችግር ያለባቸው እና በጣም አልፎ አልፎ ሊታዩ ይችላሉ, ምናልባትም የተወሰኑ የውሂብ ቅጦች እራሳቸውን ሲያሳዩ ብቻ ነው. ብዙ የተለመዱ የጊዜ ጥሰቶች በዚህ ምድብ ውስጥ ይወድቃሉ እና አብዛኛውን ጊዜ በጣም አስቸጋሪ ናቸው, ለመምሰል የማይቻል ከሆነ.

የጊዜ መጣስ በተዋሃዱ ወረዳዎች መካከል በተለይም ለእያንዳንዱ ወረዳ ብዙ የኃይል መስመሮች ባላቸው ስርዓቶች መካከል ያለው ዝቅተኛ ምልክት ታማኝነት ውጤት ሊሆን ይችላል። ዝቅተኛ የሲግናል ታማኝነት የሲግናል ጫጫታ፣ ንግግሮች፣ ነጸብራቆች፣ ​​ከመጠን በላይ መጫን እና የኤሌክትሮ-መግነጢሳዊ ጣልቃገብነት (EMI) ጉዳዮችን ብዙ ጊዜ እንደ የጊዜ ጥሰት ሊያሳዩ ይችላሉ። የኃይል አቅርቦት ጉዳዮች፣ እንደ መሸጋገሪያ (በተለይ በሲስተሙ ሲጀመር ወይም ሲዘጋ)፣ የመጫኛ ልዩነቶች እና ከፍተኛ የሃይል ብክነት ጭንቀቶችም ሚስጥራዊ ስህተቶችን ሊያስከትሉ ይችላሉ፣ ብዙ ጊዜ በቀላሉ ወደ ሃይል አቅርቦት ምንጭ አይገኙም። ምንም እንኳን ዲዛይኑ ሙሉ በሙሉ ትክክል ቢሆንም የቦርድ ማምረቻ ጉዳዮች ስህተቶችን ሊያስከትሉ ይችላሉ. የተሳሳቱ የሽያጭ ማያያዣዎች እና በትክክል ያልተጣበቁ ማገናኛዎች, ለምሳሌample, የስህተቶች ምንጭ ሊሆን ይችላል እና የሙቀት መጠን ወይም የቦርድ አካባቢ ጥገኛ ሊሆን ይችላል. የላቁ የ FPGA ማሸግ ቴክኒኮችን መጠቀም በታተመው የወረዳ ሰሌዳ ላይ ምልክቶችን ለመመርመር አስቸጋሪ ያደርገዋል ፣ ስለሆነም የሚፈለገውን ምልክት ማግኘት ብዙ ጊዜ ችግር አለበት። ብዙ ጊዜ ብዙ የንድፍ ጉዳዮች አፋጣኝ ስህተት አይፈጥሩም እና ስህተቱ በትክክል እስኪገለጥ ድረስ ዲዛይኑን መሳብ አለባቸው። የመነሻ ስህተቱን ወደ ዋናው መንስኤ መፈለግ ብዙውን ጊዜ ተስፋ አስቆራጭ ፣ ከባድ እና ጊዜ የሚወስድ ተግባር ሊሆን ይችላል።

ለ example, በትርጉም ሠንጠረዥ ውስጥ አንድ ትንሽ ስህተት ስህተት እስከ ብዙ ዑደቶች በኋላ ላይሆን ይችላል. በዚህ ጽሑፍ ውስጥ በኋላ የምንወያይባቸው አንዳንድ መሣሪያዎች፣ በወረዳ ውስጥ ማረም ሃርድዌር የሚጠቀሙ፣ በተለይ እነዚህን 'ሳንካ አደን' ፈጣን እና ቀላል ለማድረግ ያተኮሩ ናቸው። ወደነዚህ መሳሪያዎች ዝርዝር ከመግባታችን በፊት አድቫንን በተሻለ ለመረዳት በመጀመሪያ ታዋቂ ሶፍትዌርን መሰረት ያደረገ ማረም ቴክኒክን እንይtages እና disadvantagለማረም ማስመሰልን መጠቀም።

ለማረም የማስመሰል አጠቃቀም
በተለምዶ በንድፍ ሲሙሌሽን ውስጥ በዲዛይኑ ውስጥ እና ከንድፍ ውጭ ያሉ ሁሉም የእውነተኛ ህይወት አካላት በመደበኛ ሲፒዩ ላይ በቅደም ተከተል የሚከናወኑ የሶፍትዌር ሂደቶች በሂሳብ ተቀርፀዋል። ሰፋ ያለ ማነቃቂያ በንድፍ ላይ መተግበር እና የሚጠበቀውን ውጤት ከተመሳሳይ ዲዛይኖች ውፅዓት ጋር መፈተሽ በጣም ግልፅ የሆኑ የንድፍ ስህተቶችን ለመያዝ ቀላል መንገድ ነው። የተለመደው የማስመሰል ሩጫ የሚያሳይ መስኮት ከታች በስእል 1 ተሰጥቷል። ግልጽ አድቫንtage of simulation verses ሃርድዌር ላይ የተመሰረተ ማረም፣ሲሙሌሽን በሶፍትዌሩ ውስጥ ሊከናወን ይችላል - ምንም ትክክለኛ ሃርድዌር ላይ የተመሰረተ ዲዛይን እና የሙከራ ቤንች አያስፈልግም። ማስመሰል ብዙ የንድፍ ስህተቶችን በፍጥነት ይይዛል፣በተለይም ከተሳሳተ ዝርዝር መግለጫዎች፣የበይነገፁን መስፈርቶች አለመግባባት፣የተግባር ስህተቶች እና ሌሎች በቀላል ቀስቃሽ ቬክተር በቀላሉ የሚታወቁ ብዙ 'ትልቅ' የስህተት አይነቶች።

ማስመሰል በተለይ ለዲዛይነር ሰፊ የማነቃቂያ ቅንጅቶች ሲገኙ እና ውጤቱም በደንብ በሚታወቅበት ጊዜ ውጤታማ ነው. በእነዚህ አጋጣሚዎች ማስመሰል የንድፍ ሙከራን ከሞላ ጎደል ሊያጠናቅቅ ይችላል። እንደ አለመታደል ሆኖ አብዛኛዎቹ ዲዛይኖች ሰፊ የሙከራ ስብስቦችን በቀላሉ ማግኘት አይችሉም እና እነሱን የመፍጠር ሂደት ብዙ ጊዜ የሚወስድ ነው። 100% ዲዛይኑን የሚሸፍን የሙከራ ስብስብ መፍጠር በ FPGA ላይ ለተመሰረቱ ትላልቅ ዲዛይኖች ፈጽሞ የማይቻል ነው እና የንድፍ ዋናዎቹን ነገሮች ለመሸፈን አጫጭር ቆራጮች ጥቅም ላይ መዋል አለባቸው። ሌላው የማስመሰል ችግር፣ 'የገሃዱ ዓለም' ትግበራ አለመሆኑ እና ያልተመሳሰሉ ክስተቶችን፣ የፍጥነት ስርዓት መስተጋብርን ወይም የጊዜ ጥሰቶችን መያዝ አለመቻል ነው። በመጨረሻም የማስመሰል ሂደቱ በጣም አዝጋሚ ሊሆን ይችላል እና ብዙ ድግግሞሾች ከተፈለገ ማስመሰል በፍጥነት ብዙ ጊዜ የሚወስድ እና ብዙ ጊዜ በጣም ውድ የሆነ የእድገት ሂደት ይሆናል።

እንደ አማራጭ (ወይም ምናልባት በተሻለ ሁኔታ እንደተገለጸው፣ ከማስመሰል በተጨማሪ) የFPGA ዲዛይነሮች በመሣሪያው ውስጥ ያሉ ቁልፍ ምልክቶችን ለመመልከት እና ለመቆጣጠር በ FPGA ንድፍ ውስጥ ማረም ሃርድዌርን ማከል እንደሚችሉ ተገንዝበዋል። እነዚህ ቴክኒኮች በመጀመሪያ የተገነቡት እንደ አድሆክ አቀራረቦች ነው፣ ነገር ግን ቀስ በቀስ ወደ መደበኛ የሃርድዌር ማረም ስትራቴጂ አዳብረዋል። ይህ የውስጠ-ወረዳ ማረም ችሎታዎች አጠቃቀም ጉልህ አድቫን ይሰጣልtages ለ FPGA-based ንድፎች እና ቀጣዩ ክፍል ሦስቱን በጣም የተለመዱ ስልቶችን እና የተለያዩ አድቫን ይዳስሳልtages እና disadvantagኢ.

ለFPGAs የተለመዱ የሰርኩት ማረም አቀራረቦች
በኤፍፒጂኤዎች ውስጥ የውስጠ-ወረዳ ማረም አቅሞችን ለመተግበር በጣም የተለመዱት ቴክኒኮች የተከተተ ሎጂክ ተንታኝ፣ የውጭ መሞከሪያ መሳሪያ ወይም በFPGA ጨርቅ ውስጥ የተካተተ የሲግናል መጠይቅ ሃርድዌርን ይጠቀማሉ። የተከተተው አመክንዮ ተንታኝ በተለምዶ FPGA ጨርቅ በመጠቀም የሚተገበር እና በንድፍ ውስጥ ገብቷል። ጄTAG ወደብ ወደ analyzer ለመድረስ ጥቅም ላይ ይውላል እና የተያዘው ውሂብ በፒሲ ላይ ይታያል. የውጭ መሞከሪያ መሳሪያዎች ጥቅም ላይ በሚውሉበት ጊዜ በሙከራ ላይ ያለው የ FPGA ንድፍ ተስተካክሏል ስለዚህም የተመረጡ የውስጥ FPGA ምልክቶች ወደ የውጤት ፒን ይወሰዳሉ. እነዚህ ፒኖች በውጫዊ የሙከራ መሳሪያዎች በኩል ሊታዩ ይችላሉ. ልዩ የሲግናል መመርመሪያ ሃርድዌር ጥቅም ላይ ሲውል ሰፋ ያለ የውስጥ ምልክቶች ምርጫ በእውነተኛ ጊዜ ሊነበብ ይችላል። አንዳንድ የፍተሻ አተገባበር ለመመዝገብ ወይም የማስታወሻ ቦታዎችን የበለጠ የማረም ችሎታዎችን ለማጎልበት ለመፃፍ ጥቅም ላይ ሊውል ይችላል። አድቫን ላይ የበለጠ በዝርዝር እንመልከትtages እና disadvantagየእያንዳንዳቸው ቴክኒኮች እና ከዚያ የቀድሞ ይመልከቱampእነዚህ የተለያዩ አካሄዶች እንዴት በአጠቃላይ የማረሚያ ጊዜ ላይ ተጽዕኖ እንደሚያሳድሩ ለማየት መንደፍ።

በወረዳ ውስጥ FPGA አርም-የተከተተ ሎጂክ ተንታኝ
የተከተተ አመክንዮ ተንታኝ ጽንሰ-ሀሳብ ዲዛይነሮች FPGAዎች ለመጀመሪያ ጊዜ ጥቅም ላይ በዋሉበት ጊዜ የተገበሩት የማስታወቂያ-ውስጥ ማረም ችሎታዎች ቀጥተኛ ውጤት ነው። የተከተቱ አመክንዮ ተንታኞች አዳዲስ ችሎታዎችን ጨምረዋል እና ንድፍ አውጪው የራሳቸውን ተንታኝ እንዲያዳብሩ የሚያስፈልገውን መስፈርት አጠፉ። አብዛኛዎቹ FPGAዎች እነዚህን ችሎታዎች ያቀርባሉ እና ሶስተኛ ወገኖች መደበኛ ተንታኞችን ይሰጣሉ (Identify®፣ ከ Synopsys፣ አንዱ ታዋቂ የቀድሞ ነው)ample) ምርታማነትን የበለጠ ለማሻሻል ከከፍተኛ ደረጃ መሳሪያዎች ጋር በቀላሉ መገናኘት የሚችል።

በስእል 2 ላይ እንደተገለጸው የሎጂክ analyzer ተግባራዊነት የኤፍፒጂኤ ጨርቅ እና የተከተቱ የማስታወሻ ብሎኮችን እንደ መከታተያ ቋት በመጠቀም ወደ ዲዛይኑ ገብቷል። ውስብስብ የሲግናል መስተጋብር በቀላሉ ለመምረጥ እና ለመያዝ እንዲቻል ቀስቃሽ ሀብቶችም ተፈጥረዋል። ለቁጥጥር እና ለመረጃ ማስተላለፍ ወደ ተንታኙ መድረስ በተለምዶ በጄTAG የበይነገጽ መስፈርቶችን ለማቃለል ወደብ። የጋራ በመጠቀም የተቀረጸ ውሂብ በፒሲ ላይ ሊታይ ይችላል። viewሶፍትዌሮችን በማውጣት በተለምዶ አመክንዮአዊ አስመሳይ የሞገድ ውፅዓት ያንፀባርቃል viewing style.

አድቫንtagየዚህ አቀራረብ ምንም ተጨማሪ የ FPGA I/O ፒን ጥቅም ላይ አይውልም, መደበኛው JTAG ምልክቶች. የተካተተው አመክንዮአዊ ተንታኝ አይፒ ኮሮች ብዙውን ጊዜ በአንፃራዊነት ርካሽ ናቸው እና በአንዳንድ አጋጣሚዎች ለነባር FPGA ውህደት ወይም የማስመሰል መሳሪያዎች አማራጭ ሊሆኑ ይችላሉ። በአንዳንድ ሁኔታዎች፣ የተከተተ የሎጂክ ተንታኝ በተጨማሪ ጥቅም ላይ ባልዋሉ I/Os ላይ ተጨማሪ ውጤቶችን ሊያቀርብ ይችላል፣ የበለጠ ምቹ ከሆነ። ከአድቫን አንዱtagለዚህ አቀራረብ ከፍተኛ መጠን ያለው የ FPGA ሀብቶች ያስፈልጋሉ። በተለይም የክትትል መጠቆሚያዎች ጥቅም ላይ ከዋሉ ይህ የብሎክ ትውስታዎችን ብዛት ይቀንሳል። ሰፋ ያለ ቋት ካስፈለገ ይህ ደግሞ ከማህደረ ትውስታ ጥልቀት ጋር የሚጋጭ ይሆናል (ሰፊ ማህደረ ትውስታን መጠቀም ጥልቀት የሌለው የማህደረ ትውስታ ጥልቀት ስለሚያስከትል) - ትልቅ ኪሳራtagአነስ ያሉ መሳሪያዎችን ሲጠቀሙ. ምናልባት የዚህ ዘዴ ትልቁ መሰናክል በምርመራ ቦታ ላይ ማስተካከያ በተደረገ ቁጥር ንድፉን እንደገና ማጠናቀር እና እንደገና ማስተካከል አስፈላጊ ነው. አንድ ትልቅ መሣሪያ ሲጠቀሙ ይህ ሂደት ብዙ ጊዜ ሊወስድ ይችላል. የምልክት መመርመሪያዎች በንድፍ ውስጥ በሚቀመጡበት መንገድ ምክንያት የምልክት ጊዜ ግንኙነቶችን ለማዛመድ አስቸጋሪ ሊሆን ይችላል. በተጨማሪም፣ በሲግናል መመርመሪያዎች መካከል ያለው መዘግየቶች ወጥነት ያላቸው አይደሉም እና ስለዚህ የጊዜ አጠባበቅ ግንኙነቶች ለማነፃፀር አስቸጋሪ ናቸው። ያልተመሳሰሉ ምልክቶችን ወይም ከተለያዩ የጊዜ ጎራዎች የሚመጡ ምልክቶችን ሲያወዳድሩ ይህ ልዩ ችግር ነው።

በወረዳ ውስጥ FPGA ማረም - የውጪ የሙከራ መሣሪያዎች
የውስጠ-ወረዳ ማረም ኮድ ከውጭ የሙከራ መሳሪያዎች ጋር በመተባበር የውጭ ሎጂክ ተንታኝ ለስርዓት ሙከራ ሲገኝ የተፈጥሮ እድገት ነበር። በስእል 3 ላይ እንደሚታየው አንዳንድ ቀላል የማረም ኮድ በመፍጠር የውስጥ ሙከራ ምልክቶችን ለመለየት እና ለመምረጥ እና በ FPGA I/Os ላይ ተግባራዊ በማድረግ የተንታኞችን የላቀ ችሎታዎች መጠቀም ተችሏል (እንደ ትልቅ መከታተያ ቋቶች፣ ውስብስብ ቀስቃሽ ቅደም ተከተሎች እና ብዙ። viewአማራጮች) ቀላል ግን ኃይለኛ ማረም አካባቢዎችን ለመፍጠር። ለላቁ የመቀስቀስ አማራጮች ይበልጥ የተወሳሰቡ የውስጠ-ውስጥ ብቃቶች የሚያስፈልጉትን የውጤቶች ብዛት ሊቀንስ ይችላል። ለ exampለ፣ ሰፊ አውቶብስ ላይ የተወሰኑ አድራሻዎችን መምረጥ የውጭ ፒን ካስፈለገ የተከለከለ ሊሆን ይችላል።
የውስጥ FPGA ሎጂክን መጠቀም የI/O መስፈርቶችን በእጅጉ ይቀንሳል እና ይበልጥ ውስብስብ ችግሮችን ለማረም የተወሰኑ የአድራሻ ቅጦችን (ምናልባትም የጥሪ እና የመመለሻ ቅደም ተከተል) መፈለግ ይችላል። አንድ የተለመደ የተጠቃሚ በይነገጽ ካለ፣ ይህ የመማሪያ ዑደቱን ቀላል ያደርገዋል እና ምርታማነትን ያሻሽላል።

አድቫንtagየዚህ አቀራረብ የውጭ መሞከሪያ መሳሪያዎችን ዋጋ የሚጠቀም በመሆኑ ምንም ተጨማሪ የመሳሪያ ወጪ የለም. አንዳንድ ማረም ሰርክ አይፒ ኮሮች ከመሳሪያዎች አምራቾች ወይም FPGA አምራቾች ይገኛሉ፣ እና በጣም ዝቅተኛ ዋጋ ወይም ነጻ ሊሆን ይችላል። የምልክት መምረጫ አመክንዮ ለመተግበር የሚያስፈልገው የ FPGA ሀብቶች መጠን በጣም ትንሽ ነው፣ እና የክትትል ተግባሩ የሚከናወነው ውጫዊ ሎጂክ ተንታኝ በመጠቀም ስለሆነ፣ ምንም የማገጃ ትውስታዎች አያስፈልጉም። የመምረጫ አመክንዮ ርካሽ ስለሆነ፣ ሰፊ ቀስቅሴ ያላቸው በርካታ ቻናሎችም ሊደገፉ ይችላሉ። የሎጂክ ተንታኝ በሁለቱም በጊዜ ሁነታ እና በስቴት ሁነታ መስራት ይችላል ይህም አንዳንድ የጊዜ ጉዳዮችን ለይቶ ለማወቅ ይረዳል።
Disadvantagየዚህ አካሄድ አንድ ሰው አስቀድሞ ለፕሮጀክቱ ካልተመደበ የሎጂክ ተንታኝ መግዛትን አስፈላጊነት ሊያካትት ይችላል። ይህ ኪሳራtagሠ ይህን አካሄድ በብዙ አጋጣሚዎች ተስፋ ለማስቆረጥ በቂ ሊሆን ይችላል። ነገር ግን አንዳንድ ዝቅተኛ ዋጋ ያላቸው የሎጂክ ተንታኝ አማራጮች ፒሲውን ወይም ታብሌቱን ለዕይታ የሚጠቀሙ በመሆናቸው ይህ አማራጭ ለቀላል ማረም መስፈርቶች የበለጠ ወጪ ቆጣቢ ያደርገዋል።
የተበላው የFPGA ፒን ቁጥር ሌላ ኪሳራ ሊሆን ይችላል።tagሠ እና ሰፊ አውቶቡሶች መከበር ካስፈለጋቸው ለቦርድ አቀማመጥ ጉልህ የሆነ እቅድ ማውጣት እና የማረም ማያያዣዎችን መጨመር ያስፈልጋል. ይህ መስፈርት በንድፍ ደረጃ መጀመሪያ ላይ ለመተንበይ በጣም አስቸጋሪ ጊዜ እና ሌላ ያልተፈለገ ውስብስብነት ነው። ከተከተተ የሎጂክ ተንታኝ አቀራረብ ጋር በሚመሳሰል መልኩ የውጪ ሙከራ ስትራቴጂ እያንዳንዱ አዲስ ሙከራ በሚያስፈልግበት ጊዜ እንደገና ማጠናቀር እና የንድፍ ፕሮግራም ማውጣትን ይጠይቃል።

የጋራ ጉዳቱtagየእነዚህ ሁለት ቴክኒኮች-በቺፕ ላይ ያሉ ሀብቶችን መጠቀም (በዲዛይኑ የጊዜ አፈፃፀም ላይ ተጽዕኖ ሊያሳድር እና ተጨማሪ የማረሚያ መስፈርቶችን ሊፈጥር ይችላል) ንድፉን እንደገና ማጠናቀር እና እንደገና ማደራጀት አስፈላጊነት (ለስህተት ማረሚያ መርሃ ግብር ሰዓታትን ወይም ቀናትን ሊጨምር ይችላል) የሙከራ ሁኔታዎችን ለመለየት የቅድሚያ እቅድ ማውጣት እና ተጨማሪ ቺፕ I/O ሀብቶች አጠቃቀም እነዚህን ፍላጎቶች ሳያስፈልግ ፈጠረ። አንዱ ምላሽ በአንዳንድ መሳሪያዎች ላይ የተወሰነ የማረም አመክንዮ ወደ FPGA ጨርቅ መጨመር ነበር። የሃርድዌር መመርመሪያዎችን በመጠቀም የወረዳ ውስጥ ማረም ውጤቱ ነበር።

በወረዳ ውስጥ FPGA ማረም - የሃርድዌር መመርመሪያዎች
የሃርድዌር መመርመሪያዎችን መጠቀም ለ FPGA ዎች ውስጥ-የወረዳ ማረም ቴክኒኮችን በሚያስደንቅ ሁኔታ ያቃልላል። ይህ ዘዴ እንደ Live Probe ባህሪ በSmartFusion2®SoC FPGA እና IGLOO®2 FPGA መሳሪያዎች ላይ የተተገበረ ሲሆን የማንኛውም የሎጂክ ኤለመንቶች መመዝገቢያ ቢት ውጤትን ለመመልከት በFPGA ጨርቅ ላይ የወሰኑ መፈተሻ መስመሮችን ይጨምራል። በስእል 4 ላይ ባለው የማገጃ ንድፍ ላይ እንደሚታየው የሃርድዌር መመርመሪያዎች በሁለት የመመርመሪያ ቻናሎች A እና B ይገኛሉ።

የተመረጡ የመመዝገቢያ ውጤቶች (የመመርመሪያ ነጥቦች)፣ ልክ ከሥዕሉ ግርጌ ላይ እንደሚገኘው፣ ከሁለቱ የመመርመሪያ ቻናሎች በላይ ተዘርግተው ከተመረጡ በ A ወይም B ቻናል ላይ ሊተገበሩ ይችላሉ። እነዚህ ቅጽበታዊ የሰርጥ ምልክቶች በመሳሪያው ላይ ለተወሰኑ የፕሮብ ኤ እና የፕሮብ ቢ ፒን መላክ ይችላሉ። የፕሮብ ኤ እና የፕሮብ ቢ ምልክቶችም በውስጥ ወደተከተተ የሎጂክ ተንታኝ ሊመሩ ይችላሉ።

የፍተሻ ፒን የጊዜ አጠባበቅ ባህሪያት መደበኛ እና ከአንዱ የመመርመሪያ ነጥብ ወደ ሌላ ቸልተኛ ልዩነት እንዳላቸው ልብ ይበሉ, ይህም የእውነተኛ ጊዜ ምልክቶችን የጊዜ ባህሪያትን ለማነፃፀር በጣም ቀላል ያደርገዋል. መረጃው እስከ 100ሜኸ ሊቀረጽ ይችላል ይህም ለአብዛኞቹ የዒላማ ዲዛይኖች ተገቢ ነው።
ምናልባትም በጣም አስፈላጊው የመመርመሪያ ነጥብ ቦታዎች፣ እንደ የተተገበረው ንድፍ አካል ስላልተመረጡ (ዲዛይኑ በ FPGA ላይ በሚሠራበት ጊዜ በልዩ ሃርድዌር የተመረጡ ናቸው) የምርጫውን ውሂብ በቀላሉ ወደ መሳሪያው በመላክ በፍጥነት መለወጥ ይችላሉ። የንድፍ ማጠናቀር እና እንደገና ማደራጀት አያስፈልግም።
የLive Probeን አቅም የበለጠ ለማቃለል፣ የተጎዳኘው የስህተት ማረም ሶፍትዌር መሳሪያ በራስ ሰር በሚመነጨው ማረም ሁሉንም የፍተሻ ሲግናል ቦታዎች ማግኘት ይችላል። file. በስእል 5 እንደሚታየው የምልክት ስም ከምልክት ዝርዝር ውስጥ ተመርጦ ወደሚፈለገው ቻናል ሊተገበር ይችላል። ይህ ዲዛይኑ በሚሰራበት ጊዜ እንኳን በንድፍ ውስጥ ያለው የመመርመሪያ እንቅስቃሴ እንከን የለሽ እና በጣም ቀልጣፋ እንዲሆን ማድረግ ይቻላል.

በብዙ አጋጣሚዎች፣ የሃርድዌር መፈተሻ አቅም፣ ልክ እንደ Live Probe፣ ቀደም ሲል ከተገለፀው የተከተተ ሎጂክ ተንታኝ እና የውጪ ሙከራ ቴክኒኮች ጋር በጥምረት ጥቅም ላይ ሊውል ይችላል።

በስእል 6 ላይ እንደሚታየው የላይቭ ፕሮብ ሲግናሎችን 'በላይ' የመምረጥ ችሎታው ንድፉን እንደገና ማጠናቀር ሳያስፈልገው በፍጥነት እና በቀላሉ በመመልከት ላይ ያሉትን ምልክቶች ለመለወጥ ያስችላል። ውጫዊ ሎጂክ ተንታኝ ወይም ወሰን በቀላሉ የተፈተሹ ምልክቶችን መመልከት ይችላል፣ በሥዕሉ ላይኛው ቀኝ ክፍል በተዘጋጁት የፍተሻ ፒን ላይ እንደሚታየው። በአማራጭ (ወይም ምናልባት ከሱ በተጨማሪ) የውስጣዊ ሎጂክ ተንታኝ (በምስሉ ላይ የሚታየው ILA Identify block,) የመመርመሪያውን ፒን ለመመልከት ጥቅም ላይ ሊውል ይችላል. የመመርመሪያ ምልክቶቹ በ ILA ተይዘው በሞገድ ቅርጽ መስኮት ላይ ሊታዩ ይችላሉ. የታለመውን ንድፍ እንደገና ማሰባሰብ ሳያስፈልግ የመመርመሪያ ቦታዎችን መቀየር ይቻላል.
ተጨማሪ የመቀስቀስ እና የመከታተያ ችሎታዎች የመመርመሪያውን ተግባር ለማሻሻል ጥቅም ላይ ሊውሉ እንደሚችሉ ልብ ይበሉ፣ ይህም ውስብስብ የንድፍ ችግሮችን እንኳን በቀላሉ ለመለየት ያስችላል።

ተጨማሪ የሃርድዌር ማረም ችሎታዎች በSmartFusion2 SoC FPGA እና IGLOO2 FPGA መሳሪያዎች ላይም ይገኛሉ። ከእነዚህ ችሎታዎች ውስጥ አንዱ፣ አክቲቭ ፕሮብ ተብሎ የሚጠራው፣ በተለዋዋጭ እና በማይመሳሰል መልኩ ለማንኛውም የሎጂክ አባል መመዝገቢያ ቢት ማንበብ ወይም መጻፍ ይችላል። የጽሑፍ እሴት ለአንድ ሰዓት ዑደት ስለሚቆይ መደበኛ ስራው ሊቀጥል ስለሚችል በጣም ጠቃሚ የማረሚያ መሳሪያ ያደርገዋል። የውስጣዊ ሲግናል ፈጣን ምልከታ ከተፈለገ (ምናልባትም በቀላሉ ገባሪ መሆኑን ወይም በሚፈለገው ሁኔታ ላይ እንደ ዳግም ማስጀመሪያ ሲግናል) ወይም ወደ መፈተሻ ነጥብ በመፃፍ የሎጂክ ተግባርን በፍጥነት መፈተሽ አስፈላጊ ከሆነ ንቁ ፕሮብ ልዩ ትኩረት ይሰጣል።
(ምናልባትም የቁጥጥር ፍሰት ችግርን ለመለየት የግቤት እሴትን በፍጥነት በማዘጋጀት የስቴት ማሽን ሽግግርን ለመጀመር)።

በማይክሮሴሚ የቀረበው ሌላው የማረም ችሎታ የማስታወሻ ማረም ነው። ይህ ባህሪ ንድፍ አውጪው በተለዋዋጭ እና በተመሳሰል መልኩ ለተመረጠው FPGA ጨርቅ SRAM ብሎክ እንዲያነብ ወይም እንዲጽፍ ያስችለዋል። በአርሚ መሣሪያ ስክሪን ሾት (ስእል 7) ላይ እንደተገለጸው የማህደረ ትውስታ ብሎኮች ትር ሲመረጥ ተጠቃሚው ለማንበብ የሚፈልገውን ሜሞሪ መምረጥ፣ የማህደረ ትውስታውን ቅጽበታዊ ቀረጻ ማከናወን፣ የማህደረ ትውስታ እሴቶችን ማስተካከል እና ከዚያም እሴቶቹን ወደ መሳሪያው መመለስ ይችላል። ይህ በተለይ በኮሙኒኬሽን ወደቦች ውስጥ ጥቅም ላይ የሚውሉትን የመረጃ ቋቶች ለመፈተሽ ወይም ለማዘጋጀት ጠቃሚ ሊሆን ይችላል ስሌት ተኮር የጭረት ፓድ ወይም በተከተተ ሲፒዩ ለሚፈጸም ኮድ። ውስብስብ የውሂብ ጥገኛ ስህተቶችን ማረም በጣም ፈጣን እና ቀላል የሚሆነው ትውስታዎች በፍጥነት ሲታዩ እና መቆጣጠር ሲችሉ ነው።

አንዴ ዲዛይኑ ከታረመ ስሱ መረጃዎችን ለመጠበቅ የሃርድዌር ማረም ችሎታዎችን ማጥፋት ጥሩ ሊሆን ይችላል። አንድ አጥቂ ወሳኝ መረጃዎችን ለማንበብ ወይም የስርዓቱን ሚስጥራዊነት ያላቸውን ክፍሎች በቀላሉ ለመድረስ የሚያስችል የስርዓት ቅንብሮችን ለመለወጥ እነዚህን ተመሳሳይ መገልገያዎችን ሊጠቀም ይችላል። ማይክሮሴሚ ማረም ከተጠናቀቀ በኋላ ዲዛይነር መሳሪያውን እንዲጠብቅ የሚያስችሉ ባህሪያትን አክሏል. ለ example፣ Live Probe እና Active Probeን ማግኘት እንደ አንድ በተቻለ የጥቃት ዘዴ ተግባሩን ሙሉ በሙሉ ለማሰናከል ሊቆለፍ ይችላል (እንዲያውም በአቅርቦት ወቅታዊ ሁኔታ ውስጥ ያሉ ማናቸውንም ንድፎችን የመፍጠር እድልን ያስወግዳል ይህም የመመርመሪያ መረጃን በተዘዋዋሪ መንገድ ለማየት ያስችላል)። በአማራጭ፣ ወደ እነዚያ ክፍሎች ብቻ እንዳይደርሱ ለመከላከል የተመረጡ የንድፍ ክፍሎች መዳረሻ ሊዘጋ ይችላል። የተቀረው ንድፍ አሁንም በመስክ ሙከራ ወይም በስህተት ትንተና ተደራሽ እንዲሆን ለማድረግ የንድፍ የተወሰነ ክፍል ብቻ ደህንነቱ የተጠበቀ ከሆነ ይህ ምቹ ሊሆን ይችላል።

የወረዳ ውስጥ ማረም ንጽጽር ገበታ
አሁን ዝርዝር ድጋሚview ከሦስቱ ዋና ዋና የውስጥ ሃርድዌር ማረም ቴክኒኮች በስእል 8 እንደሚታየው ማጠቃለያ ገበታ ተብራርቷል የተለያዩ አድቫንtages እና disadvantagየእያንዳንዱ ዘዴ es. አንዳንድ ቴክኒኮችን (Live Probe and Internal Logic Analyzer (ILA)፣ ልክ እንደ ሲኖፕሲ አይደንቲፊ፣ ለምሳሌ በጋራ መጠቀም እንደሚቻል ማስታወስample), የእያንዳንዱን ቴክኒኮች ቁልፍ ጥንካሬዎች እና ድክመቶች ማየት እንችላለን. የውስጠ-ወረዳ ሃርድዌር ማረም ችሎታዎች ስብስብ (ቀጥታ ፕሮብ፣ አክቲቭ ፕሮብ እና ሜሞሪ ማረም -በአጠቃላይ ስማርት ዲቡግ) ከሌሎቹ ቴክኒኮች ጋር ሲነፃፀሩ ከሌሎቹ ቴክኒኮች ጋር ሲነፃፀሩ በጣም ደካማ ናቸው (ቀይ ክበብ) እና የመያዣ ፍጥነት ሲታሰብ ከምርጥ (ቢጫ ክበብ) ደካማ ነው።
በ ILA ላይ የተመሰረቱ ቴክኒኮች፣ ልክ እንደ ሲኖፕሲዎች መለያ፣ ከሌሎቹ ቴክኒኮች ጋር ሲወዳደሩ እና የFPGA ግብዓት መስፈርቶች ሲታዩ በጣም ደካማ ናቸው። በውጫዊ የሙከራ መሳሪያዎች ላይ የተመሰረቱ ቴክኒኮች ከዋጋ ፣ የንድፍ ጊዜ ተፅእኖ ፣ እና የመመርመሪያ እንቅስቃሴ ከአናት (ንድፍ እንደገና ማጠናቀር ስለሚያስፈልገው) ከብዙ ግምት አንጻር በጣም ደካማ ናቸው። ምናልባት ጥሩው መፍትሔ የ SmartDebug እና የሌሎቹ ቴክኒኮች ጥምረት ነው ፣ ስለሆነም የስማርት ደብግ ቻናሎች ድክመት እንዲቀንስ እና የፍተሻ ነጥቡ እንቅስቃሴ እንዲቀንስ።tagየሌሎቹ ቴክኒኮችም እንዲሁ ቀንሰዋል ።

የምልክት ምደባዎች
በአንዳንድ በጣም የተለመዱ የምልክት ዓይነቶች መካከል ጠቃሚ ልዩነት ሊደረግ ይችላል እና ይህ የማረም ዘዴን ሲያቅዱ ሊረዳ ይችላል. ለ example፣ በሲስተም ጅምር ጊዜ ካልሆነ በስተቀር የማይለወጡ ምልክቶች፣ እንደ የስርዓት ዳግም ማስጀመር፣ የማገጃ ዳግም ማስጀመር ወይም ማስጀመሪያ መመዝገቢያ እንደ ቋሚ ሲግናሎች ሊመደቡ ይችላሉ። የዚህ አይነት ምልክቶች በጣም ውጤታማ በሆነ መንገድ የሚደርሱት ረጅም የመሰብሰቢያ ዑደት ሳያስፈልጋቸው በቀላሉ ለመመልከት እና ምልክቱን ለመቆጣጠር በሚያስችል ተቋም ነው። አክቲቭ ፕሮብ የማይንቀሳቀሱ ምልክቶችን ለማረም በጣም ጥሩ መገልገያ ነው። በተመሳሳይ፣ ብዙ ጊዜ የሚለዋወጡ ነገር ግን ለብዙ ጊዜ የማይለዋወጡ ምልክቶች፣ እንደ አስመሳይ-ስታቲክ ሊመደቡ ይችላሉ እና እንዲሁም በጣም ውጤታማ በሆነ መንገድ አክቲቭ ፕሮቢን በመጠቀም የተስተካከሉ ናቸው። እንደ የሰዓት ምልክቶች በተደጋጋሚ የሚለዋወጡ ምልክቶች እንደ ተለዋዋጭ ሊመደቡ ይችላሉ እና በActive Probe በኩል በቀላሉ ሊገኙ አይችሉም። Live Probe እነዚህን ምልክቶች ለመመልከት የተሻለ ምርጫ ነው።

ቀላል የማረም አጠቃቀም መያዣ

አሁን ስለ የተለያዩ የውስጠ-ውስጥ ማረም አማራጮች የተሻለ ግንዛቤ ስላለን፣ ቀለል ያለ ንድፍ እንመልከትampእነዚህ ዘዴዎች እንዴት እንደሚሠሩ ለማየት. ምስል 9፣ በSmartFusion2 SoC FPGA መሣሪያ ውስጥ ቀላል የFPGA ንድፍ ያሳያል። የማይክሮ መቆጣጠሪያ ንዑስ ሲስተም (MSS) በCoreSF2Reset Soft IP ብሎክ ዳግም ተጀምሯል። የዚህ ብሎክ ግብዓቶች Power On Reset፣ የተጠቃሚ ጨርቅ ዳግም ማስጀመር እና ውጫዊ ዳግም ማስጀመር ናቸው። ውጤቶቹ ወደ የተጠቃሚ ጨርቅ ዳግም ማስጀመር፣ የኤምኤስኤስ ዳግም ማስጀመር እና የM3 ዳግም ማስጀመር ናቸው። የስህተት ምልክቶቹ በ I/Os ላይ ምንም አይነት እንቅስቃሴ የለም ምንም እንኳን መሳሪያው ከ POR ሁኔታ በተሳካ ሁኔታ ቢወጣም. ይህንን ስህተት ለማረም ሦስቱ የተለያዩ አማራጮችም እንዲሁ በሥዕሉ ላይ ተገልጸዋል-ሰማያዊው ሳጥን (የተሰየመ ETE) ለውጫዊ የሙከራ መሳሪያዎች ዘዴ; አረንጓዴ ሳጥኑ (ILA የተሰየመ) ለ Internal Logic Analyzer ዘዴ ነው; እና የብርቱካናማው ሳጥን (ኤፒ የተሰየመ) ለActive Probe ዘዴ ነው። የስህተቱ ዋና መንስኤዎች አላግባብ የተረጋገጡ ወደ CoreSF2Reset Soft IP block ግብአቶች ናቸው ብለን እንገምታለን።

አሁን ቀደም ሲል ከተገለጹት ውስጥ-የወረዳ ዘዴዎች ውስጥ ለሶስቱ የማረም ሂደቱን እንመልከት።

የውጭ የሙከራ መሳሪያዎች
ይህንን ዘዴ በመጠቀም የሙከራ መሳሪያው እንደሚገኝ እና ከፍተኛ ቅድሚያ የሚሰጠው ፕሮጀክት ጥቅም ላይ እንደማይውል ይገመታል. በተጨማሪም፣ አንዳንድ FPGA I/Os እንዲገኙ እና ከሙከራ መሣሪያው ጋር በቀላሉ እንዲገናኙ አስቀድመው ማቀድ አስፈላጊ ነው። በ PCB ላይ ራስጌ መኖር ለ example፣ በጣም አጋዥ እና 'ተጠርጣሪ' ወይም በምርመራ ወቅት ሊከሰቱ የሚችሉትን የፒን ማጠርን ለመለየት እና ለመገናኘት የሚጠፋውን ጊዜ ይቀንሳል። ለመመርመር የምንፈልጋቸውን ምልክቶች ለመምረጥ ዲዛይኑን እንደገና ማጠናቀር ያስፈልገዋል. ተስፋ እናደርጋለን፣ 'ሽንኩርቱን ወደ ኋላ አንላጥም' እና ለተጨማሪ ምርመራ ተጨማሪ ምልክቶችን መምረጥ አለብን፣ ምክንያቱም ብዙ ጊዜ የመጀመሪያ ምርመራችን ብዙ ጥያቄዎችን ያስከትላል። በማንኛውም ሁኔታ እንደገና የማጠናቀር እና የማዘጋጀት ሂደት ከፍተኛ ጊዜ ሊወስድ ይችላል እና የጊዜ ጥሰትን ካስከተለ እንደገና ዲዛይን ማድረግ ያስፈልጋል (በተለይ የንድፍ ስህተትን ለማግኘት የንድፍ ለውጦችን በሚያደርጉበት ጊዜ ሁላችንም የምናውቀው ነገር ነው)! በተጨማሪም ዲዛይኑ ነፃ ተጠቃሚ I/Os ከሌለው ይህ ዘዴ ሊተገበር እንደማይችል ማስታወስ ጠቃሚ ነው. ከዚህም በላይ ይህ ዘዴ በንድፍ ውስጥ መዋቅራዊ ጣልቃገብነት አለው - እና ከጊዜ ጋር የተያያዙ ስህተቶች በድግግሞሾች መካከል ሊጠፉ ወይም እንደገና ሊታዩ ይችላሉ.

የውስጥ ሎጂክ ተንታኝ
ይህንን ዘዴ በመጠቀም ILA የጨርቅ ሀብቶችን በመጠቀም በንድፍ ውስጥ መጨመር አለበት, ከዚያም እንደገና ማጠናቀር ያስፈልጋል. ልብ ይበሉ ILA ቀድሞውኑ ፈጣን ከሆነ ልንመረምራቸው የምንፈልጋቸው ምልክቶች መሳሪያ ላይሆን ይችላል፣ ይህም ደግሞ እንደገና ማጠናቀር ያስፈልገዋል። ይህ ሂደት የመጀመሪያውን ንድፍ መቀየር እና የጊዜ ገደቦችን መጣስ አደጋ ላይ ይጥላል. ጊዜው ከተሟላ, ንድፉን እንደገና ማስተካከል እና እንደገና መጀመር ያስፈልገዋል. የመልሶ ማጠናቀቂያ ጊዜዎች ረጅም ከሆኑ እና ብዙ ማለፊያዎች አስፈላጊ ከሆነ ይህ አጠቃላይ ሂደት ብዙ ደቂቃዎችን ወይም ሰዓታትን ሊወስድ ይችላል ። ይህ አካሄድ መዋቅራዊ ጣልቃገብነት ያለው እና ከላይ የተጠቀሰውን ዘዴ ሲጠቀሙ ከተገለጹት ጋር ተመሳሳይ ችግሮችን ያስከትላል ።

ገባሪ ጥናት
በዚህ ዘዴ በመጠቀም አክቲቭ ፕሮብሌም ወደ ተለያዩ የዳግም ማስጀመሪያ ምልክቶች ምንጭ ሊያመለክት ይችላል, ሁሉም በመዝገብ ውጤቶች (በማንኛውም ጥሩ የዲጂታል ዲዛይን አሠራር የተለመደ ነው). ምልክቶቹ ከታች በስእል 10 ከሚታየው የActive Probe ሜኑ አንድ በአንድ ተመርጠዋል። የተመረጡት የሲግናል እሴቶች ሊነበቡ እና በActive Probe ውሂብ መስኮት ላይ ይታያሉ። ማንኛውም የተሳሳቱ መግለጫዎች በቀላሉ ተለይተው ይታወቃሉ. ይህ ሙከራ መሳሪያውን እንደገና ማጠናቀር እና እንደገና ማደራጀት ሳያስፈልግ ወዲያውኑ ሊከናወን ይችላል እና በመዋቅር ወይም በሂደት ላይ ጣልቃ የሚገባ አይደለም። አጠቃላይ ሂደቱ ጥቂት ሰከንዶች ብቻ ይወስዳል። ይህ ዘዴ የቁጥጥር አቅምን መፍጠር ይችላል (እሴቶችን በተመሳሳይ መልኩ መቀየር) ሌሎቹ ሁለቱ ዘዴዎች የማይፈቅዱት። በዚህ ልዩ example፣ በመመዝገቢያ የተወሰደው የዳግም ማስጀመሪያ ምልክት በቀላሉ ተመርምሮ ንቁ በሆነ ሁኔታ ውስጥ እንዳለ ሊታወቅ ይችላል።

የዳግም ማስጀመሪያ ምልክቱን ለጊዜው መቀያየር የሚቻለው በተመሣሣይ ሁኔታ የቀሩትን ምልክቶች የሚያመነጨውን መዝገቡን በመጠቀም ነው።

ተጨማሪ ውስብስብ የማረም አጠቃቀም መያዣ
ከላይ ያለው ንድፍ በጣም ቀላል እና የተገለጹትን የንድፍ ቴክኒኮችን ለመጠቀም እንደ መግቢያ ጠቃሚ ነው, ግን የበለጠ ውስብስብ የቀድሞampምናልባት የበለጠ ገላጭ ሊሆን ይችላል። ብዙ ጊዜ የፍላጎት ምልክት የማይለዋወጥ ምልክት አይደለም በእኛ ቀላል የቀድሞample ግን ተለዋዋጭ ነው። የተለመደው ተለዋዋጭ ምልክት መካከለኛ ሰዓት ነው፣ ምናልባትም ለተከታታይ በይነገጽ የእጅ መጨባበጥ ጊዜን ለመለካት የሚያገለግል ነው። ምስል 11 ከተጠቃሚው Soft IP ኮር ጋር እንደዚህ ያለ ንድፍ ያሳያል, በዚህ ሁኔታ, ከስርዓቱ ኤፒቢ አውቶቡስ ጋር የተገናኘ ብጁ ተከታታይ በይነገጽ. የስህተቶቹ ምልክቶች በተጠቃሚዎች ብጁ ተከታታይ በይነገጽ ላይ ምንም አይነት እንቅስቃሴ አለመኖሩ እና የኤ.ፒ.ቢ አውቶቡስ ማስተር ወደ ተከታታይ በይነገጽ ለመድረስ ግብይት ሲያደርግ የተሳሳተ የእጅ መጨባበጥን ወደ ሚያመለክት ልዩ ሁኔታ ውስጥ መግባቱ ነው። የግብይቱ ግዛት ማሽን በሚጠበቀው መጠን የማይሰራ ስለሚመስል እና ልዩ ሁኔታዎችን ስለሚያስከትል እነዚህ ሁኔታዎች ልክ ያልሆነ ዳግም ማስጀመሪያ ምልክት የማይንቀሳቀስ ምክንያትን የሚከለክሉ ይመስላሉ። ዋናው መንስኤ በተጠቃሚው አይፒ ኮር ውስጥ የሰዓት ድግግሞሽ ጀነሬተር ነው ተብሎ ይታሰባል።

በትክክለኛው ድግግሞሽ የማይሰራ ከሆነ የተገለጹት ስህተቶች ያስከትላሉ.

በዚህ ሁኔታ ምናልባት የActive Probe አካሄድን በLive Probe መተካት የተሻለ ስልት ነው። ይህ ከላይ ባለው ስእል ላይ በብርቱካንማ ቀለም LP ሳጥን የተገለጸው ጄTAG ለምርመራው ምንጭ ምርጫ ምልክት.

የውጭ የሙከራ መሳሪያዎች
ለዚህ ጉዳይ, ዘዴው ቀደም ሲል ከተገለጸው ቀላል የቀድሞ ጋር በጣም ተመሳሳይ ነውampለ. የተጠቃሚው የሰዓት ምልክት ወደ የሙከራ ነጥብ (በራስ ርእስ ላይ ተስፋ እናደርጋለን) እና ጊዜ የሚወስድ መልሶ ማጠናቀር ያስፈልጋል። የማጣቀሻ ሲግናልን ማምጣት ጠቃሚ ሊሆን ይችላል፣ ምናልባትም የተጠቃሚዎችን አይፒ እንደ ንፅፅር ምልክት ለማድረግ የሚያገለግል የስርዓት ሰዓት። አጠቃላዩ ሂደት ከፍተኛ መጠን ያለው ጊዜ እንዲወስድ እንደገና የመሰብሰብ እና የማቀናበር አስፈላጊነት እንደገና እንገደዳለን።

የውስጥ ሎጂክ ተንታኝ
ይህ ጉዳይ ከቀላል የቀድሞ ጋር በጣም ተመሳሳይ ነውampለ. ILA ማስገባት ወይም የሚፈለገው ምልክት መገለጽ አለበት እና እንደገና የማጠናቀር እና የፕሮግራም ዑደት መፈጸም አለበት። ቀደም ሲል የተገለጹት ሁሉም ጉዳዮች አሁንም ጉልህ የሆነ የማረም ዑደት ጊዜ ያስከትላሉ. አንድ ተጨማሪ ውስብስብ ነገር ግን አለ. ILAን የሚነዳው ሰዓት የተመሳሰለ እና ከተጠቃሚው Soft IP core ለመታየት በሰዓቱ በጣም ፈጣን መሆን አለበት። እነዚህ ሰዓቶች ያልተመሳሰሉ ከሆኑ ወይም ትክክለኛው የጊዜ ግንኙነት ከሌላቸው፣ የውሂብ ቀረጻ ያልተጠበቀ እና ለማረም ሂደቱ ግራ መጋባት ምንጭ ይሆናል።
ተጠቃሚው ሶፍት አይፒ ሰዓት በቺፕ ላይ ካልተፈጠረ (ምናልባት ከተከታታይ በይነገጽ የተመለሰ ሊሆን ይችላል) ንድፍ አውጪው ተጨማሪ ሀብቶችን በመጠቀም ፈጣን የ ILA ሰዓት ለማመንጨት የሰዓት ሞጁሉን ማከል እና ምናልባትም የጊዜ ጥሰትን ሊፈጥር እንደሚችል ልብ ይበሉ።

የቀጥታ ምርመራ
ይህንን ዘዴ በመጠቀም የስህተት መንስኤን ለማባረር የቀጥታ ፕሮብዩ በፍጥነት የተጠቃሚውን ሰዓት ምንጭ እና ማንኛውንም ሌላ የሰዓት ምንጭ ከመመዝገቢያ ሊያመለክት ይችላል። የቀጥታ ፍተሻው የተመረጡትን የምልክት ውጤቶች በቅጽበት ያሳያል እና በሲግናሎች መካከል ያለው ማንኛውም የጊዜ ግንኙነት ለመወሰን በጣም ቀላል ነው። አጠቃላይ ሂደቱ ጥቂት ሰከንዶች ብቻ ይወስዳል።

ለተከታታይ በይነገጾች ሌሎች የማረም ባህሪዎች
በSmartFusion2 SoC FPGA እና IGLOO2 FPGA መሳሪያዎች ውስጥ እንደ ቀዳሚው የቀድሞ በይነ ገፅ ላይ ሊጠቀሙባቸው የሚችሉ ብዙ ተጨማሪ የማረም ችሎታዎች እንዳሉ ማመላከት አስፈላጊ ነው።ampስህተቶች ይበልጥ የተወሳሰቡበት le ንድፍ። SERDES ማረም፣ ለምሳሌample, ለልዩ ከፍተኛ ፍጥነት ተከታታይ በይነ በይነገጽ ልዩ የማረም ችሎታዎችን ያቀርባል። አንዳንድ የ SEERDES ማረም ባህሪያት የPMA ሙከራ ድጋፍን ያካትታሉ (እንደ PRBS ጥለት ማመንጨት እና loopback ሙከራ) ሙሉውን የንድፍ ፍሰት አጠቃቀምን ለማስቀረት የውቅር ለውጦችን ለማስቀረት ለብዙ የ SERDES ሙከራ ውቅሮች ድጋፍ እና የተዋቀሩ ፕሮቶኮሎችን፣ የSERDES ውቅረት መዝገቦችን እና የሌይን ውቅረት መዝገቦችን ያሳያል። እነዚህ ባህሪያት የ SEERDES ማረም በጣም ቀላል ያደርጉታል እና ከ Live Probe እና Active Probe ጋር በማጣመር የተወሳሰቡ ዑደቶችን በፍጥነት ለማረም ሊያገለግሉ ይችላሉ።
ቀደም ሲል የተገለፀው የማህደረ ትውስታ ማረም መሳሪያ ከSERDES ማረም ጋር በማጣመር ለሙከራ ፍጥነት መጠቀም ይቻላል። የማህደረ ትውስታ ቋቶች በፍጥነት እና በቀላሉ ሊፈተሹ እና በሚሞሪ ማረም ስለሚቀየሩ በፍጥነት 'የሙከራ ፓኬቶችን' መፍጠር እና የሎፕ ባክ ወይም የኢንተር-ሲስተም ግንኙነት ውጤቶችን መመልከት ይቻላል። ንድፍ አውጪው እነዚህን ችሎታዎች መጠቀም እና ተጨማሪ የ FPGA ጨርቅን የሚበሉ እና በቺፕ ጊዜ አጠባበቅ ላይ ተጽዕኖ ሊያሳድሩ የሚችሉ ልዩ 'የሙከራ ማሰሪያዎች' አስፈላጊነትን ይቀንሳል።

ማጠቃለያ
ይህ ጽሁፍ ለFPGAs እና ለሶሲ ኤፍፒጂኤዎች የውስጠ-ወረዳ ማረምን ለመተግበር በርካታ የተለያዩ አቀራረቦችን በዝርዝር ገልጿል—የተቀናጀ ሎጂክ ተንታኝ አጠቃቀም፣ የውጪ መሞከሪያ መሳሪያዎችን አጠቃቀም እና በ FPGA ጨርቅ ውስጥ የተዋሃዱ ልዩ የፍተሻ ወረዳዎች አጠቃቀም። እንደ Active Probe እና Live Probe በSmartFusion2 SoC FPGA እና IGLOO2 FPGA መሳሪያዎች ላይ በማይክሮሴሚ የሚቀርቡ ልዩ እና የወሰኑ የፍተሻ ወረዳዎች መጨመር በከፍተኛ ፍጥነት እና የማረም ሂደቱን እንደሚያቃልል ታይቷል። የውስጣዊ ምልክቶችን ምርጫ በፍጥነት የመቀየር ችሎታ (በጣም ጊዜ የሚወስድ የመልሶ ማሰባሰብ እና የፕሮግራም ዑደት ማከናወን ሳያስፈልግ) እና የውስጥ ምልክቶችን የመመርመር ችሎታ (የ FPGA ጨርቅን መጠቀም እና የጊዜ ጥሰትን ማስተዋወቅ ሳያስፈልግ) ዋና አድቫን እንደሆኑ ታይቷል ።tages የ FPGA ንድፎችን ሲያርሙ. በተጨማሪም፣ የበለጠ አጠቃላይ የስህተት ማረም አቅምን ለማቅረብ አብረው የሚሰሩ በርካታ ዘዴዎችን መጠቀም ተብራርቷል። በመጨረሻም ሁለት የቀድሞampየ le debug አጠቃቀም ጉዳዮች የተገለጹት በተገለጹት ዘዴዎች መካከል ያለውን የንግድ ልውውጥ ለማሳየት ነው።

የበለጠ ለመረዳት

1. IGLOO2 FPGAs
2. SmartFusion2 SoC FPGAs

የማይክሮሴሚ ኮርፖሬሽን (ናስዳቅ፡ ኤምኤስሲሲ) ለግንኙነት፣ ለመከላከያ እና ለደህንነት፣ ለኤሮስፔስ እና ለኢንዱስትሪ ገበያዎች አጠቃላይ የሴሚኮንዳክተር እና የስርዓት መፍትሄዎችን ያቀርባል። ምርቶች ከፍተኛ አፈጻጸም እና በጨረር የተጠናከረ የአናሎግ ቅይጥ ሲግናል የተቀናጁ ወረዳዎች፣ FPGAs፣ SoCs እና ASICs ያካትታሉ። የኃይል አስተዳደር ምርቶች; የጊዜ እና የማመሳሰል መሳሪያዎች እና ትክክለኛ የጊዜ መፍትሄዎች, የአለምን የጊዜ መስፈርት ማዘጋጀት; የድምፅ ማቀነባበሪያ መሳሪያዎች; የ RF መፍትሄዎች; የማይነጣጠሉ አካላት; የደህንነት ቴክኖሎጂዎች እና ሊሰፋ የሚችል ፀረ-ቲamper ምርቶች; ሃይል-በኤተርኔት አይሲዎች እና ሚድያዎች; እንዲሁም ብጁ ዲዛይን ችሎታዎች እና አገልግሎቶች. የማይክሮሴሚ ዋና መሥሪያ ቤት በአሊሶ ቪጆ ፣ ካሊፎርኒያ ውስጥ የሚገኝ ሲሆን በዓለም ዙሪያ ወደ 3,400 የሚጠጉ ሠራተኞች አሉት። በ ላይ የበለጠ ይረዱ www.microsemi.com.

© 2014 Microsemi ኮርፖሬሽን. መብቱ በህግ የተጠበቀ ነው. የማይክሮሴሚ እና የማይክሮሴሚ አርማ የማይክሮሴሚ ኮርፖሬሽን የንግድ ምልክቶች ናቸው። ሁሉም ሌሎች የንግድ ምልክቶች እና የአገልግሎት ምልክቶች የየባለቤቶቻቸው ንብረት ናቸው።

የማይክሮሴሚ ኮርፖሬት ዋና መሥሪያ ቤት

• አንድ ድርጅት, Aliso Viejo CA 92656 ዩናይትድ ስቴትስ
• ውስጥ አሜሪካ፡ +1 800-713-4113
• ውጭ አሜሪካ፡ +1 949-380-6100
• ሽያጮች፡- +1 949-380-6136
• ፋክስ፡ +1 949-215-4996
• ኢሜል፡- sales.support@microsemi.com

የሚጠየቁ ጥያቄዎች

• ጥ፡ የመሳሪያው ከፍተኛው የመረጃ ቀረጻ ድግግሞሽ ስንት ነው?
  መ፡ መሳሪያው እስከ 100ሜኸር የሚደርስ የመረጃ ቀረጻን ይደግፋል፣ ለአብዛኛዎቹ ዒላማ ዲዛይኖች ተስማሚ።
• ጥ: ለማረም የመርማሪ ወረዳዎችን ስጠቀም ንድፉን እንደገና ማጠናቀር አለብኝ?
  መ፡ አይ፣ የንድፍ ማጠናቀር ወይም ዳግም ፕሮግራም ሳያስፈልጋቸው የመመርመሪያ ነጥብ ቦታዎች በፍጥነት ሊለወጡ ይችላሉ።

ሰነዶች / መርጃዎች

የማይክሮሴሚ ኢን-ሰርኩት FPGA ማረም [pdf] መመሪያ በወረዳ ውስጥ FPGA ማረም፣ FPGA ማረም፣ ማረም

ዋቢዎች

• የተጠቃሚ መመሪያ