Microsemi In-Circuit FPGA Debug

Product Information

fepetra arahana

• Karazana fitaovana: Microsemi SmartFusion2 SoC FPGA
• Daty famoahana: May 2014
• Fahaiza-manao debugging: Debug FPGA In-Circuit, Analyzer Logic Embedded
• Fahabetsahan'ny angona ambony indrindra: hatramin'ny 100MHz

Abstract
Ny FPGA dia singa famolavolana mahery vaika amin'ny rafitra napetraka miaraka amin'ny advan famolavolana marotages, fa ireo fitaovana ireo dia mety manana endrika saro-takarina miaraka amin'ireo olana momba ny famolavolana sarotra izay mila amboarina. Mety ho fanamby ny fanaraha-maso ny olana momba ny famolavolana toy ny fahadisoana famaritana, ny olana mifandray amin'ny rafitra, ary ny lesoka amin'ny fotoana. Ny fampidirana ny fahaiza-manao debug in-circuit ao amin'ny FPGA dia afaka manatsara ny debug amin'ny fitaovana, ary misoroka ny fahasorenana mandritra ny ora maro. Ity lahatsoratra ity dia manoritsoritra fomba maro samihafa amin'ny debug in-circuit ho an'ny FPGA, mamaritra ny fifanakalozam-bola lehibe, ary amin'ny alàlan'ny ex.ampNy famolavolana, natao ho an'ny fitaovana Microsemi SmartFusion®2 SoC FPGA, dia hampiseho ny fomba fampiasana ny fahaiza-manao vaovao hanafaingana ny debug sy ny fitsapana.

Sava lalana

Ny FPGA dia singa mamolavola sy matanjaka ary hita ao amin'ny rafitra rehetra tafiditra. Miaraka amin'ny fampitomboana ny fahafaha-manao, ny fampidirana ireo sakana fampiasa amin'ny chips saro-pady sy ny interface serial mandroso ireo fitaovana ireo dia mety hanana olana amin'ny famolavolana saro-pady izay mila debug. Ny fanaraha-maso ny olana toy ny fahadisoana famaritana asa (amin'ny FPGA na ny haavon'ny rafitra), ny olana mifandray amin'ny rafitra miasa, ny olan'ny fotoanan'ny rafitra, ary ny olana momba ny fahatokiana famantarana eo amin'ny IC (toy ny tabataba, crosstalk, na fisaintsainana) dia lasa sarotra kokoa rehefa mampiasa FPGA efa mandroso. Ny simulation dia azo antoka fa fanampiana lehibe amin'ny famantarana ny olana maro amin'ny famolavolana, saingy maro ny fifandraisana amin'izao tontolo izao no tsy hiseho raha tsy efa ampiharina amin'ny fitaovana ny famolavolana. Teknika maro samihafa ho an'ny debugging ny olana momba ny famolavolana sarotra no novolavolaina mba hanatsorana ny dingana. Fahatakarana tsara ny tsirairay amin'ireo teknika fototra ireo, anisan'izany ny advan isan-karazanytages sy disadvantages, dia ilaina rehefa mandinika izay teknika na fitambaran'ny teknika mety amin'ny endrika manokana.
ExampNy famolavolana FPGA, natao ho an'ny fitaovana Microsemi SmartFusion2 SoC FPGA, dia azo ampiasaina hanehoana ny sasany amin'ireo advan.tages sy disadvantagireo teknika manara-penitra ireo ary koa ireo fahaiza-manao debug in-circuit vaovao indrindra. Ity ohatra example dia hampiseho ny fomba azo ampiasana ireo teknika isan-karazany ireo mba hanafainganana ny famantarana sy ny fanafoanana ny olan'ny hardware mandritra ny debug hardware.

Nahoana ny FPGA Debugging no lafiny manan-danja amin'ny famolavolana sy ny fampandrosoana ny rafitra?
Ny FPGA dia manana modely roa lehibe ampiasaina izay manavaka azy ireo amin'ny singa famolavolana hafa. Ny FPGA dia azo ampiasaina amin'ny vokatra famokarana na azo ampiasaina ho fiara fampandrosoana hanaporofoana na prototype ny foto-kevitra famolavolana famokarana. Rehefa ampiasaina ho fiara famokarana, ny FPGA dia mety ho lasibatra mora kokoa noho ny ASIC na fiara famokarana mifototra amin'ny CPU. Zava-dehibe indrindra izany ho an'ny famolavolana vaovao, izay mbola tsy nampiharina tamin'ny fitaovana. Ny endrika miaraka amin'ny safidy ara-javakanto samihafa dia azo amboarina sy andrana mora mba hahitana ny endrika tsara indrindra. Ny FPGA miaraka amin'ny processeur on-chip (SoC FPGAs) dia mahatonga azy io ho azo atao ihany koa ny manakalo ny fanodinana mifototra amin'ny CPU miaraka amin'ny fiasana fanafainganana mifototra amin'ny FPGA. Ireo advantagIreo dia afaka mampihena be ny fotoana ilaina amin'ny famolavolana, fanamarinana, fitsapana ary famakafakana tsy fahombiazana amin'ny fivoaran'ny vokatra vaovao.
Rehefa ampiasaina amin'ny famolavolana drafitra, angamba ho an'ny ASIC famokarana, ny flexibility FPGA dia tombony lehibe. Ny sehatra fitaovana tena izy, na dia tsy mandeha amin'ny hafainganam-pandeha feno aza, dia manamora kokoa ny fahazoana metrika fampiasa amin'ny rafitra amin'ny antsipiriany, angon-drakitra famakafakana throughput ary ny valin'ny porofo momba ny maritrano. Ny fanohanan'ny FPGA ho an'ny fampiharana mafy ny fiara fitateram-bahoaka mahazatra (toy ny PCIe®, Gigabit Ethernet, XAUI, USB, CAN, ary ny hafa) dia manatsotra ny fitsapana mifandray amin'ireo interface ireo. Ny fianakavian'ny FPGA vaovao indrindra miaraka amin'ny processeur ARM on-chip (SoC FPGAs), dia manamora ny fanatanterahana ny prototype miaraka amin'ny processeur tafiditra. Ny code processeur efa novolavolaina teo aloha dia azo alefa amin'ny prototype sy ny code vaovao noforonina mifanaraka amin'ny ezaka famolavolana hardware.

Ity fitambaran'ny processeur manara-penitra miaraka amin'ny fiara fitateram-pifandraisana manara-penitra ity dia ahafahana mampiasa ny tontolo iainana lehibe misy ny tranomboky kaody, ny mpamily, ny API miasa, ny Rafitra Fampandehanana Real Time, ary na ny Rafitra Operating feno aza mba hamoronana prototype miasa haingana kokoa. Ho fanampin'izany, rehefa mivaingana ny famolavolana, ny prototype FPGA dia azo ampiasaina hisintonana andian-tsarimihetsika simulation be dia be (ho an'ny fanentanana sy valiny) izay maneho ny angon-drakitra tena izy. Ireo angon-drakitra ireo dia mety ho sarobidy amin'ny famoronana simulation farany ho an'ny ASIC na fampiharana famokarana hafa. Ny advantagNy fampiasana FPGA ho prototype famolavolana dia afaka mampihena be ny fotoana hanaovana famolavolana, fanamarinana, fitiliana ary famakafakana tsy fahombiazana amin'ny fampiharana ny vokatra farany.
Amin'ireo modely fampiasana FPGA roa ireo, ny fahaiza-manaon'ny FPGA ho tanjona amin'ny famolavolana dia advan fototra.tage. Midika izany fa ny fanovana endrika sy ny famerimberenana maro no ho mahazatra, ary noho izany ny fahafahana manara-maso haingana ny lesoka amin'ny famolavolana dia ho zava-dehibe amin'ny fanomezana safidy famolavolana betsaka araka izay azo atao. Tsy misy fahaiza-manao debug mahomby ny ankamaroan'ny advantage ny fahafahan'ny famolavolana FPGA dia hihena noho ny fe-potoana debug fanampiny ilaina. Soa ihany fa ny FPGA dia afaka manome endri-javatra fitaovana fanampiny izay manatsotra tanteraka ny debugging amin'ny fotoana tena izy. Alohan'ny hijerena ireo fahaiza-manao ireo, andeha hojerentsika aloha ireo karazana olana mahazatra indrindra mety atrehin'ny famolavolana FPGA mba hananantsika ny fototra mety hanombanana ny fahombiazany sy ny fifanakalozam-barotra mifandraika amin'ny fitaovana debugging isan-karazany.

Olana mahazatra rehefa manara-maso ny famolavolana FPGA

Miaraka amin'ireo fahaiza-manao miitatra entin'ny FPGA maoderina, ny fahasarotana mitombo mifandraika dia manasarotra kokoa ny mamorona drafitra tsy misy hadisoana. Raha ny marina, tombanana fa ny debugging dia afaka maka mihoatra ny 50% amin'ny tsingerin'ny famolavolana rafitra napetraka. Miaraka amin'ny fanerena ara-potoana mankany amin'ny tsena izay manohy manindry ny tsingerin'ny fampandrosoana, ny debugging hardware amin'ny rafitra voalohany dia averina amin'ny eritreritra - matetika loatra no mihevitra fa ny fanamarinana (ny tena isan-jaton'nytage amin'ny fandaharam-pampandrosoana), dia hisambotra ny bibikely rehetra alohan'ny fampivoarana ny rafitra voalohany. Andeha hojerentsika karazana olana mahazatra vitsivitsy fotsiny mba hahatakarana bebe kokoa ny fanamby atrehin'ny endrika mahazatra mandritra ny fananganana rafitra voalohany.

Mety ho sarotra indroa ny hotadiavina ny hadisoana amin'ny famaritana amin'ny fomba fiasa satria diso takatry ny mpamorona ny fepetra iray manokana, noho izany dia azo tsinontsinoavina ny fahadisoana na dia mijery tsara ny antsipirihan'ny famolavolana aza. ExampNy lesoka famaritana mahazatra mahazatra dia ny hoe tsy miafara amin'ny fanjakana tsara ny fifindrana milina fanjakana. Ny hadisoana dia mety hiseho amin'ny fifandraisan'ny rafitra ho olana amin'ny fifandraisana. Faharetan'ny interface tsara, ohatraample, dia mety ho diso voafaritra ka miteraka fihoaram-pefy tsy nampoizina na toe-javatra ambany.
Ny olana ara-potoana amin'ny haavon'ny rafitra dia loharano iray hafa mahazatra amin'ny fahadisoana amin'ny famolavolana. Ny fisehoan-javatra asynchronous, indrindra indrindra, dia loharanon'ny lesoka matetika rehefa tsy dinihina tsara ny fiantraikan'ny sehatra fampifanarahana na fiampitana fotoana. Rehefa miasa amin'ny hafainganam-pandeha ireo karazana lesoka ireo dia mety ho tena olana ary mety hiseho matetika, angamba rehefa miseho ny lamina manokana. Maro ny fanitsakitsahana ny fotoana mahazatra no tafiditra ao anatin'io sokajy io ary matetika dia tena sarotra, raha tsy azo atao ny maka tahaka.

Ny fanitsakitsahana ny fotoana dia mety ho vokatry ny fahatokian-tena ambany ihany koa eo amin'ny faritra mitambatra, indrindra amin'ny rafitra misy lalamby herinaratra maro ho an'ny faritra tsirairay. Ny fahatokiana famantarana ambany dia mety miteraka tabataba famantarana, crosstalk, fisaintsainana, entana be loatra ary olana Electro-Magnetic Interference (EMI) izay matetika miseho ho fanitsakitsahana ny fotoana. Ny olana momba ny famatsiana herinaratra, toy ny mandalo (indrindra mandritra ny fanombohana na fanakatonana ny rafitra), ny fiovaovan'ny enta-mavesatra sy ny adin-tseranana avo lenta dia mety hiteraka hadisoana mifono mistery, izay matetika tsy azo jerena amin'ny loharanon-jiro. Na dia marina tanteraka aza ny famolavolana board, dia mety hiteraka fahadisoana ny olana momba ny fanamboaran-trano. Fatorana solder diso sy ny connecteur tsy mety, ohatraample, dia mety ho loharanon'ny fahadisoana ary mety miankina amin'ny mari-pana na ny toerana misy ny board. Ny fampiasana teknika famonosana FPGA efa mandroso dia mety hanasarotra ny famotopotorana famantarana eo amin'ny solaitrabe vita pirinty, hany ka mety ho olana matetika ny fidirana amin'ny famantarana tiana. Matetika ny olana momba ny famolavolana maro dia tsy miteraka hadisoana eo no ho eo ary tsy maintsy mikoriana amin'ny famolavolana mandra-pisehoan'ny fahadisoana. Mety ho asa mahakivy, sarotra ary mandany fotoana ny fanarahana ny fahadisoana fanombohana miverina amin'ny fotony.

Ho an'ny example, ny diso kely iray amin'ny latabatra fandikan-teny dia mety tsy hiteraka fahadisoana raha tsy aorian'ny tsingerina maro. Ny sasany amin'ireo fitaovana horesahintsika ato aoriana ato amin'ity taratasy ity, izay mampiasa fitaovana debug in-circuit natokana ho an'ny debug, dia mikendry manokana amin'ny fanafainganana sy ho mora kokoa ireo 'mihaza bibikely' ireo. Alohan'ny hidirana amin'ny antsipirihan'ireo fitaovana ireo, andao aloha hijery simulation teknika debugging malaza mifototra amin'ny rindrambaiko mba hahatakarana bebe kokoa ny advan.tages sy disadvantagny fampiasana simulation ho an'ny debugging.

Fampiasana Simulation ho an'ny Debugging
Amin'ny ankapobeny, amin'ny simulation famolavolana, ny singa tena misy ao anatiny sy ivelan'ny famolavolana dia modely amin'ny matematika ho toy ny fizotran'ny rindrambaiko izay tanterahina amin'ny CPU mahazatra. Ny fampiharana stimulus isan-karazany amin'ny famolavolana sy ny fanamarinana ny vokatra andrasana amin'ny vokatra vita amin'ny endrika simulate, dia fomba mora indrindra hikarohana ny fahadisoana amin'ny famolavolana miharihary. Ny varavarankely iray mampiseho ny hazakazaka simulation mahazatra dia omena amin'ny sary 1 etsy ambany. Ny advan mazavatagNy an'ny simulation verses mifototra amin'ny hardware debugging, dia ny simulation dia azo atao ao amin'ny logiciel-tsy misy famolavolana sy testbench tena ilaina. Ny simulation dia afaka mahita haingana ny fahadisoana maro amin'ny famolavolana, indrindra fa ireo mifandray amin'ny famaritana diso, ny tsy fahatakarana ny fepetra takian'ny interface, ny lesoka amin'ny fiasa, ary ny karazana lesoka maro hafa izay mora tsikaritra amin'ny alàlan'ny vectors stimulus tsotra.

Ny simulation dia mandaitra indrindra rehefa misy fitambarana fanentanana be dia be azon'ny mpamorona ary fantatra tsara ny vokatra azo. Amin'ireo tranga ireo, ny simulation dia afaka manao fitsapana faran'izay mafy amin'ny famolavolana iray. Indrisy anefa fa ny ankamaroan'ny endrika dia tsy manana fahafahana miditra mora amin'ireo suite fitsapana midadasika ary mety handany fotoana be ny fizotran'ny famoronana azy ireo. Saika tsy azo atao ny mamorona suite fitsapana izay mandrakotra ny 100% amin'ny famolavolana ho an'ny endrika lehibe mifototra amin'ny FPGA ary ny fanapahana fohy dia tsy maintsy ampiasaina hanandrana sy handrakotra ireo singa fototra amin'ny famolavolana. Ny fahasarotana iray hafa amin'ny simulation, dia ny tsy fampiharana 'tontolo tena izy' ary tsy afaka misambotra hetsika tsy mifanaraka, fifandraisana amin'ny rafitra haingana, na fanitsakitsahana ny fotoana. Farany, ny fizotry ny simulation dia mety ho miadana be ary raha ilaina ny famerenana maro, ny simulation dia lasa mandany fotoana be indrindra, ary matetika ny ampahany lafo indrindra amin'ny dingana fampandrosoana.

Ho solon'izay (na mety tsara kokoa raha lazaina, ho fanampin'ny simulation) dia hitan'ny mpamorona FPGA fa afaka manampy fitaovana debug amin'ny famolavolana FPGA izy ireo mba hijerena sy hifehezana ireo famantarana fototra ao anatin'ilay fitaovana. Ireo teknika ireo tany am-boalohany dia novolavolaina ho toy ny fomba fiasa ad-hoc, saingy nivoatra tsikelikely ho tetikady debug amin'ny fitaovana mahazatra. Ity fampiasana ny fahaiza-manao debug in-circuit ity dia manome advan manan-danjatagho an'ny famolavolana mifototra amin'ny FPGA ary ny fizarana manaraka dia hijery ireo paikady telo mahazatra indrindra sy ny advan isan-karazany.tages sy disadvantages.

Fomba fanao mahazatra amin'ny FPGA
Ny teknika mahazatra indrindra amin'ny fampiharana ny fahaizan'ny debug in-circuit ao amin'ny FPGA dia mampiasa mpandinika lojika mipetaka, fitaovana fitsapana ivelany, na fitaovana fandrefesana famantarana manokana napetraka ao anatin'ny lamba FPGA. Ny mpandinika lojika tafiditra dia matetika ampiasaina amin'ny lamba FPGA ary ampidirina ao anatin'ny famolavolana. Ny JTAG Ny seranana dia ampiasaina hidirana amin'ny mpanadihady ary ny angona voasambotra dia azo aseho amin'ny PC. Rehefa ampiasaina ny fitaovana andrana ivelany, dia ovaina ny endrika FPGA eo am-panadinana ka ny famantarana FPGA anatiny voafantina dia alefa any amin'ny tsimatra mivoaka. Ireo tsimatra ireo dia azo jerena amin'ny alalan'ny fitaovana fitiliana ivelany. Rehefa ampiasaina ny fitaovana fanadihadihana famantarana manokana, dia azo vakiana amin'ny fotoana tena izy ireo famantarana anatiny. Ny fampiharana famotopotorana sasany dia azo ampiasaina hanoratana fisoratana anarana na toerana fitadidiana hanatsara kokoa ny fahaiza-manao debug. Andeha hojerentsika amin'ny antsipiriany ny advantages sy disadvantagny tsirairay amin'ireo teknika ireo ary avy eo dia jereo ny example design hahitana ny fiantraikan'ireo fomba fiasa samihafa ireo amin'ny fotoana debug amin'ny ankapobeny.

In-Circuit FPGA Debug-Embedded Logic Analyzer
Ny foto-kevitry ny mpandinika lojika tafiditra dia vokatra mivantana avy amin'ny fahaiza-manao debugging ad-hoc in-circuit izay nampiharin'ny mpamorona tamin'ny fampiasana voalohany ny FPGA. Nanampy fahaiza-manao vaovao ny mpandinika lojika voapetaka ary nanafoana ny fepetra takian'ny mpamorona hamolavola ny mpanadihady azy manokana. Ny ankamaroan'ny FPGA dia manolotra ireo fahaiza-manao ireo ary ny antoko fahatelo dia manolotra mpanadihady mahazatra (Identify®, avy amin'ny Synopsys, dia iray malaza taloha.ample) izay afaka mifandray mora amin'ny fitaovana avo lenta kokoa hanatsarana ny vokatra.

Ampidirina ao anatin'ny famolavolana ny fampiasa lozika analyse, amin'ny fampiasana lamba FPGA sy bloc fitadidiana natsofoka ho toy ny buffers trace, araka ny asehon'ny sary 2. Ny loharanon-karena mandrisika dia noforonina ihany koa mba ahafahana mifantina sy misambotra mora foana ny fifandraisana famantarana sarotra. Ny fidirana amin'ny mpandinika ho an'ny fanaraha-maso sy ny famindrana angon-drakitra dia matetika atao amin'ny alàlan'ny JTAG seranan-tsambo mba hanatsorana ny fitakiana interface tsara. Ny angona voasambotra dia azo aseho amin'ny PC amin'ny fampiasana mahazatra viewlogiciel ary amin'ny ankapobeny dia mitaratra ny output onjam-peo simulator lojika viewamin'ny fomba.

Ny advantagAmin'ity fomba ity dia tsy misy tsipika FPGA I/O fanampiny ampiasaina, fa ny JTAG famantarana. Ny mpandinika lojika IP cores dia matetika tsy lafo ary amin'ny tranga sasany dia mety ho safidy amin'ny synthesis FPGA efa misy, na fitaovana simulation. Amin'ny toe-javatra sasany, ny mpandinika lojika tafiditra dia afaka manome vokatra fanampiny amin'ny I/Os tsy ampiasaina, raha mety kokoa. Iray amin'ireo disadvantagAmin'ity fomba ity dia mila loharanon-karena FPGA be dia be. Indrindra indrindra, raha ampiasaina ny trace buffer dia hampihena ny isan'ny fahatsiarovana sakana misy. Raha ilaina ny buffer midadasika dia ho fifanakalozam-bola amin'ny halalin'ny fitadidiana ihany koa izany (satria ny fampiasana fitadidiana midadasika kokoa dia miteraka halalin'ny fitadidiana marivo kokoa) - fanimbana lehibetage rehefa mampiasa fitaovana kely kokoa. Angamba ny tsy fahampiana lehibe indrindra amin'ity teknika ity dia ny hoe isaky ny misy fanitsiana ny fametrahana probe dia ilaina ny mamerina sy mamerina ny famolavolana. Rehefa mampiasa fitaovana lehibe ity dingana ity dia mety haka fotoana be. Noho ny fomba ametrahan'ny probe famantarana ao amin'ny famolavolana dia mety ho sarotra ny mampifandray ny fifandraisana amin'ny fotoana famantarana. Fanampin'izany, ny fahatarana eo amin'ny probe famantarana dia tsy mifanaraka ary noho izany dia sarotra ny mampitaha ny fifandraisana amin'ny fotoana. Sarotra manokana izany rehefa mampitaha famantarana asynchronous na famantarana avy amin'ny sehatra samy hafa fotoana.

In-Circuit FPGA Debug – Fitaovam-panadinana ivelany
Ny fampiasana kaody debug in-circuit miaraka amin'ny fitaovana fitiliana ivelany dia fivoarana voajanahary raha efa nisy mpandinika lojika ivelany ho an'ny fitiliana rafitra. Tamin'ny famoronana kaody debug tsotra hamantarana sy hisafidy famantarana fitsapana anatiny ary hampihatra azy ireo amin'ny FPGA I/Os, araka ny aseho amin'ny sary 3, dia azo natao ny nampiasa ny fahaiza-manaon'ireo mpanadihady (toy ny buffers trace lehibe, ny filaharan'ny triggering sarotra, ary ny maro hafa. viewing options) mba hamoronana tontolo debug tsotra nefa matanjaka. Ny fahaiza-manao in-circuit be pitsiny kokoa ho an'ny safidy triggering mandroso dia afaka manamaivana ny isan'ny vokatra ilaina. Ho an'ny exampNy fisafidianana adiresy manokana amin'ny fiara fitateram-bahoaka midadasika dia mety ho voarara raha ilaina ny tsipika ivelany.
Ny fampiasana lojika FPGA anatiny dia mampihena be ny fepetra takian'ny I/O ary afaka mitady lamina adiresy manokana (angamba fiantsoana sy filaharana miverina) ho an'ny debugging olana sarotra kokoa. Raha misy mpampiasa interface tsara, dia afaka manatsotra ny fianarana ary manatsara ny vokatra izany.

Ny advantagNy tanjon'ity fomba fiasa ity dia ny fampiasana ny vidin'ny fitaovana fitiliana ivelany ary noho izany dia tsy misy ny vidin'ny fitaovana fanampiny. Ny sasany debug circuit circuit IP dia azo avy amin'ny mpanamboatra fitaovana na mpanamboatra FPGA, ary mety ho lafo be na maimaim-poana mihitsy aza. Ny habetsaky ny loharanon-karena FPGA ilaina amin'ny fampiharana ny lojika fifantenana famantarana dia tena kely, ary satria ny asa trace dia atao amin'ny fampiasana ny logic analyzer ivelany, dia tsy ilaina ny fahatsiarovana sakana. Koa satria tsy lafo ny lojikan'ny fifantenana, dia azo tohanana ihany koa ny fantsona maro be misy triggering midadasika. Ny mpandinika lojika dia afaka miasa amin'ny fomba ara-potoana sy fombam-panjakana izay manampy amin'ny fanavahana ny olana ara-potoana.
Ny disadvantagIreo fomba fiasa ireo dia mety ahitana ny filàna mividy mpandinika lojika, raha toa ka mbola tsy natokana ho an'ny tetikasa ny iray. Ity disadvan itytagMety ho ampy hanakiviana izany fomba izany amin'ny tranga maro. Mariho anefa fa misy safidy mpandinika lojika mora vidy izay mampiasa ny PC na tablette ho fampisehoana, ka mahatonga an'io safidy io ho lafo kokoa ho an'ny fitakiana debug tsotra.
Ny isan'ny tsimatra FPGA lany dia mety ho fatiantoka hafatage ary raha mila jerena ny fiara fitateram-bahoaka midadasika, dia ilaina ny manomana drafitra lehibe amin'ny fandrafetana ny board sy ny fanampin'ny connecteur debug. Ity fepetra ity dia sarotra ny maminavina amin'ny fiandohan'ny dingana famolavolana sy ny fahasarotana hafa tsy ilaina. Mitovy amin'ny fomba fanadihadihana lojika tafiditra, ny paikadin'ny fitsapana ivelany dia mitaky famerenana sy fandrindrana ny famolavolana, rehefa ilaina ny fanandramana vaovao tsirairay.

Ny disadvan mahazatratagAmin'ireo teknika roa ireo-ny fampiasana loharanon-karena eo amin'ny chip (izay mety hisy fiantraikany amin'ny fampandehanan'ny fandaharam-potoana ihany koa ary mamorona fepetra fanampiny amin'ny debugging) ny filana ny famerenana sy fandrindrana indray ny famolavolana (izay afaka manampy ora na andro maromaro amin'ny fandaharam-potoana debug) ny drafitra mialoha ilaina amin'ny famantarana ny toe-javatra mety hitranga, ary ny fampiasana loharanon-karena I/O fanampiny dia niteraka tsy fahampiana fomba fiasa tsy misy ireo. Ny valiny iray dia ny fampidirana lojika debug natokana ho an'ny lamba FPGA amin'ny fitaovana sasany. Ny debug in-circuit mampiasa probes hardware no vokatr'izany.

In-Circuit FPGA Debug – Hardware Probes
Ny fampiasana probe fitaovana dia manatsotra tanteraka ny teknika debug in-circuit ho an'ny FPGA. Ity teknika ity dia nampiharina ho endri-javatra Live Probe amin'ny fitaovana SmartFusion2®SoC FPGA sy IGLOO®2 FPGA, manampy tsipika fandrefesana natokana ho an'ny lamba FPGA mba hijerena ny fivoahan'ny singa lojika rehetra. Araka ny aseho ao amin'ny sarin'ny sakana amin'ny sary 4, ny probe fitaovana dia misy amin'ny fantsona roa A sy B.

Ny vokatra rejisitra voafantina (teboka fanadihadihana), toy ny avy eo amin'ny farany ambany amin'ny sary, dia alefa eo ambonin'ny fantsona roa ary raha voafantina dia azo ampiharina amin'ny fantsona A na B. Ireo famantarana fantsona amin'ny fotoana tena izy ireo dia azo alefa any amin'ny tsipika Probe A sy Probe B amin'ny fitaovana. Ny famantarana ny Probe A sy ny Probe B dia azo alefa ao anaty mpandinika lojika voapetaka ihany koa.

Mariho fa ny toetran'ny tsimatra amin'ny fotoan'ny probe dia tsy tapaka ary misy fiviliana kely avy amin'ny teboka iray mankany amin'ny iray hafa, ka mahatonga azy io ho mora kokoa ny fampitahana ny toetran'ny famantaranandro amin'ny fotoana tena izy. Ny angon-drakitra dia azo alaina hatramin'ny 100MHz ka mety ho an'ny ankamaroan'ny endrika kendrena.
Angamba ny tena zava-dehibe dia ny toerana misy ny probe, satria tsy voafantina ho ampahany amin'ny famolavolana nampiharina izy ireo (voafantina amin'ny alàlan'ny fitaovana manokana izy ireo raha toa ka mandeha amin'ny FPGA ny famolavolana), dia azo ovaina haingana amin'ny fandefasana fotsiny ny angon-drakitra voafantina amin'ny fitaovana. Tsy ilaina ny famerenana ny famolavolana sy ny reprogramming.
Mba hanatsorana bebe kokoa ny fampiasana ny fahaiza-manaon'ny Live Probe, ny fitaovana rindrambaiko debug mifandraika dia afaka miditra amin'ny toerana famantarana rehetra amin'ny alàlan'ny debug vita ho azy. file. Araka ny aseho ao amin'ny sary 5, ny anaran'ny famantarana dia azo fidina avy amin'ny lisitry ny famantarana ary ampiharina amin'ny fantsona tiana. Azo atao izany na dia mandeha aza ny famolavolana mba hahatonga ny asa fikarohana ao anatin'ny famolavolana dia milamina sy mahomby.

Amin'ny toe-javatra maro, ny fahaiza-manao probe hardware, toy ny Live Probe, dia azo ampiasaina miaraka amin'ny mpandinika lojika napetraka teo aloha sy ny teknika fitsapana ivelany.

Araka ny asehon'ny sary 6, ny fahafahan'ny Live Probe hisafidy famantarana 'eo am-panidina' dia ahafahana manova haingana sy mora ny famantarana eo ambany fanaraha-maso nefa tsy mila mamerina ny famolavolana. Ny mpandinika lojika ivelany na ny sehatra dia afaka mijery mora foana ireo famantarana voazaha toetra, araka ny aseho eo amin'ny tapany ambony havanana amin'ny sary eo amin'ny tsimatra famoahana probe voatokana. Raha tsy izany (na mety ho fanampin'izany aza) dia azo ampiasaina ny mpandinika lojika anatiny (ny sakana ILA Identify, aseho amin'ny sary) mba hijerena ny tsimatra. Ny famantaran'ny probe dia azo alaina amin'ny ILA ary jerena eo amin'ny varavarankelin'ny onjam-peo. Ny toerana fizahana dia azo ovaina tsy mila mamerina ny famolavolana kendrena.
Mariho fa ny fahaiza-manao fanampiny ho an'ny triggering sy ny trace dia azo ampiasaina hanatsarana ny fiasan'ny probe, ka mahatonga azy ho mora ny mahita na dia sarotra ny olana famolavolana.

Misy ihany koa ny fahaiza-manao debug fitaovana fanampiny amin'ny fitaovana SmartFusion2 SoC FPGA sy IGLOO2 FPGA. Ny iray amin'ireo fahaiza-manao ireo, antsoina hoe Active Probe, dia afaka mamaky na manoratra amin'ny alàlan'ny dynamically sy asynchronously amin'ny singa lojika rehetra. Ny sanda voasoratra dia mitohy mandritra ny tsingerin'ny famantaranandro tokana mba hitohizan'ny fampandehanana ara-dalàna, ka mahatonga azy io ho fitaovana fanadiovana tena sarobidy. Ny Active Probe dia mahaliana manokana raha irina ny fijerena haingana ny famantarana anatiny (angamba hanamarina fotsiny fa mavitrika izy io na ao anatin'ny toe-javatra tadiavina, toy ny famantarana famerenam-bola), na raha ilaina ny manandrana haingana ny fiasa lojika amin'ny fanoratana amin'ny teboka fanadihadiana.
(angamba hanombohana tetezamita milina fanjakana amin'ny alàlan'ny fametrahana haingana ny sandan'ny fampidirana mba hanavahana olana amin'ny fanaraha-maso).

Ny fahaiza-manao debug hafa nomen'ny Microsemi dia Memory Debug. Io endri-javatra io dia ahafahan'ny mpamorona mamaky na manoratra amin'ny fomba mavitrika sy asynchronously amin'ny bloc SRAM lamba FPGA voafantina. Araka ny asehon'ny sary ao amin'ny efijerin'ny Tool Debug (sary 7), rehefa voafantina ny tabilao Memory Blocks dia afaka misafidy ny fahatsiarovana tiana hovakiana ny mpampiasa, manatanteraka fakana sary ny fahatsiarovana, manova ny soatoavin'ny fitadidiana, ary avy eo manoratra ny soatoavina hiverina amin'ny fitaovana. Ity dia mety ilaina indrindra amin'ny fanamarinana na fametrahana ny buffer data ampiasaina amin'ny seranan-tsambon'ny fifandraisana ho an'ny scratch-pad miompana amin'ny kajy na koa ho an'ny kaody tanterahan'ny CPU tafiditra. Haingana kokoa sy mora kokoa ny famafana ireo hadisoana miankina amin'ny angona sarotra rehefa azo jerena sy voafehy haingana ny fahatsiarovana.

Raha vantany vao vita ny famolavolana dia mety ilaina ny manapaka ny fahaizan'ny debug amin'ny fitaovana hiarovana ny vaovao saro-pady. Ny mpanafika dia afaka mampiasa ireo fitaovana ireo mba hamakiana fampahalalana manan-danja na hanova ny firafitry ny rafitra izay ahafahana miditra mora amin'ny ampahany saro-pady amin'ny rafitra. Microsemi dia nanampy endri-javatra ahafahan'ny mpamorona miaro ny fitaovana rehefa vita ny debugging. Ho an'ny exampNy fidirana amin'ny Live Probe sy Active Probe dia azo mihidy mba hanesorana tanteraka ny fiasa ho toy ny fomba fanafihana (manafoana mihitsy aza ny mety hisian'ny hetsika probe mamorona lamina ao amin'ny famatsiana ankehitriny izay azo ampiasaina hanandrana sy hijerena ankolaka ny angona fanadihadiana). Raha tsy izany, ny fidirana amin'ny ampahany voafantina amin'ny endrika dia azo mihidy mba hisorohana ny fidirana amin'ireo fizarana ireo ihany. Mety ho mety izany raha ampahany amin'ny famolavolana ihany no tokony ho azo antoka fa ny sisa amin'ny famolavolana dia mbola azo idirana amin'ny fitsapana eny an-kianja na ny famakafakana fahadisoana.

In-Circuit Debug Comparison Chart
Amin'izao fotoana izao dia re amin'ny antsipirianyview amin'ireo teknika debug amin'ny fitaovana telo lehibe amin'ny faritra dia nofaritana tabilao famintinana, araka ny aseho amin'ny sary 8, dia noforonina izay manazava ny advan isan-karazany.tages sy disadvantagny fomba tsirairay. Tsarovy fa ny teknika sasany dia azo ampiasaina miaraka (Live Probe sy Internal Logic Analyzer (ILA), toy ny Synopsys Identify, ho an'ny example), hitantsika ny tanjaka sy ny fahalemen'ny teknika tsirairay. Ny fanangonana ny fahaiza-manao debug amin'ny fitaovana an-circuit (Live Probe, Active Probe, ary Memory Debug-miaraka amin'ny antsoina hoe SmartDebug), dia malemy indrindra raha oharina amin'ny teknika hafa raha ny isan'ny totalin'ny probe misy (faribolana mena) ary malemy kokoa noho ny tsara indrindra (faribolana mavo) rehefa heverina ny hafainganam-pandehan'ny fisamborana (mety ho haingana kokoa ny fitaovana fitiliana ivelany).
Ny teknika mifototra amin'ny ILA, toy ny Synopsys Identify, dia malemy indrindra raha ampitahaina amin'ireo teknika hafa ary rehefa raisina ny fepetra takian'ny FPGA. Ny teknika mifototra amin'ny fitaovana fitsapana ivelany dia malemy indrindra noho ny fiheverana maromaro miaraka amin'ny vidiny, ny fiatraikany amin'ny fotoan'ny famolavolana, ary ny fihetsehan'ny probe eo ambonin'ny lohany (noho ny filàna famerenana ny famolavolana) no tena mavesatra indrindra. Angamba ny vahaolana tsara indrindra dia ny fitambaran'ny SmartDebug sy ny iray amin'ireo teknika hafa, mba hanamaivanana ny isan'ny fahalemen'ny fantsona SmartDebug sy ny tsy fahampian'ny hetsika amin'ny teboka.tagNihena ihany koa ny teknika hafa.

Fanasokajiana famantarana
Azo atao ny manavaka ny sasany amin'ireo karazana famantarana mahazatra indrindra ary afaka manampy izany rehefa manomana fomba fiasa debugging. Ho an'ny exampNy famantarana tsy miova afa-tsy mandritra ny fanombohana ny rafitra, toy ny famerenana ny rafitra, ny famerenana ny fanakanana na ny rejisitra fanombohana dia azo sokajiana ho famantarana static. Ireo karazana famantarana ireo dia azo idirana amin'ny fomba mahomby indrindra amin'ny alàlan'ny fitaovana iray izay afaka mijery mora foana ary koa manara-maso ny famantarana, tsy mila tsingerin'ny recompile lava. Active Probe dia fitaovana tena tsara ho an'ny debugging famantarana static. Toy izany koa, ireo famantarana izay miova matetika kokoa nefa mbola mijanona ho an'ny ankamaroan'ny fotoana, dia azo sokajiana ho pseudo-static ary koa azo ampiasaina amin'ny fomba mahomby indrindra amin'ny fampiasana Active Probe. Ireo famantarana miova matetika, toy ny famantarana famantaranandro, dia azo sokajiana ho mavitrika ary tsy mora idirana amin'ny Active Probe. Live Probe dia safidy tsara kokoa amin'ny fijerena ireo famantarana ireo.

Tranga Fampiasana Debug tsotra

Ankehitriny isika dia manana fahatakarana bebe kokoa momba ireo safidy debug in-circuit isan-karazany, andeha hojerentsika ny ex design tsotraample mba jereo ny fomba fiasan'ireo teknika ireo. Ny sary 9, dia mampiseho endrika FPGA tsotra amin'ny fitaovana FPGA SmartFusion2 SoC. Ny Subsystem Microcontroller (MSS) dia averina amin'ny alàlan'ny bloc IP Soft CoreSF2Reset. Ny fidirana amin'ity sakana ity dia ny Power On Reset, ny Famerenana ny lamban'ny mpampiasa, ary ny Reset ivelany. Ny vokatra dia averina amin'ny User Fabric, MSS reset, ary M3 reset. Ny soritr'aretina dia ny tsy fisian'ny hetsika ao amin'ny I/Os na dia miala amin'ny fanjakana POR aza ilay fitaovana. Ireo safidy telo samihafa amin'ny famongorana ity hadisoana ity dia aseho amin'ny sary ihany koa: Ny boaty manga (misy marika ETE) dia natao ho an'ny fomba Fitaovam-panadinana ivelany; ny boaty maitso (misy marika ILA) dia natao ho an'ny fomba Analyzer Lojika anatiny; ary ny boaty voasary (voasoratra AP) dia natao ho an'ny fomba Active Probe. Heverintsika fa ny mety ho fototry ny hadisoana dia ny fampidirana tsy ara-dalàna amin'ny alàlan'ny CoreSF2Reset Soft IP block.

Andeha hojerentsika izao ny fizotran'ny debug ho an'ny telo amin'ireo fomba in-circuit voalaza teo aloha.

Fitaovam-panadinana ivelany
Amin'ny fampiasana an'io fomba io dia heverina fa misy ny fitaovana fitsapana ary tsy ampiasaina amin'ny tetikasa laharam-pahamehana kokoa. Fanampin'izany, zava-dehibe ny nanomana mialoha mba ahafahan'ny FPGA I/O sasany azo alaina ary azo ampifandraisina mora amin'ny fitaovana fitsapana. Manana lohapejy amin'ny PCB ho an'ny example, dia tena manampy tokoa ary manamaivana ny fotoana lany amin'ny fiezahana hamantatra sy hifandray amin'ny 'mety ahiahiana' na mety ho fohy ny tsipìka mandritra ny fizahana. Mila amboarina indray ny famolavolana mba hifidianana ireo famantarana tiantsika hohadihadiana. Antenaina fa tsy 'hanaisotra ny tongolo' isika ary mila mifidy famantarana fanampiny hanaovana fanadihadiana bebe kokoa, satria matetika ny fanadihadiana voalohany nataontsika dia miteraka fanontaniana bebe kokoa. Na izany na tsy izany, ny fizotry ny famerenana sy ny fandrindrana ny fandaharana dia mety haka fotoana be, ary raha miteraka fanitsakitsahana ny fotoana izany dia ilaina ny fanavaozana (fantatsika rehetra ny fahasorenana amin'ny fiezahana hamaha olana amin'ny fanakatonana ny fotoana, indrindra indrindra, rehefa manao ny fanovana ianao mba hahitanao ny famolavolan-drafitra - ny dingana manontolo dia mety haharitra minitra ka hatramin'ny ora)! Zava-dehibe ihany koa ny mitadidy fa raha tsy misy mpampiasa I/O maimaim-poana ny famolavolana dia tsy azo ampiharina io fomba io. Ankoatr'izay, ity fomba ity dia manelingelina ny famolavolana - ary mety hanjavona na hipoitra indray ny bibikely mifandraika amin'ny fotoana.

Analyzer lojika anatiny
Amin'ny fampiasana an'io fomba io, ny ILA dia tsy maintsy ampidirina ao amin'ny famolavolana mampiasa loharanon-damba, ary avy eo dia mila averina averina. Mariho fa raha efa natomboka ny ILA, dia mety tsy nisy fitaovana ireo famantarana tiana hohadihadiana, izay mitaky famoriam-bola ihany koa. Ity dingana ity dia mety hanova ny endrika tany am-boalohany ary hanitsakitsaka ny fe-potoana. Raha mahafeno ny fotoana, ny famolavolana dia mila amboarina sy averina averina. Ity dingana iray manontolo ity dia mety haharitra minitra maromaro na ora maromaro raha lava ny fotoana famoriam-bola ary ilaina ny fandalovana maro. Ity fomba fiasa ity dia manelingelina ara-drafitra ary mety hiteraka olana mitovy amin'ireo voalaza etsy ambony.

Probe mavitrika
Amin'ny fampiasana an'io fomba io, ny Active Probe dia azo tondroina amin'ny loharanon'ireo famantarana famerenana isan-karazany, izay avy amin'ny famoahana rejisitra (toy ny mahazatra amin'ny fomba fanao dizitaly tsara rehetra). Ny famantarana dia voafantina tsirairay avy, avy amin'ny sakafo Active Probe aseho amin'ny sary 10 etsy ambany. Ny soatoavina famantarana voafantina dia azo vakiana ary aseho amin'ny varavarankely data Active Probe. Mora fantarina izay diso hevitra. Ity fitsapana ity dia azo atao avy hatrany tsy mila mamerina sy mamerina ny fitaovana ary tsy manelingelina amin'ny rafitra na amin'ny fomba fiasa. Ny dingana manontolo dia maka segondra vitsy monja. Ity fomba ity koa dia afaka mamorona fifehezana (manova soatoavina asynchronous) izay tsy avelan'ny fomba roa hafa. Amin'ity ex manokana ityample, ny famantarana reset avy amin'ny rejisitra dia mety ho voazaha mora foana ary hita fa tazonina amin'ny fanjakana mavitrika.

Ny fanodinkodinana vetivety ny famantarana famerenana dia azo atao amin'ny alàlan'ny fanodinkodinana ny rejisitra miteraka ireo famantarana sisa.

Raharaha Fampiasana Debug Sarotra kokoa
Ny endrika etsy ambony dia tena tsotra ary ilaina ho fampidiran-dresaka amin'ny fampiasana ireo teknika famolavolana voalaza, fa ex be pitsiny kokoaample mety mbola ho fanoharana kokoa. Imbetsaka ny mari-pamantarana mahaliana dia tsy famantarana tsy miovaova tahaka ny tamin'ny talohantsika tsotraample fa dynamic. Ny famantarana dynamic mahazatra dia famantaranandro manelanelana, mety ampiasaina amin'ny fandrindrana ny fifanomezan-tanana ho an'ny interface serial. Ny sary 11 dia mampiseho endrika toy izany miaraka amin'ny mpampiasa Soft IP core, amin'ity tranga ity, interface tsara serial mifandray amin'ny rafitra APB bus. Ny soritr'aretin'ny lesoka dia ny tsy fisian'ny hetsika amin'ny mpampiasa interface tsara serial, ary rehefa mamoaka fifampiraharahana ny tompon'ny fiara fitateram-bahoaka APB mba hidirana amin'ny interface serial dia miditra amin'ny toe-javatra miavaka izay manondro ny fifampikasohana tsy mety. Ireo fepetra ireo dia toa manakana ny antony tsy miovaova, toy ny famantarana famerenana diso, satria toa tsy mandeha amin'ny tahan'ny antenaina ny milina fampandehanana ka mahatonga ny fanavahana. Ny fototr'izany dia heverina fa ny famokarana famerenan'ny famantaranandro ao anatin'ny fototry ny mpampiasa IP.

Raha tsy mandeha amin'ny fatrany marina dia mety hisy hadisoana voalaza.

Amin'ity toe-javatra ity dia mety ho paikady tsara kokoa ny hanoloana ny fomba fiasa Active Probe amin'ny Live Probe. Izany dia aseho amin'ny sary etsy ambony amin'ny alàlan'ny boaty LP miloko volomboasary, mampiasa ny JTAG famantarana ho an'ny fifantenana ny loharano probe.

Fitaovam-panadinana ivelany
Amin'ity tranga ity, ny metodôlôjia dia mitovy amin'ilay voalaza teo alohaample. Ny famantarana famantaranandron'ny mpampiasa dia avoaka any amin'ny toeram-pitsapana (antenaina amin'ny lohapejy) ary ilaina ny famerenam-potoana mandany fotoana. Mety hanampy ihany koa ny mamoaka famantarana famantarana, angamba famantaranandro rafitra izay ampiasaina hamantarana ny IP mpampiasa ho famantarana fampitahana. Mbola hiharan'ny filana ny famerenana sy fandrindrana indray isika mba haharitra ela ny dingana manontolo.

Analyzer lojika anatiny
Ity tranga ity dia mitovy amin'ny ex tsotraample. Ny ILA dia tsy maintsy ampidirina, na ny mari-pamantarana tadiavina, ary ny tsingerin'ny recompile sy reprogram dia tanterahina. Ny olana rehetra voalaza teo aloha dia mbola miteraka vanim-potoanan'ny tsingerina debug lehibe. Misy fahasarotana fanampiny anefa. Ny famantaranandro izay mitondra ny ILA dia mila mifanandrify, ary tena haingana kokoa raha ny momba ny famantaranandro tokony hojerena avy amin'ny mpampiasa Soft IP core. Raha asynchronous ireo famantaranandro ireo, na tsy manana fifandraisana ara-potoana marina, dia ho tsy azo vinaniana ny fakana angona ary mety hiteraka fisafotofotoana amin'ny fizotran'ny debug.
Mariho fa raha tsy noforonina amin'ny chip ny famantaranandro Soft IP mpampiasa (angamba azo avy amin'ny serie interface tsara) dia mety mila manampy môdô famantaranandro ny mpamorona mba hamoronana famantaranandro ILA haingana kokoa amin'ny fampiasana loharano fanampiny ary mety hiteraka fanitsakitsahana ny fotoana.

Live Probe
Amin'ny fampiasana an'io fomba io, ny Live Probe dia afaka manondro haingana ny loharanon'ny famantaranandron'ny mpampiasa sy ny loharano hafa avy amin'ny rejisitra mba hanenjika ny fototry ny fahadisoana. Ny Live Probe dia hampiseho ny vokatra famantarana voafantina amin'ny fotoana tena izy ary izay fifandraisana ara-potoana eo amin'ireo famantarana dia mora kokoa ny mamaritra. Ny dingana manontolo dia maka segondra vitsy monja.

Endri-javatra Debug hafa ho an'ny serie Interfaces
Zava-dehibe ihany koa ny manamarika fa misy fahaiza-manao debug fanampiny maro ao amin'ny fitaovana SmartFusion2 SoC FPGA sy IGLOO2 FPGA izay azo ampiasaina amin'ny serie interfaces, toy ny tamin'ny taloha teo aloha.ample design izay vao mainka sarotra ny lesoka. SERDES Debug, ohatraample, dia manome fahaiza-manao debug manokana ho an'ny fifandraisana serial haingam-pandeha natokana. Ny sasany amin'ireo endri-javatra SERDES Debug dia misy ny fanohanan'ny fitsapana PMA (toy ny famokarana modely PRBS sy ny fitsapana loopback) fanohanana ny fanamafisana fitsapana SERDES marobe miaraka amin'ny fanavaozana ambaratonga rejisitra mba hisorohana ny fampiasana ny fikorianan'ny famolavolana feno hanaovana fanovana ny fandrindrana, ary ny tatitra an-tsoratra mampiseho ireo protocole voarindra, rejisitra fanamafisam-peo SERDES, ary rejisitra fanamafisana Lane. Ireo endri-javatra ireo dia mahatonga ny SERDES debug ho mora kokoa ary azo ampiasaina miaraka amin'ny Live Probe sy Active Probe mba hanafaingana kokoa ny debugging amin'ny faritra sarotra.
Ny fitaovana Memory Debug voalaza teo aloha dia azo ampiasaina miaraka amin'ny SERDES Debug amin'ny fitiliana haingana. Koa satria ny buffer fahatsiarovana dia azo jerena haingana sy mora ary ovaina miaraka amin'ny Memory Debug, azo atao ny mamorona haingana 'fonosana fitsapana' ary mijery ny valin'ny fifandraisana loopback na inter-system. Ny mpamorona dia afaka mampiasa ireo fahaiza-manao ireo ary noho izany dia manamaivana ny filana 'fitaovana fitsapana' manokana izay mandany lamba FPGA fanampiny ary mety hisy fiantraikany amin'ny fotoanan'ny chip.

Famaranana
Ity lahatsoratra ity dia namaritra amin'ny an-tsipiriany ny fomba fiasa maro samihafa amin'ny fampiharana ny debug in-circuit ho an'ny FPGA sy SoC FPGAs — ny fampiasana ny Integrated Logic Analyzer, ny fampiasana fitaovana fitiliana ivelany, ary ny fampiasana circuit probe natokana ho an'ny lamba FPGA. Ny fanampim-panadihadiana manokana sy voatokana, toy ny Active Probe sy Live Probe natolotry ny Microsemi amin'ny fitaovana SmartFusion2 SoC FPGA sy IGLOO2 FPGA, dia naseho fa nanafaingana sy nanatsotra ny fizotran'ny debug. Ny fahafahana manova haingana ny fifantenana ny famantarana anatiny (tsy mila manatanteraka ny recompile mandany fotoana be sy re-program cycle), ary ny fahafahana manadihady famantarana anatiny (tsy mila mampiasa lamba FPGA ary mety hampiditra fanitsakitsahana ny fotoana) dia hita fa advan lehibe.tages rehefa debugging ny FPGA designs. Fanampin'izany, nofaritana ny fampiasana fomba fiasa maromaro, izay afaka miara-miasa mba hanomezana fahafaha-manao debug feno kokoa. Farany, roa exampNy tranga fampiasana debug dia nomena mba hanehoana ny fifanakalozam-barotra eo amin'ireo fomba voalaza.

Raha te hianatra bebe kokoa

1. IGLOO2 FPGA
2. SmartFusion2 SoC FPGAs

Microsemi Corporation (Nasdaq: MSCC) dia manolotra portfolio feno semiconductor sy vahaolana rafitra ho an'ny fifandraisana, fiarovana & fiarovana, aerospace ary tsena indostrialy. Ny vokatra dia ahitana ny fampandehanana avo lenta sy ny taratra mahery vaika analoga mifangaro famantarana mifangaro, FPGA, SoC ary ASIC; vokatra fitantanana herinaratra; fitaovana ara-potoana sy fampifanarahana ary vahaolana amin'ny fotoana marina, mametraka ny fenitry izao tontolo izao momba ny fotoana; fitaovana fanodinana feo; RF vahaolana; singa miavaka; teknolojia fiarovana sy anti-t azo scalableampny vokatra; Power-over-Ethernet IC sy midspans; ary koa ny fahaiza-manao famolavolana sy serivisy. Microsemi dia manana foibe any Aliso Viejo, Calif., ary manana mpiasa 3,400 eo ho eo eran-tany. Mianara bebe kokoa amin'ny www.microsemi.com.

© 2014 Microsemi Corporation. Zo rehetra voatokana. Ny Microsemi sy ny logo Microsemi dia marika famantarana ny Microsemi Corporation. Ny marika sy marika serivisy hafa rehetra dia fananan'ny tompony tsirairay avy.

Ny sandan'ny anjara Microsemi Corporate Headquarters

• Iray Enterprise, Aliso Viejo CA 92656 USA
• Ao anatin'ny Etazonia: +1 800-713-4113
• IVELAN'NY Etazonia: +1 949-380-6100
• Varotra: +1 949-380-6136
• Fax: +1 949-215-4996
• mailaka: sales.support@microsemi.com

FAQ

• F: Inona ny fatran'ny angon-drakitra ambony indrindra amin'ny fitaovana?
  A: Ny fitaovana dia manohana ny fisamborana angon-drakitra hatramin'ny 100MHz, mety amin'ny ankamaroan'ny endrika kendrena.
• F: Mila mamerina mamerina ny famolavolana ve aho rehefa mampiasa circuits probe ho an'ny debugging?
  A: Tsia, azo ovaina haingana ny toerana misy ny probe nefa tsy mila famoriam-bola na reprogramming.

Documents / Loharano

Microsemi In-Circuit FPGA Debug [pdf] Toromarika In-Circuit FPGA Debug, FPGA Debug, Debug

References

• User Manual