මයික්‍රොසෙමි පරිපථයේ FPGA නිදොස්කරණය
නිෂ්පාදන තොරතුරු
පිරිවිතර
- උපාංග වර්ගය: මයික්‍රොසෙමී ස්මාර්ට්ෆියුෂන්2 SoC FPGA
- මුදා හැරීමේ දිනය: 2014 මැයි
- නිදොස් කිරීමේ හැකියාවන්: පරිපථය තුළ FPGA නිදොස් කිරීම, කාවැද්දූ තාර්කික විශ්ලේෂකය
- උපරිම දත්ත ග්‍රහණ සංඛ්‍යාතය: 100MHz දක්වා
වියුක්ත
FPGA යනු බොහෝ නිර්මාණ වාසි සහිත එම්බෙඩඩ් පද්ධතිවල බලගතු නිර්මාණ අංග වේ.tages, නමුත් මෙම උපාංගවලට දෝෂහරණය කළ යුතු සංකීර්ණ නිර්මාණ ගැටළු සහිත සංකීර්ණ මෝස්තර තිබිය හැකිය. නිර්වචන දෝෂ, පද්ධති අන්තර්ක්‍රියා ගැටළු සහ පද්ධති කාල දෝෂ වැනි නිර්මාණ ගැටළු සොයා ගැනීම අභියෝගයක් විය හැකිය. FPGA එකක පරිපථය තුළ නිදොස් කිරීමේ හැකියාවන් ඇතුළත් කිරීම දෘඩාංග නිදොස්කරණය නාටකාකාර ලෙස වැඩිදියුණු කළ හැකි අතර, පැය ගණනක් කලකිරීම වළක්වා ගත හැකිය. මෙම පත්‍රිකාව FPGA සඳහා පරිපථය තුළ නිදොස්කරණය සඳහා විවිධ ප්‍රවේශයන් කිහිපයක් විස්තර කරයි, ප්‍රධාන හුවමාරු හඳුනා ගනී, සහ ex හරහාampMicrosemi SmartFusion®2 SoC FPGA උපාංගයක් ඉලක්ක කරගත් le නිර්මාණය, නිදොස්කරණය සහ පරීක්ෂාව වේගවත් කිරීම සඳහා නව හැකියාවන් භාවිතා කළ හැකි ආකාරය පෙන්වනු ඇත.
හැඳින්වීම
FPGAs යනු පුළුල් හා බලගතු නිර්මාණ අංග වන අතර දැන් සෑම එම්බෙඩඩ් පද්ධතියකම පාහේ දක්නට ලැබේ. වැඩිවන ධාරිතාව, සංකීර්ණ චිප ක්‍රියාකාරී බ්ලොක් සහ උසස් අනුක්‍රමික අතුරුමුහුණත් ඇතුළත් කිරීමත් සමඟ මෙම උපාංගවලට දෝෂහරණය කළ යුතු සංකීර්ණ නිර්මාණ ගැටළු ද ඇති විය හැකිය. ක්‍රියාකාරී අර්ථ දැක්වීමේ දෝෂ (FPGA හෝ පද්ධති මට්ටමින්), ක්‍රියාකාරී පද්ධති අන්තර්ක්‍රියා ගැටළු, පද්ධති කාල ගැටළු සහ IC අතර සංඥා විශ්වාසවන්තභාවය පිළිබඳ ගැටළු (ශබ්දය, හරස් කතා හෝ පරාවර්තන වැනි) වැනි ගැටළු සොයා ගැනීම දියුණු FPGA භාවිතා කරන විට වඩාත් සංකීර්ණ වේ. බොහෝ නිර්මාණ ගැටළු හඳුනා ගැනීමේදී අනුකරණය නිසැකවම විශාල උපකාරයක් වන නමුත්, දෘඪාංගවල නිර්මාණය ක්‍රියාත්මක කරන තෙක් බොහෝ සැබෑ ලෝක අන්තර්ක්‍රියා නොපෙන්වයි. ක්‍රියාවලිය සරල කිරීම සඳහා සංකීර්ණ නිර්මාණ ගැටළු නිරාකරණය කිරීම සඳහා විවිධ ශිල්පීය ක්‍රම කිහිපයක් සංවර්ධනය කර ඇත. විවිධ වාසි ඇතුළුව මෙම එක් එක් ප්‍රධාන ශිල්පීය ක්‍රම පිළිබඳ ප්‍රවේශමෙන් අවබෝධයක්.tagඑස් සහ නොසලකා හැරීමtages, විශේෂිත නිර්මාණයක් සඳහා සුදුසු තාක්ෂණය හෝ තාක්‍ෂණ සංයෝජනය සලකා බැලීමේදී ප්‍රයෝජනවත් වේ.
හිටපු කෙනෙක්ampMicrosemi SmartFusion2 SoC FPGA උපාංගයක් සඳහා ඉලක්ක කරගත් FPGA නිර්මාණය, සමහර වාසි පෙන්නුම් කිරීමට භාවිතා කළ හැක.tagඑස් සහ නොසලකා හැරීමtagමෙම සම්මත ශිල්පීය ක්‍රම මෙන්ම නවතම පරිපථ අභ්‍යන්තර නිදොස් කිරීමේ හැකියාවන්. මෙම නිදර්ශන උදාහරණයampදෘඩාංග නිදොස්කරණයේදී දෘඩාංග ගැටළු හඳුනා ගැනීම සහ ඉවත් කිරීම වේගවත් කිරීම සඳහා මෙම විවිධ ශිල්පීය ක්‍රම භාවිතා කළ හැකි ආකාරය le හි පෙන්වනු ඇත.
පද්ධති නිර්මාණය සහ සංවර්ධනයේදී FPGA නිදොස්කරණය තීරණාත්මක අංගයක් වන්නේ ඇයි?
FPGAs වලට අනෙකුත් නිර්මාණ අංග වලින් වෙන්කර හඳුනා ගන්නා ප්‍රධාන භාවිත ආකෘති දෙකක් තිබේ. නිෂ්පාදන නිෂ්පාදනයේ FPGAs භාවිතා කළ හැකිය, නැතහොත් නිෂ්පාදන සැලසුම් සංකල්පයක් ඔප්පු කිරීමට හෝ මූලාකෘති කිරීමට සංවර්ධන වාහනයක් ලෙස භාවිතා කළ හැකිය. නිෂ්පාදන වාහනය ලෙස භාවිතා කරන විට, FPGAs ASIC හෝ CPU-පාදක නිෂ්පාදන වාහනවලට වඩා බොහෝ නම්‍යශීලී ඉලක්කයක් විය හැකිය. මෙය විශේෂයෙන් වැදගත් වන්නේ දෘඩාංගවල තවමත් ක්‍රියාත්මක කර නොමැති නව නිර්මාණයක් සඳහා ය. විවිධ වාස්තු විද්‍යාත්මක විකල්ප සහිත නිර්මාණ පහසුවෙන් නිර්මාණය කර පරීක්ෂා කළ හැකි බැවින් ප්‍රශස්ත නිර්මාණය හඳුනා ගනී. චිප මත පදනම් වූ සකසනයන් (SoC FPGAs) සහිත FPGAs දෘඩාංග සහාය සහිත FPGA-පාදක ත්වරණ කාර්යයන් සමඟ CPU-පාදක සැකසුම් හුවමාරු කිරීමට ද හැකි වේ. මෙම වාසිtagනව නිෂ්පාදන සංවර්ධනයන් සඳහා සැලසුම් කිරීම, වලංගුකරණය, පරීක්ෂා කිරීම සහ අසාර්ථක විශ්ලේෂණය සඳහා ගතවන කාලය සැලකිය යුතු ලෙස අඩු කිරීමට es හට හැකිය.
නිර්මාණයක් මූලාකෘති කිරීමට භාවිතා කරන විට, සමහර විට නිෂ්පාදන ASIC සඳහා, FPGA නම්‍යශීලීභාවය ප්‍රධාන වාසියකි. සම්පූර්ණ වේගයෙන් ක්‍රියාත්මක නොවන සත්‍ය දෘඩාංග වේදිකාවක් පවා, සවිස්තරාත්මක පද්ධති කාර්ය සාධන මිනුම්, ප්‍රතිදාන විශ්ලේෂණ දත්ත සහ සංකල්ප-සංකල්ප-ප්‍රතිඵල ලබා ගැනීම බෙහෙවින් පහසු කරයි. කර්මාන්ත සම්මත බස් (PCIe®, Gigabit Ethernet, XAUI, USB, CAN, සහ වෙනත්) දැඩි ක්‍රියාත්මක කිරීම් සඳහා FPGA සහාය මෙම අතුරුමුහුණත් හා සම්බන්ධ පරීක්ෂණ සරල කරයි. චිපයේ ARM සකසනයන් (SoC FPGAs) සහිත FPGA වල නවතම පවුල්, එම්බෙඩඩ් සකසනයන් සමඟ ක්‍රියාත්මක කිරීම් මූලාකෘති කිරීමට පහසු කරයි. කලින් සංවර්ධනය කරන ලද සකසන කේතය මූලාකෘතියට ගෙන යා හැකි අතර දෘඩාංග සැලසුම් උත්සාහයට සමාන්තරව නව කේතයක් නිර්මාණය කළ හැකිය.
සම්මත අතුරුමුහුණත් බස් සහිත සම්මත සකසනයක මෙම සංයෝජනය මඟින්, පවතින කේත පුස්තකාල, ධාවක, ක්‍රියාකාරී API, තත්‍ය කාලීන මෙහෙයුම් පද්ධති සහ සම්පූර්ණ මෙහෙයුම් පද්ධතිවල විශාල පරිසර පද්ධතිය උපයෝගී කරගනිමින් ක්‍රියාකාරී මූලාකෘතියක් ඉතා ඉක්මනින් නිර්මාණය කිරීමට හැකි වේ. අතිරේකව, සැලසුම ඝන වූ පසු, FPGA මූලාකෘතිය සත්‍ය පද්ධති දත්ත පිළිබිඹු කරන පුළුල් සමාකරණ පරීක්ෂණ කට්ටල (උත්තේජක සහ ප්‍රතිචාර යන දෙකම සඳහා) ග්‍රහණය කර ගැනීමට භාවිතා කළ හැකිය. ASIC හෝ වෙනත් නිෂ්පාදන ක්‍රියාත්මක කිරීමක් සඳහා අවසාන සමාකරණ නිර්මාණය කිරීමේදී මෙම දත්ත කට්ටල මිල කළ නොහැකි විය හැකිය. ඇඩ්වාන්tagFPGA එකක් නිර්මාණ මූලාකෘතියක් ලෙස භාවිතා කිරීමෙන් අවසාන නිෂ්පාදන ක්‍රියාත්මක කිරීම සඳහා සැලසුම් කිරීම, වලංගුකරණය, පරීක්ෂා කිරීම සහ අසාර්ථක විශ්ලේෂණය සඳහා ගතවන කාලය නාටකාකාර ලෙස අඩු කළ හැකිය.
මෙම පොදු FPGA භාවිත ආකෘති දෙකෙහිම, නිර්මාණ ඉලක්කයක් ලෙස FPGA හි නම්‍යශීලීභාවය ප්‍රධාන වාසියකි.tage. මෙයින් අදහස් කරන්නේ බොහෝ නිර්මාණ වෙනස්කම් සහ පුනරාවර්තන සම්මතය වනු ඇති බවත්, එබැවින් හැකි තරම් නිර්මාණ විකල්ප සක්‍රීය කිරීම සඳහා නිර්මාණ දෝෂ වේගයෙන් නිදොස් කිරීමේ හැකියාව ඉතා වැදගත් වන බවත්ය. කාර්යක්ෂම නිදොස් කිරීමේ හැකියාවක් නොමැතිව බොහෝ වාසිtagඅවශ්‍ය වන අමතර නිදොස් කිරීමේ කාලය මගින් FPGA සැලසුම් නම්‍යශීලීභාවය අඩු වනු ඇත. වාසනාවකට මෙන්, FPGA වලට තත්‍ය කාලීන නිදොස්කරණය නාටකාකාර ලෙස සරල කරන අතිරේක දෘඩාංග විශේෂාංග ද සැපයිය හැකිය. මෙම හැකියාවන් දෙස බැලීමට පෙර, විවිධ නිදොස් කිරීමේ මෙවලම්වල කාර්යක්ෂමතාව සහ ඒ ආශ්‍රිත හුවමාරු ඇගයීමට නිසි පසුබිමක් ඇති බැවින් FPGA සැලසුමකට මුහුණ දීමට සිදුවිය හැකි වඩාත් පොදු ගැටළු වර්ග දෙස බලමු.
FPGA නිර්මාණ නිදොස් කිරීමේදී ඇතිවන පොදු ගැටළු
නවීන FPGAs ගෙන එන පුළුල් කළ හැකියාවන් සමඟ, ඒ ආශ්‍රිත වැඩි වූ සංකීර්ණත්වය දෝෂ රහිත නිර්මාණ නිර්මාණය කිරීම වඩාත් අපහසු කරයි. ඇත්ත වශයෙන්ම, නිදොස්කරණයට එම්බෙඩඩ් පද්ධති සැලසුම් චක්‍රයෙන් 50% කට වඩා ගත හැකි බව ඇස්තමේන්තු කර ඇත. කාලයෙන් වෙළඳපොළට පීඩනයන් සංවර්ධන චක්‍රය මිරිකීම දිගටම කරගෙන යාමත් සමඟ, ආරම්භක පද්ධතියේ දෘඩාංග නිදොස්කරණය පසු සිතුවිල්ලකට පහත හෙළනු ලැබේ - බොහෝ විට සත්‍යාපනය (එයම විශාල ප්‍රතිශතයක් බව උපකල්පනය කරමින්)tagසංවර්ධන කාලසටහනේ e), මූලික පද්ධති ගෙන ඒමට පෙර සියලුම දෝෂ හඳුනා ගනු ඇත. මූලික පද්ධති ගෙන ඒමේදී සාමාන්‍ය සැලසුමක් මුහුණ දෙන අභියෝග වඩා හොඳින් තේරුම් ගැනීමට පොදු පද්ධති ගැටළු වර්ග කිහිපයක් දෙස බලමු.
නිර්මාණකරු යම් නිශ්චිත අවශ්‍යතාවයක් වරදවා වටහාගෙන ඇති බැවින් ක්‍රියාකාරී අර්ථ දැක්වීමේ දෝෂ සොයා ගැනීම දෙගුණයක් දුෂ්කර විය හැකිය, එබැවින් නිර්මාණයේ විස්තර හොඳින් පරීක්ෂා කර බැලීමේදී පවා දෝෂය නොසලකා හැරිය හැකිය.ampපොදු ක්‍රියාකාරී අර්ථ දැක්වීමේ දෝෂයක් වන්නේ තත්ව යන්ත්‍ර සංක්‍රාන්තියක් නිවැරදි තත්වයෙන් අවසන් නොවන විටය. අන්තර්ක්‍රියා ගැටළුවක් ලෙස පද්ධති අතුරුමුහුණත් වල ද දෝෂ පෙන්විය හැක. අතුරුමුහුණත් ප්‍රමාදය, උදාහරණයක් ලෙසample, වැරදි ලෙස නිශ්චිතව දක්වා ඇති බැවින් අනපේක්ෂිත බෆර පිටාර ගැලීමක් හෝ අඩු ප්‍රවාහ තත්වයක් ඇති විය හැක.
පද්ධති මට්ටමේ කාල නිර්ණ ගැටළු යනු සැලසුම් දෝෂ සඳහා තවත් ඉතා පොදු මූලාශ්‍රයකි. විශේෂයෙන් අසමමුහුර්ත සිදුවීම් යනු සමමුහුර්තකරණය හෝ හරස් කාල නිර්ණ වසම් බලපෑම් ප්‍රවේශමෙන් සලකා නොබලන විට දෝෂ සඳහා පොදු මූලාශ්‍රයකි. වේගයෙන් ක්‍රියාත්මක වන විට මෙම ආකාරයේ දෝෂ ඉතා ගැටළු සහගත විය හැකි අතර ඉතා කලාතුරකින් දිස්විය හැකිය, සමහර විට නිශ්චිත දත්ත රටා ප්‍රකාශ වන විට පමණි. බොහෝ පොදු කාල නිර්ණ උල්ලංඝනයන් මෙම කාණ්ඩයට අයත් වන අතර සාමාන්‍යයෙන් අනුකරණය කිරීමට නොහැකි නම් ඉතා අපහසු වේ.
කාල උල්ලංඝනයන් ඒකාබද්ධ පරිපථ අතර අඩු සංඥා විශ්වාසවන්තභාවයේ ප්‍රතිඵලයක් විය හැකිය, විශේෂයෙන් එක් එක් පරිපථය සඳහා බහු බල රේල් පීලි ඇති පද්ධතිවල. අඩු සංඥා විශ්වාසවන්තභාවය සංඥා ශබ්දය, හරස් කතා, පරාවර්තන, අතිරික්ත පැටවීම සහ විද්‍යුත් චුම්භක මැදිහත්වීම් (EMI) ගැටළු වලට හේතු විය හැකි අතර ඒවා බොහෝ විට කාල උල්ලංඝනයන් ලෙස පෙනේ. සංක්‍රාන්ති (විශේෂයෙන් පද්ධති ආරම්භයේදී හෝ වසා දැමීමේදී) වැනි බල සැපයුම් ගැටළු, බර විචලනයන් සහ ඉහළ බල විසර්ජන ආතතීන් ද අභිරහස් දෝෂ වලට හේතු විය හැක, බොහෝ විට බල සැපයුම් ප්‍රභවයකට පහසුවෙන් සොයාගත නොහැක. සැලසුම සම්පූර්ණයෙන්ම නිවැරදි වූ විට පවා පුවරු නිෂ්පාදන ගැටළු දෝෂ වලට හේතු විය හැක. දෝෂ සහිත පෑස්සුම් සන්ධි සහ නුසුදුසු ලෙස සම්බන්ධ කර ඇති සම්බන්ධක, උදාහරණයක් ලෙසample, දෝෂ වල මූලාශ්‍රය විය හැකි අතර උෂ්ණත්වය හෝ පුවරුවේ පිහිටීම මත පවා රඳා පැවතිය හැකිය. උසස් FPGA ඇසුරුම් ශිල්පීය ක්‍රම භාවිතා කිරීම මුද්‍රිත පරිපථ පුවරුවේ සංඥා පරීක්ෂා කිරීම දුෂ්කර කළ හැකි බැවින්, අපේක්ෂිත සංඥාවකට ප්‍රවේශ වීම බොහෝ විට ගැටළු සහගත විය හැකිය. බොහෝ විට බොහෝ නිර්මාණ ගැටළු ක්ෂණික දෝෂයක් නිර්මාණය නොකරන අතර දෝෂය සැබවින්ම ප්‍රකාශ වන තෙක් නිර්මාණය හරහා රැලි වැටිය යුතුය. ආරම්භක දෝෂය මූල හේතුව වෙත ආපසු යාම බොහෝ විට කලකිරීමට පත් කරන, දුෂ්කර සහ කාලය ගතවන කාර්යයක් විය හැකිය.
උදාහරණයක් ලෙසampඉතින්, පරිවර්තන වගුවක එක සුළු වැරැද්දක් චක්‍ර ගණනාවකට පසුව දෝෂයක් ඇති කළ නොහැක. මෙම ලිපියෙන් අපි පසුව සාකච්ඡා කරන සමහර මෙවලම්, කැපවූ පරිපථ-නිදොස් කිරීමේ දෘඩාංග භාවිතා කරන අතර, මෙම 'දෝෂ දඩයම්' ඉක්මන් සහ පහසු කිරීම සඳහා විශේෂයෙන් ඉලක්ක කර ඇත. මෙම මෙවලම් පිළිබඳ විස්තර ලබා ගැනීමට පෙර, වාසි වඩා හොඳින් අවබෝධ කර ගැනීම සඳහා පළමුව ජනප්‍රිය මෘදුකාංග පාදක නිදොස් කිරීමේ ශිල්පීය අනුකරණයක් දෙස බලමු.tagඑස් සහ නොසලකා හැරීමtagනිදොස්කරණය සඳහා අනුකරණය භාවිතා කිරීමේ උදාහරණ.
නිදොස්කරණය සඳහා අනුකරණය භාවිතය
සාමාන්‍යයෙන් නිර්මාණ සමාකරණයකදී, නිර්මාණය තුළ සහ ඉන් පිටත ඇති සියලුම සැබෑ ජීවිත සංරචක සම්මත CPU එකක අනුක්‍රමිකව ක්‍රියාත්මක වන මෘදුකාංග ක්‍රියාවලීන් ලෙස ගණිතමය වශයෙන් ආකෘතිගත කර ඇත. නිර්මාණයට පුළුල් පරාසයක උත්තේජනයක් යෙදීම සහ අනුකරණය කරන ලද සැලසුම් ප්‍රතිදානයට එරෙහිව අපේක්ෂිත ප්‍රතිදානය පරීක්ෂා කිරීම, වඩාත් පැහැදිලි නිර්මාණ දෝෂ අල්ලා ගැනීමට පහසු ක්‍රමයකි. සාමාන්‍ය සමාකරණ ධාවනයක් පෙන්වන කවුළුවක් පහත රූප සටහන 1 හි දක්වා ඇත. පැහැදිලි වාසියtagදෘඪාංග පාදක නිදොස්කරණයේ එක් ප්‍රධාන කරුණක් නම්, මෘදුකාංගය තුළ අනුකරණය කළ හැකි වීමයි - සැබෑ දෘඪාංග පාදක නිර්මාණයක් සහ පරීක්ෂණ බංකුවක් අවශ්‍ය නොවේ. අනුකරණයට බොහෝ නිර්මාණ දෝෂ ඉක්මනින් අල්ලා ගත හැකිය, විශේෂයෙන් වැරදි පිරිවිතරයන්, අතුරුමුහුණත් අවශ්‍යතා පිළිබඳ වැරදි අවබෝධය, ක්‍රියාකාරී දෝෂ සහ සරල උත්තේජක දෛශික හරහා පහසුවෙන් අනාවරණය වන තවත් බොහෝ 'දළ' ආකාරයේ දෝෂ සමඟ සම්බන්ධ ඒවා.
නිර්මාණකරුට පුළුල් උත්තේජක සංයෝජන ලබා ගත හැකි විට සහ එහි ප්‍රතිඵල හොඳින් දන්නා විට අනුකරණය විශේෂයෙන් ඵලදායී වේ. මෙම අවස්ථා වලදී, අනුකරණයට නිර්මාණයක පාහේ සම්පූර්ණ පරීක්ෂණයක් කළ හැකිය. අවාසනාවකට මෙන්, බොහෝ නිර්මාණවලට පුළුල් පරීක්ෂණ කට්ටල වෙත පහසු ප්‍රවේශයක් නොමැති අතර ඒවා නිර්මාණය කිරීමේ ක්‍රියාවලිය ඉතා කාලය ගත විය හැකිය. විශාල FPGA-පාදක සැලසුම් සඳහා නිර්මාණයෙන් 100% ක් ආවරණය වන පරීක්ෂණ කට්ටලයක් නිර්මාණය කිරීම පාහේ කළ නොහැකි අතර නිර්මාණයේ ප්‍රධාන අංග ආවරණය කිරීමට උත්සාහ කිරීමට කෙටිමං භාවිතා කළ යුතුය. අනුකරණයේ තවත් දුෂ්කරතාවයක් නම්, එය 'සැබෑ ලෝකයේ' ක්‍රියාත්මක කිරීමක් නොවන අතර අසමමුහුර්ත සිදුවීම්, වේගවත් පද්ධති අන්තර්ක්‍රියා හෝ කාල උල්ලංඝනයන් අල්ලා ගැනීමට නොහැකි වීමයි. අවසාන වශයෙන්, අනුකරණය කිරීමේ ක්‍රියාවලිය ඉතා මන්දගාමී විය හැකි අතර බොහෝ පුනරාවර්තන අවශ්‍ය නම් අනුකරණය ඉක්මනින් සංවර්ධන ක්‍රියාවලියේ වඩාත්ම කාලය ගතවන සහ බොහෝ විට වඩාත්ම මිල අධික කොටස බවට පත්වේ.
විකල්පයක් ලෙස (හෝ සමහර විට වඩාත් හොඳින් කිවහොත්, අනුකරණයට එකතු කිරීමක් ලෙස) FPGA නිර්මාණකරුවන් සොයා ගත්තේ උපාංගය තුළ ඇති යතුරු සංඥා නිරීක්ෂණය කිරීම සහ පාලනය කිරීම සඳහා FPGA සැලසුමට නිදොස් කිරීමේ දෘඩාංග එකතු කළ හැකි බවයි. මෙම ශිල්පීය ක්‍රම මුලින් ad-hoc ප්‍රවේශයන් ලෙස වර්ධනය වූ නමුත් ක්‍රමයෙන් සම්මත දෘඩාංග නිදොස් කිරීමේ උපාය මාර්ගයක් දක්වා වර්ධනය වී ඇත. පරිපථය තුළ නිදොස් කිරීමේ හැකියාවන් මෙම භාවිතය සැලකිය යුතු වාසියක් ලබා දෙයි.tagFPGA-පාදක නිර්මාණ සඳහා es සහ ඊළඟ කොටසේ වඩාත් පොදු උපාය මාර්ග තුන සහ ඒවායේ විවිධ වාසි ගවේෂණය කරනු ඇත.tagඑස් සහ නොසලකා හැරීමtages.
FPGA සඳහා පොදු පරිපථ-තුළ නිදොස් කිරීමේ ප්‍රවේශයන්
FPGA වල පරිපථ-තුළ නිදොස් කිරීමේ හැකියාවන් ක්‍රියාත්මක කිරීම සඳහා වඩාත් පොදු ශිල්පීය ක්‍රම වන්නේ එම්බෙඩඩ් තාර්කික විශ්ලේෂකයක්, බාහිර පරීක්ෂණ උපකරණයක් හෝ FPGA රෙදිපිළි තුළ එබ්බවූ කැපවූ සංඥා පරීක්ෂණ දෘඩාංගයකි. එම්බෙඩඩ් තාර්කික විශ්ලේෂකය සාමාන්‍යයෙන් FPGA රෙදිපිළි භාවිතයෙන් ක්‍රියාත්මක කර නිර්මාණයට ඇතුළත් කර ඇත. JTAG විශ්ලේෂකය වෙත ප්‍රවේශ වීමට port භාවිතා කරන අතර ග්‍රහණය කරගත් දත්ත පරිගණකයක ප්‍රදර්ශනය කළ හැක. බාහිර පරීක්ෂණ උපකරණ භාවිතා කරන විට, තෝරාගත් අභ්‍යන්තර FPGA සංඥා ප්‍රතිදාන අල්ෙපෙනති වෙත යොමු කරන පරිදි පරීක්ෂාවට ලක් කර ඇති FPGA සැලසුම වෙනස් කරනු ලැබේ. මෙම අල්ෙපෙනති පසුව බාහිර පරීක්ෂණ උපකරණ හරහා නිරීක්ෂණය කළ හැක. කැපවූ සංඥා පරීක්ෂණ දෘඩාංග භාවිතා කරන විට, අභ්‍යන්තර සංඥා රාශියක් තත්‍ය කාලීනව කියවිය හැක. සමහර පරීක්ෂණ ක්‍රියාත්මක කිරීම් ලියාපදිංචි කිරීමට හෝ මතක ස්ථානවලට ලිවීමට පවා භාවිතා කළ හැක, තවදුරටත් නිදොස් කිරීමේ හැකියාවන් වැඩි දියුණු කරයි. advan හි වඩාත් විස්තරාත්මකව බලමු.tagඑස් සහ නොසලකා හැරීමtagමෙම එක් එක් ශිල්පීය ක්‍රම සහ පසුව ex එකක් දෙස බලන්නampමෙම විවිධ ප්‍රවේශයන් සමස්ත නිදොස් කිරීමේ කාලයට බලපාන්නේ කෙසේදැයි බැලීමට le නිර්මාණය.
පරිපථය තුළ FPGA නිදොස්කරණය-එම්බඩ් කළ තාර්කික විශ්ලේෂකය
එම්බෙඩඩ් තාර්කික විශ්ලේෂක සංකල්පය, FPGAs මුලින්ම භාවිතා කරන විට නිර්මාණකරුවන් ක්‍රියාත්මක කළ ඇඩ්-හොක් ඉන්-පරිපථ නිදොස් කිරීමේ හැකියාවන්හි සෘජු ප්‍රතිඵලයකි. එම්බෙඩඩ් තාර්කික විශ්ලේෂක නව හැකියාවන් එක් කළ අතර නිර්මාණකරුට තමන්ගේම විශ්ලේෂකය සංවර්ධනය කිරීමේ අවශ්‍යතාවය ඉවත් කළේය. බොහෝ FPGAs මෙම හැකියාවන් ලබා දෙන අතර තෙවන පාර්ශවයන් සම්මත විශ්ලේෂක ලබා දෙයි (Identify®, Synopsys වෙතින්, ජනප්‍රිය උදාහරණයකි)ample) ඵලදායිතාව තවදුරටත් වැඩිදියුණු කිරීම සඳහා ඉහළ මට්ටමේ මෙවලම් සමඟ පහසුවෙන් අතුරුමුහුණත් කළ හැකිය.
රූපය 2 හි දක්වා ඇති පරිදි, FPGA රෙදි සහ එම්බෙඩඩ් මතක බ්ලොක් ලුහුබැඳීමේ බෆර ලෙස භාවිතා කරමින්, තාර්කික විශ්ලේෂක ක්‍රියාකාරිත්වය සැලසුමට ඇතුළත් කර ඇත. සංකීර්ණ සංඥා අන්තර්ක්‍රියා පහසුවෙන් තෝරාගෙන ග්‍රහණය කර ගත හැකි වන පරිදි ප්‍රේරක සම්පත් ද නිර්මාණය කර ඇත. පාලනය සහ දත්ත හුවමාරුව සඳහා විශ්ලේෂකය වෙත ප්‍රවේශය සාමාන්‍යයෙන් සම්මත J හරහා සිදු කෙරේ.TAG අතුරුමුහුණත් අවශ්‍යතා සරල කිරීම සඳහා වරාය. ග්‍රහණය කරගත් දත්ත පොදු භාවිතයෙන් පරිගණකයක ප්‍රදර්ශනය කළ හැක viewing මෘදුකාංගයක් භාවිතා කරන අතර සාමාන්‍යයෙන් තාර්කික සිමියුලේටර් තරංග ආකෘති ප්‍රතිදානයක් පිළිබිඹු කරයි viewඉං විලාසය.
ඇඩ්වාන්tagමෙම ප්‍රවේශයේ es යනු සම්මත J පමණක් භාවිතා කරන අතර, අමතර FPGA I/O පින් භාවිතා නොකිරීමයි.TAG සංඥා. එම්බෙඩඩ් තාර්කික විශ්ලේෂක IP මධ්‍යයන් සාමාන්‍යයෙන් සාපේක්ෂව මිල අඩු වන අතර සමහර අවස්ථාවලදී පවතින FPGA සංස්ලේෂණය හෝ සමාකරණ මෙවලම් සඳහා විකල්පයක් විය හැකිය. සමහර අවස්ථාවලදී, එම්බෙඩඩ් තාර්කික විශ්ලේෂකය භාවිතයට නොගත් I/Os මත අමතර ප්‍රතිදානයන් සැපයිය හැකිය, එය වඩාත් පහසු නම්. අවාසි වලින් එකක්tagමෙම ප්‍රවේශයේ ඇති විශේෂත්වය නම් FPGA සම්පත් විශාල ප්‍රමාණයක් අවශ්‍ය වීමයි. විශේෂයෙන්, හෝඩුවාවන් බෆර භාවිතා කරන්නේ නම් මෙය ලබා ගත හැකි බ්ලොක් මතක ගණන අඩු කරයි. පුළුල් බෆරයක් අවශ්‍ය නම් මෙය මතක ගැඹුරට සාපේක්ෂව හුවමාරුවක් ද වනු ඇත (පුළුල් මතකයක් භාවිතා කිරීමෙන් නොගැඹුරු මතක ගැඹුරක් ඇති වන බැවින්) - විශාල අවාසියකි.tagකුඩා උපාංග භාවිතා කරන විට e. මෙම තාක්ෂණයේ ඇති විශාලතම අඩුපාඩුව නම්, ස්ථානගත කිරීමේ පරීක්ෂණ සඳහා ගැලපීමක් සිදු කරන සෑම අවස්ථාවකම, සැලසුම නැවත සම්පාදනය කර නැවත වැඩසටහන්ගත කිරීම අවශ්‍ය වීමයි. විශාල උපාංගයක් භාවිතා කරන විට මෙම ක්‍රියාවලියට සැලකිය යුතු කාලයක් ගත විය හැකිය. සැලසුමේ සංඥා පරීක්ෂණ තබා ඇති ආකාරය නිසා සංඥා කාල සම්බන්ධතා සහසම්බන්ධ කිරීම දුෂ්කර විය හැකිය. අතිරේකව, සංඥා පරීක්ෂණ අතර ප්‍රමාදයන් අනුකූල නොවන අතර එම නිසා කාල සම්බන්ධතා සංසන්දනය කිරීම දුෂ්කර ය. විවිධ කාල වසම් වලින් අසමමුහුර්ත සංඥා හෝ සංඥා සංසන්දනය කිරීමේදී මෙය විශේෂිත දුෂ්කරතාවයකි.
පරිපථය තුළ FPGA නිදොස්කරණය - බාහිර පරීක්ෂණ උපකරණ
පද්ධති පරීක්ෂණ සඳහා බාහිර තාර්කික විශ්ලේෂකයක් දැනටමත් ලබා ගත හැකි වූ විට, බාහිර පරීක්ෂණ උපකරණ සමඟ ඒකාබද්ධව පරිපථ-තුළ නිදොස් කිරීමේ කේතය භාවිතා කිරීම ස්වාභාවික වර්ධනයක් විය. රූප සටහන 3 හි පෙන්වා ඇති පරිදි, අභ්‍යන්තර පරීක්ෂණ සංඥා හඳුනාගෙන තෝරා ගැනීමට සහ ඒවා FPGA I/Os වෙත යෙදීමට සරල නිදොස් කිරීමේ කේතයක් නිර්මාණය කිරීමෙන්, විශ්ලේෂකවල උසස් හැකියාවන් (විශාල හෝඩුවාවක් බෆර, සංකීර්ණ ප්‍රේරක අනුපිළිවෙල සහ බහු) භාවිතා කිරීමට හැකි විය. viewing විකල්ප) සරල නමුත් බලවත් නිදොස් කිරීමේ පරිසරයන් නිර්මාණය කිරීමට. උසස් ප්‍රේරක විකල්ප සඳහා වඩාත් සංකීර්ණ අභ්‍යන්තර පරිපථ හැකියාවන් මඟින් අවශ්‍ය ප්‍රතිදාන ගණන අවම කළ හැකිය. උදාහරණයක් ලෙසampඑසේ නම්, බාහිර අල්ෙපෙනති අවශ්‍ය නම්, පුළුල් බස් රථයක නිශ්චිත ලිපින තෝරා ගැනීම තහනම් විය හැකිය.
අභ්‍යන්තර FPGA තර්කනය භාවිතා කිරීමෙන් I/O අවශ්‍යතා නාටකාකාර ලෙස අඩු කරන අතර වඩාත් සංකීර්ණ ගැටළු නිදොස් කිරීම සඳහා නිශ්චිත ලිපින රටා (සමහර විට ඇමතුම් සහ ආපසු පැමිණීමේ අනුපිළිවෙලක්) පවා සෙවිය හැක. පොදු පරිශීලක අතුරුමුහුණතක් තිබේ නම්, මෙය ඉගෙනීමේ වක්‍රය සරල කළ හැකි අතර ඵලදායිතාව වැඩි දියුණු කළ හැකිය.
ඇඩ්වාන්tagමෙම ප්‍රවේශයේ අරමුණ නම්, එය බාහිර පරීක්ෂණ උපකරණවල පිරිවැය උත්තේජනය කරන අතර එම නිසා අමතර මෙවලම් පිරිවැයක් නොමැත. සමහර නිදොස් කිරීමේ පරිපථ IP මධ්‍යයන් උපකරණ නිෂ්පාදකයින්ගෙන් හෝ FPGA නිෂ්පාදකයින්ගෙන් ලබා ගත හැකි අතර ඒවා ඉතා අඩු පිරිවැයක් හෝ නොමිලේ පවා විය හැකිය. සංඥා තේරීමේ තර්කනය ක්‍රියාත්මක කිරීමට අවශ්‍ය FPGA සම්පත් ප්‍රමාණය ඉතා කුඩා වන අතර, ලුහුබැඳීමේ කාර්යය බාහිර තාර්කික විශ්ලේෂකය භාවිතයෙන් සිදු කරන බැවින්, බ්ලොක් මතකයන් අවශ්‍ය නොවේ. තේරීමේ තර්කනය මිල අඩු බැවින්, පුළුල් ප්‍රේරකයක් සහිත නාලිකා විශාල සංඛ්‍යාවක් ද සහාය විය හැකිය. තාර්කික විශ්ලේෂකයට කාලකරණ මාදිලියක සහ රාජ්‍ය මාදිලියක යන දෙකෙහිම ක්‍රියා කළ හැකි අතර එය සමහර කාලකරණ ගැටළු හුදකලා කිරීමට උපකාරී වේ.
දිසදාවtagමෙම ප්‍රවේශයේ අවාසි අතරට තාර්කික විශ්ලේෂකයක් දැනටමත් ව්‍යාපෘතියට වෙන් කර නොමැති නම්, එය මිලදී ගැනීමේ අවශ්‍යතාවය ඇතුළත් විය හැකිය.tagබොහෝ අවස්ථාවන්හිදී මෙම ප්‍රවේශය අධෛර්යමත් කිරීමට e ප්‍රමාණවත් විය හැකිය. කෙසේ වෙතත්, පරිගණකයක් හෝ ටැබ්ලටයක් ප්‍රදර්ශනය සඳහා භාවිතා කරන සමහර අඩු වියදම් තාර්කික විශ්ලේෂක විකල්ප ලබා ගත හැකි වෙමින් පවතින බව සලකන්න, එමඟින් සරල නිදොස් කිරීමේ අවශ්‍යතා සඳහා මෙම විකල්පය වඩාත් ලාභදායී වේ.
පරිභෝජනය කරන ලද FPGA පින් ගණන තවත් අවාසියක් විය හැකිය.tage සහ පුළුල් බස් රථ නිරීක්ෂණය කිරීමට අවශ්‍ය නම්, පුවරු පිරිසැලසුම සඳහා සැලකිය යුතු සැලසුම් කිරීමක් සහ නිදොස් කිරීමේ සම්බන්ධක එකතු කිරීම අවශ්‍ය වේ. මෙම අවශ්‍යතාවය සැලසුම් අවධියේ මුල් අවධියේදී සහ තවත් අනවශ්‍ය සංකීර්ණතාවයක් පුරෝකථනය කිරීම බොහෝ විට දුෂ්කර ය. එම්බෙඩඩ් තාර්කික විශ්ලේෂක ප්‍රවේශයට සමානව, බාහිර පරීක්ෂණ උපාය මාර්ගයට සෑම නව අත්හදා බැලීමක්ම අවශ්‍ය වූ විට, නිර්මාණයක් නැවත සම්පාදනය කිරීම සහ නැවත ක්‍රමලේඛනය කිරීම අවශ්‍ය වේ.
පොදු අවාසියtagමෙම ශිල්පීය ක්‍රම දෙකෙන් එකක් - චිපයේ සම්පත් භාවිතය (එය නිර්මාණයේ කාල ක්‍රියාකාරිත්වයට බලපෑම් කළ හැකි අතර අමතර නිදොස් කිරීමේ අවශ්‍යතා නිර්මාණය කළ හැකිය), සැලසුම නැවත සම්පාදනය කර නැවත වැඩසටහන්ගත කිරීමේ අවශ්‍යතාවය (නිදොස් කිරීමේ කාලසටහනට පැය හෝ දින පවා එකතු කළ හැකිය), පරීක්ෂණ අවස්ථා හඳුනා ගැනීම සඳහා අවශ්‍ය වන පෙර සැලසුම් කිරීම සහ අතිරේක චිප I/O සම්පත් භාවිතය මෙම අඩුපාඩු නොමැතිව ප්‍රවේශයක් සඳහා අවශ්‍යතාවයක් ඇති කළේය. එක් ප්‍රතිචාරයක් වූයේ සමහර උපාංගවල FPGA රෙදි වලට කැපවූ නිදොස් කිරීමේ තර්කනය එකතු කිරීමයි. දෘඩාංග පරීක්ෂණ භාවිතයෙන් පරිපථය තුළ නිදොස් කිරීම එහි ප්‍රතිඵලය විය.
පරිපථය තුළ FPGA නිදොස්කරණය - දෘඩාංග පරීක්ෂණ
දෘඪාංග පරීක්ෂණ භාවිතය FPGA සඳහා පරිපථය තුළ නිදොස් කිරීමේ ශිල්පීය ක්‍රම නාටකාකාර ලෙස සරල කරයි. SmartFusion2®SoC FPGA සහ IGLOO®2 FPGA උපාංගවල සජීවී පරීක්ෂණ විශේෂාංගයක් ලෙස ක්‍රියාත්මක කරන ලද මෙම තාක්ෂණය, ඕනෑම තාර්කික මූලද්‍රව්‍ය ලියාපදිංචි බිට් එකක ප්‍රතිදානය නිරීක්ෂණය කිරීම සඳහා FPGA රෙදි වලට කැපවූ පරීක්ෂණ රේඛා එක් කරයි. රූපය 4 හි බ්ලොක් රූප සටහනේ පෙන්වා ඇති පරිදි, දෘඪාංග පරීක්ෂණ A සහ B පරීක්ෂණ නාලිකා දෙකකින් ලබා ගත හැකිය.
තෝරාගත් රෙජිස්ටර් ප්‍රතිදාන (පරීක්ෂණ ලක්ෂ්‍ය), රූපයේ පහළින් ලබා ගත් එක මෙන්, පරීක්ෂණ නාලිකා දෙකට ඉහළින් යොමු කරනු ලබන අතර, තෝරා ගන්නේ නම් A හෝ B නාලිකාවට යෙදිය හැකිය. මෙම තත්‍ය කාලීන නාලිකා සංඥා පසුව උපාංගයේ කැපවූ පරීක්ෂණ A සහ පරීක්ෂණ B පින් වෙත යැවිය හැකිය. පරීක්ෂණ A සහ පරීක්ෂණ B සංඥා අභ්‍යන්තරව ඇතුළත් කළ තර්ක විශ්ලේෂකයකට යොමු කළ හැකිය.
පරීක්ෂණ අල්ෙපෙනතිවල කාල ලක්ෂණ නිතිපතා වන අතර එක් පරීක්ෂණ ලක්ෂ්‍යයකින් තවත් පරීක්ෂණ ලක්ෂ්‍යයකට නොසැලකිය හැකි අපගමනයක් ඇති බව සලකන්න, එමඟින් තත්‍ය කාලීන සංඥාවල කාල ලක්ෂණ සංසන්දනය කිරීම බෙහෙවින් පහසු වේ. 100MHz දක්වා දත්ත ග්‍රහණය කර ගත හැකි අතර එමඟින් බොහෝ ඉලක්ක සැලසුම් සඳහා එය සුදුසු වේ.
සමහර විට වඩාත්ම වැදගත් දෙය නම්, පරීක්ෂණ ලක්ෂ්‍ය ස්ථාන, ඒවා ක්‍රියාත්මක කරන ලද සැලසුමේ කොටසක් ලෙස තෝරා නොගන්නා බැවින් (ඒවා නිර්මාණය FPGA මත ක්‍රියාත්මක වන අතරතුර කැපවූ දෘඩාංග හරහා තෝරා ගනු ලැබේ), තේරීම් දත්ත උපාංගයට යැවීමෙන් ඉක්මනින් වෙනස් කළ හැකිය. සැලසුම් නැවත සම්පාදනය කිරීම සහ නැවත ක්‍රමලේඛනය කිරීම අවශ්‍ය නොවේ.
සජීවී පරීක්ෂණ හැකියාව භාවිතා කිරීම තවත් සරල කිරීම සඳහා, අදාළ නිදොස් කිරීමේ මෘදුකාංග මෙවලමට ස්වයංක්‍රීයව ජනනය කරන ලද නිදොස්කරණයක් හරහා සියලුම පරීක්ෂණ සංඥා ස්ථාන වෙත ප්‍රවේශය ඇත. file. රූපය 5 හි දැක්වෙන පරිදි, සංඥා නාමය සංඥා ලැයිස්තුවෙන් තෝරාගෙන අපේක්ෂිත නාලිකාවට යෙදිය හැකිය. සැලසුම ක්‍රියාත්මක වන අතරතුර පවා මෙය කළ හැකි අතර එමඟින් සැලසුම තුළ පරීක්ෂණ ක්‍රියාකාරකම් සුමටව හා ඉතා කාර්යක්ෂම වේ.
බොහෝ අවස්ථාවන්හිදී, Live Probe වැනි දෘඩාංග පරීක්ෂණ හැකියාව, කලින් විස්තර කරන ලද එම්බෙඩඩ් තාර්කික විශ්ලේෂකය සහ බාහිර පරීක්ෂණ ශිල්පීය ක්‍රම සමඟ ඒකාබද්ධව භාවිතා කළ හැකිය.
රූපය 6 හි පෙන්වා ඇති පරිදි, සජීවී පරීක්ෂණ මඟින් 'එක්ව පියාසර කරන' සංඥා තෝරා ගැනීමේ හැකියාව මඟින් නිර්මාණය නැවත සම්පාදනය කිරීමකින් තොරව නිරීක්ෂණය යටතේ ඇති සංඥා ඉක්මනින් සහ පහසුවෙන් වෙනස් කිරීමට හැකි වේ. බාහිර තාර්කික විශ්ලේෂකයක් හෝ විෂය පථයක් මඟින් කැපවූ පරීක්ෂණ ප්‍රතිදාන අල්ෙපෙනති මත රූපයේ ඉහළ දකුණු කොටසේ දක්වා ඇති පරිදි, පරීක්ෂණ කරන ලද සංඥා පහසුවෙන් නිරීක්ෂණය කළ හැකිය. විකල්පයක් ලෙස (හෝ සමහර විට ඊට අමතරව) අභ්‍යන්තර තර්ක විශ්ලේෂකය (රූපයේ දැක්වෙන ILA හඳුනාගැනීමේ කොටස) පරීක්ෂණ අල්ෙපෙනති නිරීක්ෂණය කිරීමට භාවිතා කළ හැකිය. පරීක්ෂණ සංඥා ILA මගින් ග්‍රහණය කර තරංග ආකෘති කවුළුවේ නිරීක්ෂණය කළ හැකිය. ඉලක්ක නිර්මාණය නැවත සම්පාදනය කිරීමේ අවශ්‍යතාවයකින් තොරව පරීක්ෂණ ස්ථාන වෙනස් කළ හැකිය.
ප්‍රේරණ ක්‍රියාකාරිත්වය වැඩි දියුණු කිරීම සඳහා ප්‍රේරණ සහ ලුහුබැඳීම් සඳහා අමතර හැකියාවන් භාවිතා කළ හැකි බව සලකන්න, එමඟින් සංකීර්ණ නිර්මාණ ගැටළු පවා පහසුවෙන් හඳුනාගත හැකිය.
SmartFusion2 SoC FPGA සහ IGLOO2 FPGA උපාංගවල අමතර දෘඩාංග නිදොස් කිරීමේ හැකියාවන් ද ඇත. Active Probe ලෙස හඳුන්වන මෙම හැකියාවන්ගෙන් එකක්, ඕනෑම තාර්කික මූලද්‍රව්‍ය ලියාපදිංචි බිට් එකක් ගතිකව සහ අසමමුහුර්තව කියවීමට හෝ ලිවීමට හැකිය. සාමාන්‍ය ක්‍රියාකාරිත්වය දිගටම කරගෙන යා හැකි වන පරිදි තනි ඔරලෝසු චක්‍රයක් සඳහා ලිඛිත අගයක් පවතින අතර, එය ඉතා වටිනා නිදොස් කිරීමේ මෙවලමක් බවට පත් කරයි. අභ්‍යන්තර සංඥාවක් ඉක්මනින් නිරීක්ෂණය කිරීමට අවශ්‍ය නම් (සමහර විට එය ක්‍රියාකාරීද නැතහොත් නැවත සැකසීමේ සංඥාවක් වැනි අපේක්ෂිත තත්වයේ තිබේදැයි පරීක්ෂා කිරීමට) හෝ පරීක්ෂණ ලක්ෂ්‍යයකට ලිවීමෙන් තාර්කික ශ්‍රිතයක් ඉක්මනින් පරීක්ෂා කිරීමට අවශ්‍ය නම් Active Probe විශේෂ උනන්දුවක් දක්වයි.
(සමහර විට පාලන ප්‍රවාහ ගැටළුවක් හුදකලා කිරීම සඳහා ආදාන අගයක් ඉක්මනින් සැකසීමෙන් රාජ්‍ය යන්ත්‍ර සංක්‍රාන්තියක් ආරම්භ කිරීමට).
Microsemi විසින් සපයන තවත් නිදොස් කිරීමේ හැකියාවක් වන්නේ මතක නිදොස්කරණයයි. මෙම විශේෂාංගය මඟින් නිර්මාණකරුට තෝරාගත් FPGA රෙදි SRAM බ්ලොක් එකක් ගතිකව සහ අසමමුහුර්තව කියවීමට හෝ ලිවීමට ඉඩ සලසයි. නිදොස් කිරීමේ මෙවලමෙහි තිර රුවෙහි (රූපය 7) නිදර්ශනය කර ඇති පරිදි, මතක බ්ලොක්ස් ටැබය තෝරාගත් විට, පරිශීලකයාට කියවීමට අවශ්‍ය මතකය තෝරා ගැනීමට, මතකයේ ස්නැප්ෂොට් ග්‍රහණයක් ක්‍රියාත්මක කිරීමට, මතක අගයන් වෙනස් කිරීමට සහ පසුව උපාංගයට අගයන් නැවත ලිවීමට හැකිය. පරිගණක නැඹුරු සීරීම් පෑඩ් සඳහා සන්නිවේදන වරායන්හි භාවිතා කරන දත්ත බෆර පරීක්ෂා කිරීමට හෝ සැකසීමට හෝ එම්බෙඩඩ් CPU මඟින් ක්‍රියාත්මක කරන ලද කේතය සඳහා පවා මෙය විශේෂයෙන් ප්‍රයෝජනවත් විය හැකිය. මතකයන් ඉක්මනින් නිරීක්ෂණය කර පාලනය කළ හැකි විට සංකීර්ණ දත්ත මත යැපෙන දෝෂ නිදොස් කිරීම සැලකිය යුතු ලෙස වේගවත් හා පහසු වේ.
නිර්මාණයක් දෝෂහරණය කළ පසු, සංවේදී තොරතුරු ආරක්ෂා කිරීම සඳහා දෘඩාංග දෝෂහරණය කිරීමේ හැකියාවන් අක්‍රිය කිරීම යෝග්‍ය විය හැකිය. ප්‍රහාරකයෙකුට තීරණාත්මක තොරතුරු කියවීමට හෝ පද්ධතියේ සංවේදී කොටස් වෙත පහසුවෙන් ප්‍රවේශ වීමට ඉඩ සලසන පද්ධති සැකසුම් වෙනස් කිරීමට මෙම පහසුකම්ම භාවිතා කළ හැකිය. දෝෂහරණය අවසන් වූ පසු නිර්මාණකරුට උපාංගය සුරක්ෂිත කිරීමට ඉඩ සලසන විශේෂාංග Microsemi විසින් එකතු කර ඇත. උදා.ampඑවිට, සජීවී පරීක්ෂණ සහ ක්‍රියාකාරී පරීක්ෂණ වෙත ප්‍රවේශය ප්‍රහාරයක් සඳහා විය හැකි මාධ්‍යයක් ලෙස ශ්‍රිතය සම්පූර්ණයෙන්ම අක්‍රිය කිරීමට අගුළු දැමිය හැකිය (එය පරීක්ෂණ දත්ත වක්‍රව නිරීක්ෂණය කිරීමට උත්සාහ කිරීමට භාවිතා කළ හැකි සැපයුම් ධාරාවේ ඕනෑම රටාවක් නිර්මාණය කිරීමේ හැකියාව පවා ඉවත් කරයි). විකල්පයක් ලෙස, නිර්මාණයේ තෝරාගත් කොටස් වෙත ප්‍රවේශය අගුළු දැමිය හැක්කේ එම කොටස් වෙත පමණක් ප්‍රවේශ වීම වැළැක්වීම සඳහා ය. නිර්මාණයේ කොටසක් පමණක් ආරක්ෂිත විය යුතු නම් මෙය පහසු විය හැකි අතර එමඟින් නිර්මාණයේ ඉතිරි කොටස ක්ෂේත්‍ර පරීක්ෂණ හෝ දෝෂ විශ්ලේෂණය සඳහා තවමත් ප්‍රවේශ විය හැකිය.
පරිපථය තුළ දෝෂහරණය කිරීමේ සංසන්දනාත්මක සටහන
දැන් සවිස්තරාත්මක විස්තරයක්view ප්‍රධාන පරිපථ දෘඩාංග නිදොස් කිරීමේ ශිල්පීය ක්‍රම තුනෙන් විස්තර කර ඇති පරිදි, රූප සටහන 8 හි දැක්වෙන පරිදි, විවිධ වාසි විස්තර කරන සාරාංශ සටහනක් නිර්මාණය කර ඇත.tagඑස් සහ නොසලකා හැරීමtagඑක් එක් ක්‍රමයේ es. සමහර ශිල්පීය ක්‍රම ඒකාබද්ධව භාවිතා කළ හැකි බව මතක තබා ගැනීම (සජීවී පරීක්ෂණය සහ අභ්‍යන්තර තාර්කික විශ්ලේෂකය (ILA), උදාහරණයක් ලෙස සාරාංශ හඳුනාගැනීම වැනි,ample), අපට එක් එක් තාක්ෂණයේ ප්‍රධාන ශක්තීන් සහ දුර්වලතා දැකිය හැකිය. පරිපථයේ දෘඩාංග නිදොස් කිරීමේ හැකියාවන් එකතුව (සජීවී පරීක්ෂණය, ක්‍රියාකාරී පරීක්ෂණය සහ මතක නිදොස්කරණය - සාමූහිකව SmartDebug ලෙස හැඳින්වේ), ලබා ගත හැකි මුළු පරීක්ෂණ ගණන (රතු කවයක්) සම්බන්ධයෙන් අනෙකුත් ශිල්පීය ක්‍රම හා සසඳන විට දුර්වලම වන අතර ග්‍රහණ වේගය සලකා බලන විට හොඳම (කහ කවය) ට වඩා දුර්වල වේ (බාහිර පරීක්ෂණ උපකරණ වේගවත් විය හැක).
Synopsys Identify වැනි ILA-පාදක ශිල්පීය ක්‍රම අනෙකුත් ශිල්පීය ක්‍රම හා සසඳන විට සහ FPGA සම්පත් අවශ්‍යතා සලකා බලන විට දුර්වලම වේ. බාහිර පරීක්ෂණ උපකරණ මත පදනම් වූ ශිල්පීය ක්‍රම පිරිවැය, සැලසුම් කාල බලපෑම සහ පරීක්ෂණ චලන උඩිස් (සැලසුම නැවත සම්පාදනය කිරීමේ අවශ්‍යතාවය නිසා) යන කරුණු ගණනාවකට වඩා දුර්වලම වේ. සමහර විට ප්‍රශස්ත විසඳුම SmartDebug සහ අනෙකුත් ශිල්පීය ක්‍රමවලින් එකක එකතුවක් විය හැකිය, එවිට SmartDebug හි නාලිකා ගණනේ දුර්වලතාවය අවම කළ හැකි අතර පරීක්ෂණ ලක්ෂ්‍ය චලන අවාසිය.tagඅනෙකුත් ශිල්පීය ක්‍රමවල බලපෑමද අඩු විය.
සංඥා වර්ගීකරණයන්
වඩාත් සුලභ සංඥා වර්ග කිහිපයක් අතර ප්‍රයෝජනවත් වෙනසක් කළ හැකි අතර එය දෝශ නිරාකරණ ප්‍රවේශයක් සැලසුම් කිරීමේදී උපකාරී වේ.ampඑනම්, පද්ධති ආරම්භයේදී හැර වෙනත් ආකාරයකින් වෙනස් නොවන සංඥා, පද්ධති යළි පිහිටුවීම, අවහිර යළි පිහිටුවීම හෝ ආරම්භක රෙජිස්ටර් වැනි, ස්ථිතික සංඥා ලෙස වර්ගීකරණය කළ හැකිය. මෙම ආකාරයේ සංඥා වඩාත් කාර්යක්ෂමව ප්‍රවේශ වන්නේ දිගු නැවත සම්පාදනය කිරීමේ චක්‍රයක් අවශ්‍ය නොවී, සංඥාව පහසුවෙන් නිරීක්ෂණය කිරීමට මෙන්ම පාලනය කිරීමට හැකි පහසුකමක් හරහාය. Active Probe යනු ස්ථිතික සංඥා නිදොස් කිරීම සඳහා විශිෂ්ට පහසුකමකි. ඒ හා සමානව, නිතර නිතර වෙනස් වන නමුත් බොහෝ විට තවමත් ස්ථිතික වන සංඥා, ව්‍යාජ-ස්ථිතික ලෙස වර්ගීකරණය කළ හැකි අතර Active Probe භාවිතයෙන් වඩාත් ඵලදායී ලෙස නිදොස්කරණය කරනු ලැබේ. ඔරලෝසු සංඥා මෙන් නිතර වෙනස් වන සංඥා, ගතික ලෙස වර්ගීකරණය කළ හැකි අතර Active Probe හරහා පහසුවෙන් ප්‍රවේශ විය නොහැක. මෙම සංඥා නිරීක්ෂණය කිරීම සඳහා Live Probe වඩා හොඳ තේරීමකි.
සරල නිදොස් කිරීමේ භාවිත අවස්ථාව
දැන් අපට විවිධ පරිපථ-තුළ නිදොස් කිරීමේ විකල්ප පිළිබඳ වඩා හොඳ අවබෝධයක් ඇති බැවින්, අපි සරල නිර්මාණයක් දෙස බලමු, උදාහරණයක් ලෙසampමෙම ශිල්පීය ක්‍රම ක්‍රියාත්මක වන ආකාරය බැලීමට. රූපය 9, SmartFusion2 SoC FPGA උපාංගයක සරල FPGA නිර්මාණයක් පෙන්වයි. ක්ෂුද්‍ර පාලක උප පද්ධතිය (MSS) CoreSF2Reset Soft IP බ්ලොක් එක මඟින් නැවත සකසනු ලැබේ. මෙම බ්ලොක් එකට යෙදවුම් වන්නේ Power On Reset, User Fabric Reset සහ External Reset ය. ප්‍රතිදාන වන්නේ User Fabric වෙත යළි පිහිටුවීම, MSS යළි පිහිටුවීම සහ M3 යළි පිහිටුවීමයි. දෝෂ රෝග ලක්ෂණ වන්නේ උපාංගය POR තත්ත්වයෙන් සාර්ථකව පිටව ගියද I/Os මත කිසිදු ක්‍රියාකාරකමක් නොමැති වීමයි. මෙම දෝෂය නිදොස් කිරීම සඳහා විවිධ විකල්ප තුන රූපයේ ද දක්වා ඇත: නිල් කොටුව (ETE ලේබල් කර ඇත) බාහිර පරීක්ෂණ උපකරණ ක්‍රමය සඳහා වේ; කොළ පැහැති කොටුව (ILA ලේබල් කර ඇත) අභ්‍යන්තර තාර්කික විශ්ලේෂක ක්‍රමය සඳහා වේ; සහ තැඹිලි පැහැති කොටුව (AP ලේබල් කර ඇත) Active Probe ක්‍රමය සඳහා වේ. දෝෂයේ විභව මූල හේතු CoreSF2Reset Soft IP බ්ලොක් එකට අනිසි ලෙස තහවුරු කරන ලද යළි පිහිටුවීමේ යෙදවුම් බව අපි උපකල්පනය කරමු.
කලින් විස්තර කළ පරිපථ-තුළ ක්‍රම තුනක් සඳහා දෝශ නිරාකරණ ක්‍රියාවලිය දැන් බලමු.
බාහිර පරීක්ෂණ උපකරණ
මෙම ක්‍රමය භාවිතා කරමින්, පරීක්ෂණ උපකරණ ලබා ගත හැකි බවත් ඉහළ ප්‍රමුඛතා ව්‍යාපෘතියක් මගින් භාවිතා නොකරන බවත් උපකල්පනය කෙරේ. ඊට අමතරව, සමහර FPGA I/Os ලබා ගත හැකි වන පරිදි සහ පරීක්ෂණ උපකරණවලට පහසුවෙන් සම්බන්ධ කළ හැකි වන පරිදි කලින් සැලසුම් කර තිබීම වැදගත් වේ. PCB හි ශීර්ෂයක් තිබීම.ample, ඉතා ප්‍රයෝජනවත් වනු ඇති අතර 'සැකකරුවෙකු විය හැකි' අයෙකු හෝ පරීක්ෂා කිරීමේදී අල්ෙපෙනති කෙටි වීම හඳුනා ගැනීමට සහ සම්බන්ධ කිරීමට ගතවන කාලය අවම කරනු ඇත. අපට විමර්ශනය කිරීමට අවශ්‍ය සංඥා තෝරා ගැනීම සඳහා සැලසුම නැවත සම්පාදනය කිරීමට අවශ්‍ය වනු ඇත. බලාපොරොත්තු වන පරිදි, අපි 'ලූනු ආපසු ලෙලි නොදැමෙනු' ඇති අතර වැඩිදුර විමර්ශනය සඳහා අමතර සංඥා තෝරා ගැනීමට අවශ්‍ය වනු ඇත, මන්ද බොහෝ විට අපගේ මූලික විමර්ශනයේ ප්‍රතිඵලයක් ලෙස තවත් ප්‍රශ්න ඇති වේ. ඕනෑම අවස්ථාවක, නැවත සම්පාදනය කිරීමේ සහ නැවත ක්‍රමලේඛන ක්‍රියාවලියට සැලකිය යුතු කාලයක් ගත විය හැකි අතර, එය කාලානුරූපී උල්ලංඝනයන් ඇති කළහොත් නැවත සැලසුම් කිරීමක් අවශ්‍ය වේ (කාලානුරූපී වසා දැමීමේ ගැටළු විසඳීමට උත්සාහ කිරීම කෙතරම් කලකිරීමට කරුණක් දැයි අපි සැම දෙනාම හුරුපුරුදුය, විශේෂයෙන්, ඔබ සැලසුම් දෝෂයක් සොයා ගැනීමට සැලසුම් වෙනස්කම් සිදු කරන විට - සම්පූර්ණ ක්‍රියාවලිය මිනිත්තු සිට පැය දක්වා ගත විය හැකිය)! සැලසුමට නොමිලේ පරිශීලක I/Os නොමැති නම්, මෙම ක්‍රමය ක්‍රියාත්මක කළ නොහැකි බව මතක තබා ගැනීම ද වැදගත් වේ. එපමණක් නොව, මෙම ක්‍රමය ව්‍යුහාත්මකව නිර්මාණයට ආක්‍රමණශීලී වන අතර කාලානුරූපී දෝෂ පුනරාවර්තන අතර අතුරුදහන් වීමට හෝ නැවත දිස්විය හැකිය.
අභ්‍යන්තර තාර්කික විශ්ලේෂකය
මෙම ක්‍රමය භාවිතා කරමින්, රෙදි සම්පත් භාවිතයෙන් ILA නිර්මාණයට ඇතුළත් කළ යුතු අතර, පසුව නැවත සම්පාදනය කළ යුතුය. ILA දැනටමත් ක්ෂණිකව සකසා ඇත්නම්, අපට විමර්ශනය කිරීමට අවශ්‍ය සංඥා උපකරණ කර නොතිබිය හැකි බව සලකන්න, එයට නැවත සම්පාදනයක් ද අවශ්‍ය වනු ඇත. මෙම ක්‍රියාවලිය මුල් සැලසුම වෙනස් කිරීමට සහ කාල සීමාවන් උල්ලංඝනය කිරීමට අවදානමක් ඇත. කාල නියමය සපුරා ඇත්නම්, සැලසුම නැවත ක්‍රමලේඛනය කර නැවත ආරම්භ කළ යුතුය. නැවත සම්පාදනය කිරීමේ කාලය දිගු වන අතර බහු ප්‍රවේශයන් අවශ්‍ය නම් මෙම සම්පූර්ණ ක්‍රියාවලිය මිනිත්තු කිහිපයක් හෝ පැය කිහිපයක් ගත විය හැකිය. මෙම ප්‍රවේශය ව්‍යුහාත්මකව ආක්‍රමණශීලී වන අතර ඉහත ක්‍රමය භාවිතා කරන විට විස්තර කර ඇති ගැටළු වලට සමාන ගැටළු ඇති විය හැක.
සක්‍රීය පරීක්ෂණය
මෙම ක්‍රමය භාවිතා කරමින්, Active Probe විවිධ යළි පිහිටුවීමේ සංඥා වල මූලාශ්‍රය වෙත යොමු කළ හැකි අතර, ඒ සියල්ල ලියාපදිංචි ප්‍රතිදාන මගින් ලබා ගනී (ඕනෑම හොඳ ඩිජිටල් නිර්මාණ භාවිතයක බහුලව දක්නට ලැබෙන පරිදි). පහත රූප සටහන 10 හි පෙන්වා ඇති Active Probe මෙනුවකින් සංඥා එකින් එක තෝරා ගනු ලැබේ. තෝරාගත් සංඥා අගයන් කියවිය හැකි අතර Active Probe දත්ත කවුළුවේ ප්‍රදර්ශනය කෙරේ. ඕනෑම වැරදි ප්‍රකාශයක් පහසුවෙන් හඳුනාගත හැකිය. උපාංගය නැවත සම්පාදනය කර නැවත වැඩසටහන්ගත කිරීමේ අවශ්‍යතාවයකින් තොරව මෙම පරීක්ෂණය වහාම සිදු කළ හැකි අතර ව්‍යුහාත්මකව හෝ ක්‍රියා පටිපාටිමය වශයෙන් ආක්‍රමණශීලී නොවේ. සම්පූර්ණ ක්‍රියාවලිය තත්පර කිහිපයක් පමණක් ගතවේ. මෙම ක්‍රමයට අනෙක් ක්‍රම දෙක ඉඩ නොදෙන පාලන හැකියාව (අගය අසමමුහුර්තව වෙනස් කිරීම) ද නිර්මාණය කළ හැකිය. මෙම විශේෂිත උදාහරණයේදීample, ලේඛනයක් මගින් ලබා ගන්නා යළි පිහිටුවීමේ සංඥාව පහසුවෙන් පරීක්ෂා කර ක්‍රියාකාරී තත්වයේ පවතින බව සොයා ගත හැක.
ඉතිරි සංඥා ජනනය කරන ලේඛනය අසමමුහුර්තව හැසිරවීමෙන් යළි පිහිටුවීමේ සංඥාව ක්ෂණිකව ටොගල් කිරීම සාක්ෂාත් කරගත හැකිය.
වඩාත් සංකීර්ණ නිදොස්කරණ භාවිත අවස්ථාව
ඉහත සැලසුම ඉතා සරල වූ අතර විස්තර කර ඇති නිර්මාණ ශිල්පීය ක්‍රම භාවිතා කිරීම පිළිබඳ හැඳින්වීමක් ලෙස ප්‍රයෝජනවත් වේ, නමුත් වඩාත් සංකීර්ණ උදාහරණයකි.ample ඊටත් වඩා නිදර්ශනාත්මක විය හැකිය. බොහෝ විට උනන්දුවක් දක්වන සංඥාව අපගේ සරල හිටපු කාලයේ මෙන් ස්ථිතික සංඥාවක් නොවේ.ample නමුත් ගතික වේ. පොදු ගතික සංඥාවක් යනු අතරමැදි ඔරලෝසුවකි, සමහර විට අනුක්‍රමික අතුරුමුහුණතක් සඳහා අතට අත දීමේ වේලාව සඳහා භාවිතා කළ හැකිය. රූපය 11 පරිශීලක මෘදු IP හරය සමඟ එවැනි සැලසුමක් පෙන්වයි, මෙම අවස්ථාවේදී, පද්ධති APB බස් රථයට සම්බන්ධ අභිරුචි අනුක්‍රමික අතුරුමුහුණතක්. දෝෂ රෝග ලක්ෂණ වන්නේ පරිශීලක අභිරුචි අනුක්‍රමික අතුරුමුහුණතෙහි කිසිදු ක්‍රියාකාරකමක් නොමැති වීම සහ APB බස් මාස්ටර් අනුක්‍රමික අතුරුමුහුණතට ප්‍රවේශ වීම සඳහා ගනුදෙනුවක් නිකුත් කරන විට එය වැරදි අතට අත දීමක් පෙන්නුම් කරන ව්‍යතිරේක තත්ත්වයකට යාමයි. මෙම කොන්දේසි වැරදි යළි පිහිටුවීමේ සංඥාවක් වැනි ස්ථිතික හේතුවක් බැහැර කරන බව පෙනේ, මන්ද ගනුදෙනු තත්ව යන්ත්‍රය අපේක්ෂිත අනුපාතයෙන් ක්‍රියාත්මක නොවන බව පෙනෙන අතර එමඟින් ව්‍යතිරේකය ඇති කරයි. මූල හේතුව පරිශීලක IP හරය තුළ ඇති ඔරලෝසු සංඛ්‍යාත උත්පාදක යන්ත්‍රය යැයි සැලකේ.
එය නිවැරදි සංඛ්‍යාතයෙන් ක්‍රියාත්මක නොවන්නේ නම්, විස්තර කර ඇති දෝෂ ඇති විය හැක.
මෙම තත්වය තුළ Active Probe ප්‍රවේශය Live Probe සමඟ ප්‍රතිස්ථාපනය කිරීම වඩා හොඳ උපාය මාර්ගයක් විය හැකිය. මෙය ඉහත රූපයේ තැඹිලි පැහැති LP කොටුව මගින් J භාවිතා කර නිරූපණය කර ඇත.TAG පරීක්ෂණ මූලාශ්‍ර තේරීම සඳහා සංඥාව.
බාහිර පරීක්ෂණ උපකරණ
මෙම අවස්ථාව සඳහා, ක්‍රමවේදය කලින් විස්තර කළ සරල උදාහරණයට බෙහෙවින් සමාන ය.ample. පරිශීලක ඔරලෝසු සංඥාව පරීක්ෂණ ස්ථානයට ගෙන එනු ලැබේ (බලාපොරොත්තු වන පරිදි ශීර්ෂයක් මත) සහ කාලය ගතවන නැවත සම්පාදනයක් අවශ්‍ය වේ. එය යොමු සංඥාවක් ගෙන ඒම ද ප්‍රයෝජනවත් විය හැකිය, සමහර විට සංසන්දනාත්මක සංඥාවක් ලෙස පරිශීලක IP ඔරලෝසු කිරීමට භාවිතා කරන පද්ධති ඔරලෝසුවක්. සමස්ත ක්‍රියාවලියටම සැලකිය යුතු කාලයක් ගතවන පරිදි නැවත සම්පාදනය කර නැවත වැඩසටහන්ගත කිරීමේ අවශ්‍යතාවයට අප නැවතත් යටත් වනු ඇත.
අභ්‍යන්තර තාර්කික විශ්ලේෂකය
මෙම අවස්ථාව සරල උදාහරණයට බෙහෙවින් සමාන ය.ample. ILA ඇතුළු කළ යුතුය, නැතහොත් අපේක්ෂිත සංඥාව නිර්වචනය කළ යුතු අතර, නැවත සම්පාදනය කර නැවත ක්‍රමලේඛන චක්‍රයක් ක්‍රියාත්මක කළ යුතුය. කලින් විස්තර කර ඇති සියලුම ගැටළු තවමත් සැලකිය යුතු නිදොස් කිරීමේ චක්‍ර කාලයකට හේතු වේ. කෙසේ වෙතත්, අතිරේක සංකීර්ණතාවයක් ඇත. ILA ධාවනය කරන ඔරලෝසුව සමමුහුර්ත විය යුතු අතර, පරිශීලක මෘදු IP හරයෙන් නිරීක්ෂණය කළ යුතු ඔරලෝසුවට සාපේක්ෂව ඉතා වේගවත් විය යුතුය. මෙම ඔරලෝසු අසමමුහුර්ත නම්, හෝ නිවැරදි කාල සම්බන්ධතා නොමැති නම්, දත්ත ග්‍රහණය අනපේක්ෂිත විය හැකි අතර නිදොස් කිරීමේ ක්‍රියාවලිය සඳහා ව්‍යාකූලත්වයක් ඇති කළ හැකි මූලාශ්‍රයක් වනු ඇත.
පරිශීලක Soft IP ඔරලෝසුව චිපයේ ජනනය කර නොමැති නම් (සමහර විට එය අනුක්‍රමික අතුරුමුහුණතෙන් ප්‍රතිසාධනය කර ඇත), නිර්මාණකරුට අමතර සම්පත් භාවිතා කරමින් වේගවත් ILA ඔරලෝසුවක් ජනනය කිරීමට සහ සමහර විට කාල උල්ලංඝනයක් නිර්මාණය කිරීමට ඔරලෝසු මොඩියුලයක් එක් කිරීමට අවශ්‍ය විය හැකි බව සලකන්න.
සජීවී පරීක්ෂණය
මෙම ක්‍රමය භාවිතා කරමින්, Live Probe එක පරිශීලක ඔරලෝසුවේ මූලාශ්‍රය සහ ලේඛනයකින් වෙනත් ඕනෑම ඔරලෝසු මූලාශ්‍රයක් වෙත ඉක්මනින් යොමු කර දෝෂයට හේතුව සොයා ගත හැක. Live Probe එක තෝරාගත් සංඥා ප්‍රතිදාන තත්‍ය කාලීනව පෙන්වන අතර සංඥා අතර ඕනෑම කාල සම්බන්ධතාවයක් තීරණය කිරීම වඩාත් පහසු වේ. සම්පූර්ණ ක්‍රියාවලිය තත්පර කිහිපයක් පමණක් ගතවේ.
අනුක්‍රමික අතුරුමුහුණත් සඳහා අනෙකුත් නිදොස් කිරීමේ විශේෂාංග
SmartFusion2 SoC FPGA සහ IGLOO2 FPGA උපාංගවල පෙර ex හි මෙන් අනුක්‍රමික අතුරුමුහුණත් මත භාවිතා කළ හැකි අමතර නිදොස් කිරීමේ හැකියාවන් රාශියක් ඇති බව පෙන්වා දීම ද වැදගත් වේ.ampදෝෂ ඊටත් වඩා සංකීර්ණ වන le නිර්මාණය. SERDES Debug, උදාහරණයක් ලෙසample, කැපවූ අධිවේගී අනුක්‍රමික අතුරුමුහුණත් සඳහා නිශ්චිත නිදොස් කිරීමේ හැකියාවන් සපයයි. SERDES නිදොස් කිරීමේ විශේෂාංග අතරට වින්‍යාස වෙනස්කම් සිදු කිරීම සඳහා සම්පූර්ණ සැලසුම් ප්‍රවාහය භාවිතා කිරීම වළක්වා ගැනීම සඳහා ලියාපදිංචි මට්ටමේ නැවත වින්‍යාස කිරීම සමඟ බහු SERDES පරීක්ෂණ වින්‍යාසයන් සඳහා PMA පරීක්ෂණ සහාය (PRBS රටා උත්පාදනය සහ ලූප්බැක් පරීක්ෂණ වැනි) සහය සහ වින්‍යාසගත ප්‍රොටෝකෝල, SERDES වින්‍යාස ලේඛන සහ මංතීරු වින්‍යාස ලේඛන පෙන්වන පෙළ වාර්තා ඇතුළත් වේ. මෙම විශේෂාංග SERDES නිදොස් කිරීම බෙහෙවින් පහසු කරන අතර සංකීර්ණ පරිපථ තවදුරටත් නිදොස් කිරීම වේගවත් කිරීම සඳහා Live Probe සහ Active Probe සමඟ ඒකාබද්ධව භාවිතා කළ හැකිය.
කලින් විස්තර කරන ලද මතක දෝෂහරණය කිරීමේ මෙවලම SERDES දෝෂහරණය සමඟ ඒකාබද්ධව පරීක්ෂා කිරීම වේගවත් කිරීමට ද භාවිතා කළ හැකිය. මතක දෝෂහරණය සමඟ මතක බෆර ඉක්මනින් හා පහසුවෙන් පරීක්ෂා කර වෙනස් කළ හැකි බැවින්, ඉක්මනින් 'පරීක්ෂණ පැකට්' නිර්මාණය කිරීමට සහ ලූප්බැක් හෝ අන්තර් පද්ධති සන්නිවේදන ප්‍රතිඵල නිරීක්ෂණය කිරීමට හැකි වේ. නිර්මාණකරුට මෙම හැකියාවන් උපයෝගී කර ගත හැකි අතර එමඟින් අතිරේක FPGA රෙදි පරිභෝජනය කරන සහ චිප් කාලයට බලපෑම් කළ හැකි විශේෂිත 'පරීක්ෂණ පටි' සඳහා අවශ්‍යතාවය අවම කළ හැකිය.
නිගමනය
මෙම පත්‍රිකාව FPGA සහ SoC FPGA සඳහා පරිපථ තුළ නිදොස්කරණය ක්‍රියාත්මක කිරීම සඳහා විවිධ ප්‍රවේශයන් කිහිපයක් විස්තරාත්මකව විස්තර කර ඇත - ඒකාබද්ධ තාර්කික විශ්ලේෂකයක් භාවිතා කිරීම, බාහිර පරීක්ෂණ උපකරණ භාවිතා කිරීම සහ FPGA රෙදි වලට ඒකාබද්ධ කරන ලද කැපවූ පරීක්ෂණ පරිපථ භාවිතා කිරීම. SmartFusion2 SoC FPGA සහ IGLOO2 FPGA උපාංග මත Microsemi විසින් පිරිනමනු ලබන Active Probe සහ Live Probe වැනි විශේෂිත සහ කැපවූ පරීක්ෂණ පරිපථ එකතු කිරීම, නිදොස් කිරීමේ ක්‍රියාවලිය සැලකිය යුතු ලෙස වේගවත් කරන අතර සරල කරන බව පෙන්වා දී ඇත. අභ්‍යන්තර සංඥා තෝරා ගැනීම ඉක්මනින් වෙනස් කිරීමේ හැකියාව (ඉතා කාලයක් ගතවන නැවත සම්පාදනය කිරීමේ සහ නැවත වැඩසටහන් චක්‍රයක් ක්‍රියාත්මක කිරීමේ අවශ්‍යතාවයකින් තොරව) සහ අභ්‍යන්තර සංඥා පරීක්ෂා කිරීමේ හැකියාව (FPGA රෙදි භාවිතා කිරීමේ අවශ්‍යතාවයකින් තොරව සහ කාල උල්ලංඝනයන් හඳුන්වා දීමේ විභවයෙන්) ප්‍රධාන වාසියක් ලෙස පෙන්වා දී ඇත.tagFPGA සැලසුම් නිදොස් කිරීමේදී. ඊට අමතරව, වඩාත් පුළුල් නිදොස් කිරීමේ හැකියාවක් ලබා දීම සඳහා එකට වැඩ කළ හැකි බහු ක්‍රමවේද භාවිතය විස්තර කරන ලදී. අවසාන වශයෙන්, උදාහරණ දෙකක්ampවිස්තර කරන ලද ක්‍රම අතර හුවමාරු කිරීම් නිරූපණය කිරීම සඳහා le debug භාවිත අවස්ථා ලබා දී ඇත.
තවත් ඉගෙන ගැනීමට
- IGLOO2 FPGAs
- SmartFusion2 SoC FPGAs
මයික්‍රොසෙමි කෝපරේෂන් (නාස්ඩැක්: එම්එස්සීසී) සන්නිවේදන, ආරක්ෂක සහ ආරක්ෂාව, අභ්‍යවකාශ සහ කාර්මික වෙළෙඳපොළ සඳහා අර්ධ සන්නායක සහ පද්ධති විසඳුම් පිළිබඳ පුළුල් කළඹක් ඉදිරිපත් කරයි. නිෂ්පාදනවලට ඉහළ කාර්ය සාධනයක් සහ විකිරණ-දැඩි කළ ඇනලොග් මිශ්‍ර-සංඥා ඒකාබද්ධ පරිපථ, FPGAs, SoCs සහ ASICs ඇතුළත් වේ; බලශක්ති කළමනාකරණ නිෂ්පාදන; කාලය සහ සමමුහුර්තකරණ උපාංග සහ නිශ්චිත කාල විසඳුම්, කාලය සඳහා ලෝකයේ සම්මතය සැකසීම; හඬ සැකසුම් උපාංග; RF විසඳුම්; විවික්ත සංරචක; ආරක්ෂක තාක්ෂණයන් සහ පරිමාණය කළ හැකි ප්රති-ටීamper නිෂ්පාදන; ඊතර්නෙට් හරහා බලය ලබා දෙන IC සහ මධ්‍ය පරාසයන්; මෙන්ම අභිරුචි නිර්මාණ හැකියාවන් සහ සේවා. මයික්‍රොසෙමී හි මූලස්ථානය කැලිෆෝනියාවේ ඇලිසෝ වීජෝ හි පිහිටා ඇති අතර ගෝලීය වශයෙන් සේවකයින් 3,400 ක් පමණ සිටී. වැඩි විස්තර සඳහා www.microsemi.com.
© 2014 Microsemi Corporation. සියලු හිමිකම් ඇවිරිණි. මයික්‍රොසෙමි සහ මයික්‍රොසෙමි ලාංඡනය මයික්‍රොසෙමි කෝපරේෂන් හි වෙළඳ ලකුණු වේ. අනෙකුත් සියලුම වෙළඳ ලකුණු සහ සේවා ලකුණු ඔවුන්ගේ අයිතිකරුවන්ගේ දේපළ වේ.
Microsemi ආයතනික මූලස්ථානය
- එකක් Enterprise, Aliso Viejo CA 92656 USA
- ඇතුළත ඇමරිකා එක්සත් ජනපදය: +1 800-713-4113
- පිටත ඇමරිකා එක්සත් ජනපදය: +1 949-380-6100
- විකුණුම්: +1 949-380-6136
- ෆැක්ස්: +1 949-215-4996
- විද්‍යුත් තැපෑල: sales.support@microsemi.com
නිති අසන පැණ
- ප්‍ර: උපාංගයේ උපරිම දත්ත ග්‍රහණ සංඛ්‍යාතය කුමක්ද?
A: උපාංගය 100MHz දක්වා දත්ත ග්‍රහණයට සහය දක්වයි, බොහෝ ඉලක්කගත සැලසුම් සඳහා සුදුසු වේ. - ප්‍රශ්නය: නිදොස්කරණය සඳහා පරීක්ෂණ පරිපථ භාවිතා කරන විට මට සැලසුම නැවත සම්පාදනය කිරීමට අවශ්‍යද?
A: නැත, සැලසුම් නැවත සම්පාදනය කිරීම හෝ නැවත ක්‍රමලේඛනය කිරීම අවශ්‍ය නොකර පරීක්ෂණ ලක්ෂ්‍ය ස්ථාන ඉක්මනින් වෙනස් කළ හැකිය.
ලේඛන / සම්පත්
 |
මයික්‍රොසෙමි පරිපථයේ FPGA නිදොස්කරණය [pdf] උපදෙස් පරිපථය තුළ FPGA නිදොස්කරණය, FPGA නිදොස්කරණය, නිදොස්කරණය |
