intel AN 889 8K DisplayPort Дизајн за конверзија на видео формат Прample

За дизајнот на конверзија на видео формат 8K DisplayPort Прample

Дизајнот за конверзија на видео формат 8K DisplayPort На прampја интегрира IP-а за видео поврзување Intel DisplayPort 1.4 со цевковод за обработка на видео. Дизајнот обезбедува висококвалитетно скалирање, конверзија на простор во боја и конверзија на стапката на слики за видео преноси до 8K со 30 фрејмови во секунда или 4K со 60 фрејмови во секунда.
Дизајнот е високо софтверски и хардверски прилагодлив, овозможувајќи брза конфигурација и редизајн на системот. Дизајнот е насочен кон уредите Intel® Arria® 10 и ја користи најновата 8K подготвена Intel FPGA IP од пакетот за обработка на видео и слика во Intel Quartus® Prime v19.2.

За DisplayPort Intel FPGA IP
За да креирате Intel Arria 10 FPGA дизајни со DisplayPort интерфејси, инстанцирајте ја DisplayPort Intel FPGA IP IP. Сепак, оваа IP IP на DisplayPort го имплементира само кодирањето или декодирањето на протоколот за DisplayPort. Не ги вклучува примопредавателите, PLL или функционалноста за реконфигурација на примопредавателот потребни за имплементација на сериската компонента со голема брзина на интерфејсот. Интел обезбедува посебни компоненти за трансивер, PLL и IP за реконфигурација. Изборот, параметризирањето и поврзувањето на овие компоненти за да се создаде целосно усогласен интерфејс за приемник или предавател на DisplayPort бара специјализирано знаење.
Интел го обезбедува овој дизајн за оние кои не се експерти за примопредаватели. GUI на уредувачот на параметри за IP-а DisplayPort ви овозможува да го изградите дизајнот.
Вие креирате примерок на IP-а на DisplayPort (која може да биде само приемник, само предавател или комбиниран приемник и предавател) или во Платформа Дизајнер или во каталогот на IP. Кога ќе го параметрирате примерот на DisplayPort IP, можете да изберете да генерирате прampдизајн за таа конкретна конфигурација. Комбинираниот дизајн на приемник и предавател е едноставен премин, каде што излезот од ресиверот се внесува директно во предавателот. Дизајнот со фиксен премин создава целосно функционален приемник PHY, предавател PHY и блокови за реконфигурација кои ја имплементираат целата логика на трансиверот и PLL. Можете или директно да ги копирате соодветните делови од дизајнот или да го користите дизајнот како референца. Дизајнот генерира DisplayPort Intel Arria 10 FPGA IP Design Example и потоа додава многу од files генерирани директно во компајлистиката што ја користи проектот Intel Quartus Prime. Тие вклучуваат:

• Files да креира параметриизирани IP инстанци за примопредаватели, PLL и блокови за реконфигурирање.
• Verilog HDL fileда ги поврзете овие IP-адреси во блоковите на приемникот PHY, предавателот PHY и арбитер за реконфигурација на трансиверот
• Ограничување за дизајн на Synopsys (SDC) files да ги поставите релевантните временски ограничувања.

Карактеристики на дизајнот за конверзија на видео формат 8K DisplayPort На прample

• Влез:
  • Поврзувањето DisplayPort 1.4 поддржува резолуции од 720×480 до 3840×2160 при која било брзина на слики до 60 fps и резолуции до 7680×4320 при 30 fps.
  • Поддршка за топла приклучок.
  • Поддршка за RGB и YCbCr (4:4:4, 4:2:2 и 4:2:0) формати на бои на
    внесување.
  • Софтверот автоматски го детектира влезниот формат и соодветно го поставува цевководот за обработка.
• Излез:
  • Поврзувањето DisplayPort 1.4 може да се избере (преку DIP прекинувачи) за резолуција од 1080p, 1080i или 2160p со 60 fps или 2160p со 30 fps.
  • Поддршка за топла приклучок.
  • DIP преклопува за да го постави бараниот формат на излезна боја на RGB, YCbCr 4:4:4, YCbCr 4:2:2 или YCbCr 4:2:0.
• Единечна 10-битна 8K RGB линија за обработка со софтверско конфигурирање на скалирање и конверзија на стапка на рамка:
  • 12-допрете Lanczos намалување на скалери.
  • 16-фазен, 4-допрете Lanczos зголемување на скалеста.
  • Баферот за видео рамки со троен бафер обезбедува конверзија на стапката на слики.
  • Миксерот со алфа-мешање овозможува преклопување на иконата за OSD.

Започнуваме со дизајнот за конверзија на видео формат 8K DisplayPort На прample

Барања за хардвер и софтвер

Дизајнот за конверзија на видео формат 8K DisplayPort На прampбара специфичен хардвер и софтвер.

Хардвер:

• Комплет за развој на Intel Arria 10 GX FPGA, вклучувајќи ја и картичката DDR4 Hilo Daughter
• Ќерка картичка Bitec DisplayPort 1.4 FMC (ревизија 11)
• Извор DisplayPort 1.4 кој произведува видео до 3840x2160p60 или 7680x4320p30
• DisplayPort 1.4 мијалник што прикажува видео до 3840x2160p60
• Кабли DisplayPort 1.4 со сертификат VESA.

Софтвер:

• Windows или Linux OS
• Intel Quartus Prime Design Suite v19.2, кој вклучува:
  • Intel Quartus Prime Pro Edition
  • Дизајнер на платформа
  • Nios® II EDS
  • Intel FPGA IP библиотека (вклучувајќи го пакетот за обработка на видео и слика)

Дизајнот работи само со оваа верзија на Intel Quartus Prime.

Преземање и инсталирање на дизајнот за конверзија на видео формат на Intel 8K DisplayPort на прample

Дизајнот е достапен на Intel Design Store.

1. Преземете го архивираниот проект file udx10_dp.пар.
2. Извлечете го проектот Intel Quartus Prime од архивата:
   • a. Отворете го Intel Quartus Prime Pro Edition.
   • b. Кликнете File ➤ Отворете го проектот.
     Се отвора прозорецот Отворен проект.
   • c. Одете до и изберете го udx10_dp.par file.
   • d. Кликнете Отвори.
   • e. Во прозорецот Open Design Template, поставете ја папката Destination на саканата локација за извлечениот проект. Записите за шаблонот за дизајн file и името на проектот треба да биде точно и не треба да ги менувате.
   • f. Кликнете на ОК.

Дизајн Files за дизајнот на конверзија на видео формат на видео Intel 8K DisplayPort Прample

Табела 1. Дизајн Files

File или Име на папка	Опис
ip	Го содржи примерот на IP files за сите инстанци на Intel FPGA IP во дизајнот: • DisplayPort IP (предавател и приемник) • PLL што генерира часовници на највисокото ниво на дизајнот • Сите IP што го сочинуваат системот Платформа Дизајнер за цевководот за обработка.
господар_слика	Содржи pre_compiled.sof, што е претходно компајлирано програмирање на табла file за дизајнот.
non_acds_ip	Содржи изворен код за дополнителна IP адреса во овој дизајн што Intel Quartus Prime не го вклучува.
SDC	Содржи SDC file што ги опишува дополнителните временски ограничувања што ги бара овој дизајн. SDC fileВклучените автоматски со примероците на IP не се справуваат со овие ограничувања.
софтвер	Содржи изворен код, библиотеки и скрипти за градба за софтверот што работи на вградениот процесор Nios II за да ја контролира функционалноста на дизајнот на високо ниво.
udx10_dp	Папка во која Intel Quartus Prime генерира излез files за системот Platform Designer. Излезот udx10_dp.sopcinfo file ви овозможува да генерирате иницијализација на меморијата file за процесорската софтверска меморија Nios II. Не треба прво да го генерирате целосниот систем Платформа Дизајнер.
non_acds_ip.ipx	Овој IPX file ја декларира целата IP адреса во папката non_acds_ip во Платформа Дизајнер за да се појави во библиотеката на IP.
README.txt	Кратки инструкции за изградба и извршување на дизајнот.
врвот.qpf	Проектот Intel Quartus Prime file за дизајнот.
врвот.qsf	Поставките на проектот Intel Quartus Prime file за дизајнот. Ова file ги наведува сите fileПотребни се за да се изгради дизајнот, заедно со задачите на пиновите и голем број други поставки на проектот.
врвот.v	Verilog HDL од највисоко ниво file за дизајнот.
udx10_dp.qsys	Системот Platform Designer кој го содржи цевководот за обработка на видео, процесорот Nios II и неговите периферни уреди.

Составување на дизајнот за конверзија на видео формат 8K DisplayPort Прample
Интел обезбедува претходно компајлирана табла програмирање file за дизајнот во директориумот master_image (pre_compiled.sof) за да ви овозможи да го извршите дизајнот без да извршите целосна компилација.
ЧЕКОРИ:

1. Во софтверот Intel Quartus Prime, отворете го проектот top.qpf file. Преземената архива го создава ова file кога ќе го отпакувате проектот.
2. Кликнете File ➤ Отворете и изберете ip/dp_rx_tx/dp_rx_tx.ip. Се отвора GUI на уредувачот на параметри за IP-а DisplayPort, прикажувајќи ги параметрите за примерот DisplayPort во дизајнот.
3. Кликнете Generate Example Дизајн (не генерира).
4. Кога ќе заврши генерирањето, затворете го уредувачот на параметри.
5. In File Explorer, одете до директориумот на софтверот и отпакувајте ја архивата vip_control_src.zip за да го генерирате директориумот vip_control_src.
6. Во BASH терминал, одете до софтверот/скриптата и стартувајте ја скриптата на школка build_sw.sh.
   Сценариото го гради софтверот Nios II за дизајнот. Создава и .елф file што можете да го преземете на таблата при извршување, и .hex file да се компајлира во таблата програмирање .соф file.
7. Во софтверот Intel Quartus Prime, кликнете Processing ➤ Start Compilation.
   • Intel Quartus Prime го генерира системот udx10_dp.qsys Platform Designer.
   • Intel Quartus Prime го поставува проектот на top.qpf.

Компилацијата создава top.sof во излезот_fileдиректориумот кога ќе заврши.

ViewИНГ и регенерирање на системот за дизајнер на платформа

1. Кликнете на Алатки ➤ Дизајнер на платформа.
2. Изберете system name.qsys за опцијата Platform Designer system.
3. Кликнете Отвори.
   Платформа Дизајнер го отвора системот.
4. Review системот.
5. Регенерирајте го системот:
   • a. Кликнете Generate HDL….
   • b. Во прозорецот за генерирање, вклучете Исчисти директориуми за излез за избрани цели за генерирање.
   • c. Кликнете Генерирај

Составување на дизајнот за конверзија на видео формат 8K DisplayPort ПрampЛе со Nios II Software Build Tools for Eclipse
Поставувате интерактивен работен простор на Nios II Eclipse за дизајнот да произведе работен простор што ги користи истите папки што ги користи скриптата за изградба. Ако претходно сте ја извршиле скриптата за изградба, треба да ги избришете папките софтвер/vip_control и software/vip_control_bsp пред да го креирате работниот простор Eclipse. Ако повторно ја извршите скриптата за изградба во која било точка, таа го препишува работниот простор на Eclipse.
ЧЕКОРИ:

1. Одете до директориумот на софтверот и отпакувајте ја архивата vip_control_src.zip за да го генерирате директориумот vip_control_src.
2. Во директориумот на инсталираниот проект, креирајте нова папка и именувајте ја работната површина.
3. Во софтверот Intel Quartus Prime, кликнете Tools ➤ Nios II Software Build Tools for Eclipse.
   • a. Во прозорецот Стартувач на работниот простор, изберете ја папката за работниот простор што сте ја создале.
   • b. Кликнете на ОК.
4. Во прозорецот Nios II – Eclipse, кликнете File ➤ Нова ➤ Апликација Nios II и BSP од Шаблон.
   Се појавува полето за дијалог Nios II Application and BSP од Шаблон.
   • a. Во информациите за SOPC File полето, изберете го udx10_dp/ udx10_dp.sopcinfo file. Nios II SBT за Eclipse го пополнува името на процесорот со името на процесорот од .sopcinfo file.
   • b. Во полето Име на проектот, напишете vip_control.
   • c. Изберете празен проект од списокот Шаблони.
   • d. Кликнете Следно.
   • e. Изберете Креирај нов BSP проект заснован на шаблонот на проектот за апликација со име на проектот vip_control_bsp.
   • f. Вклучете Користи стандардна локација.
   • g. Кликнете Finish за да ја креирате апликацијата и BSP врз основа на .sopcinfo file.
     Откако ќе се генерира BSP, проектите vip_control и vip_control_bsp се појавуваат во картичката Project Explorer.
5. Во Windows Explorer, копирајте ја содржината на директориумот софтвер/vip_control_src во новосоздадениот директориум софтвер/vip_control.
6. Во табулаторот Project Explorer на прозорецот Nios II – Eclipse, кликнете со десното копче на папката vip_control_bsp и изберете Nios II > BSP Editor.
   • a. Изберете Никој од паѓачкото мени за sys_clk_timer.
   • b. Изберете cpu_timer од опаѓачкото мени за timestamp_тајмер.
   • c. Вклучете enable_small_c_library.
   • d. Кликнете на Генерирај.
   • e. Кога ќе заврши генерирањето, кликнете Exit.
7. Во табулаторот Project Explorer, кликнете со десното копче на директориумот vip_control и кликнете на Својства.
   1. a. Во прозорецот Properties for vip_control, проширете ги својствата на апликацијата Nios II и кликнете Nios II Application Paths.
   2. b. Кликнете Додај… веднаш до Библиотечни проекти.
   3. c. Во прозорецот Библиотечни проекти, одете до директориумот udx10.dp\spftware \vip_control_src и изберете го директориумот bkc_dprx.syslib.
   4. d. Кликнете на ОК. Се појавува порака Конвертирај во релативна патека. Кликнете Да.
   5. e. Повторете ги чекорите 7.b на страница 8 и 7.c на страница 8 за директориумите bkc_dptx.syslib и bkc_dptxll_syslib
   6. f. Кликнете на ОК.
8. Изберете Project ➤ Build All за да го генерирате file vip_control.elf во директориумот software/vip_control.
9. Изградете го mem_init file за компилацијата Intel Quartus Prime:
   1. a. Кликнете со десното копче на vip_control во прозорецот на Project Explorer.
   2. b. Изберете Направете цели ➤ Изградете….
   3. в. Изберете mem_init_generate.
      г. Кликнете Изгради.
      Софтверот Intel Quartus Prime го генерира
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file во директориумот software/vip_control/mem_init.
10. Кога дизајнот работи на поврзана табла, стартувајте го програмирањето vip_control.elf file создадена од изградбата на Eclipse.
    • a. Кликнете со десното копче на папката vip_control во табулаторот Project Explorer на прозорецот Nios II -Eclipse.
    • b. Избор на Run as ➤ Nios II Хардвер. Ако имате отворен прозорец со терминал Nios II, затворете го пред да го преземете новиот софтвер.

Поставување на комплет за развој на Intel Arria 10 GX FPGA
Опишува како да го поставите комплетот за да го активира дизајнот за конверзија на видео формат 8K DisplayPort на прampле.

Слика 1. Комплет за развој Intel Arria 10 GX со картичка HiLo Daughter
На сликата е прикажана таблата со отстранета сина ладилник за да се прикаже позиционирањето на картичката DDR4 Hilo. Интел препорачува да не го извршувате дизајнот без ладилникот во позиција.

ЧЕКОРИ:

1. Поставете ја Bitec DisplayPort 1.4 FMC-картичката на развојната табла користејќи FMC Port A.
2. Проверете дали прекинувачот за напојување (SW1) е исклучен, а потоа поврзете го приклучокот за напојување.
3. Поврзете USB-кабел со вашиот компјутер и со MicroUSB конекторот (J3) на плочката за развој.
4. Прикачете кабел DisplayPort 1.4 помеѓу изворот DisplayPort и приклучокот за приемник на картичката Bitec DisplayPort 1.4 FMC и проверете дали изворот е активен.
5. Поставете кабел DisplayPort 1.4 помеѓу дисплејот DisplayPort и приклучокот за предавател на Bitec DisplayPort 1.4 FMC картичката и проверете дали екранот е активен.
6. Вклучете ја таблата користејќи SW1.

LED диоди за статус на табла, копчиња и DIP прекинувачи
Комплетот за развој Intel Arria 10 GX FPGA има осум статусни LED диоди (со зелени и црвени емитери), три кориснички копчиња и осум кориснички DIP прекинувачи. Дизајнот за конверзија на видео формат 8K DisplayPort На прampги пали LED диодите за да ја покаже состојбата на врската на приемникот DisplayPort. Копчињата за притискање и DIP прекинувачите ви дозволуваат да ги менувате поставките за дизајн.

ЛЕР-статуси

Табела 2. Статусни LED диоди

LED	Опис
Црвени LED диоди
0	Во тек е калибрација DDR4 EMIF.
1	Калибрацијата DDR4 EMIF не успеа.
7:2	Неискористени.
Зелени LED диоди
0	Се пали кога обуката за поврзување на приемникот DisplayPort успешно ќе заврши и дизајнот добива стабилно видео.
5:1	Број на лента на приемникот DisplayPort: 00001 = 1 лента 00010 = 2 ленти 00100 = 4 ленти
7:6	Брзина на лента на приемникот DisplayPort: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

Во табелата е наведен статусот што го покажува секоја LED. Секоја позиција на LED има и црвени и зелени индикатори кои можат да светат независно. Секоја LED светлечка портокалова означува дека и црвените и зелените индикатори се вклучени.

Кориснички притисни копчиња
Корисничкото копче 0 го контролира приказот на логото на Intel во горниот десен агол на излезниот екран. При стартување, дизајнот овозможува прикажување на логото. Со притискање на копчето 0 се менува овозможувањето за приказот на логото. Корисничкото копче 1 го контролира режимот на скалирање на дизајнот. Кога изворот или мијалникот е жешко приклучен, дизајнот стандардно е или:

• Режим на премин, ако влезната резолуција е помала или еднаква на излезната резолуција
• Режим за намалување на обемот, ако влезната резолуција е поголема од излезната резолуција

Секогаш кога ќе го притиснете корисничкото копче 1, дизајнот се менува во следниот режим на скалирање (проминување > зголемување на резолуцијата, зголемување на резолуцијата > намалување, намалување на резолуцијата > преминување). Корисничкото копче 2 не се користи.

Кориснички DIP прекинувачи
DIP прекинувачите го контролираат опционото печатење на терминалот Nios II и поставките за излезниот видео формат управуван преку предавателот DisplayPort.

Табела 3. DIP прекинувачи
Во табелата е наведена функцијата на секој DIP прекинувач. DIP прекинувачите, нумерирани од 1 до 8 (не од 0 до 7), се совпаѓаат со броевите испечатени на компонентата на прекинувачот. За да го поставите секој прекинувач на ON, поместете го белиот прекинувач кон LCD-екранот и подалеку од LED диодите на таблата.

Префрли	Функција
1	Овозможува печатење на терминалот Nios II кога е поставено на ВКЛУЧЕНО.
2	Поставете излезни битови по боја: ИСКЛУЧЕНО = 8 бита ВКЛУЧЕНО = 10 бита
4:3	Поставете го излезниот простор во боја и sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5	Поставете ја излезната резолуција и стапката на слики: SW4 OFF, SW3 OFF = 4K60 SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60
8:7	Неискористени

Вклучување на дизајнот за конверзија на видео формат 8K DisplayPort На прample
Мора да го преземете составениот .соф file за дизајнот на комплетот за развој на Intel Arria 10 GX FPGA за да се изврши дизајнот.
ЧЕКОРИ:

1. Во софтверот Intel Quartus Prime, кликнете Tools ➤ Programmer.
2. Во прозорецот Програмер, кликнете Автоматско откривање за да го скенирате JTAG синџир и откријте ги поврзаните уреди.
   Ако се појави скокачки прозорец со барање да ја ажурирате листата на уреди на програмерот, кликнете Да.
3. Во списокот со уреди, изберете го редот со ознака 10AX115S2F45.
4. Кликнете Промени File…
   • За да ја користите претходно компајлираната верзија на програмирањето file што Интел го вклучува како дел од преземањето дизајн, изберете master_image/pre_compiled.sof.
   • За да го користите вашето програмирање file креирано од локалниот компајл, изберете output_files/top.соф.
5. Вклучете Програма/Конфигурирај во редот 10AX115S2F45 од списокот со уреди.
6. Кликнете на Start.
   Кога програмерот ќе заврши, дизајнот работи автоматски.
7. Отворете го терминалот Nios II за да ги примате излезните текстуални пораки од дизајнот, инаку дизајнот се заклучува по неколку промени на прекинувачот (само ако го поставите корисничкиот DIP-прекинувач 1 на ВКЛУЧЕНО).
   • a. Отворете терминален прозорец и напишете nios2-terminal
   • b. Притиснете Enter.

поврзан на влезот. Без извор, излезот е црн екран со логото на Intel во горниот десен агол на екранот.

Функционален опис на дизајнот за конверзија на видео формат 8K DisplayPort Прample

Системот Platform Designer, udx10_dp.qsys, ги содржи IP протоколот за приемник и предавател DisplayPort, IP на видео цевководот и компонентите на процесорот Nios II. Дизајнот го поврзува системот Platform Designer со DisplayPort приемникот и предавателот PHY логика (кој ги содржи интерфејсните трансивери) и логиката за реконфигурација на трансиверот на највисоко ниво во дизајнот Verilog HDL RTL file (врв.v). Дизајнот опфаќа единствена патека за обработка на видео помеѓу влезот DisplayPort и излезот DisplayPort.

Слика 2. Дијаграм за блокирање
Дијаграмот ги прикажува блоковите во дизајнот за конверзија на видео формат 8K DisplayPort, прampле. Дијаграмот не прикажува некои од генеричките периферни уреди поврзани со Nios II, Avalon-MM помеѓу процесорот Nios II и другите компоненти на системот. Дизајнот прифаќа видео од изворот на DisplayPort лево, го обработува видеото низ видео цевководот од лево кон десно пред да го пренесе видеото во мијалникот DisplayPort на десната страна.

DisplayPort Receiver PHY и DisplayPort Receiver IP
Картичката Bitec DisplayPort FMC обезбедува бафер за сигналот DisplayPort 1.4 од изворот DisplayPort. Комбинацијата на DisplayPort Receiver PHY и DisplayPort Receiver IP го декодира дојдовниот сигнал за да се создаде видео поток. Приемникот DisplayPort PHY ги содржи примопредавателите за десеријализирање на дојдовните податоци и IP-а на примачот DisplayPort го дешифрира протоколот DisplayPort. Комбинираната IP адреса на приемникот DisplayPort го обработува дојдовниот сигнал DisplayPort без никаков софтвер. Резултирачкиот видеосигнал од IP-адресата на приемникот DisplayPort е формат за стриминг на домашен пакет. Дизајнот го конфигурира DisplayPort приемникот за 10-битен излез.

DisplayPort на клокирана видео IP адреса
Пакетизираниот формат на стриминг на податоци што излегува од ресиверот DisplayPort не е директно компатибилен со форматот на такнати видео податоци што го очекува IP-а за внесување на часовно видео. DisplayPort to Clocked Video IP IP е приспособена IP IP за овој дизајн. Го конвертира излезот DisplayPort во компатибилен формат на тактирано видео што може да го поврзете директно на Влезот за часовно видео. DisplayPort to Clocked Video IP може да го модифицира стандардот за жичана сигнализација и може да го промени редоследот на рамнините на бои во секој пиксел. Стандардот DisplayPort одредува редослед на бои што е различен од нарачувањето IP на видеото на Intel. Процесорот Nios II ја контролира промената на боите. Го чита тековниот простор во боја за пренос од IP-адресата на приемникот DisplayPort со неговиот slave интерфејс Avalon-MM. Го насочува DisplayPort на Clocked Video IP за да ја примени соодветната корекција со неговиот slave интерфејс Avalon-MM.

Часовен видео влез
Влезот за клокнат видео го обработува сигналот за тактизиран видео интерфејс од DisplayPort во Clocked Video IP и го конвертира во формат на Avalon-ST видео сигнал. Овој формат на сигналот ги отстранува сите хоризонтални и вертикални информации за бришење од видеото, оставајќи ги само активните податоци за сликата. IP го пакетизира како еден пакет по видео рамка. Исто така, додава дополнителни пакети со метаподатоци (наведени како контролни пакети) кои ја опишуваат резолуцијата на секоја видео рамка. Авалон-СТ Видео преносот низ цевката за обработка е четири пиксели паралелно, со три симболи по пиксел. Влезот со такт за видео обезбедува вкрстување на часовникот за конверзија од видео сигнал со такт со променлива брзина од IP-а на приемникот DisplayPort до фиксна брзина на часовникот (300 MHz) за видео IP-цевководот.

Чистач на поток
Чистачот на поток осигурува дека Avalon-ST Video сигналот што минува до цевководот за обработка е без грешки. Топлото приклучување на изворот DisplayPort може да предизвика дизајнот да прикаже нецелосни рамки со податоци на тактираната IP-адреса на влезот на видеото и да генерира грешки во добиениот видео тек на Avalon-ST. Големината на пакетите што ги содржат видео податоците за секоја рамка тогаш не се совпаѓа со големината пријавена од поврзаните контролни пакети. Чистачот на пренос ги детектира овие состојби и додава дополнителни податоци (сиви пиксели) на крајот од навредливите видео пакети за да ја комплетира рамката и да одговара на спецификацијата во контролниот пакет.

Chroma Resampler (влез)
Податоците за видео што дизајнот ги добива на влезот од DisplayPort може да бидат 4:4:4, 4:2:2 или 4:2:0 chroma sampпредводена. Влезниот chroma resampler го зема дојдовното видео во кој било формат и го конвертира во 4:4:4 во сите случаи. За да се обезбеди повисок визуелен квалитет, chroma resampler користи пресметковно најскапиот филтриран алгоритам. Процесорот Nios II ја чита тековната chroma sampling формат од IP на приемникот DisplayPort преку неговиот slave интерфејс Avalon-MM. Го соопштува форматот на chroma resampler преку неговиот slave интерфејс Avalon-MM.

Конвертор на простор во боја (влез)
Влезните видео податоци од DisplayPort може да користат или RGB или YCbCr простор во боја. Конверторот на влезниот простор во боја го зема дојдовното видео во кој било формат што ќе пристигне и го претвора во RGB во сите случаи. Процесорот Nios II го чита тековниот простор во боја од IP-адресата на приемникот DisplayPort со неговиот slave интерфејс Avalon-MM; ги вчитува точните коефициенти на конверзија во chroma resampler преку неговиот slave интерфејс Avalon-MM.

Клипер
Клиперот избира активна област од дојдовниот видео пренос и го отфрла остатокот. Контролата на софтверот што работи на процесорот Nios II го дефинира регионот што треба да се избере. Регионот зависи од резолуцијата на податоците добиени на изворот DisplayPort и излезната резолуција и режимот на скалирање. Процесорот го комуницира регионот со Clipper преку неговиот slave интерфејс Avalon-MM.

Скалер
Дизајнот применува скалирање на дојдовните видео податоци според добиената влезна резолуција и излезната резолуција што ја барате. Можете исто така да изберете помеѓу три режими на скалирање (зголемување на резолуцијата, намалување на обемот и премин). Две скаларски IP-а обезбедуваат функционалност за скалирање: едната го имплементира секое потребно намалување; другиот спроведува зголемување на резолуцијата. Дизајнот бара два скалари.

• Кога скалерот имплементира намалување на скалата, тој не произведува валидни податоци за секој такт циклус на неговиот излез. За прampако се имплементира 2x сооднос на намалена скала, важечкиот сигнал на излезот е висок секој втор циклус на такт додека дизајнот ја прима секоја парно нумерирана влезна линија, а потоа низок за целината на непарните влезни линии. Ова однесување на пукање е од фундаментално значење за процесот на намалување на брзината на податоци на излезот, но е некомпатибилно со IP Mixer-от низводно, кој генерално очекува поконзистентна стапка на податоци за да се избегне дотокот на излезот. Дизајнот бара Frame Buffer помеѓу било која намалена скала и миксер. Рамковниот бафер му овозможува на миксерот да ги чита податоците со брзината што ја бара.
• Кога скалерот имплементира зголемување на резолуцијата, тој произведува валидни податоци за секој циклус на часовникот, така што следниот миксер нема никакви проблеми. Сепак, може да не прифаќа нови влезни податоци на секој такт. Земајќи 2x зголемување на резолуцијата како бившиample, на парните излезни линии прифаќа нов ритам на податоци секој втор такт, потоа не прифаќа нови влезни податоци на непарните излезни линии. Меѓутоа, нагорниот Clipper може да произведува податоци со сосема поинаква брзина ако применува значителен клип (на пр. за време на зумирање). Затоа, Clipper и upscale генерално мора да бидат одделени со Frame Buffer, барајќи од Scaler да седи по Frame Buffer во цевководот. Скалерот мора да седи пред Frame Buffer за намалување на скалата, така што дизајнот имплементира два посебни скалери од двете страни на Frame Buffer: еден за зголемување на резолуцијата; другиот за намалување на обемот.

Два скалери го намалуваат и максималниот пропусен опсег на DDR4 што го бара Frame Buffer. Секогаш мора да примените намалување на скалата пред Frame Buffer, минимизирајќи ја брзината на податоци на страната за запишување. Секогаш применувајте зголемување на резолуцијата по баферот на рамки, што ја минимизира брзината на податоци на страната за читање. Секој Scaler ја добива потребната влезна резолуција од контролните пакети во дојдовниот видео-стрим, додека процесорот Nios II со slave интерфејсот Avalon-MM ја поставува излезната резолуција за секој Scaler.

Бафер за рамка
Баферот за рамки ја користи меморијата DDR4 за да изврши тројно баферирање што им овозможува на цевководот за обработка на видео и слика да врши конверзија на стапката на слики помеѓу влезната и излезната стапка на слики. Дизајнот може да прифати која било стапка на влезна рамка, но вкупната стапка на пиксели не смее да надмине 1 гига пиксели во секунда. Софтверот Nios II ја поставува излезната стапка на слики на 30 или 60 fps, според режимот на излез што го избирате. Стапката на излезна слика е функција на поставките за часовно видео излез и излезниот часовник на видео пиксели. Повратниот притисок што го применува Clocked Video Output на цевководот ја одредува брзината со која страната за читање на Frame Buffer ги повлекува видео рамки од DDR4.

Миксер
Миксерот генерира црна заднина со фиксна големина што ја програмира процесорот Nios II за да одговара на големината на моменталната излезна слика. Миксерот има два влеза. Првиот влез се поврзува со засилувачот за зголемување на резолуцијата за да му овозможи на дизајнот да го прикаже излезот од тековниот видео цевковод. Вториот влез се поврзува со блокот на генератор на икони. Дизајнот го овозможува првиот влез на миксерот само кога ќе открие активно, стабилно видео на тактизираниот видео влез. Затоа, дизајнот одржува стабилна излезна слика на излезот додека топло се приклучува на влезот. Дизајнерската алфа го спојува вториот влез во миксерот, поврзан со генератор на икони, и врз позадината и преку сликите на видео цевководот со 50% транспарентност.

Конвертор на простор во боја (излезен)
Излезниот конвертор на простор во боја ги трансформира влезните RGB видео податоци во RGB или YCbCr простор во боја врз основа на поставките за време на траење од софтверот.

Chroma Resampler (Излез)
Излезната хрома ресampler го конвертира форматот од 4:4:4 во еден од форматите 4:4:4, 4:2:2 или 4:2:0. Софтверот го поставува форматот. Излезната хрома ресampler користи и филтриран алгоритам за да постигне висококвалитетно видео.

Часовен видео излез
Часовниот видео излез го конвертира видео-стримот Avalon-ST во тактизиран видео формат. Часовниот видео излез додава хоризонтални и вертикални информации за бришење и за синхронизација на видеото. Процесорот Nios II ги програмира релевантните поставки на тактираниот видео излез во зависност од излезната резолуција и брзината на сликите што ги барате. Часовниот видео излез го конвертира часовникот, преминувајќи од фиксниот часовник на цевководот од 300 MHz до променливата брзина на тактираното видео.

Часовно видео на DisplayPort
Компонентата на предавателот DisplayPort прифаќа податоци форматирани како тактирано видео. Разликите во жичаната сигнализација и декларацијата на интерфејсите на каналот во Platform Designer ве спречуваат да го поврзете Clocked Video излезот директно со IP-ата на предавателот DisplayPort. Компонентата Clocked Video to DisplayPort е приспособена IP IP специфична за дизајнот за да обезбеди едноставна конверзија потребна помеѓу Clocked Video Output и DisplayPort предавателот IP. Исто така, го менува редоследот на рамнините на бои во секој пиксел за да ги земе предвид различните стандарди за форматирање на бои што ги користат Avalon-ST Video и DisplayPort.

DisplayPort предавател IP и DisplayPort предавател PHY
ИП на предавателот DisplayPort и предавателот PHY на DisplayPort заедно работат за да го претворат видео потокот од тактирано видео во компатибилен пренос на DisplayPort. ИП на предавателот DisplayPort се справува со протоколот DisplayPort и ги шифрира важечките податоци на DisplayPort, додека предавателот DisplayPort PHY ги содржи примопредавателите и создава сериски излез со голема брзина.

Nios II процесор и периферни уреди
Системот Platform Designer содржи процесор Nios II, кој управува со IP-адресите на примачот и предавателот DisplayPort и поставките за време на работа за цевководот за обработка. Процесорот Nios II се поврзува со овие основни периферни уреди:

• Меморија на чип за складирање на програмата и нејзините податоци.
• А.Ј.TAG UART за прикажување на софтверски излез за печатење (преку терминал Nios II).
• Системски тајмер за генерирање на доцнења на ниво од милисекунди на различни точки во софтверот, како што се бара со спецификацијата DisplayPort за минимално времетраење на настани.
• LED диоди за прикажување на статусот на системот.
• Прекинувачи со копчиња за да се овозможи префрлување помеѓу режимите на скалирање и да се овозможи и оневозможи прикажување на логото на Intel.
• DIP прекинувачи за да се овозможи префрлување на излезниот формат и да се овозможи и оневозможи печатење пораки на терминал Nios II.

Настаните со Hot-plug и на изворот на DisplayPort и на пожарот на мијалникот прекинуваат што го активираат Nios II процесорот правилно да ги конфигурира предавателот и цевководот DisplayPort. Главната јамка во кодот на софтверот исто така ги следи вредностите на копчињата и DIP прекинувачите и соодветно го менува поставувањето на цевководот.

Контролори на I²C
Дизајнот содржи два I²C контролери (Si5338 и PS8460) за уредување на поставките на три од другите компоненти на комплетот за развој Intel Arria 10 10 GX FPGA. Два генератори на часовник Si5338 на комплетот за развој на Intel Arria 10 GX FPGA се поврзуваат со истата магистрала I²C. Првиот го генерира референтниот часовник за DDR4 EMIF. Стандардно, овој часовник е поставен на 100 MHz за употреба со 1066 MHz DDR4, но овој дизајн го користи DDR4 на 1200 MHz, што бара референтен такт од 150 MHz. При стартување, процесорот Nios II, преку периферниот уред на контролерот I²C, ги менува поставките во мапата на регистарот на првиот Si5338 за да ја зголеми брзината на референтниот часовник DDR4 на 150 MHz. Вториот генератор на часовник Si5338 го генерира vid_clk за тактизираниот видео интерфејс помеѓу гасоводот и IP-ата на предавателот DisplayPort. Мора да ја прилагодите брзината на овој часовник за секоја различна излезна резолуција и брзина на слики поддржани од дизајнот. Може да ја прилагодите брзината при извршување кога тоа бара процесорот Nios II. Ќерката на Bitec DisplayPort 1.4 FMC ги користи повторувачот и тајмерот за чистење на треперење Parade PS8460. При стартување, процесорот Nios II ги уредува стандардните поставки на оваа компонента за да ги исполни барањата на дизајнот.

Опис на софтверот

Дизајнот за конверзија на видео формат 8K DisplayPort На прampвклучува IP од пакетот за обработка на видео и слики на Intel и IP интерфејс DisplayPort Сите овие IP-адреси можат да обработуваат рамки на податоци без никаква дополнителна интервенција кога правилно се поставуваат. Мора да имплементирате надворешна контрола на високо ниво за да ги поставите IP-адресите за почеток и кога ќе се промени системот, на пр. DisplayPort приемник или трансмитер настани со жешки приклучоци или активност на корисничко притискање на копчињата. Во овој дизајн, процесорот Nios II, кој работи на нарачан софтвер за контрола, обезбедува контрола на високо ниво. При стартување софтверот:

• Го поставува реф-тактот DDR4 на 150 MHz за да овозможи брзина на DDR од 1200 MHz, а потоа ја ресетира IP интерфејсот на надворешната меморија за да се рекалибрира на новиот референтен часовник.
• Поставува повторувач и тајмер PS8460 DisplayPort.
• Ги иницијализира интерфејсите на приемникот и предавателот DisplayPort.
• Ги иницијализира IP-адресите на цевководот за обработка.

Кога иницијализацијата е завршена, софтверот влегува во континуирана додека јамка, проверувајќи и реагирајќи на голем број настани.

Промени во режимот на скалирање
Дизајнот поддржува три основни режими на скалирање; премин, зголемување на резолуцијата и намалување. Во режимот на премин, дизајнот не прави скалирање на влезното видео, во режимот на зголемување на резолуцијата дизајнот го зголемува влезното видео, а во режимот на намалување, дизајнот го намалува влезното видео.
Четирите блока во цевководот за обработка; Clipper, downscaler, upscaler и Mixer ја одредуваат презентацијата на конечниот излез во секој режим. Софтверот ги контролира поставките на секој блок во зависност од моменталната влезна резолуција, излезна резолуција и режимот на скалирање што ќе го изберете. Во повеќето случаи, Clipper го пренесува влезот низ непроменет, а големината на позадината на Mixer е со иста големина како и конечната, намалена верзија на влезното видео. Меѓутоа, ако резолуцијата на влезното видео е поголема од големината на излезот, не е можно да се примени зголемување на резолуцијата на влезното видео без претходно да се исече. Ако влезната резолуција е помала од излезната, софтверот не може да примени намалена скала без да примени слој за позадина на Mixer што е поголем од слојот на влезното видео, што додава црни ленти околу излезното видео.

Табела 4. Обработка на блок цевководи
Оваа табела го наведува дејството на четирите блокови на цевководи за обработка во секоја од деветте комбинации на режим на скалирање, влезна резолуција и излезна резолуција.

Режим	во > надвор	во = надвор	во < надвор
Премин	Кликнете на излезна големина Без намалување на скалата	Нема клип Без намалување на скалата	Нема клип Без намалување на скалата
продолжи…

Режим	во > надвор	во = надвор	во < надвор
	Нема зголемување на резолуцијата Нема црна граница	Нема зголемување на резолуцијата Нема црна граница	Нема зголемување на резолуцијата Црни подлоги за граници до излезна големина
Зголемување на резолуцијата	Кликнете на 2/3 излезна големина Без намалување на скалата Зголемување на резолуцијата до излезна големина Без црна граница	Кликнете на 2/3 излезна големина Без намалување на скалата Зголемување на резолуцијата до излезна големина Без црна граница	Нема клип Без намалување на скалата Зголемување на резолуцијата до излезна големина Без црна граница
Намалување на обемот	Нема клип Намалување на големината на излезна големина Нема зголемување на резолуцијата Нема црна граница	Нема клип Намалување на големината на излезна големина Нема зголемување на резолуцијата Нема црна граница	Нема клип Намалување на големината на 2/3 на влезна големина Нема зголемување на резолуцијата Црни подлоги за граници до излезна големина

Промена помеѓу режимите со притискање на корисничкото копче 1. Софтверот ги следи вредностите на копчињата за притискање на секое пуштање низ циклусот (тоа прави софтверски отскокнување) и соодветно ги конфигурира IP-адресите во цевководот за обработка.

Промени на влезот DisplayPort
На секое поминување низ циклусот, софтверот го испитува статусот на Влезот за часовно видео, барајќи промени во стабилноста на влезниот видео поток. Софтверот смета дека видеото е стабилно ако:

• Влезот за часовно видео известува дека заклученото видео е успешно заклучено.
• Влезната резолуција и просторот за бои немаат промени од претходното поминување низ циклусот.

Ако влезот бил стабилен, но изгубил заклучување или својствата на видео преносот се променети, софтверот го запира Clocked Video Input да испраќа видео низ цевководот. Исто така, го поставува миксерот да престане да го прикажува влезниот видео слој. Излезот останува активен (прикажува црн екран и логото на Intel) за време на какви било настани на приклучокот на приемникот или промени во резолуцијата.
Ако влезот не бил стабилен, но сега е стабилен, софтверот го конфигурира цевководот да ја прикажува новата влезна резолуција и простор во боја, го рестартира излезот од CVI и го поставува миксерот повторно да го прикажува влезниот видео слој. Повторното вклучување на слојот на миксер не е веднаш бидејќи Рамковниот бафер можеби сè уште ги повторува старите рамки од претходниот влез и дизајнот мора да ги исчисти овие рамки. Потоа можете повторно да го вклучите екранот за да избегнете дефекти. Рамковниот бафер го брои бројот на прочитани рамки од DDR4, што може да ги чита Nios II процесорот. Софтверот сampОва го брои кога влезот ќе стане стабилен и повторно го овозможува слојот Mixer кога бројот се зголеми за четири рамки, што обезбедува дизајнот да ги исфрли сите стари рамки од баферот.

DisplayPort предавател Hot-plug Настани
Настаните со Hot-plug на предавателот DisplayPort предизвикуваат прекин во софтверот што поставува знаме за да ја предупреди главната софтверска јамка за промена на излезот. Кога дизајнот ќе открие топол приклучок на предавателот, софтверот го чита EDID за новиот екран за да одреди кои резолуции и простори во боја ги поддржува. Ако ги поставите DIP прекинувачите на режим што новиот екран не може да го поддржи, софтверот се враќа во режим на прикажување со помалку барања. Потоа го конфигурира цевководот, ИП на предавателот DisplayPort и делот Si5338 што го генерира предавателот vid_clk за новиот излезен режим. Кога влезот гледа промени, слојот Mixer за влезното видео не се прикажува додека софтверот ги уредува поставките за цевката. Софтверот повторно не се вклучува
на екранот до после четири рамки кога новите поставки ќе поминат низ рамката
тампон.

Промени во поставките за кориснички DIP прекинувач
Положбите на корисничките DIP прекинувачи 2 до 6 го контролираат излезниот формат (резолуција, стапка на слики, простор на бои и битови по боја) управуван преку предавателот DisplayPort. Кога софтверот ќе открие промени на овие DIP прекинувачи, тој поминува низ низа што е практично идентична со топла приклучок на предавателот. Не треба да го барате предавателот EDID бидејќи тој не се менува.

Историја на ревизии за AN 889: Дизајн на конверзија на видео формат на 8K DisplayPort на прample

Табела 5. Историја на ревизии за AN 889: Дизајн на конверзија на видео формат 8K DisplayPort Example

Верзија на документ	Промени
2019.05.30	Почетно ослободување.

Интел корпорација. Сите права се задржани. Intel, логото на Intel и другите ознаки на Intel се заштитни знаци на Intel Corporation или нејзините подружници. Интел гарантира извршување на своите FPGA и полупроводнички производи според тековните спецификации во согласност со стандардната гаранција на Интел, но го задржува правото да прави промени на сите производи и услуги во секое време без најава. Интел не превзема никаква одговорност или одговорност што произлегува од апликацијата или употребата на какви било информации, производ или услуга опишани овде, освен како што е изрично договорено во писмена форма од страна на Intel. На клиентите на Intel им се препорачува да ја добијат најновата верзија на спецификациите на уредот пред да се потпрат на какви било објавени информации и пред да направат нарачки за производи или услуги.
*Други имиња и брендови може да се бараат како сопственост на други.

Документи / ресурси

intel AN 889 8K DisplayPort Дизајн за конверзија на видео формат Прample [pdf] Упатство за корисникот AN 889 8K DisplayPort Дизајн за конверзија на видео формат Прample, AN 889, 8K DisplayPort Дизајн за конверзија на видео формат Прample, Дизајн за конверзија на формат Прample, Конверзија Дизајн Прample

Референци

• Упатство за употреба