intel AN 889 8K DisplayPort Video Format Conversion Design Example
Mahitungod sa 8K DisplayPort Video Format Conversion Design Example
Ang 8K DisplayPort Video Format Conversion Design Example integrates sa Intel DisplayPort 1.4 video connectivity IP uban sa usa ka video processing pipeline. Naghatag ang disenyo og taas nga kalidad nga scaling, color space conversion, ug frame rate conversion alang sa video streams hangtod sa 8K sa 30 frames per second, o 4K sa 60 frames per second.
Ang disenyo kay ma-configurable kaayo sa software ug hardware, nga makapahimo sa paspas nga pag-configure sa sistema ug pagdesinyo pag-usab. Gipunting sa disenyo ang Intel® Arria® 10 nga mga himan ug naggamit sa pinakabag-o nga 8K andam nga Intel FPGA IP gikan sa Video ug Image Processing Suite sa Intel Quartus® Prime v19.2.
Mahitungod sa DisplayPort Intel FPGA IP
Aron makahimo og mga disenyo sa Intel Arria 10 FPGA nga adunay mga interface sa DisplayPort, i-instantiate ang DisplayPort Intel FPGA IP. Apan, kini nga DisplayPort IP nagpatuman lamang sa protocol encode o decode para sa DisplayPort. Wala kini naglakip sa transceiver, PLLs, o transceiver reconfiguration functionality nga gikinahanglan aron ipatuman ang high-speed serial component sa interface. Naghatag ang Intel og bulag nga transceiver, PLL, ug reconfiguration nga mga sangkap sa IP. Ang pagpili, pag-parameter, ug pagkonektar niini nga mga sangkap aron makahimo usa ka hingpit nga pagsunod sa DisplayPort receiver o transmitter interface nanginahanglan espesyal nga kahibalo.
Ang Intel naghatag niini nga disenyo alang niadtong dili eksperto sa transceiver. Ang parameter editor GUI alang sa DisplayPort IP nagtugot kanimo sa paghimo sa disenyo.
Naghimo ka usa ka pananglitan sa DisplayPort IP (nga mahimong tigdawat lamang, transmitter lamang o hiniusa nga tigdawat ug transmitter) sa bisan asa nga Platform Designer o sa IP Catalog. Kung imong gi-parameter ang pananglitan sa DisplayPort IP, makapili ka nga makamugna og exampAng disenyo alang nianang partikular nga configuration. Ang hiniusa nga tigdawat ug disenyo sa transmitter usa ka yano nga passthrough, diin ang output gikan sa tigdawat direkta nga gipakaon sa transmitter. Ang usa ka fixed-passthrough nga disenyo nagmugna og usa ka fully functional receiver PHY, transmitter PHY, ug reconfiguration blocks nga nagpatuman sa tanang transceiver ug PLL logic. Mahimo nimo nga direktang kopyahon ang may kalabutan nga mga seksyon sa disenyo, o gamiton ang disenyo isip usa ka pakisayran. Ang disenyo nagmugna ug DisplayPort Intel Arria 10 FPGA IP Design Example ug dayon idugang ang daghan sa files direkta nga namugna ngadto sa compile list nga gigamit sa Intel Quartus Prime nga proyekto. Kini naglakip sa:
- Files sa paghimo og parameterized IP instances para sa transceiver, PLLs ug reconfig blocks.
- Verilog HDL files aron makonektar kini nga mga IP ngadto sa mas taas nga lebel nga tigdawat PHY, transmitter PHY, ug Transceiver Reconfiguration Arbiter blocks
- Synopsys design constraint (SDC) files aron itakda ang may kalabutan nga mga limitasyon sa oras.
Mga bahin sa 8K DisplayPort Video Format Conversion Design Example
- Input:
- Ang DisplayPort 1.4 nga koneksyon nagsuporta sa mga resolusyon gikan sa 720 × 480 hangtod sa 3840 × 2160 sa bisan unsang frame rate hangtod sa 60 fps, ug mga resolusyon hangtod sa 7680 × 4320 sa 30 fps.
- Suporta sa hot-plug.
- Suporta alang sa RGB ug YCbCr (4:4:4, 4:2:2 ug 4:2:0) nga mga format sa kolor sa
input. - Awtomatikong nakit-an sa software ang format sa pag-input ug gi-set up ang pipeline sa pagproseso sa tukma.
- Output:
- DisplayPort 1.4 connectivity mapili (pinaagi sa DIP switch) alang sa 1080p, 1080i o 2160p nga resolusyon sa 60 fps, o 2160p sa 30 fps.
- Suporta sa hot-plug.
- DIP switch aron itakda ang gikinahanglan nga format sa kolor sa output ngadto sa RGB, YCbCr 4:4:4, YCbCr 4:2:2, o YCbCr 4:2:0.
- Single 10-bit 8K RGB processing pipeline nga adunay software configurable scaling ug frame rate conversion:
- 12-tap Lanczos down-scaler.
- 16-phase, 4-tap Lanczos up-scaler.
- Ang triple buffering video frame buffer naghatag og frame rate conversion.
- Ang mixer nga adunay alpha-blending nagtugot sa OSD icon overlay.
Pagsugod sa 8K DisplayPort Video Format Conversion Design Example
Mga Kinahanglanon sa Hardware ug Software
Ang 8K DisplayPort Video Format Conversion Design ExampNanginahanglan ug piho nga hardware ug software.
Hardware:
- Intel Arria 10 GX FPGA Development Kit, lakip ang DDR4 Hilo Daughter Card
- Bitec DisplayPort 1.4 FMC nga anak nga kard (rebisyon 11)
- Ang tinubdan sa DisplayPort 1.4 nga naggama hangtod sa 3840x2160p60 o 7680x4320p30 nga video
- DisplayPort 1.4 lababo nga nagpakita hangtod sa 3840x2160p60 nga video
- Gipamatud-an sa VESA nga DisplayPort 1.4 nga mga kable.
Software:
- Windows o Linux OS
- Ang Intel Quartus Prime Design Suite v19.2, nga naglakip sa:
- Intel Quartus Prime Pro Edition
- Tigdesinyo sa Platform
- Nios® II EDS
- Intel FPGA IP Library (lakip ang Video ug Image Processing Suite)
Ang disenyo magamit lamang sa kini nga bersyon sa Intel Quartus Prime.
Pag-download ug Pag-install sa Intel 8K DisplayPort Video Format Conversion Design Example
Ang disenyo anaa sa Intel Design Store.
- I-download ang gi-archive nga proyekto file udx10_dp.par.
- Kuhaa ang proyekto sa Intel Quartus Prime gikan sa archive:
- a. Ablihi ang Intel Quartus Prime Pro Edition.
- b. Pag-klik File ➤ Bukas nga Proyekto.
Ang bintana sa Open Project moabli. - c. Pagdala ngadto ug pilia ang udx10_dp.par file.
- d. I-klik ang Open.
- e. Sa bintana sa Open Design Template, ibutang ang Destination folder sa gusto nga lokasyon alang sa gikuha nga proyekto. Ang mga entri alang sa template sa disenyo file ug ang ngalan sa proyekto kinahanglan nga husto ug dili nimo kinahanglan nga usbon kini.
- f. I-klik ang OK.
Disenyo Filealang sa Intel 8K DisplayPort Video Format Conversion Design Example
Talaan 1. Disenyo Files
| File o Ngalan sa Folder | Deskripsyon |
| ip | Naglangkob sa pananglitan sa IP files alang sa tanan nga Intel FPGA IP instances sa disenyo:
• Usa ka DisplayPort IP (transmitter ug tigdawat) • Usa ka PLL nga nagpatunghag mga orasan sa taas nga lebel sa disenyo • Ang tanan nga IP nga naglangkob sa sistema sa Platform Designer alang sa pagproseso sa pipeline. |
| master_image | Naglangkob sa pre_compiled.sof, nga usa ka precompiled board programming file alang sa disenyo. |
| dili_acds_ip | Naglangkob sa source code alang sa dugang nga IP niini nga disenyo nga wala iapil sa Intel Quartus Prime. |
| sdc | Naglangkob sa usa ka SDC file nga naghulagway sa dugang nga mga limitasyon sa panahon nga gikinahanglan niini nga disenyo. Ang SDC fileAwtomatikong gilakip sa mga kaso sa IP wala magdumala niini nga mga pagpugong. |
| software | Naglangkob sa source code, mga librarya, ug paghimo og mga script para sa software nga nagdagan sa naka-embed nga Nios II nga processor aron makontrol ang taas nga lebel nga pagpaandar sa disenyo. |
| udx10_dp | Usa ka folder diin ang Intel Quartus Prime nagpatunghag output files alang sa sistema sa Platform Designer. Ang udx10_dp.sopcinfo nga output file nagtugot kanimo sa paghimo sa memory initialization file alang sa Nios II processor software memory. Dili nimo kinahanglan una nga maghimo sa tibuuk nga sistema sa Tigdesinyo sa Platform. |
| non_acds_ip.ipx | Kini nga IPX file nagpahayag sa tanan nga IP sa non_acds_ip folder sa Platform Designer aron kini makita sa IP Library. |
| README.txt | Mubo nga mga instruksyon sa pagtukod ug pagpadagan sa disenyo. |
| ibabaw.qpf | Ang Intel Quartus Prime nga proyekto file alang sa disenyo. |
| ibabaw.qsf | Ang mga setting sa proyekto sa Intel Quartus Prime file alang sa disenyo. Kini file naglista sa tanan files gikinahanglan sa pagtukod sa disenyo, uban sa mga buluhaton sa pin ug sa usa ka gidaghanon sa uban nga mga setting sa proyekto. |
| ibabaw.v | Ang labing taas nga lebel sa Verilog HDL file alang sa disenyo. |
| udx10_dp.qsys | Ang Sistema sa Platform Designer nga naglangkob sa pipeline sa pagproseso sa video, ang processor sa Nios II, ug mga peripheral niini. |
Pag-compile sa 8K DisplayPort Video Format Conversion Design Example
Naghatag ang Intel og precompiled board programming file alang sa disenyo sa master_image directory (pre_compiled.sof) aron tugotan ka sa pagpadagan sa disenyo nga walay pagdagan sa usa ka bug-os nga compilation.
LAKANG:
- Sa Intel Quartus Prime software, ablihi ang top.qpf nga proyekto file. Ang na-download nga archive nagmugna niini file kung imong unzip ang proyekto.
- Pag-klik File ➤ Ablihi ug pilia ang ip/dp_rx_tx/dp_rx_tx.ip. Ang parameter editor GUI alang sa DisplayPort IP nagbukas, nga nagpakita sa mga parameter alang sa DisplayPort nga pananglitan sa disenyo.
- I-klik ang Paghimo Example Design (dili Generate).
- Kung nahuman na ang henerasyon, isira ang editor sa parameter.
- In File Explorer, navigate sa software directory ug unzip ang vip_control_src.zip archive aron makamugna ang vip_control_src directory.
- Sa usa ka BASH terminal, navigate sa software/script ug padagana ang shell script build_sw.sh.
Ang script nagtukod sa Nios II software alang sa disenyo. Kini nagmugna sa usa ka .elf file nga mahimo nimong i-download sa board sa oras sa pagdagan, ug usa ka .hex file sa pag-compile sa board programming .sof file. - Sa Intel Quartus Prime software, i-klik ang Processing ➤ Start Compilation.
- Ang Intel Quartus Prime nagmugna sa udx10_dp.qsys Platform Designer system.
- Ang Intel Quartus Prime nagtakda sa proyekto sa top.qpf.
Ang compilation nagmugna top.sof sa output_files direktoryo kung kini makompleto.
Viewpag-usab ug Pag-usab sa Sistema sa Tigdesinyo sa Platform
- I-klik ang Tools ➤ Platform Designer.
- Pilia ang system name.qsys para sa Platform Designer system option.
- I-klik ang Open.
Gibuksan sa Tigdesinyo sa Platform ang sistema. - Review ang sistema.
- Pag-usab sa sistema:
- a. I-klik ang Paghimo HDL….
- b. Sa Generation Window, i-on ang Clear output directory para sa pinili nga mga target sa henerasyon.
- c. I-klik ang Paghimo
Pag-compile sa 8K DisplayPort Video Format Conversion Design Exampuban ang Nios II Software Build Tools para sa Eclipse
Nag-set up ka og interactive nga Nios II Eclipse nga workspace para sa disenyo aron makagama og workspace nga naggamit sa samang mga folder nga gigamit sa build script. Kung gipadagan nimo kaniadto ang script sa pagtukod, kinahanglan nimo nga tangtangon ang software / vip_control ug software / vip_control_bsp nga mga folder sa wala pa maghimo sa Eclipse workspace. Kung gipadagan nimo pag-usab ang script sa pagtukod sa bisan unsang punto nga gi-overwrite niini ang workspace sa Eclipse.
LAKANG:
- Pagdala ngadto sa direktoryo sa software ug unzip ang vip_control_src.zip archive aron makamugna ang vip_control_src nga direktoryo.
- Sa na-install nga direktoryo sa proyekto, paghimo og bag-ong folder ug nganli kini nga workspace.
- Sa Intel Quartus Prime software, i-klik ang Tools ➤ Nios II Software Build Tools for Eclipse.
- a. Sa window sa Workspace Launcher, pilia ang folder sa workspace nga imong gibuhat.
- b. I-klik ang OK.
- Sa Nios II - Eclipse nga bintana, i-klik File ➤ Bag-ong ➤ Nios II Application ug BSP gikan sa Template.
Ang Nios II Application ug BSP gikan sa Template dialog box makita.- a. Sa Impormasyon sa SOPC File kahon, pilia ang udx10_dp/ udx10_dp.sopcinfo file. Ang Nios II SBT para sa Eclipse nagpuno sa ngalan sa CPU sa ngalan sa processor gikan sa .sopcinfo file.
- b. Sa kahon sa ngalan sa Proyekto, i-type ang vip_control.
- c. Pilia ang Blank Project gikan sa lista sa Templates.
- d. I-klik ang Sunod.
- e. Pilia ang Paghimo og bag-ong proyekto sa BSP base sa template sa proyekto sa aplikasyon nga adunay ngalan sa proyekto vip_control_bsp.
- f. I-on ang Paggamit sa default nga lokasyon.
- g. I-klik ang Finish aron mahimo ang aplikasyon ug ang BSP base sa .sopcinfo file.
Human makamugna ang BSP, ang vip_control ug vip_control_bsp nga mga proyekto makita sa Project Explorer tab.
- Sa Windows Explorer, kopyaha ang sulod sa software/vip_control_src directory ngadto sa bag-ong gibuhat nga software/vip_control directory.
- Sa tab nga Project Explorer sa Nios II - Eclipse window, pag-right click sa vip_control_bsp folder ug pilia ang Nios II > BSP Editior.
- a. Pilia ang Wala gikan sa drop-down menu para sa sys_clk_timer.
- b. Pilia ang cpu_timer gikan sa drop-down menu alang sa orasamp_timer.
- c. I-on ang enable_small_c_library.
- d. I-klik ang Paghimo.
- e. Kung makompleto ang henerasyon, i-klik ang Exit.
- Sa tab nga Project Explorer, i-right-click ang vip_control directory ug i-klik ang Properties.
- a. Sa Properties para sa vip_control nga bintana, palapad ang Nios II Application properties ug i-klik ang Nios II Application Paths.
- b. I-klik ang Add… sunod sa Library Projects.
- c. Sa bintana sa Library Projects, navigate sa udx10.dp\spftware \vip_control_src directory ug pilia ang bkc_dprx.syslib directory.
- d. I-klik ang OK. Ang usa ka mensahe makita nga Convert sa usa ka paryente nga agianan. I-klik ang Oo.
- e. Balika ang mga lakang 7.b sa panid 8 ug 7.c sa panid 8 para sa bkc_dptx.syslib ug bkc_dptxll_syslib nga mga direktoryo
- f. I-klik ang OK.
- Pilia ang Project ➤ Build All aron makamugna ang file vip_control.elf sa software/vip_control nga direktoryo.
- Pagtukod sa mem_init file alang sa Intel Quartus Prime compilation:
- a. Pag-right click sa vip_control sa Project Explorer nga bintana.
- b. Pilia ang Paghimo mga Target ➤ Pagtukod….
- c. Pilia ang mem_init_generate.
d. I-klik ang Pagtukod.
Ang Intel Quartus Prime software nagmugna sa
udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file sa software/vip_control/mem_init nga direktoryo.
- Uban sa disenyo nga nagdagan sa usa ka konektado nga board, padagana ang vip_control.elf programming file gihimo sa Eclipse build.
- a. Pag-right click sa vip_control folder sa Project Explorer tab sa Nios II -Eclipse nga bintana.
- b. Pagpili sa Run As ➤ Nios II Hardware. Kung ikaw adunay bukas nga bintana sa terminal sa Nios II, isira kini sa dili pa i-download ang bag-ong software.
Pag-set up sa Intel Arria 10 GX FPGA Development Kit
Gihubit kung giunsa ang pag-set up sa kit aron mapadagan ang 8K DisplayPort Video Format Conversion Design Example.
Figure 1. Intel Arria 10 GX Development Kit nga adunay HiLo Daughter Card
Gipakita sa numero ang board nga gikuha ang asul nga heat sink aron ipakita ang posisyon sa DDR4 Hilo card. Girekomenda sa Intel nga dili nimo ipadagan ang disenyo kung wala ang heat sink sa posisyon.
LAKANG:
- Ihaom ang Bitec DisplayPort 1.4 FMC card sa development board gamit ang FMC Port A.
- Siguroha nga ang power switch (SW1) gipalong, dayon ikonektar ang power connector.
- Ikonektar ang USB cable sa imong kompyuter ug sa MicroUSB Connector (J3) sa development board.
- I-attach ang DisplayPort 1.4 cable tali sa DisplayPort source ug sa Receiver port sa Bitec DisplayPort 1.4 FMC card ug siguroha nga aktibo ang tinubdan.
- Ibutang ang DisplayPort 1.4 cable tali sa DisplayPort display ug sa Transmitter port sa Bitec DisplayPort 1.4 FMC card ug siguroha nga ang display aktibo.
- I-on ang pisara gamit ang SW1.
Board Status LEDs, Push Buttons ug DIP Switches
Ang Intel Arria 10 GX FPGA Development Kit adunay walo ka status LEDs (uban ang berde ug pula nga emitters), tulo ka user push button ug walo ka user DIP switch. Ang 8K DisplayPort Video Format Conversion Design ExampGipasiga ang mga LED aron ipakita ang kahimtang sa link sa tigdawat sa DisplayPort. Ang mga push button ug DIP switch nagtugot kanimo sa pag-usab sa mga setting sa disenyo.
Mga Status sa LED
Talaan 2. Status LEDs
| LED | Deskripsyon |
| Pula nga mga LED | |
| 0 | Ang pag-calibrate sa DDR4 EMIF nagpadayon. |
| 1 | Napakyas ang pag-calibrate sa DDR4 EMIF. |
| 7:2 | Wala magamit. |
| Mga berde nga LED | |
| 0 | Modan-ag kung ang pagbansay sa link sa receiver sa DisplayPort malampuson nga makompleto, ug ang disenyo makadawat og lig-on nga video. |
| 5:1 | Ihap sa agianan sa tigdawat sa DisplayPort: 00001 = 1 lane
00010 = 2 ka lane 00100 = 4 ka lane |
| 7:6 | DisplayPort receiver lane speed: 00 = 1.62 Gbps
01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps |
Gilista sa lamesa ang status nga gipakita sa matag LED. Ang matag posisyon sa LED adunay parehas nga pula ug berde nga mga indikasyon nga mahimong magdan-ag nga independente. Ang bisan unsang LED nga nagsiga nga orange nagpasabut nga ang pula ug berde nga mga indikasyon naka-on.
Mga Push Button sa Gumagamit
Ang user push button 0 nagkontrol sa pagpakita sa Intel logo sa ibabaw nga tuo nga bahin sa output display. Sa pagsugod, ang disenyo makahimo sa pagpakita sa logo. Ang pagpindot sa push button 0 mo-toggle sa enable para sa logo display. Ang user push button 1 nagkontrol sa scaling mode sa disenyo. Sa diha nga ang usa ka tinubdan o lababo init nga gisaksak ang disenyo mahimong default sa bisan hain:
- Passthrough mode, kung ang input nga resolusyon mas ubos o parehas sa output nga resolusyon
- Downscale mode, kung ang input resolution mas dako kay sa output resolution
Matag higayon nga imong pug-on ang user push button 1 ang disenyo mobaylo ngadto sa sunod nga scaling mode (passthrough > upscale, upscale > downscale, downscale > passthrough). Ang user push button 2 wala magamit.
User DIP Switches
Gikontrol sa DIP switch ang opsyonal nga pag-imprinta sa terminal sa Nios II ug ang mga setting alang sa format sa output nga video nga gimaneho pinaagi sa DisplayPort transmitter.
Talaan 3. DIP Switches
Gilista sa lamesa ang function sa matag DIP switch. Ang DIP switch, nga gi-numero nga 1 ngadto sa 8 (dili 0 ngadto sa 7), mohaum sa mga numero nga giimprinta sa switch component. Aron mabutang ang matag switch sa ON, ibalhin ang puti nga switch padulong sa LCD ug palayo sa mga LED sa pisara.
| Pagbalhin | Kalihokan |
| 1 | Makapahimo sa Nios II terminal nga pag-imprenta kung itakda sa ON. |
| 2 | Itakda ang output bits kada kolor:
OFF = 8 ka gamay ON = 10 ka gamay |
| 4:3 | Itakda ang kolor sa output nga luna ug sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0 |
| 6:5 | Itakda ang resolusyon sa output ug frame rate: SW4 OFF, SW3 OFF = 4K60
SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60 |
| 8:7 | Wala magamit |
Pagpadagan sa 8K DisplayPort Video Format Conversion Design Example
Kinahanglan nimo nga i-download ang gihugpong nga .sof file alang sa disenyo sa Intel Arria 10 GX FPGA Development Kit aron mapadagan ang disenyo.
LAKANG:
- Sa Intel Quartus Prime software, i-klik ang Tools ➤ Programmer.
- Sa bintana sa Programmer, i-klik ang Auto Detect aron ma-scan ang JTAG kadena ug pagdiskobre sa konektado nga mga himan.
Kung ang usa ka pop-up nga bintana makita nga naghangyo kanimo sa pag-update sa listahan sa device sa Programmer, i-klik ang Oo. - Sa lista sa aparato, pilia ang laray nga adunay label nga 10AX115S2F45.
- I-klik ang Change File…
- Sa paggamit sa precompiled nga bersyon sa programming file nga gilakip sa Intel isip bahin sa pag-download sa disenyo, pilia ang master_image/pre_compiled.sof.
- Aron magamit ang imong programming file gihimo sa lokal nga pag-compile, pilia ang output_files/top.sof.
- I-on ang Program/Configure sa 10AX115S2F45 nga laray sa listahan sa device.
- I-klik ang Start.
Kung nahuman na ang programmer, awtomatiko nga modagan ang disenyo. - Ablihi ang terminal sa Nios II aron makadawat sa output nga mga text message gikan sa disenyo, kon dili ang disenyo ma-lock human sa daghang kausaban sa switch (kon imong i-set ang user DIP switch 1 ngadto sa ON).
- a. Ablihi ang terminal window ug i-type ang nios2-terminal
- b. Pindota ang Enter.
konektado sa input. Kung wala’y gigikanan, ang output usa ka itom nga screen nga adunay logo sa Intel sa taas nga tuo nga suok sa screen.
Functional nga Deskripsyon sa 8K DisplayPort Video Format Conversion Design Example
Ang sistema sa Platform Designer, udx10_dp.qsys, naglangkob sa DisplayPort receiver ug transmitter protocol IP, sa video pipeline IP, ug sa Nios II processor component. Ang disenyo nagkonektar sa Platform Designer system ngadto sa DisplayPort receiver ug transmitter PHY logic (nga naglangkob sa interface transceivers) ug ang transceiver reconfiguration logic sa taas nga lebel sa usa ka Verilog HDL RTL design file (ibabaw.v). Ang disenyo naglangkob sa usa ka dalan sa pagproseso sa video tali sa DisplayPort input ug sa DisplayPort output.
Hulagway 2. Block Diagram
Ang diagram nagpakita sa mga bloke sa 8K DisplayPort Video Format Conversion Design Example. Ang diagram wala magpakita sa pipila sa mga generic nga peripheral nga konektado sa Nios II, ang Avalon-MM tali sa Nios II processor, ug ang ubang mga sangkap sa sistema. Gidawat sa disenyo ang video gikan sa tinubdan sa DisplayPort sa wala, giproseso ang video pinaagi sa pipeline sa video gikan sa wala ngadto sa tuo sa wala pa ipasa ang video ngadto sa lababo sa DisplayPort sa tuo.
DisplayPort Receiver PHY ug DisplayPort Receiver IP
Ang Bitec DisplayPort FMC card naghatag ug buffer para sa DisplayPort 1.4 signal gikan sa DisplayPort source. Ang kombinasyon sa DisplayPort Receiver PHY ug DisplayPort Receiver IP nagdecode sa umaabot nga signal aron makahimo og video stream. Ang DisplayPort receiver PHY naglangkob sa mga transceiver aron deserialize ang umaabot nga data ug ang DisplayPort receiver IP nagdecode sa DisplayPort protocol. Ang hiniusa nga DisplayPort Receiver IP nagproseso sa umaabot nga DisplayPort signal nga walay software. Ang resulta nga signal sa video gikan sa DisplayPort receiver IP usa ka lumad nga packetized streaming format. Ang disenyo nag-configure sa DisplayPort receiver alang sa 10-bit nga output.
DisplayPort ngadto sa Clock nga Video IP
Ang packetized streaming data format nga output sa DisplayPort receiver dili direktang compatible sa clocked video data format nga gipaabot sa Clocked Video Input IP. Ang DisplayPort ngadto sa Clocked Video IP usa ka custom IP alang niini nga disenyo. Gibag-o niini ang output sa DisplayPort ngadto sa usa ka compatible nga clock video format nga mahimo nimong ikonektar direkta sa Clocked Video Input. Ang DisplayPort ngadto sa Clocked Video IP makausab sa wire signaling standard ug makausab sa pag-order sa color planes sulod sa matag pixel. Ang sumbanan sa DisplayPort nagtino sa pag-order sa kolor nga lahi sa pag-order sa IP pipeline sa video sa Intel. Ang Nios II processor nagkontrol sa color swap. Kini nagbasa sa kasamtangan nga kolor nga luna alang sa transmission gikan sa DisplayPort receiver IP uban sa iyang Avalon-MM ulipon interface. Gimandoan niini ang DisplayPort sa Clocked Video IP aron magamit ang angay nga pagtul-id sa interface sa ulipon nga Avalon-MM.
Na-orasan nga Video Input
Ang na-oras nga input sa video nagproseso sa na-oras nga signal sa interface sa video gikan sa DisplayPort ngadto sa Clocked Video IP ug gi-convert kini sa Avalon-ST Video signal format. Kini nga format sa signal nagtangtang sa tanan nga pinahigda ug bertikal nga blangko nga kasayuran gikan sa video nga nagbilin lamang sa aktibo nga datos sa litrato. Ang IP packetizes niini isip usa ka packet kada video frame. Nagdugang usab kini og dugang nga mga metadata packet (gitawag nga control packets) nga naghulagway sa resolusyon sa matag video frame. Ang Avalon-ST Video stream pinaagi sa processing pipe upat ka pixel nga magkaparehas, nga adunay tulo ka simbolo matag pixel. Ang clock video input naghatag ug clock crossing para sa conversion gikan sa variable rate clock video signal gikan sa DisplayPort receiver IP ngadto sa fixed clock rate (300 MHz) para sa video IP pipeline.
Stream Cleaner
Gisiguro sa tiglimpyo sa sapa nga ang signal sa Avalon-ST Video nga nagpasa sa pipeline sa pagproseso wala’y sayup. Ang init nga pag-plug sa tinubdan sa DisplayPort mahimong hinungdan nga ang disenyo magpakita sa dili kompleto nga mga frame sa datos ngadto sa na-orasan nga video input IP ug makamugna og mga sayop sa resulta nga Avalon-ST Video stream. Ang gidak-on sa mga pakete nga adunay sulud nga datos sa video alang sa matag frame dili motakdo sa gidak-on nga gitaho sa mga kauban nga control packet. Ang stream cleaner nakamatikod niini nga mga kondisyon ug nagdugang og dugang nga datos (grey pixels) ngadto sa katapusan sa nakasala nga mga video packet aron makompleto ang frame ug motugma sa espesipikasyon sa control packet.
Chroma Resampler (Input)
Ang datos sa video nga madawat sa disenyo sa input gikan sa DisplayPort mahimong 4:4:4, 4:2:2, o 4:2:0 chroma sampgipangulohan. Ang input chroma resampGikuha ni ler ang umaabot nga video sa bisan unsang format ug gi-convert kini sa 4:4:4 sa tanan nga mga kaso. Aron mahatagan ang mas taas nga kalidad sa biswal, ang chroma resampGigamit ni ler ang labing mahal nga computationally filtered algorithm. Ang Nios II processor nagbasa sa kasamtangan nga chroma sampling format gikan sa DisplayPort receiver IP pinaagi sa Avalon-MM slave interface niini. Gipahibalo niini ang format sa chroma resampler pinaagi sa Avalon-MM slave interface niini.
Colour Space Converter (Input)
Ang input video data gikan sa DisplayPort mahimong mogamit sa RGB o YCbCr color space. Ang input color space converter mokuha sa umaabot nga video sa bisan unsa nga format nga moabot ug mag-convert niini ngadto sa RGB sa tanang kaso. Ang Nios II processor nagbasa sa kasamtangan nga kolor nga luna gikan sa DisplayPort receiver IP uban sa Avalon-MM slave interface; kini nagkarga sa husto nga mga koepisyent sa pagkakabig ngadto sa chroma resampler pinaagi sa Avalon-MM slave interface niini.
Clipper
Gipili sa clipper ang usa ka aktibo nga lugar gikan sa umaabot nga video stream ug gilabay ang nahabilin. Ang kontrol sa software nga nagdagan sa Nios II processor naghubit sa rehiyon nga pilion. Ang rehiyon nagdepende sa resolusyon sa datos nga nadawat sa tinubdan sa DisplayPort ug ang resolusyon sa output ug scaling mode. Gipahibalo sa processor ang rehiyon ngadto sa Clipper pinaagi sa Avalon-MM slave interface niini.
tig-scaler
Ang disenyo magamit sa scaling sa umaabot nga video data sumala sa input resolution nga nadawat, ug ang output resolution nga imong gikinahanglan. Mahimo ka usab nga mopili tali sa tulo nga mga mode sa pag-scale (upscale, downscale ug passthrough). Duha ka Scalar IP ang naghatag sa scaling functionality: ang usa nagpatuman sa bisan unsang gikinahanglan nga downscaling; ang uban nagpatuman sa upscaling. Ang disenyo nagkinahanglan og duha ka scaler.
- Kung ang scaler nagpatuman sa usa ka downscale, dili kini makahimo og balido nga datos sa matag siklo sa orasan sa output niini. Kay exampUg, kung mag-implementar sa 2x downscale ratio, ang balido nga signal sa output taas sa matag laing siklo sa orasan samtang ang disenyo makadawat sa matag usa nga gi-numero nga input line, ug unya ubos alang sa kinatibuk-an sa odd nga numero nga input lines. Kini nga nagbuto nga pamatasan hinungdanon sa proseso sa pagkunhod sa rate sa datos sa output, apan dili uyon sa downstream Mixer IP, nga sa kasagaran nagpaabut sa usa ka mas makanunayon nga rate sa datos aron malikayan ang pag-agas sa output. Ang disenyo nagkinahanglan sa Frame Buffer tali sa bisan unsang downscale ug mixer. Ang Frame Buffer nagtugot sa Mixer sa pagbasa sa datos sa gikusgon nga gikinahanglan niini.
- Kung ang scaler nagpatuman sa usa ka taas nga lebel, naghimo kini nga balido nga datos sa matag siklo sa orasan, mao nga ang mosunod nga mixer walay mga isyu. Bisan pa, kini mahimong dili modawat sa bag-ong input data sa matag siklo sa orasan. Nagkuha ug 2x upscale isip example, sa bisan gi-numero nga mga linya sa output modawat kini og bag-ong beat sa data sa matag laing siklo sa orasan, unya dili modawat og bag-ong input data sa odd nga numero nga output lines. Bisan pa, ang upstream Clipper mahimong makagama og data sa usa ka hingpit nga lahi nga rate kung kini nag-aplay sa usa ka hinungdanon nga clip (pananglitan sa panahon sa pag-zoom-in). Busa, ang usa ka Clipper ug upscale kinahanglan sa kasagaran bulagon sa usa ka Frame Buffer, nagkinahanglan sa Scaler sa paglingkod human sa Frame Buffer sa pipeline. Ang Scaler kinahanglan nga molingkod atubangan sa Frame Buffer alang sa mga downscales, mao nga ang disenyo nagpatuman sa duha ka managlahing scaler sa bisan asa nga kilid sa Frame Buffer: usa alang sa upscale; ang lain para sa downscale.
Ang duha ka mga Scaler makapakunhod usab sa pinakataas nga bandwidth sa DDR4 nga gikinahanglan sa Frame Buffer. Kinahanglan nimo kanunay nga i-apply ang mga downscale sa wala pa ang Frame Buffer, nga gipamubu ang rate sa datos sa bahin sa pagsulat. Kanunay nga i-apply ang mga upscales pagkahuman sa Frame Buffer, nga nagpamenos sa rate sa datos sa gibasa nga bahin. Ang matag Scaler makakuha sa gikinahanglan nga input resolution gikan sa control packets sa umaabot nga video stream, samtang ang Nios II processor nga adunay Avalon-MM slave interface nagtakda sa output resolution alang sa matag Scaler.
Frame Buffer
Ang frame buffer naggamit sa memorya sa DDR4 aron makahimo og triple buffering nga nagtugot sa video ug image processing pipeline sa paghimo sa frame rate conversion tali sa umaabot ug outgoing frame rates. Ang disenyo makadawat sa bisan unsang input frame rate, apan ang kinatibuk-ang pixel rate kinahanglang dili molapas sa 1 giga pixels kada segundo. Ang Nios II software nagtakda sa output frame rate ngadto sa 30 o 60 fps, sumala sa output mode nga imong gipili. Ang output frame rate kay function sa Clocked Video Output settings ug ang output video pixel clock. Ang backpressure nga gipadapat sa Clocked Video Output sa pipeline nagtino sa gikusgon sa pagbasa nga bahin sa Frame Buffer nga nagbira sa mga video frame gikan sa DDR4.
Mixer
Ang mixer nagmugna og usa ka fixed size nga itom nga background nga hulagway nga giprograma sa Nios II processor nga mohaum sa gidak-on sa kasamtangan nga output image. Ang mixer adunay duha ka input. Ang unang input nagkonektar sa upscaler aron tugotan ang disenyo nga ipakita ang output gikan sa kasamtangan nga video pipeline. Ang ikaduha nga input nagkonektar sa icon generator block. Ang disenyo makahimo lamang sa unang input sa mixer kon kini makamatikod sa aktibo, stable nga video sa clock nga video input. Busa, ang disenyo nagmintinar sa usa ka lig-on nga output larawan sa output samtang init-plugging sa input. Ang disenyo nga alpha nagsagol sa ikaduhang input sa mixer, konektado sa icon generator, sa ibabaw sa background ug sa video pipeline nga mga hulagway nga adunay 50% nga transparency.
Kolor nga Space Converter (Output)
Ang output color space converter nagbag-o sa input RGB video data ngadto sa RGB o YCbCr color space base sa runtime setting gikan sa software.
Chroma Resampler (Output)
Ang output chroma resampGi-convert ni Ler ang format gikan sa 4:4:4 ngadto sa usa sa 4:4:4, 4:2:2, o 4:2:0 nga mga format. Ang software nagtakda sa format. Ang output chroma resampGigamit usab ni ler ang nasala nga algorithm aron makab-ot ang taas nga kalidad nga video.
Na-orasan nga Video Output
Ang na-oras nga output sa video nag-convert sa Avalon-ST Video stream ngadto sa clocked video format. Ang na-oras nga output sa video nagdugang pinahigda ug bertikal nga blangko ug impormasyon sa timing sa pag-synchronize sa video. Ang Nios II nga processor nagprograma sa may kalabutan nga mga setting sa clock video output depende sa output resolution ug frame rate nga imong gipangayo. Ang na-oras nga output sa video nagbag-o sa orasan, nga nagtabok gikan sa naayos nga 300 MHz pipeline nga orasan hangtod sa variable rate sa na-orasan nga video.
Gi-clock nga Video sa DisplayPort
Ang DisplayPort transmitter component modawat sa datos nga gi-format isip clock nga video. Ang mga kalainan sa wire signaling ug deklarasyon sa mga conduit interface sa Platform Designer makapugong kanimo sa pagkonektar sa Clock nga Video Output direkta ngadto sa DisplayPort transmitter IP. Ang Clock nga Video ngadto sa DisplayPort component kay design-specific custom IP aron mahatagan ang simple nga conversion nga gikinahanglan tali sa Clocked Video Output ug DisplayPort transmitter IP. Gibaylo usab niini ang pag-order sa mga kolor nga eroplano sa matag pixel aron i-account ang lainlaing mga sumbanan sa pag-format sa kolor nga gigamit sa Avalon-ST Video ug DisplayPort.
DisplayPort Transmitter IP ug DisplayPort Transmitter PHY
Ang DisplayPort transmitter IP ug DisplayPort transmitter PHY dungan nga nagtrabaho aron ma-convert ang video stream gikan sa clocked video ngadto sa compliant DisplayPort stream. Ang DisplayPort transmitter IP nagdumala sa DisplayPort protocol ug nag-encode sa balido nga DisplayPort data, samtang ang DisplayPort transmitter PHY naglangkob sa mga transceiver ug nagmugna sa high-speed serial output.
Nios II Processor ug Peripheral
Ang sistema sa Platform Designer adunay usa ka Nios II nga processor, nga nagdumala sa DisplayPort receiver ug transmitter IPs ug ang runtime settings alang sa processing pipeline. Ang Nios II processor nagkonektar niining mga batakang peripheral:
- Usa ka on-chip memory aron tipigan ang programa ug ang datos niini.
- Si AJTAG UART aron ipakita ang software printf output (pinaagi sa Nios II terminal).
- Usa ka timer sa sistema aron makamugna og mga paglangan sa lebel sa millisecond sa lainlaing mga punto sa software, ingon nga gikinahanglan sa detalye sa DisplayPort sa mga minimum nga gidugayon sa panghitabo.
- Mga LED aron ipakita ang kahimtang sa sistema.
- Push-button switch aron tugotan ang pagbalhin tali sa mga mode sa pag-scale ug aron mahimo ug ma-disable ang pagpakita sa logo sa Intel.
- DIP switch aron tugotan ang pagbalhin sa format sa output ug aron mahimo ug dili ma-disable ang pag-imprinta sa mga mensahe ngadto sa terminal sa Nios II.
Hot-plug nga mga panghitabo sa DisplayPort nga tinubdan ug sink fire interrupts nga nagpalihok sa Nios II Processor sa pag-configure sa DisplayPort transmitter ug pipeline sa husto. Ang nag-unang loop sa software code usab nagmonitor sa mga kantidad sa push-buttons ug DIP switch ug giusab ang pipeline setup sumala niana.
Mga Kontroler sa I²C
Ang disenyo adunay duha ka I²C controllers (Si5338 ug PS8460) aron i-edit ang mga setting sa tulo sa ubang mga component sa Intel Arria 10 10 GX FPGA Development Kit. Duha ka Si5338 nga mga generator sa orasan sa Intel Arria 10 GX FPGA Development Kit nagkonektar sa parehas nga I²C bus. Ang una nagmugna sa reperensya nga orasan alang sa DDR4 EMIF. Pinaagi sa default, kini nga orasan gitakda sa 100 MHz para magamit sa 1066 MHz DDR4, apan kini nga disenyo nagpadagan sa DDR4 sa 1200 MHz, nga nanginahanglan usa ka reperensya nga orasan nga 150 MHz. Sa pagsugod sa Nios II processor, pinaagi sa I²C controller peripheral, giusab ang mga setting sa register map sa unang Si5338 aron madugangan ang gikusgon sa DDR4 reference clock ngadto sa 150MHz. Ang ikaduhang Si5338 clock generator nagmugna sa vid_clk alang sa clocked video interface tali sa pipeline ug sa DisplayPort transmitter IP. Kinahanglan nimo nga ayohon ang katulin niini nga orasan alang sa matag lainlain nga resolusyon sa output ug rate sa frame nga gisuportahan sa disenyo. Mahimo nimong i-adjust ang katulin sa oras sa pagdagan kung gikinahanglan sa Nios II nga processor. Ang Bitec DisplayPort 1.4 FMC nga kard nga anak nga babaye naggamit sa Parade PS8460 jitter cleaning repeater ug retimer. Sa pagsugod ang Nios II nga processor nag-edit sa mga default setting niini nga component aron matubag ang mga kinahanglanon sa disenyo.
Paglaraw sa Software
Ang 8K DisplayPort Video Format Conversion Design ExampNaglakip kini sa IP gikan sa Intel Video ug Image Processing Suite ug ang DisplayPort interface IP Ang tanan niini nga mga IP makaproseso sa mga frame sa datos nga walay bisan unsa nga interbensyon kung husto ang pag-setup. Kinahanglan nimo nga ipatuman ang gawas nga taas nga lebel nga kontrol aron ma-setup ang mga IP aron magsugod ug kung magbag-o ang sistema, pananglitan, DisplayPort receiver o transmitter hot-plug nga mga panghitabo o kalihokan sa push button sa gumagamit. Niini nga disenyo, ang usa ka Nios II nga processor, nga nagpadagan sa bespoke control software, naghatag sa taas nga lebel nga kontrol. Sa pagsugod sa software:
- I-set ang DDR4 ref clock sa 150 MHz para tugotan ang 1200 MHz DDR speed, unya i-reset ang external memory interface IP aron ma-recalibrate ang bag-ong reference clock.
- Gipahimutang ang PS8460 DisplayPort repeater ug retimer.
- Nagsugod sa DisplayPort receiver ug transmitter interface.
- Nagsugod sa pagproseso sa pipeline IPs.
Kung nahuman na ang pag-initialize ang software mosulod sa usa ka padayon nga while loop, pagsusi, ug pag-reaksyon sa, daghang mga panghitabo.
Mga pagbag-o sa Scaling Mode
Ang disenyo nagsuporta sa tulo ka batakang scaling mode; passthrough, upscale, ug downscale. Sa passthrough mode ang disenyo walay scaling sa input video, sa upscale mode ang design upscales input video, ug sa downscale mode ang design mopaubos sa input video.
Ang upat ka mga bloke sa pagproseso sa pipeline; ang Clipper, ang downscaler, ang upscaler ug ang Mixer nagtino sa presentasyon sa katapusang output sa matag mode. Ang software nagkontrol sa mga setting sa matag bloke depende sa kasamtangan nga input resolution, output resolution, ug ang scaling mode nga imong gipili. Sa kasagaran nga mga kaso, ang Clipper nagpasa sa input pinaagi sa wala mausab, ug ang Mixer nga background size parehas sa gidak-on sa final, scaled nga bersyon sa input video. Bisan pa, kung ang resolusyon sa input nga video mas dako kaysa sa gidak-on sa output, dili posible nga magamit ang usa ka taas sa input nga video nga wala una kini gi-clip. Kung ang resolusyon sa input mas gamay kaysa sa output ang software dili maka-apply sa usa ka downscale nga wala mag-apply sa usa ka Mixer background layer nga mas dako kaysa sa input video layer, nga nagdugang mga itom nga bar sa palibot sa output video.
Talaan 4. Pagproseso sa Block Pipelines
Kini nga lamesa naglista sa aksyon sa upat ka mga bloke sa pagproseso sa pipeline sa matag usa sa siyam ka kombinasyon sa scaling mode, input resolution ug output resolution.
| Mode | sulod > gawas | sulod = gawas | sa < gawas |
| Passthrough | I-clip sa output nga gidak-on Walay downscale | Walay clip
Walay downscale |
Walay clip
Walay downscale |
| nagpadayon… | |||
| Mode | sulod > gawas | sulod = gawas | sa < gawas |
| Walay upscale
Walay itom nga utlanan |
Walay upscale
Walay itom nga utlanan |
Walay upscale
Itom nga border pad sa output size |
|
| Upscale | I-clip sa 2/3 nga gidak-on sa output Walay downscale
Upscale sa output gidak-on Walay itom nga utlanan |
I-clip sa 2/3 nga gidak-on sa output Walay downscale
Upscale sa output gidak-on Walay itom nga utlanan |
Walay clip
Walay downscale Upscale sa output gidak-on Walay itom nga utlanan |
| Pagpaubos | Walay clip
Downscale ngadto sa output size Walay upscale Walay itom nga utlanan |
Walay clip
Downscale ngadto sa output size Walay upscale Walay itom nga utlanan |
Walay clip
Pag-ubos sa 2/3 nga gidak-on sa pag-input Walay taas nga lebel Itom nga border pad sa output size |
Pag-ilis tali sa mga mode pinaagi sa pagpindot sa user push button 1. Ang software nagmonitor sa mga bili sa mga push button sa matag run pinaagi sa loop (kini usa ka software debounce) ug gi-configure ang mga IP sa pagproseso sa pipeline sa tukmang paagi.
Mga pagbag-o sa DisplayPort Input
Sa matag run pinaagi sa loop ang software poll sa status sa Clocked Video Input, mangita sa mga kausaban sa kalig-on sa input video stream. Giisip sa software nga stable ang video kung:
- Ang Clocked Video Input nagtaho nga ang na-orasan nga video malampusong na-lock.
- Ang input resolution ug color space walay mga kausaban sukad sa miaging run pinaagi sa loop.
Kung ang input lig-on apan nawala ang lock o ang mga kabtangan sa video stream nausab, ang software mohunong sa Clocked Video Input nga nagpadala sa video pinaagi sa pipeline. Gitakda usab niini ang Mixer nga mohunong sa pagpakita sa input video layer. Ang output nagpabilin nga aktibo (nagpakita og itom nga screen ug ang Intel logo) sa panahon sa bisan unsang receiver hotplug nga mga panghitabo o mga kausaban sa resolusyon.
Kung ang input dili lig-on apan karon lig-on, ang software nag-configure sa pipeline aron ipakita ang bag-ong input nga resolusyon ug kolor nga luna, kini i-restart ang output gikan sa CVI, ug kini nagtakda sa Mixer aron ipakita pag-usab ang input video layer. Ang pagpagana pag-usab sa layer sa mixer dili dayon tungod kay ang Frame Buffer mahimo pa nga magbalik-balik sa daan nga mga frame gikan sa usa ka naunang input ug ang disenyo kinahanglan nga hawanan kini nga mga frame. Dayon mahimo nimong i-enable pag-usab ang display aron malikayan ang glitching. Ang frame buffer nagtipig og ihap sa gidaghanon sa mga frame nga gibasa gikan sa DDR4, nga mabasa sa Nios II processor. Ang software samples kini nga ihap sa diha nga ang input mahimong stable ug makapahimo pag-usab sa Mixer layer sa diha nga ang ihap misaka sa upat ka mga frame, nga nagsiguro sa disenyo flushes sa bisan unsa nga daan nga mga frame gikan sa buffer.
DisplayPort transmitter Hot-plug Events
Ang mga panghitabo sa hot-plug sa DisplayPort transmitter nagpabuto og interrupt sulod sa software nga nagtakda og flag aron alerto ang main software loop sa kausaban sa output. Kung ang disenyo nakamatikod sa usa ka transmitter hot plug, ang software nagbasa sa EDID alang sa bag-ong display aron mahibal-an kung unsang mga resolusyon ug kolor ang gisuportahan niini. Kung imong itakda ang DIP switch sa usa ka mode nga dili masuportahan sa bag-ong display, ang software mahibalik sa dili kaayo lisud nga mode sa pagpakita. Gi-configure dayon niini ang pipeline, DisplayPort transmitter IP, ug ang Si5338 nga bahin nga nagmugna sa transmitter vid_clk para sa bag-ong output mode. Kung makita sa input ang mga pagbag-o, ang layer sa Mixer para sa input nga video dili makita samtang ang software nag-edit sa mga setting alang sa pipeline. Ang software dili makapaandar pag-usab
ang display hangtud human sa upat ka mga frame sa diha nga ang bag-ong mga setting moagi sa frame
buffer.
Mga Kausaban sa User DIP Switch Settings
Ang mga posisyon sa user DIP switch 2 ngadto sa 6 nagkontrolar sa output format (resolution, frame rate, color space ug bits kada kolor) nga gimaneho pinaagi sa DisplayPort transmitter. Kung nakit-an sa software ang mga pagbag-o sa kini nga mga switch sa DIP, nagdagan kini sa usa ka pagkasunod-sunod nga halos parehas sa usa ka mainit nga plug sa transmitter. Dili nimo kinahanglan pangutan-on ang transmitter nga EDID tungod kay dili kini mausab.
Kasaysayan sa Pagbag-o alang sa AN 889: 8K DisplayPort Video Format Conversion Design Example
Talaan 5. Kasaysayan sa Pagbag-o alang sa AN 889: 8K DisplayPort Video Format Conversion Design Example
| Bersyon sa Dokumento | Mga kausaban |
| 2019.05.30 | Inisyal nga pagpagawas. |
Intel Corporation. Tanang katungod gigahin. Ang Intel, ang logo sa Intel, ug uban pang mga marka sa Intel mao ang mga marka sa pamatigayon sa Intel Corporation o mga subsidiary niini. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kostumer sa Intel nga makuha ang pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo.
*Ang ubang mga ngalan ug mga tatak mahimong maangkon nga gipanag-iya sa uban.
Mga Dokumento / Mga Kapanguhaan
 |
intel AN 889 8K DisplayPort Video Format Conversion Design Example [pdf] Giya sa Gumagamit USA ka 889 8K DisplayPort Video Format Conversion Design Example, AN 889, 8K DisplayPort Video Format Conversion Design Example, Format Conversion Design Example, Conversion Design Example |
