intel AN 889 8K Thiết kế chuyển đổi định dạng video DisplayPort Example
Giới thiệu về Thiết kế chuyển đổi định dạng video DisplayPort 8K Example
Thiết kế chuyển đổi định dạng video DisplayPort 8K Example tích hợp IP kết nối video Intel DisplayPort 1.4 với đường dẫn xử lý video. Thiết kế này mang lại khả năng chia tỷ lệ, chuyển đổi không gian màu và chuyển đổi tốc độ khung hình chất lượng cao cho luồng video lên tới 8K ở tốc độ 30 khung hình/giây hoặc 4K ở tốc độ 60 khung hình/giây.
Thiết kế này có khả năng cấu hình phần mềm và phần cứng cao, cho phép cấu hình và thiết kế lại hệ thống nhanh chóng. Thiết kế hướng tới các thiết bị Intel® Arria® 10 và sử dụng IP Intel FPGA sẵn sàng 8K mới nhất từ Bộ xử lý hình ảnh và video trong Intel Quartus® Prime v19.2.
Giới thiệu về DisplayPort Intel FPGA IP
Để tạo các thiết kế Intel Arria 10 FPGA với giao diện DisplayPort, hãy khởi tạo IP Intel FPGA DisplayPort. Tuy nhiên, IP DisplayPort này chỉ thực hiện mã hóa hoặc giải mã giao thức cho DisplayPort. Nó không bao gồm các bộ thu phát, PLL hoặc chức năng cấu hình lại bộ thu phát cần thiết để thực hiện thành phần nối tiếp tốc độ cao của giao diện. Intel cung cấp các thành phần IP thu phát, PLL và cấu hình lại riêng biệt. Việc lựa chọn, tham số hóa và kết nối các thành phần này để tạo ra giao diện bộ thu hoặc bộ phát DisplayPort tuân thủ đầy đủ đòi hỏi kiến thức chuyên môn.
Intel cung cấp thiết kế này cho những người không phải là chuyên gia thu phát. GUI biên tập tham số cho IP DisplayPort cho phép bạn xây dựng thiết kế.
Bạn tạo một phiên bản của IP DisplayPort (có thể chỉ là bộ thu, chỉ bộ phát hoặc bộ thu và bộ phát kết hợp) trong Trình thiết kế nền tảng hoặc Danh mục IP. Khi bạn tham số hóa phiên bản DisplayPort IP, bạn có thể chọn tạo một phiên bản cũampthiết kế cho cấu hình cụ thể đó. Thiết kế kết hợp máy thu và máy phát là một quá trình truyền đơn giản, trong đó đầu ra từ máy thu truyền trực tiếp tới máy phát. Thiết kế truyền qua cố định tạo ra PHY máy thu, PHY máy phát và các khối cấu hình lại đầy đủ chức năng để thực hiện tất cả logic thu phát và PLL. Bạn có thể sao chép trực tiếp các phần có liên quan của thiết kế hoặc sử dụng thiết kế đó làm tài liệu tham khảo. Thiết kế tạo ra DisplayPort Intel Arria 10 FPGA IP Design Example và sau đó thêm nhiều files được tạo trực tiếp vào danh sách biên dịch được sử dụng bởi dự án Intel Quartus Prime. Bao gồm các:
- Files để tạo các phiên bản IP được tham số hóa cho bộ thu phát, PLL và khối cấu hình lại.
- VerilogHDL files để kết nối các IP này với các khối PHY của bộ thu, PHY của bộ phát và Bộ phân xử cấu hình lại bộ thu phát ở mức cao hơn
- Ràng buộc thiết kế tóm tắt (SDC) files để đặt các ràng buộc về thời gian có liên quan.
Các tính năng của Thiết kế chuyển đổi định dạng video DisplayPort 8K Example
- Đầu vào:
- Kết nối DisplayPort 1.4 hỗ trợ độ phân giải từ 720×480 đến 3840×2160 ở bất kỳ tốc độ khung hình nào lên tới 60 khung hình/giây và độ phân giải lên tới 7680×4320 ở tốc độ 30 khung hình/giây.
- Hỗ trợ cắm nóng.
- Hỗ trợ cả định dạng màu RGB và YCbCr (4:4:4, 4:2:2 và 4:2:0) ở
đầu vào. - Phần mềm tự động phát hiện định dạng đầu vào và thiết lập quy trình xử lý phù hợp.
- Đầu ra:
- Có thể lựa chọn kết nối DisplayPort 1.4 (thông qua công tắc DIP) cho độ phân giải 1080p, 1080i hoặc 2160p ở tốc độ 60 khung hình/giây hoặc 2160p ở tốc độ 30 khung hình/giây.
- Hỗ trợ cắm nóng.
- Công tắc DIP để đặt định dạng màu đầu ra được yêu cầu thành RGB, YCbCr 4:4:4, YCbCr 4:2:2 hoặc YCbCr 4:2:0.
- Đường dẫn xử lý 10K RGB 8 bit đơn với khả năng chia tỷ lệ và chuyển đổi tốc độ khung hình có thể định cấu hình bằng phần mềm:
- Bộ thu nhỏ Lanczos 12 chạm.
- Bộ nâng cấp Lanczos 16 pha, 4 vòi.
- Bộ đệm khung hình video đệm ba cung cấp chuyển đổi tốc độ khung hình.
- Bộ trộn với tính năng trộn alpha cho phép phủ biểu tượng OSD.
Bắt đầu với Thiết kế chuyển đổi định dạng video 8K DisplayPort Ví dụample
Yêu cầu về phần cứng và phần mềm
Thiết kế chuyển đổi định dạng video DisplayPort 8K Examptập tin yêu cầu phần cứng và phần mềm cụ thể.
Phần cứng:
- Bộ công cụ phát triển FPGA Intel Arria 10 GX, bao gồm Thẻ phụ Hilo DDR4
- Thẻ con Bitec DisplayPort 1.4 FMC (phiên bản 11)
- Nguồn DisplayPort 1.4 tạo ra video lên tới 3840x2160p60 hoặc 7680x4320p30
- Bồn rửa DisplayPort 1.4 hiển thị video lên tới 3840x2160p60
- Cáp DisplayPort 1.4 được chứng nhận VESA.
Phần mềm:
- Hệ điều hành Windows hoặc Linux
- Bộ Intel Quartus Prime Design Suite v19.2, bao gồm:
- Phiên bản Intel Quartus Prime Pro
- Nhà thiết kế nền tảng
- Nios® II EDS
- Thư viện IP Intel FPGA (bao gồm Bộ xử lý hình ảnh và video)
Thiết kế chỉ hoạt động với phiên bản Intel Quartus Prime này.
Tải xuống và cài đặt Thiết kế chuyển đổi định dạng video Intel 8K DisplayPort Example
Thiết kế này có sẵn trên Intel Design Store.
- Tải xuống dự án đã lưu trữ file udx10_dp.par.
- Trích xuất dự án Intel Quartus Prime từ kho lưu trữ:
- a. Mở phiên bản Intel Quartus Prime Pro.
- b. Nhấp chuột File ➤ Mở dự án.
Cửa sổ Dự án mở sẽ mở ra. - c. Điều hướng đến và chọn udx10_dp.par file.
- d. Nhấp vào Mở.
- e. Trong cửa sổ Mẫu thiết kế mở, đặt thư mục Đích đến vị trí mong muốn cho dự án được trích xuất. Các mục cho mẫu thiết kế file và tên dự án phải chính xác và bạn không cần thay đổi chúng.
- f. Nhấp vào OK.
Thiết kế Files dành cho Thiết kế chuyển đổi định dạng video Intel 8K DisplayPort Example
Bảng 1. Thiết kế Files
| File hoặc Tên thư mục | Sự miêu tả |
| ip | Chứa phiên bản IP files cho tất cả các phiên bản IP Intel FPGA trong thiết kế:
• IP DisplayPort (máy phát và máy thu) • PLL tạo ra các xung nhịp ở mức cao nhất của thiết kế • Tất cả IP tạo nên hệ thống Platform Designer cho quy trình xử lý. |
| hình ảnh chính | Chứa pre_compiled.sof, là một chương trình bảng được biên dịch sẵn file cho thiết kế. |
| không_acds_ip | Chứa mã nguồn cho IP bổ sung trong thiết kế này mà Intel Quartus Prime không đưa vào. |
| sdc | Chứa SDC file mô tả các ràng buộc về thời gian bổ sung mà thiết kế này yêu cầu. SDC files được bao gồm tự động với các phiên bản IP không xử lý các ràng buộc này. |
| phần mềm | Chứa mã nguồn, thư viện và tập lệnh xây dựng cho phần mềm chạy trên bộ xử lý nhúng Nios II để kiểm soát chức năng cấp cao của thiết kế. |
| udx10_dp | Một thư mục mà Intel Quartus Prime tạo đầu ra files cho hệ thống Platform Designer. Đầu ra udx10_dp.sopcinfo file cho phép bạn tạo khởi tạo bộ nhớ file cho bộ nhớ phần mềm bộ xử lý Nios II. Trước tiên, bạn không cần phải tạo hệ thống Platform Designer đầy đủ. |
| non_acds_ip.ipx | IPX này file khai báo tất cả IP trong thư mục non_acds_ip tới Platform Designer để nó xuất hiện trong Thư viện IP. |
| README.txt | Hướng dẫn ngắn gọn để xây dựng và chạy thiết kế. |
| top.qpf | Dự án Intel Quartus Prime file cho thiết kế. |
| top.qsf | Cài đặt dự án Intel Quartus Prime file cho thiết kế. Cái này file liệt kê tất cả các fileCần thiết để xây dựng thiết kế, cùng với các phép gán chốt và một số cài đặt dự án khác. |
| top.v | Verilog HDL cấp cao nhất file cho thiết kế. |
| udx10_dp.qsys | Hệ thống Platform Designer chứa quy trình xử lý video, bộ xử lý Nios II và các thiết bị ngoại vi của nó. |
Biên soạn thiết kế chuyển đổi định dạng video DisplayPort 8K Example
Intel cung cấp chương trình bo mạch được biên dịch sẵn file cho thiết kế trong thư mục master_image (pre_compiled.sof) để cho phép bạn chạy thiết kế mà không cần chạy trình biên dịch đầy đủ.
CÁC BƯỚC:
- Trong phần mềm Intel Quartus Prime, mở dự án top.qpf file. Kho lưu trữ đã tải xuống tạo ra cái này file khi bạn giải nén dự án.
- Nhấp chuột File ➤ Mở và chọn ip/dp_rx_tx/dp_rx_tx.ip. GUI biên tập tham số cho IP DisplayPort mở ra, hiển thị các tham số cho phiên bản DisplayPort trong thiết kế.
- Nhấp vào Tạo Example Thiết kế (không phải Tạo).
- Khi quá trình tạo hoàn tất, hãy đóng trình chỉnh sửa tham số.
- In File Explorer, điều hướng đến thư mục phần mềm và giải nén tệp lưu trữ vip_control_src.zip để tạo thư mục vip_control_src.
- Trong thiết bị đầu cuối BASH, điều hướng đến phần mềm/tập lệnh và chạy tập lệnh shell build_sw.sh.
Kịch bản xây dựng phần mềm Nios II cho thiết kế. Nó tạo ra cả một .elf file mà bạn có thể tải xuống bảng trong thời gian chạy và .hex file để biên dịch vào bảng lập trình .sof file. - Trong phần mềm Intel Quartus Prime, nhấp vào Đang xử lý ➤ Bắt đầu biên dịch.
- Intel Quartus Prime tạo ra hệ thống udx10_dp.qsys Platform Designer.
- Intel Quartus Prime đặt dự án thành top.qpf.
Quá trình biên dịch tạo top.sof trong đầu ra_files thư mục khi nó hoàn thành.
Viewthiết kế và tái tạo hệ thống thiết kế nền tảng
- Nhấp vào Công cụ ➤ Trình thiết kế nền tảng.
- Chọn tên hệ thống.qsys cho tùy chọn hệ thống Trình thiết kế nền tảng.
- Nhấp vào Mở.
Platform Designer mở hệ thống. - Review hệ thống.
- Tái tạo lại hệ thống:
- a. Nhấp vào Tạo HDL….
- b. Trong Cửa sổ thế hệ, bật Xóa thư mục đầu ra cho các mục tiêu thế hệ đã chọn.
- c. Nhấp vào Tạo
Biên soạn thiết kế chuyển đổi định dạng video DisplayPort 8K Examptập tin với Công cụ xây dựng phần mềm Nios II cho Eclipse
Bạn thiết lập một không gian làm việc Eclipse Nios II tương tác để thiết kế tạo ra một không gian làm việc sử dụng cùng các thư mục mà tập lệnh xây dựng sử dụng. Nếu trước đây bạn chạy tập lệnh xây dựng, bạn nên xóa các thư mục software/vip_control và software/vip_control_bsp trước khi tạo không gian làm việc Eclipse. Nếu bạn chạy lại tập lệnh xây dựng tại bất kỳ thời điểm nào, nó sẽ ghi đè lên không gian làm việc của Eclipse.
CÁC BƯỚC:
- Điều hướng đến thư mục phần mềm và giải nén tệp lưu trữ vip_control_src.zip để tạo thư mục vip_control_src.
- Trong thư mục dự án đã cài đặt, tạo một thư mục mới và đặt tên là không gian làm việc.
- Trong phần mềm Intel Quartus Prime, nhấp vào Công cụ ➤ Công cụ xây dựng phần mềm Nios II cho Eclipse.
- a. Trong cửa sổ Workspace Launcher, chọn thư mục không gian làm việc bạn đã tạo.
- b. Nhấp vào OK.
- Trong cửa sổ Nios II – Eclipse, nhấp vào File ➤ Mới ➤ Ứng dụng Nios II và BSP từ Mẫu.
Hộp thoại Ứng dụng Nios II và BSP từ Mẫu xuất hiện.- a. Trong thông tin SOPC File hộp, chọn udx10_dp/ udx10_dp.sopcinfo file. Nios II SBT dành cho Eclipse điền tên CPU bằng tên bộ xử lý từ .sopcinfo file.
- b. Trong hộp Tên dự án, nhập vip_control.
- c. Chọn Dự án trống từ danh sách Mẫu.
- d. Nhấp vào Tiếp theo.
- e. Chọn Tạo dự án BSP mới dựa trên mẫu dự án ứng dụng với tên dự án vip_control_bsp.
- f. Bật Sử dụng vị trí mặc định.
- g. Nhấp vào Hoàn tất để tạo ứng dụng và BSP dựa trên .sopcinfo file.
Sau khi BSP tạo, các dự án vip_control và vip_control_bsp sẽ xuất hiện trong tab Project Explorer.
- Trong Windows Explorer, sao chép nội dung của thư mục software/vip_control_src vào thư mục software/vip_control mới tạo.
- Trong tab Project Explorer của cửa sổ Nios II – Eclipse, nhấp chuột phải vào thư mục vip_control_bsp và chọn Nios II > BSP Editor.
- a. Chọn Không có từ menu thả xuống cho sys_clk_timer.
- b. Chọn cpu_timer từ menu thả xuống cho thời gianamp_đồng hồ bấm giờ.
- c. Bật Enable_small_c_library.
- d. Nhấp vào Tạo.
- e. Khi quá trình tạo hoàn tất, nhấp vào Thoát.
- Trong tab Project Explorer, bấm chuột phải vào thư mục vip_control và bấm Thuộc tính.
- a. Trong cửa sổ Thuộc tính cho vip_control, mở rộng Thuộc tính ứng dụng Nios II và nhấp vào Đường dẫn ứng dụng Nios II.
- b. Nhấp vào Thêm… bên cạnh Dự án thư viện.
- c. Trong cửa sổ Dự án Thư viện, hãy điều hướng đến thư mục udx10.dp\spftware \vip_control_src và chọn thư mục bkc_dprx.syslib.
- d. Bấm vào đồng ý. Xuất hiện thông báo Chuyển sang đường dẫn tương đối. Bấm vào Có.
- e. Lặp lại các bước 7.b ở trang 8 và 7.c ở trang 8 cho các thư mục bkc_dptx.syslib và bkc_dptxll_syslib
- f. Nhấp vào OK.
- Chọn Dự án ➤ Xây dựng tất cả để tạo file vip_control.elf trong thư mục software/vip_control.
- Xây dựng mem_init file cho phần tổng hợp Intel Quartus Prime:
- a. Nhấp chuột phải vào vip_control trong cửa sổ Project Explorer.
- b. Chọn Đặt mục tiêu ➤ Xây dựng….
- c. Chọn mem_init_generate.
d. Nhấp vào Xây dựng.
Phần mềm Intel Quartus Prime tạo ra
udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file trong thư mục software/vip_control/mem_init.
- Với thiết kế chạy trên bo mạch được kết nối, hãy chạy lập trình vip_control.elf file được tạo bởi bản dựng Eclipse.
- a. Nhấp chuột phải vào thư mục vip_control trong tab Project Explorer của cửa sổ Nios II -Eclipse.
- b. Chọn Chạy dưới dạng ➤ Phần cứng Nios II. Nếu bạn mở cửa sổ terminal Nios II, hãy đóng nó lại trước khi tải xuống phần mềm mới.
Thiết lập Bộ công cụ phát triển FPGA Intel Arria 10 GX
Mô tả cách thiết lập bộ công cụ để chạy Thiết kế chuyển đổi định dạng video DisplayPort 8K Examplà.
Hình 1. Bộ công cụ phát triển Intel Arria 10 GX với thẻ con HiLo
Hình minh họa bo mạch với tản nhiệt màu xanh được loại bỏ để hiển thị vị trí của thẻ DDR4 Hilo. Intel khuyến nghị bạn không nên chạy thiết kế khi chưa đặt đúng vị trí tản nhiệt.
CÁC BƯỚC:
- Lắp thẻ FMC Bitec DisplayPort 1.4 vào bảng phát triển bằng Cổng FMC A.
- Đảm bảo công tắc nguồn (SW1) đã tắt, sau đó cắm đầu nối nguồn.
- Kết nối cáp USB với máy tính của bạn và với Đầu nối MicroUSB (J3) trên bảng phát triển.
- Gắn cáp DisplayPort 1.4 giữa nguồn DisplayPort và cổng Nhận của thẻ Bitec DisplayPort 1.4 FMC và đảm bảo nguồn đang hoạt động.
- Gắn cáp DisplayPort 1.4 giữa màn hình DisplayPort và cổng Phát của thẻ Bitec DisplayPort 1.4 FMC và đảm bảo màn hình đang hoạt động.
- Bật bảng bằng SW1.
Đèn LED trạng thái bảng, nút ấn và công tắc DIP
Bộ công cụ phát triển FPGA Intel Arria 10 GX có tám đèn LED trạng thái (có cả bộ phát màu xanh lá cây và màu đỏ), ba nút ấn dành cho người dùng và tám công tắc DIP dành cho người dùng. Thiết kế chuyển đổi định dạng video DisplayPort 8K Example chiếu sáng các đèn LED để cho biết trạng thái của liên kết bộ thu DisplayPort. Các nút ấn và công tắc DIP cho phép bạn thay đổi cài đặt thiết kế.
Đèn LED trạng thái
Bảng 2. Đèn LED trạng thái
| DẪN ĐẾN | Sự miêu tả |
| Đèn LED đỏ | |
| 0 | Đang tiến hành hiệu chỉnh DDR4 EMIF. |
| 1 | Hiệu chỉnh DDR4 EMIF không thành công. |
| 7:2 | Không sử dụng. |
| Đèn LED xanh | |
| 0 | Sáng lên khi quá trình đào tạo liên kết bộ thu DisplayPort hoàn tất thành công và thiết kế nhận được video ổn định. |
| 5:1 | Số làn của bộ thu DisplayPort: 00001 = 1 làn
00010 = 2 làn xe 00100 = 4 làn xe |
| 7:6 | Tốc độ làn thu DisplayPort: 00 = 1.62 Gbps
01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps |
Bảng liệt kê trạng thái mà mỗi đèn LED chỉ ra. Mỗi vị trí đèn LED có cả đèn báo màu đỏ và xanh lục có thể chiếu sáng độc lập. Bất kỳ đèn LED nào phát sáng màu cam có nghĩa là cả hai đèn báo màu đỏ và xanh lục đều bật.
Nút ấn của người dùng
Nút ấn người dùng 0 điều khiển việc hiển thị logo Intel ở góc trên bên phải của màn hình đầu ra. Khi khởi động, thiết kế cho phép hiển thị logo. Nhấn nút ấn 0 sẽ bật tắt hiển thị logo. Nút ấn người dùng 1 điều khiển chế độ chia tỷ lệ của thiết kế. Khi nguồn hoặc bồn rửa được cắm nóng, thiết kế mặc định là:
- Chế độ truyền qua, nếu độ phân giải đầu vào nhỏ hơn hoặc bằng độ phân giải đầu ra
- Chế độ thu nhỏ, nếu độ phân giải đầu vào lớn hơn độ phân giải đầu ra
Mỗi lần bạn nhấn nút ấn của người dùng 1, thiết kế sẽ chuyển sang chế độ chia tỷ lệ tiếp theo (chuyển qua > nâng cấp, nâng cấp > thu nhỏ, thu nhỏ > chuyển qua). Nút ấn của người dùng 2 không được sử dụng.
Công tắc DIP của người dùng
Công tắc DIP điều khiển quá trình in của thiết bị đầu cuối Nios II tùy chọn và cài đặt cho định dạng video đầu ra được điều khiển thông qua bộ phát DisplayPort.
Bảng 3. Công tắc DIP
Bảng liệt kê chức năng của từng công tắc DIP. Công tắc DIP, được đánh số từ 1 đến 8 (không phải từ 0 đến 7), khớp với các số được in trên thành phần công tắc. Để đặt từng công tắc thành BẬT, hãy di chuyển công tắc màu trắng về phía màn hình LCD và cách xa đèn LED trên bảng.
| Công tắc | Chức năng |
| 1 | Cho phép in thiết bị đầu cuối Nios II khi được đặt thành BẬT. |
| 2 | Đặt bit đầu ra cho mỗi màu:
TẮT = 8 bit BẬT = 10 bit |
| 4:3 | Đặt không gian màu đầu ra và sampling: SW4 TẮT, SW3 TẮT = RGB 4:4:4 SW4 TẮT, SW3 BẬT = YCbCr 4:4:4 SW4 BẬT, SW3 TẮT = YCbCr 4:2:2 SW4 BẬT, SW3 BẬT = YCbCr 4:2:0 |
| 6:5 | Đặt độ phân giải đầu ra và tốc độ khung hình: SW4 OFF, SW3 OFF = 4K60
SW4 TẮT, SW3 BẬT = 4K30 SW4 BẬT, SW3 TẮT = 1080p60 SW4 BẬT, SW3 BẬT = 1080i60 |
| 8:7 | Chưa sử dụng |
Chạy Thiết kế chuyển đổi định dạng video DisplayPort 8K Example
Bạn phải tải xuống .sof đã biên dịch file cho thiết kế tới Bộ công cụ phát triển FPGA Intel Arria 10 GX để chạy thiết kế.
CÁC BƯỚC:
- Trong phần mềm Intel Quartus Prime, nhấp vào Công cụ ➤ Lập trình viên.
- Trong cửa sổ Lập trình viên, nhấp vào Tự động phát hiện để quét JTAG chuỗi và khám phá các thiết bị được kết nối.
Nếu một cửa sổ bật lên xuất hiện yêu cầu bạn cập nhật danh sách thiết bị của Lập trình viên, hãy nhấp vào Có. - Trong danh sách thiết bị, chọn hàng có nhãn 10AX115S2F45.
- Nhấp vào Thay đổi File…
- Để sử dụng phiên bản biên dịch sẵn của chương trình file mà Intel đưa vào như một phần của bản tải xuống thiết kế, hãy chọn master_image/pre_compiled.sof.
- Để sử dụng chương trình của bạn file được tạo bởi trình biên dịch cục bộ, chọn đầu ra_files/top.sof.
- Bật Chương trình/Cấu hình ở hàng 10AX115S2F45 của danh sách thiết bị.
- Nhấp vào Bắt đầu.
Khi lập trình viên hoàn thành, thiết kế sẽ tự động chạy. - Mở thiết bị đầu cuối Nios II để nhận tin nhắn văn bản đầu ra từ thiết kế, nếu không thiết kế sẽ khóa sau một số lần thay đổi công tắc (chỉ khi bạn đặt công tắc DIP 1 của người dùng thành BẬT).
- a. Mở cửa sổ terminal và gõ nios2-terminal
- b. Nhấn Enter.
được kết nối ở đầu vào. Không có nguồn, đầu ra là màn hình đen có logo Intel ở góc trên bên phải màn hình.
Mô tả chức năng của Thiết kế chuyển đổi định dạng video 8K DisplayPort Example
Hệ thống Platform Designer, udx10_dp.qsys, chứa IP giao thức bộ thu và bộ phát DisplayPort, IP đường dẫn video và các thành phần bộ xử lý Nios II. Thiết kế kết nối hệ thống Platform Designer với logic PHY của bộ thu và bộ phát DisplayPort (chứa các bộ thu phát giao diện) và logic cấu hình lại bộ thu phát ở cấp cao nhất trong thiết kế Verilog HDL RTL file (top.v). Thiết kế bao gồm một đường dẫn xử lý video duy nhất giữa đầu vào DisplayPort và đầu ra DisplayPort.
Hình 2. Sơ đồ khối
Sơ đồ hiển thị các khối trong Thiết kế chuyển đổi định dạng video DisplayPort 8K Example. Sơ đồ không hiển thị một số thiết bị ngoại vi chung được kết nối với Nios II, Avalon-MM giữa bộ xử lý Nios II và các thành phần khác của hệ thống. Thiết kế chấp nhận video từ nguồn DisplayPort ở bên trái, xử lý video thông qua đường ống video từ trái sang phải trước khi chuyển video ra bồn chứa DisplayPort ở bên phải.
PHY của bộ thu DisplayPort và IP của bộ thu DisplayPort
Thẻ Bitec DisplayPort FMC cung cấp bộ đệm cho tín hiệu DisplayPort 1.4 từ nguồn DisplayPort. Sự kết hợp giữa PHY của Bộ thu DisplayPort và IP của Bộ thu DisplayPort sẽ giải mã tín hiệu đến để tạo ra một luồng video. PHY của bộ thu DisplayPort chứa các bộ thu phát để giải tuần tự hóa dữ liệu đến và IP của bộ thu DisplayPort giải mã giao thức DisplayPort. IP Bộ thu DisplayPort kết hợp xử lý tín hiệu DisplayPort đến mà không cần bất kỳ phần mềm nào. Tín hiệu video thu được từ IP bộ thu DisplayPort là định dạng truyền phát được đóng gói gốc. Thiết kế cấu hình bộ thu DisplayPort cho đầu ra 10 bit.
DisplayPort sang IP video có đồng hồ
Đầu ra định dạng dữ liệu phát trực tuyến được đóng gói bởi bộ thu DisplayPort không tương thích trực tiếp với định dạng dữ liệu video có xung nhịp mà IP đầu vào video có đồng hồ mong đợi. IP DisplayPort sang Clocked Video là IP tùy chỉnh cho thiết kế này. Nó chuyển đổi đầu ra DisplayPort thành định dạng video có đồng hồ tương thích mà bạn có thể kết nối trực tiếp với Đầu vào video có đồng hồ. DisplayPort sang IP Video có Đồng hồ có thể sửa đổi tiêu chuẩn tín hiệu dây và có thể thay đổi thứ tự của các mặt phẳng màu trong mỗi pixel. Tiêu chuẩn DisplayPort chỉ định thứ tự màu khác với thứ tự IP của đường dẫn video Intel. Bộ xử lý Nios II kiểm soát việc hoán đổi màu sắc. Nó đọc không gian màu hiện tại để truyền từ IP bộ thu DisplayPort bằng giao diện phụ Avalon-MM. Nó hướng DisplayPort sang IP Video có Đồng hồ để áp dụng hiệu chỉnh phù hợp với giao diện phụ Avalon-MM của nó.
Đầu vào video có đồng hồ
Đầu vào video có xung nhịp xử lý tín hiệu giao diện video có xung nhịp từ DisplayPort sang IP Video có Đồng hồ và chuyển đổi nó sang định dạng tín hiệu Video Avalon-ST. Định dạng tín hiệu này loại bỏ tất cả thông tin xóa ngang và dọc khỏi video, chỉ để lại dữ liệu hình ảnh hoạt động. IP đóng gói nó thành một gói trên mỗi khung hình video. Nó cũng bổ sung thêm các gói siêu dữ liệu (được gọi là gói điều khiển) mô tả độ phân giải của từng khung hình video. Luồng video Avalon-ST qua ống xử lý song song có bốn pixel, với ba ký hiệu trên mỗi pixel. Đầu vào video có xung nhịp cung cấp khả năng vượt xung để chuyển đổi từ tín hiệu video có tốc độ thay đổi từ IP bộ thu DisplayPort sang tốc độ xung nhịp cố định (300 MHz) cho đường dẫn IP video.
Trình dọn dẹp luồng
Trình dọn dẹp luồng đảm bảo rằng tín hiệu Video Avalon-ST truyền đến đường ống xử lý không có lỗi. Việc cắm nóng nguồn DisplayPort có thể khiến thiết kế hiển thị các khung dữ liệu không đầy đủ cho IP đầu vào video có xung nhịp và tạo ra lỗi trong luồng Video Avalon-ST thu được. Kích thước của các gói chứa dữ liệu video cho mỗi khung hình không khớp với kích thước được báo cáo bởi các gói điều khiển liên quan. Trình dọn dẹp luồng phát hiện các điều kiện này và thêm dữ liệu bổ sung (pixel màu xám) vào cuối gói video vi phạm để hoàn thiện khung và khớp với thông số kỹ thuật trong gói điều khiển.
Độ phân giải màu sắcampler (Đầu vào)
Dữ liệu video mà thiết kế nhận được ở đầu vào từ DisplayPort có thể là sắc độ 4:4:4, 4:2:2 hoặc 4:2:0ampdẫn đến. Độ phân giải màu đầu vàoampler lấy video đến ở bất kỳ định dạng nào và chuyển đổi nó thành 4:4:4 trong mọi trường hợp. Để cung cấp chất lượng hình ảnh cao hơn, độ phân giải sắc độampler sử dụng thuật toán lọc tốn kém nhất về mặt tính toán. Bộ xử lý Nios II đọc sắc độ hiện tạiampling từ IP bộ thu DisplayPort thông qua giao diện phụ Avalon-MM của nó. Nó truyền đạt định dạng tới độ phân giải sắc độampler thông qua giao diện nô lệ Avalon-MM của nó.
Bộ chuyển đổi không gian màu (Đầu vào)
Dữ liệu video đầu vào từ DisplayPort có thể sử dụng không gian màu RGB hoặc YCbCr. Bộ chuyển đổi không gian màu đầu vào sẽ lấy video đến ở bất kỳ định dạng nào nó đến và chuyển đổi nó sang RGB trong mọi trường hợp. Bộ xử lý Nios II đọc không gian màu hiện tại từ IP bộ thu DisplayPort bằng giao diện phụ Avalon-MM; nó tải các hệ số chuyển đổi chính xác vào độ phân giải sắc độampler thông qua giao diện nô lệ Avalon-MM của nó.
Máy cắt
Clipper chọn một vùng hoạt động từ luồng video đến và loại bỏ phần còn lại. Phần mềm điều khiển chạy trên bộ xử lý Nios II xác định vùng cần chọn. Vùng này phụ thuộc vào độ phân giải của dữ liệu nhận được tại nguồn DisplayPort cũng như chế độ chia tỷ lệ và độ phân giải đầu ra. Bộ xử lý giao tiếp vùng với Clipper thông qua giao diện phụ Avalon-MM của nó.
Máy cạo râu
Thiết kế áp dụng tỷ lệ cho dữ liệu video đến theo độ phân giải đầu vào nhận được và độ phân giải đầu ra mà bạn yêu cầu. Bạn cũng có thể chọn giữa ba chế độ chia tỷ lệ (tăng tỷ lệ, giảm tỷ lệ và chuyển qua). Hai IP vô hướng cung cấp chức năng mở rộng quy mô: một IP thực hiện bất kỳ việc thu nhỏ quy mô cần thiết nào; cái còn lại thực hiện nâng cấp. Thiết kế yêu cầu hai bộ chia tỷ lệ.
- Khi bộ chia tỷ lệ thực hiện giảm tỷ lệ, nó không tạo ra dữ liệu hợp lệ trên mỗi chu kỳ xung nhịp ở đầu ra của nó. Dành cho người yêu cũampVí dụ, nếu thực hiện tỷ lệ thu nhỏ 2x, tín hiệu hợp lệ ở đầu ra sẽ ở mức cao trong mỗi chu kỳ xung nhịp khác trong khi thiết kế nhận từng dòng đầu vào được đánh số chẵn, sau đó ở mức thấp đối với toàn bộ các dòng đầu vào được đánh số lẻ. Hành vi bùng nổ này là nền tảng cho quá trình giảm tốc độ dữ liệu ở đầu ra, nhưng không tương thích với IP Bộ trộn xuôi dòng, vốn thường yêu cầu tốc độ dữ liệu ổn định hơn để tránh tình trạng tràn dữ liệu ở đầu ra. Thiết kế yêu cầu Bộ đệm khung giữa bất kỳ bộ trộn và bộ trộn nào. Bộ đệm khung cho phép Bộ trộn đọc dữ liệu ở tốc độ mà nó yêu cầu.
- Khi bộ chia tỷ lệ thực hiện nâng cấp, nó sẽ tạo ra dữ liệu hợp lệ trên mỗi chu kỳ đồng hồ, do đó bộ trộn sau không gặp vấn đề gì. Tuy nhiên, nó có thể không chấp nhận dữ liệu đầu vào mới trong mỗi chu kỳ xung nhịp. Nhận được sự nâng cấp gấp 2 lần với tư cách là người yêu cũampVí dụ, trên các dòng đầu ra được đánh số chẵn, nó chấp nhận một nhịp dữ liệu mới trong mỗi chu kỳ đồng hồ khác, sau đó không chấp nhận dữ liệu đầu vào mới trên các dòng đầu ra được đánh số lẻ. Tuy nhiên, Clipper ngược dòng có thể tạo ra dữ liệu ở tốc độ hoàn toàn khác nếu nó đang áp dụng một clip quan trọng (ví dụ: trong khi phóng to). Do đó, Clipper và nâng cấp thường phải được phân tách bằng Bộ đệm khung, yêu cầu Bộ chia tỷ lệ phải nằm sau Bộ đệm khung trong đường ống. Bộ chia tỷ lệ phải nằm trước Bộ đệm khung cho các tỷ lệ thu nhỏ, do đó, thiết kế triển khai hai bộ chia tỷ lệ riêng biệt ở hai bên của Bộ đệm khung: một cho nâng cấp; cái còn lại để thu nhỏ.
Hai Bộ chia tỷ lệ cũng giảm băng thông DDR4 tối đa mà Bộ đệm khung yêu cầu. Bạn phải luôn áp dụng tỷ lệ thu nhỏ trước Bộ đệm khung, giảm thiểu tốc độ dữ liệu ở phía ghi. Luôn áp dụng các mức nâng cấp sau Bộ đệm khung để giảm thiểu tốc độ dữ liệu ở phía đọc. Mỗi Bộ chia tỷ lệ nhận được độ phân giải đầu vào cần thiết từ các gói điều khiển trong luồng video đến, trong khi bộ xử lý Nios II với giao diện phụ Avalon-MM đặt độ phân giải đầu ra cho mỗi Bộ chia tỷ lệ.
Bộ đệm khung
Bộ đệm khung sử dụng bộ nhớ DDR4 để thực hiện bộ đệm ba lần cho phép đường dẫn xử lý video và hình ảnh thực hiện chuyển đổi tốc độ khung hình giữa tốc độ khung hình đến và đi. Thiết kế có thể chấp nhận bất kỳ tốc độ khung hình đầu vào nào, nhưng tổng tốc độ pixel không được vượt quá 1 giga pixel mỗi giây. Phần mềm Nios II đặt tốc độ khung hình đầu ra thành 30 hoặc 60 khung hình/giây, tùy theo chế độ đầu ra bạn chọn. Tốc độ khung hình đầu ra là một chức năng của cài đặt Đầu ra video được đồng hồ và đồng hồ pixel video đầu ra. Áp suất ngược mà Đầu ra Video được Đồng hồ áp dụng cho đường dẫn sẽ xác định tốc độ mà phía đọc của Bộ đệm Khung kéo các khung hình video từ DDR4.
Máy trộn
Bộ trộn tạo ra hình ảnh nền đen có kích thước cố định mà bộ xử lý Nios II lập trình để phù hợp với kích thước của hình ảnh đầu ra hiện tại. Máy trộn có hai đầu vào. Đầu vào đầu tiên kết nối với bộ nâng cấp để cho phép thiết kế hiển thị đầu ra từ đường truyền video hiện tại. Đầu vào thứ hai kết nối với khối tạo biểu tượng. Thiết kế chỉ kích hoạt đầu vào đầu tiên của bộ trộn khi nó phát hiện video hoạt động, ổn định ở đầu vào video có xung nhịp. Do đó, thiết kế duy trì hình ảnh đầu ra ổn định ở đầu ra trong khi cắm nóng ở đầu vào. Bản alpha thiết kế trộn đầu vào thứ hai với bộ trộn, được kết nối với trình tạo biểu tượng, trên cả hình ảnh nền và đường dẫn video với độ trong suốt 50%.
Bộ chuyển đổi không gian màu (Đầu ra)
Bộ chuyển đổi không gian màu đầu ra chuyển đổi dữ liệu video RGB đầu vào thành không gian màu RGB hoặc YCbCr dựa trên cài đặt thời gian chạy từ phần mềm.
Độ phân giải màu sắcampler (Đầu ra)
Độ phân giải màu đầu raampler chuyển đổi định dạng từ 4:4:4 sang một trong các định dạng 4:4:4, 4:2:2 hoặc 4:2:0. Phần mềm thiết lập định dạng. Độ phân giải màu đầu raampler cũng sử dụng thuật toán lọc để đạt được video chất lượng cao.
Đầu ra video có đồng hồ
Đầu ra video có xung nhịp sẽ chuyển đổi luồng Video Avalon-ST sang định dạng video có xung nhịp. Đầu ra video có xung nhịp sẽ thêm thông tin về thời gian đồng bộ hóa và xóa ngang và dọc cho video. Bộ xử lý Nios II lập trình các cài đặt liên quan ở đầu ra video có xung nhịp tùy thuộc vào độ phân giải đầu ra và tốc độ khung hình mà bạn yêu cầu. Đầu ra video có xung nhịp chuyển đổi đồng hồ, chuyển từ đồng hồ đường ống 300 MHz cố định sang tốc độ thay đổi của video có xung nhịp.
Đồng hồ video sang DisplayPort
Thành phần bộ phát DisplayPort chấp nhận dữ liệu được định dạng dưới dạng video có xung nhịp. Sự khác biệt trong tín hiệu dây và khai báo của giao diện ống dẫn trong Platform Designer ngăn cản bạn kết nối trực tiếp Đầu ra video có đồng hồ với IP bộ phát DisplayPort. Thành phần Clocked Video to DisplayPort là IP tùy chỉnh dành riêng cho thiết kế để cung cấp chuyển đổi đơn giản cần thiết giữa Đầu ra video có đồng hồ và IP bộ phát DisplayPort. Nó cũng hoán đổi thứ tự của các mặt phẳng màu trong mỗi pixel để phù hợp với các tiêu chuẩn định dạng màu khác nhau được Avalon-ST Video và DisplayPort sử dụng.
Bộ phát DisplayPort IP và Bộ phát DisplayPort PHY
IP của bộ phát DisplayPort và bộ phát DisplayPort PHY cùng nhau hoạt động để chuyển đổi luồng video từ video có xung nhịp sang luồng DisplayPort tuân thủ. IP bộ phát DisplayPort xử lý giao thức DisplayPort và mã hóa dữ liệu DisplayPort hợp lệ, trong khi PHY bộ phát DisplayPort chứa các bộ thu phát và tạo đầu ra nối tiếp tốc độ cao.
Bộ xử lý và thiết bị ngoại vi Nios II
Hệ thống Platform Designer chứa bộ xử lý Nios II, quản lý IP bộ thu và bộ phát DisplayPort cũng như cài đặt thời gian chạy cho quy trình xử lý. Bộ xử lý Nios II kết nối với các thiết bị ngoại vi cơ bản sau:
- Bộ nhớ trên chip để lưu trữ chương trình và dữ liệu của nó.
- ÀTAG UART để hiển thị đầu ra printf của phần mềm (thông qua thiết bị đầu cuối Nios II).
- Bộ hẹn giờ hệ thống để tạo ra độ trễ ở mức mili giây tại các điểm khác nhau trong phần mềm, theo yêu cầu của thông số kỹ thuật DisplayPort về thời lượng sự kiện tối thiểu.
- Đèn LED hiển thị trạng thái hệ thống.
- Công tắc nút nhấn để cho phép chuyển đổi giữa các chế độ chia tỷ lệ cũng như bật và tắt hiển thị logo Intel.
- Công tắc DIP để cho phép chuyển đổi định dạng đầu ra cũng như bật và tắt tính năng in tin nhắn tới thiết bị đầu cuối Nios II.
Các sự kiện cắm nóng trên cả nguồn DisplayPort và nguồn gián đoạn kích hoạt bộ xử lý Nios II để định cấu hình chính xác bộ phát và đường dẫn DisplayPort. Vòng lặp chính trong mã phần mềm cũng giám sát các giá trị đó trên các nút ấn và công tắc DIP, đồng thời thay đổi thiết lập đường ống cho phù hợp.
Bộ điều khiển I²C
Thiết kế chứa hai bộ điều khiển I²C (Si5338 và PS8460) để chỉnh sửa cài đặt của ba thành phần khác trên Bộ công cụ phát triển FPGA Intel Arria 10 10 GX. Hai bộ tạo xung nhịp Si5338 trên Bộ công cụ phát triển FPGA Intel Arria 10 GX kết nối với cùng một bus I4C. Cái đầu tiên tạo ra đồng hồ tham chiếu cho DDR100 EMIF. Theo mặc định, xung nhịp này được đặt thành 1066 MHz để sử dụng với DDR4 4 MHz, nhưng thiết kế này chạy DDR1200 ở tốc độ 150 MHz, yêu cầu xung nhịp tham chiếu là 5338 MHz. Khi khởi động bộ xử lý Nios II, thông qua thiết bị ngoại vi bộ điều khiển I4C, sẽ thay đổi cài đặt trong bản đồ đăng ký của Si150 đầu tiên để tăng tốc độ xung nhịp tham chiếu DDR5338 lên 1.4 MHz. Trình tạo xung nhịp Si8460 thứ hai tạo vid_clk cho giao diện video có xung nhịp giữa đường dẫn và IP bộ phát DisplayPort. Bạn phải điều chỉnh tốc độ của đồng hồ này cho từng độ phân giải đầu ra và tốc độ khung hình khác nhau được thiết kế hỗ trợ. Bạn có thể điều chỉnh tốc độ trong thời gian chạy khi bộ xử lý Nios II yêu cầu. Thẻ con Bitec DisplayPort XNUMX FMC sử dụng bộ lặp và bộ đếm thời gian làm sạch jitter Parade PSXNUMX. Khi khởi động, bộ xử lý Nios II chỉnh sửa các cài đặt mặc định của thành phần này để đáp ứng yêu cầu của thiết kế.
Mô tả phần mềm
Thiết kế chuyển đổi định dạng video DisplayPort 8K Examptập tin bao gồm IP từ Bộ xử lý hình ảnh và video Intel và IP giao diện DisplayPort. Tất cả các IP này có thể xử lý các khung dữ liệu mà không cần can thiệp thêm khi thiết lập chính xác. Bạn phải triển khai điều khiển cấp cao bên ngoài để thiết lập IP ngay từ đầu và khi hệ thống thay đổi, ví dụ: các sự kiện cắm nóng của bộ thu hoặc bộ phát DisplayPort hoặc hoạt động nút nhấn của người dùng. Trong thiết kế này, bộ xử lý Nios II, chạy phần mềm điều khiển riêng, cung cấp khả năng điều khiển cấp cao. Khi khởi động phần mềm:
- Đặt đồng hồ tham chiếu DDR4 thành 150 MHz để cho phép tốc độ DDR 1200 MHz, sau đó đặt lại IP giao diện bộ nhớ ngoài để hiệu chỉnh lại trên đồng hồ tham chiếu mới.
- Thiết lập bộ lặp và bộ hẹn giờ DisplayPort PS8460.
- Khởi tạo giao diện bộ thu và bộ phát DisplayPort.
- Khởi tạo IP đường ống xử lý.
Khi quá trình khởi tạo hoàn tất, phần mềm sẽ chuyển sang vòng lặp while liên tục, kiểm tra và phản hồi một số sự kiện.
Thay đổi chế độ chia tỷ lệ
Thiết kế hỗ trợ ba chế độ chia tỷ lệ cơ bản; thông qua, cấp cao và cấp dưới. Ở chế độ chuyển tiếp, thiết kế không chia tỷ lệ video đầu vào, ở chế độ nâng cao, thiết kế sẽ nâng cấp video đầu vào và ở chế độ thu nhỏ, thiết kế sẽ giảm tỷ lệ video đầu vào.
Bốn khối trong đường ống xử lý; Clipper, bộ thu nhỏ, bộ nâng cấp và Bộ trộn xác định cách trình bày đầu ra cuối cùng ở mỗi chế độ. Phần mềm kiểm soát cài đặt của từng khối tùy thuộc vào độ phân giải đầu vào hiện tại, độ phân giải đầu ra và chế độ chia tỷ lệ mà bạn chọn. Trong hầu hết các trường hợp, Clipper chuyển đầu vào không bị thay đổi và kích thước nền của Bộ trộn có cùng kích thước với phiên bản thu nhỏ cuối cùng của video đầu vào. Tuy nhiên, nếu độ phân giải video đầu vào lớn hơn kích thước đầu ra thì không thể áp dụng tính năng nâng cấp cho video đầu vào mà không cắt bớt video đó trước. Nếu độ phân giải đầu vào nhỏ hơn đầu ra, phần mềm không thể áp dụng tỷ lệ thu nhỏ mà không áp dụng lớp nền Trình trộn lớn hơn lớp video đầu vào, lớp này sẽ thêm các thanh màu đen xung quanh video đầu ra.
Bảng 4. Đường ống xử lý khối
Bảng này liệt kê hoạt động của bốn khối đường ống xử lý trong mỗi khối trong số chín kết hợp chế độ chia tỷ lệ, độ phân giải đầu vào và độ phân giải đầu ra.
| Cách thức | vào > ra | vào = ra | trong < ngoài |
| Truyền qua | Cắt theo kích thước đầu ra Không thu nhỏ | Không có clip
Không có quy mô thấp |
Không có clip
Không có quy mô thấp |
| tiếp tục… | |||
| Cách thức | vào > ra | vào = ra | trong < ngoài |
| Không cao cấp
Không có viền đen |
Không cao cấp
Không có viền đen |
Không cao cấp
Miếng đệm viền đen theo kích thước đầu ra |
|
| Cao cấp | Cắt kích thước đầu ra thành 2/3 Không thu nhỏ
Nâng cấp lên kích thước đầu ra Không có viền đen |
Cắt kích thước đầu ra thành 2/3 Không thu nhỏ
Nâng cấp lên kích thước đầu ra Không có viền đen |
Không có clip
Không có quy mô thấp Nâng cấp lên kích thước đầu ra Không có viền đen |
| Giảm quy mô | Không có clip
Giảm kích thước xuống kích thước đầu ra Không nâng cấp Không có viền đen |
Không có clip
Giảm kích thước xuống kích thước đầu ra Không nâng cấp Không có viền đen |
Không có clip
Giảm kích thước đầu vào xuống 2/3 Không nâng cấp Miếng đệm viền đen theo kích thước đầu ra |
Thay đổi giữa các chế độ bằng cách nhấn nút ấn của người dùng 1. Phần mềm giám sát các giá trị trên các nút ấn trong mỗi lần chạy qua vòng lặp (nó thực hiện gỡ lỗi phần mềm) và định cấu hình IP trong quy trình xử lý một cách thích hợp.
Những thay đổi ở đầu vào DisplayPort
Trong mỗi lần chạy vòng lặp, phần mềm sẽ thăm dò trạng thái của Đầu vào video có đồng hồ, tìm kiếm những thay đổi về độ ổn định của luồng video đầu vào. Phần mềm coi video là ổn định nếu:
- Đầu vào video có đồng hồ báo cáo rằng video có đồng hồ đã được khóa thành công.
- Độ phân giải đầu vào và không gian màu không có thay đổi kể từ lần chạy vòng lặp trước đó.
Nếu đầu vào ổn định nhưng bị mất khóa hoặc các thuộc tính của luồng video đã thay đổi thì phần mềm sẽ dừng Đầu vào video có đồng hồ gửi video qua đường dẫn. Nó cũng đặt Bộ trộn ngừng hiển thị lớp video đầu vào. Đầu ra vẫn hoạt động (hiển thị màn hình đen và logo Intel) trong bất kỳ sự kiện cắm nóng bộ thu nào hoặc thay đổi độ phân giải.
Nếu đầu vào không ổn định nhưng hiện đã ổn định, phần mềm sẽ định cấu hình đường dẫn để hiển thị độ phân giải đầu vào và không gian màu mới, phần mềm sẽ khởi động lại đầu ra từ CVI và đặt Bộ trộn hiển thị lại lớp video đầu vào. Việc kích hoạt lại lớp trộn không phải là ngay lập tức vì Bộ đệm khung có thể vẫn lặp lại các khung cũ từ đầu vào trước đó và thiết kế phải xóa các khung này. Sau đó, bạn có thể kích hoạt lại màn hình để tránh bị trục trặc. Bộ đệm khung sẽ đếm số lượng khung hình được đọc từ DDR4 mà bộ xử lý Nios II có thể đọc được. Phần mềmamples này được tính khi đầu vào ổn định và bật lại lớp Trình trộn khi số lượng đã tăng thêm bốn khung, điều này đảm bảo thiết kế sẽ loại bỏ mọi khung hình cũ khỏi bộ đệm.
Sự kiện cắm nóng của bộ phát DisplayPort
Các sự kiện cắm nóng ở bộ phát DisplayPort sẽ kích hoạt một ngắt trong phần mềm đặt cờ để cảnh báo vòng lặp phần mềm chính về sự thay đổi ở đầu ra. Khi thiết kế phát hiện phích cắm nóng của máy phát, phần mềm sẽ đọc EDID cho màn hình mới để xác định độ phân giải và không gian màu nào được hỗ trợ. Nếu bạn đặt công tắc DIP sang chế độ mà màn hình mới không thể hỗ trợ, phần mềm sẽ quay trở lại chế độ hiển thị ít đòi hỏi hơn. Sau đó, nó định cấu hình đường dẫn, IP bộ phát DisplayPort và phần Si5338 đang tạo vid_clk bộ phát cho chế độ đầu ra mới. Khi đầu vào thấy các thay đổi, lớp Trình trộn cho video đầu vào không hiển thị do phần mềm chỉnh sửa cài đặt cho đường dẫn. Phần mềm không kích hoạt lại được
màn hình hiển thị cho đến sau bốn khung hình khi cài đặt mới đi qua khung hình
bộ đệm.
Những thay đổi đối với Cài đặt Công tắc DIP của Người dùng
Vị trí của các công tắc DIP của người dùng từ 2 đến 6 kiểm soát định dạng đầu ra (độ phân giải, tốc độ khung hình, không gian màu và số bit trên mỗi màu) được điều khiển thông qua bộ phát DisplayPort. Khi phần mềm phát hiện những thay đổi trên các công tắc DIP này, nó sẽ chạy qua một trình tự gần giống với phích cắm nóng của máy phát. Bạn không cần truy vấn EDID máy phát vì nó không thay đổi.
Lịch sử sửa đổi cho AN 889: Thiết kế chuyển đổi định dạng video 8K DisplayPort Example
Bảng 5. Lịch sử sửa đổi cho AN 889: Thiết kế chuyển đổi định dạng video 8K DisplayPort Example
| Phiên bản tài liệu | Thay đổi |
| 2019.05.30 | Phiên bản phát hành đầu tiên. |
Tập đoàn Intel. Đã đăng ký Bản quyền. Intel, logo Intel và các nhãn hiệu khác của Intel là thương hiệu của Tập đoàn Intel hoặc các công ty con của Tập đoàn. Intel đảm bảo hiệu suất của các sản phẩm FPGA và chất bán dẫn của mình theo các thông số kỹ thuật hiện hành theo bảo hành tiêu chuẩn của Intel, nhưng bảo lưu quyền thay đổi bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo. Intel không chịu trách nhiệm hoặc trách nhiệm pháp lý phát sinh từ ứng dụng hoặc việc sử dụng bất kỳ thông tin, sản phẩm hoặc dịch vụ nào được mô tả ở đây trừ khi được Intel đồng ý rõ ràng bằng văn bản. Khách hàng của Intel nên lấy phiên bản mới nhất của thông số kỹ thuật thiết bị trước khi dựa vào bất kỳ thông tin được công bố nào và trước khi đặt hàng sản phẩm hoặc dịch vụ.
*Các tên và thương hiệu khác có thể được coi là tài sản của người khác.
Tài liệu / Tài nguyên
 |
intel AN 889 8K Thiết kế chuyển đổi định dạng video DisplayPort Example [tập tin pdf] Hướng dẫn sử dụng Thiết kế chuyển đổi định dạng video AN 889 8K DisplayPort Example, AN 889, 8K DisplayPort Video Thiết kế chuyển đổi định dạng Examptập tin, Thiết kế chuyển đổi định dạng Examptập tin, Thiết kế chuyển đổi Example |
