Преобразование видеоформата Intel AN 889 8K DisplayPort Example

О программе преобразования видеоформата 8K DisplayPort Design Example

Проект преобразования формата видео 8K DisplayPort ExampФайл объединяет IP-подключение видео Intel DisplayPort 1.4 с конвейером обработки видео. Конструкция обеспечивает высококачественное масштабирование, преобразование цветового пространства и преобразование частоты кадров для видеопотоков до 8K при 30 кадрах в секунду или 4K при 60 кадрах в секунду.
Конструкция легко настраивается программным и аппаратным обеспечением, что позволяет быстро настраивать и переделывать систему. Дизайн предназначен для устройств Intel® Arria® 10 и использует новейшую 8K-совместимую IP-схему Intel FPGA из пакета обработки видео и изображений в Intel Quartus® Prime v19.2.

О DisplayPort Intel FPGA IP
Чтобы создать проекты Intel Arria 10 FPGA с интерфейсами DisplayPort, создайте экземпляр DisplayPort Intel FPGA IP. Однако этот IP-адрес DisplayPort реализует только кодирование или декодирование протокола для DisplayPort. Он не включает приемопередатчики, PLL или функции реконфигурации приемопередатчиков, необходимые для реализации высокоскоростного последовательного компонента интерфейса. Intel предоставляет отдельные компоненты приемопередатчика, PLL и реконфигурации IP. Выбор, параметризация и подключение этих компонентов для создания полностью совместимого интерфейса приемника или передатчика DisplayPort требует специальных знаний.
Intel предоставляет эту конструкцию для тех, кто не является экспертом в области приемопередатчиков. Графический интерфейс редактора параметров для DisplayPort IP позволяет создавать дизайн.
Вы создаете экземпляр DisplayPort IP (который может быть только приемником, только передатчиком или комбинированным приемником и передатчиком) либо в Platform Designer, либо в IP-каталоге. Когда вы параметризуете экземпляр DisplayPort IP, вы можете выбратьample дизайн для этой конкретной конфигурации. Комбинированная конструкция приемника и передатчика представляет собой простую сквозную схему, в которой выходной сигнал приемника подается непосредственно на передатчик. Конструкция с фиксированной сквозной передачей создает полностью функциональный PHY приемника, PHY передатчика и блоки реконфигурации, которые реализуют всю логику приемопередатчика и PLL. Вы можете либо напрямую скопировать соответствующие разделы дизайна, либо использовать дизайн в качестве эталона. Дизайн генерирует DisplayPort Intel Arria 10 FPGA IP Design Example, а затем добавляет множество fileсоздаются непосредственно в списке компиляции, используемом проектом Intel Quartus Prime. К ним относятся:

• Files для создания параметризованных экземпляров IP для приемопередатчиков, PLL и блоков реконфигурации.
• Верилог HDL files для подключения этих IP-адресов к блокам PHY приемника более высокого уровня, PHY передатчика и арбитра реконфигурации приемопередатчика.
• Ограничение дизайна Synopsys (SDC) files, чтобы установить соответствующие временные ограничения.

Возможности преобразователя видеоформата 8K DisplayPort Design Example

• Вход:
  • Подключение DisplayPort 1.4 поддерживает разрешения от 720×480 до 3840×2160 при любой частоте кадров до 60 кадров в секунду и разрешения до 7680×4320 при 30 кадрах в секунду.
  • Поддержка горячего подключения.
  • Поддержка цветовых форматов RGB и YCbCr (4:4:4, 4:2:2 и 4:2:0) на
    вход.
  • Программное обеспечение автоматически определяет формат ввода и соответствующим образом настраивает конвейер обработки.
• Выход:
  • Возможность подключения DisplayPort 1.4 (с помощью DIP-переключателей) для разрешения 1080p, 1080i или 2160p при 60 кадрах в секунду или 2160p при 30 кадрах в секунду.
  • Поддержка горячего подключения.
  • DIP-переключатели для установки требуемого формата выходного цвета: RGB, YCbCr 4:4:4, YCbCr 4:2:2 или YCbCr 4:2:0.
• Единый 10-битный конвейер обработки 8K RGB с программно настраиваемым масштабированием и преобразованием частоты кадров:
  • Уменьшение масштаба Ланцоша с 12 касаниями.
  • 16-фазный апскейлер Lanczos с 4 отводами.
  • Тройная буферизация буфера видеокадров обеспечивает преобразование частоты кадров.
  • Микшер с альфа-смешением позволяет накладывать значки экранного меню.

Начало работы с преобразователем видеоформата 8K DisplayPort Design Example

Требования к оборудованию и программному обеспечению

Проект преобразования формата видео 8K DisplayPort Example требует специального аппаратного и программного обеспечения.

Аппаратное обеспечение:

• Комплект для разработки Intel Arria 10 GX FPGA, включая дочернюю карту DDR4 Hilo
• Дочерняя карта Bitec DisplayPort 1.4 FMC (редакция 11)
• Источник DisplayPort 1.4, который воспроизводит видео с разрешением до 3840x2160p60 или 7680x4320p30
• Приемник DisplayPort 1.4, отображающий видео с разрешением до 3840x2160p60
• Кабели DisplayPort 1.4, сертифицированные VESA.

Программное обеспечение:

• ОС Windows или Linux
• Intel Quartus Prime Design Suite v19.2, который включает в себя:
  • Intel Quartus Prime Pro Edition
  • Дизайнер платформы
  • Ниос® II ЭДС
  • IP-библиотека Intel FPGA (включая пакет обработки видео и изображений)

Дизайн работает только с этой версией Intel Quartus Prime.

Загрузка и установка программы преобразования видеоформата Intel 8K DisplayPort Design Example

Дизайн доступен в магазине Intel Design Store.

1. Скачать заархивированный проект file udx10_dp.par.
2. Извлеките проект Intel Quartus Prime из архива:
   • a. Откройте Intel Quartus Prime Pro Edition.
   • b. Нажмите File ➤ Открыть проект.
     Откроется окно Открыть проект.
   • c. Перейдите к файлу udx10_dp.par и выберите его. file.
   • d. Нажмите «Открыть».
   • e. В окне «Открыть шаблон дизайна» установите папку «Назначение» в нужное место для извлеченного проекта. Записи для шаблона дизайна file и имя проекта должны быть правильными, и вам не нужно их менять.
   • f. Нажмите ОК.

Дизайн Files для Intel 8K DisplayPort Video Format Conversion Design Example

Таблица 1. Дизайн Files

File или имя папки	Описание
ip	Содержит экземпляр IP files для всех IP-экземпляров Intel FPGA в проекте: • IP DisplayPort (передатчик и приемник) • PLL, который генерирует часы на верхнем уровне проекта. • Все IP, составляющие систему Platform Designer для конвейера обработки.
master_image	Содержит pre_compiled.sof, который является предварительно скомпилированным программным обеспечением для платы. file для дизайна.
non_acds_ip	Содержит исходный код для дополнительных IP-адресов в этом проекте, которые Intel Quartus Prime не включает.
сдк	Содержит SDC file который описывает дополнительные временные ограничения, которые требует этот дизайн. SDC files, автоматически включенные в экземпляры IP, не учитывают эти ограничения.
программное обеспечение	Содержит исходный код, библиотеки и сценарии сборки для программного обеспечения, работающего на встроенном процессоре Nios II, для управления высокоуровневой функциональностью проекта.
udx10_dp	Папка, в которую Intel Quartus Prime генерирует выходные данные. files для системы Platform Designer. Выходные данные udx10_dp.sopcinfo file позволяет генерировать инициализацию памяти file для памяти программного обеспечения процессора Nios II. Вам не нужно сначала создавать полную систему Platform Designer.
non_acds_ip.ipx	Этот IPX file объявляет все IP-адреса в папке non_acds_ip в Platform Designer, чтобы они отображались в библиотеке IP-адресов.
README.txt	Краткая инструкция по сборке и запуску дизайна.
топ.qpf	Проект Intel Quartus Prime file для дизайна.
топ.qsf	Настройки проекта Intel Quartus Prime file для дизайна. Этот file перечисляет все files, необходимые для создания дизайна, а также назначение выводов и ряд других параметров проекта.
топ.v	Verilog HDL верхнего уровня file для дизайна.
udx10_dp.qsys	Система Platform Designer, содержащая конвейер обработки видео, процессор Nios II и его периферийные устройства.

Компиляция проекта преобразования формата видео 8K DisplayPort Example
Intel предоставляет предварительно скомпилированную плату для программирования file для дизайна в каталоге master_image (pre_compiled.sof), чтобы позволить вам запустить дизайн без запуска полной компиляции.
ШАГИ:

1. В программном обеспечении Intel Quartus Prime откройте проект top.qpf. file. Скачанный архив создает это file при распаковке проекта.
2. Нажмите File ➤ Откройте и выберите ip/dp_rx_tx/dp_rx_tx.ip. Откроется графический интерфейс редактора параметров для IP-адреса DisplayPort, в котором отображаются параметры экземпляра DisplayPort в проекте.
3. Нажмите «Создать пример».ampLe Design (не Генерировать).
4. Когда генерация завершится, закройте редактор параметров.
5. In File Explorer, перейдите в каталог программного обеспечения и разархивируйте архив vip_control_src.zip, чтобы создать каталог vip_control_src.
6. В терминале BASH перейдите в раздел software/script и запустите сценарий оболочки build_sw.sh.
   Сценарий создает программное обеспечение Nios II для проекта. Он создает как .elf file который вы можете загрузить на плату во время выполнения, и файл .hex file скомпилировать в плату программирование .sof file.
7. В программном обеспечении Intel Quartus Prime щелкните «Обработка» ➤ «Начать компиляцию».
   • Intel Quartus Prime создает систему udx10_dp.qsys Platform Designer.
   • Intel Quartus Prime задает для проекта top.qpf.

Компиляция создает top.sof в output_files после завершения.

ViewСоздание и перегенерация системы Platform Designer

1. Выберите «Инструменты» ➤ «Конструктор платформ».
2. Выберите имя системы.qsys для параметра системы Platform Designer.
3. Нажмите «Открыть».
   Platform Designer открывает систему.
4. Review система.
5. Восстановите систему:
   • a. Нажмите «Создать HDL…».
   • b. В окне генерации включите параметр «Очистить выходные каталоги» для выбранных целей генерации.
   • c. Нажмите «Создать»

Компиляция проекта преобразования формата видео 8K DisplayPort Exampфайл с инструментами сборки программного обеспечения Nios II для Eclipse
Вы настраиваете интерактивное рабочее пространство Nios II Eclipse для проекта, чтобы создать рабочее пространство, использующее те же папки, что и скрипт сборки. Если вы ранее запускали скрипт сборки, вам следует удалить папки software/vip_control и software/vip_control_bsp перед созданием рабочей области Eclipse. Если вы повторно запустите сценарий сборки в любой момент, он перезапишет рабочую область Eclipse.
ШАГИ:

1. Перейдите в каталог программного обеспечения и разархивируйте архив vip_control_src.zip, чтобы создать каталог vip_control_src.
2. В установленном каталоге проекта создайте новую папку и назовите ее workspace.
3. В программном обеспечении Intel Quartus Prime щелкните Инструменты ➤ Инструменты сборки программного обеспечения Nios II для Eclipse.
   • a. В окне Workspace Launcher выберите созданную папку рабочей области.
   • b. Нажмите ОК.
4. В окне Nios II – Eclipse нажмите File ➤ Новое ➤ Приложение Nios II и BSP из шаблона.
   Появится диалоговое окно Приложение Nios II и BSP из шаблона.
   • a. В информации SOPC File выберите udx10_dp/ udx10_dp.sopcinfo file. Nios II SBT для Eclipse заполняет имя процессора именем процессора из файла .sopcinfo. file.
   • b. В поле Имя проекта введите vip_control.
   • c. Выберите Пустой проект из списка Шаблоны.
   • d. Нажмите «Далее».
   • e. Выберите Создать новый проект BSP на основе шаблона проекта приложения с именем проекта vip_control_bsp.
   • f. Включите Использовать местоположение по умолчанию.
   • g. Нажмите «Готово», чтобы создать приложение и BSP на основе файла .sopcinfo. file.
     После создания BSP проекты vip_control и vip_control_bsp появятся на вкладке Project Explorer.
5. В проводнике Windows скопируйте содержимое каталога software/vip_control_src во вновь созданный каталог software/vip_control.
6. Во вкладке Project Explorer окна Nios II – Eclipse щелкните правой кнопкой мыши папку vip_control_bsp и выберите Nios II > BSP Editior.
   • a. Выберите «Нет» в раскрывающемся меню для sys_clk_timer.
   • b. Выберите cpu_timer из выпадающего меню для времени.amp_таймер.
   • c. Включите enable_small_c_library.
   • d. Нажмите Создать.
   • e. Когда генерация завершится, нажмите Exit.
7. На вкладке Project Explorer щелкните правой кнопкой мыши каталог vip_control и выберите «Свойства».
   1. a. В окне Свойства для vip_control разверните свойства приложения Nios II и щелкните Пути к приложению Nios II.
   2. b. Нажмите «Добавить…» рядом с «Проекты библиотеки».
   3. c. В окне «Проекты библиотеки» перейдите в каталог udx10.dp\spftware\vip_control_src и выберите каталог bkc_dprx.syslib.
   4. d. Нажмите «ОК». Появится сообщение Преобразовать в относительный путь. Нажмите Да.
   5. e. Повторите шаги 7.b на странице 8 и 7.c на странице 8 для каталогов bkc_dptx.syslib и bkc_dptxll_syslib.
   6. f. Нажмите ОК.
8. Выберите «Проект» ➤ «Построить все», чтобы сгенерировать file vip_control.elf в каталоге software/vip_control.
9. Соберите mem_init file для компиляции Intel Quartus Prime:
   1. a. Щелкните правой кнопкой мыши vip_control в окне Project Explorer.
   2. b. Выберите «Создать цели» ➤ «Построить…».
   3. в. Выберите mem_init_generate.
      д. Нажмите «Построить».
      Программное обеспечение Intel Quartus Prime генерирует
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file в каталоге software/vip_control/mem_init.
10. Когда дизайн работает на подключенной плате, запустите программу vip_control.elf. file созданный сборкой Eclipse.
    • a. Щелкните правой кнопкой мыши папку vip_control во вкладке Project Explorer окна Nios II -Eclipse.
    • b. Выберите «Запуск от имени» ➤ «Оборудование Nios II». Если у вас открыто окно терминала Nios II, закройте его перед загрузкой нового программного обеспечения.

Настройка комплекта разработки Intel Arria 10 GX FPGA
Описывает, как настроить комплект для запуска приложения 8K DisplayPort Video Format Conversion Design Ex.ampле.

Рис. 1. Комплект для разработки Intel Arria 10 GX с дочерней платой HiLo
На рисунке показана плата со снятым синим радиатором, чтобы показать расположение карты DDR4 Hilo. Корпорация Intel рекомендует не запускать конструкцию без установленного радиатора.

ШАГИ:

1. Установите карту FMC Bitec DisplayPort 1.4 на макетную плату, используя порт A FMC.
2. Убедитесь, что выключатель питания (SW1) выключен, затем подключите разъем питания.
3. Подключите USB-кабель к компьютеру и к разъему MicroUSB (J3) на макетной плате.
4. Подключите кабель DisplayPort 1.4 между источником DisplayPort и портом приемника карты Bitec DisplayPort 1.4 FMC и убедитесь, что источник активен.
5. Подключите кабель DisplayPort 1.4 между дисплеем DisplayPort и портом передатчика карты Bitec DisplayPort 1.4 FMC и убедитесь, что дисплей активен.
6. Включите плату с помощью SW1.

Светодиоды состояния платы, кнопки и DIP-переключатели
Комплект разработчика Intel Arria 10 GX FPGA имеет восемь светодиодных индикаторов состояния (с зеленым и красным излучателями), три пользовательских кнопки и восемь пользовательских DIP-переключателей. Проект преобразования формата видео 8K DisplayPort Example зажигает светодиоды, указывающие на состояние канала приемника DisplayPort. Кнопки и DIP-переключатели позволяют изменять настройки дизайна.

Индикаторы состояния

Таблица 2. Светодиоды состояния

ВЕЛ	Описание
Красные светодиоды
0	Выполняется калибровка EMIF DDR4.
1	Ошибка калибровки EMIF DDR4.
7:2	Не используется.
Зеленые светодиоды
0	Загорается, когда обучение канала приемника DisplayPort успешно завершено и устройство получает стабильное видео.
5:1	Количество полос приемника DisplayPort: 00001 = 1 полоса 00010 = 2 полосы 00100 = 4 полосы
7:6	Скорость линии приемника DisplayPort: 00 = 1.62 Гбит/с 01 = 2.7 Гбит/с 10 = 5.4 Гбит/с 11 = 8.1 Гбит/с

В таблице перечислены состояния, которые показывает каждый светодиод. Каждое положение светодиода имеет красный и зеленый индикаторы, которые могут светиться независимо друг от друга. Если светодиод горит оранжевым цветом, это означает, что горят и красный, и зеленый индикаторы.

Кнопки пользователя
Кнопка пользователя 0 управляет отображением логотипа Intel в верхнем правом углу выходного дисплея. При запуске дизайн позволяет отображать логотип. Нажатие кнопки 0 включает включение отображения логотипа. Пользовательская кнопка 1 управляет режимом масштабирования проекта. Когда источник или приемник подключаются в горячем режиме, по умолчанию используется:

• Сквозной режим, если входное разрешение меньше или равно выходному разрешению
• Режим уменьшения масштаба, если разрешение на входе больше, чем разрешение на выходе

Каждый раз, когда вы нажимаете пользовательскую кнопку 1, дизайн переключается на следующий режим масштабирования (сквозной > в верхнем масштабе, в верхнем масштабе > в нижнем масштабе, в нижнем масштабе > сквозной). Кнопка пользователя 2 не используется.

Пользовательские DIP-переключатели
DIP-переключатели управляют дополнительной печатью терминала Nios II и настройками формата выходного видео, управляемого через передатчик DisplayPort.

Таблица 3. DIP-переключатели
В таблице перечислены функции каждого DIP-переключателя. DIP-переключатели, пронумерованные от 1 до 8 (а не от 0 до 7), соответствуют номерам, напечатанным на компоненте переключателя. Чтобы установить каждый переключатель в положение ON, переместите белый переключатель в сторону ЖК-дисплея от светодиодов на плате.

Выключатель	Функция
1	Включает печать терминала Nios II, если установлено значение ON.
2	Установите выходные биты для каждого цвета: ВЫКЛ = 8 бит ВКЛ = 10 бит
4:3	Установите выходное цветовое пространство и sampling: SW4 ВЫКЛ., SW3 ВЫКЛ. = RGB 4:4:4 SW4 ВЫКЛ., SW3 ВКЛ. = YCbCr 4:4:4 SW4 ВКЛ., SW3 ВЫКЛ. = YCbCr 4:2:2 SW4 ВКЛ., SW3 ВКЛ. = YCbCr 4:2:0
6:5	Установите выходное разрешение и частоту кадров: SW4 ВЫКЛ., SW3 ВЫКЛ. = 4K60 SW4 ВЫКЛ, SW3 ВКЛ = 4K30 SW4 ВКЛ, SW3 ВЫКЛ = 1080p60 SW4 ВКЛ, SW3 ВКЛ = 1080i60
8:7	Неиспользованный

Запуск проекта преобразования формата видео 8K DisplayPort Example
Вы должны скачать скомпилированный .sof file для проектирования в Intel Arria 10 GX FPGA Development Kit для запуска проекта.
ШАГИ:

1. В программном обеспечении Intel Quartus Prime выберите «Инструменты» ➤ «Программист».
2. В окне Programmer щелкните Auto Detect, чтобы отсканировать JTAG цепь и обнаружить подключенные устройства.
   Если появится всплывающее окно с просьбой обновить список устройств Programmer, нажмите Да.
3. В списке устройств выберите строку с меткой 10AX115S2F45.
4. Нажмите Изменить. File…
   • Чтобы использовать предварительно скомпилированную версию программы file который Intel включает в загрузку проекта, выберите master_image/pre_compiled.sof.
   • Чтобы использовать вашу программу file созданный локальной компиляцией, выберите output_fileс/топ.соф.
5. Включите Program/Configure в строке 10AX115S2F45 списка устройств.
6. Нажмите «Пуск».
   Когда программатор завершает работу, дизайн запускается автоматически.
7. Откройте терминал Nios II, чтобы получить выходные текстовые сообщения от проекта, в противном случае проект блокируется после нескольких переключений переключателя (только если вы установите пользовательский DIP-переключатель 1 в положение ON).
   • a. Откройте окно терминала и введите nios2-terminal
   • b. Нажмите Enter.

подключен на входе. Без источника вывод представляет собой черный экран с логотипом Intel в правом верхнем углу экрана.

Функциональное описание схемы преобразования видеоформата 8K DisplayPort Example

Система Platform Designer, udx10_dp.qsys, содержит IP-адрес протокола приемника и передатчика DisplayPort, IP-конвейер видео и компоненты процессора Nios II. Проект соединяет систему Platform Designer с логикой PHY приемника и передатчика DisplayPort (которая содержит интерфейсные приемопередатчики) и логикой реконфигурации приемопередатчика на верхнем уровне в конструкции Verilog HDL RTL. file (топ.в). Конструкция включает один путь обработки видео между входом DisplayPort и выходом DisplayPort.

Рисунок 2. Блок-схема.
На диаграмме показаны блоки в 8K DisplayPort Video Format Conversion Design Ex.ampле. На диаграмме не показаны некоторые общие периферийные устройства, подключенные к Nios II, Avalon-MM между процессором Nios II и другими компонентами системы. Проект принимает видео из источника DisplayPort слева, обрабатывает видео через видеоконвейер слева направо перед передачей видео на приемник DisplayPort справа.

DisplayPort Receiver PHY и DisplayPort Receiver IP
Карта Bitec DisplayPort FMC обеспечивает буфер для сигнала DisplayPort 1.4 от источника DisplayPort. Комбинация DisplayPort Receiver PHY и DisplayPort Receiver IP декодирует входящий сигнал для создания видеопотока. PHY приемника DisplayPort содержит приемопередатчики для десериализации входящих данных, а IP приемника DisplayPort декодирует протокол DisplayPort. Комбинированный IP-приемник DisplayPort обрабатывает входящий сигнал DisplayPort без какого-либо программного обеспечения. Результирующий видеосигнал от IP-приемника DisplayPort представляет собой собственный формат пакетной потоковой передачи. Дизайн настраивает приемник DisplayPort для 10-битного вывода.

DisplayPort для синхронизированного видео IP
Формат пакетных потоковых данных, выдаваемый приемником DisplayPort, не совместим напрямую с форматом синхронизированных видеоданных, который ожидает IP-адрес входа синхронизированного видео. IP-адрес DisplayPort для синхронизированного видео является настраиваемым IP-адресом для этой конструкции. Он преобразует выход DisplayPort в совместимый формат синхронизированного видео, который можно подключить непосредственно к входу Clocked Video. DisplayPort to Clocked Video IP может изменить стандарт проводной сигнализации и изменить порядок цветовых плоскостей в каждом пикселе. Стандарт DisplayPort определяет порядок цветов, отличный от IP-порядка видеоконвейера Intel. Процессор Nios II управляет заменой цвета. Он считывает текущее цветовое пространство для передачи с IP-приемника DisplayPort с подчиненным интерфейсом Avalon-MM. Он направляет DisplayPort на синхронизированный IP-адрес видео, чтобы применить соответствующую коррекцию с подчиненным интерфейсом Avalon-MM.

Синхронизированный видеовход
Синхронизированный видеовход обрабатывает синхронизируемый видеосигнал интерфейса от DisplayPort до Clocked Video IP и преобразует его в формат видеосигнала Avalon-ST. Этот формат сигнала удаляет всю информацию о гашении по горизонтали и вертикали из видео, оставляя только активные данные изображения. IP пакетирует его как один пакет на видеокадр. Он также добавляет дополнительные пакеты метаданных (называемые управляющими пакетами), которые описывают разрешение каждого видеокадра. Поток Avalon-ST Video через конвейер обработки представляет собой четыре параллельных пикселя с тремя символами на пиксель. Синхронизированный видеовход обеспечивает пересечение тактовой частоты для преобразования видеосигнала с тактовой частотой с переменной частотой от IP-приемника DisplayPort в фиксированную тактовую частоту (300 МГц) для конвейера IP-видео.

Очиститель потока
Очиститель потока гарантирует, что сигнал Avalon-ST Video, проходящий в конвейер обработки, не содержит ошибок. Горячее подключение источника DisplayPort может привести к тому, что проект представит неполные кадры данных на тактируемый IP-видео вход и вызовет ошибки в результирующем видеопотоке Avalon-ST. Тогда размер пакетов, содержащих видеоданные для каждого кадра, не соответствует размеру, сообщаемому соответствующими управляющими пакетами. Очиститель потока обнаруживает эти условия и добавляет дополнительные данные (серые пиксели) в конец ошибочных видеопакетов, чтобы завершить кадр и соответствовать спецификации в контрольном пакете.

Хроматическое разрешениеampлер (ввод)
Видеоданные, которые дизайн получает на входе от DisplayPort, могут иметь цветность 4:4:4, 4:2:2 или 4:2:0.ampвел. Входное разрешение цветностиampler берет входящее видео в любом формате и во всех случаях конвертирует его в формат 4:4:4. Для обеспечения более высокого визуального качества разрешение цветностиampler использует наиболее затратный в вычислительном отношении алгоритм фильтрации. Процессор Nios II считывает текущие цветности.ampling от IP-приемника DisplayPort через подчиненный интерфейс Avalon-MM. Он сообщает формат цветности resampler через подчиненный интерфейс Avalon-MM.

Преобразователь цветового пространства (вход)
Входные видеоданные из DisplayPort могут использовать цветовое пространство RGB или YCbCr. Преобразователь входного цветового пространства принимает входящее видео в любом формате и во всех случаях преобразует его в RGB. Процессор Nios II считывает текущее цветовое пространство из IP-адреса приемника DisplayPort с подчиненным интерфейсом Avalon-MM; он загружает правильные коэффициенты преобразования в разрешение цветностиampler через подчиненный интерфейс Avalon-MM.

Клипер
Клипер выбирает активную область из входящего видеопотока и отбрасывает остаток. Программное управление, работающее на процессоре Nios II, определяет регион для выбора. Область зависит от разрешения данных, полученных от источника DisplayPort, а также от выходного разрешения и режима масштабирования. Процессор передает область клиперу через подчиненный интерфейс Avalon-MM.

Скейлер
Проект применяет масштабирование входящих видеоданных в соответствии с полученным входным разрешением и требуемым выходным разрешением. Вы также можете выбрать один из трех режимов масштабирования (вверх по шкале, вниз по шкале и сквозной). Два скалярных IP-адреса обеспечивают функции масштабирования: один реализует любое необходимое масштабирование; другой реализует масштабирование. В проекте требуется два скейлера.

• Когда скейлер реализует даунскейлинг, он не выдает достоверные данные на каждом такте на своем выходе. Для бывшегоampТо есть, при реализации коэффициента масштабирования 2x допустимый сигнал на выходе имеет высокий уровень каждый второй такт, в то время как схема получает каждую четную входную строку, а затем низкий уровень для всех нечетных входных строк. Такое поведение всплеска имеет основополагающее значение для процесса снижения скорости передачи данных на выходе, но несовместимо с IP микшера нисходящего потока, который обычно предполагает более стабильную скорость передачи данных, чтобы избежать потери памяти на выходе. Дизайн требует буфера кадра между любым уменьшением масштаба и микшером. Буфер кадра позволяет микшеру считывать данные с необходимой скоростью.
• Когда скейлер реализует апскейлинг, он выдает достоверные данные на каждом такте, поэтому у следующего микшера нет проблем. Однако он может не принимать новые входные данные в каждом такте. Взять 2-кратный апскейл в качестве бывшегоampНапример, на выходных линиях с четными номерами он принимает новый такт данных каждый второй такт, а затем не принимает новые входные данные на выходных линиях с нечетными номерами. Однако вышестоящий Clipper может создавать данные с совершенно другой скоростью, если он применяет значительный клип (например, во время увеличения). Следовательно, Clipper и масштабирование обычно должны быть разделены буфером кадров, что требует, чтобы масштабатор располагался после буфера кадров в конвейере. Масштабатор должен находиться перед буфером кадра для уменьшения масштаба, поэтому в проекте реализованы два отдельных масштабатора по обе стороны от буфера кадра: один для увеличения масштаба; другой для понижения.

Два скейлера также уменьшают максимальную пропускную способность DDR4, необходимую для кадрового буфера. Вы должны всегда применять понижение масштаба перед кадровым буфером, сводя к минимуму скорость передачи данных на стороне записи. Всегда применяйте масштабирование после кадрового буфера, что минимизирует скорость передачи данных на стороне чтения. Каждый скейлер получает необходимое входное разрешение из управляющих пакетов входящего видеопотока, а процессор Nios II с подчиненным интерфейсом Avalon-MM устанавливает выходное разрешение для каждого скейлера.

Буфер кадра
Буфер кадров использует память DDR4 для выполнения тройной буферизации, что позволяет конвейеру обработки видео и изображений выполнять преобразование частоты кадров между входящей и исходящей частотой кадров. Дизайн может принимать любую входную частоту кадров, но общая скорость пикселей не должна превышать 1 гигапикселей в секунду. Программное обеспечение Nios II устанавливает выходную частоту кадров либо на 30, либо на 60 кадров в секунду, в зависимости от выбранного вами режима вывода. Частота кадров на выходе зависит от настроек синхронизированного видеовыхода и частоты пикселей выходного видео. Противодавление, которое синхронизируемый видеовыход применяет к конвейеру, определяет скорость, с которой сторона чтения кадрового буфера извлекает видеокадры из памяти DDR4.

Миксер
Микшер генерирует черное фоновое изображение фиксированного размера, которое процессор Nios II программирует так, чтобы оно соответствовало размеру текущего выходного изображения. Микшер имеет два входа. Первый вход подключается к апскейлеру, чтобы позволить проекту отображать выходные данные текущего видеоконвейера. Второй вход подключается к блоку генератора значков. Конструкция включает первый вход микшера только тогда, когда он обнаруживает активное стабильное видео на тактируемом видеовходе. Таким образом, конструкция поддерживает стабильное выходное изображение на выходе при горячем подключении на входе. Альфа-версия дизайна смешивает второй вход микшера, подключенного к генератору значков, как с фоновым изображением, так и с изображениями видеоконвейера с прозрачностью 50%.

Преобразователь цветового пространства (выход)
Преобразователь выходного цветового пространства преобразует входные видеоданные RGB в цветовое пространство RGB или YCbCr в зависимости от настроек программного обеспечения во время выполнения.

Хроматическое разрешениеampлер (выход)
Выходное разрешение цветностиampler преобразует формат 4:4:4 в один из форматов 4:4:4, 4:2:2 или 4:2:0. Программное обеспечение устанавливает формат. Выходное разрешение цветностиampler также использует алгоритм фильтрации для достижения высокого качества видео.

Синхронизированный видеовыход
Синхронизированный видеовыход преобразует видеопоток Avalon-ST в формат синхронизированного видео. Синхронизированный видеовыход добавляет к видео информацию о горизонтальном и вертикальном гашении и синхронизации. Процессор Nios II программирует соответствующие настройки синхронизированного видеовыхода в зависимости от выходного разрешения и частоты кадров, которые вы запрашиваете. Синхронизированный видеовыход преобразует тактовую частоту, переходя от фиксированной тактовой частоты конвейера 300 МГц к переменной частоте синхронизированного видео.

Синхронизированное видео на DisplayPort
Компонент передатчика DisplayPort принимает данные в формате синхронизированного видео. Различия в проводной сигнализации и объявлении интерфейсов каналов в Platform Designer не позволяют подключить синхронизируемый видеовыход напрямую к IP-адресу передатчика DisplayPort. Компонент Clocked Video to DisplayPort представляет собой настраиваемый IP-адрес для конкретного проекта, обеспечивающий простое преобразование, необходимое между синхронизируемым видеовыходом и IP-адресом передатчика DisplayPort. Он также меняет порядок цветовых плоскостей в каждом пикселе, чтобы учесть различные стандарты форматирования цвета, используемые Avalon-ST Video и DisplayPort.

IP передатчика DisplayPort и PHY передатчика DisplayPort
IP передатчика DisplayPort и PHY передатчика DisplayPort вместе работают для преобразования видеопотока из синхронизированного видео в совместимый поток DisplayPort. IP передатчика DisplayPort обрабатывает протокол DisplayPort и кодирует действительные данные DisplayPort, в то время как PHY передатчика DisplayPort содержит приемопередатчики и создает высокоскоростной последовательный вывод.

Процессор Nios II и периферийные устройства
Система Platform Designer содержит процессор Nios II, который управляет IP-адресами приемника и передатчика DisplayPort, а также настройками времени выполнения для конвейера обработки. Процессор Nios II подключается к следующим основным периферийным устройствам:

• Встроенная память для хранения программы и ее данных.
• AJTAG UART для отображения вывода программного обеспечения printf (через терминал Nios II).
• Системный таймер для создания задержек на уровне миллисекунд в различных точках программного обеспечения, как того требует спецификация DisplayPort по минимальной продолжительности событий.
• Светодиоды для отображения состояния системы.
• Кнопочные переключатели, позволяющие переключаться между режимами масштабирования, а также включать и отключать отображение логотипа Intel.
• DIP-переключатели позволяют переключать формат вывода, а также включать и отключать печать сообщений на терминале Nios II.

События горячего подключения как на источнике, так и на приемнике DisplayPort прерывания огня, которые запускают процессор Nios II для правильной настройки передатчика и конвейера DisplayPort. Основной цикл в программном коде также отслеживает значения на кнопках и DIP-переключателях и соответствующим образом изменяет настройку конвейера.

I²C-контроллеры
Конструкция содержит два контроллера I²C (Si5338 и PS8460) для редактирования настроек трех других компонентов комплекта разработки Intel Arria 10 10 GX FPGA. Два тактовых генератора Si5338 в комплекте для разработки Intel Arria 10 GX FPGA подключаются к одной и той же шине I²C. Первый генерирует эталонные часы для EMIF DDR4. По умолчанию эта тактовая частота установлена ​​на 100 МГц для использования с памятью DDR1066 4 МГц, но в этом проекте DDR4 работает на частоте 1200 МГц, что требует эталонной тактовой частоты 150 МГц. При запуске процессор Nios II через периферийный контроллер I²C изменяет настройки в карте регистров первого Si5338, чтобы увеличить скорость эталонных часов DDR4 до 150 МГц. Второй тактовый генератор Si5338 генерирует vid_clk для синхронизированного видеоинтерфейса между конвейером и IP-адресом передатчика DisplayPort. Вы должны отрегулировать скорость этих часов для каждого различного выходного разрешения и частоты кадров, поддерживаемых дизайном. Вы можете регулировать скорость во время работы, когда этого требует процессор Nios II. Дочерняя карта Bitec DisplayPort 1.4 FMC использует ретранслятор и ретаймер для устранения джиттера Parade PS8460. При запуске процессор Nios II редактирует настройки этого компонента по умолчанию, чтобы они соответствовали требованиям проекта.

Описание программного обеспечения

Проект преобразования формата видео 8K DisplayPort ExampФайл включает IP-адрес из пакета Intel Video and Image Processing Suite и IP-адрес интерфейса DisplayPort. Все эти IP-адреса могут обрабатывать кадры данных без какого-либо дополнительного вмешательства при правильной настройке. Вы должны внедрить внешнее высокоуровневое управление для настройки IP-адресов с самого начала и при изменении системы, например, при событиях горячего подключения приемника или передатчика DisplayPort или при нажатии кнопки пользователем. В этой конструкции процессор Nios II с установленным на заказ программным обеспечением обеспечивает управление на высоком уровне. При запуске ПО:

• Устанавливает опорную тактовую частоту DDR4 на 150 МГц, чтобы обеспечить скорость DDR 1200 МГц, затем сбрасывает IP-адрес интерфейса внешней памяти для повторной калибровки на новой опорной тактовой частоте.
• Настраивает повторитель и таймер повторителя DisplayPort PS8460.
• Инициализирует интерфейсы приемника и передатчика DisplayPort.
• Инициализирует IP-адреса конвейера обработки.

Когда инициализация завершена, программное обеспечение входит в непрерывный цикл while, проверяя и реагируя на ряд событий.

Изменения в режиме масштабирования
Дизайн поддерживает три основных режима масштабирования; сквозной, высокоуровневый и низкоуровневый. В сквозном режиме масштабирование входного видео не выполняется, в режиме повышения масштаба масштабирование входного видео увеличивается, а в режиме понижения масштаба входное видео уменьшается.
Четыре блока в конвейере обработки; Clipper, downscaler, upscaler и Mixer определяют представление конечного вывода в каждом режиме. Программное обеспечение управляет настройками каждого блока в зависимости от текущего входного разрешения, выходного разрешения и выбранного вами режима масштабирования. В большинстве случаев Clipper пропускает вход без изменений, а размер фона микшера имеет тот же размер, что и окончательная масштабированная версия входного видео. Однако, если разрешение входного видео больше, чем выходной размер, невозможно применить масштабирование к входному видео без его предварительного отсечения. Если входное разрешение меньше выходного, программное обеспечение не может применить уменьшение масштаба без применения фонового слоя микшера, который больше, чем входной видеослой, который добавляет черные полосы вокруг выходного видео.

Таблица 4. Конвейеры блоков обработки
В этой таблице перечислены действия четырех блоков конвейера обработки в каждой из девяти комбинаций режима масштабирования, входного и выходного разрешения.

Режим	вход > выход	вход = выход	в <выход
Проходной	Обрезка до выходного размера Без уменьшения масштаба	Нет клипа Нет понижения масштаба	Нет клипа Нет понижения масштаба
продолжение…

Режим	вход > выход	вход = выход	в <выход
	Нет высококлассных Нет черной границы	Нет высококлассных Нет черной границы	Нет высококлассных Черные бордюры для выходного размера
Высококлассный	Обрезка до 2/3 выходного размера Без уменьшения масштаба Масштабирование до выходного размера Без черной рамки	Обрезка до 2/3 выходного размера Без уменьшения масштаба Масштабирование до выходного размера Без черной рамки	Нет клипа Нет понижения масштаба Масштабирование до выходного размера Без черной рамки
Даунскейл	Нет клипа Уменьшение масштаба до выходного размера Без повышения масштаба Нет черной границы	Нет клипа Уменьшение масштаба до выходного размера Без повышения масштаба Нет черной границы	Нет клипа Уменьшение масштаба до 2/3 входного размера Без повышения масштаба Черные бордюры для выходного размера

Переключайтесь между режимами, нажимая пользовательскую кнопку 1. Программное обеспечение отслеживает значения на кнопках при каждом прохождении цикла (программное устранение дребезга) и соответствующим образом настраивает IP-адреса в конвейере обработки.

Изменения на входе DisplayPort
При каждом прохождении цикла программное обеспечение опрашивает состояние синхронизированного видеовхода, отыскивая изменения в стабильности входного видеопотока. Программное обеспечение считает видео стабильным, если:

• Синхронизированный видеовход сообщает, что синхронизированное видео успешно заблокировано.
• Входное разрешение и цветовое пространство не изменились с момента предыдущего прохождения цикла.

Если вход был стабильным, но он потерял блокировку или изменились свойства видеопотока, программное обеспечение останавливает синхронизируемый видеовход, отправляющий видео через конвейер. Это также настраивает микшер на прекращение отображения входного видеослоя. Выход остается активным (показывая черный экран и логотип Intel) во время любых событий горячего подключения приемника или изменения разрешения.
Если вход был нестабильным, но теперь стабилен, программное обеспечение настраивает конвейер для отображения нового входного разрешения и цветового пространства, перезапускает вывод из CVI и настраивает микшер на повторное отображение входного видеослоя. Повторное включение уровня микшера не происходит немедленно, поскольку буфер кадров может по-прежнему повторять старые кадры из предыдущего ввода, и проект должен очищать эти кадры. Затем вы можете снова включить отображение, чтобы избежать сбоев. Буфер кадров ведет подсчет количества кадров, прочитанных из памяти DDR4, которые может прочитать процессор Nios II. Программное обеспечениеampСбрасывает этот счетчик, когда ввод становится стабильным, и повторно включает уровень микшера, когда счетчик увеличивается на четыре кадра, что гарантирует, что проект сбрасывает все старые кадры из буфера.

Передатчик DisplayPort События горячей замены
События горячей замены в передатчике DisplayPort вызывают прерывание в программном обеспечении, которое устанавливает флаг, чтобы предупредить основной программный цикл об изменении выходного сигнала. Когда конструкция обнаруживает горячее подключение передатчика, программное обеспечение считывает EDID для нового дисплея, чтобы определить, какие разрешения и цветовые пространства он поддерживает. Если вы установите DIP-переключатели в режим, который новый дисплей не поддерживает, программное обеспечение вернется к менее требовательному режиму отображения. Затем он настраивает конвейер, IP-адрес передатчика DisplayPort и часть Si5338, которая генерирует vid_clk передатчика для нового режима вывода. Когда на входе происходят изменения, слой микшера для входного видео не отображается, поскольку программное обеспечение редактирует настройки конвейера. ПО не перезагружается
отображение до тех пор, пока не пройдет четыре кадра, когда новые настройки проходят через кадр
буфер.

Изменения в настройках DIP-переключателя пользователя
Положения пользовательских DIP-переключателей со 2 по 6 управляют выходным форматом (разрешение, частота кадров, цветовое пространство и количество битов на цвет), передаваемым через передатчик DisplayPort. Когда программное обеспечение обнаруживает изменения на этих DIP-переключателях, оно выполняет последовательность, которая практически идентична горячей замене преобразователя. Вам не нужно запрашивать EDID передатчика, так как он не меняется.

История изменений для AN 889: преобразование формата видео 8K DisplayPort Design Example

Таблица 5. История изменений для AN 889: Преобразование формата видео 8K DisplayPort Example

Версия документа	Изменения
2019.05.30	Первоначальный выпуск.

Корпорация Интел. Все права защищены. Intel, логотип Intel и другие товарные знаки Intel являются товарными знаками корпорации Intel или ее дочерних компаний. Корпорация Intel гарантирует производительность своих FPGA и полупроводниковых продуктов в соответствии с текущими спецификациями в соответствии со стандартной гарантией Intel, но оставляет за собой право вносить изменения в любые продукты и услуги в любое время без предварительного уведомления. Intel не принимает на себя никакой ответственности или обязательств, возникающих в связи с применением или использованием какой-либо информации, продуктов или услуг, описанных в настоящем документе, за исключением случаев, когда это прямо согласовано с корпорацией Intel в письменной форме. Клиентам Intel рекомендуется получить последнюю версию спецификаций устройств, прежде чем полагаться на какую-либо опубликованную информацию и размещать заказы на продукты или услуги.
*Другие названия и бренды могут быть заявлены как собственность других лиц.

Документы/Ресурсы

Преобразование видеоформата Intel AN 889 8K DisplayPort Example [pdf] Руководство пользователя AN 889 8K DisplayPort Преобразование видеоформата Example, AN 889, преобразование формата видео 8K DisplayPort Example, дизайн преобразования формата Exampле, конверсионный дизайн Example

Ссылки

• Руководство пользователя