intel AN 889 8K DisplayPort videoformátum konvertálási tervezés plample

A 8K DisplayPort videoformátum-konverziós tervezésről Example

A 8K DisplayPort videoformátum-konverziós tervezés, plampA le integrálja az Intel DisplayPort 1.4 videokapcsolati IP-t egy videofeldolgozó csővezetékkel. A kialakítás kiváló minőségű skálázást, színtér-konverziót és képkockasebesség-konverziót tesz lehetővé akár 8K-ig 30 képkocka/másodperc sebességgel vagy 4K-ig 60 képkocka/s sebességgel.
A kialakítás nagymértékben szoftveresen és hardveresen konfigurálható, lehetővé téve a rendszer gyors konfigurálását és újratervezését. A tervezés az Intel® Arria® 10 eszközöket célozza meg, és a legújabb 8K-kompatibilis Intel FPGA IP-t használja az Intel Quartus® Prime v19.2 Video and Image Processing Suite csomagjából.

A DisplayPort Intel FPGA IP-ről
Ha Intel Arria 10 FPGA-terveket szeretne létrehozni DisplayPort interfésszel, példányosítsa a DisplayPort Intel FPGA IP-t. Ez a DisplayPort IP azonban csak a DisplayPort protokoll kódolását vagy dekódolását valósítja meg. Nem tartalmazza az interfész nagysebességű soros összetevőjének megvalósításához szükséges adó-vevőket, PLL-eket vagy adó-vevő újrakonfigurálási funkciókat. Az Intel külön adó-vevő, PLL és újrakonfiguráló IP-összetevőket biztosít. Ezen összetevők kiválasztása, paraméterezése és csatlakoztatása egy teljesen kompatibilis DisplayPort vevő vagy adó interfész létrehozásához speciális ismereteket igényel.
Az Intel ezt a dizájnt kínálja azok számára, akik nem jártasak az adó-vevővel. A DisplayPort IP paraméterszerkesztő grafikus felhasználói felülete lehetővé teszi a tervezés felépítését.
Létrehozza a DisplayPort IP példányát (amely lehet csak vevő, csak adó vagy kombinált vevő és adó) a Platform Designerben vagy az IP-katalógusban. A DisplayPort IP-példány paraméterezésekor választhat egy example design az adott konfigurációhoz. A vevő és adó kombinált kialakítása egy egyszerű áthaladás, ahol a vevő kimenete közvetlenül az adóba kerül. A rögzített áteresztő konstrukció egy teljesen működőképes PHY vevőt, PHY adót és újrakonfiguráló blokkokat hoz létre, amelyek megvalósítják az összes adó-vevő és PLL logikát. Közvetlenül másolhatja a terv vonatkozó részeit, vagy referenciaként használhatja a tervet. A tervezés egy DisplayPort Intel Arria 10 FPGA IP Design Ex-t generálample, majd hozzáadja a sok közül a files közvetlenül az Intel Quartus Prime projekt által használt fordítási listában generálódik. Ezek tartalmazzák:

• Files paraméterezett IP-példányok létrehozásához adó-vevők, PLL-ek és újrakonfigurálási blokkok számára.
• Verilog HDL files csatlakoztatni ezeket az IP-címeket a magasabb szintű vevő PHY, adó PHY és adóvevő újrakonfigurálási döntőbe.
• Synopsys tervezési kényszer (SDC) files a vonatkozó időzítési korlátok beállításához.

A 8K DisplayPort Video Format Conversion Design jellemzői Example

• Bemenet:
  • A DisplayPort 1.4 csatlakozás támogatja a 720 × 480-tól a 3840 × 2160-ig terjedő felbontást bármilyen képkockasebesség mellett 60 fps-ig, és a 7680 × 4320-as felbontást 30 képkocka/mp-ig.
  • Hot-plug támogatás.
  • Az RGB és az YCbCr (4:4:4, 4:2:2 és 4:2:0) színformátumok támogatása
    bemenet.
  • A szoftver automatikusan felismeri a bemeneti formátumot, és megfelelően beállítja a feldolgozási folyamatot.
• Kimenet:
  • DisplayPort 1.4 csatlakozási lehetőség (DIP-kapcsolókkal) 1080p, 1080i vagy 2160p felbontáshoz 60 fps-nél vagy 2160p-hez 30 fps-nél.
  • Hot-plug támogatás.
  • DIP kapcsolók a kívánt kimeneti színformátum RGB, YCbCr 4:4:4, YCbCr 4:2:2 vagy YCbCr 4:2:0 beállításához.
• Egyetlen 10 bites 8K RGB feldolgozó csővezeték szoftveresen konfigurálható skálázással és képkockasebesség konverzióval:
  • 12 csapos Lanczos leskálázó.
  • 16 fázisú, 4 csapos Lanczos felskálázó.
  • Háromszoros puffereléses videokocka-puffer képkocka-konverziót biztosít.
  • Az alfa-keveréssel rendelkező keverő lehetővé teszi az OSD ikonok átfedését.

Ismerkedés a 8K DisplayPort videoformátum-konverziós tervezéssel, plample

Hardver- és szoftverkövetelmények

A 8K DisplayPort videoformátum-konverziós tervezés, plampspeciális hardvert és szoftvert igényel.

Hardver:

• Intel Arria 10 GX FPGA fejlesztőkészlet, beleértve a DDR4 Hilo Daughter kártyát
• Bitec DisplayPort 1.4 FMC leánykártya (11-es verzió)
• DisplayPort 1.4 forrás, amely akár 3840x2160p60 vagy 7680x4320p30 felbontású videót készít
• DisplayPort 1.4-es mosogató, amely akár 3840x2160p60-as videót is megjelenít
• VESA tanúsítvánnyal rendelkező DisplayPort 1.4 kábelek.

Szoftver:

• Windows vagy Linux operációs rendszer
• Az Intel Quartus Prime Design Suite v19.2, amely a következőket tartalmazza:
  • Intel Quartus Prime Pro Edition
  • Platformtervező
  • Nios® II EDS
  • Intel FPGA IP Library (beleértve a Video- és képfeldolgozó csomagot)

A kialakítás csak az Intel Quartus Prime ezen verziójával működik.

Az Intel 8K DisplayPort Video Format Conversion Design Ex. letöltése és telepítéseample

A dizájn elérhető az Intel Design Store-ban.

1. Töltse le az archivált projektet file udx10_dp.par.
2. Bontsa ki az Intel Quartus Prime projektet az archívumból:
   • a. Nyissa meg az Intel Quartus Prime Pro Edition-t.
   • b. Kattintson File ➤ Nyissa meg a Projektet.
     Megnyílik a Projekt megnyitása ablak.
   • c. Keresse meg és válassza ki az udx10_dp.par file.
   • d. Kattintson a Megnyitás gombra.
   • e. A Tervezősablon megnyitása ablakban állítsa be a Destination mappát a kibontott projekt kívánt helyére. A tervezősablon bejegyzései file és a projekt nevének helyesnek kell lennie, és nem kell módosítania őket.
   • f. Kattintson az OK gombra.

Tervezés Files az Intel 8K DisplayPort Video Format Conversion Design Example

1. táblázat Tervezés Files

File vagy Mappa neve	Leírás
ip	Tartalmazza az IP-példányt files a tervezésben szereplő összes Intel FPGA IP-példányhoz: • DisplayPort IP (adó és vevő) • Egy PLL, amely a tervezés legfelső szintjén állít elő órákat • Az összes IP-cím, amely a feldolgozási folyamat Platform Designer rendszerét alkotja.
master_image	Tartalmazza a pre_compiled.sof fájlt, amely egy előre lefordított kártyaprogramozás file a tervezéshez.
non_acds_ip	Forráskódot tartalmaz további IP-címekhez ebben a kialakításban, amelyet az Intel Quartus Prime nem tartalmaz.
sdc	SDC-t tartalmaz file amely leírja a további időzítési megszorításokat, amelyeket ez a terv megkövetel. Az SDC fileAz IP-példányokhoz automatikusan mellékelt s nem kezeli ezeket a megszorításokat.
szoftver	Forráskódot, könyvtárakat és összeállítási szkripteket tartalmaz a beágyazott Nios II processzoron futó szoftverhez a tervezés magas szintű funkcionalitásának vezérléséhez.
udx10_dp	Egy mappa, amelybe az Intel Quartus Prime kimenetet generál files a Platform Designer rendszerhez. Az udx10_dp.sopcinfo kimenet file lehetővé teszi a memória inicializálásának létrehozását file a Nios II processzor szoftver memóriájához. Nem kell először előállítania a teljes Platform Designer rendszert.
non_acds_ip.ipx	Ez az IPX file deklarálja a non_acds_ip mappában lévő összes IP-címet a Platform Designernek, így az megjelenik az IP-könyvtárban.
README.txt	Rövid utasítások a tervezés elkészítéséhez és futtatásához.
top.qpf	Az Intel Quartus Prime projekt file a tervezéshez.
top.qsf	Az Intel Quartus Prime projekt beállításai file a tervezéshez. Ez file felsorolja az összeset files szükséges a terv elkészítéséhez, a tű-hozzárendelésekkel és számos egyéb projektbeállítással együtt.
top.v	A legfelső szintű Verilog HDL file a tervezéshez.
udx10_dp.qsys	A Platform Designer rendszer, amely tartalmazza a videofeldolgozási folyamatot, a Nios II processzort és perifériáit.

A 8K DisplayPort Video Format Conversion Design összeállítása Example
Az Intel előre összeállított kártyaprogramozást biztosít file a master_image könyvtárban (pre_compiled.sof) található tervhez, hogy lehetővé tegye a terv futtatását teljes fordítás futtatása nélkül.
LÉPÉSEK:

1. Az Intel Quartus Prime szoftverben nyissa meg a top.qpf projektet file. Ezt a letöltött archívum hozza létre file amikor kicsomagolja a projektet.
2. Kattintson File ➤ Nyissa meg és válassza ki az ip/dp_rx_tx/dp_rx_tx.ip fájlt. Megnyílik a DisplayPort IP paraméterszerkesztő grafikus felhasználói felülete, amely megjeleníti a DisplayPort példány paramétereit a tervben.
3. Kattintson az Ex generálása elemreample Design (nem generálás).
4. Amikor a generálás befejeződött, zárja be a paraméterszerkesztőt.
5. In File Az Intézőben keresse meg a szoftverkönyvtárat, és csomagolja ki a vip_control_src.zip archívumot a vip_control_src könyvtár létrehozásához.
6. A BASH terminálban keresse meg a szoftvert/szkriptet, és futtassa a build_sw.sh shell szkriptet.
   A szkript elkészíti a Nios II szoftvert a tervezéshez. Létrehoz mind egy .elf file amit futás közben letölthetsz a táblára, és egy .hex file hogy a táblába fordítsuk a programozást .sof file.
7. Az Intel Quartus Prime szoftverben kattintson a Feldolgozás ➤ Fordítás indítása elemre.
   • Az Intel Quartus Prime előállítja az udx10_dp.qsys Platform Designer rendszert.
   • Az Intel Quartus Prime a projektet top.qpf értékre állítja.

A fordítás létrehozza a top.sof fájlt a kimenetben_files könyvtárát, amikor befejeződik.

Viewa Platform Designer rendszer újragenerálása

1. Kattintson az Eszközök ➤ Platformtervező elemre.
2. Válassza a rendszernév.qsys lehetőséget a Platform Designer rendszerbeállításához.
3. Kattintson a Megnyitás gombra.
   A Platform Designer megnyitja a rendszert.
4. Review a rendszer.
5. A rendszer újragenerálása:
   • a. Kattintson a HDL generálása… gombra.
   • b. A Generálás ablakban kapcsolja be a Kimeneti könyvtárak törlése funkciót a kiválasztott generációs célokhoz.
   • c. Kattintson a Generálás gombra

A 8K DisplayPort Video Format Conversion Design összeállítása Example a Nios II Software Build Tools for Eclipse-hez
Beállít egy interaktív Nios II Eclipse munkaterületet a tervezéshez, hogy olyan munkaterületet hozzon létre, amely ugyanazokat a mappákat használja, mint a build szkript. Ha korábban futtatta az összeállítási parancsfájlt, az Eclipse munkaterület létrehozása előtt törölnie kell a software/vip_control és a software/vip_control_bsp mappákat. Ha bármikor újra futtatja az összeállítási parancsfájlt, az felülírja az Eclipse munkaterületet.
LÉPÉSEK:

1. Keresse meg a szoftverkönyvtárat, és csomagolja ki a vip_control_src.zip archívumot a vip_control_src könyvtár létrehozásához.
2. A telepített projektkönyvtárban hozzon létre egy új mappát, és nevezze el munkaterületnek.
3. Az Intel Quartus Prime szoftverben kattintson az Eszközök ➤ Nios II Software Build Tools for Eclipse elemre.
   • a. A Workspace Launcher ablakban válassza ki a létrehozott munkaterület mappát.
   • b. Kattintson az OK gombra.
4. A Nios II – Eclipse ablakban kattintson a gombra File ➤ Új ➤ Nios II alkalmazás és BSP a sablonból.
   Megjelenik a Nios II Application and BSP from Template párbeszédpanel.
   • a. A SOPC információiban File mezőben válassza ki az udx10_dp/udx10_dp.sopcinfo fájlt file. A Nios II SBT for Eclipse a CPU nevét a .sopcinfo fájlból származó processzornévvel tölti ki. file.
   • b. A Projekt neve mezőbe írja be a vip_control parancsot.
   • c. Válassza az Üres projekt lehetőséget a Sablonok listából.
   • d. Kattintson a Tovább gombra.
   • e. Válassza az Új BSP-projekt létrehozása a vip_control_bsp projektnevű alkalmazásprojektsablon alapján lehetőséget.
   • f. Kapcsolja be az Alapértelmezett hely használata lehetőséget.
   • g. Kattintson a Befejezés gombra az alkalmazás és a BSP létrehozásához a .sopcinfo alapján file.
     A BSP létrehozása után a vip_control és a vip_control_bsp projektek megjelennek a Project Explorer lapon.
5. A Windows Intézőben másolja a software/vip_control_src könyvtár tartalmát az újonnan létrehozott software/vip_control könyvtárba.
6. A Nios II – Eclipse ablak Project Explorer lapján kattintson jobb gombbal a vip_control_bsp mappára, és válassza a Nios II > BSP Editior menüpontot.
   • a. A sys_clk_timer legördülő menüjében válassza a Nincs lehetőséget.
   • b. Válassza a cpu_timer elemet a legördülő menüből a timest értékhezamp_időzítő.
   • c. Kapcsolja be az enable_small_c_library funkciót.
   • d. Kattintson a Létrehozás gombra.
   • e. Amikor a generálás befejeződött, kattintson a Kilépés gombra.
7. A Project Explorer lapon kattintson jobb gombbal a vip_control könyvtárra, majd kattintson a Tulajdonságok parancsra.
   1. a. A vip_control tulajdonságai ablakban bontsa ki a Nios II alkalmazás tulajdonságait, és kattintson a Nios II alkalmazásútvonalak elemre.
   2. b. Kattintson a Hozzáadás… elemre a Könyvtári projektek mellett.
   3. c. A Library Projects ablakban lépjen az udx10.dp\spftware \vip_control_src könyvtárba, és válassza ki a bkc_dprx.syslib könyvtárat.
   4. d. Kattintson az OK gombra. Egy üzenet jelenik meg Konvertálás relatív elérési útra. Kattintson az Igen gombra.
   5. e. A bkc_dptx.syslib és bkc_dptxll_syslib könyvtárak esetében ismételje meg a 7.b (8. oldal) és a 7.c (8. oldal) lépést.
   6. f. Kattintson az OK gombra.
8. Válassza a Projekt ➤ Összes összeállítása lehetőséget a létrehozásához file vip_control.elf a software/vip_control könyvtárban.
9. A mem_init létrehozása file az Intel Quartus Prime összeállításhoz:
   1. a. Kattintson a jobb gombbal a vip_controlra a Project Explorer ablakban.
   2. b. Válassza a Célok létrehozása ➤ Építés… lehetőséget.
   3. c. Válassza a mem_init_generate lehetőséget.
      d. Kattintson a Build gombra.
      Az Intel Quartus Prime szoftver generálja a
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file a software/vip_control/mem_init könyvtárban.
10. Ha a tervezés egy csatlakoztatott kártyán fut, futtassa a vip_control.elf programozást file az Eclipse build készítette.
    • a. Kattintson jobb gombbal a vip_control mappára a Nios II -Eclipse ablak Project Explorer lapján.
    • b. A Futtatás másként ➤ Nios II hardver kiválasztása. Ha nyitva van egy Nios II terminál ablaka, zárja be az új szoftver letöltése előtt.

Az Intel Arria 10 GX FPGA fejlesztőkészlet beállítása
Leírja, hogyan kell beállítani a készletet a 8K DisplayPort Video Format Conversion Design Ex futtatásáhozample.

1. ábra Intel Arria 10 GX fejlesztőkészlet HiLo Daughter kártyával
Az ábrán a kék hűtőbordával rendelkező tábla látható, amely a DDR4 Hilo kártya elhelyezkedését mutatja. Az Intel azt javasolja, hogy ne futtassa a tervezést a hűtőborda behelyezése nélkül.

LÉPÉSEK:

1. Illessze a Bitec DisplayPort 1.4 FMC kártyát a fejlesztőkártyára az FMC A porton keresztül.
2. Győződjön meg arról, hogy a tápkapcsoló (SW1) ki van kapcsolva, majd csatlakoztassa a tápcsatlakozót.
3. Csatlakoztasson egy USB-kábelt a számítógéphez és a fejlesztői kártya MicroUSB csatlakozójához (J3).
4. Csatlakoztasson egy DisplayPort 1.4 kábelt a DisplayPort forrás és a Bitec DisplayPort 1.4 FMC kártya Receiver portja közé, és győződjön meg arról, hogy a forrás aktív.
5. Csatlakoztasson egy DisplayPort 1.4 kábelt a DisplayPort kijelző és a Bitec DisplayPort 1.4 FMC kártya Transmitter portja közé, és győződjön meg arról, hogy a kijelző aktív.
6. Kapcsolja be a táblát az SW1 segítségével.

A tábla állapotjelző LED-jei, nyomógombjai és DIP-kapcsolói
Az Intel Arria 10 GX FPGA fejlesztőkészlet nyolc állapotjelző LED-del (zöld és piros sugárzóval), három felhasználói nyomógombbal és nyolc felhasználói DIP-kapcsolóval rendelkezik. A 8K DisplayPort videoformátum-konverziós tervezés, plample világítja a LED-eket, jelezve a DisplayPort vevőkapcsolat állapotát. A nyomógombok és a DIP kapcsolók lehetővé teszik a tervezési beállítások módosítását.

Állapot LED-ek

2. táblázat Állapotjelző LED-ek

LED	Leírás
Piros LED-ek
0	A DDR4 EMIF kalibrálása folyamatban van.
1	A DDR4 EMIF kalibrálása nem sikerült.
7:2	Felhasználatlan.
Zöld LED-ek
0	Akkor világít, ha a DisplayPort vevőkapcsolat betanítása sikeresen befejeződött, és a kialakítás stabil videót kap.
5:1	DisplayPort vevő sávok száma: 00001 = 1 sáv 00010 = 2 sáv 00100 = 4 sáv
7:6	DisplayPort vevősáv sebessége: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

A táblázat felsorolja az egyes LED-ek állapotát. Minden LED-pozíció piros és zöld jelzőfényekkel rendelkezik, amelyek egymástól függetlenül világítanak. A narancssárgán világító LED azt jelenti, hogy a piros és a zöld jelzőfény is világít.

Felhasználói nyomógombok
A 0 felhasználói nyomógomb vezérli az Intel logó megjelenítését a kimeneti kijelző jobb felső sarkában. Indításkor a design lehetővé teszi a logó megjelenítését. A 0 nyomógomb megnyomásával átkapcsolhatja a logó megjelenítését. Az 1. felhasználói nyomógomb vezérli a tervezés méretezési módját. Amikor egy forrás vagy a mosogató üzem közben csatlakoztatva van, a tervezés alapértelmezés szerint a következők valamelyike:

• Passthrough mód, ha a bemeneti felbontás kisebb vagy egyenlő, mint a kimeneti felbontás
• Leskálázási mód, ha a bemeneti felbontás nagyobb, mint a kimeneti felbontás

Minden alkalommal, amikor megnyomja a felhasználói nyomógombot 1, a tervezés a következő skálázási módra vált (áteresztés > felskálázás, felskálázás > leskálázás, leskálázás > áteresztés). A 2. felhasználói nyomógomb nem használt.

Felhasználói DIP kapcsolók
A DIP kapcsolók vezérlik az opcionális Nios II terminál nyomtatást és a DisplayPort adón keresztül meghajtott kimeneti videó formátum beállításait.

3. táblázat: DIP kapcsolók
A táblázat felsorolja az egyes DIP kapcsolók funkcióit. Az 1-től 8-ig (nem 0-tól 7-ig) számozott DIP-kapcsolók megegyeznek a kapcsolóelemre nyomtatott számokkal. Az egyes kapcsolók BE helyzetbe állításához mozgassa a fehér kapcsolót az LCD felé, és távolítsa el az alaplapon lévő LED-ektől.

Kapcsoló	Funkció
1	Engedélyezi a Nios II terminál nyomtatását, ha BE állásban van.
2	Kimeneti bitek beállítása színenként: KI = 8 bit BE = 10 bit
4:3	Állítsa be a kimeneti színteret és s-tampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 BE = YCbCr 4:4:4 SW4 BE, SW3 OFF = YCbCr 4:2:2 SW4 BE, SW3 BE = YCbCr 4:2:0
6:5	Állítsa be a kimeneti felbontást és a képkockasebességet: SW4 OFF, SW3 OFF = 4K60 SW4 KI, SW3 BE = 4K30 SW4 BE, SW3 KI = 1080p60 SW4 BE, SW3 BE = 1080i60
8:7	Felhasználatlan

A 8K DisplayPort Video Format Conversion Design futtatása, plample
Le kell töltenie a lefordított .sof fájlt file a tervezéshez az Intel Arria 10 GX FPGA fejlesztőkészlethez a tervezés futtatásához.
LÉPÉSEK:

1. Az Intel Quartus Prime szoftverben kattintson az Eszközök ➤ Programozó elemre.
2. A Programozó ablakban kattintson az Automatikus felismerés gombra a JTAG láncoljon, és fedezze fel a csatlakoztatott eszközöket.
   Ha megjelenik egy felugró ablak, amely arra kéri, hogy frissítse a Programozó eszközlistáját, kattintson az Igen gombra.
3. Az eszközlistában válassza ki a 10AX115S2F45 sort.
4. Kattintson a Módosítás gombra File…
   • A programozás előre lefordított verziójának használatához file amelyet az Intel a tervletöltés részeként tartalmaz, válassza a master_image/pre_compiled.sof lehetőséget.
   • A programozás használatához file a helyi fordítás által létrehozott, válassza ki a kimenetet_files/top.sof.
5. Kapcsolja be a Program/Configure funkciót az eszközlista 10AX115S2F45 sorában.
6. Kattintson a Start gombra.
   Amikor a programozó befejezi, a tervezés automatikusan lefut.
7. Nyisson meg egy Nios II terminált, hogy megkapja a kimeneti szöveges üzeneteket a tervtől, ellenkező esetben a kialakítás leáll a kapcsolók többszöri módosítása után (csak akkor, ha a felhasználói DIP kapcsolót 1 BE állásba állítja).
   • a. Nyisson meg egy terminálablakot, és írja be a nios2-terminal
   • b. Nyomja meg az Enter billentyűt.

a bemeneten csatlakozik. Forrás nélkül a kimenet egy fekete képernyő, az Intel logóval a képernyő jobb felső sarkában.

A 8K DisplayPort videoformátum-konverziós tervezés funkcionális leírása Example

A Platform Designer rendszer, az udx10_dp.qsys, tartalmazza a DisplayPort vevő- és adóprotokoll IP-jét, a videó csővezeték IP-jét, valamint a Nios II processzorkomponenseket. A kialakítás összekapcsolja a Platform Designer rendszert a DisplayPort vevő és adó PHY logikájával (amely tartalmazza az interfész adó-vevőket), valamint az adó-vevő újrakonfigurálási logikáját a legfelső szinten egy Verilog HDL RTL kialakításban. file (felső.v). A kialakítás egyetlen videofeldolgozási útvonalat tartalmaz a DisplayPort bemenet és a DisplayPort kimenet között.

2. ábra Tömbvázlat
Az ábra a blokkokat mutatja a 8K DisplayPort Video Format Conversion Design Example. A diagram nem mutatja a Nios II-hez csatlakoztatott néhány általános perifériát, a Nios II processzor közötti Avalon-MM-et és a rendszer többi összetevőjét. A dizájn a bal oldali DisplayPort-forrásból érkező videót fogadja, a videót a videovezetéken keresztül balról jobbra dolgozza fel, mielőtt a videót a jobb oldali DisplayPort-nyelőbe továbbítja.

DisplayPort Receiver PHY és DisplayPort Receiver IP
A Bitec DisplayPort FMC kártya puffert biztosít a DisplayPort forrásból érkező DisplayPort 1.4 jel számára. A DisplayPort Receiver PHY és a DisplayPort Receiver IP kombinációja dekódolja a bejövő jelet, hogy videó adatfolyamot hozzon létre. A PHY DisplayPort vevő tartalmazza az adó-vevőket a bejövő adatok deszerializálásához, a DisplayPort vevő IP-je pedig dekódolja a DisplayPort protokollt. A kombinált DisplayPort Receiver IP szoftver nélkül dolgozza fel a bejövő DisplayPort jelet. A DisplayPort vevő IP-jéből származó videojel natív csomagolt adatfolyam-formátum. A kialakítás a DisplayPort vevőt 10 bites kimenetre konfigurálja.

DisplayPort a Clocked Video IP-re
A DisplayPort vevő által kiadott csomagolt adatfolyam-formátum nem kompatibilis közvetlenül a Clocked Video Input IP által elvárt órajeles videó adatformátummal. A DisplayPort to Clocked Video IP egy egyedi IP ehhez a kialakításhoz. A DisplayPort kimenetet kompatibilis órajeles videoformátummá alakítja, amelyet közvetlenül csatlakoztathat az órajeles videó bemenethez. A DisplayPort to Clocked Video IP módosíthatja a vezetékes jelzési szabványt, és megváltoztathatja a színsíkok sorrendjét az egyes pixeleken belül. A DisplayPort szabvány olyan színrendezést határoz meg, amely eltér az Intel videocsővezeték IP-rendezésétől. A Nios II processzor vezérli a színcserét. Az Avalon-MM slave interfészével beolvassa az aktuális színteret az átvitelhez a DisplayPort vevő IP-jéről. A DisplayPortot a Clocked Video IP-re irányítja, hogy a megfelelő korrekciót alkalmazza az Avalon-MM slave interfészével.

Órajelzett videó bemenet
Az órajeles videobemenet feldolgozza a DisplayPort órajeles videointerfész jelét a Clocked Video IP-re, és Avalon-ST Video jelformátumra konvertálja. Ez a jelformátum eltávolítja a videóból az összes vízszintes és függőleges kioltási információt, és csak az aktív képadatokat hagyja meg. Az IP videokockánként egy csomagként csomagolja. Ezenkívül további metaadat-csomagokat (úgynevezett vezérlőcsomagokat) ad hozzá, amelyek leírják az egyes videokockák felbontását. Az Avalon-ST Video adatfolyam a feldolgozó csövön keresztül négy pixelből áll párhuzamosan, pixelenként három szimbólummal. Az órajeles videobemenet órakeresztezést biztosít a DisplayPort vevő IP-ről érkező változó sebességű órajelű videojelről a video IP-csővezeték rögzített órajelére (300 MHz) történő átalakításhoz.

Stream Cleaner
A folyamtisztító gondoskodik arról, hogy a feldolgozó csővezetékhez továbbított Avalon-ST Video jel hibamentes legyen. A DisplayPort forrás forró csatlakoztatása azt okozhatja, hogy a tervezés hiányos adatkockákat jelenít meg az órajeles videobemeneti IP-címen, és hibákat generálhat az eredményül kapott Avalon-ST Video adatfolyamban. Az egyes keretekhez tartozó videoadatokat tartalmazó csomagok mérete ekkor nem egyezik meg a kapcsolódó vezérlőcsomagok által jelentett mérettel. A streamtisztító észleli ezeket a feltételeket, és további adatokat (szürke pixeleket) ad a sértő videócsomagok végéhez, hogy befejezze a keretet és megfeleljen a vezérlőcsomag specifikációinak.

Chroma Resampler (bemenet)
A videoadatok, amelyeket a design a DisplayPort bemenetén kap, 4:4:4, 4:2:2 vagy 4:2:0 színarányúak lehetnek.ampvezette. A bemeneti chroma resampA ler bármilyen formátumban veszi a bejövő videót, és minden esetben 4:4:4-re konvertálja. A jobb vizuális minőség érdekében a chroma resampA ler a számítási szempontból legdrágább szűrt algoritmust használja. A Nios II processzor beolvassa az aktuális chroma s-okatampling formátumot a DisplayPort vevő IP-jéről az Avalon-MM slave interfészén keresztül. Közli a formátumot a chroma resampler Avalon-MM slave interfészén keresztül.

Színtér konverter (bemenet)
A DisplayPort bemeneti videóadatai RGB vagy YCbCr színteret használhatnak. A bemeneti színtér konverter bármilyen formátumban veszi a bejövő videót, és minden esetben RGB formátumba konvertálja. A Nios II processzor Avalon-MM slave interfészével beolvassa az aktuális színteret a DisplayPort vevő IP-jéről; a helyes konverziós együtthatókat tölti be a chroma res-beampler az Avalon-MM slave interfészén keresztül.

Clipper
A vágógép kiválaszt egy aktív területet a bejövő videofolyamból, és eldobja a maradékot. A Nios II processzoron futó szoftvervezérlés határozza meg a kiválasztandó régiót. A régió a DisplayPort-forráson fogadott adatok felbontásától, valamint a kimeneti felbontástól és a méretezési módtól függ. A processzor Avalon-MM slave interfészén keresztül közli a régiót a Clipperrel.

Méretező
A kialakítás a bejövő videoadatokra a fogadott bemeneti felbontás és a kívánt kimeneti felbontás szerint léptékezést alkalmaz. Három skálázási mód közül is választhat (felskálázás, leskálázás és áthaladás). Két Scalar IP biztosítja a skálázási funkciót: az egyik végrehajtja a szükséges leskálázást; a másik a felskálázást valósítja meg. A tervezéshez két skálázó szükséges.

• Amikor a skálázó leskálázást valósít meg, nem állít elő érvényes adatokat a kimenetén minden órajelben. Plample, ha 2-szeres leskálázási arányt valósítunk meg, az érvényes jel a kimeneten minden második órajelben magas, miközben a tervezés minden páros számú bemeneti sort kap, majd alacsony a páratlan számú bemeneti sorok egészére. Ez a burst viselkedés alapvető a kimeneti adatsebesség csökkentésének folyamatában, de nem kompatibilis a downstream Mixer IP-vel, amely általában konzisztensebb adatsebességet vár el, hogy elkerülje az alulcsordulást a kimeneten. A kialakításhoz szükség van a Frame Bufferre a leskálázás és a keverő között. A Frame Buffer lehetővé teszi, hogy a Mixer a kívánt sebességgel olvassa be az adatokat.
• Amikor a skálázó felskálázást valósít meg, minden órajelen érvényes adatokat állít elő, így a következő keverővel nincs probléma. Előfordulhat azonban, hogy nem fogad minden órajelben új bemeneti adatokat. 2x előkelőt exnek véveampLe, a páros számú kimeneti sorokon minden második óraciklusban új adatütést fogad, majd a páratlan számú kimeneti sorokon nem fogad új bemeneti adatot. Az upstream Clipper azonban teljesen eltérő sebességgel állíthat elő adatokat, ha jelentős klipet alkalmaz (pl. nagyítás során). Ezért a Clippert és a felskálázást általában egy Frame Bufferrel kell elválasztani, ami megköveteli, hogy a Scaler a Frame Buffer után üljön a folyamatban. A skálázónak a Frame Buffer előtt kell ülnie a lekicsinyítéshez, így a tervezés két külön skálázót valósít meg a Frame Buffer mindkét oldalán: egyet a felskálázáshoz; a másik a lekicsinyítéshez.

Két skálázó is csökkenti a Frame Buffer által igényelt maximális DDR4 sávszélességet. Mindig le kell skálázni a Frame Buffer előtt, minimalizálva az adatátviteli sebességet az írási oldalon. Mindig alkalmazzon felskálázást a Frame Buffer után, ami minimalizálja az adatátviteli sebességet az olvasási oldalon. Minden Scaler megkapja a szükséges bemeneti felbontást a bejövő videofolyamban lévő vezérlőcsomagokból, míg az Avalon-MM slave interfésszel rendelkező Nios II processzor állítja be az egyes Scaler kimeneti felbontását.

Frame Buffer
A képkockapuffer a DDR4 memóriát használja a hármas pufferelés végrehajtására, amely lehetővé teszi a videó- ​​és képfeldolgozó folyamat számára, hogy a bejövő és a kimenő képkockasebességek közötti képkocka-konverziót hajtson végre. A kialakítás bármilyen bemeneti képkockasebesség fogadására képes, de a teljes pixelsebesség nem haladhatja meg az 1 giga pixelt másodpercenként. A Nios II szoftver a kimeneti képkockasebességet 30 vagy 60 fps-re állítja be, a kiválasztott kimeneti módnak megfelelően. A kimeneti képkockasebesség a Clocked Video Output beállítások és a kimeneti videó pixel órájának függvénye. A Clocked Video Output által a folyamatra gyakorolt ​​ellennyomás határozza meg, hogy a keretpuffer olvasási oldala milyen sebességgel vonja ki a videokockákat a DDR4-ből.

Keverő
A keverő fix méretű fekete háttérképet állít elő, amelyet a Nios II processzor úgy programoz, hogy megfeleljen az aktuális kimeneti kép méretének. A keverőnek két bemenete van. Az első bemenet a felskálázóhoz csatlakozik, hogy a terv megjelenítse az aktuális videocsővezeték kimenetét. A második bemenet az ikongenerátor blokkhoz csatlakozik. A kialakítás csak akkor teszi lehetővé a keverő első bemenetét, ha aktív, stabil videót észlel az órajeles videó bemeneten. Ezért a kialakítás stabil kimeneti képet tart fenn a kimeneten, miközben a bemeneten üzem közben csatlakoztatja. A dizájn alfa 50%-os átlátszósággal ötvözi a második bemenetet a keverőhöz, amely az ikongenerátorhoz van csatlakoztatva, mind a háttérben, mind a videócsőben.

Színtér konverter (kimenet)
A kimeneti színtér-átalakító a bemeneti RGB videoadatokat RGB vagy YCbCr színtérré alakítja a szoftver futásidejű beállításai alapján.

Chroma Resampler (kimenet)
A kimeneti chroma resampA ler a formátumot 4:4:4-ről 4:4:4, 4:2:2 vagy 4:2:0 formátumra konvertálja. A szoftver beállítja a formátumot. A kimeneti chroma resampA ler szűrt algoritmust is használ a kiváló minőségű videó eléréséhez.

Órajelzett videó kimenet
Az órajeles videokimenet átalakítja az Avalon-ST Video adatfolyamot órajeles videó formátummá. Az órajeles videokimenet vízszintes és függőleges kioltási és szinkronizálási időzítési információkat ad a videóhoz. A Nios II processzor programozza a megfelelő beállításokat az órajeles videokimenetben a kívánt kimeneti felbontás és képkockasebesség függvényében. Az órajeles videokimenet átalakítja az órát, átlépve a rögzített 300 MHz-es pipeline órajelről az órajeles videó változó sebességére.

Órajelzett videó a DisplayPorthoz
A DisplayPort jeladó egység fogadja az órajeles videóként formázott adatokat. A vezetékes jelzések és a védőcsatorna-interfészek Platform Designerben való deklarálása közötti különbségek megakadályozzák, hogy a Clocked Video Output közvetlenül a DisplayPort adó IP-jéhez csatlakoztassa. A Clocked Video to DisplayPort komponens tervezés-specifikus egyedi IP-cím, amely biztosítja a szükséges egyszerű átalakítást a Clocked Video Output és a DisplayPort adó IP-címe között. Ezenkívül felcseréli a színsíkok sorrendjét az egyes pixelekben, hogy figyelembe vegye az Avalon-ST Video és a DisplayPort által használt különböző színformázási szabványokat.

DisplayPort Transmitter IP és DisplayPort Transmitter PHY
A DisplayPort IP adó és a PHY DisplayPort jeladó együttesen alakítja át a videofolyamot órajeles videóból kompatibilis DisplayPort adatfolyammá. A DisplayPort adó IP kezeli a DisplayPort protokollt és kódolja az érvényes DisplayPort adatokat, míg a PHY DisplayPort adó tartalmazza az adó-vevőket és létrehozza a nagy sebességű soros kimenetet.

Nios II processzor és perifériák
A Platform Designer rendszer Nios II processzort tartalmaz, amely kezeli a DisplayPort vevő és adó IP-címeit, valamint a feldolgozó folyamat futásidejű beállításait. A Nios II processzor az alábbi alapvető perifériákhoz csatlakozik:

• Chip-memória a program és az adatok tárolására.
• AJTAG UART a szoftver printf kimenetének megjelenítéséhez (Nios II terminálon keresztül).
• Rendszeridőzítő, amely ezredmásodperces szintű késéseket generál a szoftver különböző pontjain, ahogy azt a DisplayPort minimális eseményidőtartamra vonatkozó specifikációja megköveteli.
• LED-ek a rendszer állapotának kijelzésére.
• Nyomógombos kapcsolók, amelyek lehetővé teszik a skálázási módok közötti váltást, valamint az Intel logó megjelenítésének engedélyezését és letiltását.
• DIP kapcsolók, amelyek lehetővé teszik a kimeneti formátum váltását, valamint az üzenetek Nios II terminálra történő nyomtatásának engedélyezését és letiltását.

Mind a DisplayPort-forráson, mind a nyelőtűz-megszakításokon bekövetkező üzem közbeni bekötési események elindítják a Nios II processzort, hogy megfelelően konfigurálja a DisplayPort-adót és a csővezetéket. A szoftverkód fő hurokja a nyomógombokon és a DIP-kapcsolókon lévő értékeket is figyeli, és ennek megfelelően módosítja a folyamatbeállítást.

I²C vezérlők
A kialakítás két I²C vezérlőt (Si5338 és PS8460) tartalmaz az Intel Arria 10 10 GX FPGA fejlesztőkészlet három másik összetevőjének beállításainak szerkesztéséhez. Az Intel Arria 5338 GX FPGA fejlesztőkészlet két Si10 órajelgenerátora ugyanahhoz az I²C buszhoz csatlakozik. Az első létrehozza a referencia órajelet a DDR4 EMIF számára. Alapértelmezés szerint ez az órajel 100 MHz-re van beállítva az 1066 MHz-es DDR4 használatához, de ez a kialakítás 4 MHz-en futtatja a DDR1200-et, amihez 150 MHz-es referencia órajel szükséges. Indításkor a Nios II processzor az I²C vezérlő perifériáján keresztül módosítja az első Si5338 regisztertérképének beállításait, hogy a DDR4 referencia órajelének sebességét 150 MHz-re növelje. A második Si5338 órajelgenerátor generálja a vid_clk-et a csővezeték és a DisplayPort adó-IP közötti órajeles videointerfészhez. Az óra sebességét a tervezés által támogatott minden egyes kimeneti felbontáshoz és képkockasebességhez be kell állítania. Beállíthatja a sebességet futási időben, amikor a Nios II processzor megköveteli. A Bitec DisplayPort 1.4 FMC leánykártya a Parade PS8460 jitter-tisztító jelismétlőt és időzítőt használja. Indításkor a Nios II processzor szerkeszti ennek az összetevőnek az alapértelmezett beállításait, hogy megfeleljen a tervezés követelményeinek.

Szoftver leírása

A 8K DisplayPort videoformátum-konverziós tervezés, plampA le tartalmazza az Intel Video and Image Processing Suite IP-címét és a DisplayPort interfész IP-jét. Ezek az IP-címek megfelelő beállítás esetén minden további beavatkozás nélkül képesek adatkockákat feldolgozni. Külső, magas szintű vezérlést kell végrehajtania az IP-címek beállításához a rendszerváltás kezdetekor és amikor a rendszer megváltozik, pl. DisplayPort vevő vagy adó hot-plug események vagy felhasználói nyomógombok tevékenysége. Ebben a kialakításban egy Nios II processzor, amely egyedi vezérlőszoftvert futtat, biztosítja a magas szintű vezérlést. A szoftver indításakor:

• Beállítja a DDR4 ref órajelét 150 MHz-re, hogy lehetővé tegye az 1200 MHz-es DDR sebességet, majd visszaállítja a külső memória interfész IP-címét, hogy az új referencia órajelen újrakalibráljon.
• Beállítja a PS8460 DisplayPort átjátszót és időzítőt.
• Inicializálja a DisplayPort vevő és adó interfészt.
• Inicializálja a feldolgozási folyamat IP-címeit.

Amikor az inicializálás befejeződött, a szoftver folyamatos while ciklusba lép, számos eseményt ellenőriz és reagál.

Változások a méretezési módra
A kialakítás három alapvető skálázási módot támogat; áthaladás, felskálázás és leskálázás. Pasthrough módban a tervezés nem skálázza a bemeneti videót, upscale módban a tervezés felskálázza a bemeneti videót, és downscale módban a tervezés leskálázza a bemeneti videót.
A négy blokk a feldolgozási folyamatban; a Clipper, a downscaler, a upscaler és a Mixer határozza meg a végső kimenet megjelenítését minden módban. A szoftver az egyes blokkok beállításait az aktuális bemeneti felbontástól, a kimeneti felbontástól és a kiválasztott skálázási módtól függően vezérli. A legtöbb esetben a Clipper változatlanul továbbítja a bemenetet, és a Mixer háttérmérete megegyezik a bemeneti videó végső, skálázott verziójával. Ha azonban a bemeneti videó felbontása nagyobb, mint a kimeneti méret, akkor nem lehet felskálázni a bemeneti videót anélkül, hogy először kivágná. Ha a bemeneti felbontás kisebb, mint a kimenet, a szoftver nem alkalmazhat leskálázást a bemeneti videórétegnél nagyobb Mixer háttérréteg alkalmazása nélkül, amely fekete sávokat ad a kimeneti videó körül.

4. táblázat: Blokkcsővezetékek feldolgozása
Ez a táblázat felsorolja a négy feldolgozási folyamatblokk működését a skálázási mód, a bemeneti és a kimeneti felbontás mind a kilenc kombinációjában.

Mód	be > ki	be = ki	be < ki
Átjárás	Klip a kimeneti mérethez Nincs leskálázás	Nincs klip Nincs leskálázás	Nincs klip Nincs leskálázás
folytatás…

Mód	be > ki	be = ki	be < ki
	Nincs előkelő Nincs fekete szegély	Nincs előkelő Nincs fekete szegély	Nincs előkelő Fekete szegélypárnák a kimeneti méretig
Előkelő	Klip a 2/3-os kimeneti méretre Nincs leskálázás Kimeneti méretre felskálázva Nincs fekete keret	Klip a 2/3-os kimeneti méretre Nincs leskálázás Kimeneti méretre felskálázva Nincs fekete keret	Nincs klip Nincs leskálázás Kimeneti méretre felskálázva Nincs fekete keret
Lekicsinyítés	Nincs klip Lekicsinyítés a kimeneti méretre Nincs felskálázás Nincs fekete szegély	Nincs klip Lekicsinyítés a kimeneti méretre Nincs felskálázás Nincs fekete szegély	Nincs klip Leskálázás 2/3 bemeneti méretre Nincs felskálázás Fekete szegélypárnák a kimeneti méretig

Váltás az üzemmódok között az 1. felhasználói nyomógomb megnyomásával. A szoftver figyeli a nyomógombok értékeit a hurkon keresztüli minden egyes futtatáskor (szoftver visszapattanást hajt végre), és megfelelően konfigurálja a feldolgozási folyamatban lévő IP-címeket.

Változások a DisplayPort bemeneten
A ciklus minden egyes futtatásakor a szoftver lekérdezi a Clocked Video Input állapotát, és keresi a bemeneti videó folyam stabilitásának változásait. A szoftver stabilnak tekinti a videót, ha:

• A Clocked Video Input jelzi, hogy az órajellel ellátott videót sikeresen zárolták.
• A bemeneti felbontás és a színtér nem változott az előző cikluson keresztüli futtatás óta.

Ha a bemenet stabil volt, de elvesztette a zárolását, vagy a videofolyam tulajdonságai megváltoztak, a szoftver leállítja a Clocked Video Input videót a csővezetéken keresztül. Azt is beállítja, hogy a Mixer ne jelenítse meg a bemeneti videó réteget. A kimenet aktív marad (fekete képernyőt és Intel logót mutat) a vevő hotplug eseményei vagy a felbontás megváltozása közben.
Ha a bemenet nem volt stabil, de most stabil, a szoftver úgy konfigurálja a folyamatot, hogy az új bemeneti felbontást és színteret jelenítsen meg, újraindítja a kimenetet a CVI-ről, és beállítja a Mixert, hogy ismét megjelenítse a bemeneti videóréteget. A keverőréteg újbóli engedélyezése nem azonnali, mivel a Frame Buffer továbbra is megismételheti az előző bemenetből származó régi képkockákat, és a tervnek törölnie kell ezeket a kereteket. Ezután újra engedélyezheti a kijelzőt, hogy elkerülje a hibákat. A keretpuffer számolja a DDR4-ből kiolvasott képkockák számát, amelyeket a Nios II processzor be tud olvasni. A szoftver sampEz a szám akkor számít, amikor a bemenet stabilizálódik, és újra engedélyezi a Mixer réteget, ha a szám négy képkockával nőtt, ami biztosítja, hogy a terv kiürítse a régi kereteket a pufferből.

DisplayPort adó Hot-plug események
A DisplayPort-adó üzem közbeni bekapcsolása egy megszakítást vált ki a szoftveren belül, amely jelzőt állít be, amely figyelmezteti a fő szoftverhurkot a kimenet megváltozására. Amikor a konstrukció érzékeli a távadó bekapcsolását, a szoftver beolvassa az új kijelző EDID-jét, hogy meghatározza, mely felbontásokat és színtereket támogatja. Ha a DIP kapcsolókat olyan üzemmódba állítja, amelyet az új kijelző nem támogat, a szoftver visszavált egy kevésbé igényes megjelenítési módba. Ezután konfigurálja a folyamatot, a DisplayPort-adó IP-címét és a vid_clk jeladót előállító Si5338 részt az új kimeneti módhoz. Amikor a bemenet változást észlel, a bemeneti videó keverőrétege nem jelenik meg, mivel a szoftver szerkeszti a folyamat beállításait. A szoftver nem engedélyezi újra
a kijelző négy képkocka után, amikor az új beállítások áthaladnak a kereten
puffer.

Változások a felhasználói DIP kapcsoló beállításokban
A felhasználói DIP kapcsolók 2-6 pozíciói szabályozzák a DisplayPort adón keresztül vezérelt kimeneti formátumot (felbontás, képsebesség, színtér és bit/szín). Amikor a szoftver változásokat észlel ezeken a DIP-kapcsolókon, akkor egy olyan szekvencián fut végig, amely gyakorlatilag megegyezik a távadó hot plugjával. Nem kell lekérdeznie az adó EDID-jét, mivel az nem változik.

Revision History for AN 889: 8K DisplayPort Video Format Conversion Design Example

5. táblázat: AN 889 felülvizsgálati előzményei: 8K DisplayPort videoformátum átalakítási terv Example

Dokumentum verzió	Változások
2019.05.30	Kezdeti kiadás.

Intel Corporation. Minden jog fenntartva. Az Intel, az Intel logó és más Intel védjegyek az Intel Corporation vagy leányvállalatai védjegyei. Az Intel szavatolja FPGA és félvezető termékeinek aktuális specifikációi szerinti teljesítményét, az Intel szabványos garanciájával összhangban, de fenntartja a jogot, hogy bármely terméket és szolgáltatást előzetes értesítés nélkül módosítson. Az Intel nem vállal felelősséget az itt leírt információk, termékek vagy szolgáltatások alkalmazásából vagy használatából eredően, kivéve, ha az Intel kifejezetten írásban beleegyezik. Az Intel ügyfeleinek azt tanácsoljuk, hogy szerezzék be az eszközspecifikációk legfrissebb verzióját, mielőtt bármilyen közzétett információra hagyatkoznának, és mielőtt megrendelnék termékeket vagy szolgáltatásokat.
*Más nevek és márkák mások tulajdonát képezhetik.

Dokumentumok / Források

intel AN 889 8K DisplayPort videoformátum konvertálási tervezés plample [pdf] Felhasználói útmutató AN 889 8K DisplayPort videoformátum konvertálási tervezés Example, AN 889, 8K DisplayPort videoformátum konvertálási tervezés plample, Formátumkonverziós tervezés plample, Conversion Design Example

Hivatkozások

• Felhasználói kézikönyv