Intel AN 889 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample

וועגן די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample

די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסampלע ינטאַגרייץ די Intel DisplayPort 1.4 ווידעא קאַנעקטיוויטי IP מיט אַ ווידעא פּראַסעסינג רערנ - ליניע. דער פּלאַן דיליווערז הויך-קוואַליטעט סקיילינג, קאָליר פּלאַץ קאַנווערזשאַן און ראַם קורס קאַנווערזשאַן פֿאַר ווידעא סטרימז אַרויף צו 8 ק ביי 30 ראָמען פּער סעקונדע, אָדער 4 ק ביי 60 ראָמען פּער סעקונדע.
דער פּלאַן איז העכסט ווייכווארג און ייַזנוואַרג קאַנפיגיעראַבאַל, וואָס אַלאַוז גיך סיסטעם קאַנפיגיעריישאַן און רידיזיין. דער פּלאַן טאַרגאַץ Intel® Arria® 10 דעוויסעס און ניצט די לעצטע 8K גרייט Intel FPGA IP פֿון די ווידעא און בילד פּראַסעסינג סוויט אין Intel Quartus® Prime v19.2.

וועגן DisplayPort Intel FPGA IP
צו שאַפֿן Intel Arria 10 FPGA דיזיינז מיט DisplayPort ינטערפייסיז, ינסטאַנטייט די DisplayPort Intel FPGA IP. אָבער, דעם DisplayPort IP ימפּלאַמאַנץ בלויז די פּראָטאָקאָל ענקאָוד אָדער דעקאָדע פֿאַר DisplayPort. עס ינקלודז נישט די פאַנגקשאַנאַליטי פון טראַנססעיווערס, PLLs אָדער טראַנססעיווער רעקאָנפיגוראַטיאָן פארלאנגט צו ינסטרומענט די הויך-גיכקייַט סיריאַל קאָמפּאָנענט פון די צובינד. ינטעל גיט באַזונדער טראַנססעיווער, PLL און ריקאַנפיגיעריישאַן IP קאַמפּאָונאַנץ. סאַלעקטינג, פּאַראַמעטערייזינג און קאַנעקטינג די קאַמפּאָונאַנץ צו שאַפֿן אַ גאָר געהאָרכיק DisplayPort ופנעמער אָדער טראַנסמיטער צובינד ריקווייערז מומכע וויסן.
Intel גיט דעם פּלאַן פֿאַר יענע וואָס זענען נישט טראַנססעיווער עקספּערץ. דער פּאַראַמעטער רעדאַקטאָר GUI פֿאַר די DisplayPort IP אַלאַוז איר צו בויען דעם פּלאַן.
איר שאַפֿן אַ בייַשפּיל פון די DisplayPort IP (וואָס קען זיין בלויז ופנעמער, טראַנסמיטער בלויז אָדער קאַמביינד ופנעמער און טראַנסמיטער) אין יעדער פּלאַטפאָרמע דיזיינער אָדער די IP קאַטאַלאָג. ווען איר פּאַראַמעטיז די DisplayPort IP בייַשפּיל, איר קענען אויסקלייַבן צו דזשענערייט אַן עקסampדי פּלאַן פֿאַר דעם באַזונדער קאַנפיגיעריישאַן. די קאַמביינד ופנעמער און טראַנסמיטער פּלאַן איז אַ פּשוט דורכפאָר, ווו די רעזולטאַט פון די ופנעמער פידז גלייַך אין די טראַנסמיטער. א פאַרפעסטיקט דורכפאָר פּלאַן קריייץ אַ גאָר פאַנגקשאַנאַל ופנעמער PHY, טראַנסמיטער PHY און ריקאַנפיגיעריישאַן בלאַקס וואָס ינסטרומענט אַלע די טראַנססעיווער און PLL לאָגיק. איר קענט גלייך נאָכמאַכן די באַטייַטיק סעקשאַנז פון די פּלאַן, אָדער נוצן די פּלאַן ווי אַ רעפֿערענץ. דער פּלאַן דזשענערייץ אַ DisplayPort Intel Arria 10 FPGA IP Design Example און דעמאָלט מוסיף פילע פון ​​די files דזשענערייטאַד גלייַך אין די צונויפנעמען רשימה געניצט דורך די Intel Quartus Prime פּרויעקט. די אַרייַננעמען:

• Fileס צו שאַפֿן פּאַראַמעטערייזד IP ינסטאַנסיז פֿאַר טראַנססעיווערס, פּלס און רעקאָנפיג בלאַקס.
• Verilog HDL fileס צו פאַרבינדן די IPs אין די העכער מדרגה ופנעמער PHY, טראַנסמיטער PHY און טראַנססעיווער רעקאָנפיגוראַטיאָן אַרביטער בלאַקס
• Synopsys Design constraint (SDC) files צו שטעלן די באַטייַטיק טיימינג קאַנסטריינץ.

פֿעיִקייטן פון די 8K DisplayPort Video Format Conversion Design Example

• אַרייַנשרייַב:
  • DisplayPort 1.4 קאַנעקטיוויטי שטיצט רעזאַלושאַנז פון 720 × 480 אַרויף צו 3840 × 2160 אין קיין ראַם קורס אַרויף צו 60 פפּס, און רעזאַלושאַנז אַרויף צו 7680 × 4320 ביי 30 פפּס.
  • הייס-צאַפּן שטיצן.
  • שטיצן פֿאַר ביידע RGB און YCbCr (4:4:4, 4:2:2 און 4:2:0) קאָליר פֿאָרמאַטירונגען
    אַרייַנשרייַב.
  • ווייכווארג אויטאָמאַטיש דיטעקץ די אַרייַנשרייַב פֿאָרמאַט און שטעלן די פּראַסעסינג רערנ - ליניע אַפּראָופּרייטלי.
• רעזולטאַט:
  • DisplayPort 1.4 קאַנעקטיוויטי סעלעקטאַבאַל (דורך דיפּ סוויטשיז) פֿאַר 1080 פּ, 1080i אָדער 2160 פּ האַכלאָטע ביי 60 פפּס, אָדער 2160 פּ ביי 30 פפּס.
  • הייס-צאַפּן שטיצן.
  • טונקען סוויטשאַז צו שטעלן די פארלאנגט רעזולטאַט קאָליר פֿאָרמאַט צו RGB, YCbCr 4:4:4, YCbCr 4:2:2 אָדער YCbCr 4:2:0.
• איין 10-ביסל 8K RGB פּראַסעסינג רערנ - ליניע מיט ווייכווארג קאַנפיגיעראַבאַל סקיילינג און ראַם קורס קאַנווערזשאַן:
  • 12-צאַפּן לאַנקזאָס אַראָפּ-סקאַלער.
  • 16-פאַסע, 4-צאַפּן לאַנקזאָס אַרויף-סקאַלער.
  • טריפּלע באַפערינג ווידעא ראַם באַפער גיט ראַם קורס קאַנווערזשאַן.
  • מיקסער מיט אַלף בלענדינג אַלאַוז OSD ייקאַן אָוווערליי.

באַקומען סטאַרטעד מיט די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample

האַרדוואַרע און ווייכווארג רעקווירעמענץ

די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample ריקווייערז ספּעציפיש ייַזנוואַרג און ווייכווארג.

ייַזנוואַרג:

• Intel Arria 10 GX FPGA אנטוויקלונג קיט, אַרייַנגערעכנט די DDR4 Hilo Daughter Card
• Bitec DisplayPort 1.4 FMC טאָכטער קאָרט (רעוויזיע 11)
• DisplayPort 1.4 מקור וואָס פּראָדוצירן אַרויף צו 3840x2160p60 אָדער 7680x4320p30 ווידעא
• DisplayPort 1.4 זינקען וואָס דיספּלייז אַרויף צו 3840 קס 2160 פּ 60 ווידעא
• VESA סערטאַפייד DisplayPort 1.4 קייבאַלז.

ווייכווארג:

• Windows אָדער לינוקס אַס
• די Intel Quartus Prime Design Suite v19.2, וואָס כולל:
  • Intel Quartus Prime Pro אַדישאַן
  • פּלאַטפאָרמע דיזיינער
  • Nios® II EDS
  • Intel FPGA IP ביבליאָטעק (אַרייַנגערעכנט די ווידעא און בילד פּראַסעסינג סוויט)

דער פּלאַן אַרבעט בלויז מיט דעם ווערסיע פון ​​Intel Quartus Prime.

דאַונלאָודינג און ינסטאָלינג די Intel 8K DisplayPort Video Format Conversion Design Example

דער פּלאַן איז בנימצא אין די Intel Design Store.

1. אָפּלאָדירן די אַרטשיוועד פּרויעקט file udx10_dp.par.
2. עקסטראַקט די Intel Quartus Prime פּרויעקט פון דעם אַרקייוו:
   • a. עפֿענען Intel Quartus Prime Pro Edition.
   • b. דריקט File ➤ עפֿן פּראָיעקט.
     די עפֿן פּראָיעקט פֿענצטער אָפּענס.
   • c. נאַוויגירן צו און אויסקלייַבן די udx10_dp.par file.
   • d. דריקט עפֿן.
   • e. אין די עפֿן פּלאַן מוסטער פֿענצטער, שטעלן די דעסטיניישאַן טעקע צו דער געוואלט אָרט פֿאַר די יקסטראַקטיד פּרויעקט. די איינסן פֿאַר די פּלאַן מוסטער file און פּרויעקט נאָמען זאָל זיין ריכטיק און איר דאַרפֿן נישט טוישן זיי.
   • f. דריקט OK.

פּלאַן Fileס פֿאַר די Intel 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample

טיש 1. פּלאַן Files

File אָדער טעקע נאָמען	באַשרייַבונג
ip	כּולל די IP בייַשפּיל fileס פֿאַר אַלע די Intel FPGA IP ינסטאַנסיז אין די פּלאַן: • א DisplayPort IP (טראַנסמיטער און ופנעמער) • א PLL וואָס דזשענערייץ קלאַקס אין די שפּיץ מדרגה פון די פּלאַן • אַלע די IP וואָס מאַכן זיך די פּלאַטפאָרם דיזיינער סיסטעם פֿאַר די פּראַסעסינג רערנ - ליניע.
master_image	כּולל pre_compiled.sof, וואָס איז אַ פּריקאָמפּילעד ברעט פּראָגראַממינג file פֿאַר די פּלאַן.
non_acds_ip	כּולל מקור קאָד פֿאַר נאָך IP אין דעם פּלאַן וואָס Intel Quartus Prime טוט נישט אַרייַננעמען.
sdc	כּולל אַ SDC file וואָס באשרייבט די נאָך טיימינג קאַנסטריינץ אַז דעם פּלאַן ריקווייערז. די SDC fileס ינקלודעד אויטאָמאַטיש מיט די IP ינסטאַנסיז טאָן ניט שעפּן די קאַנסטריינץ.
ווייכווארג	כּולל מקור קאָד, לייברעריז און בויען סקריפּס פֿאַר די ווייכווארג וואָס לויפט אויף די עמבעדיד Nios II פּראַסעסער צו קאָנטראָלירן די הויך-מדרגה פאַנגקשאַנאַליטי פון די פּלאַן.
udx10_dp	א טעקע אין וואָס Intel Quartus Prime דזשענערייץ רעזולטאַט files פֿאַר די פּלאַטפאָרמע דיזיינער סיסטעם. די udx10_dp.sopcinfo רעזולטאַט file אַלאַוז איר צו דזשענערייט די זיקאָרן יניטיאַליזאַטיאָן file פֿאַר די Nios II פּראַסעסער ווייכווארג זכּרון. איר דאַרפֿן נישט ערשטער דזשענערייט די פול פּלאַטפאָרמע דיזיינער סיסטעם.
non_acds_ip.ipx	דעם IPX file דערקלערט אַלע די IP אין די non_acds_ip טעקע צו פּלאַטפאָרם דיזיינער אַזוי עס איז ארויס אין די IP ביבליאָטעק.
README.txt	קורץ ינסטראַקשאַנז צו בויען און לויפן דעם פּלאַן.
top.qpf	די Intel Quartus Prime פּרויעקט file פֿאַר די פּלאַן.
top.qsf	די Intel Quartus Prime פּרויעקט סעטטינגס file פֿאַר די פּלאַן. דאס file רשימות אַלע די fileעס איז פארלאנגט צו בויען דעם פּלאַן, צוזאַמען מיט די שטיפט אַסיינמאַנץ און אַ נומער פון אנדערע פּרויעקט סעטטינגס.
top.v	די שפּיץ-מדרגה Verilog HDL file פֿאַר די פּלאַן.
udx10_dp.qsys	די פּלאַטפאָרם דיזיינער סיסטעם וואָס כּולל די ווידעא פּראַסעסינג רערנ - ליניע, די Nios II פּראַסעסער און זייַן פּעריפעראַלס.

קאַמפּיילינג די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample
ינטעל גיט אַ פּרעקאָמפּיילד ברעט פּראָגראַממינג file פֿאַר די פּלאַן אין די מאַסטער_ימאַגע וועגווייַזער (pre_compiled.sof) צו לאָזן איר לויפן דעם פּלאַן אָן אַ פול זאַמלונג.
סטעפּס:

1. אין די Intel Quartus Prime ווייכווארג, עפֿענען די top.qpf פּרויעקט file. די דאַונלאָודיד אַרקייוו קריייץ דעם file ווען איר אַנזיפּ די פּרויעקט.
2. דריקט File ➤ עפֿן און סעלעקטירן ip/dp_rx_tx/dp_rx_tx.ip. דער פּאַראַמעטער רעדאַקטאָר GUI פֿאַר די DisplayPort IP אָפּענס, ווייַזונג די פּאַראַמעטערס פֿאַר די DisplayPort בייַשפּיל אין די פּלאַן.
3. דריקט Generate Exampדי פּלאַן (ניט גענעראַטע).
4. ווען דער דור קאַמפּליץ, פאַרמאַכן דעם פּאַראַמעטער רעדאַקטאָר.
5. In File Explorer, נאַוויגירן צו די ווייכווארג וועגווייַזער און אַנזיפּ די vip_control_src.zip אַרקייוו צו דזשענערייט די vip_control_src וועגווייַזער.
6. אין אַ BASH וואָקזאַל, נאַוויגירן צו ווייכווארג / שריפט און לויפן די שאָל שריפט build_sw.sh.
   דער שריפט בויען די Nios II ווייכווארג פֿאַר די פּלאַן. עס קריייץ ביידע אַן .עלף file אַז איר קענען אראפקאפיע צו די ברעט אין לויפן צייט, און אַ .העקס file צו זאַמלען אין די ברעט פּראָגראַממינג .סאָף file.
7. אין די Intel Quartus Prime ווייכווארג, גיט פּראַסעסינג ➤ אָנהייב קאָמפּילאַטיאָן.
   • Intel Quartus Prime דזשענערייץ די udx10_dp.qsys פּלאַטפאָרמע דיזיינער סיסטעם.
   • Intel Quartus Prime שטעלט די פּרויעקט צו top.qpf.

די זאַמלונג קריייץ טאָפּ.סאָף אין די רעזולטאַט_files וועגווייַזער ווען עס קאַמפּליץ.

Viewינג און רידזשענערייטינג די פּלאַטפאָרמע דיזיינער סיסטעם

1. דריקט מכשירים ➤ פּלאַטפאָרם דיזיינער.
2. אויסקלייַבן סיסטעם name.qsys פֿאַר די פּלאַטפאָרמע דיזיינער סיסטעם אָפּציע.
3. דריקט עפֿן.
   פּלאַטפאָרמע דיזיינער אָפּענס די סיסטעם.
4. Review די סיסטעם.
5. רעגענערירן די סיסטעם:
   • a. דריקט Generate HDL….
   • b. אין די גענעראַטיאָן פֿענצטער, קער אויף קלאָר רעזולטאַט דירעקטעריז פֿאַר אויסגעקליבן דור טאַרגאַץ.
   • c. דריקט דזשענערייט

קאַמפּיילינג די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסampמיט די Nios II ווייכווארג בויען מכשירים פֿאַר עקליפּסע
איר שטעלן זיך אַן ינטעראַקטיוו Nios II Eclipse וואָרקספּאַסע פֿאַר די פּלאַן צו פּראָדוצירן אַ וואָרקספּאַסע וואָס ניצט די זעלבע פאָלדערס וואָס די בויען שריפט ניצט. אויב איר פריער לויפן די בויען שריפט, איר זאָל ויסמעקן די ווייכווארג / vip_control און software / vip_control_bsp פאָלדערס איידער איר שאַפֿן די עקליפּסע וואָרקספּאַסע. אויב איר שייַעך-לויפן די בויען שריפט אין קיין פונט, עס אָווועררייט די Eclipse וואָרקספּאַסע.
סטעפּס:

1. נאַוויגירן צו די ווייכווארג וועגווייַזער און אַנזיפּ די vip_control_src.zip אַרקייוו צו דזשענערייט די vip_control_src וועגווייַזער.
2. אין די אינסטאַלירן פּרויעקט וועגווייַזער, שאַפֿן אַ נייַע טעקע און נאָמען עס וואָרקספּאַסע.
3. אין די Intel Quartus Prime ווייכווארג, גיט מכשירים ➤ Nios II ווייכווארג בויען מכשירים פֿאַר עקליפּסע.
   • a. אין די וואָרקספּאַסע לאַונטשער פֿענצטער, אויסקלייַבן די וואָרקספּאַסע טעקע איר באשאפן.
   • b. דריקט OK.
4. אין די Nios II - Eclipse פֿענצטער, גיט File ➤ ניו ➤ ניאָס וו אַפּפּליקאַטיאָן און BSP פֿון מוסטער.
   די ניאָס וו אַפּפּליקאַטיאָן און BSP פֿון מוסטער דיאַלאָג קעסטל איז ארויס.
   • a. אין די SOPC אינפֿאָרמאַציע File קעסטל, אויסקלייַבן די udx10_dp/udx10_dp.sopcinfo file. די Nios II SBT פֿאַר עקליפּסע פילז די קפּו נאָמען מיט די פּראַסעסער נאָמען פֿון די .sopcinfo file.
   • b. אין די פּרויעקט נאָמען קעסטל, טיפּ vip_control.
   • c. אויסקלייַבן Blank Project פון די טעמפּלאַטעס רשימה.
   • d. דריקט ווייַטער.
   • e. סעלעקטירן שאַפֿן אַ נייַע BSP פּרויעקט באזירט אויף די אַפּלאַקיישאַן פּרויעקט מוסטער מיט די פּרויעקט נאָמען vip_control_bsp.
   • f. קער אויף ניצן פעליקייַט אָרט.
   • g. דריקט ענדיקן צו שאַפֿן די אַפּלאַקיישאַן און די BSP באזירט אויף די .sopcinfo file.
     נאָך די BSP דזשענערייץ, די vip_control און vip_control_bsp פּראַדזשעקס דערשייַנען אין די Project Explorer קוויטל.
5. אין Windows Explorer, קאָפּיע די אינהאַלט פון די ווייכווארג / vip_control_src וועגווייַזער צו די ניי באשאפן ווייכווארג / vip_control וועגווייַזער.
6. אין די Project Explorer קוויטל פון די Nios II - Eclipse פֿענצטער, רעכט גיט אויף די vip_control_bsp טעקע און סעלעקטירן Nios II > BSP Editor.
   • a. אויסקלייַבן קיין פון די פאַל-אַראָפּ מעניו פֿאַר sys_clk_timer.
   • b. סעלעקטירן cpu_timer פון די פאַלן-אַראָפּ מעניו פֿאַר צייטamp_טיימער.
   • c. קער אויף enable_small_c_library.
   • d. דריקט גענעראַטע.
   • e. ווען דער דור קאַמפּליץ, גיט אַרויסגאַנג.
7. אין די Project Explorer קוויטל, רעכט גיט די vip_control וועגווייַזער און גיט פּראָפּערטיעס.
   1. a. אין די פּראָפּערטיעס פֿאַר וויפּ_קאָנטראָל פֿענצטער, יקספּאַנד די Nios II אַפּפּליקאַטיאָן פּראָפּערטיעס און גיט Nios II אַפּפּליקאַטיאָן פּאַטס.
   2. b. דריקט לייג ... ווייַטער צו ביבליאָטעק פּראַדזשעקס.
   3. c. אין די ביבליאָטעק פּראַדזשעקס פֿענצטער, נאַוויגירן צו די udx10.dp\spftware \vip_control_src וועגווייַזער און סעלעקטירן דעם bkc_dprx.syslib וועגווייַזער.
   4. d. דריקט OK. א אָנזאָג אויס גער צו אַ קאָרעוו דרך. דריקט יאָ.
   5. e. איבערחזרן סטעפּס 7.ב אויף בלאַט 8 און 7.c אויף בלאַט 8 פֿאַר די bkc_dptx.syslib און bkc_dptxll_syslib דירעקטעריז
   6. f. דריקט OK.
8. אויסקלייַבן פּראָיעקט ➤ בויען אַלע צו דזשענערייט די file vip_control.elf אין די ווייכווארג / vip_control וועגווייַזער.
9. בויען די mem_init file פֿאַר די Intel Quartus Prime זאַמלונג:
   1. a. רעכט גיט vip_control אין די Project Explorer פֿענצטער.
   2. b. אויסקלייַבן מאַכן טאַרגאַץ ➤ בויען….
   3. ג. אויסקלייַבן mem_init_generate.
      ד. דריקט בויען.
      די Intel Quartus Prime ווייכווארג דזשענערייץ די
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file אין די ווייכווארג/vip_control/mem_init וועגווייַזער.
10. מיט די פּלאַן פליסנדיק אויף אַ קאָננעקטעד ברעט, לויפן די vip_control.elf פּראָגראַממינג file באשאפן דורך די Eclipse בויען.
    • a. רעכט גיט vip_control טעקע אין די Project Explorer קוויטל פון די Nios II -Eclipse פֿענצטער.
    • b. סעלעקטינג לויפן ווי ➤ ניאָס וו ייַזנוואַרג. אויב איר האָבן אַ ניאָס וו וואָקזאַל פֿענצטער עפענען, פאַרמאַכן עס איידער דאַונלאָודינג די נייַע ווייכווארג.

באַשטעטיקן די Intel Arria 10 GX FPGA אנטוויקלונג קיט
באשרייבט ווי צו שטעלן די קיט צו לויפן די 8K DisplayPort Video Format Conversion Design Example.

פיגורע 1. Intel Arria 10 GX Development Kit מיט HiLo Daughter Card
די פיגור ווייזט די ברעט מיט די בלוי היץ זינקען אַוועקגענומען צו ווייַזן די פּאַזישאַנינג פון די DDR4 Hilo קאָרט. ינטעל רעקאַמענדז אַז איר טאָן ניט לויפן די פּלאַן אָן די היץ זינקען אין שטעלע.

סטעפּס:

1. פּאַסיק די Bitec DisplayPort 1.4 FMC קאָרט צו די אַנטוויקלונג ברעט מיט FMC Port A.
2. פאַרזיכערן אַז די מאַכט באַשטימען (SW1) איז אויסגעדרייט אַוועק, און פאַרבינדן די מאַכט קאַנעקטער.
3. פאַרבינדן אַ וסב קאַבלע צו דיין קאָמפּיוטער און צו די מיקראָוסב קאַנעקטער (J3) אויף די אַנטוויקלונג ברעט.
4. צוטשעפּען אַ DisplayPort 1.4 קאַבלע צווישן די DisplayPort מקור און די ופנעמער פּאָרט פון די Bitec DisplayPort 1.4 FMC קאָרט און ענשור אַז די מקור איז אַקטיוו.
5. צוטשעפּען אַ DisplayPort 1.4 קאַבלע צווישן די DisplayPort אַרויסווייַזן און די טראַנסמיטער פּאָרט פון די Bitec DisplayPort 1.4 FMC קאָרט און ענשור אַז די אַרויסווייַזן איז אַקטיוו.
6. קער אויף די ברעט מיט SW1.

באָרד סטאַטוס לעדס, פּוש קנעפּלעך און טונקען סוויטשיז
די Intel Arria 10 GX FPGA אנטוויקלונג קיט האט אַכט סטאַטוס לעדס (מיט ביידע גרין און רויט עמיטטערס), דריי באַניצער שטופּן קנעפּלעך און אַכט באַניצער דיפּ סוויטשיז. די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסampדי לעדס ילומאַנייץ די שטאַט פון די DisplayPort ופנעמער לינק. די שטופּן קנעפּלעך און טונקען סוויטשיז לאָזן איר צו טוישן די פּלאַן סעטטינגס.

סטאַטוס לעדס

טיש 2. סטאַטוס לעדס

געפירט	באַשרייַבונג
רויט לעדס
0	DDR4 EMIF קאַלאַבריישאַן אין פּראָגרעס.
1	DDR4 EMIF קאַלאַבריישאַן ניט אַנדערש.
7:2	אַניוזד.
גרין לעדס
0	ילומאַנייץ ווען DisplayPort ופנעמער פֿאַרבינדונג טריינינג קאַמפּליץ הצלחה, און דער פּלאַן נעמט סטאַביל ווידעא.
5:1	DisplayPort ופנעמער ליין ציילן: 00001 = 1 שטעג 00010 = 2 ליינז 00100 = 4 ליינז
7:6	DisplayPort ופנעמער ליין גיכקייַט: 00 = 1.62 גבפּס 01 = 2.7 גבפּס 10 = 5.4 גבפּס 11 = 8.1 גבפּס

דער טיש ליסטעד די סטאַטוס אַז יעדער געפירט ינדיקייץ. יעדער געפירט שטעלע האט ביידע רויט און גרין ינדיקאַטאָרס וואָס קענען ילומיניט ינדיפּענדאַנטלי. קיין געפירט גלאָוינג מאַראַנץ מיטל אַז ביידע די רויט און גרין ינדיקאַטאָרס זענען אויף.

באַניצער פּוש קנעפּלעך
באַניצער שטופּן קנעפּל 0 קאָנטראָלס די אַרויסווייַזן פון די Intel לאָגאָ אין די שפּיץ רעכט ווינקל פון די רעזולטאַט אַרויסווייַזן. ביי סטאַרטאַפּ, די פּלאַן ינייבאַלז די אַרויסווייַזן פון די לאָגאָ. דרינגלעך דרוק קנעפּל 0 טאַגאַלז די געבן פֿאַר די לאָגאָ אַרויסווייַזן. באַניצער שטופּן קנעפּל 1 קאָנטראָלס די סקיילינג מאָדע פון ​​די פּלאַן. ווען אַ מקור אָדער זינקען איז הייס-פּלאַגד די פּלאַן דיפאָלץ צו אָדער:

• דורכפאָר מאָדע, אויב די אַרייַנשרייַב האַכלאָטע איז ווייניקער ווי אָדער גלייַך צו די רעזולטאַט האַכלאָטע
• דאַונסקאַלע מאָדע, אויב די אַרייַנשרייַב האַכלאָטע איז גרעסער ווי די רעזולטאַט האַכלאָטע

יעדער מאָל איר דריקן באַניצער שטופּן קנעפּל 1, די פּלאַן סוואַפּס צו דער ווייַטער סקיילינג מאָדע (פּאַסטהראָוה> אַפּסקייל, אַפּסקייל> דאַונסקאַל, דאַונסקאַל> דורכפאָר). באַניצער שטופּן קנעפּל 2 איז אַניוזד.

באַניצער טונקען סוויטשיז
די דיפּ סוויטשיז קאָנטראָלירן די אַפּשאַנאַל ניאָס וו וואָקזאַל דרוקן און די סעטטינגס פֿאַר די רעזולטאַט ווידעא פֿאָרמאַט געטריבן דורך די DisplayPort טראַנסמיטער.

טיש 3. טונקען סוויטשיז
דער טיש ליסטעד די פֿונקציע פון ​​יעדער טונקען באַשטימען. די טונקען סוויטשיז, געציילט 1 צו 8 (ניט 0 צו 7), גלייַכן די נומערן געדרוקט אויף די באַשטימען קאָמפּאָנענט. צו שטעלן יעדער באַשטימען צו ON, מאַך די ווייַס באַשטימען צו די לקד און אַוועק פון די לעדס אויף די ברעט.

באַשטימען	פֿונקציע
1	ינייבאַלז Nios II וואָקזאַל דרוקן ווען שטעלן צו אויף.
2	שטעלן רעזולטאַט ביטן פּער קאָליר: אַוועק = 8 ביסל ON = 10 ביסל
4:3	באַשטעטיק רעזולטאַט קאָליר פּלאַץ און sampלינג: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5	באַשטעטיק רעזולטאַט האַכלאָטע און ראַם קורס: SW4 OFF, SW3 OFF = 4K60 SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60
8:7	אַניוזד

פליסנדיק די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample
איר מוזן אראפקאפיע די קאַמפּיילד .סאָף file פֿאַר די פּלאַן צו די Intel Arria 10 GX FPGA אנטוויקלונג קיט צו לויפן דעם פּלאַן.
סטעפּס:

1. אין די Intel Quartus Prime ווייכווארג, גיט מכשירים ➤ פּראָגראַמיסט.
2. אין די פּראָגראַמיסט פֿענצטער, גיט אַוטאָ דעטעקט צו יבערקוקן די JTAG קייט און אַנטדעקן די פארבונדן דעוויסעס.
   אויב אַ קנאַל-אַרויף פֿענצטער איז אַסקינג איר צו דערהייַנטיקן די פּראָגראַממער ס מיטל רשימה, גיט יאָ.
3. אין די מיטל רשימה, אויסקלייַבן די רודערן מיטן נאָמען 10AX115S2F45.
4. דריקט טוישן File…
   • צו נוצן די פּריקאָמפּילעד ווערסיע פון ​​די פּראָגראַממינג file אַז ינטעל ינקלודז ווי אַ טייל פון די פּלאַן אראפקאפיע, סעלעקטירן master_image/pre_compiled.sof.
   • צו נוצן דיין פּראָגראַממינג file באשאפן דורך די היגע צונויפנעמען, אויסקלייַבן output_files/top.sof.
5. קער אויף פּראָגראַם / קאַנפיגיער אין די 10AX115S2F45 רודערן פון די מיטל רשימה.
6. דריקט אָנהייב.
   ווען דער פּראָגראַמיסט קאַמפּליץ, די פּלאַן לויפט אויטאָמאַטיש.
7. עפֿענען אַ ניאָס וו וואָקזאַל צו באַקומען די רעזולטאַט טעקסט אַרטיקלען פון די פּלאַן, אַנדערש די פּלאַן לאַקס זיך נאָך אַ נומער פון באַשטימען ענדערונגען (בלויז אויב איר שטעלן באַניצער דיפּ באַשטימען 1 צו ON).
   • a. עפֿענען אַ וואָקזאַל פֿענצטער און טיפּ nios2-terminal
   • b. דרוק אַרייַן.

קאָננעקטעד אין די אַרייַנשרייַב. אָן קיין מקור, דער רעזולטאַט איז אַ שוואַרץ פאַרשטעלן מיט די Intel לאָגאָ אין די שפּיץ רעכט ווינקל פון דעם עקראַן.

פאַנגקשאַנאַל באַשרייַבונג פון די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample

די פּלאַטפאָרמע דיזיינער סיסטעם, udx10_dp.qsys, כּולל די DisplayPort ופנעמער און טראַנסמיטער פּראָטאָקאָל IP, די ווידעא רערנ - ליניע IP און די Nios II פּראַסעסער קאַמפּאָונאַנץ. דער פּלאַן קאַנעקץ די פּלאַטפאָרם דיזיינער סיסטעם צו די DisplayPort ופנעמער און טראַנסמיטער PHY לאָגיק (וואָס כּולל די צובינד טראַנססעיווערס) און די טראַנססעיווער רעקאָנפיגוראַטיאָן לאָגיק אין די שפּיץ מדרגה אין אַ Verilog HDL RTL פּלאַן file (top.v). דער פּלאַן קאַמפּרייזיז אַ איין ווידעא פּראַסעסינג דרך צווישן די DisplayPort אַרייַנשרייַב און די DisplayPort רעזולטאַט.

פיגורע 2. בלאָק דיאַגראַמע
די דיאַגראַמע ווייזט די בלאַקס אין די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample. די דיאַגראַמע קען נישט ווייַזן עטלעכע פון ​​​​די דזשאַנעריק פּעריפעראַלס פארבונדן צו די Nios II, די Avalon-MM צווישן די Nios II פּראַסעסער און די אנדערע קאַמפּאָונאַנץ פון די סיסטעם. דער פּלאַן אַקסעפּץ ווידעא פֿון אַ DisplayPort מקור אויף די לינקס, פּראַסעסאַז די ווידעא דורך די ווידעא רערנ - ליניע פון ​​​​לינקס צו רעכט איידער איר פאָרן די ווידעא צו די DisplayPort זינקען אויף די רעכט.

DisplayPort Receiver PHY און DisplayPort Receiver IP
די Bitec DisplayPort FMC קאָרט גיט אַ באַפער פֿאַר די DisplayPort 1.4 סיגנאַל פֿון די DisplayPort מקור. די קאָמבינאַציע פון ​​​​DisplayPort Receiver PHY און DisplayPort Receiver IP דעקאָדעס די ינקאַמינג סיגנאַל צו שאַפֿן אַ ווידעא טייַך. די DisplayPort ופנעמער PHY כּולל די טראַנססעיווערס צו דעסעריאַליז די ינקאַמינג דאַטן און די DisplayPort ופנעמער IP דעקאָדעס די DisplayPort פּראָטאָקאָל. די קאַמביינד DisplayPort ופנעמער IP פּראַסעסאַז די ינקאַמינג DisplayPort סיגנאַל אָן קיין ווייכווארג. די ריזאַלטינג ווידעא סיגנאַל פון די DisplayPort ופנעמער IP איז אַ געבוירן פּאַקאַטייזד סטרימינג פֿאָרמאַט. דער פּלאַן קאַנפיגיער די DisplayPort ופנעמער פֿאַר 10-ביסל רעזולטאַט.

DisplayPort צו קלאַקט ווידעא IP
די פּאַקאַטיזעד סטרימינג דאַטן פֿאָרמאַט רעזולטאַט דורך די DisplayPort ופנעמער איז נישט גלייך קאַמפּאַטאַבאַל מיט די קלאַקט ווידעא דאַטן פֿאָרמאַט וואָס די קלאַקט ווידעא ינפּוט IP יקספּעקץ. די DisplayPort צו קלאַקט ווידעא IP איז אַ מנהג IP פֿאַר דעם פּלאַן. עס קאַנווערץ די DisplayPort רעזולטאַט אין אַ קאַמפּאַטאַבאַל קלאַקט ווידעא פֿאָרמאַט וואָס איר קענען פאַרבינדן גלייך צו די קלאַקט ווידעא ינפּוט. די DisplayPort צו קלאָקקעד ווידעא IP קענען מאָדיפיצירן די דראָט סיגנאַלינג נאָרמאַל און קענען טוישן די סדר פון די קאָליר פּליינז אין יעדער פּיקסעל. די DisplayPort נאָרמאַל ספּעציפיצירט קאָליר אָרדערינג וואָס איז אַנדערש ווי די ינטעל ווידעא רערנ - ליניע IP אָרדערינג. די Nios II פּראַסעסער קאָנטראָלס די קאָליר ויסבייַטן. עס לייענט די קראַנט קאָליר פּלאַץ פֿאַר טראַנסמיסיע פֿון די DisplayPort ופנעמער IP מיט זיין Avalon-MM שקלאַף צובינד. עס דירעקטעד די DisplayPort צו קלאַקט ווידעא IP צו צולייגן די צונעמען קערעקשאַן מיט זיין Avalon-MM שקלאַף צובינד.

קלאַקט ווידעא אַרייַנשרייַב
די קלאַקט ווידעא אַרייַנשרייַב פּראַסעסאַז די קלאַקט ווידעא צובינד סיגנאַל פון די DisplayPort צו קלאַקט ווידעא IP און קאַנווערץ עס צו Avalon-ST ווידעא סיגנאַל פֿאָרמאַט. דעם סיגנאַל פֿאָרמאַט סטריפּס אַלע האָריזאָנטאַל און ווערטיקאַל בלאַנקינג אינפֿאָרמאַציע פון ​​די ווידעא און לאָזן בלויז אַקטיוו בילד דאַטן. די IP פּאַקאַטיזיז עס ווי איין פּאַקאַט פּער ווידעא ראַם. עס אויך מוסיף נאָך מעטאַדאַטאַ פּאַקיץ (ריפערד צו ווי קאָנטראָל פּאַקיץ) וואָס באַשרייַבן די האַכלאָטע פון ​​יעדער ווידעא ראַם. די Avalon-ST ווידעא טייַך דורך די פּראַסעסינג רער איז פיר בילדצעלן אין פּאַראַלעל, מיט דריי סימבאָלס פּער פּיקסעל. די קלאַקט ווידעא אַרייַנשרייַב גיט זייגער אַריבער פֿאַר די קאַנווערזשאַן פון די וועריאַבאַל קורס קלאַקט ווידעא סיגנאַל פון די DisplayPort ופנעמער IP צו די פאַרפעסטיקט זייגער קורס (300 מהז) פֿאַר די ווידעא IP רערנ - ליניע.

סטרים קלינער
דער טייַך קלינער ינשורז אַז די Avalon-ST ווידעא סיגנאַל גייט פארביי צו די פּראַסעסינג רערנ - ליניע איז טעות פריי. הייס פּלאַגינג פון די DisplayPort מקור קענען אָנמאַכן די פּלאַן צו פאָרשטעלן דערענדיקט ראָמען פון דאַטן צו די קלאַקט ווידעא אַרייַנשרייַב IP און צו דזשענערייט ערראָרס אין די ריזאַלטינג Avalon-ST ווידעא טייַך. די גרייס פון די פּאַקיץ מיט די ווידעא דאַטן פֿאַר יעדער ראַם טאָן ניט גלייַכן די גרייס געמאלדן דורך די פֿאַרבונדן קאָנטראָל פּאַקיץ. די טייַך קלינער דיטעקץ די באדינגונגען און מוסיף נאָך דאַטן (גרוי בילדצעלן) צו די סוף פון די אַפענדינג ווידעא פּאַקיץ צו פאַרענדיקן דעם ראַם און גלייַכן די ספּעסאַפאַקיישאַנז אין די קאָנטראָל פּאַקאַט.

Chroma Resampלער (אינפֿאָרמאַציע)
די ווידעא דאַטן וואָס דער פּלאַן באקומט ביי די אַרייַנשרייַב פֿון DisplayPort קען זיין 4:4:4, 4:2:2 אָדער 4:2:0 טשראָמאַ sampגעפֿירט. די אַרייַנשרייַב טשראָמאַ רעסampler נעמט די ינקאַמינג ווידעא אין קיין פֿאָרמאַט און קאַנווערץ עס צו 4:4:4 אין אַלע קאַסעס. צו צושטעלן העכער וויזשאַוואַל קוואַליטעט, די טשראָמאַ רעזampler ניצט די מערסט קאַמפּיוטישאַנאַלי טייַער פילטערד אַלגערידאַם. די Nios II פּראַסעסער לייענט די קראַנט טשראָמאַ sampלינג פֿאָרמאַט פֿון די DisplayPort ופנעמער IP דורך זיין Avalon-MM שקלאַף צובינד. עס קאַמיונאַקייץ די פֿאָרמאַט צו די טשראָמאַ רעזampלער דורך זיין Avalon-MM שקלאַף צובינד.

קאָליר ספעיס קאָנווערטער (אינפּוט)
די אַרייַנשרייַב ווידעא דאַטן פֿון DisplayPort קען נוצן די RGB אָדער YCbCr קאָליר פּלאַץ. דער אַרייַנשרייַב קאָליר פּלאַץ קאַנווערטער נעמט די ינקאַמינג ווידעא אין וועלכער פֿאָרמאַט עס קומט און קאַנווערץ עס צו RGB אין אַלע קאַסעס. די Nios II פּראַסעסער לייענט די קראַנט קאָליר פּלאַץ פון די DisplayPort ופנעמער IP מיט זיין Avalon-MM שקלאַף צובינד; עס לאָודז די ריכטיק קאַנווערזשאַן קאָואַפישאַנץ צו די טשראָמאַ רעסampלער דורך זיין Avalon-MM שקלאַף צובינד.

קליפּער
דער קליפּער סאַלעקץ אַן אַקטיוו געגנט פון די ינקאַמינג ווידעא טייַך און דיסקאַרדיז די רעשט. די ווייכווארג קאָנטראָל פליסנדיק אויף די Nios II פּראַסעסער דיפיינז די געגנט צו אויסקלייַבן. די געגנט דעפּענדס אויף די האַכלאָטע פון ​​די דאַטן באקומען אין די DisplayPort מקור און די רעזולטאַט האַכלאָטע און סקיילינג מאָדע. דער פּראַסעסער קאַמיונאַקייץ די געגנט צו די קליפּער דורך זיין Avalon-MM שקלאַף צובינד.

סקאַלער
דער פּלאַן אַפּלייז סקיילינג צו די ינקאַמינג ווידעא דאַטן לויט די אַרייַנשרייַב האַכלאָטע באקומען און די רעזולטאַט האַכלאָטע איר דאַרפן. איר קענט אויך אויסקלייַבן צווישן דריי סקיילינג מאָדעס (אַפּסקייל, דאַונסקאַלע און דורכפאָר). צוויי סקאַלאַר IPs צושטעלן די סקיילינג פאַנגקשאַנאַליטי: איינער ימפּלאַמאַנץ קיין פארלאנגט דאַונסקאַלינג; די אנדערע ימפּלאַמאַנץ אַפּסקיילינג. דער פּלאַן ריקווייערז צוויי סקאַלערז.

• ווען די סקאַלער ימפּלאַמאַנץ אַ דאַונסקאַלע, עס טוט נישט פּראָדוצירן גילטיק דאַטן אויף יעדער זייגער ציקל ביי זיין פּראָדוקציע. פֿאַר עקסampאויב ימפּלאַמענינג אַ 2 קס דאַונסקאַל פאַרהעלטעניש, די גילטיק סיגנאַל ביי די רעזולטאַט איז הויך יעדער אנדערע זייגער ציקל בשעת דער פּלאַן נעמט יעדער אפילו געציילט אַרייַנשרייַב שורה, און דאַן נידעריק פֿאַר די גאַנץ פון די מאָדנע נומערעד אַרייַנשרייַב שורות. דעם פּלאַצן אָפּפירונג איז פונדאַמענטאַל פֿאַר דעם פּראָצעס פון רידוסינג די דאַטן קורס ביי דער רעזולטאַט, אָבער איז ינקאַמפּאַטאַבאַל מיט די דאַונסטרים מיקסער IP, וואָס בכלל יקספּעקץ אַ מער קאָנסיסטענט דאַטן קורס צו ויסמיידן ונדערפלאָו ביי דער רעזולטאַט. דער פּלאַן ריקווייערז די ראַם באַפער צווישן קיין דאַונסקאַלע און מיקסער. די ראַם באַפער אַלאַוז די מיקסער צו לייענען די דאַטן אין דער קורס עס ריקווייערז.
• ווען די סקאַלער ימפּלאַמאַנץ אַ אַפּסקייל, עס טראגט גילטיק דאַטן אויף יעדער זייגער ציקל, אַזוי די פאלגענדע מיקסער האט קיין ישוז. אָבער, עס קען נישט אָננעמען נייַ אַרייַנשרייַב דאַטן אויף יעדער זייגער ציקל. נעמען אַ 2 קס אַפּסקייל ווי אַן עקסampלע, אויף די אפילו געציילט רעזולטאַט שורות עס אַקסעפּץ אַ נייַ שלאָגן פון דאַטן יעדער אנדערע זייגער ציקל, און אַקסעפּץ קיין נייַ אַרייַנשרייַב דאַטן אויף די מאָדנע געציילט רעזולטאַט שורות. אָבער, די אַפּסטרים קליפּער קען פּראָדוצירן דאַטן אין אַ גאָר אַנדערש קורס אויב עס איז אַפּלייינג אַ באַטייטיק קלעמערל (למשל בעשאַס אַ פארגרעסער-אין). דעריבער, אַ קליפּער און אַפּסקייל מוזן בכלל זיין אפגעשיידט דורך אַ פריים באַפער, ריקוויירינג די סקאַלער צו זיצן נאָך די פריים באַפער אין די רערנ - ליניע. די סקאַלער מוזן זיצן איידער די פריים באַפער פֿאַר דאַונסקיילז, אַזוי דער פּלאַן ימפּלאַמאַנץ צוויי באַזונדער סקאַלער יעדער זייַט פון די פריים באַפער: איינער פֿאַר אַפּסקייל; די אנדערע פֿאַר דאַונסיקאַל.

צוויי סקאַלערס אויך רעדוצירן די מאַקסימום DDR4 באַנדווידט פארלאנגט דורך די ראַם באַפער. איר מוזן שטענדיק צולייגן דאַונסקיילז איידער די פריים באַפער, מינאַמייזינג די דאַטן קורס אויף די שרייַבן זייַט. שטענדיק צולייגן אַפּסקיילס נאָך די פריים באַפער, וואָס מינאַמייז די דאַטן קורס אויף די לייענען זייַט. יעדער סקאַלער געץ די פארלאנגט אַרייַנשרייַב האַכלאָטע פֿון די קאָנטראָל פּאַקיץ אין די ינקאַמינג ווידעא טייַך, בשעת די Nios II פּראַסעסער מיט די Avalon-MM שקלאַף צובינד שטעלן די רעזולטאַט האַכלאָטע פֿאַר יעדער סקאַלער.

ראַם באַפער
דער ראַם באַפער ניצט די DDR4 זכּרון צו דורכפירן דרייַיק באַפערינג וואָס אַלאַוז די ווידעא און בילד פּראַסעסינג רערנ - ליניע צו דורכפירן ראַם קורס קאַנווערזשאַן צווישן די ינקאַמינג און אַוטגאָוינג ראַם רייץ. דער פּלאַן קענען אָננעמען קיין אַרייַנשרייַב ראַם קורס, אָבער די גאַנץ פּיקסעל קורס זאָל נישט יקסיד 1 גיגאַ בילדצעלן פּער סעקונדע. די Nios II ווייכווארג שטעלט די רעזולטאַט ראַם קורס צו 30 אָדער 60 פפּס, לויט די רעזולטאַט מאָדע איר סעלעקטירן. דער רעזולטאַט ראַם קורס איז אַ פֿונקציע פון ​​די קלאַקט ווידעא רעזולטאַט סעטטינגס און די רעזולטאַט ווידעא פּיקסעל זייגער. די באַקפּרעססורע אַז די קלאַקט ווידעא רעזולטאַט אַפּלייז צו די רערנ - ליניע דיטערמאַנז די קורס אין וואָס די לייענען זייַט פון די פריים באַפער פּולז ווידעא ראָמען פֿון די DDR4.

מיקסער
דער מיקסער דזשענערייץ אַ פאַרפעסטיקט גרייס שוואַרץ הינטערגרונט בילד אַז די Nios II פּראַסעסער מגילה צו גלייַכן די גרייס פון דעם קראַנט רעזולטאַט בילד. דער מיקסער האט צוויי ינפּוץ. דער ערשטער אַרייַנשרייַב קאַנעקץ צו די אַפּסקאַלער צו לאָזן די פּלאַן צו ווייַזן די רעזולטאַט פון די קראַנט ווידעא רערנ - ליניע. די רגע אַרייַנשרייַב קאַנעקץ צו די ייקאַן גענעראַטאָר בלאָק. דער פּלאַן בלויז ינייבאַלז די מיקסער ס ערשטער אַרייַנשרייַב ווען עס דיטעקץ אַקטיוו, סטאַביל ווידעא ביי די קלאַקט ווידעא אַרייַנשרייַב. דעריבער, דער פּלאַן מיינטיינז אַ סטאַביל רעזולטאַט בילד אין דער רעזולטאַט בשעת הייס פּלאַגינג אין די אַרייַנשרייַב. דער פּלאַן אַלף בלענדז די רגע אַרייַנשרייַב צו די מיקסער, קאָננעקטעד צו די ייקאַן גענעראַטאָר, אויף ביידע די הינטערגרונט און ווידעא רערנ - ליניע בילדער מיט 50% דורכזעיקייַט.

קאָליר ספעיס קאָנווערטער (רעזולטאַט)
דער רעזולטאַט קאָליר פּלאַץ קאַנווערטער טראַנספאָרמז די אַרייַנשרייַב RGB ווידעא דאַטן צו RGB אָדער YCbCr קאָליר פּלאַץ באזירט אויף די רונטימע באַשטעטיקן פֿון ווייכווארג.

Chroma Resampלער (רעזולטאַט)
די רעזולטאַט טשראָמאַ רעזampler קאַנווערץ די פֿאָרמאַט פון 4:4:4 צו איינער פון 4:4:4, 4:2:2 אָדער 4:2:0 פֿאָרמאַטירונגען. די ווייכווארג שטעלט דעם פֿאָרמאַט. דער רעזולטאַט טשראָמאַ רעזampler אויך ניצט פילטערד אַלגערידאַם צו דערגרייכן הויך-קוואַליטעט ווידעא.

קלאַקט ווידעא רעזולטאַט
די קלאַקט ווידעא רעזולטאַט קאַנווערץ די Avalon-ST ווידעא טייַך צו די קלאַקט ווידעא פֿאָרמאַט. די קלאַקט ווידעא רעזולטאַט מוסיף האָריזאָנטאַל און ווערטיקאַל בלאַנקינג און סינגקראַנאַזיישאַן טיימינג אינפֿאָרמאַציע צו די ווידעא. די Nios II פּראַסעסער פּראָגראַמען די באַטייַטיק סעטטינגס אין די קלאַקט ווידעא רעזולטאַט דיפּענדינג אויף די רעזולטאַט האַכלאָטע און ראַם קורס וואָס איר בעטן. די קלאַקט ווידעא רעזולטאַט קאַנווערץ די זייגער, אַריבער פון די פאַרפעסטיקט 300 מהז רערנ - ליניע זייגער צו די וועריאַבאַל קורס פון די קלאַקט ווידעא.

קלאַקט ווידעא צו DisplayPort
די DisplayPort טראַנסמיטער קאָמפּאָנענט אַקסעפּץ דאַטן פאָרמאַטטעד ווי קלאַקט ווידעא. דיפעראַנסיז אין די דראָט סיגנאַלינג און דעקלאַראַציע פון ​​די קאַנדוויט ינטערפייסיז אין פּלאַטפאָרמע דיזיינער פאַרמיידן איר קאַנעקטינג די קלאַקט ווידעא רעזולטאַט גלייַך צו די DisplayPort טראַנסמיטער IP. די קלאַקט ווידעא צו DisplayPort קאָמפּאָנענט איז אַ פּלאַן-ספּעציפיש מנהג IP צו צושטעלן די פּשוט קאַנווערזשאַן פארלאנגט צווישן די קלאַקט ווידעא רעזולטאַט און די DisplayPort טראַנסמיטער IP. עס אויך סוואַפּס די אָרדערינג פון די קאָליר פּליינז אין יעדער פּיקסעל צו רעכענען די פאַרשידענע קאָליר פאָרמאַטטינג סטאַנדאַרדס געניצט דורך Avalon-ST Video און DisplayPort.

DisplayPort Transmitter IP און DisplayPort Transmitter PHY
די DisplayPort טראַנסמיטער IP און DisplayPort טראַנסמיטער PHY צוזאַמען אַרבעט צו בייַטן די ווידעא טייַך פון קלאַקט ווידעא צו אַ געהאָרכיק DisplayPort טייַך. די DisplayPort טראַנסמיטער IP כאַנדאַלז די DisplayPort פּראָטאָקאָל און ענקאָוד די גילטיק DisplayPort דאַטן, בשעת די DisplayPort טראַנסמיטער PHY כּולל די טראַנססעיווערס און קריייץ די הויך-גיכקייַט סיריאַל רעזולטאַט.

Nios II פּראַסעסער און פּעריפעראַלס
די פּלאַטפאָרם דיזיינער סיסטעם כּולל אַ Nios II פּראַסעסער, וואָס מאַנידזשיז די DisplayPort ופנעמער און טראַנסמיטער IPs און די רונטימע סעטטינגס פֿאַר די פּראַסעסינג רערנ - ליניע. די Nios II פּראַסעסער קאַנעקץ צו די יקערדיק פּעריפעראַלס:

• אַן אויף-שפּאָן זכּרון צו קראָם די פּראָגראַם און זייַן דאַטן.
• AJTAG UART צו אַרויסווייַזן ווייכווארג פּרינטף רעזולטאַט (דורך אַ Nios II וואָקזאַל).
• א סיסטעם טייַמער צו דזשענערייט מיליסעקאַנד מדרגה דילייז אין פאַרשידן פונקטן אין די ווייכווארג, ווי פארלאנגט דורך די DisplayPort ספּעסאַפאַקיישאַנז פון מינימום געשעעניש געדויער.
• לעדס צו אַרויסווייַזן סיסטעם סטאַטוס.
• פּוש-קנעפּל סוויטשאַז צו לאָזן באַשטימען צווישן סקיילינג מאָדעס און צו געבן און דיסייבאַל די אַרויסווייַזן פון די Intel לאָגאָ.
• טונקען סוויטשאַז צו לאָזן באַשטימען די רעזולטאַט פֿאָרמאַט און געבן און דיסייבאַל די דרוק פון אַרטיקלען צו אַ ניאָס וו וואָקזאַל.

הייס-צאַפּן געשעענישן אויף ביידע די DisplayPort מקור און זינקען פייער ינטעראַפּץ וואָס צינגל די Nios II פּראַסעסער צו קאַנפיגיער די DisplayPort טראַנסמיטער און רערנ - ליניע ריכטיק. די הויפּט שלייף אין די ווייכווארג קאָד אויך מאָניטאָרס די וואַלועס אויף די שטופּן קנעפּלעך און דיפּ סוויטשיז און אָלטערז די רערנ - ליניע סעטאַפּ אַקאָרדינגלי.

I²C קאָנטראָללער
דער פּלאַן כּולל צוויי I²C קאַנטראָולערז (Si5338 און PS8460) צו רעדאַגירן די סעטטינגס פון דריי פון די אנדערע קאַמפּאָונאַנץ אויף די Intel Arria 10 10 GX FPGA אנטוויקלונג קיט. צוויי Si5338 זייגער גענעראַטאָרס אויף די Intel Arria 10 GX FPGA אנטוויקלונג קיט פאַרבינדן צו דער זעלביקער I²C ויטאָבוס. דער ערשטער דזשענערייץ די רעפֿערענץ זייגער פֿאַר די DDR4 EMIF. דורך פעליקייַט, דעם זייגער איז באַשטימט צו 100 מהז פֿאַר נוצן מיט 1066 מהז דדר 4, אָבער דעם פּלאַן לויפט די דדר 4 ביי 1200 מהז, וואָס ריקווייערז אַ רעפֿערענץ זייגער פון 150 מהז. ביי סטאַרטאַפּ, די Nios II פּראַסעסער, דורך די I²C קאָנטראָללער פּעריפעראַל, ענדערונגען די סעטטינגס אין די רעגיסטרירן מאַפּע פון ​​דער ערשטער Si5338 צו פאַרגרעסערן די גיכקייַט פון די DDR4 רעפֿערענץ זייגער צו 150MHz. די צווייטע Si5338 זייגער גענעראַטאָר דזשענערייץ די וויד_קלק פֿאַר די קלאַקט ווידעא צובינד צווישן די רערנ - ליניע און די DisplayPort טראַנסמיטער IP. איר מוזן סטרויערן די גיכקייַט פון דעם זייגער פֿאַר יעדער אַנדערש רעזולטאַט האַכלאָטע און ראַם קורס געשטיצט דורך די פּלאַן. איר קענען סטרויערן די גיכקייַט אין לויפן צייט ווען די Nios II פּראַסעסער ריקווייערז. די Bitec DisplayPort 1.4 FMC טאָכטער קאָרט ניצט די Parade PS8460 דזשיטטער רייניקונג רעפּעאַטער און רעטימער. ביי סטאַרטאַפּ, די Nios II פּראַסעסער רעדאַגירן די פעליקייַט סעטטינגס פון דעם קאָמפּאָנענט צו טרעפן די רעקווירעמענץ פון די פּלאַן.

ווייכווארג באַשרייַבונג

די 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסampדי כולל IP פון די Intel Video און Image Processing Suite און די DisplayPort צובינד IP. איר מוזן ינסטרומענט פונדרויסנדיק הויך-מדרגה קאָנטראָל צו סעטאַפּ די IPs צו אָנהייבן מיט און ווען די סיסטעם ענדערונגען, למשל DisplayPort ופנעמער אָדער טראַנסמיטער הייס-צאַפּן געשעענישן אָדער באַניצער שטופּן קנעפּל טעטיקייט. אין דעם פּלאַן, אַ Nios II פּראַסעסער, פליסנדיק בעספּאָכע קאָנטראָל ווייכווארג, גיט הויך-מדרגה קאָנטראָל. ביי סטאַרטאַפּ די ווייכווארג:

• באַשטעטיקט די DDR4 רעף זייגער צו 150 מהז צו לאָזן 1200 מהז דדר גיכקייַט, און ריסעץ די פונדרויסנדיק זכּרון צובינד IP צו רעקאַליברירן אויף די נייַע רעפֿערענץ זייגער.
• באַשטעטיקט די PS8460 DisplayPort רעפּעאַטער און רעטימער.
• יניטיאַליזעס די DisplayPort ופנעמער און טראַנסמיטער ינטערפייסיז.
• יניטיאַליזעס די פּראַסעסינג רערנ - ליניע IPs.

ווען יניטיאַליזאַטיאָן איז גאַנץ, די ווייכווארג גייט אריין אַ קעסיידערדיק בשעת שלייף, טשעק פֿאַר און רעאַגירן צו אַ נומער פון געשעענישן.

ענדערונגען צו די סקיילינג מאָדע
דער פּלאַן שטיצט דריי יקערדיק סקיילינג מאָדעס; דורכפאָר, אַפּסקייל און דאַונסקאַלע. אין דורכפאָר מאָדע די פּלאַן טוט ניט סקיילינג די אַרייַנשרייַב ווידעא, אין אַפּסקייל מאָדע די פּלאַן אַפּסקייל אַרייַנשרייַב ווידעא, און אין דאַונסקאַל מאָדע די פּלאַן דאַונסקיילז אַרייַנשרייַב ווידעא.
די פיר בלאַקס אין די פּראַסעסינג רערנ - ליניע; די קליפּער, די דאַונסקאַלער, די אַפּסקאַלער און די מיקסער באַשטימען די פּרעזענטירונג פון די לעצט רעזולטאַט אין יעדער מאָדע. די ווייכווארג קאָנטראָלס די סעטטינגס פון יעדער בלאָק דיפּענדינג אויף די קראַנט אַרייַנשרייַב האַכלאָטע, רעזולטאַט האַכלאָטע און די סקיילינג מאָדע איר סעלעקטירן. אין רובֿ פאלן, די קליפּער פּאַסיז די אַרייַנשרייַב דורך אַ אַנאַלטערד, און די מיקסער הינטערגרונט גרייס איז די זעלבע גרייס ווי די לעצט, סקיילד ווערסיע פון ​​​​די אַרייַנשרייַב ווידעא. אָבער, אויב די אַרייַנשרייַב ווידעא האַכלאָטע איז גרעסער ווי די רעזולטאַט גרייס, עס איז ניט מעגלעך צו צולייגן אַ אַפּסקייל צו די אַרייַנשרייַב ווידעא אָן ערשטער קליפּינג עס. אויב די אַרייַנשרייַב האַכלאָטע איז ווייניקער ווי די רעזולטאַט, די ווייכווארג קען נישט צולייגן אַ דאַונסקאַלע אָן אַפּלייינג אַ מיקסער הינטערגרונט שיכטע וואָס איז גרעסער ווי די אַרייַנשרייַב ווידעא שיכטע, וואָס מוסיף שוואַרץ באַרס אַרום די רעזולטאַט ווידעא.

טיש 4. פּראַסעסינג בלאַק פּייפּליינז
דער טיש ליסטעד די קאַמף פון די פיר פּראַסעסינג רערנ - ליניע בלאַקס אין יעדער פון די נייַן קאַמבאַניישאַנז פון סקיילינג מאָדע, אַרייַנשרייַב האַכלאָטע און רעזולטאַט האַכלאָטע.

מאָדע	אין > אויס	אין = אויס	אין <אויס
דורכפאָר	קלעמערל צו רעזולטאַט גרייס ניט דאַונסקאַלע	קיין קליפ קיין אַראָפּרעכענען	קיין קליפ קיין אַראָפּרעכענען
פארבליבן...

מאָדע	אין > אויס	אין = אויס	אין <אויס
	קיין אַפּסקייל קיין שווארצע גרענעץ	קיין אַפּסקייל קיין שווארצע גרענעץ	קיין אַפּסקייל שוואַרץ גרענעץ פּאַדס צו רעזולטאַט גרייס
אַפּסקייל	קלעמערל צו 2/3 רעזולטאַט גרייס קיין דאַונסקאַל אַפּסקייל צו רעזולטאַט גרייס קיין שוואַרץ גרענעץ	קלעמערל צו 2/3 רעזולטאַט גרייס קיין דאַונסקאַל אַפּסקייל צו רעזולטאַט גרייס קיין שוואַרץ גרענעץ	קיין קליפ קיין אַראָפּרעכענען אַפּסקייל צו רעזולטאַט גרייס קיין שוואַרץ גרענעץ
דאַונסקאַלע	קיין קליפ דאַונסקאַלע צו רעזולטאַט גרייס ניט אַפּסקייל קיין שווארצע גרענעץ	קיין קליפ דאַונסקאַלע צו רעזולטאַט גרייס ניט אַפּסקייל קיין שווארצע גרענעץ	קיין קליפ דאַונסקאַלע צו 2/3 אַרייַנשרייַב גרייס ניט אַפּסקייל שוואַרץ גרענעץ פּאַדס צו רעזולטאַט גרייס

טוישן צווישן מאָדעס דורך דרינגלעך באַניצער שטופּן קנעפּל 1. די ווייכווארג מאָניטאָרס די וואַלועס אויף די שטופּן קנעפּלעך אויף יעדער לויפן דורך די שלייף (עס טוט אַ ווייכווארג דיבאַונס) און קאַנפיגיער די IPs אין די פּראַסעסינג רערנ - ליניע אַפּראָופּרייטלי.

ענדערונגען אין די DisplayPort אַרייַנשרייַב
אויף יעדער לויפן דורך די שלייף די ווייכווארג פּאָללס די סטאַטוס פון די קלאַקט ווידעא ינפּוט, איר זוכט פֿאַר ענדערונגען אין די פעסטקייַט פון די אַרייַנשרייַב ווידעא טייַך. די ווייכווארג האלט אַז די ווידעא איז סטאַביל אויב:

• די קלאַקט ווידעא ינפּוט ריפּאָרץ אַז די קלאַקט ווידעא איז הצלחה פארשפארט.
• די אַרייַנשרייַב האַכלאָטע און קאָליר פּלאַץ האט קיין ענדערונגען זינט די פריערדיקע לויפן דורך די שלייף.

אויב די אַרייַנשרייַב איז סטאַביל אָבער עס איז פאַרפאַלן שלאָס אָדער די פּראָפּערטיעס פון די ווידעא טייַך האָבן געביטן, די ווייכווארג סטאַפּס די קלאַקט ווידעא ינפּוט שיקן ווידעא דורך די רערנ - ליניע. עס אויך שטעלט די מיקסער צו האַלטן ווייַזנדיק די אַרייַנשרייַב ווידעא שיכטע. דער רעזולטאַט בלייבט אַקטיוו (ווייַזנדיק אַ שוואַרץ פאַרשטעלן און די ינטעל לאָגאָ) בעשאַס קיין ופנעמער האָטפּלוג געשעענישן אָדער האַכלאָטע ענדערונגען.
אויב די אַרייַנשרייַב איז נישט סטאַביל אָבער איז איצט סטאַביל, די ווייכווארג קאַנפיגיער די רערנ - ליניע צו ווייַזן די נייַע אַרייַנשרייַב האַכלאָטע און קאָליר פּלאַץ, עס ריסטאַרט די רעזולטאַט פון די CVI, און עס באַשטעטיקט די מיקסער צו ווייַזן די אַרייַנשרייַב ווידעא שיכטע ווידער. די שייַעך-ענייבאַלינג פון די מיקסער שיכטע איז נישט גלייך ווייַל די פריים באַפער קען נאָך ריפּיטינג אַלט ראָמען פון אַ פריערדיקן אַרייַנשרייַב און די פּלאַן מוזן ויסמעקן די ראָמען. דערנאָך איר קענען שייַעך-געבן די אַרויסווייַזן צו ויסמיידן גליטשינג. דער ראַם באַפער האלט אַ ציילן פון די נומער פון ראָמען לייענען פֿון די DDR4, וואָס די Nios II פּראַסעסער קענען לייענען. די ווייכווארג סampדעם ציילן ווען די אַרייַנשרייַב ווערט סטאַביל און שייַעך-ענייבאַלז די מיקסער שיכטע ווען די ציילן איז געוואקסן מיט פיר ראָמען, וואָס ינשורז אַז די פּלאַן ויסמיידן אַלט ראָמען פון די באַפער.

DisplayPort טראַנסמיטער Hot-plug events
הייס-צאַפּן events ביי די DisplayPort טראַנסמיטער אָנצינדן אַ יבעררייַס אין די ווייכווארג וואָס שטעלן אַ פאָן צו פלינק די הויפּט ווייכווארג שלייף פון אַ ענדערונג אין דער רעזולטאַט. ווען דער פּלאַן דיטעקץ אַ טראַנסמיטער הייס צאַפּן, די ווייכווארג לייענט די EDID פֿאַר די נייַע אַרויסווייַזן צו באַשליסן וואָס רעזאַלושאַנז און קאָליר ספּייסאַז עס שטיצט. אויב איר שטעלן די דיפּ סוויטשיז צו אַ מאָדע וואָס די נייַע אַרויסווייַזן קען נישט שטיצן, די ווייכווארג פאַלן צוריק צו אַ ווייניקער פאדערן אַרויסווייַזן מאָדע. דערנאָך קאַנפיגיער די רערנ - ליניע, DisplayPort טראַנסמיטער IP און די Si5338 טייל וואָס דזשענערייץ די טראַנסמיטער וויד_קלק פֿאַר די נייַע רעזולטאַט מאָדע. ווען דער אַרייַנשרייַב זעט ענדערונגען, די מיקסער שיכטע פֿאַר די אַרייַנשרייַב ווידעא איז נישט געוויזן ווי די ווייכווארג רעדאַגירן סעטטינגס פֿאַר די רערנ - ליניע. די ווייכווארג קען נישט שייַעך-געבן
די אַרויסווייַזן ביז נאָך פיר ראָמען ווען די נייַע סעטטינגס פאָרן דורך די ראַם
באַפער.

ענדערונגען צו באַניצער דיפּ סוויטש סעטטינגס
די שטעלעס פון באַניצער דיפּ סוויטשיז 2 צו 6 קאָנטראָלירן די רעזולטאַט פֿאָרמאַט (האַכלאָטע, ראַם קורס, קאָליר פּלאַץ און ביטן פּער קאָליר) געטריבן דורך די DisplayPort טראַנסמיטער. ווען די ווייכווארג דיטעקץ ענדערונגען אויף די דיפּ סוויטשיז, עס לויפט דורך אַ סיקוואַנס וואָס איז כּמעט יידעניקאַל צו אַ טראַנסמיטער הייס צאַפּן. איר דאַרפֿן נישט אָנפרעג די טראַנסמיטער EDID ווייַל עס טוט נישט טוישן.

רעוויזיע געשיכטע פֿאַר אַן 889: 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample

טיש 5. רעוויזיע געשיכטע פֿאַר אַן 889: 8K DisplayPort Video Format Conversion Design Example

דאָקומענט ווערסיע	ענדערונגען
2019.05.30	ערשט מעלדונג.

Intel Corporation. אלע רעכטן רעזערווירט. ינטעל, די ינטעל לאָגאָ און אנדערע ינטעל מאַרקס זענען טריידמאַרקס פון ינטעל קאָרפּאָראַטיאָן אָדער זייַן סאַבסידיעריז. ינטעל וואָראַנטיז פאָרשטעלונג פון זייַן FPGA און סעמיקאַנדאַקטער פּראָדוקטן צו קראַנט ספּעסאַפאַקיישאַנז אין לויט מיט ינטעל ס נאָרמאַל וואָראַנטי, אָבער ריזערווז די רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן. ינטעל אַסומז קיין פֿאַראַנטוואָרטלעכקייט אָדער אַכרייַעס וואָס איז שטייענדיק פֿון די אַפּלאַקיישאַן אָדער נוצן פון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער דינסט דיסקרייבד דאָ, אַחוץ ווי ינטעל איז עקספּרעסלי מסכים צו שרייבן. ינטעל קאַסטאַמערז זענען אַדווייזד צו קריגן די לעצטע ווערסיע פון ​​די מיטל ספּעסאַפאַקיישאַנז איידער זיי פאַרלאָזנ אויף קיין ארויס אינפֿאָרמאַציע און איידער פּלייסינג אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגס.
* אנדערע נעמען און בראַנדז קען זיין קליימד ווי די פאַרמאָג פון אנדערע.

דאָקומענטן / רעסאָורסעס

Intel AN 889 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample [pdfבאַניצער גייד אַן 889 8K DisplayPort ווידעא פֿאָרמאַט קאַנווערזשאַן פּלאַן עקסample, AN 889, 8K DisplayPort Video Format Conversion Design Example, Format Conversion Design Example, קאַנווערזשאַן פּלאַן עקסample

רעפערענצן

• באַניצער מאַנואַל