การออกแบบการแปลงรูปแบบวิดีโอ DisplayPort ของ Intel AN 889 8K เช่นample

เกี่ยวกับการออกแบบการแปลงรูปแบบวิดีโอ 8K DisplayPortample

การออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นample รวม IP การเชื่อมต่อวิดีโอ Intel DisplayPort 1.4 เข้ากับไปป์ไลน์การประมวลผลวิดีโอ การออกแบบนี้มอบการปรับขนาดคุณภาพสูง การแปลงพื้นที่สี และการแปลงอัตราเฟรมสำหรับการสตรีมวิดีโอสูงสุด 8K ที่ 30 เฟรมต่อวินาที หรือ 4K ที่ 60 เฟรมต่อวินาที
การออกแบบสามารถกำหนดค่าซอฟต์แวร์และฮาร์ดแวร์ได้สูง ทำให้สามารถกำหนดค่าระบบและออกแบบใหม่ได้อย่างรวดเร็ว การออกแบบกำหนดเป้าหมายอุปกรณ์ Intel® Arria® 10 และใช้ Intel FPGA IP ที่พร้อมใช้งาน 8K ล่าสุดจาก Video and Image Processing Suite ใน Intel Quartus® Prime v19.2

เกี่ยวกับ DisplayPort Intel FPGA IP
หากต้องการสร้างการออกแบบ Intel Arria 10 FPGA ด้วยอินเทอร์เฟซ DisplayPort ให้สร้างอินสแตนซ์ของ DisplayPort Intel FPGA IP อย่างไรก็ตาม DisplayPort IP นี้ใช้การเข้ารหัสหรือถอดรหัสโปรโตคอลสำหรับ DisplayPort เท่านั้น ไม่รวมถึงตัวรับส่งสัญญาณ PLL หรือฟังก์ชันการกำหนดค่าใหม่ของตัวรับส่งสัญญาณที่จำเป็นสำหรับการนำส่วนประกอบซีเรียลความเร็วสูงของอินเทอร์เฟซไปใช้ Intel มีส่วนประกอบตัวรับส่งสัญญาณ, PLL และการกำหนดค่า IP แยกต่างหาก การเลือก การกำหนดพารามิเตอร์ และการเชื่อมต่อส่วนประกอบเหล่านี้เพื่อสร้างอินเทอร์เฟซตัวรับหรือตัวส่งสัญญาณ DisplayPort ที่เป็นไปตามข้อกำหนดอย่างสมบูรณ์นั้นต้องการความรู้จากผู้เชี่ยวชาญ
Intel จัดทำการออกแบบนี้สำหรับผู้ที่ไม่ใช่ผู้เชี่ยวชาญด้านเครื่องรับส่งสัญญาณ GUI ตัวแก้ไขพารามิเตอร์สำหรับ DisplayPort IP ช่วยให้คุณสร้างการออกแบบได้
คุณสร้างอินสแตนซ์ของ DisplayPort IP (ซึ่งอาจเป็นตัวรับเท่านั้น ตัวส่งเท่านั้น หรือตัวรับและตัวส่งรวมกัน) ใน Platform Designer หรือ IP Catalog เมื่อคุณกำหนดพารามิเตอร์ให้กับอินสแตนซ์ DisplayPort IP คุณสามารถเลือกที่จะสร้างอดีตample ออกแบบสำหรับการกำหนดค่าเฉพาะนั้น การออกแบบเครื่องรับและเครื่องส่งสัญญาณแบบรวมเป็นแบบพาสทรูง่ายๆ โดยที่เอาต์พุตจากเครื่องรับจะป้อนเข้าสู่เครื่องส่งสัญญาณโดยตรง การออกแบบพาสทรูคงที่สร้าง PHY ตัวรับที่ทำงานได้อย่างสมบูรณ์ ตัวส่ง PHY และบล็อกการกำหนดค่าใหม่ที่ใช้ตัวรับส่งสัญญาณและลอจิก PLL ทั้งหมด คุณสามารถคัดลอกส่วนที่เกี่ยวข้องของการออกแบบได้โดยตรง หรือใช้การออกแบบเป็นข้อมูลอ้างอิงก็ได้ การออกแบบสร้าง DisplayPort Intel Arria 10 FPGA IP Design Example แล้วเพิ่มจำนวนมากของ fileสร้างขึ้นโดยตรงในรายการคอมไพล์ที่ใช้โดยโครงการ Intel Quartus Prime เหล่านี้รวมถึง:

• Files เพื่อสร้างอินสแตนซ์ IP แบบกำหนดพารามิเตอร์สำหรับตัวรับส่งสัญญาณ PLL และบล็อกการกำหนดค่าใหม่
• เวอริล็อก เอชดีแอล files เพื่อเชื่อมต่อ IP เหล่านี้เข้ากับตัวรับ PHY ระดับที่สูงขึ้น ตัวส่ง PHY และบล็อก Arbiter การกำหนดค่าตัวรับส่งสัญญาณใหม่
• ข้อ จำกัด การออกแบบ Synopsys (SDC) files เพื่อตั้งค่าข้อจำกัดด้านเวลาที่เกี่ยวข้อง

คุณสมบัติของการออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นample

• ป้อนข้อมูล:
  • การเชื่อมต่อ DisplayPort 1.4 รองรับความละเอียดตั้งแต่ 720×480 ถึง 3840×2160 ที่อัตราเฟรมสูงสุด 60 fps และความละเอียดสูงสุด 7680×4320 ที่ 30 fps
  • รองรับ Hot-plug
  • รองรับรูปแบบสีทั้ง RGB และ YCbCr (4:4:4, 4:2:2 และ 4:2:0) ที่
    ป้อนข้อมูล.
  • ซอฟต์แวร์จะตรวจจับรูปแบบการป้อนข้อมูลโดยอัตโนมัติและตั้งค่าไปป์ไลน์การประมวลผลอย่างเหมาะสม
• เอาท์พุต:
  • สามารถเลือกการเชื่อมต่อ DisplayPort 1.4 ได้ (ผ่านสวิตช์ DIP) สำหรับความละเอียด 1080p, 1080i หรือ 2160p ที่ 60 fps หรือ 2160p ที่ 30 fps
  • รองรับ Hot-plug
  • DIP สลับเพื่อตั้งค่ารูปแบบสีเอาต์พุตที่ต้องการเป็น RGB, YCbCr 4:4:4, YCbCr 4:2:2 หรือ YCbCr 4:2:0
• ไปป์ไลน์การประมวลผล 10K RGB 8 บิตแบบเดี่ยวพร้อมการปรับขนาดซอฟต์แวร์ที่กำหนดค่าได้และการแปลงอัตราเฟรม:
  • Lanczos ดาวน์สเกลเลอร์ 12 ครั้ง
  • Lanczos อัพสเกลเลอร์ 16 เฟส 4 แทป
  • บัฟเฟอร์เฟรมวิดีโอสามบัฟเฟอร์ให้การแปลงอัตราเฟรม
  • มิกเซอร์ที่มีการผสมอัลฟ่าทำให้สามารถซ้อนทับไอคอน OSD ได้

เริ่มต้นด้วยการออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นample

ข้อกำหนดด้านฮาร์ดแวร์และซอฟต์แวร์

การออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นample ต้องการฮาร์ดแวร์และซอฟต์แวร์เฉพาะ

ฮาร์ดแวร์:

• ชุดพัฒนา Intel Arria 10 GX FPGA รวมถึงการ์ด DDR4 Hilo Daughter
• การ์ดลูกสาว Bitec DisplayPort 1.4 FMC (แก้ไข 11)
• DisplayPort 1.4 ที่สร้างวิดีโอได้สูงสุด 3840x2160p60 หรือ 7680x4320p30
• DisplayPort 1.4 sink ที่แสดงวิดีโอได้สูงสุด 3840x2160p60
• สายเคเบิล DisplayPort 1.4 ที่ได้รับการรับรอง VESA

ซอฟต์แวร์:

• Windows หรือ Linux OS
• Intel Quartus Prime Design Suite v19.2 ซึ่งประกอบด้วย:
  • Intel Quartus Prime รุ่นโปร
  • ผู้ออกแบบแพลตฟอร์ม
  • Nios® II EDS
  • Intel FPGA IP Library (รวมถึงชุดประมวลผลวิดีโอและรูปภาพ)

การออกแบบใช้ได้กับ Intel Quartus Prime เวอร์ชันนี้เท่านั้น

การดาวน์โหลดและติดตั้งการออกแบบการแปลงรูปแบบวิดีโอ Intel 8K DisplayPort เช่นample

การออกแบบมีอยู่ใน Intel Design Store

1. ดาวน์โหลดโครงการที่เก็บถาวร file udx10_dp.par
2. แยกโครงการ Intel Quartus Prime จากไฟล์เก็บถาวร:
   • a. เปิด Intel Quartus Prime Pro Edition
   • b. คลิก File ➤ เปิดโครงการ
     หน้าต่าง Open Project จะเปิดขึ้น
   • c. ไปที่และเลือก udx10_dp.par file.
   • d. คลิกเปิด
   • e. ในหน้าต่าง Open Design Template ให้ตั้งค่าโฟลเดอร์ Destination เป็นตำแหน่งที่ต้องการสำหรับโปรเจ็กต์ที่แตกออกมา รายการสำหรับแม่แบบการออกแบบ file และชื่อโครงการควรถูกต้องและคุณไม่จำเป็นต้องเปลี่ยนแปลง
   • f. คลิกตกลง.

ออกแบบ Files สำหรับการออกแบบการแปลงรูปแบบวิดีโอ Intel 8K DisplayPort เช่นample

ตารางที่ 1. การออกแบบ Files

การรวบรวมการออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นample
Intel จัดทำโปรแกรมบอร์ดคอมไพล์ล่วงหน้า file สำหรับการออกแบบในไดเร็กทอรี master_image (pre_compiled.sof) เพื่อให้คุณสามารถรันการออกแบบโดยไม่ต้องรันการคอมไพล์ทั้งหมด
ขั้นตอน:

1. ในซอฟต์แวร์ Intel Quartus Prime ให้เปิดโครงการ top.qpf file. ไฟล์เก็บถาวรที่ดาวน์โหลดจะสร้างสิ่งนี้ file เมื่อคุณคลายซิปโครงการ
2. คลิก File ➤ เปิดและเลือก ip/dp_rx_tx/dp_rx_tx.ip GUI ตัวแก้ไขพารามิเตอร์สำหรับ DisplayPort IP จะเปิดขึ้น โดยแสดงพารามิเตอร์สำหรับอินสแตนซ์ DisplayPort ในการออกแบบ
3. คลิกสร้าง เช่นample ออกแบบ (ไม่สร้าง)
4. เมื่อการสร้างเสร็จสิ้น ให้ปิดตัวแก้ไขพารามิเตอร์
5. In File Explorer นำทางไปยังไดเร็กทอรีซอฟต์แวร์และคลายซิปไฟล์เก็บถาวร vip_control_src.zip เพื่อสร้างไดเร็กทอรี vip_control_src
6. ในเทอร์มินัล BASH ให้ไปที่ซอฟต์แวร์/สคริปต์และเรียกใช้เชลล์สคริปต์ build_sw.sh
   สคริปต์สร้างซอฟต์แวร์ Nios II สำหรับการออกแบบ มันสร้างทั้ง .elf file ที่คุณสามารถดาวน์โหลดไปยังบอร์ดในขณะรันไทม์ และ .hex file เพื่อคอมไพล์ลงบอร์ดโปรแกรม .sof file.
7. ในซอฟต์แวร์ Intel Quartus Prime คลิกการประมวลผล ➤ เริ่มการคอมไพล์
   • Intel Quartus Prime สร้างระบบ udx10_dp.qsys Platform Designer
   • Intel Quartus Prime ตั้งค่าโปรเจ็กต์เป็น top.qpf

การรวบรวมสร้าง top.sof ใน output_fileไดเร็กทอรีเมื่อเสร็จสิ้น

Viewing และสร้าง Platform Designer System ใหม่

1. คลิก เครื่องมือ ➤ ตัวออกแบบแพลตฟอร์ม
2. เลือก system name.qsys สำหรับตัวเลือกระบบ Platform Designer
3. คลิกเปิด
   Platform Designer เปิดระบบ
4. Review ระบบ.
5. สร้างระบบใหม่:
   • a. คลิกสร้าง HDL….
   • b. ในหน้าต่างการสร้าง ให้เปิดใช้การล้างไดเร็กทอรีเอาต์พุตสำหรับเป้าหมายการสร้างที่เลือก
   • c. คลิกสร้าง

การรวบรวมการออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นampด้วยเครื่องมือสร้างซอฟต์แวร์ Nios II สำหรับ Eclipse
คุณตั้งค่าพื้นที่ทำงาน Nios II Eclipse แบบโต้ตอบสำหรับการออกแบบเพื่อสร้างพื้นที่ทำงานที่ใช้โฟลเดอร์เดียวกับที่สคริปต์บิลด์ใช้ หากคุณรันสคริปต์บิลด์ก่อนหน้านี้ คุณควรลบโฟลเดอร์ software/vip_control และ software/vip_control_bsp ก่อนสร้างเวิร์กสเปซ Eclipse หากคุณรันสคริปต์บิลด์อีกครั้ง ณ จุดใดก็ตาม สคริปต์บิลด์จะเขียนทับเวิร์กสเปซ Eclipse
ขั้นตอน:

1. ไปที่ไดเร็กทอรีซอฟต์แวร์และแตกไฟล์เก็บถาวร vip_control_src.zip เพื่อสร้างไดเร็กทอรี vip_control_src
2. ในไดเร็กทอรีโปรเจ็กต์ที่ติดตั้ง ให้สร้างโฟลเดอร์ใหม่และตั้งชื่อเป็นเวิร์กสเปซ
3. ในซอฟต์แวร์ Intel Quartus Prime คลิกเครื่องมือ ➤ เครื่องมือสร้างซอฟต์แวร์ Nios II สำหรับ Eclipse
   • a. ในหน้าต่าง Workspace Launcher ให้เลือกโฟลเดอร์พื้นที่ทำงานที่คุณสร้างขึ้น
   • b. คลิกตกลง.
4. ในหน้าต่าง Nios II – Eclipse คลิก File ➤ ใหม่ ➤ Nios II Application และ BSP จาก Template
   กล่องโต้ตอบแอปพลิเคชัน Nios II และ BSP จากเทมเพลตจะปรากฏขึ้น
   • a. ในข้อมูล สบพ File กล่อง เลือก udx10_dp/ udx10_dp.sopcinfo file. Nios II SBT สำหรับ Eclipse เติมชื่อ CPU ด้วยชื่อโปรเซสเซอร์จาก .sopcinfo file.
   • b. ในกล่องชื่อโครงการ พิมพ์ vip_control
   • c. เลือกโครงการเปล่าจากรายการแม่แบบ
   • d. คลิกถัดไป
   • e. เลือกสร้างโครงการ BSP ใหม่ตามเทมเพลตโครงการแอปพลิเคชันที่มีชื่อโครงการ vip_control_bsp
   • f. เปิดใช้ตำแหน่งเริ่มต้น
   • g. คลิก เสร็จสิ้น เพื่อสร้างแอปพลิเคชันและ BSP ตาม .sopcinfo file.
     หลังจาก BSP สร้างแล้ว โปรเจ็กต์ vip_control และ vip_control_bsp จะปรากฏในแท็บ Project Explorer
5. ใน Windows Explorer ให้คัดลอกเนื้อหาของไดเร็กทอรี software/vip_control_src ไปยังไดเร็กทอรี software/vip_control ที่สร้างขึ้นใหม่
6. ในแท็บ Project Explorer ของหน้าต่าง Nios II – Eclipse คลิกขวาที่โฟลเดอร์ vip_control_bsp และเลือก Nios II > BSP Editor
   • a. เลือกไม่มีจากเมนูแบบเลื่อนลงสำหรับ sys_clk_timer
   • b. เลือก cpu_timer จากเมนูแบบเลื่อนลงสำหรับเวลาamp_จับเวลา
   • c. เปิด enable_small_c_library
   • d. คลิกสร้าง
   • e. เมื่อการสร้างเสร็จสมบูรณ์ ให้คลิก ออก
7. ในแท็บ Project Explorer ให้คลิกขวาที่ไดเร็กทอรี vip_control และคลิก Properties
   1. a. ในหน้าต่าง Properties for vip_control ให้ขยาย Nios II Application Properties และคลิก Nios II Application Paths
   2. b. คลิก เพิ่ม... ถัดจาก โครงการห้องสมุด
   3. c. ในหน้าต่าง Library Projects ให้ไปที่ไดเร็กทอรี udx10.dp\spftware \vip_control_src และเลือกไดเร็กทอรี bkc_dprx.syslib
   4. d. คลิกตกลง ข้อความปรากฏขึ้น แปลงเป็นเส้นทางสัมพัทธ์ คลิกใช่
   5. e. ทำซ้ำขั้นตอนที่ 7.b ในหน้า 8 และ 7.c ในหน้า 8 สำหรับไดเร็กทอรี bkc_dptx.syslib และ bkc_dptxll_syslib
   6. f. คลิกตกลง.
8. เลือก Project ➤ Build All เพื่อสร้าง file vip_control.elf ในไดเร็กทอรี software/vip_control
9. สร้าง mem_init file สำหรับการรวบรวม Intel Quartus Prime:
   1. a. คลิกขวาที่ vip_control ในหน้าต่าง Project Explorer
   2. b. เลือกสร้างเป้าหมาย ➤ สร้าง….
   3. ค. เลือก mem_init_generate
      ง. คลิก สร้าง
      ซอฟต์แวร์ Intel Quartus Prime สร้าง
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file ในไดเร็กทอรี software/vip_control/mem_init
10. ด้วยการออกแบบที่ทำงานบนบอร์ดที่เชื่อมต่อ ให้รันโปรแกรม vip_control.elf file สร้างโดย Eclipse build
    • a. คลิกขวาที่โฟลเดอร์ vip_control ในแท็บ Project Explorer ของหน้าต่าง Nios II -Eclipse
    • b. เลือก Run As ➤ Nios II Hardware หากคุณเปิดหน้าต่างเทอร์มินัล Nios II ให้ปิดก่อนดาวน์โหลดซอฟต์แวร์ใหม่

การตั้งค่า Intel Arria 10 GX FPGA Development Kit
อธิบายวิธีการตั้งค่าชุดเพื่อเรียกใช้ 8K DisplayPort Video Format Conversion Design เช่นampเล.

รูปที่ 1 ชุดพัฒนา Intel Arria 10 GX พร้อมการ์ด HiLo Daughter
รูปภาพแสดงบอร์ดที่ถอดฮีตซิงก์สีน้ำเงินออกเพื่อแสดงตำแหน่งของการ์ด DDR4 Hilo Intel ขอแนะนำว่าอย่าใช้งานการออกแบบโดยที่ตัวระบายความร้อนไม่อยู่ในตำแหน่ง

ขั้นตอน:

1. ติดตั้งการ์ด Bitec DisplayPort 1.4 FMC เข้ากับบอร์ดพัฒนาโดยใช้ FMC Port A
2. ตรวจสอบให้แน่ใจว่าปิดสวิตช์ไฟ (SW1) แล้ว จากนั้นต่อขั้วต่อสายไฟ
3. เชื่อมต่อสาย USB เข้ากับคอมพิวเตอร์ของคุณและเข้ากับตัวเชื่อมต่อ MicroUSB (J3) บนบอร์ดพัฒนา
4. ต่อสายเคเบิล DisplayPort 1.4 ระหว่างแหล่งที่มาของ DisplayPort และพอร์ตตัวรับสัญญาณของการ์ด Bitec DisplayPort 1.4 FMC และตรวจสอบให้แน่ใจว่าแหล่งที่มานั้นทำงานอยู่
5. ต่อสายเคเบิล DisplayPort 1.4 ระหว่างจอแสดงผล DisplayPort และพอร์ตเครื่องส่งสัญญาณของการ์ด Bitec DisplayPort 1.4 FMC และตรวจสอบให้แน่ใจว่าจอแสดงผลทำงานอยู่
6. เปิดบอร์ดโดยใช้ SW1

ไฟ LED แสดงสถานะบอร์ด ปุ่มกด และสวิตช์ DIP
ชุดพัฒนา Intel Arria 10 GX FPGA มีไฟ LED แสดงสถานะแปดดวง (มีทั้งตัวปล่อยสีเขียวและสีแดง) ปุ่มกดสำหรับผู้ใช้สามปุ่ม และสวิตช์ DIP สำหรับผู้ใช้แปดปุ่ม การออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นampไฟ LED จะสว่างขึ้นเพื่อระบุสถานะของลิงค์ตัวรับสัญญาณ DisplayPort ปุ่มกดและสวิตช์ DIP ช่วยให้คุณปรับเปลี่ยนการตั้งค่าการออกแบบได้

ไฟ LED แสดงสถานะ

ตารางที่ 2. ไฟ LED แสดงสถานะ

ตารางแสดงสถานะที่ LED แต่ละตัวระบุ ไฟ LED แต่ละตำแหน่งมีไฟแสดงสถานะทั้งสีแดงและสีเขียวที่สามารถติดสว่างแยกกันได้ ไฟ LED เรืองแสงสีส้มใด ๆ หมายความว่าทั้งไฟแสดงสถานะสีแดงและสีเขียวเปิดอยู่

ปุ่มกดของผู้ใช้
ผู้ใช้กดปุ่ม 0 ควบคุมการแสดงโลโก้ Intel ที่มุมขวาบนของจอแสดงผลเอาต์พุต เมื่อเริ่มต้น การออกแบบจะเปิดใช้งานการแสดงโลโก้ การกดปุ่ม 0 จะเป็นการสลับการเปิดใช้งานสำหรับการแสดงโลโก้ ผู้ใช้กดปุ่ม 1 ควบคุมโหมดการปรับขนาดของการออกแบบ เมื่อแหล่งที่มาหรือซิงก์ถูกเสียบปลั๊กด่วน การออกแบบจะมีค่าเริ่มต้นเป็นอย่างใดอย่างหนึ่ง:

• โหมด Passthrough หากความละเอียดอินพุตน้อยกว่าหรือเท่ากับความละเอียดเอาต์พุต
• โหมดลดขนาด หากความละเอียดอินพุตมากกว่าความละเอียดเอาต์พุต

แต่ละครั้งที่คุณกดปุ่มผู้ใช้ 1 การออกแบบจะเปลี่ยนเป็นโหมดการปรับขนาดถัดไป (พาสทรู > อัพสเกล อัพสเกล > ดาวน์สเกล ดาวน์สเกล > พาสทรู) ผู้ใช้กดปุ่ม 2 ไม่ได้ใช้งาน

สวิตช์ DIP ของผู้ใช้
สวิตช์ DIP ควบคุมการพิมพ์เทอร์มินัลเสริม Nios II และการตั้งค่าสำหรับรูปแบบวิดีโอเอาต์พุตที่ขับเคลื่อนผ่านเครื่องส่งสัญญาณ DisplayPort

ตารางที่ 3. สวิตช์ DIP
ตารางแสดงฟังก์ชันของสวิตช์ DIP แต่ละตัว สวิตช์ DIP หมายเลข 1 ถึง 8 (ไม่ใช่ 0 ถึง 7) ตรงกับตัวเลขที่พิมพ์บนส่วนประกอบสวิตช์ ในการตั้งสวิตช์แต่ละอันไปที่ ON ให้เลื่อนสวิตช์สีขาวไปทาง LCD และออกห่างจาก LED บนบอร์ด

เรียกใช้การออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นample
คุณต้องดาวน์โหลด .sof ที่คอมไพล์แล้ว file สำหรับการออกแบบ Intel Arria 10 GX FPGA Development Kit เพื่อรันการออกแบบ
ขั้นตอน:

1. ในซอฟต์แวร์ Intel Quartus Prime คลิกเครื่องมือ ➤ โปรแกรมเมอร์
2. ในหน้าต่าง Programmer ให้คลิก Auto Detect เพื่อสแกนไฟล์ JTAG เชื่อมโยงและค้นหาอุปกรณ์ที่เชื่อมต่อ
   หากหน้าต่างป๊อปอัปปรากฏขึ้นเพื่อขอให้คุณอัปเดตรายการอุปกรณ์ของโปรแกรมเมอร์ ให้คลิก ใช่
3. ในรายการอุปกรณ์ ให้เลือกแถวที่มีป้ายกำกับ 10AX115S2F45
4. คลิกเปลี่ยน File…
   • หากต้องการใช้โปรแกรมเวอร์ชันที่คอมไพล์ไว้ล่วงหน้า file ที่ Intel รวมไว้เป็นส่วนหนึ่งของการดาวน์โหลดการออกแบบ ให้เลือก master_image/pre_compiled.sof
   • ในการใช้โปรแกรมของคุณ file สร้างโดยคอมไพล์ในเครื่อง เลือก output_files/top.sof.
5. เปิดโปรแกรม/กำหนดค่าในแถว 10AX115S2F45 ของรายการอุปกรณ์
6. คลิกเริ่มต้น
   เมื่อโปรแกรมเมอร์เสร็จสิ้น การออกแบบจะทำงานโดยอัตโนมัติ
7. เปิดเทอร์มินัล Nios II เพื่อรับข้อความเอาต์พุตจากการออกแบบ มิฉะนั้น การออกแบบจะล็อกหลังจากเปลี่ยนสวิตช์หลายครั้ง (เฉพาะในกรณีที่คุณตั้งค่าสวิตช์ DIP ของผู้ใช้เป็นเปิด)
   • a. เปิดหน้าต่างเทอร์มินัลแล้วพิมพ์ nios2-terminal
   • b. กด Enter

เชื่อมต่อที่อินพุต หากไม่มีแหล่งที่มา ผลลัพธ์จะเป็นหน้าจอสีดำพร้อมโลโก้ Intel ที่มุมขวาบนของหน้าจอ

คำอธิบายการทำงานของการออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นample

ระบบ Platform Designer, udx10_dp.qsys ประกอบด้วย IP โปรโตคอลตัวรับและตัวส่ง DisplayPort, IP ไปป์ไลน์วิดีโอ และส่วนประกอบตัวประมวลผล Nios II การออกแบบเชื่อมต่อระบบ Platform Designer กับตัวรับ DisplayPort และตัวส่ง ลอจิก PHY (ซึ่งมีตัวรับส่งสัญญาณอินเทอร์เฟซ) และลอจิกการกำหนดค่าตัวรับส่งสัญญาณใหม่ที่ระดับบนสุดในการออกแบบ Verilog HDL RTL file (บน. v). การออกแบบประกอบด้วยเส้นทางการประมวลผลวิดีโอเส้นเดียวระหว่างอินพุต DisplayPort และเอาต์พุต DisplayPort

รูปที่ 2. บล็อกไดอะแกรม
แผนภาพแสดงบล็อกในการออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นampเลอ แผนภาพไม่ได้แสดงอุปกรณ์ต่อพ่วงทั่วไปบางตัวที่เชื่อมต่อกับ Nios II, Avalon-MM ระหว่างโปรเซสเซอร์ Nios II และส่วนประกอบอื่นๆ ของระบบ การออกแบบยอมรับวิดีโอจากแหล่ง DisplayPort ทางด้านซ้าย ประมวลผลวิดีโอผ่านท่อส่งวิดีโอจากซ้ายไปขวาก่อนที่จะส่งวิดีโอออกไปยัง DisplayPort Sink ทางด้านขวา

ตัวรับ DisplayPort PHY และตัวรับ DisplayPort IP
การ์ด Bitec DisplayPort FMC จัดเตรียมบัฟเฟอร์สำหรับสัญญาณ DisplayPort 1.4 จากแหล่ง DisplayPort การรวมกันของ DisplayPort Receiver PHY และ DisplayPort Receiver IP จะถอดรหัสสัญญาณขาเข้าเพื่อสร้างสตรีมวิดีโอ PHY ตัวรับ DisplayPort ประกอบด้วยตัวรับส่งสัญญาณเพื่อแยกซีเรียลไลซ์ข้อมูลขาเข้า และ IP ตัวรับ DisplayPort จะถอดรหัสโปรโตคอล DisplayPort DisplayPort Receiver IP แบบรวมจะประมวลผลสัญญาณ DisplayPort ขาเข้าโดยไม่ต้องใช้ซอฟต์แวร์ใดๆ สัญญาณวิดีโอที่เป็นผลลัพธ์จาก IP ของเครื่องรับ DisplayPort เป็นรูปแบบการสตรีมแบบแพ็กเก็ตแบบเนทีฟ การออกแบบกำหนดค่าตัวรับ DisplayPort สำหรับเอาต์พุต 10 บิต

DisplayPort เป็น IP วิดีโอที่โอเวอร์คล็อก
เอาต์พุตรูปแบบข้อมูลการสตรีมแบบแพ็กเกตโดยตัวรับ DisplayPort ไม่สามารถเข้ากันได้โดยตรงกับรูปแบบข้อมูลวิดีโอแบบโอเวอร์คล็อกที่ IP อินพุตวิดีโอแบบโอเวอร์คล็อกต้องการ DisplayPort ไปยัง IP ของวิดีโอที่คล็อกเป็น IP แบบกำหนดเองสำหรับการออกแบบนี้ โดยจะแปลงเอาต์พุต DisplayPort เป็นรูปแบบวิดีโอแบบโอเวอร์คล็อกที่ใช้งานร่วมกันได้ ซึ่งคุณสามารถเชื่อมต่อโดยตรงกับอินพุตวิดีโอแบบโอเวอร์คล็อก DisplayPort เป็น IP ของวิดีโอแบบคล็อกสามารถปรับเปลี่ยนมาตรฐานการส่งสัญญาณผ่านสายและสามารถเปลี่ยนลำดับของระนาบสีภายในแต่ละพิกเซลได้ มาตรฐาน DisplayPort ระบุการจัดลำดับสีที่แตกต่างจากการจัดลำดับ IP ไปป์ไลน์วิดีโอของ Intel โปรเซสเซอร์ Nios II ควบคุมการสลับสี อ่านพื้นที่สีปัจจุบันสำหรับการส่งจาก IP ของเครื่องรับ DisplayPort ด้วยอินเทอร์เฟซรอง Avalon- MM โดยกำหนด DisplayPort ไปที่ Clocked Video IP เพื่อใช้การแก้ไขที่เหมาะสมกับอินเทอร์เฟซรอง Avalon-MM

อินพุตวิดีโอแบบโอเวอร์คล็อก
อินพุตวิดีโอแบบโอเวอร์คล็อกจะประมวลผลสัญญาณอินเตอร์เฟสวิดีโอแบบโอเวอร์คล็อกจาก DisplayPort ไปยัง IP วิดีโอแบบโอเวอร์คล็อก และแปลงเป็นรูปแบบสัญญาณวิดีโอ Avalon-ST รูปแบบสัญญาณนี้จะดึงข้อมูลช่องว่างในแนวนอนและแนวตั้งทั้งหมดออกจากวิดีโอ เหลือเพียงข้อมูลรูปภาพที่ใช้งานอยู่เท่านั้น IP จัดแพ็กเก็ตให้เป็นหนึ่งแพ็กเก็ตต่อเฟรมวิดีโอ นอกจากนี้ยังเพิ่มแพ็กเก็ตข้อมูลเมตาเพิ่มเติม (เรียกว่าแพ็กเก็ตควบคุม) ที่อธิบายความละเอียดของเฟรมวิดีโอแต่ละเฟรม สตรีมวิดีโอ Avalon-ST ผ่านไพพ์การประมวลผลคือสี่พิกเซลแบบขนาน โดยมีสามสัญลักษณ์ต่อพิกเซล อินพุตวิดีโอที่โอเวอร์คล็อกให้การข้ามสัญญาณนาฬิกาสำหรับการแปลงจากสัญญาณวิดีโอที่โอเวอร์คล็อกอัตราผันแปรจาก IP ของเครื่องรับ DisplayPort เป็นอัตรานาฬิกาคงที่ (300 MHz) สำหรับไปป์ไลน์ IP ของวิดีโอ

สตรีมคลีนเนอร์
ตัวล้างสตรีมช่วยให้แน่ใจว่าสัญญาณวิดีโอ Avalon-ST ที่ส่งผ่านไปยังไปป์ไลน์การประมวลผลนั้นปราศจากข้อผิดพลาด การเสียบแหล่งสัญญาณ DisplayPort แบบด่วนอาจทำให้การออกแบบแสดงเฟรมข้อมูลที่ไม่สมบูรณ์ไปยัง IP อินพุตวิดีโอที่โอเวอร์คล็อก และสร้างข้อผิดพลาดในสตรีมวิดีโอ Avalon-ST ที่เป็นผลลัพธ์ ขนาดของแพ็กเก็ตที่มีข้อมูลวิดีโอสำหรับแต่ละเฟรมนั้นไม่ตรงกับขนาดที่รายงานโดยแพ็กเก็ตควบคุมที่เกี่ยวข้อง ตัวล้างสตรีมจะตรวจจับเงื่อนไขเหล่านี้และเพิ่มข้อมูลเพิ่มเติม (พิกเซลสีเทา) ที่ส่วนท้ายของแพ็กเก็ตวิดีโอที่ละเมิดเพื่อทำให้เฟรมสมบูรณ์และตรงกับข้อกำหนดในแพ็กเก็ตควบคุม

ความละเอียดของโครมาampเลอ (อินพุต)
ข้อมูลวิดีโอที่การออกแบบได้รับจากอินพุตจาก DisplayPort อาจเป็นโครมา 4:4:4, 4:2:2 หรือ 4:2:0ampนำ. ความละเอียดของสีอินพุตampler นำวิดีโอเข้ามาในรูปแบบใดก็ได้และแปลงเป็น 4:4:4 ในทุกกรณี เพื่อให้ได้คุณภาพของภาพที่สูงขึ้น ความคมชัดของสีampler ใช้อัลกอริธึมการกรองที่มีราคาแพงที่สุดในการคำนวณ โปรเซสเซอร์ Nios II อ่านค่าสีปัจจุบันampรูปแบบ ling จาก IP ตัวรับ DisplayPort ผ่านอินเทอร์เฟซรอง Avalon-MM มันสื่อสารรูปแบบไปยัง chroma resampผ่านทางอินเตอร์เฟสทาสของ Avalon-MM

ตัวแปลงปริภูมิสี (อินพุต)
ข้อมูลวิดีโออินพุตจาก DisplayPort อาจใช้พื้นที่สี RGB หรือ YCbCr ตัวแปลงพื้นที่สีอินพุตจะรับวิดีโอที่เข้ามาในรูปแบบใดก็ตามที่มาถึงและแปลงเป็น RGB ในทุกกรณี โปรเซสเซอร์ Nios II อ่านพื้นที่สีปัจจุบันจาก IP ของเครื่องรับ DisplayPort ด้วยอินเทอร์เฟซรอง Avalon-MM มันจะโหลดค่าสัมประสิทธิ์การแปลงที่ถูกต้องไปยังความละเอียดของสีampผ่านอินเทอร์เฟซทาสของ Avalon-MM

กรรไกรตัดเล็บ
Clipper เลือกพื้นที่ใช้งานจากสตรีมวิดีโอขาเข้าและทิ้งส่วนที่เหลือ การควบคุมซอฟต์แวร์ที่ทำงานบนโปรเซสเซอร์ Nios II จะกำหนดภูมิภาคที่จะเลือก ภูมิภาคขึ้นอยู่กับความละเอียดของข้อมูลที่ได้รับจากแหล่ง DisplayPort และความละเอียดของเอาต์พุตและโหมดการปรับสเกล โปรเซสเซอร์สื่อสารภูมิภาคไปยัง Clipper ผ่านอินเทอร์เฟซรอง Avalon-MM

เครื่องขูดหินปูน
การออกแบบใช้การปรับสเกลกับข้อมูลวิดีโอขาเข้าตามความละเอียดอินพุตที่ได้รับ และความละเอียดเอาต์พุตที่คุณต้องการ คุณยังสามารถเลือกระหว่างโหมดการปรับสเกลสามโหมด (อัพสเกล ลดสเกล และพาสทรู) Scalar IP สองตัวมีฟังก์ชันการปรับสเกล: ตัวหนึ่งใช้การลดสเกลที่จำเป็นใดๆ อีกอันใช้การลดขนาด การออกแบบต้องใช้สเกลเลอร์สองตัว

• เมื่อ Scaler ใช้การลดขนาดลง จะไม่สร้างข้อมูลที่ถูกต้องในทุกรอบสัญญาณนาฬิกาที่เอาต์พุต สำหรับอดีตample, หากใช้อัตราส่วนดาวน์สเกล 2x, สัญญาณที่ถูกต้องที่เอาต์พุตจะสูงทุกรอบสัญญาณนาฬิกาอื่นๆ ในขณะที่การออกแบบได้รับแต่ละสายอินพุตที่เป็นเลขคู่ และจากนั้นจะต่ำสำหรับสายอินพุตที่เป็นเลขคี่ทั้งหมด พฤติกรรมการระเบิดนี้เป็นพื้นฐานของกระบวนการลดอัตราข้อมูลที่เอาต์พุต แต่เข้ากันไม่ได้กับ IP ของมิกเซอร์ดาวน์สตรีม ซึ่งโดยทั่วไปคาดว่าจะมีอัตราข้อมูลที่สอดคล้องกันมากขึ้นเพื่อหลีกเลี่ยงการโอเวอร์โฟลว์ที่เอาต์พุต การออกแบบต้องใช้ Frame Buffer ระหว่างดาวน์สเกลและมิกเซอร์ Frame Buffer ช่วยให้ Mixer อ่านข้อมูลในอัตราที่ต้องการ
• เมื่อ Scaler ใช้อัพสเกล มันจะสร้างข้อมูลที่ถูกต้องในทุกรอบสัญญาณนาฬิกา ดังนั้น Mixer ต่อไปนี้จึงไม่มีปัญหา อย่างไรก็ตาม อาจไม่ยอมรับข้อมูลอินพุตใหม่ในทุกรอบสัญญาณนาฬิกา ยกระดับ 2 เท่าในฐานะอดีตample บนบรรทัดเอาต์พุตที่เป็นเลขคู่ จะยอมรับข้อมูลจังหวะใหม่ทุกๆ รอบสัญญาณนาฬิกา จากนั้นจะไม่ยอมรับข้อมูลอินพุตใหม่ในบรรทัดเอาต์พุตที่เป็นเลขคี่ อย่างไรก็ตาม Clipper อัพสตรีมอาจสร้างข้อมูลในอัตราที่ต่างไปจากเดิมอย่างสิ้นเชิงหากใช้คลิปที่มีนัยสำคัญ (เช่น ระหว่างการซูมเข้า) ดังนั้น โดยทั่วไป Clipper และ upscale จะต้องแยกออกจากกันโดย Frame Buffer โดยกำหนดให้ Scaler อยู่หลัง Frame Buffer ในไปป์ไลน์ Scaler จะต้องอยู่ก่อน Frame Buffer สำหรับการลดสเกล ดังนั้นการออกแบบจึงใช้ Scaler สองตัวแยกกันที่ด้านใดด้านหนึ่งของ Frame Buffer: อันหนึ่งสำหรับอัพสเกล อีกอันสำหรับการลดขนาด

Scalers สองตัวยังลดแบนด์วิดธ์สูงสุด DDR4 ที่ Frame Buffer ต้องการ คุณต้องใช้การลดขนาดก่อน Frame Buffer เสมอ เพื่อลดอัตราข้อมูลในด้านการเขียน ใช้การอัปสเกลหลัง Frame Buffer เสมอ ซึ่งจะลดอัตราข้อมูลที่ด้านอ่านให้น้อยที่สุด Scaler แต่ละตัวได้รับความละเอียดอินพุตที่ต้องการจากแพ็กเก็ตควบคุมในสตรีมวิดีโอขาเข้า ในขณะที่โปรเซสเซอร์ Nios II พร้อมอินเทอร์เฟซรอง Avalon-MM จะตั้งค่าความละเอียดเอาต์พุตสำหรับ Scaler แต่ละตัว

เฟรมบัฟเฟอร์
เฟรมบัฟเฟอร์ใช้หน่วยความจำ DDR4 เพื่อทำการบัฟเฟอร์สามเท่าที่ช่วยให้ไปป์ไลน์การประมวลผลวิดีโอและภาพทำการแปลงอัตราเฟรมระหว่างอัตราเฟรมขาเข้าและขาออก การออกแบบสามารถรับอัตราเฟรมอินพุตใดก็ได้ แต่อัตราพิกเซลทั้งหมดต้องไม่เกิน 1 กิกะพิกเซลต่อวินาที ซอฟต์แวร์ Nios II ตั้งค่าอัตราเฟรมเอาต์พุตเป็น 30 หรือ 60 fps ตามโหมดเอาต์พุตที่คุณเลือก อัตราเฟรมเอาต์พุตเป็นฟังก์ชันของการตั้งค่าเอาต์พุตวิดีโอแบบคล็อกและนาฬิกาพิกเซลวิดีโอเอาต์พุต แรงดันย้อนกลับที่เอาต์พุตวิดีโอคล็อกใช้กับไปป์ไลน์จะกำหนดอัตราที่ด้านอ่านของบัฟเฟอร์เฟรมดึงเฟรมวิดีโอจาก DDR4

เครื่องผสมอาหาร
มิกเซอร์สร้างภาพพื้นหลังสีดำขนาดคงที่ซึ่งโปรเซสเซอร์ Nios II ตั้งโปรแกรมให้ตรงกับขนาดของภาพที่ส่งออกในปัจจุบัน มิกเซอร์มีสองอินพุต อินพุตแรกเชื่อมต่อกับตัวอัปสเกลเลอร์เพื่อให้การออกแบบแสดงเอาต์พุตจากไปป์ไลน์วิดีโอปัจจุบัน อินพุตที่สองเชื่อมต่อกับบล็อกตัวสร้างไอคอน การออกแบบจะเปิดใช้งานอินพุตแรกของมิกเซอร์เมื่อตรวจพบวิดีโอที่แอ็คทีฟและเสถียรที่อินพุตวิดีโอที่โอเวอร์คล็อก ดังนั้นการออกแบบจึงรักษาอิมเมจเอาต์พุตที่เสถียรในขณะที่เสียบปลั๊กที่อินพุต การออกแบบอัลฟ่าผสมผสานอินพุตที่สองเข้ากับมิกเซอร์ เชื่อมต่อกับตัวสร้างไอคอน เหนือทั้งพื้นหลังและภาพไปป์ไลน์วิดีโอด้วยความโปร่งใส 50%

ตัวแปลงปริภูมิสี (เอาต์พุต)
ตัวแปลงพื้นที่สีเอาต์พุตจะแปลงข้อมูลวิดีโอ RGB อินพุตเป็นพื้นที่สี RGB หรือ YCbCr ตามการตั้งค่ารันไทม์จากซอฟต์แวร์

ความละเอียดของโครมาampเลอ (เอาต์พุต)
ความละเอียดของโครมาเอาท์พุตampler แปลงรูปแบบจาก 4:4:4 เป็นรูปแบบใดรูปแบบหนึ่งจาก 4:4:4, 4:2:2 หรือ 4:2:0 ซอฟต์แวร์กำหนดรูปแบบ ความละเอียดของโครมาเอาท์พุตampนอกจากนี้ ler ยังใช้อัลกอริทึมกรองเพื่อให้ได้วิดีโอคุณภาพสูง

เอาต์พุตวิดีโอที่โอเวอร์คล็อก
เอาต์พุตวิดีโอแบบโอเวอร์คล็อกจะแปลงสตรีมวิดีโอ Avalon-ST เป็นรูปแบบวิดีโอแบบโอเวอร์คล็อก เอาต์พุตวิดีโอแบบโอเวอร์คล็อกจะเพิ่มข้อมูลการว่างและการซิงโครไนซ์ในแนวนอนและแนวตั้งให้กับวิดีโอ โปรเซสเซอร์ Nios II ตั้งโปรแกรมการตั้งค่าที่เกี่ยวข้องในเอาต์พุตวิดีโอแบบโอเวอร์คล็อก โดยขึ้นอยู่กับความละเอียดเอาต์พุตและอัตราเฟรมที่คุณร้องขอ เอาต์พุตวิดีโอที่โอเวอร์คล็อกจะแปลงนาฬิกา โดยข้ามจากไปป์ไลน์นาฬิกาคงที่ 300 MHz ไปเป็นอัตราตัวแปรของวิดีโอที่โอเวอร์คล็อก

โอเวอร์คล็อกวิดีโอไปยัง DisplayPort
ส่วนประกอบเครื่องส่งสัญญาณ DisplayPort ยอมรับข้อมูลที่จัดรูปแบบเป็นวิดีโอที่โอเวอร์คล็อก ความแตกต่างในการส่งสัญญาณผ่านสายและการประกาศของอินเทอร์เฟซท่อร้อยสายใน Platform Designer ทำให้คุณไม่สามารถเชื่อมต่อเอาต์พุตวิดีโอแบบคล็อกโดยตรงกับ IP ของเครื่องส่งสัญญาณ DisplayPort คอมโพเนนต์ Clocked Video to DisplayPort เป็น IP แบบกำหนดเองเฉพาะด้านการออกแบบเพื่อให้การแปลงอย่างง่ายที่จำเป็นระหว่างเอาต์พุตวิดีโอ Clocked และ IP ของเครื่องส่งสัญญาณ DisplayPort นอกจากนี้ยังสลับลำดับของระนาบสีในแต่ละพิกเซลเพื่อพิจารณามาตรฐานการจัดรูปแบบสีต่างๆ ที่ใช้โดย Avalon-ST Video และ DisplayPort

เครื่องส่งสัญญาณ DisplayPort IP และเครื่องส่งสัญญาณ DisplayPort PHY
IP ของเครื่องส่งสัญญาณ DisplayPort และเครื่องส่งสัญญาณ DisplayPort PHY ทำงานร่วมกันเพื่อแปลงสตรีมวิดีโอจากวิดีโอที่โอเวอร์คล็อกเป็นสตรีม DisplayPort ที่สอดคล้องกัน IP ของเครื่องส่งสัญญาณ DisplayPort จัดการโปรโตคอล DisplayPort และเข้ารหัสข้อมูล DisplayPort ที่ถูกต้อง ในขณะที่เครื่องส่งสัญญาณ DisplayPort PHY มีตัวรับส่งสัญญาณและสร้างเอาต์พุตอนุกรมความเร็วสูง

โปรเซสเซอร์ Nios II และอุปกรณ์ต่อพ่วง
ระบบ Platform Designer มีตัวประมวลผล Nios II ซึ่งจัดการตัวรับและตัวส่ง IP ของ DisplayPort และการตั้งค่ารันไทม์สำหรับไปป์ไลน์การประมวลผล โปรเซสเซอร์ Nios II เชื่อมต่อกับอุปกรณ์ต่อพ่วงพื้นฐานเหล่านี้:

• หน่วยความจำบนชิปเพื่อจัดเก็บโปรแกรมและข้อมูล
• AJTAG UART เพื่อแสดงเอาต์พุตซอฟต์แวร์ printf (ผ่านเทอร์มินัล Nios II)
• ตัวจับเวลาระบบเพื่อสร้างการหน่วงเวลาระดับมิลลิวินาทีที่จุดต่างๆ ในซอฟต์แวร์ ตามข้อกำหนดของ DisplayPort สำหรับระยะเวลาขั้นต่ำของเหตุการณ์
• LED เพื่อแสดงสถานะของระบบ
• สวิตช์ปุ่มกดเพื่ออนุญาตให้สลับระหว่างโหมดการปรับสเกล และเพื่อเปิดและปิดการแสดงโลโก้ Intel
• สวิตช์ DIP เพื่ออนุญาตให้เปลี่ยนรูปแบบเอาต์พุต และเปิดและปิดการพิมพ์ข้อความไปยังเทอร์มินัล Nios II

เหตุการณ์ Hot-plug ทั้งบนแหล่งสัญญาณ DisplayPort และซิงก์ไฟร์อินเตอร์รัปต์ที่เรียกใช้โปรเซสเซอร์ Nios II เพื่อกำหนดค่าเครื่องส่งสัญญาณ DisplayPort และไปป์ไลน์อย่างถูกต้อง ลูปหลักในรหัสซอฟต์แวร์ยังตรวจสอบค่านั้นบนปุ่มกดและสวิตช์ DIP และปรับเปลี่ยนการตั้งค่าไปป์ไลน์ตามนั้น

คอนโทรลเลอร์ I²C
การออกแบบประกอบด้วยคอนโทรลเลอร์ I²C สองตัว (Si5338 และ PS8460) เพื่อแก้ไขการตั้งค่าของส่วนประกอบอื่นๆ สามตัวในชุดพัฒนา Intel Arria 10 10 GX FPGA เครื่องกำเนิดสัญญาณนาฬิกา Si5338 สองตัวบนชุดพัฒนา Intel Arria 10 GX FPGA เชื่อมต่อกับบัส I²C เดียวกัน อันดับแรกสร้างนาฬิกาอ้างอิงสำหรับ DDR4 EMIF ตามค่าเริ่มต้น นาฬิกานี้ถูกตั้งค่าเป็น 100 MHz สำหรับใช้กับ 1066 MHz DDR4 แต่การออกแบบนี้รัน DDR4 ที่ 1200 MHz ซึ่งต้องใช้นาฬิกาอ้างอิงที่ 150 MHz เมื่อเริ่มต้นโปรเซสเซอร์ Nios II ผ่านอุปกรณ์ต่อพ่วงคอนโทรลเลอร์ I²C ให้เปลี่ยนการตั้งค่าในแผนผังการลงทะเบียนของ Si5338 ตัวแรกเพื่อเพิ่มความเร็วของนาฬิกาอ้างอิง DDR4 เป็น 150MHz ตัวกำเนิดสัญญาณนาฬิกา Si5338 ตัวที่สองสร้าง vid_clk สำหรับอินเทอร์เฟซวิดีโอที่โอเวอร์คล็อกระหว่างไปป์ไลน์และ IP ของเครื่องส่งสัญญาณ DisplayPort คุณต้องปรับความเร็วของนาฬิกานี้สำหรับแต่ละความละเอียดของเอาต์พุตและอัตราเฟรมที่สนับสนุนโดยการออกแบบ คุณสามารถปรับความเร็วขณะรันไทม์เมื่อโปรเซสเซอร์ Nios II ต้องการ การ์ดลูกสาว Bitec DisplayPort 1.4 FMC ใช้ประโยชน์จาก Parade PS8460 jitter cleaning repeater และ retimer เมื่อเริ่มต้น โปรเซสเซอร์ Nios II จะแก้ไขการตั้งค่าเริ่มต้นของส่วนประกอบนี้เพื่อให้เป็นไปตามข้อกำหนดของการออกแบบ

คำอธิบายซอฟต์แวร์

การออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นample รวม IP จาก Intel Video and Image Processing Suite และ IP ของอินเทอร์เฟซ DisplayPort IP ทั้งหมดเหล่านี้สามารถประมวลผลเฟรมข้อมูลโดยไม่ต้องมีการแทรกแซงใดๆ เพิ่มเติมเมื่อตั้งค่าอย่างถูกต้อง คุณต้องใช้การควบคุมระดับสูงภายนอกเพื่อตั้งค่า IP เพื่อเริ่มต้นและเมื่อระบบเปลี่ยนแปลง เช่น เหตุการณ์ Hot-plug ของเครื่องรับหรือเครื่องส่งสัญญาณ DisplayPort หรือกิจกรรมปุ่มกดของผู้ใช้ ในการออกแบบนี้ โปรเซสเซอร์ Nios II ซึ่งใช้งานซอฟต์แวร์ควบคุมตามความต้องการ มอบการควบคุมระดับสูง เมื่อเริ่มต้นซอฟต์แวร์:

• ตั้งค่านาฬิกาอ้างอิง DDR4 เป็น 150 MHz เพื่อให้ความเร็ว DDR 1200 MHz จากนั้นรีเซ็ต IP อินเทอร์เฟซหน่วยความจำภายนอกเพื่อปรับเทียบนาฬิกาอ้างอิงใหม่
• ตั้งค่าตัวทำซ้ำและรีไทม์เมอร์ PS8460 DisplayPort
• เริ่มต้นอินเทอร์เฟซตัวรับและตัวส่ง DisplayPort
• เริ่มต้น IP ไปป์ไลน์การประมวลผล

เมื่อการกำหนดค่าเริ่มต้นเสร็จสิ้น ซอฟต์แวร์จะเข้าสู่ลูปต่อเนื่อง ตรวจสอบและตอบสนองต่อเหตุการณ์ต่างๆ

การเปลี่ยนแปลงโหมดการปรับขนาด
การออกแบบรองรับโหมดการปรับขนาดพื้นฐานสามโหมด ทางผ่าน ระดับบน และระดับล่าง ในโหมดพาสทรู การออกแบบจะไม่ปรับขนาดของวิดีโออินพุต ในโหมดอัปสเกล การออกแบบจะขยายสเกลวิดีโออินพุต และในโหมดดาวน์สเกล การออกแบบจะลดสเกลวิดีโออินพุตลง
สี่ช่วงตึกในท่อประมวลผล Clipper, downscaler, upscaler และ Mixer กำหนดการนำเสนอผลลัพธ์สุดท้ายในแต่ละโหมด ซอฟต์แวร์จะควบคุมการตั้งค่าของแต่ละบล็อกโดยขึ้นอยู่กับความละเอียดอินพุตปัจจุบัน ความละเอียดเอาต์พุต และโหมดมาตราส่วนที่คุณเลือก ในกรณีส่วนใหญ่ Clipper จะส่งผ่านอินพุตโดยไม่เปลี่ยนแปลง และขนาดพื้นหลังของมิกเซอร์จะมีขนาดเดียวกับวิดีโออินพุตเวอร์ชันสุดท้ายที่ปรับขนาดแล้ว อย่างไรก็ตาม หากความละเอียดของวิดีโออินพุตมากกว่าขนาดเอาต์พุต คุณจะไม่สามารถใช้การเพิ่มสเกลกับวิดีโออินพุตโดยไม่ทำการคลิปก่อน หากความละเอียดอินพุตน้อยกว่าเอาต์พุต ซอฟต์แวร์จะไม่สามารถใช้การลดขนาดโดยไม่ใช้เลเยอร์พื้นหลังของมิกเซอร์ที่ใหญ่กว่าเลเยอร์วิดีโออินพุต ซึ่งจะเพิ่มแถบสีดำรอบๆ วิดีโอเอาต์พุต

ตารางที่ 4. การประมวลผลบล็อกไปป์ไลน์
ตารางนี้แสดงรายการการดำเนินการของบล็อคไปป์ไลน์การประมวลผลทั้งสี่ชุดในแต่ละชุดของโหมดการปรับมาตราส่วน ความละเอียดอินพุต และความละเอียดเอาต์พุต

เปลี่ยนระหว่างโหมดต่างๆ โดยกดปุ่มผู้ใช้ 1 ซอฟต์แวร์จะตรวจสอบค่าบนปุ่มกดในแต่ละครั้งที่รันผ่านลูป (ซอฟต์แวร์จะทำการ debounce) และกำหนดค่า IP ในไปป์ไลน์การประมวลผลอย่างเหมาะสม

การเปลี่ยนแปลงที่อินพุต DisplayPort
ในการเรียกใช้ลูปแต่ละครั้ง ซอฟต์แวร์จะสำรวจสถานะของอินพุตวิดีโอแบบคล็อก โดยมองหาการเปลี่ยนแปลงในความเสถียรของสตรีมวิดีโออินพุต ซอฟต์แวร์จะพิจารณาว่าวิดีโอมีความเสถียรหาก:

• อินพุตวิดีโอแบบคล็อกรายงานว่าวิดีโอแบบคล็อกถูกล็อกสำเร็จ
• ความละเอียดอินพุตและปริภูมิสีไม่มีการเปลี่ยนแปลงตั้งแต่รันผ่านลูปครั้งก่อน

หากอินพุตเสถียรแต่ล็อคหายหรือคุณสมบัติของสตรีมวิดีโอเปลี่ยนไป ซอฟต์แวร์จะหยุดอินพุตวิดีโอแบบคล็อกที่ส่งวิดีโอผ่านไพพ์ไลน์ นอกจากนี้ยังตั้งค่ามิกเซอร์ให้หยุดแสดงเลเยอร์วิดีโออินพุต เอาต์พุตยังคงทำงานอยู่ (แสดงหน้าจอสีดำและโลโก้ Intel) ในระหว่างเหตุการณ์ hotplug ของตัวรับสัญญาณหรือการเปลี่ยนแปลงความละเอียด
หากอินพุตไม่เสถียรแต่ตอนนี้เสถียรแล้ว ซอฟต์แวร์จะกำหนดค่าไปป์ไลน์เพื่อแสดงความละเอียดอินพุตและพื้นที่สีใหม่ รีสตาร์ทเอาต์พุตจาก CVI และตั้งค่ามิกเซอร์ให้แสดงเลเยอร์วิดีโออินพุตอีกครั้ง การเปิดใช้งานเลเยอร์มิกเซอร์ใหม่จะไม่เกิดขึ้นทันทีเนื่องจาก Frame Buffer อาจยังคงทำซ้ำเฟรมเก่าจากอินพุตก่อนหน้า และการออกแบบต้องล้างเฟรมเหล่านี้ จากนั้นคุณสามารถเปิดใช้งานการแสดงผลอีกครั้งเพื่อหลีกเลี่ยงความผิดพลาด เฟรมบัฟเฟอร์เก็บจำนวนเฟรมที่อ่านจาก DDR4 ซึ่งโปรเซสเซอร์ Nios II สามารถอ่านได้ ซอฟต์แวร์เอสampโดยจะนับเมื่ออินพุตเสถียรและเปิดใช้งานเลเยอร์มิกเซอร์อีกครั้งเมื่อจำนวนเพิ่มขึ้นสี่เฟรม ซึ่งทำให้มั่นใจได้ว่าการออกแบบจะล้างเฟรมเก่าออกจากบัฟเฟอร์

เหตุการณ์ Hot-plug ของเครื่องส่งสัญญาณ DisplayPort
เหตุการณ์ Hot-plug ที่เครื่องส่งสัญญาณ DisplayPort ทำการขัดจังหวะภายในซอฟต์แวร์ซึ่งตั้งค่าสถานะเพื่อแจ้งเตือนลูปซอฟต์แวร์หลักเกี่ยวกับการเปลี่ยนแปลงในเอาต์พุต เมื่อการออกแบบตรวจพบฮอตปลั๊กของเครื่องส่งสัญญาณ ซอฟต์แวร์จะอ่าน EDID สำหรับจอแสดงผลใหม่เพื่อกำหนดความละเอียดและปริภูมิสีที่รองรับ หากคุณตั้งค่าสวิตช์ DIP เป็นโหมดที่จอแสดงผลใหม่ไม่รองรับ ซอฟต์แวร์จะกลับไปใช้โหมดการแสดงผลที่กินเวลาน้อยกว่า จากนั้นจะกำหนดค่าไปป์ไลน์, IP เครื่องส่งสัญญาณ DisplayPort และส่วน Si5338 ที่กำลังสร้างเครื่องส่งสัญญาณ vid_clk สำหรับโหมดเอาต์พุตใหม่ เมื่ออินพุตเห็นการเปลี่ยนแปลง เลเยอร์ตัวปรับแต่งเสียงสำหรับวิดีโออินพุตจะไม่แสดงในขณะที่ซอฟต์แวร์แก้ไขการตั้งค่าสำหรับไปป์ไลน์ ซอฟต์แวร์ไม่เปิดใช้งานอีกครั้ง
แสดงผลจนครบสี่เฟรมเมื่อการตั้งค่าใหม่ผ่านเฟรม
บัฟเฟอร์

การเปลี่ยนแปลงการตั้งค่าสวิตช์ DIP ของผู้ใช้
ตำแหน่งของสวิตช์ DIP ของผู้ใช้ 2 ถึง 6 จะควบคุมรูปแบบเอาต์พุต (ความละเอียด อัตราเฟรม พื้นที่สี และบิตต่อสี) ที่ขับเคลื่อนผ่านเครื่องส่งสัญญาณ DisplayPort เมื่อซอฟต์แวร์ตรวจพบการเปลี่ยนแปลงบนสวิตช์ DIP ซอฟต์แวร์จะทำงานตามลำดับที่เหมือนกับฮอตปลั๊กของเครื่องส่งสัญญาณ คุณไม่จำเป็นต้องสอบถาม EDID ของเครื่องส่งสัญญาณเนื่องจากไม่มีการเปลี่ยนแปลง

ประวัติการแก้ไขสำหรับ AN 889: การออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นample

ตารางที่ 5 ประวัติการแก้ไขสำหรับ AN 889: การออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 8K เช่นample

อินเทล คอร์ปอเรชั่น สงวนลิขสิทธิ์. Intel, โลโก้ Intel และเครื่องหมาย Intel อื่นๆ เป็นเครื่องหมายการค้าของ Intel Corporation หรือบริษัทในเครือ Intel รับประกันประสิทธิภาพของผลิตภัณฑ์ FPGA และเซมิคอนดักเตอร์ตามข้อมูลจำเพาะปัจจุบันตามการรับประกันมาตรฐานของ Intel แต่ขอสงวนสิทธิ์ในการเปลี่ยนแปลงผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบล่วงหน้า Intel ไม่รับผิดชอบหรือรับผิดใดๆ ที่เกิดขึ้นจากแอปพลิเคชันหรือการใช้ข้อมูล ผลิตภัณฑ์ หรือบริการใดๆ ที่อธิบายไว้ในที่นี้ ยกเว้นตามที่ Intel ตกลงเป็นลายลักษณ์อักษรโดยชัดแจ้ง ขอแนะนำให้ลูกค้าของ Intel ได้รับข้อมูลจำเพาะของอุปกรณ์เวอร์ชันล่าสุดก่อนที่จะใช้ข้อมูลที่เผยแพร่ใดๆ และก่อนที่จะทำการสั่งซื้อผลิตภัณฑ์หรือบริการ
*ชื่อและยี่ห้ออื่น ๆ อาจถูกอ้างสิทธิ์โดยถือเป็นทรัพย์สินของผู้อื่น

เอกสาร / แหล่งข้อมูล

การออกแบบการแปลงรูปแบบวิดีโอ DisplayPort ของ Intel AN 889 8K เช่นample [พีดีเอฟ] คู่มือการใช้งาน การออกแบบการแปลงรูปแบบวิดีโอ DisplayPort 889 8K เช่นample, AN 889, 8K DisplayPort Video Format Conversion Design เช่นample, การออกแบบการแปลงรูปแบบ เช่นample, การออกแบบการแปลง เช่นample

อ้างอิง

• คู่มือการใช้งาน