intel AN 889 8K DisplayPort Video Format Konverżjoni Disinn Eżample

Dwar id-Disinn tal-Konverżjoni tal-Format tal-Vidjo 8K DisplayPort Eżample

Id-Disinn tal-Konverżjoni tal-Format tal-Vidjo DisplayPort 8K Eżample tintegra l-IP tal-konnettività tal-vidjo Intel DisplayPort 1.4 ma 'pipeline tal-ipproċessar tal-vidjo. Id-disinn jagħti skalar ta 'kwalità għolja, konverżjoni tal-ispazju tal-kulur, u konverżjoni tar-rata tal-frejms għal flussi tal-vidjo sa 8K bi 30 frejm kull sekonda, jew 4K b'60 frejm kull sekonda.
Id-disinn huwa konfigurabbli ħafna tas-softwer u l-ħardwer, li jippermetti konfigurazzjoni u disinn mill-ġdid tas-sistema rapida. Id-disinn jimmira tagħmir Intel® Arria® 10 u juża l-aħħar 8K lest Intel FPGA IP mill-Vidjow and Image Processing Suite f'Intel Quartus® Prime v19.2.

Dwar DisplayPort Intel FPGA IP
Biex toħloq disinji Intel Arria 10 FPGA b'interfaces DisplayPort, istanzija l-IP DisplayPort Intel FPGA. Madankollu, din l-IP DisplayPort timplimenta biss il-kodifikazzjoni jew id-dekodifikazzjoni tal-protokoll għal DisplayPort. Ma tinkludix it-transceivers, il-PLLs, jew il-funzjonalità tar-rikonfigurazzjoni tat-transceiver meħtieġa biex timplimenta l-komponent tas-serje b'veloċità għolja tal-interface. Intel jipprovdi transceiver separati, PLL, u komponenti IP ta 'konfigurazzjoni mill-ġdid. L-għażla, il-parametrizzar u l-konnessjoni ta' dawn il-komponenti biex jinħoloq interface ta' riċevitur jew trasmettitur DisplayPort li jkun konformi bis-sħiħ jeħtieġ għarfien speċjalizzat.
Intel jipprovdi dan id-disinn għal dawk li mhumiex esperti tat-transceiver. L-editur tal-parametri GUI għall-IP DisplayPort jippermettilek tibni d-disinn.
Inti toħloq eżempju tal-DisplayPort IP (li jista' jkun riċevitur biss, trasmettitur biss jew riċevitur u trasmettitur magħquda) jew f'Pjattaforma tad-Disinjatur jew fil-Katalgu IP. Meta tipparametrizza l-istanza DisplayPort IP, tista 'tagħżel li tiġġenera example disinn għal dik il-konfigurazzjoni partikolari. Id-disinn magħqud tar-riċevitur u tat-trasmettitur huwa passthrough sempliċi, fejn l-output mir-riċevitur jgħaddi direttament fit-trasmettitur. Disinn ta 'passthrough fiss joħloq riċevitur PHY kompletament funzjonali, trasmettitur PHY, u blokki ta' rikonfigurazzjoni li jimplimentaw il-loġika kollha tat-transceiver u PLL. Tista' jew tikkopja direttament is-sezzjonijiet rilevanti tad-disinn, jew tuża d-disinn bħala referenza. Id-disinn jiġġenera DisplayPort Intel Arria 10 FPGA IP Design Example u mbagħad iżid ħafna mill- files iġġenerat direttament fil-lista ta 'kompilazzjoni użata mill-proġett Intel Quartus Prime. Dawn jinkludu:

• Files biex toħloq istanzi IP parametrizzati għal transceivers, PLLs u blokki reconfig.
• Verilog HDL files biex tikkonnettja dawn l-IPs fil-blokki tal-Arbitru tar-Rikonfigurazzjoni tat-Transceiver fil-livell ogħla tar-riċevitur PHY, tat-trasmettitur PHY
• Limitazzjoni tad-disinn Synopsys (SDC) files biex jiġu stabbiliti r-restrizzjonijiet taż-żmien rilevanti.

Karatteristiċi tad-Disinn tal-Konverżjoni tal-Format tal-Vidjo 8K DisplayPort Eżample

• Input:
  • Il-konnettività DisplayPort 1.4 tappoġġja riżoluzzjonijiet minn 720 × 480 sa 3840 × 2160 bi kwalunkwe rata ta 'frejm sa 60 fps, u riżoluzzjonijiet sa 7680 × 4320 bi 30 fps.
  • Appoġġ hot-plug.
  • Appoġġ għall-formati tal-kulur kemm RGB kif ukoll YCbCr (4:4:4, 4:2:2 u 4:2:0) fil-
    input.
  • Is-softwer awtomatikament jiskopri l-format tal-input u jistabbilixxi l-pipeline tal-ipproċessar b'mod xieraq.
• Output:
  • Konnettività DisplayPort 1.4 magħżula (permezz ta 'swiċċijiet DIP) jew għal riżoluzzjoni ta' 1080p, 1080i jew 2160p f'60 fps, jew 2160p f'30 fps.
  • Appoġġ hot-plug.
  • Swiċċijiet DIP biex jistabbilixxu l-format tal-kulur tal-output meħtieġ għal RGB, YCbCr 4:4:4, YCbCr 4:2:2, jew YCbCr 4:2:0.
• Pipeline tal-ipproċessar uniku 10-bit 8K RGB bi skalar konfigurabbli tas-softwer u konverżjoni tar-rata tal-frejms:
  • 12-vit Lanczos down-scaler.
  • 16-fażi, 4-vit Lanczos up-scaler.
  • Il-buffer tal-frejm tal-vidjo triple buffering jipprovdi konverżjoni tar-rata tal-frejms.
  • Mixer b'alpha-blending jippermetti overlay ta 'ikona OSD.

Nibdew bid-Disinn tal-Konverżjoni tal-Format tal-Vidjo 8K DisplayPort Eżample

Ħtiġijiet ta' ħardwer u softwer

Id-Disinn tal-Konverżjoni tal-Format tal-Vidjo DisplayPort 8K Eżample teħtieġ ħardwer u software speċifiku.

Ħardwer:

• Intel Arria 10 GX FPGA Development Kit, inkluża l-DDR4 Hilo Daughter Card
• Kard bint Bitec DisplayPort 1.4 FMC (reviżjoni 11)
• Sors DisplayPort 1.4 li jipproduċi vidjo sa 3840x2160p60 jew 7680x4320p30
• DisplayPort 1.4 sink li juri vidjo sa 3840x2160p60
• Kejbils DisplayPort 1.4 ċertifikati VESA.

Software:

• Windows jew Linux OS
• L-Intel Quartus Prime Design Suite v19.2, li tinkludi:
  • Edizzjoni Intel Quartus Prime Pro
  • Disinjatur tal-Pjattaforma
  • Nios® II EDS
  • Librerija Intel FPGA IP (inkluża l-Vidjow and Image Processing Suite)

Id-disinn jaħdem biss b'din il-verżjoni tal-Intel Quartus Prime.

Tniżżil u Installazzjoni tad-Disinn tal-Konverżjoni tal-Format tal-Vidjo Intel 8K DisplayPort Eżample

Id-disinn huwa disponibbli fuq l-Intel Design Store.

1. Niżżel il-proġett arkivjat file udx10_dp.par.
2. Oħroġ il-proġett Intel Quartus Prime mill-arkivju:
   • a. Iftaħ Intel Quartus Prime Pro Edition.
   • b. Ikklikkja File ➤ Proġett Miftuħ.
     Tinfetaħ it-tieqa tal-Proġett Miftuħ.
   • c. Innaviga lejn u agħżel il-udx10_dp.par file.
   • d. Ikklikkja Iftaħ.
   • e. Fit-tieqa Open Design Template, issettja l-folder tad-Destinazzjoni fil-post mixtieq għall-proġett estratt. L-entrati għall-mudell tad-disinn file u l-isem tal-proġett għandu jkun korrett u m'għandekx għalfejn tibdelhom.
   • f. Ikklikkja OK.

Disinn Files għall-Intel 8K DisplayPort Video Format Konverżjoni Disinn Eżample

Tabella 1. Disinn Files

File jew Isem il-Folder	Deskrizzjoni
ip	Fih l-istanza tal-IP files għall-istanzi kollha tal-IP Intel FPGA fid-disinn: • A DisplayPort IP (trasmettitur u riċevitur) • PLL li jiġġenera arloġġi fl-ogħla livell tad-disinn • L-IP kollha li jiffurmaw is-sistema tad-Disinjatur tal-Pjattaforma għall-pipeline tal-ipproċessar.
master_image	Fih pre_compiled.sof, li huwa programmar bord ikkumpilat minn qabel file għad-disinn.
non_acds_ip	Fih kodiċi tas-sors għal IP addizzjonali f'dan id-disinn li Intel Quartus Prime ma jinkludix.
sdc	Fih SDC file li jiddeskrivi r-restrizzjonijiet addizzjonali taż-żmien li dan id-disinn jeħtieġ. L-SDC files inklużi awtomatikament mal-istanzi IP ma jimmaniġġjawx dawn ir-restrizzjonijiet.
softwer	Fih kodiċi tas-sors, libreriji, u skripts tal-bini għas-softwer li jaħdem fuq il-proċessur Nios II inkorporat biex jikkontrolla l-funzjonalità ta 'livell għoli tad-disinn.
udx10_dp	Folder li fih Intel Quartus Prime jiġġenera output files għas-sistema tad-Disinjatur tal-Pjattaforma. Il-produzzjoni udx10_dp.sopcinfo file jippermettilek li tiġġenera l-inizjalizzazzjoni tal-memorja file għall-memorja tas-softwer tal-proċessur Nios II. M'għandekx bżonn l-ewwel tiġġenera s-sistema sħiħa tad-Disinjatur tal-Pjattaforma.
non_acds_ip.ipx	Dan l-IPX file jiddikjara l-IP kollu fil-folder non_acds_ip lil Platform Designer sabiex jidher fil-Librerija IP.
README.txt	Istruzzjonijiet qosra biex tibni u tmexxi d-disinn.
top.qpf	Il-proġett Intel Quartus Prime file għad-disinn.
top.qsf	Is-settings tal-proġett Intel Quartus Prime file għad-disinn. Dan file jelenka l- files meħtieġa biex jibnu d-disinn, flimkien ma ' l-assenjazzjonijiet tal-pin u numru ta ' settings oħra tal-proġett.
top.v	L-ogħla livell Verilog HDL file għad-disinn.
udx10_dp.qsys	Is-sistema Platform Designer li fiha l-pipeline tal-ipproċessar tal-vidjo, il-proċessur Nios II, u l-periferali tiegħu.

Il-kumpilazzjoni tad-Disinn tal-Konverżjoni tal-Format tal-Vidjo 8K DisplayPort Eżample
Intel jipprovdi programmar bord ikkumpilat minn qabel file għad-disinn fid-direttorju master_image (pre_compiled.sof) biex jippermettilek tmexxi d-disinn mingħajr ma tmexxi kumpilazzjoni sħiħa.
PASSI:

1. Fis-softwer Intel Quartus Prime, iftaħ il-proġett top.qpf file. L-arkivju mniżżel joħloq dan file meta tħoll il-proġett.
2. Ikklikkja File ➤ Iftaħ u agħżel ip/dp_rx_tx/dp_rx_tx.ip. L-editur tal-parametri GUI għall-IP DisplayPort tiftaħ, li turi l-parametri għall-istanza DisplayPort fid-disinn.
3. Ikklikkja Iġġenera Example Disinn (mhux Iġġenera).
4. Meta l-ġenerazzjoni titlesta, agħlaq l-editur tal-parametri.
5. In File Explorer, innaviga lejn id-direttorju tas-softwer u aqla l-arkivju vip_control_src.zip biex tiġġenera d-direttorju vip_control_src.
6. F'terminal BASH, innaviga għal softwer/skript u mexxi l-iskript tal-qoxra build_sw.sh.
   L-iskrittura tibni s-softwer Nios II għad-disinn. Dan joħloq kemm .elf file li tista 'tniżżel fuq il-bord fil-ħin tal-ġirja, u .hex file biex tiġbor fl-ipprogrammar tal-bord .sof file.
7. Fis-softwer Intel Quartus Prime, ikklikkja Ipproċessar ➤ Ibda l-Kompilazzjoni.
   • Intel Quartus Prime jiġġenera s-sistema udx10_dp.qsys Platform Designer.
   • Intel Quartus Prime jistabbilixxi l-proġett għal top.qpf.

Il-kumpilazzjoni toħloq top.sof fl-output_files direttorju meta jitlesta.

Viewting u Riġenerazzjoni tas-Sistema tad-Disinjatur tal-Pjattaforma

1. Ikklikkja Għodda ➤ Disinjatur tal-Pjattaforma.
2. Agħżel is-sistema name.qsys għall-għażla tas-sistema tad-Disinjatur tal-Pjattaforma.
3. Ikklikkja Iftaħ.
   Platform Designer jiftaħ is-sistema.
4. Review is-sistema.
5. Iġġenera s-sistema:
   • a. Ikklikkja Iġġenera HDL....
   • b. Fit-Tieqa tal-Ġenerazzjoni, ixgħel Direttorji tal-ħruġ ċari għal miri tal-ġenerazzjoni magħżula.
   • c. Ikklikkja Iġġenera

Il-kumpilazzjoni tad-Disinn tal-Konverżjoni tal-Format tal-Vidjo 8K DisplayPort Eżample mal-Nios II Software Build Tools għall-Eclipse
Inti waqqaf spazju tax-xogħol interattiv Nios II Eclipse għad-disinn biex jipproduċi spazju tax-xogħol li juża l-istess folders li juża l-iskript tal-bini. Jekk qabel tmexxi l-iskrittura tal-bini, għandek tħassar il-folders software/vip_control u software/vip_control_bsp qabel ma toħloq l-ispazju tax-xogħol Eclipse. Jekk terġa' tħaddem l-iscript tal-bini fi kwalunkwe punt, din tissostitwixxi l-ispazju tax-xogħol Eclipse.
PASSI:

1. Innaviga fid-direttorju tas-softwer u aqla l-arkivju vip_control_src.zip biex tiġġenera d-direttorju vip_control_src.
2. Fid-direttorju tal-proġett installat, oħloq folder ġdid u semmih spazju tax-xogħol.
3. Fis-softwer Intel Quartus Prime, ikklikkja Għodda ➤ Nios II Software Build Tools for Eclipse.
   • a. Fit-tieqa tal-Launcher tal-Ispazju tax-Xogħol, agħżel il-folder tal-ispazju tax-xogħol li ħloqt.
   • b. Ikklikkja OK.
4. Fit-tieqa Nios II – Eclipse, ikklikkja File ➤ Ġdid ➤ Applikazzjoni Nios II u BSP minn Template.
   Jidher l-Applikazzjoni Nios II u l-BSP minn Template dialog box.
   • a. Fl-Informazzjoni SOPC File kaxxa, agħżel il-udx10_dp/ udx10_dp.sopcinfo file. In-Nios II SBT għal Eclipse jimla l-isem tas-CPU bl-isem tal-proċessur mill-.sopcinfo file.
   • b. Fil-kaxxa Isem tal-proġett, ittajpja vip_control.
   • c. Agħżel Proġett Blank mil-lista Mudelli.
   • d. Ikklikkja Li jmiss.
   • e. Agħżel Oħloq proġett BSP ġdid ibbażat fuq il-mudell tal-proġett tal-applikazzjoni bl-isem tal-proġett vip_control_bsp.
   • f. Ixgħel Uża post default.
   • g. Ikklikkja Finish biex toħloq l-applikazzjoni u l-BSP ibbażata fuq il-.sopcinfo file.
     Wara li l-BSP jiġġenera, il-proġetti vip_control u vip_control_bsp jidhru fit-tab Project Explorer.
5. Fil-Windows Explorer, ikkopja l-kontenut tad-direttorju tas-software/vip_control_src fid-direttorju tas-software/vip_control maħluq ġdid.
6. Fit-tab tal-Project Explorer tat-tieqa Nios II – Eclipse, ikklikkja bil-lemin fuq il-folder vip_control_bsp u agħżel Nios II > BSP Editior.
   • a. Agħżel Xejn mill-menu drop-down għal sys_clk_timer.
   • b. Agħżel cpu_timer mill-menu drop-down għal timestamp_timer.
   • c. Ixgħel enable_small_c_library.
   • d. Ikklikkja Iġġenera.
   • e. Meta l-ġenerazzjoni titlesta, ikklikkja Ħruġ.
7. Fit-tab tal-Proġett Explorer, ikklikkja bil-lemin fuq id-direttorju vip_control u kklikkja Properties.
   1. a. Fit-tieqa tal-Proprjetajiet għal vip_control, jespandi l-proprjetajiet tal-Applikazzjoni Nios II u kklikkja Mogħdijiet tal-Applikazzjoni Nios II.
   2. b. Ikklikkja Żid... ħdejn Proġetti tal-Librerija.
   3. c. Fit-tieqa tal-Proġetti tal-Librerija, innaviga fid-direttorju udx10.dp\spftware\vip_control_src u agħżel id-direttorju bkc_dprx.syslib.
   4. d. Ikklikkja OK. Jidher messaġġ Ikkonverti għal mogħdija relattiva. Ikklikkja Iva.
   5. e. Irrepeti l-passi 7.b f'paġna 8 u 7.c f'paġna 8 għad-direttorji bkc_dptx.syslib u bkc_dptxll_syslib
   6. f. Ikklikkja OK.
8. Agħżel Proġett ➤ Ibni Kollha biex tiġġenera l- file vip_control.elf fid-direttorju tas-software/vip_control.
9. Ibni l-mem_init file għall-kumpilazzjoni Intel Quartus Prime:
   1. a. Ikklikkja fuq il-lemin vip_control fit-tieqa tal-Proġett Explorer.
   2. b. Agħżel Agħmel Miri ➤ Ibni....
   3. c. Agħżel mem_init_generate.
      d. Ikklikkja Ibni.
      Is-softwer Intel Quartus Prime jiġġenera l-
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file fid-direttorju tas-software/vip_control/mem_init.
10. Bid-disinn jaħdem fuq bord konness, mexxi l-ipprogrammar vip_control.elf file maħluqa mill-bini Eclipse.
    • a. Ikklikkja fuq il-lemin vip_control folder fit-tab tal-Proġett Explorer tat-tieqa Nios II -Eclipse.
    • b. Għażla Run As ➤ Nios II Hardware. Jekk għandek tieqa tat-terminal Nios II miftuħa, agħlaqha qabel tniżżel is-softwer il-ġdid.

Twaqqif tal-Intel Arria 10 GX FPGA Development Kit
Jiddeskrivi kif twaqqaf il-kit biex tmexxi l-8K DisplayPort Video Format Conversion Design Example.

Figura 1. Intel Arria 10 GX Development Kit b'HiLo Daughter Card
Il-figura turi l-bord bis-sink tas-sħana blu mneħħi biex juri l-ippożizzjonar tal-karta DDR4 Hilo. Intel jirrakkomanda li ma tmexxix id-disinn mingħajr is-sink tas-sħana f'pożizzjoni.

PASSI:

1. Waħħal il-karta Bitec DisplayPort 1.4 FMC mal-bord tal-iżvilupp billi tuża l-FMC Port A.
2. Kun żgur li l-iswiċċ tal-enerġija (SW1) huwa mitfi, imbagħad qabbad il-konnettur tal-enerġija.
3. Qabbad kejbil USB mal-kompjuter tiegħek u mal-Konnettur MicroUSB (J3) fuq il-bord tal-iżvilupp.
4. Waħħal kejbil DisplayPort 1.4 bejn is-sors DisplayPort u l-port tar-Riċevitur tal-karta Bitec DisplayPort 1.4 FMC u żgura li s-sors ikun attiv.
5. Waħħal kejbil DisplayPort 1.4 bejn il-wiri DisplayPort u l-port tat-Trasmettitur tal-karta Bitec DisplayPort 1.4 FMC u żgura li l-wiri huwa attiv.
6. Ixgħel il-bord billi tuża SW1.

LEDs tal-Istat tal-Bord, Push Buttons u DIP Switches
L-Intel Arria 10 GX FPGA Development Kit għandu tmien LEDs tal-istatus (b'emitters kemm ħodor kif ukoll ħomor), tliet buttuni tal-utent u tmien DIP switches tal-utent. Id-Disinn tal-Konverżjoni tal-Format tal-Vidjo DisplayPort 8K Eżample idawwal l-LEDs biex jindikaw l-istat tal-link tar-riċevitur DisplayPort. Il-buttuni u l-iswiċċijiet DIP jippermettulek tibdel is-settings tad-disinn.

LEDs tal-Istatus

Tabella 2. Status LEDs

LED	Deskrizzjoni
LEDs ħomor
0	Kalibrazzjoni DDR4 EMIF għaddejja.
1	Il-kalibrazzjoni DDR4 EMIF falliet.
7:2	Mhux użat.
LEDs ħodor
0	Jdawwal meta t-taħriġ tal-link tar-riċevitur DisplayPort jitlesta b'suċċess, u d-disinn jirċievi vidjo stabbli.
5:1	Għadd tal-korsija tar-riċevitur DisplayPort: 00001 = korsija 1 00010 = 2 korsiji 00100 = 4 korsiji
7:6	Veloċità tal-korsija tar-riċevitur DisplayPort: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

It-tabella telenka l-istatus li kull LED jindika. Kull pożizzjoni LED għandha kemm indikaturi ħomor kif ukoll ħodor li jistgħu jdawwal b'mod indipendenti. Kwalunkwe LED oranġjo glowing ifisser li kemm l-indikaturi ħomor kif ukoll dawk ħodor huma mixgħula.

Buttuni tal-Utent
Il-buttuna ta 'l-utent 0 tikkontrolla l-wiri tal-logo Intel fir-rokna ta' fuq tal-lemin tal-wiri tal-output. Fl-istartjar, id-disinn jippermetti l-wiri tal-logo. Meta tagħfas il-buttuna 0 taqleb il-attivazzjoni għall-wiri tal-logo. Il-buttuna li timbotta l-utent 1 tikkontrolla l-modalità tal-iskala tad-disinn. Meta sors jew sink ikun hot-plugged id-disinn default għal jew:

• Modalità passthrough, jekk ir-riżoluzzjoni tad-dħul hija inqas minn jew ugwali għar-riżoluzzjoni tal-ħruġ
• Modalità downscale, jekk ir-riżoluzzjoni tad-dħul hija akbar mir-riżoluzzjoni tal-ħruġ

Kull darba li tagħfas il-buttuna li timbotta l-utent 1 id-disinn jibdel għall-modalità ta' skala li jmiss (passthrough > upscale, upscale > downscale, downscale > passthrough). Il-buttuna li timbotta l-utent 2 mhix użata.

Swiċċijiet DIP tal-Utent
Is-swiċċijiet DIP jikkontrollaw l-istampar tat-terminal Nios II fakultattiv u s-settings għall-format tal-vidjo tal-output misjuq permezz tat-trasmettitur DisplayPort.

Tabella 3. Swiċċijiet DIP
It-tabella telenka l-funzjoni ta 'kull DIP switch. Is-swiċċijiet DIP, numerati minn 1 sa 8 (mhux minn 0 sa 7), jaqblu man-numri stampati fuq il-komponent tal-iswiċċ. Biex issettja kull swiċċ fuq ON, mexxi l-iswiċċ abjad lejn l-LCD u 'l bogħod mill-LEDs fuq il-bord.

Aqleb	Funzjoni
1	Jippermetti l-istampar tat-terminal Nios II meta ssettjat fuq ON.
2	Issettja l-output bits għal kull kulur: OFF = 8 bit ON = 10 bit
4:3	Issettja l-ispazju tal-kulur tal-ħruġ u sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5	Issettja r-riżoluzzjoni tal-output u r-rata tal-qafas: SW4 OFF, SW3 OFF = 4K60 SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60
8:7	Mhux użat

Tmexxi l-8K DisplayPort Video Format Konverżjoni Disinn Eżample
Trid tniżżel il-.sof miġbura file għad-disinn għall-Intel Arria 10 GX FPGA Development Kit biex imexxi d-disinn.
PASSI:

1. Fis-softwer Intel Quartus Prime, ikklikkja Għodda ➤ Programmatur.
2. Fit-tieqa tal-Programmatur, ikklikkja Auto Detect biex tiskennja l-JTAG katina u skopri l-apparati konnessi.
   Jekk tidher tieqa pop-up li titlobek taġġorna l-lista tat-tagħmir tal-Programmer, ikklikkja Iva.
3. Fil-lista tal-apparat, agħżel ir-ringiela bit-tikketta 10AX115S2F45.
4. Ikklikkja Bidla File…
   • Biex tuża l-verżjoni kkumpilata minn qabel tal-ipprogrammar file li Intel tinkludi bħala parti mit-tniżżil tad-disinn, agħżel master_image/pre_compiled.sof.
   • Biex tuża l-ipprogrammar tiegħek file maħluqa mill-kompilazzjoni lokali, agħżel output_files/top.sof.
5. Ixgħel il-Programm/Ikkonfigura fir-ringiela 10AX115S2F45 tal-lista tal-apparat.
6. Ikklikkja Ibda.
   Meta l-programmatur jitlesta, id-disinn jaħdem awtomatikament.
7. Iftaħ terminal Nios II biex tirċievi l-messaġġi tat-test tal-output mid-disinn, inkella d-disinn jissakkar wara numru ta 'bidliet ta' swiċċ (biss jekk issettja l-utent DIP switch 1 għal ON).
   • a. Iftaħ tieqa terminali u ttajpja nios2-terminal
   • b. Agħfas Enter.

konnessi fl-input. Bla ebda sors, l-output huwa skrin iswed bil-logo Intel fir-rokna ta 'fuq tal-lemin tal-iskrin.

Deskrizzjoni Funzjonali tad-Disinn tal-Konverżjoni tal-Format tal-Vidjo 8K DisplayPort Eżample

Is-sistema tad-Disinjatur tal-Pjattaforma, udx10_dp.qsys, fiha l-IP tal-protokoll tar-riċevitur u tat-trasmettitur DisplayPort, il-pipeline tal-vidjo IP, u l-komponenti tal-proċessur Nios II. Id-disinn jgħaqqad is-sistema tad-Disinjatur tal-Pjattaforma mal-loġika PHY tar-riċevitur DisplayPort u tat-trasmettitur (li fiha t-transceivers tal-interface) u l-loġika tar-rikonfigurazzjoni tat-transceiver fl-ogħla livell f'disinn Verilog HDL RTL file (top.v). Id-disinn jinkludi mogħdija waħda għall-ipproċessar tal-vidjo bejn l-input DisplayPort u l-output DisplayPort.

Figura 2. Dijagramma tal-Blokk
Id-dijagramma turi l-blokki fid-Disinn tal-Konverżjoni tal-Format tal-Vidjo DisplayPort 8K Example. Id-dijagramma ma turix xi wħud mill-periferali ġeneriċi konnessi man-Nios II, l-Avalon-MM bejn il-proċessur Nios II, u l-komponenti l-oħra tas-sistema. Id-disinn jaċċetta vidjo minn sors DisplayPort fuq ix-xellug, jipproċessa l-vidjo permezz tal-pipeline tal-vidjo mix-xellug għal-lemin qabel ma jgħaddi l-vidjo lill-sink DisplayPort fuq il-lemin.

DisplayPort Receiver PHY u DisplayPort Receiver IP
Il-karta Bitec DisplayPort FMC tipprovdi buffer għas-sinjal DisplayPort 1.4 mis-sors DisplayPort. Il-kombinazzjoni ta 'DisplayPort Receiver PHY u DisplayPort Receiver IP tiddekodifika s-sinjal li jkun dieħel biex toħloq nixxiegħa tal-vidjo. Ir-riċevitur DisplayPort PHY fih it-transceivers biex deserialize d-dejta li tkun deħlin u l-IP riċevitur DisplayPort jiddekodifika l-protokoll DisplayPort. Il-DisplayPort Receiver IP magħqud jipproċessa s-sinjal DisplayPort li jkun dieħel mingħajr ebda softwer. Is-sinjal tal-vidjo li jirriżulta mill-IP riċevitur DisplayPort huwa format indiġenu ta 'streaming packetized. Id-disinn jikkonfigura r-riċevitur DisplayPort għal output ta '10-bit.

DisplayPort għal Clocked Video IP
L-output tal-format tad-data tal-istrimjar packetizzat mir-riċevitur DisplayPort mhuwiex kompatibbli direttament mal-format tad-data tal-vidjo arloġġ li l-IP tal-Input tal-Vidjo Clocked jistenna. Il-DisplayPort to Clocked Video IP huwa IP personalizzat għal dan id-disinn. Jikkonverti l-output DisplayPort f'format tal-vidjo clocked kompatibbli li tista 'tqabbad direttament mal-Input tal-Vidjo Clocked. Il-DisplayPort to Clocked Video IP jista 'jimmodifika l-istandard tas-sinjalar tal-wajer u jista' jibdel l-ordni tal-pjani tal-kulur f'kull pixel. L-istandard DisplayPort jispeċifika l-ordni tal-kulur li hija differenti mill-ordni tal-IP tal-pipeline tal-vidjo Intel. Il-proċessur Nios II jikkontrolla t-tpartit tal-kulur. Huwa jaqra l-ispazju tal-kulur kurrenti għat-trażmissjoni mill-IP riċevitur DisplayPort bl-interface slave Avalon-MM tiegħu. Tidderieġi l-DisplayPort għal Clocked Video IP biex japplika l-korrezzjoni xierqa bl-interface slave Avalon-MM tiegħu.

Input tal-Vidjo Clockjat
L-input tal-vidjo clocked jipproċessa s-sinjal tal-interface tal-vidjo clocked mill-DisplayPort għal Clocked Video IP u jikkonvertih fil-format tas-sinjal Avalon-ST Video. Dan il-format tas-sinjal strixxi l-informazzjoni kollha ta 'blanking orizzontali u vertikali mill-vidjo li jħalli biss data ta' stampa attiva. L-IP packetizes bħala pakkett wieħed għal kull frame tal-vidjo. Iżid ukoll pakketti ta' metadata addizzjonali (imsejħa pakketti ta' kontroll) li jiddeskrivu r-riżoluzzjoni ta' kull frame tal-vidjo. Il-fluss tal-vidjo Avalon-ST permezz tal-pajp tal-ipproċessar huwa erba 'pixels b'mod parallel, bi tliet simboli għal kull pixel. L-input tal-vidjo arloġġ jipprovdi qsim tal-arloġġ għall-konverżjoni mis-sinjal tal-vidjo arloġġ b'rata varjabbli mill-IP riċevitur DisplayPort għar-rata fissa tal-arloġġ (300 MHz) għall-pipeline tal-IP tal-vidjo.

Stream Cleaner
Il-stream cleaner jiżgura li s-sinjal tal-Vidjo Avalon-ST li jgħaddi lill-pipeline tal-ipproċessar ikun ħieles minn żbalji. L-ipplaggjar sħun tas-sors DisplayPort jista 'jikkawża li d-disinn jippreżenta frejms mhux kompluti ta' dejta lill-IP tal-input tal-vidjo arloġġ u li jiġġenera żbalji fil-fluss Avalon-ST Video li jirriżulta. Id-daqs tal-pakketti li jkun fihom id-dejta tal-vidjo għal kull frejm allura ma jaqbilx mad-daqs irrappurtat mill-pakketti ta 'kontroll assoċjati. Il-stream cleaner jiskopri dawn il-kundizzjonijiet u jżid dejta addizzjonali (pixels griżi) fit-tmiem tal-pakketti tal-vidjow li jofendu biex jitlesta l-qafas u jaqbel mal-ispeċifikazzjoni fil-pakkett ta 'kontroll.

Chroma Resampler (Input)
Id-dejta tal-vidjo li d-disinn jirċievi fl-input minn DisplayPort tista’ tkun 4:4:4, 4:2:2, jew 4:2:0 chroma sampLED. L-input chroma resampler jieħu l-vidjo deħlin fi kwalunkwe format u jikkonvertih għal 4:4:4 fil-każijiet kollha. Biex tipprovdi kwalità viżwali ogħla, il-kroma resampler juża l-algoritmu iffiltrat li jiswa l-aktar komputazzjoni. Il-proċessur Nios II jaqra l-chroma s kurrentiampformat ling mill-IP riċevitur DisplayPort permezz tal-interface slave Avalon-MM tiegħu. Jikkomunika l-format lill-kroma resampler permezz ta' l-interface slave Avalon-MM tagħha.

Konvertitur tal-Ispazju tal-Kulur (Input)
Id-dejta tal-vidjo tal-input minn DisplayPort tista 'tuża jew l-ispazju tal-kulur RGB jew YCbCr. Il-konvertitur tal-ispazju tal-kulur tad-dħul jieħu l-vidjo li jkun dieħel fi kwalunkwe format li jasal u jikkonvertih għal RGB fil-każijiet kollha. Il-proċessur Nios II jaqra l-ispazju tal-kulur attwali mill-IP riċevitur DisplayPort bl-interface slave Avalon-MM tiegħu; jgħabbi l-koeffiċjenti ta 'konverżjoni korretti għall-kroma resampler permezz ta 'l-interface tiegħu slave Avalon-MM.

Clipper
Il-klipper jagħżel żona attiva mill-fluss tal-vidjo li jkun dieħel u jarmi l-bqija. Il-kontroll tas-softwer li jaħdem fuq il-proċessur Nios II jiddefinixxi r-reġjun li għandu jintgħażel. Ir-reġjun jiddependi fuq ir-riżoluzzjoni tad-dejta riċevuta fis-sors DisplayPort u r-riżoluzzjoni tal-ħruġ u l-mod ta 'skalar. Il-proċessur jikkomunika r-reġjun lill-Klipper permezz tal-interface slave Avalon-MM tiegħu.

Scaler
Id-disinn japplika l-iskala għad-dejta tal-vidjo li tidħol skont ir-riżoluzzjoni tal-input riċevuta, u r-riżoluzzjoni tal-ħruġ li teħtieġ. Tista' wkoll tagħżel bejn tliet modi ta' skalar (upscale, downscale u passthrough). Żewġ IPs Scalar jipprovdu l-funzjonalità tal-iskala: wieħed jimplimenta kwalunkwe downscaling meħtieġ; l-ieħor jimplimenta upscaling. Id-disinn jeħtieġ żewġ scalers.

• Meta l-iscaler jimplimenta downscale, ma jipproduċix data valida fuq kull ċiklu ta 'arloġġ fl-output tiegħu. Per example, jekk timplimenta proporzjon downscale 2x, is-sinjal validu fl-output huwa għoli kull ċiklu ta 'arloġġ ieħor filwaqt li d-disinn jirċievi kull linja ta' input bin-numru, u mbagħad baxx għall-intier tal-linji ta 'input numerati fard. Din l-imġieba tat-tifqigħ hija fundamentali għall-proċess tat-tnaqqis tar-rata tad-dejta fl-output, iżda hija inkompatibbli mal-Mixer IP downstream, li ġeneralment jistenna rata ta 'dejta aktar konsistenti biex tevita underflow fl-output. Id-disinn jeħtieġ il-Frame Buffer bejn kwalunkwe downscale u mixer. Il-Frame Buffer jippermetti lill-Mixer jaqra d-dejta bir-rata li teħtieġ.
• Meta l-iscaler jimplimenta upscale, jipproduċi dejta valida fuq kull ċiklu ta 'arloġġ, għalhekk il-mixer li ġej m'għandux problemi. Madankollu, jista 'ma jaċċettax data ta' input ġdida fuq kull ċiklu ta 'arloġġ. Teħid 2x upscale bħala example, fuq il-linji ta 'output innumerati pari taċċetta taħbit ġdid ta' data kull ċiklu ta 'arloġġ ieħor, imbagħad taċċetta l-ebda data ta' input ġdida fuq il-linji ta 'output innumerati fard. Madankollu, il-Klipper upstream jista' jipproduċi data b'rata kompletament differenti jekk ikun qed japplika clip sinifikanti (eż. waqt zoom-in). Għalhekk, Clipper u upscale ġeneralment għandhom ikunu separati minn Frame Buffer, li jeħtieġ li Scaler joqgħod wara l-Frame Buffer fil-pipeline. L-Iscaler għandu joqgħod qabel il-Buffer tal-Qafas għal downscales, sabiex id-disinn jimplimenta żewġ scalers separati fuq kull naħa tal-Buffer tal-Frame: wieħed għall-upscale; l-oħra għal downscale.

Żewġ Scalers inaqqsu wkoll il-bandwidth DDR4 massimu meħtieġ mill-Frame Buffer. Dejjem trid tapplika downscales qabel il-Frame Buffer, billi timminimizza r-rata tad-dejta fuq in-naħa tal-kitba. Dejjem applika upscales wara l-Frame Buffer, li jimminimizza r-rata tad-dejta fuq in-naħa tal-qari. Kull Scaler jikseb ir-riżoluzzjoni tal-input meħtieġa mill-pakketti ta 'kontroll fil-fluss tal-vidjo li jkun dieħel, filwaqt li l-proċessur Nios II bl-interface slave Avalon-MM jistabbilixxi r-riżoluzzjoni tal-ħruġ għal kull Scaler.

Frame Buffer
Il-frejm buffer juża l-memorja DDR4 biex iwettaq triple buffering li jippermetti lill-pipeline tal-ipproċessar tal-vidjo u tal-immaġni biex iwettaq konverżjoni tar-rata tal-frejms bejn ir-rati tal-frejms deħlin u ħerġin. Id-disinn jista 'jaċċetta kwalunkwe rata ta' qafas ta 'input, iżda r-rata ta' pixel totali m'għandhiex taqbeż 1 giga pixel kull sekonda. Is-softwer Nios II jistabbilixxi r-rata tal-qafas tal-output għal jew 30 jew 60 fps, skont il-mod tal-output li tagħżel. Ir-rata tal-frejms tal-produzzjoni hija funzjoni tas-settings tal-Output tal-Vidjo Clocked u l-arloġġ tal-pixel tal-vidjo tal-ħruġ. Il-backpressure li l-Clocked Video Output japplika għall-pipeline tiddetermina r-rata li biha n-naħa tal-qari tal-Frame Buffer tiġbed frames tal-vidjo mid-DDR4.

Mixer
Il-mixer jiġġenera immaġni ta 'sfond iswed ta' daqs fiss li l-proċessur Nios II jipprogramma biex jaqbel mad-daqs tal-immaġni tal-output kurrenti. Il-mixer għandu żewġ inputs. L-ewwel input jgħaqqad mal-upscaler biex jippermetti li d-disinn juri l-output mill-pipeline tal-vidjo kurrenti. It-tieni input jgħaqqad mal-blokk tal-ġeneratur tal-ikona. Id-disinn jippermetti biss l-ewwel input tal-mixer meta jiskopri vidjo attiv u stabbli fl-input tal-vidjo arloġġ. Għalhekk, id-disinn iżomm immaġni tal-output stabbli fl-output filwaqt li hot-plugging fl-input. Id-disinn alfa jħallat it-tieni input għall-mixer, imqabbad mal-ġeneratur tal-ikona, kemm fuq l-immaġini tal-pipeline tal-isfond kif ukoll tal-vidjo b'50% trasparenza.

Konvertitur tal-Ispazju tal-Kulur (Output)
Il-konvertitur tal-ispazju tal-kulur tal-ħruġ jittrasforma d-dejta tal-vidjo RGB tad-dħul għal spazju tal-kulur RGB jew YCbCr ibbażat fuq l-issettjar tar-runtime mis-softwer.

Chroma Resampler (Output)
L-output chroma resampler jikkonverti l-format minn 4:4:4 għal wieħed mill-formati 4:4:4, 4:2:2, jew 4:2:0. Is-softwer jistabbilixxi l-format. L-output chroma resampler juża wkoll algoritmu ffiltrat biex jikseb vidjo ta 'kwalità għolja.

Output tal-Vidjo Clockjat
L-output tal-vidjo clocked jikkonverti l-fluss tal-vidjo Avalon-ST għall-format tal-vidjo clocked. L-output tal-vidjo clocked iżid informazzjoni orizzontali u vertikali ta 'blanking u ħin ta' sinkronizzazzjoni mal-vidjo. Il-proċessur Nios II jipprogramma s-settings rilevanti fl-output tal-vidjo arloġġ skont ir-riżoluzzjoni tal-ħruġ u r-rata tal-frejms li titlob. L-output tal-vidjo clocked jikkonverti l-arloġġ, jaqsam mill-arloġġ tal-pipeline fiss ta '300 MHz għar-rata varjabbli tal-video clocked.

Vidjo arloġġ għal DisplayPort
Il-komponent tat-trasmettitur DisplayPort jaċċetta data fformattjata bħala vidjo arloġġ. Id-differenzi fis-sinjalar tal-wajer u d-dikjarazzjoni tal-interfaces tal-kondjuwit f'Platform Designer jipprevjenuk tikkonnettja l-Output tal-Vidjo Clocked direttament mal-IP trasmettitur DisplayPort. Il-komponent tal-Vidjo Clocked għal DisplayPort huwa IP personalizzat speċifiku għad-disinn biex jipprovdi l-konverżjoni sempliċi meħtieġa bejn l-Output tal-Vidjo Clocked u l-IP tat-trasmettitur DisplayPort. Tiskambja wkoll l-ordni tal-pjani tal-kulur f'kull pixel biex tqis l-istandards differenti tal-ifformattjar tal-kulur użati minn Avalon-ST Video u DisplayPort.

DisplayPort Transmitter IP u DisplayPort Transmitter PHY
It-trasmettitur DisplayPort IP u t-trasmettitur DisplayPort PHY flimkien jaħdmu biex jikkonvertu n-nixxiegħa tal-vidjo minn vidjo arloġġ għal nixxiegħa DisplayPort konformi. It-trasmettitur DisplayPort IP jimmaniġġja l-protokoll DisplayPort u jikkodifika d-dejta DisplayPort valida, filwaqt li t-trasmettitur DisplayPort PHY fih it-transceivers u joħloq l-output tas-serje ta 'veloċità għolja.

Nios II Processor u Periferali
Is-sistema tad-Disinjatur tal-Pjattaforma fiha proċessur Nios II, li jamministra l-IPs tar-riċevitur u tat-trasmettitur DisplayPort u s-settings tar-runtime għall-pipeline tal-ipproċessar. Il-proċessur Nios II jgħaqqad ma' dawn il-periferali bażiċi:

• Memorja fuq iċ-ċippa biex taħżen il-programm u d-dejta tiegħu.
• AJTAG UART biex juri l-output ta 'printf tas-softwer (permezz ta' terminal Nios II).
• Timer tas-sistema biex jiġġenera dewmien fil-livell ta 'millisekondi f'diversi punti fis-softwer, kif meħtieġ mill-ispeċifikazzjoni DisplayPort tat-tul ta' żmien minimu tal-avveniment.
• LEDs biex juru l-istatus tas-sistema.
• Swiċċijiet tal-buttuni biex jippermettu l-bidla bejn il-modi tal-iskala u biex jippermettu u jiddiżattivaw il-wiri tal-logo Intel.
• Swiċċijiet DIP biex jippermettu l-bidla tal-format tal-output u biex jippermettu u jiskonnettjaw l-istampar ta 'messaġġi għal terminal Nios II.

Avvenimenti hot-plug kemm fuq is-sors DisplayPort kif ukoll fuq l-interruzzjonijiet tan-nar tas-sink li jqanqlu l-Proċessur Nios II biex jikkonfigura t-trasmettitur DisplayPort u l-pipeline b'mod korrett. Il-linja prinċipali fil-kodiċi tas-software timmonitorja wkoll dak il-valuri fuq il-buttuni u l-iswiċċijiet DIP u tbiddel is-setup tal-pipeline kif xieraq.

Kontrolluri I²C
Id-disinn fih żewġ kontrolluri I²C (Si5338 u PS8460) biex jeditjaw is-settings ta 'tlieta mill-komponenti l-oħra fuq l-Intel Arria 10 10 GX FPGA Development Kit. Żewġ ġeneraturi tal-arloġġ Si5338 fuq l-Intel Arria 10 GX FPGA Development Kit jikkonnettjaw mal-istess bus I²C. L-ewwel jiġġenera l-arloġġ ta 'referenza għad-DDR4 EMIF. B'mod awtomatiku, dan l-arloġġ huwa ssettjat għal 100 MHz għall-użu ma '1066 MHz DDR4, iżda dan id-disinn imexxi d-DDR4 f'1200 MHz, li jeħtieġ arloġġ ta' referenza ta '150 MHz. Fl-istartjar il-proċessur Nios II, permezz tal-periferali tal-kontrollur I²C, jibdel is-settings fil-mappa tar-reġistru tal-ewwel Si5338 biex iżid il-veloċità tal-arloġġ ta 'referenza DDR4 għal 150MHz. It-tieni ġeneratur tal-arloġġ Si5338 jiġġenera l-vid_clk għall-interface tal-vidjo arloġġ bejn il-pipeline u l-IP trasmettitur DisplayPort. Int trid taġġusta l-veloċità ta 'dan l-arloġġ għal kull riżoluzzjoni ta' output differenti u rata ta 'frejms appoġġjati mid-disinn. Tista 'taġġusta l-veloċità fil-ħin tat-tħaddim meta l-proċessur Nios II jeħtieġ. Il-karta bint Bitec DisplayPort 1.4 FMC tagħmel użu mir-ripetitur u retimer tat-tindif tal-jitter Parade PS8460. Fl-istartjar il-proċessur Nios II jeditja s-settings default ta 'dan il-komponent biex jissodisfa r-rekwiżiti tad-disinn.

Deskrizzjoni tas-Softwer

Id-Disinn tal-Konverżjoni tal-Format tal-Vidjo DisplayPort 8K Eżample tinkludi l-IP mill-Intel Video and Image Processing Suite u l-interface DisplayPort IP Dawn l-IPs kollha jistgħu jipproċessaw frejms ta 'dejta mingħajr ebda intervent ieħor meta s-setuping korrett. Trid timplimenta kontroll estern ta' livell għoli biex tissettja l-IPs biex tibda u meta s-sistema tinbidel, eż. avvenimenti hot-plug tar-riċevitur jew trasmettitur DisplayPort jew attività tal-buttuna tal-utent. F'dan id-disinn, proċessur Nios II, li jħaddem softwer ta 'kontroll apposta, jipprovdi l-kontroll ta' livell għoli. Fl-istartjar tas-softwer:

• Issettja l-arloġġ ref DDR4 għal 150 MHz biex jippermetti veloċità DDR ta '1200 MHz, imbagħad reset IP interface tal-memorja esterna biex tikkalibra mill-ġdid fuq l-arloġġ ta' referenza l-ġdid.
• Jwaqqaf ir-ripetitur u r-retimer DisplayPort PS8460.
• Inizjalizza r-riċevitur DisplayPort u l-interfaces tat-trasmettitur.
• Inizjalizza l-IPs tal-pipeline tal-ipproċessar.

Meta l-inizjalizzazzjoni titlesta s-software jidħol f'loop filwaqt kontinwu, jiċċekkja għal, u jirreaġixxi għal, numru ta 'avvenimenti.

Bidliet fil-Modalità Skala
Id-disinn jappoġġja tliet modi bażiċi ta 'skalar; passthrough, upscale, u downscale. Fil-modalità passthrough id-disinn ma jagħmel l-ebda skalar tal-video input, fil-modalità upscale id-disinn upscale input video, u fil-mod downscale id-disinn downscales input video.
L-erba 'blokki fil-pipeline tal-ipproċessar; il-Klipper, il-downscaler, il-upscaler u l-Mixer jiddeterminaw il-preżentazzjoni tal-output finali f'kull mod. Is-softwer jikkontrolla s-settings ta 'kull blokka skont ir-riżoluzzjoni tal-input kurrenti, ir-riżoluzzjoni tal-ħruġ, u l-mod ta' skalar li tagħżel. Fil-biċċa l-kbira tal-każijiet, il-Klipper jgħaddi l-input permezz mhux mibdul, u d-daqs ta ' l-isfond Mixer huwa l-istess daqs bħall-verżjoni finali, skalat tal-vidjo input. Madankollu, jekk ir-riżoluzzjoni tal-vidjo tad-dħul hija akbar mid-daqs tal-output, mhuwiex possibbli li tapplika upscale għall-vidjo tad-dħul mingħajr l-ewwel jaqtgħuha. Jekk ir-riżoluzzjoni tad-dħul hija inqas mill-output is-softwer ma jistax japplika downscale mingħajr ma japplika saff ta 'sfond ta' Mixer li huwa akbar mis-saff tal-vidjow tad-dħul, li jżid vireg suwed madwar il-vidjow tal-ħruġ.

Tabella 4. Ipproċessar Blokk Pipelines
Din it-tabella telenka l-azzjoni tal-erba 'blokki tal-pipeline tal-ipproċessar f'kull waħda mid-disa' kombinazzjonijiet ta 'modalità ta' skalar, riżoluzzjoni tad-dħul u riżoluzzjoni tal-ħruġ.

Modalità	ġewwa > barra	in = barra	in < out
Passthrough	Clip sad-daqs tal-output Nru downscale	Ebda clip Ebda downscale	Ebda clip Ebda downscale
kompla...

Modalità	ġewwa > barra	in = barra	in < out
	L-ebda upscale L-ebda fruntiera sewda	L-ebda upscale L-ebda fruntiera sewda	L-ebda upscale Kuxxinetti tal-fruntiera suwed għad-daqs tal-output
Upscale	Clip sa 2/3 daqs tal-output Nru downscale Upscale għad-daqs tal-output L-ebda fruntiera sewda	Clip sa 2/3 daqs tal-output Nru downscale Upscale għad-daqs tal-output L-ebda fruntiera sewda	Ebda clip Ebda downscale Upscale għad-daqs tal-output L-ebda fruntiera sewda
Downscale	Ebda clip Downscale għad-daqs tal-output Nru upscale L-ebda fruntiera sewda	Ebda clip Downscale għad-daqs tal-output Nru upscale L-ebda fruntiera sewda	Ebda clip Downscale għal 2/3 daqs tad-dħul Nru upscale Kuxxinetti tal-fruntiera suwed għad-daqs tal-output

Bidla bejn il-modi billi tagħfas il-buttuna tal-utent 1. Is-softwer jimmonitorja l-valuri fuq il-buttuni fuq kull ġirja permezz tal-linja (tagħmel debounce tas-softwer) u tikkonfigura l-IPs fil-pipeline tal-ipproċessar b'mod xieraq.

Bidliet fl-Input DisplayPort
Fuq kull ġirja permezz tal-linja l-istħarriġ tas-softwer l-istatus tal-Clocked Video Input, tfittex bidliet fl-istabbiltà tal-fluss tal-vidjo input. Is-softwer iqis li l-vidjo huwa stabbli jekk:

• L-Input tal-Vidjo Clocked jirrapporta li l-video clocked huwa msakkar b'suċċess.
• Ir-riżoluzzjoni tad-dħul u l-ispazju tal-kulur m'għandhom l-ebda tibdil mill-ġirja preċedenti permezz tal-linja.

Jekk l-input kien stabbli iżda tilef lock jew il-proprjetajiet tan-nixxiegħa tal-vidjo nbidlu, is-softwer iwaqqaf il-Clocked Video Input li jibgħat vidjo permezz tal-pipeline. Jissettja wkoll il-Mixer biex iwaqqaf il-wiri tas-saff tal-vidjow tad-dħul. L-output jibqa 'attiv (li juri skrin iswed u l-logo Intel) waqt kwalunkwe avvenimenti ta' hotplug tar-riċevitur jew tibdil fir-riżoluzzjoni.
Jekk l-input ma kienx stabbli iżda issa huwa stabbli, is-softwer jikkonfigura l-pipeline biex juri r-riżoluzzjoni l-ġdida tad-dħul u l-ispazju tal-kulur, jerġa 'jibda l-output mis-CVI, u jistabbilixxi l-Mixer biex jerġa' juri s-saff tal-vidjow tad-dħul. L-attivazzjoni mill-ġdid tas-saff tal-mixer mhix immedjata peress li l-Frame Buffer xorta jista 'jirrepeti frejms qodma minn input preċedenti u d-disinn irid ineħħi dawn il-frejms. Imbagħad tista 'terġa' tippermetti l-wiri biex tevita glitching. Il-frejm buffer iżomm għadd tan-numru ta 'frejms li jinqraw mid-DDR4, li l-proċessur Nios II jista' jaqra. Is-softwer samples dan l-għadd meta l-input isir stabbli u jerġa 'jippermetti s-saff tal-Mixer meta l-għadd żdied b'erba' frejms, li jiżgura li d-disinn jiflaħ xi frejms qodma mill-buffer.

Trasmettitur DisplayPort Avvenimenti Hot-plug
Avvenimenti hot-plug fit-trasmettitur DisplayPort jisparaw interruzzjoni fi ħdan is-softwer li tistabbilixxi bandiera biex tavża l-linja tas-softwer prinċipali ta 'bidla fl-output. Meta d-disinn jiskopri trasmettitur hot plug, is-softwer jaqra l-EDID għall-wiri l-ġdid biex jiddetermina liema riżoluzzjonijiet u spazji tal-kulur jappoġġja tiegħu. Jekk issettja l-iswiċċijiet DIP għal modalità li l-wirja l-ġdida ma tistax tappoġġja, is-softwer jaqa 'lura għal mod ta' wiri inqas impenjattiv. Imbagħad tikkonfigura l-pipeline, l-IP tat-trasmettitur DisplayPort, u l-parti Si5338 li qed tiġġenera t-trasmettitur vid_clk għall-mod ta 'output il-ġdid. Meta l-input jara bidliet, is-saff tal-Mixer għall-vidjo tad-dħul ma jurix hekk kif is-softwer jeditja l-issettjar għall-pipeline. Is-softwer ma jerġax jippermetti
il-wiri sa wara erba 'frejms meta s-settings il-ġodda jgħaddu mill-qafas
buffer.

Tibdil fis-Settings tal-Iswiċċ DIP tal-Utent
Il-pożizzjonijiet tal-iswiċċijiet DIP tal-utent 2 sa 6 jikkontrollaw il-format tal-output (riżoluzzjoni, rata tal-frejms, spazju tal-kulur u bits għal kull kulur) misjuqa permezz tat-trasmettitur DisplayPort. Meta s-softwer jiskopri bidliet fuq dawn is-swiċċijiet DIP, jgħaddi minn sekwenza li hija prattikament identika għal hot plug tat-trasmettitur. M'għandekx għalfejn tistaqsi l-EDID tat-trasmettitur peress li ma jinbidilx.

Storja ta 'Reviżjoni għal AN 889: Disinn ta' Konverżjoni tal-Format tal-Vidjo DisplayPort 8K Eżample

Tabella 5. Storja ta 'reviżjoni għal AN 889: Disinn ta' Konverżjoni tal-Format tal-Vidjo DisplayPort 8K Eżample

Verżjoni tad-Dokument	Bidliet
2019.05.30	Rilaxx inizjali.

Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi.
*Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.

Dokumenti / Riżorsi

intel AN 889 8K DisplayPort Video Format Konverżjoni Disinn Eżample [pdfGwida għall-Utent AN 889 8K DisplayPort Video Format Konverżjoni Disinn Eżample, AN 889, 8K DisplayPort Video Format Konverżjoni Disinn Eżample, Disinn tal-Konverżjoni tal-Format Eżample, Disinn tal-Konverżjoni Eżample

Referenzi

• Manwal għall-Utent