intel AN 889 8K DisplayPort vaizdo formato konvertavimo dizainas Example

Apie 8K DisplayPort vaizdo formato konvertavimo dizainą, pvzample

8K DisplayPort vaizdo formato konvertavimo dizainas, pvzample integruoja Intel DisplayPort 1.4 vaizdo ryšio IP su vaizdo apdorojimo vamzdynu. Šis dizainas užtikrina aukštos kokybės mastelio keitimą, spalvų erdvės konvertavimą ir kadrų dažnio konvertavimą vaizdo įrašų srautams iki 8K esant 30 kadrų per sekundę arba 4K iki 60 kadrų per sekundę greičiu.
Dizainas yra labai lengvai konfigūruojamas programinės ir aparatinės įrangos, todėl galima greitai konfigūruoti ir pertvarkyti sistemą. Dizainas skirtas Intel® Arria® 10 įrenginiams ir naudojamas naujausias 8K paruoštas Intel FPGA IP iš vaizdo ir vaizdo apdorojimo rinkinio, esančio Intel Quartus® Prime v19.2.

Apie DisplayPort Intel FPGA IP
Norėdami sukurti Intel Arria 10 FPGA dizainą su DisplayPort sąsajomis, sukurkite DisplayPort Intel FPGA IP. Tačiau šis „DisplayPort“ IP įgyvendina tik „DisplayPort“ protokolo kodavimą arba dekodavimą. Tai neapima siųstuvų-imtuvų, PLL arba siųstuvo-imtuvo perkonfigūravimo funkcijų, reikalingų didelės spartos nuosekliajam sąsajos komponentui įdiegti. „Intel“ teikia atskirus siųstuvo-imtuvo, PLL ir perkonfigūravimo IP komponentus. Norint sukurti visiškai suderinamą „DisplayPort“ imtuvo arba siųstuvo sąsają, šių komponentų pasirinkimas, parametrų nustatymas ir prijungimas reikalauja specialių žinių.
„Intel“ siūlo šį dizainą tiems, kurie nėra siųstuvų-imtuvų ekspertai. „DisplayPort“ IP parametrų rengyklės GUI leidžia sukurti dizainą.
„Platform Designer“ arba IP kataloge sukuriate „DisplayPort“ IP egzempliorių (kuris gali būti tik imtuvas, tik siųstuvas arba kombinuotas imtuvas ir siųstuvas). Kai parametrizuojate „DisplayPort“ IP egzempliorių, galite pasirinkti sugeneruoti example dizainas, skirtas konkrečiai konfigūracijai. Kombinuotas imtuvo ir siųstuvo dizainas yra paprastas perėjimas, kai imtuvo išvestis tiesiogiai patenka į siųstuvą. Fiksuoto praėjimo konstrukcija sukuria visiškai funkcionalų imtuvą PHY, siųstuvą PHY ir perkonfigūravimo blokus, kurie įgyvendina visą siųstuvo-imtuvo ir PLL logiką. Galite tiesiogiai nukopijuoti atitinkamas dizaino dalis arba naudoti dizainą kaip nuorodą. Dizainas sukuria „DisplayPort Intel Arria 10 FPGA IP Design Example ir tada prideda daug files generuojami tiesiai į kompiliavimo sąrašą, kurį naudoja „Intel Quartus Prime“ projektas. Jie apima:

• Files sukurti parametrinius IP egzempliorius siųstuvams-imtuvams, PLL ir perkonfigūravimo blokams.
• Verilog HDL fileprijungti šiuos IP prie aukštesnio lygio imtuvo PHY, siųstuvo PHY ir siųstuvo imtuvo perkonfigūravimo arbitro blokų
• „Synopsys“ dizaino apribojimas (SDC) files nustatyti atitinkamus laiko apribojimus.

8K DisplayPort vaizdo formato konvertavimo dizaino ypatybės, pvzample

• Įvestis:
  • „DisplayPort 1.4“ ryšys palaiko skiriamąją gebą nuo 720 × 480 iki 3840 × 2160 bet kokiu kadrų dažniu iki 60 kadrų per sekundę ir iki 7680 × 4320 skiriamąją gebą esant 30 kadrų per sekundę greičiui.
  • Karšto kištuko palaikymas.
  • RGB ir YCbCr (4:4:4, 4:2:2 ir 4:2:0) spalvų formatų palaikymas
    įvestis.
  • Programinė įranga automatiškai aptinka įvesties formatą ir tinkamai nustato apdorojimo dujotiekį.
• Išvestis:
  • Galima pasirinkti „DisplayPort 1.4“ ryšį (per DIP jungiklius) 1080p, 1080i arba 2160p raiška 60 kadrų per sekundę greičiu arba 2160p 30 kadrų per sekundę greičiu.
  • Karšto kištuko palaikymas.
  • DIP jungikliai, norėdami nustatyti reikiamą išvesties spalvų formatą į RGB, YCbCr 4:4:4, YCbCr 4:2:2 arba YCbCr 4:2:0.
• Vienas 10 bitų 8K RGB apdorojimo dujotiekis su programine įranga konfigūruojamu mastelio keitimu ir kadrų dažnio konvertavimu:
  • 12 čiaupų „Lanczos“ sumažinimo priemonė.
  • 16 fazių, 4 čiaupų „Lanczos“ padidinimo keitiklis.
  • Trigubas buferinis vaizdo kadrų buferis užtikrina kadrų dažnio konvertavimą.
  • Maišytuvas su alfa maišymu leidžia perdengti OSD piktogramą.

Darbo su 8K DisplayPort vaizdo formato konvertavimo dizaino pradžia, pvzample

Aparatinės ir programinės įrangos reikalavimai

8K DisplayPort vaizdo formato konvertavimo dizainas, pvzampreikia specialios aparatinės ir programinės įrangos.

Techninė įranga:

• Intel Arria 10 GX FPGA plėtros rinkinys, įskaitant DDR4 Hilo dukterinę kortelę
• „Bitec DisplayPort 1.4 FMC“ dukterinė kortelė (11 versija)
• „DisplayPort 1.4“ šaltinis, sukuriantis iki 3840x2160p60 arba 7680x4320p30 vaizdo įrašą
• „DisplayPort 1.4“ kriauklė, rodanti iki 3840 x 2160p60 vaizdo įrašą
• VESA sertifikuoti DisplayPort 1.4 laidai.

Programinė įranga:

• Windows arba Linux OS
• „Intel Quartus Prime Design Suite v19.2“, kurį sudaro:
  • „Intel Quartus Prime Pro Edition“.
  • Platformos dizaineris
  • Nios® II EDS
  • Intel FPGA IP biblioteka (įskaitant vaizdo ir vaizdo apdorojimo rinkinį)

Dizainas veikia tik su šia „Intel Quartus Prime“ versija.

„Intel 8K DisplayPort“ vaizdo formato konvertavimo dizaino atsisiuntimas ir diegimas, pvzample

Dizainą galima rasti „Intel Design Store“.

1. Atsisiųskite archyvuotą projektą file udx10_dp.par.
2. Ištraukite Intel Quartus Prime projektą iš archyvo:
   • a. Atidarykite „Intel Quartus Prime Pro Edition“.
   • b. Spustelėkite File ➤ Atidaryti projektą.
     Atsidaro langas Atidaryti projektą.
   • c. Eikite į ir pasirinkite udx10_dp.par file.
   • d. Spustelėkite Atidaryti.
   • e. Lange Atidaryti dizaino šabloną nustatykite aplanką Paskirtis į norimą ištraukto projekto vietą. Dizaino šablono įrašai file ir projekto pavadinimas turi būti teisingas ir jų keisti nereikia.
   • f. Spustelėkite Gerai.

Dizainas Files, skirta „Intel 8K DisplayPort“ vaizdo formato konvertavimo dizainui Example

1 lentelė. Dizainas Files

File arba Aplanko pavadinimas	Aprašymas
ip	Yra IP egzempliorius files visiems dizaino Intel FPGA IP egzemplioriams: • „DisplayPort“ IP (siųstuvas ir imtuvas) • PLL, kuris generuoja laikrodžius aukščiausiame dizaino lygyje • Visi IP, kurie sudaro apdorojimo dujotiekio platformos dizainerio sistemą.
master_image	Sudėtyje yra pre_compiled.sof, kuris yra iš anksto sukompiliuotas plokštės programavimas file už dizainą.
non_acds_ip	Šiame projekte yra papildomo IP šaltinio kodas, kurio „Intel Quartus Prime“ neįtraukė.
sdc	Sudėtyje yra SDC file kuriame aprašomi papildomi laiko apribojimai, kurių reikia šiam dizainui. SDC files, automatiškai įtrauktos į IP egzempliorius, neapdoroja šių apribojimų.
programinė įranga	Sudėtyje yra šaltinio kodo, bibliotekos ir kūrimo scenarijai, skirti programinei įrangai, kuri veikia įterptajame Nios II procesoriuje, kad būtų galima valdyti aukšto lygio dizaino funkcionalumą.
udx10_dp	Aplankas, kuriame „Intel Quartus Prime“ generuoja išvestį files Platform Designer sistemai. udx10_dp.sopcinfo išvestis file leidžia generuoti atminties inicijavimą file skirta Nios II procesoriaus programinės įrangos atminčiai. Pirmiausia nereikia sugeneruoti visos platformos dizainerio sistemos.
non_acds_ip.ipx	Šis IPX file deklaruoja visą IP aplanke non_acds_ip platformos dizaineriui, kad jis būtų rodomas IP bibliotekoje.
README.txt	Trumpos instrukcijos, kaip sukurti ir vykdyti dizainą.
top.qpf	„Intel Quartus Prime“ projektas file už dizainą.
top.qsf	„Intel Quartus Prime“ projekto nustatymai file už dizainą. Tai file išvardija visus files reikalingas projektui sukurti, kaiščių priskyrimui ir daugeliui kitų projekto nustatymų.
top.v	Aukščiausio lygio Verilog HDL file už dizainą.
udx10_dp.qsys	Platform Designer sistema, kurioje yra vaizdo apdorojimo vamzdynas, Nios II procesorius ir jo periferiniai įrenginiai.

8K DisplayPort vaizdo formato konvertavimo dizaino kompiliavimas Example
„Intel“ teikia iš anksto sukompiliuotą plokštės programavimą file dizainui kataloge master_image (pre_compiled.sof), kad galėtumėte paleisti dizainą nepaleidžiant visos kompiliacijos.
ŽINGSNIAI:

1. „Intel Quartus Prime“ programinėje įrangoje atidarykite projektą top.qpf file. Atsisiųstas archyvas sukuria tai file kai išpakuosite projektą.
2. Spustelėkite File ➤ Atidarykite ir pasirinkite ip/dp_rx_tx/dp_rx_tx.ip. Atsidaro „DisplayPort“ IP parametrų rengyklės GUI, kurioje rodomi „DisplayPort“ egzemplioriaus parametrai.
3. Spustelėkite Generuoti example Design (ne generuoti).
4. Kai generavimas baigtas, uždarykite parametrų rengyklę.
5. In File Naršyklė, eikite į programinės įrangos katalogą ir išpakuokite vip_control_src.zip archyvą, kad sukurtumėte vip_control_src katalogą.
6. BASH terminale eikite į programinę įrangą / scenarijų ir paleiskite apvalkalo scenarijų build_sw.sh.
   Scenarijus sukuria dizaino Nios II programinę įrangą. Tai sukuria tiek .elfą file kurį galite atsisiųsti į plokštę vykdymo metu, ir .hex file sukompiliuoti į lentos programavimą .sof file.
7. „Intel Quartus Prime“ programinėje įrangoje spustelėkite Apdorojimas ➤ Pradėti kompiliavimą.
   • Intel Quartus Prime generuoja udx10_dp.qsys Platform Designer sistemą.
   • „Intel Quartus Prime“ nustato projektą į top.qpf.

Kompiliacija sukuria top.sof išvestyje_files katalogą, kai jis bus baigtas.

Viewplatformos projektavimo sistemos atnaujinimas ir atkūrimas

1. Spustelėkite Įrankiai ➤ Platformos dizaineris.
2. Pasirinkite sistemos pavadinimas.qsys platformos dizainerio sistemos parinkčiai.
3. Spustelėkite Atidaryti.
   Platformos dizaineris atidaro sistemą.
4. Review sistema.
5. Atkurti sistemą:
   • a. Spustelėkite Generuoti HDL….
   • b. Generavimo lange įjunkite Išvalyti pasirinktų kartos tikslų išvesties katalogus.
   • c. Spustelėkite Generuoti

8K DisplayPort vaizdo formato konvertavimo dizaino kompiliavimas Exampsu Nios II programinės įrangos kūrimo įrankiais, skirtais Eclipse
Jūs nustatote interaktyvią Nios II Eclipse darbo sritį, kad sukurtumėte darbo sritį, kurioje būtų naudojami tie patys aplankai, kuriuos naudoja kūrimo scenarijus. Jei anksčiau vykdėte kūrimo scenarijų, prieš kurdami Eclipse darbo sritį turėtumėte ištrinti aplankus software/vip_control ir software/vip_control_bsp. Jei bet kuriuo metu iš naujo paleisite kūrimo scenarijų, jis perrašys Eclipse darbo sritį.
ŽINGSNIAI:

1. Eikite į programinės įrangos katalogą ir išpakuokite vip_control_src.zip archyvą, kad sukurtumėte vip_control_src katalogą.
2. Įdiegtame projekto kataloge sukurkite naują aplanką ir pavadinkite jį darbo sritimi.
3. „Intel Quartus Prime“ programinėje įrangoje spustelėkite Įrankiai ➤ Nios II Software Build Tools for Eclipse.
   • a. Lange Workspace Launcher pasirinkite sukurtą darbo srities aplanką.
   • b. Spustelėkite Gerai.
4. Lange Nios II – Eclipse spustelėkite File ➤ Nauja ➤ Nios II programa ir BSP iš šablono.
   Pasirodo dialogo langas „Nios II Application and BSP from Template“.
   • a. SOPC informacijoje File laukelyje pasirinkite udx10_dp/udx10_dp.sopcinfo file. Nios II SBT for Eclipse užpildo procesoriaus pavadinimą procesoriaus pavadinimu iš .sopcinfo file.
   • b. Lauke Projekto pavadinimas įveskite vip_control.
   • c. Šablonų sąraše pasirinkite Tuščias projektas.
   • d. Spustelėkite Kitas.
   • e. Pasirinkite Sukurti naują BSP projektą pagal programos projekto šabloną su projekto pavadinimu vip_control_bsp.
   • f. Įjunkite Naudoti numatytąją vietą.
   • g. Spustelėkite Baigti, kad sukurtumėte programą ir BSP pagal .sopcinfo file.
     Sukūrus BSP, projektų naršyklės skirtuke rodomi projektai vip_control ir vip_control_bsp.
5. Programoje Windows Explorer nukopijuokite programinės įrangos/vip_control_src katalogo turinį į naujai sukurtą programinės įrangos/vip_control katalogą.
6. „Nios II – Eclipse“ lango skirtuke Project Explorer dešiniuoju pelės mygtuku spustelėkite aplanką vip_control_bsp ir pasirinkite Nios II > BSP redaktorius.
   • a. Sys_clk_timer išskleidžiamajame meniu pasirinkite Nėra.
   • b. Išskleidžiamajame meniu pasirinkite cpu_timer, kad pamatytumėte timestamp_laikmatis.
   • c. Įjunkite įgalinti_small_c_library.
   • d. Spustelėkite Generate.
   • e. Kai generavimas baigtas, spustelėkite Exit.
7. Skirtuke Project Explorer dešiniuoju pelės mygtuku spustelėkite vip_control katalogą ir spustelėkite Ypatybės.
   1. a. Lange vip_control ypatybės išplėskite Nios II programos ypatybes ir spustelėkite Nios II taikomųjų programų keliai.
   2. b. Spustelėkite Pridėti… šalia Bibliotekos projektai.
   3. c. Bibliotekos projektų lange eikite į udx10.dp\spftware \vip_control_src katalogą ir pasirinkite katalogą bkc_dprx.syslib.
   4. d. Spustelėkite Gerai. Pasirodo pranešimas Konvertuoti į santykinį kelią. Spustelėkite Taip.
   5. e. Pakartokite 7.b veiksmą 8 puslapyje ir 7.c veiksmą 8 puslapyje su bkc_dptx.syslib ir bkc_dptxll_syslib katalogais
   6. f. Spustelėkite Gerai.
8. Pasirinkite Projektas ➤ Sukurti viską, kad sukurtumėte file vip_control.elf programinės įrangos/vip_control kataloge.
9. Sukurkite mem_init file „Intel Quartus Prime“ kompiliacijai:
   1. a. Dešiniuoju pelės mygtuku spustelėkite vip_control lange Project Explorer.
   2. b. Pasirinkite Padaryti taikinius ➤ Kurti….
   3. c. Pasirinkite mem_init_generate.
      d. Spustelėkite Sukurti.
      „Intel Quartus Prime“ programinė įranga sukuria
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file programinės įrangos/vip_control/mem_init kataloge.
10. Kai dizainas veikia prijungtoje plokštėje, paleiskite vip_control.elf programavimą file sukurta Eclipse build.
    • a. Dešiniuoju pelės mygtuku spustelėkite aplanką vip_control, esantį Nios II -Eclipse lango skirtuke Project Explorer.
    • b. Pasirinkus Vykdyti kaip ➤ Nios II aparatūra. Jei atidarytas Nios II terminalo langas, prieš atsisiųsdami naują programinę įrangą uždarykite jį.

Intel Arria 10 GX FPGA kūrimo rinkinio nustatymas
Aprašoma, kaip nustatyti rinkinį, kad būtų paleistas 8K DisplayPort vaizdo formato konvertavimo dizaino pavyzdysample.

1 pav. Intel Arria 10 GX plėtros rinkinys su HiLo dukterine kortele
Paveikslėlyje parodyta plokštė su pašalintu mėlynu aušintuvu, kad parodytų DDR4 Hilo kortelės padėtį. „Intel“ rekomenduoja nevykdyti dizaino neįdėjus aušintuvo.

ŽINGSNIAI:

1. Įdėkite Bitec DisplayPort 1.4 FMC kortelę prie kūrimo plokštės naudodami FMC prievadą A.
2. Įsitikinkite, kad maitinimo jungiklis (SW1) yra išjungtas, tada prijunkite maitinimo jungtį.
3. Prijunkite USB kabelį prie kompiuterio ir prie kūrimo plokštės esančios MicroUSB jungties (J3).
4. Prijunkite DisplayPort 1.4 kabelį tarp DisplayPort šaltinio ir Bitec DisplayPort 1.4 FMC kortelės imtuvo prievado ir įsitikinkite, kad šaltinis yra aktyvus.
5. Prijunkite DisplayPort 1.4 kabelį tarp DisplayPort ekrano ir Bitec DisplayPort 1.4 FMC kortelės siųstuvo prievado ir įsitikinkite, kad ekranas yra aktyvus.
6. Įjunkite plokštę naudodami SW1.

Plokštės būsenos šviesos diodai, mygtukai ir DIP jungikliai
„Intel Arria 10 GX FPGA Development Kit“ turi aštuonis būsenos šviesos diodus (su žaliais ir raudonais spinduliais), tris vartotojo mygtukus ir aštuonis vartotojo DIP jungiklius. 8K DisplayPort vaizdo formato konvertavimo dizainas, pvzample šviečia šviesos diodai, rodantys DisplayPort imtuvo jungties būseną. Mygtukai ir DIP jungikliai leidžia keisti dizaino nustatymus.

Būsenos šviesos diodai

2 lentelė. Būsenos šviesos diodai

LED	Aprašymas
Raudoni šviesos diodai
0	Vykdomas DDR4 EMIF kalibravimas.
1	DDR4 EMIF kalibravimas nepavyko.
7:2	Nenaudotas.
Žali šviesos diodai
0	Šviečia, kai sėkmingai baigiamas DisplayPort imtuvo ryšio mokymas, o dizainas gauna stabilų vaizdą.
5:1	DisplayPort imtuvo juostų skaičius: 00001 = 1 juosta 00010 = 2 juostos 00100 = 4 juostos
7:6	DisplayPort imtuvo juostos greitis: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

Lentelėje pateikiama būsena, kurią rodo kiekvienas šviesos diodas. Kiekvienoje LED padėtyje yra raudonos ir žalios spalvos indikatoriai, kurie gali šviesti nepriklausomai. Bet koks žėrintis oranžinis šviesos diodas reiškia, kad dega ir raudonas, ir žalias indikatoriai.

Vartotojo mygtukai
Naudotojo mygtukas 0 valdo „Intel“ logotipo rodymą viršutiniame dešiniajame išvesties ekrano kampe. Paleidimo metu dizainas leidžia rodyti logotipą. Paspaudus mygtuką 0, įjungiamas logotipo rodymas. Vartotojo mygtukas 1 valdo dizaino mastelio keitimo režimą. Kai šaltinis arba kriauklė yra karštai prijungti, numatytasis dizainas:

• Praėjimo režimas, jei įvesties skiriamoji geba yra mažesnė arba lygi išvesties skyrai
• Sumažinimo režimas, jei įvesties skiriamoji geba yra didesnė už išvesties skiriamąją gebą

Kiekvieną kartą paspaudus vartotojo mygtuką 1, dizainas persijungia į kitą mastelio keitimo režimą (passthrough > upscale, upscale > downscale, downscale > passthrough). Vartotojo mygtukas 2 nenaudojamas.

Vartotojo DIP jungikliai
DIP jungikliai valdo pasirenkamą Nios II terminalo spausdinimą ir išvesties vaizdo formato, valdomo per DisplayPort siųstuvą, nustatymus.

3 lentelė. DIP jungikliai
Lentelėje išvardytos kiekvieno DIP jungiklio funkcijos. DIP jungikliai, sunumeruoti nuo 1 iki 8 (ne nuo 0 iki 7), atitinka skaičius, išspausdintus ant jungiklio komponento. Norėdami nustatyti kiekvieną jungiklį į ON, perkelkite baltą jungiklį link LCD ir toliau nuo plokštės šviesos diodų.

Perjungti	Funkcija
1	Įgalina Nios II terminalo spausdinimą, kai nustatyta į ON.
2	Nustatyti išvesties bitus pagal spalvą: IŠJUNGTA = 8 bitai ĮJUNGTA = 10 bitų
4:3	Nustatykite išvesties spalvų erdvę ir sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5	Nustatykite išvesties skiriamąją gebą ir kadrų dažnį: SW4 OFF, SW3 OFF = 4K60 SW4 IŠJUNGTAS, SW3 ĮJUNGTAS = 4K30 SW4 ĮJUNGTAS, SW3 IŠJUNGTAS = 1080p60 SW4 ĮJUNGTAS, SW3 ĮJUNGTAS = 1080i60
8:7	Nenaudotas

8K DisplayPort vaizdo formato konvertavimo dizaino paleidimas, pvzample
Turite atsisiųsti sudarytą .sof file už dizainą į Intel Arria 10 GX FPGA kūrimo rinkinį, kad paleistumėte dizainą.
ŽINGSNIAI:

1. „Intel Quartus Prime“ programinėje įrangoje spustelėkite Įrankiai ➤ Programuotojas.
2. Programuotojo lange spustelėkite Auto Detect, kad nuskaitytumėte JTAG grandinę ir atraskite prijungtus įrenginius.
   Jei pasirodo iššokantis langas, kuriame prašoma atnaujinti Programuotojo įrenginių sąrašą, spustelėkite Taip.
3. Įrenginių sąraše pasirinkite eilutę, pažymėtą 10AX115S2F45.
4. Spustelėkite Keisti File…
   • Norėdami naudoti iš anksto sukompiliuotą programavimo versiją file kurį „Intel“ įtrauks kaip dizaino atsisiuntimo dalį, pasirinkite master_image/pre_compiled.sof.
   • Norėdami naudoti savo programavimą file sukūrė vietinis kompiliatorius, pasirinkite output_files/top.sof.
5. Įjunkite Program/Configure įrenginių sąrašo eilutėje 10AX115S2F45.
6. Spustelėkite Pradėti.
   Kai programuotojas baigia, dizainas paleidžiamas automatiškai.
7. Atidarykite Nios II terminalą, kad gautumėte išvesties tekstinius pranešimus iš dizaino, kitaip dizainas užblokuojamas po kelių jungiklių pakeitimų (tik jei nustatote vartotojo DIP jungiklį 1 į ON).
   • a. Atidarykite terminalo langą ir įveskite nios2-terminal
   • b. Paspauskite Enter.

prijungtas prie įėjimo. Jei nėra šaltinio, išvestis yra juodas ekranas su „Intel“ logotipu viršutiniame dešiniajame ekrano kampe.

Funkcinis 8K DisplayPort vaizdo formato konvertavimo dizaino aprašymas Example

„Platform Designer“ sistemoje udx10_dp.qsys yra „DisplayPort“ imtuvo ir siųstuvo protokolo IP, vaizdo vamzdyno IP ir Nios II procesoriaus komponentai. Konstrukcija sujungia „Platform Designer“ sistemą su „DisplayPort“ imtuvo ir siųstuvo PHY logika (kuriame yra sąsajos siųstuvai-imtuvai) ir siųstuvo-imtuvo perkonfigūravimo logika aukščiausiu lygiu „Verilog HDL RTL“ konstrukcijoje. file (viršuje.v). Dizainą sudaro vienas vaizdo apdorojimo kelias tarp „DisplayPort“ įvesties ir „DisplayPort“ išvesties.

2 pav. Blokinė diagrama
Diagramoje rodomi 8K DisplayPort vaizdo formato konvertavimo dizaino blokaiample. Diagramoje nerodomi kai kurie bendrieji periferiniai įrenginiai, prijungti prie Nios II, Avalon-MM tarp Nios II procesoriaus ir kitų sistemos komponentų. Dizainas priima vaizdo įrašą iš kairėje esančio „DisplayPort“ šaltinio, apdoroja vaizdo įrašą per vaizdo vamzdyną iš kairės į dešinę, prieš perduodant vaizdo įrašą į „DisplayPort“ kriauklę dešinėje.

„DisplayPort“ imtuvo PHY ir „DisplayPort“ imtuvo IP
„Bitec DisplayPort FMC“ kortelė suteikia „DisplayPort 1.4“ signalo buferį iš „DisplayPort“ šaltinio. „DisplayPort Receiver PHY“ ir „DisplayPort Receiver IP“ derinys iššifruoja gaunamą signalą, kad sukurtų vaizdo srautą. „DisplayPort“ imtuve PHY yra siųstuvų-imtuvų, skirtų įeinantiems duomenims deserializuoti, o „DisplayPort“ imtuvo IP iššifruoja „DisplayPort“ protokolą. Kombinuotas DisplayPort imtuvo IP apdoroja gaunamą DisplayPort signalą be jokios programinės įrangos. Gautas vaizdo signalas iš DisplayPort imtuvo IP yra vietinis paketinis srautinio perdavimo formatas. Dizainas sukonfigūruoja „DisplayPort“ imtuvą 10 bitų išėjimui.

„DisplayPort“ į „Clocked Video IP“.
„DisplayPort“ imtuvo paketinio srautinio perdavimo duomenų formatas nėra tiesiogiai suderinamas su laikrodžio vaizdo duomenų formatu, kurio tikisi Clocked Video Input IP. „DisplayPort to Clocked Video“ IP yra tinkintas šio dizaino IP. Jis paverčia „DisplayPort“ išvestį į suderinamą vaizdo įrašo formatą su laikrodžiu, kurį galite tiesiogiai prijungti prie vaizdo įrašo įvesties su laikrodžiu. „DisplayPort to Clocked Video IP“ gali pakeisti laidų signalizacijos standartą ir gali pakeisti spalvų plokštumų tvarką kiekviename pikselyje. „DisplayPort“ standartas nurodo spalvų išdėstymą, kuris skiriasi nuo „Intel“ vaizdo vamzdyno IP tvarkos. Nios II procesorius valdo spalvų keitimą. Jis nuskaito esamą spalvų erdvę, skirtą perduoti iš DisplayPort imtuvo IP, naudodamas savo „Avalon-MM“ pagalbinę sąsają. Jis nukreipia „DisplayPort“ į „Clocked Video IP“, kad būtų pritaikytas tinkamas pataisymas naudojant „Avalon-MM“ pavaldų sąsają.

Laikrodžio vaizdo įvestis
Laikrodžio vaizdo įvestis apdoroja laikrodžio vaizdo sąsajos signalą iš DisplayPort į Clocked Video IP ir konvertuoja jį į Avalon-ST vaizdo signalo formatą. Šis signalo formatas pašalina visą horizontalią ir vertikalią vaizdo įrašo informaciją, paliekant tik aktyvius vaizdo duomenis. IP supakuoja jį kaip vieną paketą viename vaizdo kadre. Taip pat pridedami papildomi metaduomenų paketai (vadinami valdymo paketais), apibūdinantys kiekvieno vaizdo kadro skiriamąją gebą. „Avalon-ST“ vaizdo įrašo srautas per apdorojimo vamzdį yra lygiagrečiai keturi pikseliai, o viename pikselyje yra trys simboliai. Laikrodžio vaizdo įvestis suteikia laikrodžio sankirtą, kad būtų galima konvertuoti kintamos spartos laikrodžio vaizdo signalą iš DisplayPort imtuvo IP į fiksuotą laikrodžio dažnį (300 MHz) vaizdo IP dujotiekiui.

Srauto valiklis
Srauto valiklis užtikrina, kad „Avalon-ST Video“ signalas, perduodamas į apdorojimo vamzdyną, būtų be klaidų. Karštas „DisplayPort“ šaltinio prijungimas gali paskatinti dizainą pateikti nepilnus duomenų kadrus į vaizdo įrašo įvesties IP, o dėl to „Avalon-ST“ vaizdo įrašų sraute gali atsirasti klaidų. Paketų, kuriuose yra vaizdo duomenų kiekvienam kadrui, dydis nesutampa su susijusiuose valdymo paketuose nurodyto dydžio. Srauto valiklis aptinka šias sąlygas ir pažeidžiančių vaizdo įrašų paketų pabaigoje prideda papildomų duomenų (pilkų pikselių), kad užbaigtų kadrą ir atitiktų valdymo paketo specifikacijas.

Chroma Resampler (įvestis)
Vaizdo duomenys, kuriuos dizainas gauna iš DisplayPort įvesties, gali būti 4:4:4, 4:2:2 arba 4:2:0 chroma sampvadovavo. Įvesties chroma resampler priima gaunamą vaizdo įrašą bet kokiu formatu ir visais atvejais konvertuoja į 4:4:4. Siekiant užtikrinti aukštesnę vaizdo kokybę, chroma resampler naudoja brangiausią skaičiavimo būdu filtruotą algoritmą. Nios II procesorius nuskaito esamą chroma sampling formatu iš DisplayPort imtuvo IP per jo Avalon-MM vergo sąsają. Jis perduoda formatą chroma resampler per savo Avalon-MM vergo sąsają.

Spalvų erdvės keitiklis (įvestis)
Įvesties vaizdo duomenys iš DisplayPort gali naudoti RGB arba YCbCr spalvų erdvę. Įvesties spalvų erdvės keitiklis priima gaunamą vaizdo įrašą bet kokiu formatu ir visais atvejais konvertuoja jį į RGB. „Nios II“ procesorius nuskaito esamą spalvų erdvę iš „DisplayPort“ imtuvo IP, naudodamas „Avalon-MM“ pagalbinę sąsają; jis įkelia teisingus konversijos koeficientus į chroma resampler per savo „Avalon-MM“ vergo sąsają.

Clipper
Kirpimo mašinėlė pasirenka aktyvią sritį iš gaunamo vaizdo srauto ir atmeta likusią dalį. Programinės įrangos valdiklis, veikiantis „Nios II“ procesoriuje, apibrėžia regioną, kurį reikia pasirinkti. Regionas priklauso nuo duomenų, gaunamų iš DisplayPort šaltinio, skiriamosios gebos ir išvesties skiriamosios gebos bei mastelio keitimo režimo. Procesorius perduoda regioną „Clipper“ per savo „Avalon-MM“ vergo sąsają.

Skaleris
Konstrukcija taiko mastelį gaunamiems vaizdo duomenims pagal gaunamą įvesties skiriamąją gebą ir reikiamą išvesties skiriamąją gebą. Taip pat galite pasirinkti vieną iš trijų mastelio keitimo režimų (padidinti, sumažinti ir perduoti). Du skaliariniai IP suteikia mastelio keitimo funkciją: vienas įgyvendina bet kokį reikalingą mastelio mažinimą; kitas įgyvendina padidinimą. Dizainui reikia dviejų skalerių.

• Kai mastelio keitiklis įgyvendina sumažinimą, jis nesukuria galiojančių duomenų apie kiekvieną laikrodžio ciklą savo išvestyje. Pavyzdžiui,ample, jei įgyvendinamas 2x sumažinimo koeficientas, galiojantis signalas išvestyje yra aukštas kas antrą laikrodžio ciklą, o dizainas gauna kiekvieną porinio numerio įvesties eilutę, o tada žemas visoms nelyginio skaičiaus įvesties eilutėms. Šis trūkimo veiksnys yra esminis duomenų perdavimo spartos mažinimo išvestyje procese, tačiau nesuderinamas su pasroviui skirtu maišytuvo IP, kuris paprastai tikisi nuoseklesnio duomenų perdavimo greičio, kad būtų išvengta per mažo srauto išvestyje. Dizainas reikalauja kadrų buferio tarp bet kokio sumažinimo ir maišytuvo. Kadrų buferis leidžia maišytuvui nuskaityti duomenis reikiamu greičiu.
• Kai skaleris padidina skalę, jis sukuria tinkamus duomenis apie kiekvieną laikrodžio ciklą, todėl šis maišytuvas neturi problemų. Tačiau jis gali nepriimti naujų įvesties duomenų per kiekvieną laikrodžio ciklą. Priimant 2 kartus aukštesnio lygio asmenį kaip buvampLyginėse išvesties linijose jis priima naują duomenų ritmą kas antrą laikrodžio ciklą, tada nepriima naujų įvesties duomenų nelyginio numerio išvesties eilutėse. Tačiau prieš srovę esantis Clipper gali generuoti duomenis visiškai skirtingu greičiu, jei taiko reikšmingą klipą (pvz., priartinimo metu). Todėl „Clipper“ ir „upscale“ paprastai turi būti atskirti kadrų buferiu, todėl skaleris turi sėdėti po kadrų buferio. Scaler turi sėdėti prieš kadrų buferį, kad būtų sumažinta skalė, todėl dizainas įgyvendina du atskirus mastelio keitiklius abiejose kadro buferio pusėse: po vieną aukštesniam masteliui; kitas – sumažinimui.

Du svarstyklės taip pat sumažina maksimalų DDR4 pralaidumą, reikalingą kadrų buferiui. Prieš kadrų buferį visada turite taikyti sumažinimą, kad sumažintumėte duomenų perdavimo spartą rašymo pusėje. Visada padidinkite skalę po kadrų buferio, o tai sumažina duomenų perdavimo spartą skaitymo pusėje. Kiekvienas Scaler gauna reikiamą įvesties skiriamąją gebą iš valdymo paketų įeinančiame vaizdo sraute, o Nios II procesorius su „Avalon-MM“ vergo sąsaja nustato kiekvieno skalerio išvesties skiriamąją gebą.

Kadrų buferis
Kadrų buferis naudoja DDR4 atmintį, kad atliktų trigubą buferį, leidžiantį vaizdo ir vaizdo apdorojimo vamzdynui atlikti kadrų dažnio konvertavimą tarp gaunamų ir išeinančių kadrų dažnių. Dizainas gali priimti bet kokį įvesties kadrų dažnį, tačiau bendras pikselių dažnis neturi viršyti 1 giga pikselių per sekundę. „Nios II“ programinė įranga nustato išvesties kadrų dažnį į 30 arba 60 kadrų per sekundę, atsižvelgiant į jūsų pasirinktą išvesties režimą. Išvesties kadrų dažnis priklauso nuo Clocked Video Output nustatymų ir išvesties vaizdo pikselių laikrodžio. Atgalinis slėgis, kurį Clocked Video Output taiko konvejeriui, lemia greitį, kuriuo kadrų buferio skaitymo pusė ištraukia vaizdo kadrus iš DDR4.

Maišytuvas
Maišytuvas sukuria fiksuoto dydžio juodo fono vaizdą, kurį Nios II procesorius suprogramuoja taip, kad atitiktų esamo išvesties vaizdo dydį. Maišytuvas turi du įėjimus. Pirmoji įvestis jungiama prie padidinimo, kad dizainas galėtų rodyti dabartinio vaizdo vamzdyno išvestį. Antrasis įėjimas jungiamas prie piktogramų generatoriaus bloko. Konstrukcija įgalina pirmą maišytuvo įvestį tik tada, kai jis aptinka aktyvų, stabilų vaizdo įrašą su laikrodžio vaizdo įvestimi. Todėl dizainas palaiko stabilų išvesties vaizdą išvestyje, o karštai prijungiamas prie įvesties. Dizainas alfa sujungia antrąjį įvestį į maišytuvą, prijungtą prie piktogramų generatoriaus, tiek fono, tiek vaizdo vamzdyno vaizduose su 50 % skaidrumu.

Spalvų erdvės keitiklis (išvestis)
Išvesties spalvų erdvės keitiklis paverčia įvesties RGB vaizdo duomenis į RGB arba YCbCr spalvų erdvę pagal programinės įrangos vykdymo laiką.

Chroma Resampler (išvestis)
Išvesties chroma resampler konvertuoja formatą iš 4:4:4 į vieną iš 4:4:4, 4:2:2 arba 4:2:0 formatų. Programinė įranga nustato formatą. Išvesties chroma resampler taip pat naudoja filtruotą algoritmą, kad gautų aukštos kokybės vaizdo įrašą.

Laikrodžio vaizdo išvestis
Laikrodžio vaizdo išvestis konvertuoja Avalon-ST vaizdo srautą į laikrodžio vaizdo formatą. Laikrodžio vaizdo išvestis prideda vaizdo įrašui horizontalią ir vertikalią išjungimo ir sinchronizavimo laiko informaciją. „Nios II“ procesorius programuoja atitinkamus parametrus vaizdo išvesties su laikrodžiu režimu, atsižvelgdamas į pageidaujamą išvesties skiriamąją gebą ir kadrų dažnį. Laikrodžio vaizdo išvestis konvertuoja laikrodį, pereinant nuo fiksuoto 300 MHz dujotiekio laikrodžio prie kintamo laikrodžio vaizdo įrašo dažnio.

Užfiksuotas vaizdo įrašas į „DisplayPort“.
„DisplayPort“ siųstuvo komponentas priima duomenis, suformatuotus kaip vaizdo įrašas su laikrodžiu. Dėl laidų signalizavimo ir laidų sąsajų deklaravimo skirtumų platformoje „Platform Designer“ negalima prijungti laikrodžio vaizdo išvesties tiesiogiai prie „DisplayPort“ siųstuvo IP. Clocked Video to DisplayPort komponentas yra konkretaus dizaino tinkintas IP, kad būtų užtikrintas paprastas konvertavimas tarp Clocked Video Output ir DisplayPort siųstuvo IP. Jis taip pat keičia spalvų plokštumų išdėstymą kiekviename pikselyje, kad būtų atsižvelgta į skirtingus spalvų formatavimo standartus, naudojamus „Avalon-ST Video“ ir „DisplayPort“.

„DisplayPort“ siųstuvo IP ir „DisplayPort“ siųstuvo PHY
„DisplayPort“ siųstuvas IP ir „DisplayPort“ siųstuvas PHY kartu paverčia vaizdo srautą iš laikrodžio vaizdo įrašo į suderinamą „DisplayPort“ srautą. „DisplayPort“ siųstuvas IP apdoroja „DisplayPort“ protokolą ir koduoja galiojančius „DisplayPort“ duomenis, o „DisplayPort“ siųstuvas PHY turi siųstuvus-imtuvus ir sukuria didelės spartos nuosekliąją išvestį.

Nios II procesorius ir išoriniai įrenginiai
„Platform Designer“ sistemoje yra „Nios II“ procesorius, valdantis „DisplayPort“ imtuvo ir siųstuvo IP bei apdorojimo dujotiekio vykdymo parametrus. „Nios II“ procesorius jungiasi prie šių pagrindinių periferinių įrenginių:

• Mikroschemos atmintis programai ir jos duomenims saugoti.
• AJTAG UART programinės įrangos printf išvesties rodymui (per Nios II terminalą).
• Sistemos laikmatis, generuojantis milisekundžių lygio delsas įvairiuose programinės įrangos taškuose, kaip reikalaujama DisplayPort specifikacijoje dėl minimalių įvykių trukmės.
• LED lemputės, rodančios sistemos būseną.
• Mygtukų jungikliai, leidžiantys perjungti mastelio keitimo režimus ir įjungti bei išjungti „Intel“ logotipo rodymą.
• DIP jungikliai, leidžiantys perjungti išvesties formatą ir įjungti bei išjungti pranešimų spausdinimą į Nios II terminalą.

„DisplayPort“ šaltinio įjungimo įvykiai ir kriauklės gaisro pertraukimai, dėl kurių „Nios II“ procesorius tinkamai sukonfigūruoja „DisplayPort“ siųstuvą ir vamzdyną. Pagrindinė programinės įrangos kodo kilpa taip pat stebi mygtukų ir DIP jungiklių reikšmes ir atitinkamai keičia dujotiekio sąranką.

I²C valdikliai
Konstrukcijoje yra du I²C valdikliai (Si5338 ir PS8460), skirti redaguoti trijų kitų „Intel Arria 10 10 GX FPGA Development Kit“ komponentų nustatymus. Du „Intel Arria 5338 GX FPGA Development Kit“ Si10 laikrodžio generatoriai jungiasi prie tos pačios I²C magistralės. Pirmasis generuoja DDR4 EMIF atskaitos laikrodį. Pagal numatytuosius nustatymus šis laikrodis nustatytas į 100 MHz, kad būtų galima naudoti su 1066 MHz DDR4, tačiau ši konstrukcija veikia DDR4 1200 MHz dažniu, kuriam reikalingas 150 MHz atskaitos laikrodis. Paleidžiant, Nios II procesorius per I²C valdiklio periferinį įrenginį pakeičia pirmojo Si5338 registro žemėlapio nustatymus, kad padidintų DDR4 atskaitos laikrodžio greitį iki 150 MHz. Antrasis Si5338 laikrodžio generatorius generuoja vid_clk vaizdo įrašo sąsajai su laikrodžiu tarp dujotiekio ir DisplayPort siųstuvo IP. Turite reguliuoti šio laikrodžio greitį pagal kiekvieną skirtingą išvesties skiriamąją gebą ir kadrų dažnį, kurį palaiko dizainas. Galite reguliuoti greitį veikimo metu, kai to reikalauja Nios II procesorius. „Bitec DisplayPort 1.4 FMC“ dukterinėje kortelėje naudojamas „Parade PS8460“ virpesių valymo kartotuvas ir laikmatis. Paleidžiant Nios II procesorius redaguoja numatytuosius šio komponento nustatymus, kad atitiktų dizaino reikalavimus.

Programinės įrangos aprašymas

8K DisplayPort vaizdo formato konvertavimo dizainas, pvzample apima IP iš „Intel Video and Image Processing Suite“ ir „DisplayPort“ sąsajos IP Visi šie IP gali apdoroti duomenų kadrus be jokio papildomo įsikišimo, kai tinkamai nustatyta. Turite įdiegti išorinį aukšto lygio valdymą, kad nustatytumėte IP, pradedant ir pasikeitus sistemai, pvz., „DisplayPort“ imtuvo ar siųstuvo įjungimo įvykiai arba vartotojo mygtuko veikla. Šioje konstrukcijoje „Nios II“ procesorius, kuriame veikia pagal užsakymą sukurta valdymo programinė įranga, užtikrina aukšto lygio valdymą. Paleidžiant programinę įrangą:

• Nustato DDR4 reflektoriaus laikrodį į 150 MHz, kad būtų galima naudoti 1200 MHz DDR greitį, tada iš naujo nustato išorinės atminties sąsajos IP, kad būtų galima iš naujo kalibruoti naują atskaitos laikrodį.
• Nustato PS8460 DisplayPort kartotuvą ir laikmatį.
• Inicijuoja DisplayPort imtuvo ir siųstuvo sąsajas.
• Inicijuoja apdorojimo dujotiekio IP.

Kai inicijavimas baigtas, programinė įranga įveda nuolatinį o ciklą, tikrindama, ar nėra įvairių įvykių, ir į juos reaguoja.

Keičiasi mastelio keitimo režimas
Dizainas palaiko tris pagrindinius mastelio keitimo režimus; praeinamumas, padidinimas ir sumažinimas. Perėjimo režimu dizainas nekeičia įvesties vaizdo mastelio, aukštesnės skalės režimu dizainas padidina įvesties vaizdo mastelį, o sumažinimo režimu dizainas sumažina įvesties vaizdo mastelį.
Keturi blokai apdorojimo vamzdyne; Clipper, downscaler, upscaler ir Mixer nustato galutinio išvesties pateikimą kiekviename režime. Programinė įranga valdo kiekvieno bloko nustatymus, atsižvelgdama į esamą įvesties skiriamąją gebą, išvesties skiriamąją gebą ir pasirinktą mastelio keitimo režimą. Daugeliu atvejų „Clipper“ perduoda įvestį nepakeistą, o maišytuvo fono dydis yra toks pat, kaip ir galutinė, pakeista įvesties vaizdo įrašo versija. Tačiau jei įvesties vaizdo skiriamoji geba yra didesnė už išvesties dydį, neįmanoma įvesties vaizdo įrašui pritaikyti aukštesnio mastelio jo neiškirpus. Jei įvesties skiriamoji geba yra mažesnė už išvestį, programinė įranga negali sumažinti skalės, netaikydama maišytuvo fono sluoksnio, kuris yra didesnis nei įvesties vaizdo įrašo sluoksnis, dėl kurio aplink išvesties vaizdo įrašą pridedamos juodos juostos.

4 lentelė. Blokų vamzdynų apdorojimas
Šioje lentelėje išvardyti keturių apdorojimo konvejerinių blokų veiksmai kiekviename iš devynių mastelio keitimo režimo, įvesties skyros ir išvesties skyros derinių.

Režimas	in > out	in = out	in < out
Praėjimas	Sukarpyti iki išvesties dydžio Nėra sumažinimo	Jokio klipo Jokio sumažinimo	Jokio klipo Jokio sumažinimo
tęsėsi…

Režimas	in > out	in = out	in < out
	Jokio prabangaus Nėra juodo krašto	Jokio prabangaus Nėra juodo krašto	Jokio prabangaus Juodos kraštinės pagalvėlės iki išvesties dydžio
Prabangus	Sukarpyti iki 2/3 išvesties dydžio Nėra sumažinimo Padidintas iki išvesties dydžio Be juodo rėmelio	Sukarpyti iki 2/3 išvesties dydžio Nėra sumažinimo Padidintas iki išvesties dydžio Be juodo rėmelio	Jokio klipo Jokio sumažinimo Padidintas iki išvesties dydžio Be juodo rėmelio
Sumažinti skalę	Jokio klipo Sumažinti iki išvesties dydžio Nėra padidinimo Nėra juodo krašto	Jokio klipo Sumažinti iki išvesties dydžio Nėra padidinimo Nėra juodo krašto	Jokio klipo Sumažinti iki 2/3 įvesties dydžio Nėra padidinimo Juodos kraštinės pagalvėlės iki išvesties dydžio

Perjunkite režimus paspausdami vartotojo spaudimo mygtuką 1. Programinė įranga stebi mygtukų reikšmes kiekviename cikle (atlieka programinės įrangos atmetimą) ir atitinkamai konfigūruoja IP apdorojimo vamzdyne.

„DisplayPort“ įvesties pakeitimai
Kiekvieno ciklo metu programinė įranga apklausia vaizdo įrašo įvesties laikrodžiu būseną, ieškodama įvesties vaizdo srauto stabilumo pokyčių. Programinė įranga mano, kad vaizdo įrašas yra stabilus, jei:

• Clocked Video Input praneša, kad vaizdo įrašas su laikrodžiu buvo sėkmingai užrakintas.
• Įvesties skyra ir spalvų erdvė nepasikeitė nuo ankstesnio ciklo paleidimo.

Jei įvestis buvo stabili, bet prarado užraktą arba pasikeitė vaizdo srauto savybės, programinė įranga sustabdo vaizdo įrašo įvestį su laikrodžiu, siųsdama vaizdo įrašą vamzdynu. Jis taip pat nustato, kad maišytuvas nustotų rodyti įvesties vaizdo sluoksnį. Išvestis išlieka aktyvi (rodomas juodas ekranas ir „Intel“ logotipas) bet kokiu imtuvo karštojo prijungimo įvykiu arba keičiant skiriamąją gebą.
Jei įvestis nebuvo stabili, bet dabar stabili, programinė įranga sukonfigūruoja konvejerį, kad būtų rodoma nauja įvesties skiriamoji geba ir spalvų erdvė, ji iš naujo paleidžia išvestį iš CVI ir nustato maišytuvą, kad vėl būtų rodomas įvesties vaizdo sluoksnis. Maišytuvo sluoksnis iš naujo įjungiamas ne iš karto, nes kadrų buferis vis dar gali kartoti senus kadrus iš ankstesnės įvesties ir dizainas turi išvalyti šiuos kadrus. Tada galite iš naujo įjungti ekraną, kad išvengtumėte trikdžių. Kadrų buferis skaičiuoja iš DDR4 nuskaitytų kadrų, kuriuos gali nuskaityti Nios II procesorius, skaičių. Programinė įranga sampŠis skaičius skaičiuojamas, kai įvestis tampa stabili, ir vėl įjungia maišytuvo sluoksnį, kai skaičius padidėja keturiais kadrais, o tai užtikrina, kad dizainas pašalins visus senus kadrus iš buferio.

„DisplayPort“ siųstuvas „Hot-plug“ įvykiai
„DisplayPort“ siųstuvo karšto prijungimo įvykiai sukelia programinės įrangos pertraukimą, kuris nustato vėliavėlę, įspėjančią pagrindinę programinės įrangos kilpą apie išvesties pasikeitimą. Kai dizainas aptinka siųstuvo karštąjį kištuką, programinė įranga nuskaito naujojo ekrano EDID, kad nustatytų, kokias skiriamąsias gebas ir spalvų erdves jis palaiko. Jei nustatote DIP jungiklius į režimą, kurio naujasis ekranas nepalaiko, programinė įranga grįžta į mažiau reikalaujantį rodymo režimą. Tada sukonfigūruojamas dujotiekis, DisplayPort siųstuvo IP ir Si5338 dalis, kuri generuoja siųstuvą vid_clk naujam išvesties režimui. Kai įvestis pakeičiama, įvesties vaizdo įrašo maišytuvo sluoksnis nerodomas, nes programinė įranga redaguoja dujotiekio nustatymus. Programinė įranga iš naujo neįjungiama
ekrane iki po keturių kadrų, kai nauji nustatymai praeis per kadrą
buferis.

Vartotojo DIP jungiklio nustatymų pakeitimai
Naudotojo DIP jungiklių padėtys nuo 2 iki 6 valdo išvesties formatą (raišką, kadrų dažnį, spalvų erdvę ir bitus vienai spalvai), valdomą per DisplayPort siųstuvą. Kai programinė įranga aptinka pokyčius šiuose DIP jungikliuose, ji veikia tokia seka, kuri yra beveik identiška siųstuvo karštojo kištuko sekai. Nereikia teirautis siųstuvo EDID, nes jis nesikeičia.

AN 889 peržiūros istorija: 8K DisplayPort vaizdo formato konvertavimo dizainas, pvzample

5 lentelė. AN 889 peržiūrų istorija: 8K DisplayPort vaizdo formato konvertavimo dizainas Example

Dokumento versija	Pakeitimai
2019.05.30	Pradinis išleidimas.

Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas ir kiti „Intel“ ženklai yra „Intel Corporation“ arba jos dukterinių įmonių prekių ženklai. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas.
*Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.

Dokumentai / Ištekliai

intel AN 889 8K DisplayPort vaizdo formato konvertavimo dizainas Example [pdfVartotojo vadovas AN 889 8K DisplayPort vaizdo formato konvertavimo dizainas Example, AN 889, 8K DisplayPort vaizdo formato konvertavimo dizainas, pvzample, formato konvertavimo dizainas, pvzample, Conversion Design Example

Nuorodos

• Vartotojo vadovas