intel AN 889 8K Desain Konversi Format Video DisplayPort Kelample

Tentang Desain Konversi Format Video DisplayPort 8K Example

Desain Konversi Format Video DisplayPort 8K Example mengintegrasikan IP konektivitas video Intel DisplayPort 1.4 dengan alur pemrosesan video. Desain ini menghadirkan penskalaan berkualitas tinggi, konversi ruang warna, dan konversi kecepatan bingkai untuk aliran video hingga 8K pada 30 bingkai per detik, atau 4K pada 60 bingkai per detik.
Desainnya sangat mudah dikonfigurasi baik secara perangkat lunak maupun perangkat keras, sehingga memungkinkan konfigurasi dan desain ulang sistem yang cepat. Desainnya menargetkan perangkat Intel® Arria® 10 dan menggunakan IP Intel FPGA 8K terbaru dari Video and Image Processing Suite di Intel Quartus® Prime v19.2.

Tentang IP FPGA Intel DisplayPort
Untuk membuat desain FPGA Intel Arria 10 dengan antarmuka DisplayPort, buatlah IP FPGA Intel DisplayPort. Namun, IP DisplayPort ini hanya mengimplementasikan protokol encode atau decode untuk DisplayPort. IP ini tidak menyertakan transceiver, PLL, atau fungsi konfigurasi ulang transceiver yang diperlukan untuk mengimplementasikan komponen serial berkecepatan tinggi dari antarmuka tersebut. Intel menyediakan komponen IP transceiver, PLL, dan konfigurasi ulang yang terpisah. Memilih, membuat parameter, dan menghubungkan komponen-komponen ini untuk membuat antarmuka penerima atau pemancar DisplayPort yang sepenuhnya patuh memerlukan pengetahuan khusus.
Intel menyediakan desain ini bagi mereka yang bukan ahli transceiver. GUI editor parameter untuk IP DisplayPort memungkinkan Anda membuat desain.
Anda membuat contoh IP DisplayPort (yang mungkin hanya penerima, hanya pemancar, atau gabungan penerima dan pemancar) di Platform Designer atau Katalog IP. Saat Anda membuat parameter contoh IP DisplayPort, Anda dapat memilih untuk membuat contoh IP DisplayPort.ampdesain untuk konfigurasi tertentu. Desain penerima dan pemancar gabungan adalah passthrough sederhana, di mana output dari penerima diumpankan langsung ke pemancar. Desain passthrough tetap menciptakan PHY penerima, PHY pemancar, dan blok konfigurasi ulang yang berfungsi penuh yang menerapkan semua logika transceiver dan PLL. Anda dapat langsung menyalin bagian desain yang relevan, atau menggunakan desain sebagai referensi. Desain tersebut menghasilkan DisplayPort Intel Arria 10 FPGA IP Design Example dan kemudian menambahkan banyak filedihasilkan langsung ke dalam daftar kompilasi yang digunakan oleh proyek Intel Quartus Prime. Ini termasuk:

• Files untuk membuat instans IP berparameter untuk transceiver, PLL, dan blok konfigurasi ulang.
• HDL Verilog fileuntuk menghubungkan IP ini ke blok penerima PHY tingkat tinggi, blok pemancar PHY, dan blok Arbiter Konfigurasi Ulang Transceiver
• Batasan desain Synopsys (SDC) files untuk menetapkan batasan waktu yang relevan.

Fitur Desain Konversi Format Video DisplayPort 8K Example

• Masukan:
  • Konektivitas DisplayPort 1.4 mendukung resolusi dari 720×480 hingga 3840×2160 pada kecepatan bingkai apa pun hingga 60 fps, dan resolusi hingga 7680×4320 pada 30 fps.
  • Dukungan hot-plug.
  • Dukungan untuk format warna RGB dan YCbCr (4:4:4, 4:2:2 dan 4:2:0) di
    masukan.
  • Perangkat lunak secara otomatis mendeteksi format masukan dan menyiapkan jalur pemrosesan dengan tepat.
• Keluaran:
  • Konektivitas DisplayPort 1.4 dapat dipilih (melalui sakelar DIP) untuk resolusi 1080p, 1080i, atau 2160p pada 60 fps, atau 2160p pada 30 fps.
  • Dukungan hot-plug.
  • Sakelar DIP untuk mengatur format warna keluaran yang diperlukan ke RGB, YCbCr 4:4:4, YCbCr 4:2:2, atau YCbCr 4:2:0.
• Satu jalur pemrosesan 10-bit 8K RGB dengan penskalaan yang dapat dikonfigurasi perangkat lunak dan konversi kecepatan bingkai:
  • 12-ketuk Lanczos untuk menurunkan skala.
  • Peningkatan skala Lanczos 16 fase, 4 keran.
  • Penyangga bingkai video tiga kali penyangga menyediakan konversi laju bingkai.
  • Mixer dengan alpha-blending memungkinkan hamparan ikon OSD.

Memulai dengan Desain Konversi Format Video DisplayPort 8Kample

Persyaratan Perangkat Keras dan Perangkat Lunak

Desain Konversi Format Video DisplayPort 8K Example memerlukan perangkat keras dan perangkat lunak tertentu.

Perangkat keras:

• Kit Pengembangan FPGA Intel Arria 10 GX, termasuk Kartu Anak DDR4 Hilo
• Kartu anak Bitec DisplayPort 1.4 FMC (revisi 11)
• Sumber DisplayPort 1.4 yang menghasilkan video hingga 3840x2160p60 atau 7680x4320p30
• DisplayPort 1.4 sink yang menampilkan video hingga 3840x2160p60
• Kabel DisplayPort 1.4 bersertifikat VESA.

Perangkat lunak:

• Sistem Operasi Windows atau Linux
• Intel Quartus Prime Design Suite v19.2, yang meliputi:
  • Edisi Intel Quartus Prime Pro
  • Desainer Platform
  • Nios® II EDS
  • Pustaka IP FPGA Intel (termasuk Rangkaian Pemrosesan Video dan Gambar)

Desain ini hanya berfungsi dengan Intel Quartus Prime versi ini.

Mengunduh dan Menginstal Desain Konversi Format Video DisplayPort 8K Intelample

Desainnya tersedia di Intel Design Store.

1. Unduh proyek yang diarsipkan file udx10_dp.par.
2. Ekstrak proyek Intel Quartus Prime dari arsip:
   • a. Buka Intel Quartus Prime Pro Edition.
   • b. Klik File ➤ Buka Proyek.
     Jendela Proyek Terbuka terbuka.
   • c. Navigasi ke dan pilih udx10_dp.par file.
   • d. Klik Buka.
   • e. Di jendela Open Design Template, atur folder Destination ke lokasi yang diinginkan untuk proyek yang diekstrak. Entri untuk template desain file dan nama proyek harus benar dan Anda tidak perlu mengubahnya.
   • f. Klik OK.

Desain Files untuk Desain Konversi Format Video DisplayPort 8K Intelample

Tabel 1. Desain Files

File atau Nama Folder	Keterangan
ip	Berisi contoh IP files untuk semua instans IP Intel FPGA dalam desain: • IP DisplayPort (pemancar dan penerima) • PLL yang menghasilkan jam di tingkat atas desain • Semua IP yang membentuk sistem Platform Designer untuk jalur pemrosesan.
master_gambar	Berisi pre_compiled.sof, yang merupakan pemrograman papan yang telah dikompilasi sebelumnya file untuk desain.
bukan_acds_ip	Berisi kode sumber untuk IP tambahan dalam desain ini yang tidak disertakan oleh Intel Quartus Prime.
SDC	Berisi SDC file yang menjelaskan kendala waktu tambahan yang diperlukan oleh desain ini. SDC fileyang disertakan secara otomatis dengan instans IP tidak menangani kendala ini.
perangkat lunak	Berisi kode sumber, pustaka, dan skrip pembuatan untuk perangkat lunak yang berjalan pada prosesor Nios II tertanam untuk mengendalikan fungsionalitas tingkat tinggi dari desain.
udx10_dp	Folder tempat Intel Quartus Prime menghasilkan output files untuk sistem Platform Designer. Output udx10_dp.sopcinfo file memungkinkan Anda untuk menghasilkan inisialisasi memori file untuk memori perangkat lunak prosesor Nios II. Anda tidak perlu membuat sistem Platform Designer lengkap terlebih dahulu.
non_acds_ip.ipx	IPX ini file mendeklarasikan semua IP dalam folder non_acds_ip ke Platform Designer sehingga muncul di Pustaka IP.
README.txt	Instruksi singkat untuk membangun dan menjalankan desain.
atas.qpf	Proyek Intel Quartus Prime file untuk desain.
atas.qsf	Pengaturan proyek Intel Quartus Prime file untuk desain. Ini file mencantumkan semua filediperlukan untuk membangun desain, beserta penugasan pin dan sejumlah pengaturan proyek lainnya.
atas.v	Verilog HDL tingkat atas file untuk desain.
udx10_dp.qsys	Sistem Platform Designer yang berisi jalur pemrosesan video, prosesor Nios II, dan periferalnya.

Mengkompilasi Desain Konversi Format Video DisplayPort 8Kample
Intel menyediakan pemrograman papan yang telah dikompilasi sebelumnya file untuk desain di direktori master_image (pre_compiled.sof) untuk memungkinkan Anda menjalankan desain tanpa menjalankan kompilasi penuh.
TANGGA:

1. Pada perangkat lunak Intel Quartus Prime, buka proyek top.qpf fileArsip yang diunduh membuat ini file saat Anda mengekstrak proyek tersebut.
2. Klik File ➤ Buka dan pilih ip/dp_rx_tx/dp_rx_tx.ip. GUI editor parameter untuk IP DisplayPort terbuka, menampilkan parameter untuk instans DisplayPort dalam desain.
3. Klik Hasilkan Example Design (bukan Generate).
4. Ketika pembuatan selesai, tutup editor parameter.
5. In File Explorer, navigasikan ke direktori perangkat lunak dan ekstrak arsip vip_control_src.zip untuk membuat direktori vip_control_src.
6. Di terminal BASH, navigasikan ke software/script dan jalankan skrip shell build_sw.sh.
   Skrip ini membangun perangkat lunak Nios II untuk desain. Skrip ini membuat file .elf file yang dapat Anda unduh ke papan pada waktu proses, dan .hex file untuk mengkompilasi ke dalam papan pemrograman .sof file.
7. Pada perangkat lunak Intel Quartus Prime, klik Pemrosesan ➤ Mulai Kompilasi.
   • Intel Quartus Prime menghasilkan sistem Platform Designer udx10_dp.qsys.
   • Intel Quartus Prime menetapkan proyek ke top.qpf.

Kompilasi membuat top.sof di output_filedirektori s ketika selesai.

ViewMembangun dan Meregenerasi Sistem Desainer Platform

1. Klik Alat ➤ Perancang Platform.
2. Pilih nama sistem.qsys untuk opsi sistem Platform Designer.
3. Klik Buka.
   Platform Designer membuka sistem.
4. Review sistem.
5. Regenerasi sistem:
   • a. Klik Hasilkan HDL….
   • b. Di Jendela Pembangkitan, aktifkan Bersihkan direktori keluaran untuk target pembangkitan yang dipilih.
   • c. Klik Hasilkan

Mengkompilasi Desain Konversi Format Video DisplayPort 8Kample dengan Nios II Software Build Tools untuk Eclipse
Anda menyiapkan ruang kerja Nios II Eclipse yang interaktif untuk desain guna menghasilkan ruang kerja yang menggunakan folder yang sama dengan yang digunakan skrip build. Jika Anda sebelumnya menjalankan skrip build, Anda harus menghapus folder software/vip_control dan software/vip_control_bsp sebelum membuat ruang kerja Eclipse. Jika Anda menjalankan ulang skrip build pada titik mana pun, skrip tersebut akan menimpa ruang kerja Eclipse.
TANGGA:

1. Arahkan ke direktori perangkat lunak dan ekstrak arsip vip_control_src.zip untuk membuat direktori vip_control_src.
2. Dalam direktori proyek yang terinstal, buat folder baru dan beri nama ruang kerja.
3. Pada perangkat lunak Intel Quartus Prime, klik Alat ➤ Alat Bangun Perangkat Lunak Nios II untuk Eclipse.
   • a. Di jendela Peluncur Ruang Kerja, pilih folder ruang kerja yang Anda buat.
   • b. Klik OK.
4. Di jendela Nios II – Eclipse, klik File ➤ Baru ➤ Aplikasi Nios II dan BSP dari Template.
   Kotak dialog Aplikasi Nios II dan BSP dari Template muncul.
   • a. Dalam Informasi SOPC File kotak, pilih udx10_dp/ udx10_dp.sopcinfo fileNios II SBT untuk Eclipse mengisi nama CPU dengan nama prosesor dari .sopcinfo file.
   • b. Di kotak Nama proyek, ketik vip_control.
   • c. Pilih Proyek Kosong dari daftar Templat.
   • d. Klik Berikutnya.
   • e. Pilih Buat proyek BSP baru berdasarkan templat proyek aplikasi dengan nama proyek vip_control_bsp.
   • f. Aktifkan Gunakan lokasi default.
   • g. Klik Selesai untuk membuat aplikasi dan BSP berdasarkan .sopcinfo file.
     Setelah BSP dibuat, proyek vip_control dan vip_control_bsp muncul di tab Project Explorer.
5. Di Windows Explorer, salin konten direktori software/vip_control_src ke direktori software/vip_control yang baru dibuat.
6. Pada tab Project Explorer di jendela Nios II – Eclipse, klik kanan pada folder vip_control_bsp dan pilih Nios II > BSP Editior.
   • a. Pilih Tidak Ada dari menu tarik-turun untuk sys_clk_timer.
   • b. Pilih cpu_timer dari menu drop-down untuk waktu yang paling tepatamp_pengatur waktu.
   • c. Aktifkan enable_small_c_library.
   • d. Klik Hasilkan.
   • e. Ketika pembuatan selesai, klik Keluar.
7. Pada tab Project Explorer, klik kanan direktori vip_control dan klik Properties.
   1. a. Pada jendela Properti untuk vip_control, perluas properti Aplikasi Nios II dan klik Jalur Aplikasi Nios II.
   2. b. Klik Tambahkan… di samping Proyek Perpustakaan.
   3. c. Di jendela Proyek Perpustakaan, navigasikan ke direktori udx10.dp\spftware \vip_control_src dan pilih direktori bkc_dprx.syslib.
   4. d. Klik OK. Sebuah pesan muncul yang bertuliskan Convert to a relative path. Klik Yes.
   5. e. Ulangi langkah 7.b pada halaman 8 dan 7.c pada halaman 8 untuk direktori bkc_dptx.syslib dan bkc_dptxll_syslib
   6. f. Klik OK.
8. Pilih Proyek ➤ Bangun Semua untuk menghasilkan file vip_control.elf dalam direktori software/vip_control.
9. Membangun mem_init file untuk kompilasi Intel Quartus Prime:
   1. a. Klik kanan vip_control di jendela Project Explorer.
   2. b. Pilih Buat Target ➤ Bangun….
   3. c. Pilih mem_init_generate.
      d. Klik Bangun.
      Perangkat lunak Intel Quartus Prime menghasilkan
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file di direktori software/vip_control/mem_init.
10. Dengan desain yang berjalan pada papan yang terhubung, jalankan pemrograman vip_control.elf file dibuat oleh build Eclipse.
    • a. Klik kanan folder vip_control di tab Project Explorer di jendela Nios II -Eclipse.
    • b. Memilih Run As ➤ Nios II Hardware. Jika Anda memiliki jendela terminal Nios II yang terbuka, tutuplah sebelum mengunduh perangkat lunak baru.

Menyiapkan Kit Pengembangan FPGA Intel Arria 10 GX
Menjelaskan cara menyiapkan kit untuk menjalankan Desain Konversi Format Video DisplayPort 8Kampsaya.

Gambar 1. Kit Pengembangan Intel Arria 10 GX dengan Kartu Anak HiLo
Gambar tersebut memperlihatkan papan dengan heat sink biru yang dilepas untuk memperlihatkan posisi kartu DDR4 Hilo. Intel menyarankan agar Anda tidak menjalankan desain tanpa heat sink pada posisinya.

TANGGA:

1. Pasangkan kartu Bitec DisplayPort 1.4 FMC ke papan pengembangan menggunakan Port FMC A.
2. Pastikan sakelar daya (SW1) dimatikan, lalu sambungkan konektor daya.
3. Hubungkan kabel USB ke komputer Anda dan ke Konektor MicroUSB (J3) pada papan pengembangan.
4. Pasangkan kabel DisplayPort 1.4 antara sumber DisplayPort dan port Penerima kartu Bitec DisplayPort 1.4 FMC dan pastikan sumbernya aktif.
5. Pasangkan kabel DisplayPort 1.4 antara layar DisplayPort dan port Pemancar pada kartu Bitec DisplayPort 1.4 FMC dan pastikan layarnya aktif.
6. Nyalakan papan menggunakan SW1.

LED Status Papan, Tombol Tekan dan Sakelar DIP
Kit Pengembangan FPGA Intel Arria 10 GX memiliki delapan LED status (dengan pemancar hijau dan merah), tiga tombol tekan pengguna, dan delapan sakelar DIP pengguna. Desain Konversi Format Video DisplayPort 8Kample menyalakan LED untuk menunjukkan status tautan penerima DisplayPort. Tombol tekan dan sakelar DIP memungkinkan Anda mengubah pengaturan desain.

LED Status

Tabel 2. LED status

DIPIMPIN	Keterangan
LED merah
0	Kalibrasi EMIF DDR4 sedang berlangsung.
1	Kalibrasi EMIF DDR4 gagal.
7:2	Tidak terpakai.
LED hijau
0	Menyala saat pelatihan tautan penerima DisplayPort berhasil diselesaikan dan desain menerima video yang stabil.
5:1	Jumlah jalur penerima DisplayPort: 00001 = 1 jalur 00010 = 2 jalur 00100 = 4 jalur
7:6	Kecepatan jalur penerima DisplayPort: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

Tabel ini mencantumkan status yang ditunjukkan oleh setiap LED. Setiap posisi LED memiliki indikator merah dan hijau yang dapat menyala secara independen. Setiap LED yang menyala oranye berarti indikator merah dan hijau menyala.

Tombol Tekan Pengguna
Tombol tekan pengguna 0 mengontrol tampilan logo Intel di sudut kanan atas tampilan output. Saat memulai, desain mengaktifkan tampilan logo. Menekan tombol tekan 0 akan mengaktifkan tampilan logo. Tombol tekan pengguna 1 mengontrol mode penskalaan desain. Saat sumber atau sink dicolokkan secara langsung, desain akan secara default menjadi:

• Mode passthrough, jika resolusi input kurang dari atau sama dengan resolusi output
• Mode skala bawah, jika resolusi input lebih besar dari resolusi output

Setiap kali Anda menekan tombol tekan pengguna 1, desain akan beralih ke mode skala berikutnya (passthrough > upscale, upscale > downscale, downscale > passthrough). Tombol tekan pengguna 2 tidak digunakan.

Sakelar DIP Pengguna
Sakelar DIP mengendalikan pencetakan terminal Nios II opsional dan pengaturan untuk format video keluaran yang digerakkan melalui pemancar DisplayPort.

Tabel 3. Sakelar DIP
Tabel ini mencantumkan fungsi setiap sakelar DIP. Sakelar DIP, yang diberi nomor 1 hingga 8 (bukan 0 hingga 7), sesuai dengan nomor yang tercetak pada komponen sakelar. Untuk menyetel setiap sakelar ke AKTIF, gerakkan sakelar putih ke arah LCD dan menjauh dari LED pada papan.

Mengalihkan	Fungsi
1	Mengaktifkan pencetakan terminal Nios II bila diatur ke AKTIF.
2	Tetapkan bit keluaran per warna: MATI = 8 bit AKTIF = 10 bit
4:3	Mengatur ruang warna keluaran dan sampling: SW4 MATI, SW3 MATI = RGB 4:4:4 SW4 MATI, SW3 HIDUP = YCbCr 4:4:4 SW4 HIDUP, SW3 MATI = YCbCr 4:2:2 SW4 HIDUP, SW3 HIDUP = YCbCr 4:2:0
6:5	Atur resolusi keluaran dan kecepatan bingkai: SW4 MATI, SW3 MATI = 4K60 SW4 MATI, SW3 HIDUP = 4K30 SW4 HIDUP, SW3 MATI = 1080p60 SW4 HIDUP, SW3 HIDUP = 1080i60
8:7	Tidak digunakan

Menjalankan Desain Konversi Format Video DisplayPort 8K Example
Anda harus mengunduh .sof yang dikompilasi file untuk desain Intel Arria 10 GX FPGA Development Kit guna menjalankan desain.
TANGGA:

1. Pada perangkat lunak Intel Quartus Prime, klik Alat ➤ Programmer.
2. Di jendela Programmer, klik Deteksi Otomatis untuk memindai JTAG rantai dan temukan perangkat yang terhubung.
   Jika jendela pop-up muncul meminta Anda untuk memperbarui daftar perangkat Programmer, klik Ya.
3. Dalam daftar perangkat, pilih baris berlabel 10AX115S2F45.
4. Klik Ubah File…
   • Untuk menggunakan versi prakompilasi dari program file yang disertakan Intel sebagai bagian dari unduhan desain, pilih master_image/pre_compiled.sof.
   • Untuk menggunakan pemrograman Anda file dibuat oleh kompilasi lokal, pilih output_files/atas.sof.
5. Aktifkan Program/Konfigurasi di baris 10AX115S2F45 pada daftar perangkat.
6. Klik Mulai.
   Ketika programmer selesai, desainnya berjalan secara otomatis.
7. Buka terminal Nios II untuk menerima pesan teks keluaran dari desain, jika tidak, desain akan terkunci setelah sejumlah pergantian sakelar (hanya jika Anda menyetel sakelar DIP pengguna 1 ke AKTIF).
   • a. Buka jendela terminal dan ketik nios2-terminal
   • b. Tekan Enter.

terhubung pada input. Tanpa sumber, output berupa layar hitam dengan logo Intel di sudut kanan atas layar.

Deskripsi Fungsional Desain Konversi Format Video DisplayPort 8K Example

Sistem Platform Designer, udx10_dp.qsys, berisi protokol IP penerima dan pemancar DisplayPort, IP jalur video, dan komponen prosesor Nios II. Desain tersebut menghubungkan sistem Platform Designer ke logika PHY penerima dan pemancar DisplayPort (yang berisi transceiver antarmuka) dan logika konfigurasi ulang transceiver di tingkat atas dalam desain Verilog HDL RTL file (atas.v). Desainnya terdiri dari satu jalur pemrosesan video antara input DisplayPort dan output DisplayPort.

Gambar 2. Blok Diagram
Diagram menunjukkan blok-blok dalam Desain Konversi Format Video DisplayPort 8Kample. Diagram tidak menunjukkan beberapa periferal generik yang terhubung ke Nios II, Avalon-MM antara prosesor Nios II, dan komponen lain dari sistem. Desain menerima video dari sumber DisplayPort di sebelah kiri, memproses video melalui jalur video dari kiri ke kanan sebelum meneruskan video ke sink DisplayPort di sebelah kanan.

Penerima DisplayPort PHY dan Penerima DisplayPort IP
Kartu Bitec DisplayPort FMC menyediakan buffer untuk sinyal DisplayPort 1.4 dari sumber DisplayPort. Kombinasi DisplayPort Receiver PHY dan DisplayPort Receiver IP mendekode sinyal yang masuk untuk membuat aliran video. DisplayPort receiver PHY berisi transceiver untuk mendeserialisasi data yang masuk dan DisplayPort receiver IP mendekode protokol DisplayPort. DisplayPort Receiver IP gabungan memproses sinyal DisplayPort yang masuk tanpa perangkat lunak apa pun. Sinyal video yang dihasilkan dari DisplayPort receiver IP adalah format streaming paket asli. Desain tersebut mengonfigurasi DisplayPort receiver untuk keluaran 10-bit.

DisplayPort ke IP Video yang Di-clock
Output format data streaming yang dikemas dalam bentuk paket oleh penerima DisplayPort tidak secara langsung kompatibel dengan format data video yang di-clock yang diharapkan oleh Clocked Video Input IP. DisplayPort ke Clocked Video IP adalah IP khusus untuk desain ini. IP ini mengubah output DisplayPort menjadi format video yang di-clock yang kompatibel yang dapat Anda hubungkan langsung ke Clocked Video Input. DisplayPort ke Clocked Video IP dapat memodifikasi standar pensinyalan kabel dan dapat mengubah urutan bidang warna dalam setiap piksel. Standar DisplayPort menentukan urutan warna yang berbeda dari urutan IP jalur video Intel. Prosesor Nios II mengendalikan pertukaran warna. Prosesor ini membaca ruang warna saat ini untuk transmisi dari IP penerima DisplayPort dengan antarmuka slave Avalon-MM-nya. Prosesor ini mengarahkan DisplayPort ke Clocked Video IP untuk menerapkan koreksi yang sesuai dengan antarmuka slave Avalon-MM-nya.

Input Video yang Dihitung
Input video yang di-clock memproses sinyal antarmuka video yang di-clock dari DisplayPort ke Clocked Video IP dan mengubahnya ke format sinyal Video Avalon-ST. Format sinyal ini menghapus semua informasi blanking horizontal dan vertikal dari video, sehingga hanya menyisakan data gambar yang aktif. IP mengemasnya menjadi satu paket per bingkai video. Ia juga menambahkan paket metadata tambahan (disebut sebagai paket kontrol) yang menjelaskan resolusi setiap bingkai video. Aliran Video Avalon-ST melalui pipa pemrosesan adalah empat piksel secara paralel, dengan tiga simbol per piksel. Input video yang di-clock menyediakan clock crossing untuk konversi dari sinyal video clock rate variabel dari IP penerima DisplayPort ke clock rate tetap (300 MHz) untuk jalur IP video.

Pembersih Aliran
Pembersih aliran memastikan bahwa sinyal Video Avalon-ST yang masuk ke jalur pemrosesan bebas kesalahan. Penyambungan sumber DisplayPort secara langsung dapat menyebabkan desain menyajikan bingkai data yang tidak lengkap ke IP masukan video yang di-clock dan menghasilkan kesalahan dalam aliran Video Avalon-ST yang dihasilkan. Ukuran paket yang berisi data video untuk setiap bingkai kemudian tidak sesuai dengan ukuran yang dilaporkan oleh paket kontrol terkait. Pembersih aliran mendeteksi kondisi ini dan menambahkan data tambahan (piksel abu-abu) ke akhir paket video yang bermasalah untuk melengkapi bingkai dan sesuai dengan spesifikasi dalam paket kontrol.

Resolusi Kromaampmasukan (Input)
Data video yang diterima desain pada input dari DisplayPort mungkin berupa kromatisitas 4:4:4, 4:2:2, atau 4:2:0.ampdipimpin. Input chroma resampler mengambil video yang masuk dalam format apa pun dan mengubahnya menjadi 4:4:4 dalam semua kasus. Untuk memberikan kualitas visual yang lebih tinggi, chroma resampler menggunakan algoritma penyaringan yang paling mahal secara komputasi. Prosesor Nios II membaca kroma saat iniampformat ling dari IP penerima DisplayPort melalui antarmuka slave Avalon-MM. Ia mengomunikasikan format tersebut ke chroma resampler melalui antarmuka slave Avalon-MM.

Konverter Ruang Warna (Input)
Data video input dari DisplayPort dapat menggunakan ruang warna RGB atau YCbCr. Konverter ruang warna input mengambil video yang masuk dalam format apa pun yang diterimanya dan mengubahnya menjadi RGB dalam semua kasus. Prosesor Nios II membaca ruang warna saat ini dari IP penerima DisplayPort dengan antarmuka slave Avalon-MM; ia memuat koefisien konversi yang benar ke resolusi kromaampler melalui antarmuka slave Avalon-MM.

Alat pemotong
Clipper memilih area aktif dari aliran video yang masuk dan membuang sisanya. Kontrol perangkat lunak yang berjalan pada prosesor Nios II menentukan wilayah yang akan dipilih. Wilayah tersebut bergantung pada resolusi data yang diterima di sumber DisplayPort dan resolusi keluaran serta mode penskalaan. Prosesor mengomunikasikan wilayah tersebut ke Clipper melalui antarmuka slave Avalon-MM.

Penggaris
Desain ini menerapkan penskalaan pada data video yang masuk sesuai dengan resolusi input yang diterima, dan resolusi output yang Anda perlukan. Anda juga dapat memilih di antara tiga mode penskalaan (naik skala, turun skala, dan passthrough). Dua IP Skalar menyediakan fungsionalitas penskalaan: satu menerapkan penurunan skala yang diperlukan; yang lain menerapkan peningkatan skala. Desain ini memerlukan dua penskala.

• Ketika scaler menerapkan downscale, ia tidak menghasilkan data yang valid pada setiap siklus clock pada outputnya. Misalnyaample, jika menerapkan rasio downscale 2x, sinyal yang valid pada output tinggi setiap siklus clock lainnya sementara desain menerima setiap baris input bernomor genap, dan kemudian rendah untuk keseluruhan baris input bernomor ganjil. Perilaku bursting ini mendasar bagi proses pengurangan laju data pada output, tetapi tidak kompatibel dengan IP Mixer hilir, yang umumnya mengharapkan laju data yang lebih konsisten untuk menghindari underflow pada output. Desain memerlukan Frame Buffer antara downscale dan mixer. Frame Buffer memungkinkan Mixer untuk membaca data pada laju yang dibutuhkannya.
• Ketika scaler menerapkan upscale, ia menghasilkan data yang valid pada setiap siklus clock, sehingga mixer berikutnya tidak memiliki masalah. Namun, ia mungkin tidak menerima data input baru pada setiap siklus clock. Mengambil upscale 2x sebagai contohample, pada jalur keluaran bernomor genap, ia menerima ketukan data baru setiap siklus jam lainnya, kemudian tidak menerima data masukan baru pada jalur keluaran bernomor ganjil. Namun, Clipper hulu dapat menghasilkan data pada laju yang sama sekali berbeda jika menerapkan klip yang signifikan (misalnya selama zoom-in). Oleh karena itu, Clipper dan upscale pada umumnya harus dipisahkan oleh Frame Buffer, yang mengharuskan Scaler untuk berada setelah Frame Buffer dalam alur kerja. Scaler harus berada sebelum Frame Buffer untuk downscale, sehingga desain menerapkan dua scaler terpisah di kedua sisi Frame Buffer: satu untuk upscale; yang lain untuk downscale.

Dua Scaler juga mengurangi bandwidth DDR4 maksimum yang dibutuhkan oleh Frame Buffer. Anda harus selalu menerapkan downscale sebelum Frame Buffer, yang meminimalkan laju data pada sisi tulis. Selalu terapkan upscale setelah Frame Buffer, yang meminimalkan laju data pada sisi baca. Setiap Scaler mendapatkan resolusi input yang dibutuhkan dari paket kontrol dalam aliran video yang masuk, sementara prosesor Nios II dengan antarmuka slave Avalon-MM mengatur resolusi output untuk setiap Scaler.

Penyangga Bingkai
Frame buffer menggunakan memori DDR4 untuk melakukan triple buffering yang memungkinkan alur kerja pemrosesan video dan gambar untuk melakukan konversi frame rate antara frame rate masuk dan keluar. Desain dapat menerima frame rate input apa pun, tetapi total pixel rate tidak boleh melebihi 1 giga pixel per detik. Perangkat lunak Nios II menyetel frame rate output ke 30 atau 60 fps, sesuai dengan mode output yang Anda pilih. Frame rate output merupakan fungsi dari pengaturan Clocked Video Output dan clock pixel video output. Tekanan balik yang diterapkan Clocked Video Output ke alur kerja menentukan laju sisi baca Frame Buffer menarik frame video dari DDR4.

Pengaduk
Mixer menghasilkan gambar latar belakang hitam ukuran tetap yang diprogram oleh prosesor Nios II agar sesuai dengan ukuran gambar keluaran saat ini. Mixer memiliki dua masukan. Masukan pertama terhubung ke upscaler untuk memungkinkan desain menampilkan keluaran dari jalur video saat ini. Masukan kedua terhubung ke blok generator ikon. Desain hanya mengaktifkan masukan pertama mixer saat mendeteksi video aktif dan stabil pada masukan video yang telah diatur waktunya. Oleh karena itu, desain mempertahankan gambar keluaran yang stabil pada keluaran saat melakukan hot-plugging pada masukan. Desain alpha memadukan masukan kedua ke mixer, yang terhubung ke generator ikon, pada gambar latar belakang dan jalur video dengan transparansi 50%.

Konverter Ruang Warna (Keluaran)
Konverter ruang warna keluaran mengubah data video RGB masukan menjadi ruang warna RGB atau YCbCr berdasarkan pengaturan waktu proses dari perangkat lunak.

Resolusi Kromaampkeluaran
Resolusi kroma keluaranampler mengubah format dari 4:4:4 ke salah satu format 4:4:4, 4:2:2, atau 4:2:0. Perangkat lunak mengatur formatnya. Resolusi kroma keluaranampler juga menggunakan algoritma yang difilter untuk mendapatkan video berkualitas tinggi.

Output Video yang Dihitung
Output video yang di-clock mengubah aliran Video Avalon-ST ke format video yang di-clock. Output video yang di-clock menambahkan informasi blanking horizontal dan vertikal serta waktu sinkronisasi ke video. Prosesor Nios II memprogram pengaturan yang relevan dalam output video yang di-clock tergantung pada resolusi output dan frame rate yang Anda minta. Output video yang di-clock mengubah clock, berpindah dari clock pipeline 300 MHz yang tetap ke rate variabel dari video yang di-clock.

Video yang Di-clock ke DisplayPort
Komponen pemancar DisplayPort menerima data yang diformat sebagai video yang di-clock. Perbedaan dalam pensinyalan kabel dan deklarasi antarmuka saluran di Platform Designer mencegah Anda menghubungkan Clocked Video Output secara langsung ke IP pemancar DisplayPort. Komponen Clocked Video to DisplayPort adalah IP khusus yang dirancang khusus untuk menyediakan konversi sederhana yang diperlukan antara Clocked Video Output dan IP pemancar DisplayPort. Komponen ini juga menukar urutan bidang warna di setiap piksel untuk memperhitungkan standar format warna yang berbeda yang digunakan oleh Avalon-ST Video dan DisplayPort.

IP Pemancar DisplayPort dan PHY Pemancar DisplayPort
IP pemancar DisplayPort dan PHY pemancar DisplayPort bekerja sama untuk mengubah aliran video dari video yang di-clock menjadi aliran DisplayPort yang sesuai. IP pemancar DisplayPort menangani protokol DisplayPort dan mengodekan data DisplayPort yang valid, sementara PHY pemancar DisplayPort berisi transceiver dan membuat output serial berkecepatan tinggi.

Prosesor dan Periferal Nios II
Sistem Platform Designer berisi prosesor Nios II, yang mengelola IP penerima dan pemancar DisplayPort serta pengaturan waktu proses untuk jalur pemrosesan. Prosesor Nios II terhubung ke periferal dasar berikut:

• Memori pada chip untuk menyimpan program dan datanya.
• AJTAG UART untuk menampilkan keluaran printf perangkat lunak (melalui terminal Nios II).
• Pengatur waktu sistem untuk menghasilkan penundaan tingkat milidetik di berbagai titik dalam perangkat lunak, seperti yang dipersyaratkan oleh spesifikasi DisplayPort tentang durasi kejadian minimum.
• LED untuk menampilkan status sistem.
• Sakelar tombol tekan untuk memungkinkan peralihan antara mode penskalaan dan untuk mengaktifkan dan menonaktifkan tampilan logo Intel.
• Saklar DIP memungkinkan pengalihan format keluaran dan untuk mengaktifkan dan menonaktifkan pencetakan pesan ke terminal Nios II.

Peristiwa hot-plug pada sumber DisplayPort dan interupsi kebakaran sink yang memicu Prosesor Nios II untuk mengonfigurasi pemancar DisplayPort dan jalur pipa dengan benar. Loop utama dalam kode perangkat lunak juga memantau nilai tersebut pada tombol tekan dan sakelar DIP dan mengubah pengaturan jalur pipa sebagaimana mestinya.

Pengendali I²C
Desain ini berisi dua pengendali I²C (Si5338 dan PS8460) untuk mengedit pengaturan tiga komponen lain pada Intel Arria 10 10 GX FPGA Development Kit. Dua generator jam Si5338 pada Intel Arria 10 GX FPGA Development Kit terhubung ke bus I²C yang sama. Yang pertama menghasilkan jam referensi untuk DDR4 EMIF. Secara default, jam ini diatur ke 100 MHz untuk digunakan dengan DDR1066 4 MHz, tetapi desain ini menjalankan DDR4 pada 1200 MHz, yang memerlukan jam referensi 150 MHz. Saat memulai prosesor Nios II, melalui peripheral pengendali I²C, mengubah pengaturan dalam peta register Si5338 pertama untuk meningkatkan kecepatan jam referensi DDR4 menjadi 150 MHz. Generator jam Si5338 kedua menghasilkan vid_clk untuk antarmuka video yang di-clock antara jalur pipa dan IP pemancar DisplayPort. Anda harus menyesuaikan kecepatan clock ini untuk setiap resolusi output dan frame rate yang berbeda yang didukung oleh desain. Anda dapat menyesuaikan kecepatan pada waktu proses ketika prosesor Nios II membutuhkannya. Kartu turunan Bitec DisplayPort 1.4 FMC menggunakan repeater dan retimer pembersih jitter Parade PS8460. Saat memulai, prosesor Nios II mengedit pengaturan default komponen ini untuk memenuhi persyaratan desain.

Deskripsi Perangkat Lunak

Desain Konversi Format Video DisplayPort 8K Example mencakup IP dari Intel Video and Image Processing Suite dan IP antarmuka DisplayPort. Semua IP ini dapat memproses bingkai data tanpa intervensi lebih lanjut jika disiapkan dengan benar. Anda harus menerapkan kontrol tingkat tinggi eksternal untuk menyiapkan IP sejak awal dan saat sistem berubah, misalnya peristiwa hot-plug penerima atau pemancar DisplayPort atau aktivitas tombol tekan pengguna. Dalam desain ini, prosesor Nios II, yang menjalankan perangkat lunak kontrol khusus, menyediakan kontrol tingkat tinggi. Saat memulai perangkat lunak:

• Mengatur jam referensi DDR4 ke 150 MHz untuk memungkinkan kecepatan DDR 1200 MHz, lalu mengatur ulang IP antarmuka memori eksternal untuk dikalibrasi ulang pada jam referensi baru.
• Menyiapkan pengulang dan pengatur waktu DisplayPort PS8460.
• Menginisialisasi antarmuka penerima dan pemancar DisplayPort.
• Menginisialisasi IP jalur pemrosesan.

Ketika inisialisasi selesai, perangkat lunak memasuki loop while berkelanjutan, memeriksa, dan bereaksi terhadap, sejumlah kejadian.

Perubahan pada Mode Skala
Desain ini mendukung tiga mode penskalaan dasar; passthrough, upscale, dan downscale. Dalam mode passthrough, desain tidak melakukan penskalaan video input, dalam mode upscale, desain menaikkan skala video input, dan dalam mode downscale, desain menurunkan skala video input.
Empat blok dalam alur pemrosesan; Clipper, downscaler, upscaler, dan Mixer menentukan penyajian output akhir dalam setiap mode. Perangkat lunak mengontrol pengaturan setiap blok tergantung pada resolusi input saat ini, resolusi output, dan mode penskalaan yang Anda pilih. Dalam kebanyakan kasus, Clipper melewati input tanpa diubah, dan ukuran latar belakang Mixer berukuran sama dengan versi akhir yang diskalakan dari video input. Namun, jika resolusi video input lebih besar dari ukuran output, tidak mungkin untuk menerapkan peningkatan skala pada video input tanpa terlebih dahulu memotongnya. Jika resolusi input lebih kecil dari output, perangkat lunak tidak dapat menerapkan penurunan skala tanpa menerapkan lapisan latar belakang Mixer yang lebih besar dari lapisan video input, yang menambahkan bilah hitam di sekitar video output.

Tabel 4. Alur Blok Pemrosesan
Tabel ini mencantumkan tindakan empat blok jalur pemrosesan dalam masing-masing dari sembilan kombinasi mode penskalaan, resolusi masukan, dan resolusi keluaran.

Mode	masuk > keluar	masuk = keluar	masuk < keluar
Melewati	Klip ke ukuran keluaran Tanpa penurunan skala	Tidak ada klip Tidak ada penurunan skala	Tidak ada klip Tidak ada penurunan skala
lanjutan…

Mode	masuk > keluar	masuk = keluar	masuk < keluar
	Tidak ada kelas atas Tidak ada batas hitam	Tidak ada kelas atas Tidak ada batas hitam	Tidak ada kelas atas Bantalan batas hitam untuk ukuran keluaran
Kelas atas	Klip ke ukuran keluaran 2/3 Tanpa penurunan skala Naikkan ke ukuran keluaran Tanpa batas hitam	Klip ke ukuran keluaran 2/3 Tanpa penurunan skala Naikkan ke ukuran keluaran Tanpa batas hitam	Tidak ada klip Tidak ada penurunan skala Naikkan ke ukuran keluaran Tanpa batas hitam
Skala bawah	Tidak ada klip Turunkan skala ke ukuran keluaran Tidak ada peningkatan skala Tidak ada batas hitam	Tidak ada klip Turunkan skala ke ukuran keluaran Tidak ada peningkatan skala Tidak ada batas hitam	Tidak ada klip Turunkan skala ke ukuran input 2/3 Tidak ada peningkatan skala Bantalan batas hitam untuk ukuran keluaran

Berpindahlah di antara mode dengan menekan tombol tekan pengguna 1. Perangkat lunak memantau nilai pada tombol tekan pada setiap proses melalui loop (melakukan debounce perangkat lunak) dan mengonfigurasi IP dalam jalur pemrosesan dengan tepat.

Perubahan pada Input DisplayPort
Pada setiap putaran melalui loop, perangkat lunak akan memeriksa status Input Video yang Di-clock, mencari perubahan dalam stabilitas aliran video input. Perangkat lunak menganggap video stabil jika:

• Laporan Input Video yang Di-clock melaporkan bahwa video yang di-clock berhasil dikunci.
• Resolusi masukan dan ruang warna tidak berubah sejak proses sebelumnya melalui loop.

Jika input stabil tetapi kehilangan kunci atau properti aliran video berubah, perangkat lunak menghentikan Clocked Video Input yang mengirimkan video melalui jalur. Perangkat lunak juga mengatur Mixer untuk berhenti menampilkan lapisan video input. Output tetap aktif (menampilkan layar hitam dan logo Intel) selama peristiwa hotplug receiver atau perubahan resolusi.
Jika input sebelumnya tidak stabil tetapi sekarang stabil, perangkat lunak mengonfigurasi jalur pipa untuk menampilkan resolusi input dan ruang warna baru, memulai ulang output dari CVI, dan mengatur Mixer untuk menampilkan lapisan video input lagi. Pengaktifan kembali lapisan mixer tidak langsung karena Frame Buffer mungkin masih mengulang bingkai lama dari input sebelumnya dan desain harus menghapus bingkai ini. Kemudian Anda dapat mengaktifkan kembali tampilan untuk menghindari gangguan. Frame buffer menyimpan hitungan jumlah bingkai yang dibaca dari DDR4, yang dapat dibaca oleh prosesor Nios II. Perangkat lunakamples ini menghitung ketika input menjadi stabil dan mengaktifkan kembali lapisan Mixer ketika hitungan telah meningkat sebanyak empat frame, yang memastikan desain membuang semua frame lama dari buffer.

Acara Hot-plug pemancar DisplayPort
Peristiwa hot-plug pada pemancar DisplayPort memicu interupsi dalam perangkat lunak yang menetapkan tanda untuk memberi tahu loop perangkat lunak utama tentang perubahan pada output. Saat desain mendeteksi hot plug pemancar, perangkat lunak membaca EDID untuk tampilan baru guna menentukan resolusi dan ruang warna yang didukungnya. Jika Anda menyetel sakelar DIP ke mode yang tidak dapat didukung oleh tampilan baru, perangkat lunak akan kembali ke mode tampilan yang tidak terlalu menuntut. Kemudian, perangkat lunak mengonfigurasi jalur pipa, IP pemancar DisplayPort, dan bagian Si5338 yang menghasilkan vid_clk pemancar untuk mode output baru. Saat input melihat perubahan, lapisan Mixer untuk video input tidak ditampilkan saat perangkat lunak mengedit pengaturan untuk jalur pipa. Perangkat lunak tidak mengaktifkan kembali
tampilan sampai setelah empat bingkai ketika pengaturan baru melewati bingkai
penyangga.

Perubahan pada Pengaturan Sakelar DIP Pengguna
Posisi sakelar DIP pengguna 2 hingga 6 mengendalikan format keluaran (resolusi, kecepatan bingkai, ruang warna, dan bit per warna) yang digerakkan melalui pemancar DisplayPort. Saat perangkat lunak mendeteksi perubahan pada sakelar DIP ini, perangkat lunak akan menjalankan urutan yang hampir identik dengan colokan panas pemancar. Anda tidak perlu menanyakan EDID pemancar karena tidak berubah.

Riwayat Revisi untuk AN 889: Desain Konversi Format Video DisplayPort 8Kample

Tabel 5. Riwayat Revisi untuk AN 889: Desain Konversi Format Video DisplayPort 8Kample

Versi Dokumen	Perubahan
2019.05.30	Rilis awal.

Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, dan merek Intel lainnya adalah merek dagang dari Intel Corporation atau anak perusahaannya. Intel menjamin performa produk FPGA dan semikonduktornya sesuai spesifikasi saat ini sesuai dengan garansi standar Intel, tetapi berhak melakukan perubahan pada produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan versi terbaru dari spesifikasi perangkat sebelum mengandalkan informasi yang dipublikasikan dan sebelum memesan produk atau layanan.
*Nama dan merek lain mungkin diklaim sebagai milik orang lain.

Dokumen / Sumber Daya

intel AN 889 8K Desain Konversi Format Video DisplayPort Kelample [Bahasa Indonesia:] Panduan Pengguna Desain Konversi Format Video DisplayPort 889 8K Example, AN 889, Desain Konversi Format Video DisplayPort 8K Example, Desain Konversi Format Example, Desain Konversi Example

Referensi

• Panduan Pengguna