intel AN 889 8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदाample

8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन बद्दल उदाample

8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदाample व्हिडिओ प्रोसेसिंग पाइपलाइनसह इंटेल डिस्प्लेपोर्ट 1.4 व्हिडिओ कनेक्टिव्हिटी आयपी समाकलित करते. डिझाईन उच्च-गुणवत्तेचे स्केलिंग, कलर स्पेस कन्व्हर्जन आणि 8K पर्यंत व्हिडिओ स्ट्रीमसाठी 30 फ्रेम्स प्रति सेकंद, किंवा 4K 60 फ्रेम्स प्रति सेकंदात फ्रेम दर रूपांतरण प्रदान करते.
डिझाइन अत्यंत सॉफ्टवेअर आणि हार्डवेअर कॉन्फिगर करण्यायोग्य आहे, जलद सिस्टम कॉन्फिगरेशन आणि रीडिझाइन सक्षम करते. डिझाईन Intel® Arria® 10 डिव्हाइसेसना लक्ष्य करते आणि Intel Quartus® Prime v8 मधील व्हिडिओ आणि इमेज प्रोसेसिंग सूट मधील नवीनतम 19.2K रेडी Intel FPGA IP वापरते.

DisplayPort Intel FPGA IP बद्दल
DisplayPort इंटरफेससह Intel Arria 10 FPGA डिझाइन तयार करण्यासाठी, DisplayPort Intel FPGA IP इन्स्टंट करा. तथापि, हा डिस्प्लेपोर्ट आयपी केवळ डिस्प्लेपोर्टसाठी प्रोटोकॉल एन्कोड किंवा डीकोड लागू करतो. यात इंटरफेसच्या हाय-स्पीड सीरियल घटकाची अंमलबजावणी करण्यासाठी आवश्यक ट्रान्ससीव्हर्स, पीएलएल किंवा ट्रान्सीव्हर रीकॉन्फिगरेशन कार्यक्षमता समाविष्ट नाही. इंटेल स्वतंत्र ट्रान्सीव्हर, पीएलएल आणि रीकॉन्फिगरेशन आयपी घटक प्रदान करते. पूर्णतः अनुरूप डिस्प्लेपोर्ट रिसीव्हर किंवा ट्रान्समीटर इंटरफेस तयार करण्यासाठी हे घटक निवडणे, पॅरामीटराइज करणे आणि कनेक्ट करणे यासाठी तज्ञांचे ज्ञान आवश्यक आहे.
इंटेल हे डिझाइन त्यांच्यासाठी प्रदान करते जे ट्रान्सीव्हर तज्ञ नाहीत. डिस्प्लेपोर्ट IP साठी पॅरामीटर एडिटर GUI तुम्हाला डिझाईन तयार करण्यास अनुमती देतो.
तुम्ही प्लॅटफॉर्म डिझायनर किंवा आयपी कॅटलॉगमध्ये डिस्प्लेपोर्ट आयपी (जे फक्त रिसीव्हर, फक्त ट्रान्समीटर किंवा एकत्रित रिसीव्हर आणि ट्रान्समीटर असू शकते) चे उदाहरण तयार करता. जेव्हा तुम्ही डिस्प्लेपोर्ट आयपी उदाहरण पॅरामीटराइज करता, तेव्हा तुम्ही एक्स व्युत्पन्न करण्यासाठी निवडू शकताampत्या विशिष्ट कॉन्फिगरेशनसाठी le डिझाइन. एकत्रित रिसीव्हर आणि ट्रान्समीटर डिझाइन हा एक साधा पासथ्रू आहे, जिथे रिसीव्हरचे आउटपुट थेट ट्रान्समीटरमध्ये फीड केले जाते. फिक्स्ड-पासथ्रू डिझाइन पूर्णतः कार्यशील रिसीव्हर PHY, ट्रान्समीटर PHY आणि पुनर्रचना ब्लॉक्स तयार करते जे सर्व ट्रान्सीव्हर आणि PLL लॉजिक लागू करतात. तुम्ही डिझाईनचे संबंधित विभाग थेट कॉपी करू शकता किंवा संदर्भ म्हणून डिझाइन वापरू शकता. डिझाइन डिस्प्लेपोर्ट इंटेल एरिया 10 एफपीजीए आयपी डिझाइन एक्स व्युत्पन्न करतेample आणि नंतर अनेक जोडते files थेट इंटेल क्वार्टस प्राइम प्रकल्पाद्वारे वापरल्या जाणार्‍या संकलित सूचीमध्ये व्युत्पन्न केले आहे. यात समाविष्ट:

• Fileट्रान्ससीव्हर्स, पीएलएल आणि रीकॉन्फिगिंग ब्लॉक्ससाठी पॅरामीटराइज्ड आयपी उदाहरणे तयार करणे.
• व्हेरिलॉग एचडीएल fileहे आयपी उच्च स्तरीय रिसीव्हर PHY, ट्रान्समीटर PHY आणि ट्रान्सीव्हर रीकॉन्फिगरेशन आर्बिटर ब्लॉक्समध्ये जोडण्यासाठी
• Synopsys डिझाइन मर्यादा (SDC) files संबंधित वेळेचे बंधने सेट करण्यासाठी.

8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइनची वैशिष्ट्ये उदाample

• इनपुट:
  • डिस्प्लेपोर्ट 1.4 कनेक्टिव्हिटी 720×480 ते 3840×2160 पर्यंत 60 fps पर्यंत कोणत्याही फ्रेम दराने आणि 7680 fps वर 4320×30 पर्यंतच्या रिझोल्यूशनला समर्थन देते.
  • हॉट-प्लग समर्थन.
  • RGB आणि YCbCr (4:4:4, 4:2:2 आणि 4:2:0) या दोन्ही कलर फॉरमॅटसाठी समर्थन
    इनपुट
  • सॉफ्टवेअर आपोआप इनपुट फॉरमॅट शोधते आणि प्रक्रिया पाइपलाइन योग्यरित्या सेट करते.
• आउटपुट:
  • डिस्प्लेपोर्ट 1.4 कनेक्टिव्हिटी निवडण्यायोग्य (डीआयपी स्विचेसद्वारे) एकतर 1080p, 1080i किंवा 2160p रिझोल्यूशन 60 fps वर, किंवा 2160 fps वर 30p.
  • हॉट-प्लग समर्थन.
  • आवश्यक आउटपुट कलर फॉरमॅट RGB, YCbCr 4:4:4, YCbCr 4:2:2, किंवा YCbCr 4:2:0 वर सेट करण्यासाठी DIP स्विच करते.
• सॉफ्टवेअर कॉन्फिगर करण्यायोग्य स्केलिंग आणि फ्रेम दर रूपांतरणासह सिंगल 10-बिट 8K RGB प्रोसेसिंग पाइपलाइन:
  • 12-टॅप करा Lanczos डाउन-स्केलर.
  • 16-फेज, 4-टॅप Lanczos अप-स्केलर.
  • ट्रिपल बफरिंग व्हिडिओ फ्रेम बफर फ्रेम दर रूपांतरण प्रदान करते.
  • अल्फा-मिश्रण असलेले मिक्सर OSD आयकॉन आच्छादनास अनुमती देते.

8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइनसह प्रारंभ करणे उदाample

हार्डवेअर आणि सॉफ्टवेअर आवश्यकता

8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदाample साठी विशिष्ट हार्डवेअर आणि सॉफ्टवेअर आवश्यक आहे.

हार्डवेअर:

• Intel Arria 10 GX FPGA डेव्हलपमेंट किट, DDR4 हिलो डॉटर कार्डसह
• Bitec DisplayPort 1.4 FMC कन्या कार्ड (पुनरावृत्ती 11)
• डिस्प्लेपोर्ट 1.4 स्त्रोत जो 3840x2160p60 किंवा 7680x4320p30 पर्यंत व्हिडिओ तयार करतो
• डिस्प्लेपोर्ट 1.4 सिंक जो 3840x2160p60 पर्यंत व्हिडिओ प्रदर्शित करतो
• VESA प्रमाणित डिस्प्लेपोर्ट 1.4 केबल्स.

सॉफ्टवेअर:

• विंडोज किंवा लिनक्स ओएस
• इंटेल क्वार्टस प्राइम डिझाइन सूट v19.2, ज्यामध्ये हे समाविष्ट आहे:
  • इंटेल क्वार्टस प्राइम प्रो एडिशन
  • प्लॅटफॉर्म डिझायनर
  • Nios® II EDS
  • इंटेल एफपीजीए आयपी लायब्ररी (व्हिडिओ आणि इमेज प्रोसेसिंग सूटसह)

डिझाइन केवळ इंटेल क्वार्टस प्राइमच्या या आवृत्तीसह कार्य करते.

इंटेल 8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन डाउनलोड आणि स्थापित करणे उदाample

डिझाइन इंटेल डिझाईन स्टोअरवर उपलब्ध आहे.

1. संग्रहित प्रकल्प डाउनलोड करा file udx10_dp.par.
2. आर्काइव्हमधून इंटेल क्वार्टस प्राइम प्रोजेक्ट काढा:
   • a. इंटेल क्वार्टस प्राइम प्रो एडिशन उघडा.
   • b. क्लिक करा File ➤ ओपन प्रोजेक्ट.
     ओपन प्रोजेक्ट विंडो उघडेल.
   • c. नेव्हिगेट करा आणि udx10_dp.par निवडा file.
   • d. उघडा क्लिक करा.
   • e. ओपन डिझाईन टेम्प्लेट विंडोमध्ये, काढलेल्या प्रकल्पासाठी इच्छित स्थानावर गंतव्य फोल्डर सेट करा. डिझाइन टेम्पलेटसाठी नोंदी file आणि प्रकल्पाचे नाव बरोबर असले पाहिजे आणि तुम्हाला ते बदलण्याची गरज नाही.
   • f. ओके क्लिक करा.

रचना Fileइंटेल 8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदाample

तक्ता 1. डिझाइन Files

File किंवा फोल्डरचे नाव	वर्णन
ip	IP उदाहरण समाविष्टीत आहे fileडिझाइनमधील सर्व इंटेल एफपीजीए आयपी उदाहरणांसाठी: • एक डिस्प्लेपोर्ट IP (ट्रांसमीटर आणि प्राप्तकर्ता) • एक PLL जे डिझाइनच्या शीर्ष स्तरावर घड्याळे निर्माण करते • प्रक्रिया पाइपलाइनसाठी प्लॅटफॉर्म डिझायनर सिस्टम बनवणारे सर्व IP.
master_image	pre_compiled.sof समाविष्टीत आहे, जे एक प्री-कंपाइल केलेले बोर्ड प्रोग्रामिंग आहे file डिझाइनसाठी.
non_acds_ip	या डिझाइनमध्ये अतिरिक्त IP साठी स्त्रोत कोड आहे जो Intel Quartus Prime मध्ये समाविष्ट नाही.
sdc	SDC समाविष्ट आहे file जे या डिझाइनसाठी आवश्यक असलेल्या अतिरिक्त वेळेच्या मर्यादांचे वर्णन करते. एसडीसी files आपोआप IP उदाहरणांसह समाविष्ट केल्याने या मर्यादा हाताळत नाहीत.
सॉफ्टवेअर	डिझाइनची उच्च-स्तरीय कार्यक्षमता नियंत्रित करण्यासाठी एम्बेडेड Nios II प्रोसेसरवर चालणाऱ्या सॉफ्टवेअरसाठी सोर्स कोड, लायब्ररी आणि बिल्ड स्क्रिप्ट समाविष्ट आहेत.
udx10_dp	एक फोल्डर ज्यामध्ये इंटेल क्वार्टस प्राइम आउटपुट व्युत्पन्न करते fileप्लॅटफॉर्म डिझायनर प्रणालीसाठी. udx10_dp.sopcinfo आउटपुट file तुम्हाला मेमरी इनिशिएलायझेशन व्युत्पन्न करण्यास अनुमती देते file Nios II प्रोसेसर सॉफ्टवेअर मेमरी साठी. तुम्हाला प्रथम संपूर्ण प्लॅटफॉर्म डिझायनर सिस्टम तयार करण्याची आवश्यकता नाही.
non_acds_ip.ipx	हे IPX file प्लॅटफॉर्म डिझायनरला non_acds_ip फोल्डरमधील सर्व IP घोषित करते जेणेकरून ते IP लायब्ररीमध्ये दिसून येईल.
README.txt	डिझाइन तयार करण्यासाठी आणि चालविण्यासाठी संक्षिप्त सूचना.
top.qpf	इंटेल क्वार्टस प्राइम प्रकल्प file डिझाइनसाठी.
top.qsf	इंटेल क्वार्टस प्राइम प्रोजेक्ट सेटिंग्ज file डिझाइनसाठी. या file सर्व यादी देते fileपिन असाइनमेंट आणि इतर अनेक प्रोजेक्ट सेटिंग्जसह डिझाइन तयार करण्यासाठी आवश्यक आहे.
top.v	उच्च-स्तरीय व्हेरिलॉग एचडीएल file डिझाइनसाठी.
udx10_dp.qsys	प्लॅटफॉर्म डिझायनर सिस्टम ज्यामध्ये व्हिडिओ प्रोसेसिंग पाइपलाइन, निओस II प्रोसेसर आणि त्याचे परिधीय असतात.

8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन संकलित करणे उदाample
इंटेल पूर्वसंकलित बोर्ड प्रोग्रामिंग प्रदान करते file master_image डिरेक्टरी (pre_compiled.sof) मधील डिझाईनसाठी तुम्हाला संपूर्ण संकलन न चालवता डिझाइन चालवण्याची परवानगी द्या.
पायऱ्या:

1. इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये, top.qpf प्रोजेक्ट उघडा file. डाउनलोड केलेले संग्रहण हे तयार करते file जेव्हा तुम्ही प्रोजेक्ट अनझिप करता.
2. क्लिक करा File ➤ उघडा आणि ip/dp_rx_tx/dp_rx_tx.ip निवडा. डिस्प्लेपोर्ट IP साठी पॅरामीटर एडिटर GUI उघडतो, डिस्प्लेपोर्ट उदाहरणासाठी पॅरामीटर्स डिझाइनमध्ये दर्शवितो.
3. जनरेट एक्स वर क्लिक कराample डिझाइन (व्युत्पन्न नाही).
4. जनरेशन पूर्ण झाल्यावर, पॅरामीटर एडिटर बंद करा.
5. In File एक्सप्लोरर, सॉफ्टवेअर निर्देशिकेवर नेव्हिगेट करा आणि vip_control_src.zip संग्रह अनझिप करा vip_control_src निर्देशिका निर्माण करण्यासाठी.
6. BASH टर्मिनलमध्ये, सॉफ्टवेअर/स्क्रिप्टवर नेव्हिगेट करा आणि शेल स्क्रिप्ट build_sw.sh चालवा.
   स्क्रिप्ट डिझाइनसाठी Nios II सॉफ्टवेअर तयार करते. हे दोन्ही .elf तयार करते file जे तुम्ही रन टाइमवर बोर्डवर डाउनलोड करू शकता आणि .hex file बोर्ड प्रोग्रामिंगमध्ये संकलित करण्यासाठी .sof file.
7. इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये, प्रोसेसिंग ➤ संकलन सुरू करा वर क्लिक करा.
   • इंटेल क्वार्टस प्राइम udx10_dp.qsys प्लॅटफॉर्म डिझायनर सिस्टम व्युत्पन्न करते.
   • इंटेल क्वार्टस प्राइम प्रकल्प top.qpf वर सेट करते.

संकलन आउटपुटमध्ये top.sof तयार करते_files निर्देशिका पूर्ण झाल्यावर.

Viewप्लॅटफॉर्म डिझायनर सिस्टम तयार करणे आणि पुन्हा निर्माण करणे

1. टूल्स ➤ प्लॅटफॉर्म डिझायनर वर क्लिक करा.
2. प्लॅटफॉर्म डिझायनर सिस्टम पर्यायासाठी सिस्टम name.qsys निवडा.
3. उघडा क्लिक करा.
   प्लॅटफॉर्म डिझायनर सिस्टम उघडतो.
4. Review प्रणाली
5. सिस्टम पुन्हा निर्माण करा:
   • a. क्लिक करा एचडीएल व्युत्पन्न करा….
   • b. जनरेशन विंडोमध्ये, निवडलेल्या जनरेशन लक्ष्यांसाठी क्लिअर आउटपुट डिरेक्टरी चालू करा.
   • c. जनरेट वर क्लिक करा

8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन संकलित करणे उदाampEclipse साठी Nios II सॉफ्टवेअर बिल्ड टूल्स सह
बिल्ड स्क्रिप्ट वापरते तेच फोल्डर वापरणारे वर्कस्पेस तयार करण्यासाठी तुम्ही डिझाइनसाठी परस्परसंवादी Nios II Eclipse वर्कस्पेस सेट केले आहे. तुम्ही आधी बिल्ड स्क्रिप्ट चालवल्यास, Eclipse वर्कस्पेस तयार करण्यापूर्वी तुम्ही software/vip_control आणि software/vip_control_bsp फोल्डर हटवावेत. तुम्ही कोणत्याही वेळी बिल्ड स्क्रिप्ट पुन्हा रन केल्यास ते Eclipse वर्कस्पेस ओव्हरराइट करते.
पायऱ्या:

1. सॉफ्टवेअर निर्देशिकेवर नेव्हिगेट करा आणि vip_control_src.zip संग्रहण अनझिप करा vip_control_src निर्देशिका निर्माण करण्यासाठी.
2. स्थापित प्रकल्प निर्देशिकेत, एक नवीन फोल्डर तयार करा आणि त्यास वर्कस्पेस नाव द्या.
3. इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये, Tools ➤ Nios II Software Build Tools for Eclipse वर क्लिक करा.
   • a. वर्कस्पेस लाँचर विंडोमध्ये, तुम्ही तयार केलेले वर्कस्पेस फोल्डर निवडा.
   • b. ओके क्लिक करा.
4. Nios II – Eclipse विंडोमध्ये, क्लिक करा File ➤ नवीन ➤ निओस II ऍप्लिकेशन आणि टेम्प्लेटमधील BSP.
   टेम्प्लेट डायलॉग बॉक्समधील Nios II अॅप्लिकेशन आणि BSP दिसेल.
   • a. SOPC माहिती मध्ये File बॉक्समध्ये, udx10_dp/ udx10_dp.sopcinfo निवडा file. Eclipse साठी Nios II SBT .sopcinfo वरून प्रोसेसर नावासह CPU नाव भरते. file.
   • b. प्रोजेक्ट नाव बॉक्समध्ये vip_control टाइप करा.
   • c. टेम्पलेट सूचीमधून रिक्त प्रकल्प निवडा.
   • d. पुढील क्लिक करा.
   • e. vip_control_bsp प्रकल्प नावासह अनुप्रयोग प्रकल्प टेम्पलेटवर आधारित नवीन BSP प्रकल्प तयार करा निवडा.
   • f. डीफॉल्ट स्थान वापरा चालू करा.
   • g. .sopcinfo वर आधारित अनुप्रयोग आणि BSP तयार करण्यासाठी Finish वर क्लिक करा file.
     BSP जनरेट झाल्यानंतर, vip_control आणि vip_control_bsp प्रोजेक्ट्स प्रोजेक्ट एक्सप्लोरर टॅबमध्ये दिसतात.
5. Windows Explorer मध्ये, सॉफ्टवेअर/vip_control_src निर्देशिकेतील सामग्री नव्याने तयार केलेल्या सॉफ्टवेअर/vip_control निर्देशिकेत कॉपी करा.
6. Nios II – Eclipse विंडोच्या Project Explorer टॅबमध्ये, vip_control_bsp फोल्डरवर उजवे क्लिक करा आणि Nios II > BSP Editior निवडा.
   • a. sys_clk_timer साठी ड्रॉप-डाउन मेनूमधून काहीही निवडा.
   • b. टाइमस्टसाठी ड्रॉप-डाउन मेनूमधून cpu_timer निवडाamp_टाइमर
   • c. enable_small_c_library चालू करा.
   • d. जनरेट वर क्लिक करा.
   • e. जनरेशन पूर्ण झाल्यावर, बाहेर पडा क्लिक करा.
7. प्रोजेक्ट एक्सप्लोरर टॅबमध्ये, vip_control निर्देशिकेवर उजवे-क्लिक करा आणि गुणधर्म क्लिक करा.
   1. a. vip_control विंडोसाठी गुणधर्म, Nios II ऍप्लिकेशन गुणधर्म विस्तृत करा आणि Nios II ऍप्लिकेशन पथ क्लिक करा.
   2. b. लायब्ररी प्रोजेक्ट्सच्या पुढे Add… वर क्लिक करा.
   3. c. लायब्ररी प्रोजेक्ट विंडोमध्ये, udx10.dp\spftware \vip_control_src डिरेक्टरीवर नेव्हिगेट करा आणि bkc_dprx.syslib डिरेक्टरी निवडा.
   4. d. ओके क्लिक करा. सापेक्ष मार्गावर रूपांतरित करा संदेश दिसेल. होय क्लिक करा.
   5. e. bkc_dptx.syslib आणि bkc_dptxll_syslib डिरेक्टरी साठी पान 7 वरील 8.b आणि 7 वरील 8.c चरणांची पुनरावृत्ती करा
   6. f. ओके क्लिक करा.
8. प्रोजेक्ट ➤ तयार करण्यासाठी सर्व तयार करा निवडा file सॉफ्टवेअर/vip_control निर्देशिकेत vip_control.elf.
9. मेम_इनिट तयार करा file इंटेल क्वार्टस प्राइम संकलनासाठी:
   1. a. प्रोजेक्ट एक्सप्लोरर विंडोमध्ये vip_control वर राइट क्लिक करा.
   2. b. लक्ष्य बनवा ➤ बिल्ड… निवडा.
   3. c mem_init_generate निवडा.
      d बिल्ड वर क्लिक करा.
      इंटेल क्वार्टस प्राइम सॉफ्टवेअर व्युत्पन्न करते
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file सॉफ्टवेअर/vip_control/mem_init निर्देशिकेत.
10. कनेक्टेड बोर्डवर डिझाइन चालू असताना, vip_control.elf प्रोग्रामिंग चालवा file Eclipse बिल्ड द्वारे तयार केले.
    • a. Nios II -Eclipse विंडोच्या Project Explorer टॅबमधील vip_control फोल्डरवर उजवे क्लिक करा.
    • b. ➤ Nios II हार्डवेअर म्हणून चालवा निवडणे. तुमच्याकडे Nios II टर्मिनल विंडो उघडली असल्यास, नवीन सॉफ्टवेअर डाउनलोड करण्यापूर्वी ती बंद करा.

Intel Arria 10 GX FPGA डेव्हलपमेंट किट सेट करत आहे
8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट कन्व्हर्जन डिझाइन एक्स रन करण्यासाठी किट कसे सेट करायचे याचे वर्णन करतेampले

आकृती 1. HiLo डॉटर कार्डसह Intel Arria 10 GX विकास किट
आकृती DDR4 हिलो कार्डची स्थिती दर्शवण्यासाठी निळ्या उष्णतेच्या सिंकसह बोर्ड दर्शविते. इंटेल शिफारस करतो की तुम्ही हीट सिंक स्थितीत असल्याशिवाय डिझाइन चालवू नका.

पायऱ्या:

1. Bitec DisplayPort 1.4 FMC कार्ड FMC Port A वापरून विकास मंडळाला बसवा.
2. पॉवर स्विच (SW1) बंद असल्याची खात्री करा, नंतर पॉवर कनेक्टर कनेक्ट करा.
3. यूएसबी केबल तुमच्या काँप्युटरशी आणि डेव्हलपमेंट बोर्डवरील मायक्रोयूएसबी कनेक्टर (J3) शी कनेक्ट करा.
4. डिस्प्लेपोर्ट स्रोत आणि Bitec डिस्प्लेपोर्ट 1.4 FMC कार्डचे रिसीव्हर पोर्ट दरम्यान डिस्प्लेपोर्ट 1.4 केबल संलग्न करा आणि स्त्रोत सक्रिय असल्याची खात्री करा.
5. डिस्प्लेपोर्ट डिस्प्ले आणि Bitec डिस्प्लेपोर्ट 1.4 FMC कार्डच्या ट्रान्समीटर पोर्ट दरम्यान डिस्प्लेपोर्ट 1.4 केबल जोडा आणि डिस्प्ले सक्रिय असल्याची खात्री करा.
6. SW1 वापरून बोर्ड चालू करा.

बोर्ड स्थिती LEDs, पुश बटणे आणि DIP स्विच
Intel Arria 10 GX FPGA डेव्हलपमेंट किटमध्ये आठ स्टेटस LEDs (हिरव्या आणि लाल दोन्ही उत्सर्जकांसह), तीन वापरकर्ता पुश बटणे आणि आठ वापरकर्ता DIP स्विच आहेत. 8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदाample डिस्प्लेपोर्ट रिसीव्हर लिंकची स्थिती दर्शवण्यासाठी LEDs प्रकाशित करते. पुश बटणे आणि डीआयपी स्विचेस तुम्हाला डिझाइन सेटिंग्ज बदलण्याची परवानगी देतात.

स्थिती एलईडी

तक्ता 2. स्थिती LEDs

एलईडी	वर्णन
लाल LEDs
0	DDR4 EMIF कॅलिब्रेशन प्रगतीपथावर आहे.
1	DDR4 EMIF कॅलिब्रेशन अयशस्वी.
१६:१०	न वापरलेले.
हिरव्या LEDs
0	डिस्प्लेपोर्ट रिसीव्हर लिंक ट्रेनिंग यशस्वीरित्या पूर्ण झाल्यावर प्रकाशमान होतो आणि डिझाइनला स्थिर व्हिडिओ प्राप्त होतो.
१६:१०	डिस्प्लेपोर्ट रिसीव्हर लेन संख्या: 00001 = 1 लेन 00010 = 2 लेन 00100 = 4 लेन
१६:१०	डिस्प्लेपोर्ट रिसीव्हर लेन गती: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

टेबल प्रत्येक LED सूचित करते त्या स्थितीची सूची देते. प्रत्येक एलईडी पोझिशनमध्ये लाल आणि हिरवे दोन्ही निर्देशक असतात जे स्वतंत्रपणे प्रकाशित करू शकतात. कोणताही LED चमकणारा नारिंगी म्हणजे लाल आणि हिरवे दोन्ही संकेतक चालू आहेत.

वापरकर्ता पुश बटणे
आउटपुट डिस्प्लेच्या वरच्या उजव्या कोपर्यात वापरकर्ता पुश बटण 0 इंटेल लोगोचे प्रदर्शन नियंत्रित करते. स्टार्टअपवर, डिझाइन लोगोचे प्रदर्शन सक्षम करते. पुश बटण 0 दाबल्याने लोगो डिस्प्लेसाठी सक्षम टॉगल होते. वापरकर्ता पुश बटण 1 डिझाइनचा स्केलिंग मोड नियंत्रित करतो. जेव्हा स्रोत किंवा सिंक हॉट-प्लग केलेले असते तेव्हा डिझाइन डीफॉल्ट यापैकी एकावर होते:

• पासथ्रू मोड, जर इनपुट रिझोल्यूशन आउटपुट रिझोल्यूशनपेक्षा कमी किंवा समान असेल
• डाउनस्केल मोड, जर इनपुट रिझोल्यूशन आउटपुट रिझोल्यूशनपेक्षा मोठे असेल

प्रत्येक वेळी तुम्ही वापरकर्ता पुश बटण 1 दाबता तेव्हा डिझाईन पुढील स्केलिंग मोडमध्ये बदलते (पासथ्रू> अपस्केल, अपस्केल> डाउनस्केल, डाउनस्केल> पासथ्रू). वापरकर्ता पुश बटण 2 न वापरलेले आहे.

वापरकर्ता DIP स्विचेस
डीआयपी स्विचेस पर्यायी Nios II टर्मिनल प्रिंटिंग आणि डिस्प्लेपोर्ट ट्रान्समीटरद्वारे चालविलेल्या आउटपुट व्हिडिओ फॉरमॅटसाठी सेटिंग्ज नियंत्रित करतात.

तक्ता 3. डीआयपी स्विचेस
टेबल प्रत्येक DIP स्विचचे कार्य सूचीबद्ध करते. डीआयपी स्विचेस, 1 ते 8 क्रमांकाचे (0 ते 7 नाही), स्विच घटकावर मुद्रित केलेल्या संख्येशी जुळतात. प्रत्येक स्विच चालू वर सेट करण्यासाठी, पांढरा स्विच LCD कडे आणि बोर्डवरील LEDs पासून दूर हलवा.

स्विच करा	कार्य
1	चालू वर सेट केल्यावर Nios II टर्मिनल प्रिंटिंग सक्षम करते.
2	प्रति रंग आउटपुट बिट्स सेट करा: बंद = 8 बिट चालू = 10 बिट
१६:१०	आउटपुट कलर स्पेस आणि एस सेट कराampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
१६:१०	आउटपुट रिझोल्यूशन आणि फ्रेम दर सेट करा: SW4 OFF, SW3 OFF = 4K60 SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60
१६:१०	न वापरलेले

8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट कन्व्हर्जन डिझाइन चालवत आहे उदाample
आपण संकलित .sof डाउनलोड करणे आवश्यक आहे file Intel Arria 10 GX FPGA डेव्हलपमेंट किटला डिझाईन रन करण्यासाठी.
पायऱ्या:

1. इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये, टूल्स ➤ प्रोग्रामर वर क्लिक करा.
2. प्रोग्रामर विंडोमध्ये, J स्कॅन करण्यासाठी ऑटो डिटेक्ट क्लिक कराTAG साखळी करा आणि कनेक्ट केलेली उपकरणे शोधा.
   एक पॉप-अप विंडो तुम्हाला प्रोग्रामरची डिव्हाइस सूची अद्यतनित करण्यास सांगत असल्यास, होय क्लिक करा.
3. डिव्हाइस सूचीमध्ये, 10AX115S2F45 लेबल असलेली पंक्ती निवडा.
4. बदला क्लिक करा File…
   • प्रोग्रामिंगची पूर्वसंकलित आवृत्ती वापरण्यासाठी file डिझाईन डाउनलोडचा भाग म्हणून इंटेलमध्ये समाविष्ट आहे, master_image/pre_compiled.sof निवडा.
   • तुमचे प्रोग्रामिंग वापरण्यासाठी file स्थानिक कंपाइल द्वारे तयार केले, आउटपुट निवडा_files/top.sof.
5. डिव्हाइस सूचीच्या 10AX115S2F45 पंक्तीमध्ये प्रोग्राम/कॉन्फिगर चालू करा.
6. प्रारंभ क्लिक करा.
   प्रोग्रामर पूर्ण झाल्यावर, डिझाइन स्वयंचलितपणे चालते.
7. डिझाईनमधून आउटपुट मजकूर संदेश प्राप्त करण्यासाठी Nios II टर्मिनल उघडा, अन्यथा अनेक स्विच बदलल्यानंतर डिझाइन लॉक होते (केवळ तुम्ही वापरकर्ता DIP स्विच 1 वर सेट केले तर).
   • a. टर्मिनल विंडो उघडा आणि nios2-terminal टाइप करा
   • b. एंटर दाबा.

इनपुटवर कनेक्ट केलेले. कोणताही स्रोत नसताना, आउटपुट स्क्रीनच्या वरच्या उजव्या कोपर्यात इंटेल लोगोसह एक काळी स्क्रीन आहे.

8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइनचे कार्यात्मक वर्णन उदाample

प्लॅटफॉर्म डिझायनर सिस्टम, udx10_dp.qsys, मध्ये डिस्प्लेपोर्ट रिसीव्हर आणि ट्रान्समीटर प्रोटोकॉल IP, व्हिडिओ पाइपलाइन IP आणि Nios II प्रोसेसर घटक असतात. डिझाईन प्लॅटफॉर्म डिझायनर सिस्टीमला डिस्प्लेपोर्ट रिसीव्हर आणि ट्रान्समीटर PHY लॉजिक (ज्यामध्ये इंटरफेस ट्रान्ससीव्हर्स असतात) आणि ट्रान्सीव्हर रीकॉन्फिगरेशन लॉजिकला वेरिलॉग एचडीएल आरटीएल डिझाइनमध्ये शीर्ष स्तरावर जोडते. file (top.v). डिझाईनमध्ये डिस्प्लेपोर्ट इनपुट आणि डिस्प्लेपोर्ट आउटपुट दरम्यान एकच व्हिडिओ प्रक्रिया मार्ग समाविष्ट आहे.

आकृती 2. ब्लॉक आकृती
आकृती 8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदा मधील ब्लॉक दर्शवतेampले आकृती Nios II शी जोडलेले काही जेनेरिक पेरिफेरल्स, Nios II प्रोसेसरमधील Avalon-MM आणि सिस्टमचे इतर घटक दर्शवत नाही. डिझाईन डावीकडील डिस्प्लेपोर्ट स्त्रोताकडून व्हिडिओ स्वीकारते, व्हिडिओला उजवीकडे डिस्प्लेपोर्ट सिंकमध्ये पाठवण्यापूर्वी डावीकडून उजवीकडे व्हिडिओ पाइपलाइनद्वारे व्हिडिओवर प्रक्रिया करते.

डिस्प्लेपोर्ट रिसीव्हर PHY आणि डिस्प्लेपोर्ट रिसीव्हर IP
बिटेक डिस्प्लेपोर्ट एफएमसी कार्ड डिस्प्लेपोर्ट स्त्रोताकडून डिस्प्लेपोर्ट 1.4 सिग्नलसाठी बफर प्रदान करते. डिस्प्लेपोर्ट रिसीव्हर PHY आणि डिस्प्लेपोर्ट रिसीव्हर IP चे संयोजन व्हिडिओ प्रवाह तयार करण्यासाठी येणारे सिग्नल डीकोड करते. डिस्प्लेपोर्ट रिसीव्हर PHY मध्ये इनकमिंग डेटा डीसीरियलाइज करण्यासाठी ट्रान्ससीव्हर्स असतात आणि डिस्प्लेपोर्ट रिसीव्हर IP डिस्प्लेपोर्ट प्रोटोकॉल डीकोड करतो. एकत्रित डिस्प्लेपोर्ट रिसीव्हर आयपी इनकमिंग डिस्प्लेपोर्ट सिग्नलवर कोणत्याही सॉफ्टवेअरशिवाय प्रक्रिया करतो. डिस्प्लेपोर्ट रिसीव्हर IP वरून येणारा व्हिडिओ सिग्नल मूळ पॅकेटाइज्ड स्ट्रीमिंग फॉरमॅट आहे. डिझाईन 10-बिट आउटपुटसाठी डिस्प्लेपोर्ट रिसीव्हर कॉन्फिगर करते.

डिस्प्लेपोर्ट ते क्लॉक केलेले व्हिडिओ आयपी
डिस्प्लेपोर्ट रिसीव्हरद्वारे पॅकेटाइज्ड स्ट्रीमिंग डेटा फॉरमॅट आउटपुट क्लॉक केलेल्या व्हिडिओ इनपुट IP ला अपेक्षित असलेल्या क्लॉक केलेल्या व्हिडिओ डेटा फॉरमॅटशी थेट सुसंगत नाही. डिस्प्लेपोर्ट ते क्लॉक केलेले व्हिडिओ आयपी या डिझाइनसाठी सानुकूल आयपी आहे. हे डिस्प्लेपोर्ट आउटपुटला सुसंगत क्लॉक केलेल्या व्हिडिओ फॉरमॅटमध्ये रूपांतरित करते जे तुम्ही थेट क्लॉक केलेल्या व्हिडिओ इनपुटशी कनेक्ट करू शकता. डिस्प्लेपोर्ट टू क्लॉक्ड व्हिडिओ आयपी वायर सिग्नलिंग मानक सुधारू शकतो आणि प्रत्येक पिक्सेलमधील कलर प्लेनच्या क्रमवारीत बदल करू शकतो. डिस्प्लेपोर्ट मानक इंटेल व्हिडिओ पाइपलाइन आयपी ऑर्डरिंगपेक्षा भिन्न कलर ऑर्डरिंग निर्दिष्ट करते. Nios II प्रोसेसर कलर स्वॅप नियंत्रित करतो. हे डिस्प्लेपोर्ट रिसीव्हर IP वरून त्याच्या Avalon- MM स्लेव्ह इंटरफेससह ट्रान्समिशनसाठी वर्तमान कलर स्पेस वाचते. हे डिस्प्लेपोर्टला त्याच्या Avalon-MM स्लेव्ह इंटरफेससह योग्य सुधारणा लागू करण्यासाठी Clocked Video IP वर निर्देशित करते.

घड्याळ केलेले व्हिडिओ इनपुट
क्लॉक केलेला व्हिडिओ इनपुट क्लॉक केलेल्या व्हिडिओ इंटरफेस सिग्नलवर डिस्प्लेपोर्टवरून क्लॉक्ड व्हिडिओ आयपीवर प्रक्रिया करतो आणि त्याचे Avalon-ST व्हिडिओ सिग्नल फॉरमॅटमध्ये रूपांतर करतो. हा सिग्नल फॉरमॅट व्हिडिओमधील सर्व क्षैतिज आणि अनुलंब ब्लँकिंग माहिती काढून टाकतो आणि फक्त सक्रिय चित्र डेटा ठेवतो. IP हे प्रति व्हिडिओ फ्रेम एक पॅकेट म्हणून पॅकेटाइज करते. हे अतिरिक्त मेटाडेटा पॅकेट देखील जोडते (नियंत्रण पॅकेट म्हणून संदर्भित) जे प्रत्येक व्हिडिओ फ्रेमच्या रिझोल्यूशनचे वर्णन करतात. प्रोसेसिंग पाईपद्वारे Avalon-ST व्हिडिओ प्रवाह समांतर चार पिक्सेल आहे, प्रति पिक्सेल तीन चिन्हांसह. क्लॉक केलेला व्हिडिओ इनपुट व्हेरिएबल रेट क्लॉक केलेल्या व्हिडिओ सिग्नलवरून डिस्प्लेपोर्ट रिसीव्हर IP पासून व्हिडिओ IP पाइपलाइनसाठी निश्चित घड्याळ दर (300 MHz) पर्यंत रूपांतरणासाठी क्लॉक क्रॉसिंग प्रदान करतो.

स्ट्रीम क्लीनर
स्ट्रीम क्लीनर खात्री करतो की प्रक्रिया पाइपलाइनकडे जाणारा Avalon-ST व्हिडिओ सिग्नल त्रुटीमुक्त आहे. डिस्प्लेपोर्ट स्त्रोताच्या हॉट प्लगिंगमुळे घड्याळाच्या व्हिडिओ इनपुट IP वर डेटाच्या अपूर्ण फ्रेम्स सादर करणे आणि परिणामी Avalon-ST व्हिडिओ प्रवाहात त्रुटी निर्माण होऊ शकते. प्रत्येक फ्रेमसाठी व्हिडिओ डेटा असलेल्या पॅकेटचा आकार संबंधित नियंत्रण पॅकेटद्वारे नोंदवलेल्या आकाराशी जुळत नाही. स्ट्रीम क्लीनर या अटी ओळखतो आणि फ्रेम पूर्ण करण्यासाठी आणि नियंत्रण पॅकेटमधील तपशीलांशी जुळण्यासाठी आक्षेपार्ह व्हिडिओ पॅकेटच्या शेवटी अतिरिक्त डेटा (ग्रे पिक्सेल) जोडतो.

क्रोमा राampler (इनपुट)
डिस्प्लेपोर्टवरून इनपुटवर डिझाइनला प्राप्त होणारा व्हिडिओ डेटा 4:4:4, 4:2:2, किंवा 4:2:0 क्रोमा s असू शकतो.ampएलईडी. इनपुट क्रोमा रेसampler इनकमिंग व्हिडिओ कोणत्याही फॉरमॅटमध्ये घेते आणि सर्व केसेसमध्ये 4:4:4 मध्ये रूपांतरित करते. उच्च व्हिज्युअल गुणवत्ता प्रदान करण्यासाठी, क्रोमा रेसampler सर्वात संगणकीयदृष्ट्या महाग फिल्टर केलेले अल्गोरिदम वापरते. Nios II प्रोसेसर वर्तमान क्रोमा s वाचतोampडिस्प्लेपोर्ट रिसीव्हर IP वरून त्याच्या Avalon-MM स्लेव्ह इंटरफेसद्वारे ling फॉरमॅट. हे स्वरूप क्रोमा रेसला संप्रेषित करतेampler त्याच्या Avalon-MM स्लेव्ह इंटरफेसद्वारे.

कलर स्पेस कनव्हर्टर (इनपुट)
डिस्प्लेपोर्टमधील इनपुट व्हिडिओ डेटा एकतर RGB किंवा YCbCr कलर स्पेस वापरू शकतो. इनपुट कलर स्पेस कन्व्हर्टर इनकमिंग व्हिडिओ कोणत्याही फॉरमॅटमध्ये घेतो आणि सर्व केसेसमध्ये त्याचे RGB मध्ये रूपांतर करतो. Nios II प्रोसेसर त्याच्या Avalon-MM स्लेव्ह इंटरफेससह डिस्प्लेपोर्ट रिसीव्हर IP वरून वर्तमान रंग जागा वाचतो; ते क्रोमा रेसमध्ये योग्य रूपांतरण गुणांक लोड करतेampler त्याच्या Avalon-MM स्लेव्ह इंटरफेसद्वारे.

क्लिपर
क्लिपर येणार्‍या व्हिडिओ प्रवाहातून सक्रिय क्षेत्र निवडतो आणि उर्वरित टाकून देतो. Nios II प्रोसेसरवर चालणारे सॉफ्टवेअर नियंत्रण निवडण्यासाठी प्रदेश परिभाषित करते. डिस्प्लेपोर्ट स्त्रोतावर प्राप्त झालेल्या डेटाच्या रिझोल्यूशनवर आणि आउटपुट रिझोल्यूशन आणि स्केलिंग मोडवर प्रदेश अवलंबून असतो. प्रोसेसर त्याच्या एव्हलॉन-एमएम स्लेव्ह इंटरफेसद्वारे क्लिपरला क्षेत्र संप्रेषण करतो.

स्केलर
प्राप्त इनपुट रिझोल्यूशन आणि आउटपुट रिझोल्यूशन नुसार येणार्‍या व्हिडिओ डेटावर डिझाइन स्केलिंग लागू होते. तुम्ही तीन स्केलिंग मोड (अपस्केल, डाउनस्केल आणि पासथ्रू) दरम्यान देखील निवडू शकता. दोन स्केलर आयपी स्केलिंग कार्यक्षमता प्रदान करतात: एक आवश्यक डाउनस्केलिंग लागू करतो; इतर अवजारे अपस्केलिंग. डिझाइनसाठी दोन स्केलर्स आवश्यक आहेत.

• जेव्हा स्केलर डाउनस्केल लागू करतो, तेव्हा ते प्रत्येक घड्याळ चक्रावर त्याच्या आउटपुटवर वैध डेटा तयार करत नाही. उदाample, 2x डाउनस्केल गुणोत्तर लागू करत असल्यास, आउटपुटवरील वैध सिग्नल प्रत्येक इतर घड्याळाच्या चक्रात जास्त असतो, तर डिझाईनला प्रत्येक सम क्रमांकित इनपुट लाइन प्राप्त होते आणि नंतर संपूर्ण विषम क्रमांकाच्या इनपुट लाइनसाठी कमी असते. आउटपुटवर डेटा रेट कमी करण्याच्या प्रक्रियेसाठी हे बर्स्टिंग वर्तन मूलभूत आहे, परंतु डाउनस्ट्रीम मिक्सर आयपीशी विसंगत आहे, जे आउटपुटवर अंडरफ्लो टाळण्यासाठी अधिक सुसंगत डेटा दराची अपेक्षा करते. डिझाइनसाठी कोणत्याही डाउनस्केल आणि मिक्सर दरम्यान फ्रेम बफर आवश्यक आहे. फ्रेम बफर मिक्सरला आवश्यक त्या दराने डेटा वाचण्याची परवानगी देतो.
• जेव्हा स्केलर अपस्केल लागू करतो, तेव्हा ते प्रत्येक घड्याळ चक्रावर वैध डेटा तयार करतो, त्यामुळे खालील मिक्सरमध्ये कोणतीही समस्या नाही. तथापि, ते प्रत्येक घड्याळ चक्रावर नवीन इनपुट डेटा स्वीकारू शकत नाही. माजी म्हणून 2x अपस्केल घेणेample, सम क्रमांकित आउटपुट रेषांवर ते प्रत्येक इतर घड्याळ चक्रात डेटाची नवीन बीट स्वीकारते, नंतर विषम क्रमांकित आउटपुट रेषांवर कोणताही नवीन इनपुट डेटा स्वीकारत नाही. तथापि, अपस्ट्रीम क्लिपर महत्त्वपूर्ण क्लिप (उदा. झूम-इन दरम्यान) लागू करत असल्यास ते पूर्णपणे भिन्न दराने डेटा तयार करू शकते. म्हणून, क्लिपर आणि अपस्केल सामान्यत: फ्रेम बफरद्वारे वेगळे केले जाणे आवश्यक आहे, स्केलरला पाइपलाइनमधील फ्रेम बफरच्या नंतर बसणे आवश्यक आहे. स्केलर डाउनस्केलसाठी फ्रेम बफरच्या आधी बसणे आवश्यक आहे, म्हणून डिझाइन फ्रेम बफरच्या दोन्ही बाजूला दोन स्वतंत्र स्केलर्स लागू करते: एक अपस्केलसाठी; दुसरा डाउनस्केलसाठी.

दोन स्केलर फ्रेम बफरसाठी आवश्यक असलेली कमाल DDR4 बँडविड्थ देखील कमी करतात. आपण नेहमी फ्रेम बफरच्या आधी डाउनस्केल लागू करणे आवश्यक आहे, लेखनाच्या बाजूला डेटा दर कमी करणे. फ्रेम बफर नंतर नेहमी अपस्केल लागू करा, जे वाचलेल्या बाजूवर डेटा दर कमी करते. प्रत्येक स्केलरला इनकमिंग व्हिडिओ स्ट्रीममधील कंट्रोल पॅकेट्समधून आवश्यक इनपुट रिझोल्यूशन मिळते, तर Avalon-MM स्लेव्ह इंटरफेससह Nios II प्रोसेसर प्रत्येक स्केलरसाठी आउटपुट रिझोल्यूशन सेट करतो.

फ्रेम बफर
फ्रेम बफर ट्रिपल बफरिंग करण्यासाठी DDR4 मेमरी वापरते जे व्हिडिओ आणि इमेज प्रोसेसिंग पाइपलाइनला इनकमिंग आणि आउटगोइंग फ्रेम दरांमध्ये फ्रेम दर रूपांतरण करण्यास अनुमती देते. डिझाइन कोणतेही इनपुट फ्रेम दर स्वीकारू शकते, परंतु एकूण पिक्सेल दर प्रति सेकंद 1 गिगा पिक्सेलपेक्षा जास्त नसावा. Nios II सॉफ्टवेअर तुम्ही निवडलेल्या आउटपुट मोडनुसार आउटपुट फ्रेम दर 30 किंवा 60 fps वर सेट करते. आउटपुट फ्रेम दर हे क्लॉक केलेले व्हिडिओ आउटपुट सेटिंग्ज आणि आउटपुट व्हिडिओ पिक्सेल घड्याळाचे कार्य आहे. क्लोक्ड व्हिडिओ आउटपुट पाइपलाइनवर लागू होणारा बॅकप्रेशर फ्रेम बफरची रीड साइड DDR4 वरून व्हिडिओ फ्रेम्स कोणत्या दराने खेचते हे निर्धारित करते.

मिक्सर
मिक्सर एक निश्चित आकाराची काळी पार्श्वभूमी प्रतिमा व्युत्पन्न करतो जी सध्याच्या आउटपुट प्रतिमेच्या आकाराशी जुळण्यासाठी Nios II प्रोसेसर प्रोग्राम करते. मिक्सरमध्ये दोन इनपुट आहेत. डिझाईनला सध्याच्या व्हिडिओ पाइपलाइनमधून आउटपुट दाखवण्याची परवानगी देण्यासाठी पहिले इनपुट अपस्केलरशी जोडले जाते. दुसरा इनपुट आयकॉन जनरेटर ब्लॉकला जोडतो. डिझाईन केवळ मिक्सरचे पहिले इनपुट सक्षम करते जेव्हा ते घड्याळाच्या व्हिडिओ इनपुटवर सक्रिय, स्थिर व्हिडिओ शोधते. म्हणून, इनपुटवर हॉट-प्लगिंग करताना डिझाइन आउटपुटवर स्थिर आउटपुट प्रतिमा राखते. डिझाइन अल्फा 50% पारदर्शकतेसह पार्श्वभूमी आणि व्हिडिओ पाइपलाइन प्रतिमा दोन्हीवर, आयकॉन जनरेटरशी कनेक्ट केलेले, मिक्सरमध्ये दुसरे इनपुट मिसळते.

कलर स्पेस कनव्हर्टर (आउटपुट)
आउटपुट कलर स्पेस कन्व्हर्टर इनपुट RGB व्हिडिओ डेटाला सॉफ्टवेअरच्या रनटाइम सेटिंगवर आधारित RGB किंवा YCbCr कलर स्पेसमध्ये रूपांतरित करतो.

क्रोमा राampler (आउटपुट)
आउटपुट क्रोमा रेसampler फॉरमॅटला 4:4:4 वरून 4:4:4, 4:2:2, किंवा 4:2:0 फॉरमॅटमध्ये रूपांतरित करते. सॉफ्टवेअर फॉरमॅट सेट करते. आउटपुट क्रोमा रेसampler उच्च-गुणवत्तेचा व्हिडिओ प्राप्त करण्यासाठी फिल्टर केलेले अल्गोरिदम देखील वापरते.

घड्याळ केलेले व्हिडिओ आउटपुट
क्लॉक केलेला व्हिडिओ आउटपुट अॅव्हलॉन-एसटी व्हिडिओ स्ट्रीम क्लॉक केलेल्या व्हिडिओ फॉरमॅटमध्ये रूपांतरित करतो. घड्याळ केलेले व्हिडिओ आउटपुट व्हिडिओमध्ये क्षैतिज आणि अनुलंब ब्लँकिंग आणि सिंक्रोनाइझेशन वेळेची माहिती जोडते. Nios II प्रोसेसर तुम्ही विनंती करत असलेल्या आउटपुट रिझोल्यूशन आणि फ्रेम रेटवर अवलंबून क्लॉक केलेल्या व्हिडिओ आउटपुटमध्ये संबंधित सेटिंग्ज प्रोग्राम करतो. क्लॉक केलेले व्हिडिओ आउटपुट घड्याळाचे रूपांतर करते, निश्चित 300 मेगाहर्ट्झ पाइपलाइन घड्याळावरून क्लॉक केलेल्या व्हिडिओच्या व्हेरिएबल रेटमध्ये बदलते.

डिस्प्लेपोर्टवर क्लॉक केलेला व्हिडिओ
डिस्प्लेपोर्ट ट्रान्समीटर घटक क्लॉक केलेला व्हिडिओ म्हणून फॉरमॅट केलेला डेटा स्वीकारतो. प्लॅटफॉर्म डिझायनरमधील वायर सिग्नलिंग आणि कंड्युट इंटरफेसच्या घोषणेमधील फरक तुम्हाला क्लॉक केलेले व्हिडिओ आउटपुट थेट डिस्प्लेपोर्ट ट्रान्समीटर आयपीशी कनेक्ट करण्यास प्रतिबंधित करतात. क्लॉक्ड व्हिडिओ टू डिस्प्लेपोर्ट घटक हा क्लॉक केलेला व्हिडिओ आउटपुट आणि डिस्प्लेपोर्ट ट्रान्समीटर IP दरम्यान आवश्यक साधे रूपांतरण प्रदान करण्यासाठी डिझाइन-विशिष्ट कस्टम IP आहे. हे एव्हलॉन-एसटी व्हिडिओ आणि डिस्प्लेपोर्ट द्वारे वापरल्या जाणार्‍या भिन्न रंग स्वरूपन मानकांसाठी प्रत्येक पिक्सेलमधील रंगांच्या विमानांची क्रमवारी देखील बदलते.

डिस्प्लेपोर्ट ट्रान्समीटर आयपी आणि डिस्प्लेपोर्ट ट्रान्समीटर PHY
डिस्प्लेपोर्ट ट्रान्समीटर आयपी आणि डिस्प्लेपोर्ट ट्रान्समीटर PHY एकत्रितपणे व्हिडिओ स्ट्रीम क्लॉक केलेल्या व्हिडिओमधून कंप्लायंट डिस्प्लेपोर्ट स्ट्रीममध्ये रूपांतरित करण्यासाठी कार्य करतात. डिस्प्लेपोर्ट ट्रान्समीटर आयपी डिस्प्लेपोर्ट प्रोटोकॉल हाताळतो आणि वैध डिस्प्लेपोर्ट डेटा एन्कोड करतो, तर डिस्प्लेपोर्ट ट्रान्समीटर PHY मध्ये ट्रान्ससीव्हर्स असतात आणि हाय-स्पीड सीरियल आउटपुट तयार करतात.

Nios II प्रोसेसर आणि परिधीय
प्लॅटफॉर्म डिझायनर सिस्टीममध्ये Nios II प्रोसेसर आहे, जो डिस्प्लेपोर्ट रिसीव्हर आणि ट्रान्समीटर IP आणि प्रोसेसिंग पाइपलाइनसाठी रनटाइम सेटिंग्ज व्यवस्थापित करतो. Nios II प्रोसेसर या मूलभूत परिधींशी जोडतो:

• प्रोग्राम आणि त्याचा डेटा संचयित करण्यासाठी ऑन-चिप मेमरी.
• AJTAG सॉफ्टवेअर प्रिंटफ आउटपुट प्रदर्शित करण्यासाठी UART (Nios II टर्मिनलद्वारे).
• किमान इव्हेंट कालावधीच्या डिस्प्लेपोर्ट स्पेसिफिकेशनद्वारे आवश्यक असलेल्या सॉफ्टवेअरमधील विविध बिंदूंवर मिलिसेकंद पातळीचा विलंब जनरेट करण्यासाठी सिस्टम टाइमर.
• प्रणाली स्थिती प्रदर्शित करण्यासाठी LEDs.
• पुश-बटण स्विचेस स्केलिंग मोड्स दरम्यान स्विच करण्याची परवानगी देण्यासाठी आणि इंटेल लोगोचे प्रदर्शन सक्षम आणि अक्षम करण्यासाठी.
• आउटपुट फॉरमॅट स्विच करण्याची परवानगी देण्यासाठी आणि Nios II टर्मिनलवर संदेशांची छपाई सक्षम आणि अक्षम करण्यासाठी DIP स्विच.

डिस्प्लेपोर्ट स्त्रोत आणि सिंक फायर इंटरप्ट या दोन्हीवरील हॉट-प्लग इव्हेंट्स जे डिस्प्लेपोर्ट ट्रान्समीटर आणि पाइपलाइन योग्यरित्या कॉन्फिगर करण्यासाठी Nios II प्रोसेसरला ट्रिगर करतात. सॉफ्टवेअर कोडमधील मुख्य लूप पुश-बटन्स आणि डीआयपी स्विचेसवरील मूल्यांचे निरीक्षण करते आणि त्यानुसार पाइपलाइन सेटअपमध्ये बदल करते.

I²C नियंत्रक
Intel Arria 5338 8460 GX FPGA डेव्हलपमेंट किटवरील इतर तीन घटकांच्या सेटिंग्ज संपादित करण्यासाठी डिझाइनमध्ये दोन I²C नियंत्रक (Si10 आणि PS10) आहेत. Intel Arria 5338 GX FPGA डेव्हलपमेंट किटवरील दोन Si10 घड्याळ जनरेटर त्याच I²C बसला जोडलेले आहेत. प्रथम DDR4 EMIF साठी संदर्भ घड्याळ व्युत्पन्न करते. डीफॉल्टनुसार, हे घड्याळ 100 MHz DDR1066 सह वापरण्यासाठी 4 MHz वर सेट केले आहे, परंतु हे डिझाइन DDR4 1200 MHz वर चालते, ज्यासाठी 150 MHz चे संदर्भ घड्याळ आवश्यक आहे. स्टार्टअपवर, Nios II प्रोसेसर, I²C कंट्रोलर पेरिफेरलद्वारे, DDR5338 संदर्भ घड्याळाचा वेग 4MHz पर्यंत वाढवण्यासाठी पहिल्या Si150 च्या रजिस्टर नकाशामधील सेटिंग्ज बदलतो. दुसरा Si5338 घड्याळ जनरेटर पाइपलाइन आणि डिस्प्लेपोर्ट ट्रान्समीटर IP मधील क्लॉक केलेल्या व्हिडिओ इंटरफेससाठी vid_clk व्युत्पन्न करतो. तुम्ही प्रत्येक वेगळ्या आउटपुट रिझोल्यूशनसाठी आणि डिझाइनद्वारे समर्थित फ्रेम दरासाठी या घड्याळाचा वेग समायोजित करणे आवश्यक आहे. जेव्हा Nios II प्रोसेसरला आवश्यक असेल तेव्हा तुम्ही धावण्याच्या वेळी गती समायोजित करू शकता. Bitec DisplayPort 1.4 FMC कन्या कार्ड परेड PS8460 जिटर क्लीनिंग रिपीटर आणि रीटिमर वापरते. स्टार्टअपवर Nios II प्रोसेसर डिझाइनच्या आवश्यकता पूर्ण करण्यासाठी या घटकाची डीफॉल्ट सेटिंग्ज संपादित करतो.

सॉफ्टवेअर वर्णन

8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदाample मध्ये इंटेल व्हिडिओ आणि इमेज प्रोसेसिंग सूट आणि डिस्प्लेपोर्ट इंटरफेस IP मधील IP समाविष्ट आहे हे सर्व IP योग्यरित्या सेटअप केल्यावर पुढील कोणत्याही हस्तक्षेपाशिवाय डेटाच्या फ्रेमवर प्रक्रिया करू शकतात. तुम्‍ही आयपी सेटअप करण्‍यासाठी बाह्य उच्च-स्तरीय नियंत्रण लागू करणे आवश्‍यक आहे आणि जेव्हा सिस्‍टम बदलते, उदा. डिस्प्लेपोर्ट रिसीव्हर किंवा ट्रान्समीटर हॉट-प्‍लग इव्‍हेंट किंवा वापरकर्ता पुश बटण क्रियाकलाप. या डिझाईनमध्ये, निओस II प्रोसेसर, बेस्पोक कंट्रोल सॉफ्टवेअर चालवतो, उच्च-स्तरीय नियंत्रण प्रदान करतो. सॉफ्टवेअर सुरू करताना:

• 4 MHz DDR गतीला अनुमती देण्यासाठी DDR150 रेफ घड्याळ 1200 MHz वर सेट करते, नंतर नवीन संदर्भ घड्याळावर रिकॅलिब्रेट करण्यासाठी बाह्य मेमरी इंटरफेस IP रीसेट करते.
• PS8460 डिस्प्लेपोर्ट रिपीटर आणि रीटिमर सेट करते.
• डिस्प्लेपोर्ट रिसीव्हर आणि ट्रान्समीटर इंटरफेस सुरू करते.
• प्रक्रिया पाइपलाइन IP सुरू करते.

जेव्हा इनिशिएलायझेशन पूर्ण होते तेव्हा सॉफ्टवेअर सतत लूपमध्ये प्रवेश करते, अनेक इव्हेंट्स तपासते आणि त्यावर प्रतिक्रिया देते.

स्केलिंग मोडमध्ये बदल
डिझाइन तीन मूलभूत स्केलिंग मोडला समर्थन देते; पासथ्रू, अपस्केल आणि डाउनस्केल. पासथ्रू मोडमध्ये डिझाइन इनपुट व्हिडिओचे कोणतेही स्केलिंग करत नाही, अपस्केल मोडमध्ये डिझाइन इनपुट व्हिडिओला अपस्केल करते आणि डाउनस्केल मोडमध्ये डिझाइन इनपुट व्हिडिओला डाउनस्केल करते.
प्रक्रिया पाइपलाइनमधील चार ब्लॉक; क्लिपर, डाउनस्केलर, अपस्केलर आणि मिक्सर प्रत्येक मोडमध्ये अंतिम आउटपुटचे सादरीकरण निर्धारित करतात. सॉफ्टवेअर वर्तमान इनपुट रिझोल्यूशन, आउटपुट रिझोल्यूशन आणि तुम्ही निवडलेल्या स्केलिंग मोडवर अवलंबून प्रत्येक ब्लॉकच्या सेटिंग्ज नियंत्रित करते. बहुतेक प्रकरणांमध्ये, क्लिपर अपरिवर्तित द्वारे इनपुट पास करतो आणि मिक्सर पार्श्वभूमीचा आकार इनपुट व्हिडिओच्या अंतिम, स्केल केलेल्या आवृत्तीसारखाच असतो. तथापि, इनपुट व्हिडिओ रिझोल्यूशन आउटपुट आकारापेक्षा मोठे असल्यास, प्रथम क्लिप न करता इनपुट व्हिडिओवर अपस्केल लागू करणे शक्य नाही. जर इनपुट रिझोल्यूशन आउटपुटपेक्षा कमी असेल तर सॉफ्टवेअर मिक्सर बॅकग्राउंड लेयर लागू केल्याशिवाय डाउनस्केल लागू करू शकत नाही जो इनपुट व्हिडिओ लेयरपेक्षा मोठा आहे, ज्यामुळे आउटपुट व्हिडिओभोवती काळ्या पट्ट्या जोडल्या जातात.

तक्ता 4. ब्लॉक पाइपलाइनवर प्रक्रिया करणे
हे सारणी स्केलिंग मोड, इनपुट रिझोल्यूशन आणि आउटपुट रिझोल्यूशनच्या प्रत्येक नऊ संयोजनांमध्ये चार प्रक्रिया पाइपलाइन ब्लॉक्सची क्रिया सूचीबद्ध करते.

मोड	मध्ये > बाहेर	मध्ये = बाहेर	मध्ये < बाहेर
पासथ्रू	आउटपुट आकारासाठी क्लिप डाउनस्केल नाही	क्लिप नाही डाउनस्केल नाही	क्लिप नाही डाउनस्केल नाही
चालू ठेवले…

मोड	मध्ये > बाहेर	मध्ये = बाहेर	मध्ये < बाहेर
	अपस्केल नाही काळी किनार नाही	अपस्केल नाही काळी किनार नाही	अपस्केल नाही आउटपुट आकारासाठी ब्लॅक बॉर्डर पॅड
अपस्केल	2/3 आउटपुट आकारावर क्लिप करा डाउनस्केल नाही आउटपुट आकारापर्यंत अपस्केल काळी किनार नाही	2/3 आउटपुट आकारावर क्लिप करा डाउनस्केल नाही आउटपुट आकारापर्यंत अपस्केल काळी किनार नाही	क्लिप नाही डाउनस्केल नाही आउटपुट आकारापर्यंत अपस्केल काळी किनार नाही
डाउनस्केल	क्लिप नाही आउटपुट आकारापर्यंत डाउनस्केल अपस्केल नाही काळी किनार नाही	क्लिप नाही आउटपुट आकारापर्यंत डाउनस्केल अपस्केल नाही काळी किनार नाही	क्लिप नाही 2/3 इनपुट आकारापर्यंत डाउनस्केल अपस्केल नाही आउटपुट आकारासाठी ब्लॅक बॉर्डर पॅड

वापरकर्ता पुश बटण दाबून मोड्समध्ये बदल करा 1. सॉफ्टवेअर लूपद्वारे प्रत्येक रनवर पुश बटणांवरील मूल्यांचे निरीक्षण करते (हे सॉफ्टवेअर डिबाउन करते) आणि प्रक्रिया पाइपलाइनमधील आयपी योग्यरित्या कॉन्फिगर करते.

डिस्प्लेपोर्ट इनपुटमध्ये बदल
लूपद्वारे प्रत्येक रनवर सॉफ्टवेअर इनपुट व्हिडिओ प्रवाहाच्या स्थिरतेमध्ये बदल शोधत क्लॉक केलेल्या व्हिडिओ इनपुटची स्थिती तपासते. व्हिडिओ स्थिर असल्याचे सॉफ्टवेअर समजते जर:

• क्लॉक केलेला व्हिडिओ इनपुट अहवाल देतो की क्लॉक केलेला व्हिडिओ यशस्वीरित्या लॉक झाला आहे.
• इनपुट रिझोल्यूशन आणि कलर स्पेसमध्ये मागील लूपच्या माध्यमातून कोणतेही बदल झाले नाहीत.

जर इनपुट स्थिर असेल परंतु तो लॉक गमावला असेल किंवा व्हिडिओ प्रवाहाचे गुणधर्म बदलले असतील, तर सॉफ्टवेअर क्लॉक केलेले व्हिडिओ इनपुट पाइपलाइनद्वारे व्हिडिओ पाठवणे थांबवते. हे मिक्सरला इनपुट व्हिडिओ लेयर प्रदर्शित करणे थांबवण्यासाठी देखील सेट करते. कोणत्याही रिसीव्हर हॉटप्लग इव्हेंट किंवा रिझोल्यूशन बदलादरम्यान आउटपुट सक्रिय राहते (ब्लॅक स्क्रीन आणि इंटेल लोगो दर्शवित आहे).
जर इनपुट स्थिर नसेल परंतु आता स्थिर असेल, तर सॉफ्टवेअर नवीन इनपुट रिझोल्यूशन आणि रंगाची जागा प्रदर्शित करण्यासाठी पाइपलाइन कॉन्फिगर करते, ते CVI वरून आउटपुट पुन्हा सुरू करते आणि इनपुट व्हिडिओ स्तर पुन्हा प्रदर्शित करण्यासाठी मिक्सर सेट करते. मिक्सर लेयर पुन्हा-सक्षम करणे तात्काळ नाही कारण फ्रेम बफर अजूनही मागील इनपुटमधील जुन्या फ्रेम्सची पुनरावृत्ती करत आहे आणि डिझाइनने या फ्रेम साफ करणे आवश्यक आहे. नंतर तुम्ही ग्लिचिंग टाळण्यासाठी डिस्प्ले पुन्हा-सक्षम करू शकता. फ्रेम बफर DDR4 वरून वाचलेल्या फ्रेम्सची संख्या ठेवते, जे Nios II प्रोसेसर वाचू शकतो. सॉफ्टवेअर एसampजेव्हा इनपुट स्थिर होते तेव्हा हे मोजले जाते आणि जेव्हा संख्या चार फ्रेम्सने वाढलेली असते तेव्हा मिक्सर लेयर पुन्हा सक्षम करते, जे बफरमधून कोणत्याही जुन्या फ्रेम्स काढून टाकण्याची खात्री करते.

डिस्प्लेपोर्ट ट्रान्समीटर हॉट-प्लग इव्हेंट
डिस्प्लेपोर्ट ट्रान्समीटरवरील हॉट-प्लग इव्हेंट्स सॉफ्टवेअरमध्ये व्यत्यय आणतात जे आउटपुटमधील बदलाच्या मुख्य सॉफ्टवेअर लूपला सूचित करण्यासाठी ध्वज सेट करते. जेव्हा डिझाईन ट्रान्समीटर हॉट प्लग शोधते, तेव्हा सॉफ्टवेअर नवीन डिस्प्लेसाठी EDID वाचते आणि त्याचे कोणते रिझोल्यूशन आणि कलर स्पेस समर्थन करते हे निर्धारित करते. नवीन डिस्प्ले सपोर्ट करू शकत नाही अशा मोडवर तुम्ही DIP स्विच सेट केल्यास, सॉफ्टवेअर कमी मागणी असलेल्या डिस्प्ले मोडवर परत येते. ते नंतर पाइपलाइन, डिस्प्लेपोर्ट ट्रान्समीटर आयपी आणि नवीन आउटपुट मोडसाठी ट्रान्समीटर vid_clk तयार करणारा Si5338 भाग कॉन्फिगर करते. जेव्हा इनपुट बदल पाहतो, तेव्हा इनपुट व्हिडिओसाठी मिक्सर लेयर प्रदर्शित होत नाही कारण सॉफ्टवेअर पाइपलाइनसाठी सेटिंग्ज संपादित करते. सॉफ्टवेअर पुन्हा सक्षम होत नाही
जेव्हा नवीन सेटिंग्ज फ्रेममधून जातात तेव्हा चार फ्रेम्सपर्यंत प्रदर्शन
बफर

वापरकर्ता DIP स्विच सेटिंग्जमध्ये बदल
डिस्प्लेपोर्ट ट्रान्समीटरद्वारे चालविलेल्या आउटपुट फॉरमॅट (रिझोल्यूशन, फ्रेम रेट, कलर स्पेस आणि प्रति रंग बिट्स) वापरकर्त्याच्या डीआयपी स्विच 2 ते 6 च्या पोझिशन्स नियंत्रित करतात. जेव्हा सॉफ्टवेअर या डीआयपी स्विचेसमधील बदल ओळखतो, तेव्हा ते ट्रान्समीटर हॉट प्लगच्या अक्षरशः एकसारखे असलेल्या क्रमाने चालते. तुम्हाला ट्रान्समीटर EDID ची चौकशी करण्याची गरज नाही कारण ते बदलत नाही.

AN 889 साठी पुनरावृत्ती इतिहास: 8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदाample

तक्ता 5. AN 889 साठी पुनरावृत्ती इतिहास: 8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन एक्सample

दस्तऐवज आवृत्ती	बदल
2019.05.30	प्रारंभिक प्रकाशन.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.
*इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

कागदपत्रे / संसाधने

intel AN 889 8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदाample [pdf] वापरकर्ता मार्गदर्शक AN 889 8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदाample, AN 889, 8K डिस्प्लेपोर्ट व्हिडिओ फॉरमॅट रूपांतरण डिझाइन उदाample, स्वरूप रूपांतरण डिझाइन उदाample, रूपांतरण डिझाइन उदाample

संदर्भ

• वापरकर्ता मॅन्युअल