עיצוב המרת פורמט וידאו של intel AN 889 8K DisplayPort Example

אודות עיצוב המרת פורמט וידאו 8K DisplayPort דוגמהample

עיצוב המרת פורמט וידאו 8K DisplayPort Example משלב את IP קישוריות הווידאו Intel DisplayPort 1.4 עם צינור עיבוד וידאו. העיצוב מספק קנה מידה באיכות גבוהה, המרת מרחב צבע והמרת קצב פריימים עבור זרמי וידאו של עד 8K ב-30 פריימים לשנייה, או 4K ב-60 פריימים לשנייה.
העיצוב ניתן להגדרה של תוכנה וחומרה, המאפשר תצורה ועיצוב מחדש של המערכת. העיצוב מכוון להתקני Intel® Arria® 10 ומשתמש ב-8K העדכנית ביותר של Intel FPGA IP מחבילת עיבוד הווידאו והתמונות ב-Intel Quartus® Prime v19.2.

אודות DisplayPort Intel FPGA IP
כדי ליצור עיצובי Intel Arria 10 FPGA עם ממשקי DisplayPort, הפעל את DisplayPort Intel FPGA IP. עם זאת, DisplayPort IP זה מיישם רק את הקידוד או הפענוח של הפרוטוקול עבור DisplayPort. הוא אינו כולל את הפונקציונליות של מקלטי משדר, PLL או פונקציונליות קונפיגורציה מחדש של מקלטי המשדר הנדרשת ליישום הרכיב הטורי המהיר של הממשק. אינטל מספקת רכיבי IP נפרדים של מקלט משדר, PLL וקונפיגורציה מחדש. בחירה, פרמטר וחיבור של רכיבים אלה ליצירת מקלט DisplayPort או ממשק משדר תואם לחלוטין דורש ידע מומחה.
אינטל מספקת עיצוב זה עבור אלה שאינם מומחי מקלטי משדר. ה-GUI של עורך הפרמטרים עבור DisplayPort IP מאפשר לך לבנות את העיצוב.
אתה יוצר מופע של DisplayPort IP (שעשוי להיות מקלט בלבד, משדר בלבד או מקלט ומשדר משולב) ב-Platform Designer או בקטלוג ה-IP. כאשר אתה קובע פרמטרים של מופע DisplayPort IP, אתה יכול לבחור ליצור אקסampהעיצוב עבור אותה תצורה מסוימת. העיצוב המשולב של המקלט והמשדר הוא מעבר פשוט, שבו הפלט מהמקלט ניזון ישירות אל המשדר. עיצוב מעבר קבוע יוצר מקלט PHY, משדר PHY, ובלוקים של קונפיגורציה מחדש, המיישמים את כל ההיגיון של מקלט המשדר וה-PLL. אתה יכול להעתיק ישירות את החלקים הרלוונטיים של העיצוב, או להשתמש בעיצוב כהפניה. העיצוב יוצר DisplayPort Intel Arria 10 FPGA IP Design Example ולאחר מכן מוסיף רבים מה files שנוצר ישירות ברשימת הקומפילציה המשמשת את פרויקט Intel Quartus Prime. אלו כוללים:

• Files כדי ליצור מופעי IP עם פרמטרים עבור משדרים, PLLs ו-reconfig בלוקים.
• Verilog HDL files כדי לחבר את כתובות ה-IP הללו למקלטים ברמה גבוהה יותר PHY, משדר PHY, ו-Reconfiguration Reconfiguration של משדר.
• אילוץ עיצוב של סינופסיס (SDC) files כדי להגדיר את אילוצי התזמון הרלוונטיים.

תכונות של עיצוב המרת פורמט וידאו 8K DisplayPort Example

• קֶלֶט:
  • קישוריות DisplayPort 1.4 תומכת ברזולוציות מ-720×480 עד 3840×2160 בכל קצב פריימים של עד 60 פריימים לשנייה, ורזולוציות של עד 7680×4320 ב-30 פריימים לשנייה.
  • תמיכה בחיבור חם.
  • תמיכה בפורמטים צבעוניים של RGB ו-YCbCr (4:4:4, 4:2:2 ו-4:2:0) ב-
    קֶלֶט.
  • תוכנה מזהה אוטומטית את פורמט הקלט ומגדירה את צינור העיבוד כראוי.
• תְפוּקָה:
  • קישוריות DisplayPort 1.4 ניתנת לבחירה (באמצעות מתגי DIP) עבור רזולוציית 1080p, 1080i או 2160p ב-60 פריימים לשנייה, או 2160p ב-30 פריימים לשנייה.
  • תמיכה בחיבור חם.
  • מתגי DIP כדי להגדיר את פורמט צבע הפלט הנדרש ל-RGB, YCbCr 4:4:4, YCbCr 4:2:2, או YCbCr 4:2:0.
• צינור עיבוד יחיד של 10 סיביות 8K RGB עם קנה מידה שניתן להגדרה באמצעות תוכנה והמרת קצב פריימים:
  • 12-ברז-לנצ'וס-מדרון.
  • 16 פאזות, 4-ברצוות לנצ'וס בדרגה גבוהה יותר.
  • חיץ מסגרת וידאו משולש מספק המרת קצב פריימים.
  • מיקסר עם מיזוג אלפא מאפשר שכבת-על של סמל OSD.

תחילת העבודה עם עיצוב המרת פורמט וידאו 8K DisplayPort Example

דרישות חומרה ותוכנה

עיצוב המרת פורמט וידאו 8K DisplayPort Example דורש חומרה ותוכנה ספציפיים.

חוּמרָה:

• ערכת פיתוח Intel Arria 10 GX FPGA, כולל כרטיס הבת DDR4 Hilo
• כרטיס בת Bitec DisplayPort 1.4 FMC (גרסה 11)
• מקור DisplayPort 1.4 שמפיק עד 3840x2160p60 או 7680x4320p30 וידאו
• כיור DisplayPort 1.4 המציג וידאו עד 3840x2160p60
• כבלי DisplayPort 1.4 עם אישור VESA.

תוֹכנָה:

• מערכת ההפעלה Windows או Linux
• Intel Quartus Prime Design Suite v19.2, הכוללת:
  • מהדורת Intel Quartus Prime Pro
  • מעצב פלטפורמה
  • Nios® II EDS
  • ספריית Intel FPGA IP (כולל חבילת עיבוד הווידאו והתמונות)

העיצוב עובד רק עם גרסה זו של Intel Quartus Prime.

הורדה והתקנה של Intel 8K DisplayPort Video Format Design Design Example

העיצוב זמין בחנות העיצוב של אינטל.

1. הורד את הפרויקט בארכיון file udx10_dp.par.
2. חלץ את פרויקט Intel Quartus Prime מהארכיון:
   • a. פתח את Intel Quartus Prime Pro Edition.
   • b. נְקִישָׁה File ➤ פתח פרויקט.
     חלון פתיחת פרויקט נפתח.
   • c. נווט אל ובחר את ה-udx10_dp.par file.
   • d. לחץ על פתח.
   • e. בחלון Open Design Template, הגדר את תיקיית Destination למיקום הרצוי עבור הפרויקט שחולץ. הערכים לתבנית העיצוב file ושם הפרויקט צריך להיות נכון ואין צורך לשנות אותם.
   • f. לחץ על אישור.

לְעַצֵב Files עבור אינטל 8K DisplayPort Video Format Conversion Design Example

טבלה 1. עיצוב Files

File או שם תיקיה	תֵאוּר
ip	מכיל את מופע ה-IP files עבור כל מופעי Intel FPGA IP בעיצוב: • DisplayPort IP (משדר ומקלט) • PLL שמייצר שעונים ברמה העליונה של העיצוב • כל ה-IP המרכיבים את מערכת ה-Platform Designer לצינור העיבוד.
מאסטר_image	מכיל pre_compiled.sof, שהוא תכנות לוח מהידור מראש file עבור העיצוב.
non_acds_ip	מכיל קוד מקור ל-IP נוסף בעיצוב זה ש-Intel Quartus Prime אינו כולל.
sdc	מכיל SDC file שמתאר את מגבלות התזמון הנוספות שתכנון זה דורש. ה-SDC files הכלולים אוטומטית עם מופעי IP אינם מטפלים באילוצים אלה.
תוֹכנָה	מכיל קוד מקור, ספריות וסקריפטים לבנות עבור התוכנה הפועלת על מעבד ה-Nios II המוטבע כדי לשלוט בפונקציונליות ברמה גבוהה של העיצוב.
udx10_dp	תיקיה שאליה אינטל Quartus Prime מייצר פלט files עבור מערכת מעצב הפלטפורמה. הפלט udx10_dp.sopcinfo file מאפשר לך ליצור את אתחול הזיכרון file עבור זיכרון תוכנת המעבד Nios II. אינך צריך קודם ליצור את מערכת ה-Platform Designer המלאה.
non_acds_ip.ipx	ה-IPX הזה file מכריז על כל ה-IP בתיקיית non_acds_ip ל-Platform Designer כך שהוא יופיע בספריית ה-IP.
README.txt	הוראות קצרות לבנייה והרצה של העיצוב.
top.qpf	פרויקט Intel Quartus Prime file עבור העיצוב.
top.qsf	הגדרות הפרויקט של Intel Quartus Prime file עבור העיצוב. זֶה file מפרט את כל fileנדרשים לבניית העיצוב, יחד עם הקצאות הפינים ומספר הגדרות פרויקט אחרות.
top.v	Verilog HDL ברמה העליונה file עבור העיצוב.
udx10_dp.qsys	מערכת ה-Platform Designer המכילה את צינור עיבוד הווידאו, מעבד ה-Nios II והציוד ההיקפי שלו.

הידור עיצוב המרת פורמט וידאו 8K DisplayPort Example
אינטל מספקת תכנות לוח מראש file עבור העיצוב בספריית master_image (pre_compiled.sof) כדי לאפשר לך להריץ את העיצוב מבלי להפעיל קומפילציה מלאה.
שלבים:

1. בתוכנת Intel Quartus Prime, פתח את פרויקט top.qpf file. הארכיון שהורד יוצר זאת file כאשר אתה פותח את הפרויקט.
2. נְקִישָׁה File ➤ פתח ובחר ip/dp_rx_tx/dp_rx_tx.ip. ה-GUI של עורך הפרמטרים עבור DisplayPort IP נפתח, ומציג את הפרמטרים עבור מופע DisplayPort בעיצוב.
3. לחץ על צור דוגמהample Design (לא ליצור).
4. בסיום הדור, סגור את עורך הפרמטרים.
5. In File סייר, נווט אל ספריית התוכנה ופתח את ארכיון vip_control_src.zip כדי ליצור את ספריית vip_control_src.
6. במסוף BASH, נווט לתוכנה/סקריפט והפעל את סקריפט המעטפת build_sw.sh.
   התסריט בונה את תוכנת Nios II עבור העיצוב. זה יוצר גם .elf file שאתה יכול להוריד ללוח בזמן ריצה, ו-.hex file לקמפל לתוך הלוח תכנות .sof file.
7. בתוכנת Intel Quartus Prime, לחץ על Processing ➤ התחל הידור.
   • Intel Quartus Prime מייצר את מערכת ה-udx10_dp.qsys Platform Designer.
   • Intel Quartus Prime מגדיר את הפרויקט ל-top.qpf.

הקומפילציה יוצרת top.sof בפלט_fileספריית s כאשר היא תושלם.

Viewבנייה וחידוש של מערכת מעצב הפלטפורמה

1. לחץ על כלים ➤ מעצב פלטפורמה.
2. בחר system name.qsys עבור אפשרות מערכת ה-Platform Designer.
3. לחץ על פתח.
   מעצב פלטפורמה פותח את המערכת.
4. Review המערכת.
5. תחדש את המערכת:
   • a. לחץ על צור HDL….
   • b. בחלון הדור, הפעל נקה ספריות פלט עבור יעדי הדור שנבחרו.
   • c. לחץ על צור

הידור עיצוב המרת פורמט וידאו 8K DisplayPort Example עם Nios II Software Build Tools עבור Eclipse
אתה מגדיר סביבת עבודה אינטראקטיבית של Nios II Eclipse עבור העיצוב כדי לייצר סביבת עבודה שמשתמשת באותן תיקיות שבהן משתמש סקריפט ה-build. אם אתה מפעיל בעבר את סקריפט הבנייה, עליך למחוק את התיקיות software/vip_control ו-software/vip_control_bsp לפני יצירת סביבת העבודה Eclipse. אם תפעיל מחדש את סקריפט ה-build בכל שלב שהוא יחליף את סביבת העבודה של Eclipse.
שלבים:

1. נווט אל ספריית התוכנה ופתח את ארכיון vip_control_src.zip כדי ליצור את ספריית vip_control_src.
2. בספריית הפרויקט המותקנת, צור תיקיה חדשה וקרא לה סביבת עבודה.
3. בתוכנת Intel Quartus Prime, לחץ על כלים ➤ Nios II Software Build Tools for Eclipse.
   • a. בחלון Workspace Launcher, בחר את תיקיית סביבת העבודה שיצרת.
   • b. לחץ על אישור.
4. בחלון Nios II – Eclipse, לחץ File ➤ חדש ➤ יישום Nios II ו-BSP מ-Template.
   מופיעה תיבת הדו-שיח Nios II Application ו-BSP from Template.
   • a. במידע SOPC File בתיבה, בחר את ה-udx10_dp/udx10_dp.sopcinfo file. ה-Nios II SBT for Eclipse ממלא את שם המעבד עם שם המעבד מה-.sopcinfo file.
   • b. בתיבה שם פרויקט, הקלד vip_control.
   • c. בחר פרויקט ריק מרשימת התבניות.
   • d. לחץ על הבא.
   • e. בחר צור פרויקט BSP חדש המבוסס על תבנית פרויקט היישום עם שם הפרויקט vip_control_bsp.
   • f. הפעל השתמש במיקום ברירת מחדל.
   • g. לחץ על סיום כדי ליצור את היישום ואת ה-BSP המבוסס על .sopcinfo file.
     לאחר יצירת ה-BSP, הפרויקטים vip_control ו-vip_control_bsp מופיעים בלשונית סייר הפרויקטים.
5. בסייר Windows, העתק את התוכן של ספריית התוכנה/vip_control_src לספריית התוכנה החדשה/vip_control שנוצרה.
6. בלשונית Project Explorer של חלון Nios II – Eclipse, לחץ לחיצה ימנית על התיקיה vip_control_bsp ובחר Nios II > BSP Editor.
   • a. בחר ללא מהתפריט הנפתח עבור sys_clk_timer.
   • b. בחר cpu_timer מהתפריט הנפתח לזמן זמןamp_שָׁעוֹן עֶצֶר.
   • c. הפעל את enable_small_c_library.
   • d. לחץ על צור.
   • e. בסיום היצירה, לחץ על יציאה.
7. בלשונית Project Explorer, לחץ לחיצה ימנית על ספריית vip_control ולחץ על מאפיינים.
   1. a. בחלון Properties for vip_control, הרחב את מאפייני Nios II Application ולחץ על Nios II Application Paths.
   2. b. לחץ על הוסף... ליד פרויקטי ספרייה.
   3. c. בחלון Library Projects, נווט אל הספריה udx10.dp\spftware \vip_control_src ובחר את הספרייה bkc_dprx.syslib.
   4. d. לחץ על אישור. מופיעה הודעה המר לנתיב יחסי. לחץ על כן.
   5. e. חזור על שלבים 7.ב בעמוד 8 ו-7.c בעמוד 8 עבור הספריות bkc_dptx.syslib ו-bkc_dptxll_syslib
   6. f. לחץ על אישור.
8. בחר פרויקט ➤ בנה הכל כדי ליצור את file vip_control.elf בספריית software/vip_control.
9. בנה את mem_init file עבור אוסף Intel Quartus Prime:
   1. a. לחץ לחיצה ימנית על vip_control בחלון Project Explorer.
   2. b. בחר צור יעדים ➤ בנה….
   3. ג. בחר mem_init_generate.
      ד. לחץ על בנה.
      תוכנת Intel Quartus Prime מייצרת את
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file בספריית software/vip_control/mem_init.
10. כשהעיצוב פועל על לוח מחובר, הפעל את התכנות vip_control.elf file נוצר על ידי ה-Eclipse build.
    • a. לחץ לחיצה ימנית על תיקיית vip_control בלשונית Project Explorer של חלון Nios II -Eclipse.
    • b. בחירת Run As ➤ Nios II Hardware. אם יש לך חלון מסוף של Nios II פתוח, סגור אותו לפני הורדת התוכנה החדשה.

הגדרת ערכת הפיתוח של Intel Arria 10 GX FPGA
מתאר כיצד להגדיר את הערכה כדי להפעיל את 8K DisplayPort Video Conversion Design Example.

איור 1. ערכת פיתוח Intel Arria 10 GX עם HiLo Daughter Card
האיור מציג את הלוח עם גוף הקירור הכחול שהוסר כדי להציג את המיקום של כרטיס ה-DDR4 Hilo. אינטל ממליצה לא להפעיל את העיצוב ללא גוף הקירור במקומו.

שלבים:

1. התקן את כרטיס Bitec DisplayPort 1.4 FMC ללוח הפיתוח באמצעות FMC Port A.
2. ודא שמתג ההפעלה (SW1) כבוי, ולאחר מכן חבר את מחבר החשמל.
3. חבר כבל USB למחשב שלך ולמחבר MicroUSB (J3) בלוח הפיתוח.
4. חבר כבל DisplayPort 1.4 בין מקור DisplayPort ליציאת המקלט של כרטיס Bitec DisplayPort 1.4 FMC וודא שהמקור פעיל.
5. חבר כבל DisplayPort 1.4 בין הצג DisplayPort ליציאת המשדר של כרטיס Bitec DisplayPort 1.4 FMC וודא שהצג פעיל.
6. הפעל את הלוח באמצעות SW1.

נוריות מצב לוח, כפתורי לחיצה ומתגי DIP
ערכת הפיתוח של Intel Arria 10 GX FPGA כוללת שמונה נוריות מצב (עם פולטים ירוקים ואדומים כאחד), שלושה לחצני לחיצה על המשתמש ושמונה מתגי DIP למשתמש. עיצוב המרת פורמט וידאו 8K DisplayPort Example מאיר את הנוריות כדי לציין את מצב קישור מקלט DisplayPort. כפתורי הלחיצה ומתגי ה-DIP מאפשרים לך לשנות את הגדרות העיצוב.

נוריות סטטוס

טבלה 2. נוריות מצב

LED	תֵאוּר
נוריות LED אדומות
0	כיול DDR4 EMIF מתבצע.
1	כיול DDR4 EMIF נכשל.
7:2	לא בשימוש.
לדים ירוקים
0	מאיר כאשר אימון קישור מקלט DisplayPort מסתיים בהצלחה, והעיצוב מקבל וידאו יציב.
5:1	ספירת נתיב מקלט DisplayPort: 00001 = נתיב אחד 00010 = 2 נתיבים 00100 = 4 נתיבים
7:6	מהירות נתיב מקלט DisplayPort: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

הטבלה מפרטת את המצב שכל LED מציין. לכל עמדת LED יש גם מחוונים אדומים וירוקים שיכולים להאיר באופן עצמאי. כל נורית זוהרת בכתום פירושה שהמחוונים האדומים והירוקים דולקים.

לחצני לחיצה של המשתמש
לחצן לחיצת משתמש 0 שולט בתצוגת הלוגו של Intel בפינה הימנית העליונה של תצוגת הפלט. בהפעלה, העיצוב מאפשר הצגת הלוגו. לחיצה על כפתור 0 מפעילה את תצוגת הלוגו. לחצן לחיצת משתמש 1 שולט על מצב קנה המידה של העיצוב. כאשר מקור או כיור מחוברים לחיבור חם, ברירת המחדל של העיצוב היא:

• מצב מעבר, אם רזולוציית הקלט קטנה או שווה לרזולוציית הפלט
• מצב הקטנת קנה מידה, אם רזולוציית הקלט גדולה מרזולוציית הפלט

בכל פעם שאתה לוחץ על לחצן המשתמש 1, העיצוב מחליף למצב קנה המידה הבא (מעבר > קנה מידה, קנה מידה > ירידה בקנה מידה, קנה מידה נמוך > מעבר). כפתור המשתמש 2 אינו בשימוש.

מתגי DIP למשתמש
מתגי ה-DIP שולטים בהדפסת מסוף Nios II האופציונלית ובהגדרות של פורמט הווידאו הפלט המופעל דרך משדר DisplayPort.

טבלה 3. מתגי DIP
הטבלה מפרטת את הפונקציה של כל מתג DIP. מתגי ה-DIP, שמספרם 1 עד 8 (לא 0 עד 7), תואמים למספרים המודפסים על רכיב המתג. כדי להגדיר כל מתג למצב ON, הזז את המתג הלבן לכיוון ה-LCD והרחק מהנוריות על הלוח.

מֶתֶג	פוּנקצִיָה
1	מאפשר הדפסת מסוף Nios II כאשר הוא מוגדר ל-ON.
2	הגדר סיביות פלט לכל צבע: כבוי = 8 סיביות ON = 10 סיביות
4:3	הגדר מרחב צבע פלט ו-sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5	הגדר את רזולוציית הפלט וקצב הפריימים: SW4 OFF, SW3 OFF = 4K60 SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60
8:7	לא בשימוש

הפעלת עיצוב המרת פורמט וידאו 8K DisplayPort Example
עליך להוריד את קובץ ה-.sof file עבור העיצוב לערכת הפיתוח של Intel Arria 10 GX FPGA להפעלת העיצוב.
שלבים:

1. בתוכנת Intel Quartus Prime, לחץ על כלים ➤ מתכנת.
2. בחלון המתכנת, לחץ על זיהוי אוטומטי כדי לסרוק את ה-JTAG לשרשר ולגלות את המכשירים המחוברים.
   אם מופיע חלון מוקפץ המבקש ממך לעדכן את רשימת ההתקנים של המתכנת, לחץ על כן.
3. ברשימת ההתקנים, בחר את השורה שכותרתה 10AX115S2F45.
4. לחץ על שנה File…
   • כדי להשתמש בגרסה המורכבת מראש של התכנות file ש-Intel כוללת כחלק מהורדת העיצוב, בחר master_image/pre_compiled.sof.
   • כדי להשתמש בתכנות שלך file נוצר על ידי הקומפילציה המקומית, בחר output_files/top.sof.
5. הפעל את Program/Configure בשורה 10AX115S2F45 ברשימת ההתקנים.
6. לחץ על התחל.
   כאשר המתכנת יסתיים, העיצוב פועל באופן אוטומטי.
7. פתח מסוף Nios II כדי לקבל את הודעות הטקסט הפלט מהעיצוב, אחרת העיצוב ננעל לאחר מספר שינויים במתגים (רק אם תגדיר את מתג DIP 1 למשתמש ל-ON).
   • a. פתח חלון מסוף והקלד nios2-terminal
   • b. הקש אנטר.

מחובר בכניסה. ללא מקור, הפלט הוא מסך שחור עם הלוגו של Intel בפינה הימנית העליונה של המסך.

תיאור פונקציונלי של עיצוב המרת פורמט וידאו 8K DisplayPort Example

מערכת ה-Platform Designer, udx10_dp.qsys, מכילה את מקלט ה-DisplayPort ופרוטוקול המשדר IP, את IP צינור הווידאו ואת רכיבי המעבד Nios II. העיצוב מחבר את מערכת ה-Platform Designer ללוגיקת PHY של מקלט DisplayPort ומשדר (המכיל את משדרי הממשק) ואת לוגיקה של קונפיגורציה מחדש של מקלטי המשדר ברמה העליונה בעיצוב Verilog HDL RTL file (top.v). העיצוב כולל נתיב עיבוד וידאו יחיד בין כניסת DisplayPort לפלט DisplayPort.

איור 2. תרשים בלוק
התרשים מציג את הבלוקים ב-8K DisplayPort Video Conversion Design Example. התרשים אינו מציג חלק מהציוד ההיקפי הגנרי המחובר ל-Nios II, ל-Avalon-MM בין מעבד ה-Nios II ושאר רכיבי המערכת. העיצוב מקבל וידאו ממקור DisplayPort בצד שמאל, מעבד את הסרטון דרך צינור הווידאו משמאל לימין לפני שהוא מעביר את הסרטון אל כיור DisplayPort בצד ימין.

DisplayPort Receiver PHY ומקלט DisplayPort IP
כרטיס Bitec DisplayPort FMC מספק מאגר עבור אות DisplayPort 1.4 ממקור DisplayPort. השילוב של DisplayPort Receiver PHY ו-DisplayPort Receiver IP מפענח את האות הנכנס ליצירת זרם וידאו. מקלט DisplayPort PHY מכיל את מקלטי המשדר כדי לבטל את הנתונים הנכנסים ומקלט ה-IP של מקלט DisplayPort מפענח את פרוטוקול DisplayPort. מקלט ה-IP המשולב של DisplayPort מעבד את האות הנכנס של DisplayPort ללא כל תוכנה. אות הווידאו המתקבל ממקלט ה-IP של DisplayPort הוא פורמט זרימה מקורי של מנות. העיצוב מגדיר את מקלט ה-DisplayPort לפלט של 10 סיביות.

DisplayPort ל-IP של וידאו משעון
פלט הפורמט של זרימת הנתונים במנות על ידי מקלט ה-DisplayPort אינו תואם ישירות לפורמט נתוני הווידאו השעון ש-Clocked Video Input IP מצפה לו. ה-DisplayPort to Clocked Video IP הוא IP מותאם אישית עבור עיצוב זה. זה ממיר את פלט ה-DisplayPort לפורמט וידאו שעון תואם שתוכל לחבר ישירות לכניסת הווידאו השעון. ה-DisplayPort to Clocked Video IP יכול לשנות את תקן איתות החוטים ויכול לשנות את הסדר של מישורי הצבע בתוך כל פיקסל. תקן DisplayPort מציין סידור צבעים שונה מהזמנת IP של צינור הווידאו של אינטל. מעבד ה-Nios II שולט בהחלפת הצבעים. הוא קורא את מרחב הצבע הנוכחי לשידור ממקלט ה-IP של DisplayPort עם ממשק העבדים שלו Avalon-MM. הוא מכוון את ה-DisplayPort ל-Clocked Video IP כדי להחיל את התיקון המתאים עם ממשק העבד Avalon-MM שלו.

קלט וידאו משעון
קלט הווידאו השעון מעבד את אות ממשק הווידאו השעון מ-DisplayPort ל-Clocked Video IP וממיר אותו לפורמט אות Avalon-ST Video. פורמט אות זה מסיר את כל מידע ההסרה האופקי והאנכי מהסרטון ומשאיר רק נתוני תמונה פעילים. ה-IP מארז אותו כחבילה אחת לכל מסגרת וידאו. זה גם מוסיף מנות מטא נתונים נוספות (המכונה מנות בקרה) המתארות את הרזולוציה של כל פריים וידאו. זרם הווידאו של Avalon-ST דרך צינור העיבוד הוא ארבעה פיקסלים במקביל, עם שלושה סמלים לכל פיקסל. כניסת הווידאו השעון מספקת חציית שעון להמרה מאות הווידאו בקצב משתנה ממקלט ה-IP של מקלט DisplayPort לקצב השעון הקבוע (300 מגה-הרץ) עבור צינור ה-IP של הווידאו.

מנקה זרמים
מנקה הזרמים מבטיח שאות ה-Avalon-ST Video העובר לצינור העיבוד הוא ללא שגיאות. חיבור חם של מקור ה-DisplayPort יכול לגרום לעיצוב להציג פריימים לא שלמים של נתונים ל-IP קלט הווידאו השעון וליצור שגיאות בזרם הווידאו Avalon-ST שנוצר. גודל החבילות המכילות את נתוני הווידאו עבור כל פריים אינו תואם לגודל המדווח על ידי מנות הבקרה המשויכות. מנקה הזרמים מזהה את התנאים הללו ומוסיף נתונים נוספים (פיקסלים אפורים) לסוף חבילות הווידאו הפוגעות כדי להשלים את המסגרת ולהתאים למפרט בחבילת הבקרה.

Chroma Resampler (קלט)
נתוני הווידאו שהעיצוב מקבל בכניסה מ-DisplayPort עשויים להיות 4:4:4, 4:2:2 או 4:2:0 chroma sampלד. תפקוד כרום הקלטampler לוקח את הסרטון הנכנס בכל פורמט וממיר אותו ל-4:4:4 בכל המקרים. כדי לספק איכות חזותית גבוהה יותר, ה-chroma resampler משתמש באלגוריתם המסונן היקר ביותר מבחינה חישובית. מעבד ה-Nios II קורא את ה-chroma s הנוכחיampפורמט ling ממקלט ה-IP של DisplayPort דרך ממשק העבדים שלו Avalon-MM. זה מתקשר את הפורמט ל-chroma resampler באמצעות ממשק העבדים של Avalon-MM.

ממיר מרחב צבע (קלט)
נתוני הווידאו הקלט מ-DisplayPort עשויים להשתמש במרחב הצבע RGB או YCbCr. ממיר מרחב הצבע הקלט לוקח את הסרטון הנכנס בכל פורמט שהוא מגיע וממיר אותו ל-RGB בכל המקרים. מעבד Nios II קורא את מרחב הצבע הנוכחי ממקלט ה-IP של DisplayPort עם ממשק העבדים שלו Avalon-MM; הוא טוען את מקדמי ההמרה הנכונים ל-chroma resampler דרך ממשק העבדים של Avalon-MM.

גוֹזֵז
הקוצץ בוחר אזור פעיל מזרם הווידאו הנכנס ומשליך את השאר. בקרת התוכנה הפועלת במעבד Nios II מגדירה את האזור שיש לבחור. האזור תלוי ברזולוציה של הנתונים שהתקבלו במקור DisplayPort וברזולוציית הפלט ומצב קנה המידה. המעבד מתקשר את האזור לקליפר דרך ממשק העבדים שלו Avalon-MM.

קנה מידה
העיצוב מחיל שינוי קנה מידה על נתוני הווידאו הנכנסים בהתאם לרזולוציית הקלט שהתקבלה ולרזולוציית הפלט הדרוש לך. אתה יכול גם לבחור בין שלושה מצבי קנה מידה (עלייה בקנה מידה, ירידה בקנה מידה ומעבר). שני כתובות IP Scalar מספקות את פונקציונליות קנה המידה: האחת מיישמת כל הקטנת קנה מידה נדרשת; השני מיישם הגדלה. העיצוב דורש שני scalers.

• כאשר ה-scaler מיישם הורדת קנה מידה, הוא אינו מייצר נתונים תקפים בכל מחזור שעון במוצא שלו. למשלampאם מיישמת יחס ירידה של פי 2, האות התקף במוצא גבוה בכל מחזור שעון שני בעוד שהתכנון מקבל כל שורת קלט עם מספר זוגי, ולאחר מכן נמוך עבור מכלול קווי הקלט המספרים האי-זוגיים. התנהגות מתפרצת זו היא בסיסית לתהליך של הפחתת קצב הנתונים במוצא, אך אינה תואמת ל-Mixer IP במורד הזרם, אשר בדרך כלל מצפה לקצב נתונים עקבי יותר כדי למנוע זרימת תת-זרם במוצא. העיצוב דורש את ה-Frame Buffer בין כל דרגת ירידה למיקסר. מאגר המסגרת מאפשר למיקסר לקרוא את הנתונים בקצב שהוא דורש.
• כאשר ה-scaler מיישם שיפוץ, הוא מייצר נתונים תקפים בכל מחזור שעון, כך שלמיקסר הבא אין בעיות. עם זאת, ייתכן שהוא לא יקבל נתוני קלט חדשים בכל מחזור שעון. לוקח יוקרה פי 2 כאקסample, בקווי הפלט הזוגי הוא מקבל פעימה חדשה של נתונים כל מחזור שעון אחר, ואז לא מקבל נתוני קלט חדשים בקווי הפלט האי-זוגיים. עם זאת, ה-Clipper במעלה הזרם עשוי להפיק נתונים בקצב שונה לחלוטין אם הוא מיישם קליפ משמעותי (למשל במהלך התקרבות). לכן, בדרך כלל יש להפריד בין Clipper לבין יוקרה על ידי מאגר מסגרת, מה שמחייב את ה-Scaler לשבת אחרי מאגר המסגרת בצינור. ה-Scaler חייב לשבת לפני ה-Frame Buffer להורדת קנה מידה, כך שהעיצוב מיישם שני scalers נפרדים משני צדיו של ה-Frame Buffer: האחד עבור יוקרה; השני להורדת קנה מידה.

שני Scalers גם מפחיתים את רוחב הפס המקסימלי של DDR4 הנדרש על ידי מאגר המסגרת. עליך להחיל תמיד הקטנת קנה מידה לפני מאגר המסגרת, ולמזער את קצב הנתונים בצד הכתיבה. יש להחיל תמיד הגדלים לאחר מאגר המסגרת, מה שממזער את קצב הנתונים בצד הקריאה. כל Scaler מקבל את רזולוציית הקלט הנדרשת מחבילות הבקרה בזרם הווידאו הנכנס, בעוד שמעבד Nios II עם ממשק העבדים Avalon-MM קובע את רזולוציית הפלט עבור כל Scaler.

מאגר מסגרת
מאגר הפריימים משתמש בזיכרון DDR4 לביצוע חציצה משולשת המאפשרת לצינור עיבוד הווידאו והתמונה לבצע המרת קצב פריימים בין קצבי הפריימים הנכנסים והיוצאים. העיצוב יכול לקבל כל קצב מסגרת קלט, אך קצב הפיקסלים הכולל לא יעלה על 1 גיגה פיקסלים לשנייה. תוכנת Nios II מגדירה את קצב הפריימים של הפלט ל-30 או 60 פריימים לשנייה, לפי מצב הפלט שתבחר. קצב הפריימים של הפלט הוא פונקציה של הגדרות פלט וידאו Clocked ושעון פיקסל וידאו פלט. הלחץ האחורי ש-Clocked Video Output מחיל על הצינור קובע את הקצב שבו צד הקריאה של ה-Frame Buffer מושך פריימים של וידאו מה-DDR4.

מִיקסֵר
המיקסר יוצר תמונת רקע שחורה בגודל קבוע שמעבד ה-Nios II מתכנת כך שתתאים לגודל תמונת הפלט הנוכחית. למיקסר שתי כניסות. הקלט הראשון מתחבר ל-upscaler כדי לאפשר לעיצוב להציג את הפלט מצינור הווידאו הנוכחי. הקלט השני מתחבר לבלוק מחולל הסמלים. העיצוב מאפשר את הקלט הראשון של המיקסר רק כאשר הוא מזהה וידאו פעיל ויציב בכניסת הווידאו השעון. לכן, העיצוב שומר על תמונת פלט יציבה ביציאה תוך חיבור חם בכניסה. העיצוב אלפא ממזג את הקלט השני למיקסר, המחובר למחולל האייקונים, על פני תמונות הרקע והווידאו עם שקיפות של 50%.

ממיר מרחב צבע (פלט)
ממיר מרחב הצבע של הפלט הופך את נתוני הווידאו הקלט RGB למרחב צבע RGB או YCbCr בהתבסס על הגדרת זמן הריצה מהתוכנה.

Chroma Resampler (פלט)
chroma פלט resampler ממיר את הפורמט מ-4:4:4 לאחד מהפורמטים 4:4:4, 4:2:2 או 4:2:0. התוכנה קובעת את הפורמט. chroma פלט resampler גם משתמש באלגוריתם מסונן כדי להשיג וידאו באיכות גבוהה.

פלט וידאו משעון
פלט הווידאו השעון ממיר את זרם הווידאו Avalon-ST לפורמט הווידאו השעון. פלט הווידאו השעון מוסיף מידע על הרחקה אופקית ואנכית ותזמון סנכרון לסרטון. מעבד ה-Nios II מתכנת את ההגדרות הרלוונטיות בפלט הווידאו השעון בהתאם לרזולוציית הפלט וקצב הפריימים שאתה מבקש. פלט הווידאו השעון ממיר את השעון, חוצה משעון הצינור הקבוע של 300 מגה-הרץ לקצב המשתנה של הווידאו השעון.

שעון וידאו ל-DisplayPort
רכיב המשדר DisplayPort מקבל נתונים המעוצבים כווידאו שעון. הבדלים באיתות החוט וההצהרה של ממשקי הצינור ב-Platform Designer מונעים ממך לחבר את פלט הווידאו המשעון ישירות למשדר ה-IP של DisplayPort. הרכיב Clocked Video to DisplayPort הוא IP מותאם אישית ספציפי לעיצוב כדי לספק את ההמרה הפשוטה הנדרשת בין פלט הווידאו המשעון ל-IP של משדר DisplayPort. זה גם מחליף את הסדר של מישורי הצבע בכל פיקסל כדי לקחת בחשבון את תקני עיצוב הצבע השונים המשמשים את Avalon-ST Video ו-DisplayPort.

DisplayPort Transmitter IP ו-DisplayPort Transmitter PHY
משדר DisplayPort IP ומשדר DisplayPort PHY פועלים יחד כדי להמיר את זרם הווידאו מווידאו שעון לזרם DisplayPort תואם. משדר ה-IP של DisplayPort מטפל בפרוטוקול DisplayPort ומקודד את נתוני DisplayPort החוקיים, בעוד שמשדר DisplayPort PHY מכיל את המקלטים ויוצר את הפלט הטורי המהיר.

מעבד וציוד היקפי של Nios II
מערכת ה-Platform Designer מכילה מעבד Nios II, המנהל את כתובות ה-IP של מקלט DisplayPort ומשדר ואת הגדרות זמן הריצה של צינור העיבוד. מעבד Nios II מתחבר לציוד היקפי בסיסי אלה:

• זיכרון על שבב לאחסון התוכנית והנתונים שלה.
• AJTAG UART להצגת פלט printf של תוכנה (דרך מסוף Nios II).
• טיימר מערכת ליצירת עיכובים ברמה של אלפיות שנייה בנקודות שונות בתוכנה, כנדרש על פי מפרט DisplayPort של משכי אירועים מינימליים.
• נוריות להצגת מצב המערכת.
• מתגי לחצן לחיצה כדי לאפשר מעבר בין מצבי קנה מידה וכדי לאפשר ולנטרל תצוגה של הלוגו של אינטל.
• מתגי DIP כדי לאפשר החלפת פורמט הפלט וכדי לאפשר ולנטרל הדפסת הודעות למסוף Nios II.

אירועי חיבור חם הן במקור ה-DisplayPort והן בפסיקות שריפה, המפעילות את מעבד ה-Nios II להגדיר את משדר ה-DisplayPort ואת הצינור בצורה נכונה. הלולאה הראשית בקוד התוכנה גם עוקבת אחר הערכים בלחצני הלחיצה ובמתגי ה-DIP ומשנה את הגדרת הצינור בהתאם.

בקרי I²C
העיצוב מכיל שני בקרי I²C (Si5338 ו-PS8460) כדי לערוך את ההגדרות של שלושה מהרכיבים האחרים בערכת הפיתוח של Intel Arria 10 10 GX FPGA. שני מחוללי שעון Si5338 בערכת הפיתוח של Intel Arria 10 GX FPGA מתחברים לאותו אפיק I²C. הראשון מייצר את שעון הייחוס עבור DDR4 EMIF. כברירת מחדל, שעון זה מוגדר ל-100 מגה-הרץ לשימוש עם 1066 מגה-הרץ DDR4, אך עיצוב זה מריץ את ה-DDR4 ב-1200 מגה-הרץ, אשר דורש שעון ייחוס של 150 מגה-הרץ. בעת האתחול, מעבד ה-Nios II, באמצעות הציוד ההיקפי של בקר I²C, משנה את ההגדרות במפת הרישום של ה-Si5338 הראשון כדי להגביר את מהירות שעון הייחוס של DDR4 ל-150 מגה-הרץ. מחולל השעון השני של Si5338 מייצר את vid_clk עבור ממשק הווידאו השעון בין הצינור למשדר ה-IP של DisplayPort. עליך להתאים את המהירות של שעון זה עבור כל רזולוציית פלט וקצב פריימים שונים הנתמכים על ידי העיצוב. אתה יכול להתאים את המהירות בזמן ריצה כאשר מעבד Nios II דורש. כרטיס הבת Bitec DisplayPort 1.4 FMC עושה שימוש ב-Pade PS8460 ניקוי ריצוד משחזר ו-retimer. בעת ההפעלה מעבד Nios II עורך את הגדרות ברירת המחדל של רכיב זה כדי לעמוד בדרישות העיצוב.

תיאור תוכנה

עיצוב המרת פורמט וידאו 8K DisplayPort Exampה-IP כולל IP מחבילת Intel Video and Image Processing Suite ומממשק DisplayPort IP. כל כתובות ה-IP הללו יכולות לעבד פריימים של נתונים ללא כל התערבות נוספת כאשר ההגדרה נכונה. עליך ליישם בקרה חיצונית ברמה גבוהה כדי להגדיר את כתובות ה-IP מלכתחילה וכאשר המערכת משתנה, למשל אירועי מקלט DisplayPort או משדר חיבור חם או פעילות כפתור המשתמש. בעיצוב זה, מעבד Nios II, המריץ תוכנת שליטה בהתאמה אישית, מספק את השליטה ברמה גבוהה. בעת האתחול התוכנה:

• מגדיר את שעון ה-Ref DDR4 ל-150 מגה-הרץ כדי לאפשר מהירות DDR של 1200 מגה-הרץ, ולאחר מכן מאפס את ה-IP של ממשק הזיכרון החיצוני לכיול מחדש בשעון הייחוס החדש.
• מגדיר את PS8460 DisplayPort Repeater ו-Retimer.
• מאתחל את ממשקי המקלט והמשדר של DisplayPort.
• מאתחל את כתובות ה-IP של צינור העיבוד.

בסיום האתחול התוכנה נכנסת ללולאת תוך רציפה, בודקת מספר אירועים ומגיבה אליהם.

שינויים במצב קנה המידה
העיצוב תומך בשלושה מצבי קנה מידה בסיסיים; מעבר, יוקרה והורדה. במצב מעבר העיצוב אינו מבצע קנה מידה של סרטון הקלט, במצב יוקרה העיצוב מעלה קנה מידה של וידאו קלט, ובמצב ירידה בקנה מידה העיצוב מפחית את קנה המידה של וידאו קלט.
ארבעת הבלוקים בצינור העיבוד; ה-Clipper, ה-downscaler, upscaler והמיקסר קובעים את הצגת הפלט הסופי בכל מצב. התוכנה שולטת בהגדרות של כל בלוק בהתאם לרזולוציית הקלט הנוכחית, רזולוציית הפלט ומצב קנה המידה שתבחר. ברוב המקרים, ה-Clipper מעביר את הקלט ללא שינוי, וגודל הרקע של המיקסר זהה לגודל הגרסה הסופית, המוקטנת, של סרטון הקלט. עם זאת, אם רזולוציית הקלט של הווידאו גדולה מגודל הפלט, לא ניתן להחיל על סרטון הקלט ללא גזירה תחילה. אם רזולוציית הקלט נמוכה מהפלט, התוכנה לא יכולה להחיל ירידה בקנה המידה מבלי להחיל שכבת רקע של Mixer שגדולה יותר משכבת ​​הווידאו הקלט, מה שמוסיף פסים שחורים מסביב לסרטון הפלט.

טבלה 4. צינורות בלוק עיבוד
טבלה זו מפרטת את הפעולה של ארבעת בלוקי צינור העיבוד בכל אחד מתשעת השילובים של מצב קנה מידה, רזולוציית קלט ורזולוציית פלט.

מצב	פנימה > החוצה	פנימה = החוצה	ב < החוצה
מעבר	קליפ לגודל פלט אין קנה מידה נמוך	אין קליפ אין ירידה בקנה המידה	אין קליפ אין ירידה בקנה המידה
נִמשָׁך…

מצב	פנימה > החוצה	פנימה = החוצה	ב < החוצה
	אין יוקרה אין גבול שחור	אין יוקרה אין גבול שחור	אין יוקרה רפידות גבול שחורות לגודל פלט
יוקרתי	קליפ לגודל פלט של 2/3 ללא ירידה בקנה המידה שדרג לגודל פלט ללא גבול שחור	קליפ לגודל פלט של 2/3 ללא ירידה בקנה המידה שדרג לגודל פלט ללא גבול שחור	אין קליפ אין ירידה בקנה המידה שדרג לגודל פלט ללא גבול שחור
בקנה מידה נמוך	אין קליפ הקטנת קנה מידה לגודל פלט אין קנה מידה אין גבול שחור	אין קליפ הקטנת קנה מידה לגודל פלט אין קנה מידה אין גבול שחור	אין קליפ הורד קנה מידה ל-2/3 גודל קלט אין קנה מידה רפידות גבול שחורות לגודל פלט

שנה בין המצבים על ידי לחיצה על כפתור המשתמש 1. התוכנה עוקבת אחר הערכים על כפתורי הלחיצה בכל ריצה דרך הלולאה (היא מבצעת ביטול יציאה של תוכנה) ומגדירה את כתובות ה-IP בצינור העיבוד בצורה מתאימה.

שינויים בכניסת DisplayPort
בכל ריצה דרך הלולאה התוכנה סוקרת את מצב ה-Clocked Video Input, מחפשת שינויים ביציבות של זרם וידאו הקלט. התוכנה מחשיבה שהסרטון יציב אם:

• קלט הווידאו השעון מדווח שהסרטון השעון ננעל בהצלחה.
• ברזולוציית הקלט ובמרחב הצבעים אין שינויים מאז הריצה הקודמת דרך הלולאה.

אם הקלט היה יציב אך הוא איבד את הנעילה או שהמאפיינים של זרם הווידאו השתנו, התוכנה מפסיקה את קלט הווידאו המשעון לשלוח וידאו דרך הצינור. זה גם מגדיר את המיקסר להפסיק להציג את שכבת הווידאו הקלט. הפלט נשאר פעיל (מציג מסך שחור ולוגו של אינטל) במהלך כל אירועי חיבור חם למקלט או שינויי רזולוציה.
אם הקלט לא היה יציב אך כעת יציב, התוכנה מגדירה את הצינור להציג את רזולוציית הקלט ומרחב הצבע החדש, היא מפעילה מחדש את הפלט מה-CVI, והיא מגדירה את המיקסר להציג שוב את שכבת הווידאו הקלט. ההפעלה מחדש של שכבת המיקסר אינה מיידית שכן ייתכן שה-Frame Buffer עדיין חוזר על מסגרות ישנות מקלט קודם והעיצוב חייב לנקות את המסגרות הללו. לאחר מכן תוכל להפעיל מחדש את התצוגה כדי למנוע תקלות. מאגר המסגרת שומר ספירה של מספר הפריימים הנקראים מה-DDR4, אותם מעבד Nios II יכול לקרוא. התוכנה סampמפחיתה את הספירה הזו כאשר הקלט הופך ליציב ומאפשרת מחדש את שכבת המיקסר כאשר הספירה גדלה בארבע פריימים, מה שמבטיח שהעיצוב מוציא את כל הפריימים הישנים מהמאגר.

DisplayPort משדר Hot-plug אירועים
אירועי Hot-plug במשדר DisplayPort מפעילים פסיקה בתוך התוכנה שמגדירה דגל להתריע בפני לולאת התוכנה הראשית על שינוי בפלט. כאשר העיצוב מזהה תקע חם של משדר, התוכנה קוראת את ה-EDID עבור התצוגה החדשה כדי לקבוע באילו רזולוציות ומרחבי צבע היא תומכת. אם תגדיר את מתגי DIP למצב שהתצוגה החדשה לא יכולה לתמוך בו, התוכנה חוזרת למצב תצוגה פחות תובעני. לאחר מכן הוא מגדיר את הצינור, ה-IP של משדר DisplayPort ואת החלק Si5338 שיוצר את המשדר vid_clk עבור מצב הפלט החדש. כאשר הקלט רואה שינויים, שכבת המיקסר עבור סרטון הקלט אינה מוצגת כאשר התוכנה עורכת הגדרות עבור הצינור. התוכנה לא מופעלת מחדש
התצוגה עד לאחר ארבע פריימים כאשר ההגדרות החדשות עוברות דרך המסגרת
בַּלָם.

שינויים בהגדרות מתג DIP למשתמש
המיקומים של מתגי DIP 2 עד 6 של המשתמש שולטים בפורמט הפלט (רזולוציה, קצב פריימים, מרחב צבע וביטים לכל צבע) המופעל דרך משדר DisplayPort. כאשר התוכנה מזהה שינויים במתגי DIP אלה, היא עוברת ברצף זהה למעשה ל-hot plug של משדר. אתה לא צריך לשאול את המשדר EDID מכיוון שהוא לא משתנה.

היסטוריית גרסאות עבור AN 889: עיצוב המרת פורמט וידאו 8K DisplayPort Example

טבלה 5. היסטוריית גרסאות עבור AN 889: עיצוב המרת פורמט וידאו 8K DisplayPort Example

גרסת מסמך	שינויים
2019.05.30	שחרור ראשוני.

תאגיד אינטל. כל הזכויות שמורות. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. אינטל מתחייבת לביצועים של מוצרי ה-FPGA והמוליכים למחצה שלה למפרטים הנוכחיים בהתאם לאחריות הסטנדרטית של אינטל, אך שומרת לעצמה את הזכות לבצע שינויים בכל מוצר ושירות בכל עת ללא הודעה מוקדמת. אינטל אינה נושאת באחריות או חבות הנובעת מהיישום או השימוש בכל מידע, מוצר או שירות המתוארים כאן, למעט כפי שהוסכם במפורש בכתב על ידי אינטל. ללקוחות אינטל מומלץ להשיג את הגרסה העדכנית ביותר של מפרטי המכשיר לפני הסתמכות על מידע שפורסם ולפני ביצוע הזמנות של מוצרים או שירותים.
*שמות ומותגים אחרים עשויים להיטען כרכושם של אחרים.

מסמכים / משאבים

עיצוב המרת פורמט וידאו של intel AN 889 8K DisplayPort Example [pdfמדריך למשתמש עיצוב המרת פורמט וידאו AN 889 8K DisplayPort Example, AN 889, 8K DisplayPort עיצוב המרת פורמט וידאו לדוגמהample, עיצוב המרת פורמט Example, Conversion Design Example

הפניות

• מדריך למשתמש