intel AN 889 8K DisplayPort Video Format Conversion Design Example

O 8K DisplayPort Video Format Conversion Design Example

Zasnova pretvorbe video formata 8K DisplayPort Example integrira IP za video povezljivost Intel DisplayPort 1.4 s cevovodom za obdelavo videa. Zasnova zagotavlja visokokakovostno skaliranje, pretvorbo barvnega prostora in pretvorbo hitrosti sličic za video tokove do 8K pri 30 sličicah na sekundo ali 4K pri 60 sličicah na sekundo.
Zasnova je zelo nastavljiva s programsko in strojno opremo, kar omogoča hitro konfiguracijo in preoblikovanje sistema. Zasnova je namenjena napravam Intel® Arria® 10 in uporablja najnovejši 8K pripravljen Intel FPGA IP iz zbirke za obdelavo videa in slike v Intel Quartus® Prime v19.2.

O DisplayPort Intel FPGA IP
Če želite ustvariti modele Intel Arria 10 FPGA z vmesniki DisplayPort, ustvarite primerek DisplayPort Intel FPGA IP. Vendar pa ta IP DisplayPort izvaja samo kodiranje ali dekodiranje protokola za DisplayPort. Ne vključuje sprejemno-sprejemnih enot, PLL-jev ali funkcij za ponovno konfiguracijo sprejemno-sprejemnih enot, ki so potrebne za implementacijo hitre serijske komponente vmesnika. Intel ponuja ločene komponente za oddajnik-sprejemnik, PLL in IP za ponovno konfiguracijo. Izbira, parametriranje in povezovanje teh komponent za ustvarjanje popolnoma združljivega vmesnika sprejemnika ali oddajnika DisplayPort zahteva strokovno znanje.
Intel ponuja to zasnovo za tiste, ki niso strokovnjaki za oddajnike in oddajnike. Grafični uporabniški vmesnik urejevalnika parametrov za DisplayPort IP vam omogoča izdelavo zasnove.
Ustvarite primerek IP-ja DisplayPort (ki je lahko samo sprejemnik, samo oddajnik ali kombiniran sprejemnik in oddajnik) bodisi v Platform Designerju bodisi v katalogu IP. Ko parametrirate primerek IP DisplayPort, lahko izberete generiranje example načrt za to posebno konfiguracijo. Kombinirana zasnova sprejemnika in oddajnika je preprost prehod, kjer se izhod iz sprejemnika napaja neposredno v oddajnik. Zasnova s ​​fiksnim prehodom ustvari popolnoma funkcionalen sprejemnik PHY, oddajnik PHY in rekonfiguracijske bloke, ki izvajajo vso oddajno-sprejemno in PLL logiko. Lahko neposredno kopirate ustrezne dele dizajna ali pa dizajn uporabite kot referenco. Zasnova ustvari DisplayPort Intel Arria 10 FPGA IP Design Example in nato doda veliko filegenerira neposredno v seznam za prevajanje, ki ga uporablja projekt Intel Quartus Prime. Tej vključujejo:

• Files za ustvarjanje parametriziranih primerkov IP za oddajnike, PLL in bloke za ponovno konfiguracijo.
• Verilog HDL files za povezavo teh IP-jev v bloke sprejemnika PHY višje ravni, PHY oddajnika in razsodnika za rekonfiguracijo oddajnika
• Oblikovalska omejitev Synopsys (SDC) files za nastavitev ustreznih časovnih omejitev.

Značilnosti 8K DisplayPort Video Format Conversion Design Example

• Vnos:
  • Povezljivost DisplayPort 1.4 podpira ločljivosti od 720×480 do 3840×2160 pri poljubni hitrosti sličic do 60 sličic na sekundo in ločljivosti do 7680×4320 pri 30 sličicah na sekundo.
  • Podpora za vročo priključitev.
  • Podpora za oba barvna formata RGB in YCbCr (4:4:4, 4:2:2 in 4:2:0) na
    vnos.
  • Programska oprema samodejno zazna vhodni format in ustrezno nastavi cevovod za obdelavo.
• Izhod:
  • Izbira povezljivosti DisplayPort 1.4 (prek stikal DIP) za ločljivost 1080p, 1080i ali 2160p pri 60 sličicah na sekundo ali 2160p pri 30 sličicah na sekundo.
  • Podpora za vročo priključitev.
  • DIP stikala za nastavitev zahtevane izhodne barvne oblike na RGB, YCbCr 4:4:4, YCbCr 4:2:2 ali YCbCr 4:2:0.
• En sam 10-bitni procesni cevovod 8K RGB s programsko nastavljivim skaliranjem in pretvorbo hitrosti sličic:
  • Lanczosov skaler z 12 pipami.
  • 16-fazni Lanczosov skaler s 4 pipami.
  • Medpomnilnik video okvirjev s trojnim medpomnjenjem zagotavlja pretvorbo hitrosti sličic.
  • Mešalnik z mešanjem alfa omogoča prekrivanje ikon OSD.

Začetek uporabe 8K DisplayPort Video Format Conversion Design Example

Zahteve glede strojne in programske opreme

Zasnova pretvorbe video formata 8K DisplayPort Exampzahteva posebno strojno in programsko opremo.

Strojna oprema:

• Razvojni komplet Intel Arria 10 GX FPGA, vključno s hčerinsko kartico DDR4 Hilo
• Hčerinska kartica Bitec DisplayPort 1.4 FMC (revizija 11)
• Vir DisplayPort 1.4, ki proizvaja video do 3840x2160p60 ali 7680x4320p30
• DisplayPort 1.4 ponor, ki prikazuje video do 3840x2160p60
• Kabli DisplayPort 1.4 s certifikatom VESA.

Programska oprema:

• OS Windows ali Linux
• Intel Quartus Prime Design Suite v19.2, ki vključuje:
  • Intel Quartus Prime Pro Edition
  • Oblikovalec platforme
  • Nios® II EDS
  • Knjižnica Intel FPGA IP (vključno s paketom za obdelavo videa in slik)

Zasnova deluje samo s to različico Intel Quartus Prime.

Prenos in namestitev Intel 8K DisplayPort Video Format Conversion Design Example

Zasnova je na voljo v trgovini Intel Design Store.

1. Prenesite arhivirani projekt file udx10_dp.par.
2. Ekstrahirajte projekt Intel Quartus Prime iz arhiva:
   • a. Odprite Intel Quartus Prime Pro Edition.
   • b. Kliknite File ➤ Odpri projekt.
     Odpre se okno Open Project.
   • c. Pomaknite se do in izberite udx10_dp.par file.
   • d. Kliknite Odpri.
   • e. V oknu Open Design Template nastavite mapo Destination na želeno mesto za ekstrahirani projekt. Vnosi za predlogo oblikovanja file in ime projekta morata biti pravilna in vam ju ni treba spreminjati.
   • f. Kliknite OK.

Oblikovanje Files za Intel 8K DisplayPort Video Format Conversion Design Example

Tabela 1. Oblikovanje Files

File ali ime mape	Opis
ip	Vsebuje primerek IP files za vse primerke Intel FPGA IP v zasnovi: • DisplayPort IP (oddajnik in sprejemnik) • PLL, ki ustvarja takte na najvišji ravni zasnove • Vsi IP, ki sestavljajo sistem Platform Designer za cevovod za obdelavo.
master_image	Vsebuje pre_compiled.sof, ki je vnaprej prevedeno programiranje plošče file za oblikovanje.
non_acds_ip	Vsebuje izvorno kodo za dodatni IP v tej zasnovi, ki je Intel Quartus Prime ne vključuje.
sdc	Vsebuje SDC file ki opisuje dodatne časovne omejitve, ki jih ta zasnova zahteva. SDC fileki so samodejno vključeni v primerke IP, ne obravnavajo teh omejitev.
programsko opremo	Vsebuje izvorno kodo, knjižnice in skripte za gradnjo programske opreme, ki se izvaja na vgrajenem procesorju Nios II za nadzor funkcionalnosti zasnove na visoki ravni.
udx10_dp	Mapa, v katero Intel Quartus Prime ustvari izpis files za sistem Platform Designer. Izhod udx10_dp.sopcinfo file omogoča ustvarjanje inicializacije pomnilnika file za pomnilnik programske opreme procesorja Nios II. Ni vam treba najprej ustvariti celotnega sistema Platform Designer.
non_acds_ip.ipx	Ta IPX file prijavi ves IP v mapi non_acds_ip za Platform Designer, tako da se prikaže v knjižnici IP.
README.txt	Kratka navodila za izdelavo in zagon zasnove.
top.qpf	Projekt Intel Quartus Prime file za oblikovanje.
top.qsf	Nastavitve projekta Intel Quartus Prime file za oblikovanje. to file navaja vse fileje potreben za izdelavo dizajna, skupaj z dodelitvijo zatičev in številnimi drugimi nastavitvami projekta.
top.v	Verilog HDL najvišje ravni file za oblikovanje.
udx10_dp.qsys	Sistem Platform Designer, ki vsebuje cevovod za obdelavo videa, procesor Nios II in njegove zunanje naprave.

Sestavljanje zasnove pretvorbe video formata 8K DisplayPort, nprample
Intel zagotavlja vnaprej prevedeno programiranje plošče file za zasnovo v imeniku master_image (pre_compiled.sof), ki vam omogoča zagon zasnove brez izvajanja celotne kompilacije.
KORAKI:

1. V programski opremi Intel Quartus Prime odprite projekt top.qpf file. Preneseni arhiv to ustvari file ko odpakirate projekt.
2. Kliknite File ➤ Odprite in izberite ip/dp_rx_tx/dp_rx_tx.ip. Odpre se GUI urejevalnika parametrov za IP DisplayPort, ki prikazuje parametre za instanco DisplayPort v načrtu.
3. Kliknite Generate Example Design (ne Generate).
4. Ko je generiranje končano, zaprite urejevalnik parametrov.
5. In File Raziskovalec, pojdite do imenika programske opreme in razpakirajte arhiv vip_control_src.zip, da ustvarite imenik vip_control_src.
6. V terminalu BASH se pomaknite do programske opreme/skripta in zaženite lupinski skript build_sw.sh.
   Skript gradi programsko opremo Nios II za načrtovanje. Ustvari tako .elf file ki ga lahko prenesete na tablo med izvajanjem, in .hex file prevesti v programsko ploščo .sof file.
7. V programski opremi Intel Quartus Prime kliknite Processing ➤ Start Compilation.
   • Intel Quartus Prime ustvari sistem udx10_dp.qsys Platform Designer.
   • Intel Quartus Prime nastavi projekt na top.qpf.

Kompilacija ustvari top.sof v izhodu_fileimenik s, ko se zaključi.

Viewing in regeneracija sistema Platform Designer

1. Kliknite Orodja ➤ Oblikovalnik platforme.
2. Izberite sistemsko ime.qsys za sistemsko možnost Platform Designer.
3. Kliknite Odpri.
   Platform Designer odpre sistem.
4. Review sistem.
5. Regenerirajte sistem:
   • a. Kliknite Generate HDL….
   • b. V oknu za ustvarjanje vklopite Počisti izhodne imenike za izbrane cilje za ustvarjanje.
   • c. Kliknite Ustvari

Sestavljanje zasnove pretvorbe video formata 8K DisplayPort, nprampz orodji za gradnjo programske opreme Nios II za Eclipse
Nastavite interaktivni delovni prostor Nios II Eclipse za oblikovanje, da ustvarite delovni prostor, ki uporablja iste mape, kot jih uporablja gradbeni skript. Če ste predhodno zagnali gradbeni skript, morate izbrisati mapi software/vip_control in software/vip_control_bsp, preden ustvarite delovni prostor Eclipse. Če na kateri koli točki znova zaženete gradbeni skript, ta prepiše delovni prostor Eclipse.
KORAKI:

1. Pomaknite se do imenika programske opreme in razpakirajte arhiv vip_control_src.zip, da ustvarite imenik vip_control_src.
2. V imeniku nameščenega projekta ustvarite novo mapo in jo poimenujte delovni prostor.
3. V programski opremi Intel Quartus Prime kliknite Orodja ➤ Orodja za gradnjo programske opreme Nios II za Eclipse.
   • a. V oknu zaganjalnika delovnega prostora izberite mapo delovnega prostora, ki ste jo ustvarili.
   • b. Kliknite OK.
4. V oknu Nios II – Eclipse kliknite File ➤ Novo ➤ Aplikacija Nios II in BSP iz predloge.
   Prikaže se pogovorno okno aplikacije Nios II in BSP iz predloge.
   • a. V informacijah SOPC File polje izberite udx10_dp/ udx10_dp.sopcinfo file. Nios II SBT za Eclipse izpolni ime CPU z imenom procesorja iz .sopcinfo file.
   • b. V polje Ime projekta vnesite vip_control.
   • c. Na seznamu Predloge izberite Prazen projekt.
   • d. Kliknite Naprej.
   • e. Izberite Ustvari nov projekt BSP na podlagi predloge projekta aplikacije z imenom projekta vip_control_bsp.
   • f. Vklopite Uporabi privzeto lokacijo.
   • g. Kliknite Dokončaj, da ustvarite aplikacijo in BSP na podlagi .sopcinfo file.
     Ko BSP ustvari, se projekta vip_control in vip_control_bsp prikažeta na zavihku Project Explorer.
5. V Windows Explorerju kopirajte vsebino imenika software/vip_control_src v novo ustvarjeni imenik software/vip_control.
6. Na zavihku Raziskovalec projektov okna Nios II – Eclipse z desno miškino tipko kliknite mapo vip_control_bsp in izberite Nios II > BSP Editor.
   • a. V spustnem meniju za sys_clk_timer izberite Brez.
   • b. Izberite cpu_timer v spustnem meniju za timestamp_timer.
   • c. Vklopite enable_small_c_library.
   • d. Kliknite Ustvari.
   • e. Ko je generiranje končano, kliknite Izhod.
7. Na zavihku Raziskovalec projektov z desno miškino tipko kliknite imenik vip_control in kliknite Lastnosti.
   1. a. V oknu Lastnosti za vip_control razširite Lastnosti aplikacije Nios II in kliknite Poti aplikacij Nios II.
   2. b. Kliknite Dodaj ... poleg Knjižnični projekti.
   3. c. V oknu Library Projects se pomaknite do imenika udx10.dp\spftware \vip_control_src in izberite imenik bkc_dprx.syslib.
   4. d. Kliknite OK. Prikaže se sporočilo Pretvori v relativno pot. Kliknite Da.
   5. e. Ponovite koraka 7.b na strani 8 in 7.c na strani 8 za imenika bkc_dptx.syslib in bkc_dptxll_syslib
   6. f. Kliknite OK.
8. Izberite Projekt ➤ Zgradi vse, da ustvarite file vip_control.elf v imeniku software/vip_control.
9. Zgradite mem_init file za kompilacijo Intel Quartus Prime:
   1. a. Desni klik vip_control v oknu Project Explorer.
   2. b. Izberite Make Targets ➤ Build….
   3. c. Izberite mem_init_generate.
      d. Kliknite Zgradi.
      Programska oprema Intel Quartus Prime ustvari
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file v imeniku software/vip_control/mem_init.
10. Ko se načrt izvaja na povezani plošči, zaženite programiranje vip_control.elf file ustvarjen z gradnjo Eclipse.
    • a. Z desno miškino tipko kliknite mapo vip_control na zavihku Project Explorer okna Nios II -Eclipse.
    • b. Izbira Zaženi kot ➤ Strojna oprema Nios II. Če imate odprto okno terminala Nios II, ga zaprite, preden prenesete novo programsko opremo.

Nastavitev razvojnega kompleta Intel Arria 10 GX FPGA
Opisuje, kako nastaviti komplet za zagon 8K DisplayPort Video Format Conversion Design Example.

Slika 1. Razvojni komplet Intel Arria 10 GX s hčerinsko kartico HiLo
Na sliki je prikazana plošča z odstranjenim modrim hladilnikom, ki prikazuje položaj kartice DDR4 Hilo. Intel priporoča, da načrtovanja ne izvajate brez nameščenega hladilnega telesa.

KORAKI:

1. Namestite kartico Bitec DisplayPort 1.4 FMC na razvojno ploščo s pomočjo FMC Port A.
2. Prepričajte se, da je stikalo za vklop (SW1) izklopljeno, nato priključite napajalni priključek.
3. Povežite kabel USB z računalnikom in s priključkom MicroUSB (J3) na razvojni plošči.
4. Priključite kabel DisplayPort 1.4 med vir DisplayPort in vrata Receiver kartice Bitec DisplayPort 1.4 FMC in se prepričajte, da je vir aktiven.
5. Priključite kabel DisplayPort 1.4 med zaslonom DisplayPort in vrati za oddajnik kartice Bitec DisplayPort 1.4 FMC in zagotovite, da je zaslon aktiven.
6. Vklopite ploščo s SW1.

LED-lučke stanja plošče, gumbi in DIP stikala
Razvojni komplet Intel Arria 10 GX FPGA ima osem statusnih LED (z zelenimi in rdečimi oddajniki), tri uporabniške tipke in osem uporabniških DIP stikal. Zasnova pretvorbe video formata 8K DisplayPort Example osvetli LED, ki označujejo stanje povezave sprejemnika DisplayPort. Gumbi in DIP stikala vam omogočajo spreminjanje konstrukcijskih nastavitev.

Lučke stanja

Tabela 2. LED lučke stanja

LED	Opis
Rdeče LED
0	DDR4 EMIF kalibracija v teku.
1	Umerjanje DDR4 EMIF ni uspelo.
7:2	Neuporabljeno.
Zelene LED
0	Zasveti, ko se usposabljanje povezave sprejemnika DisplayPort uspešno zaključi in dizajn prejme stabilen video.
5:1	Število pasov sprejemnika DisplayPort: 00001 = 1 pas 00010 = 2 stezi 00100 = 4 stezi
7:6	Hitrost traku sprejemnika DisplayPort: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

V tabeli so navedeni statusi, ki jih prikazuje posamezna LED. Vsak položaj LED ima rdeče in zelene indikatorje, ki lahko svetijo neodvisno. Katera koli lučka LED, ki sveti oranžno, pomeni, da sta vključena rdeči in zeleni indikator.

Uporabniški gumbi
Uporabniški gumb 0 nadzira prikaz logotipa Intel v zgornjem desnem kotu izhodnega zaslona. Ob zagonu dizajn omogoča prikaz logotipa. S pritiskom na gumb 0 se omogoči prikaz logotipa. Uporabniški pritisni gumb 1 nadzira način skaliranja dizajna. Ko je vir ali ponor vroče priključen, je zasnova privzeto nastavljena na:

• Prehodni način, če je vhodna ločljivost manjša ali enaka izhodni ločljivosti
• Način zmanjšanja, če je vhodna ločljivost večja od izhodne ločljivosti

Vsakič, ko pritisnete uporabniški potisni gumb 1, se zasnova preklopi na naslednji način skaliranja (prehod > navzgor, navzgor > navzdol, navzdol > prehod). Uporabniški gumb 2 ni v uporabi.

Uporabniška DIP stikala
DIP stikala nadzirajo opcijsko tiskanje terminala Nios II in nastavitve za izhodni video format, ki se poganja prek oddajnika DisplayPort.

Tabela 3. DIP stikala
Tabela navaja funkcije vsakega DIP stikala. DIP stikala, oštevilčena od 1 do 8 (ne od 0 do 7), se ujemajo s številkami, natisnjenimi na komponenti stikala. Če želite posamezno stikalo nastaviti na VKLOP, premaknite belo stikalo proti LCD-zaslonu in stran od LED diod na plošči.

Stikalo	funkcija
1	Omogoča tiskanje terminala Nios II, ko je nastavljen na VKLOP.
2	Nastavite izhodne bite na barvo: IZKLOP = 8 bitov VKLOP = 10 bitov
4:3	Nastavite izhodni barvni prostor in sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5	Nastavite izhodno ločljivost in hitrost sličic: SW4 IZKLOP, SW3 IZKLOP = 4K60 SW4 IZKLOP, SW3 VKLOP = 4K30 SW4 VKLOP, SW3 IZKLOP = 1080p60 SW4 VKLOP, SW3 VKLOP = 1080i60
8:7	Nerabljeno

Zagon 8K DisplayPort Video Format Conversion Design Example
Prenesti morate prevedeno datoteko .sof file za zasnovo razvojnemu kompletu Intel Arria 10 GX FPGA za zagon zasnove.
KORAKI:

1. V programski opremi Intel Quartus Prime kliknite Tools ➤ Programmer.
2. V oknu programerja kliknite Samodejno zaznaj, da skenirate JTAG verigo in odkrijte povezane naprave.
   Če se prikaže pojavno okno, v katerem vas prosimo, da posodobite seznam naprav programerja, kliknite Da.
3. Na seznamu naprav izberite vrstico z oznako 10AX115S2F45.
4. Kliknite Spremeni File…
   • Za uporabo vnaprej prevedene različice programiranja file ki ga Intel vključi kot del prenosa načrta, izberite master_image/pre_compiled.sof.
   • Za uporabo vašega programiranja file ustvarjen z lokalnim prevajanjem, izberite output_files/top.sof.
5. Vklopite Program/Configure v vrstici 10AX115S2F45 na seznamu naprav.
6. Kliknite Start.
   Ko programer zaključi, se načrt samodejno zažene.
7. Odprite terminal Nios II, da prejmete izhodna besedilna sporočila iz zasnove, sicer se zasnova zaklene po številnih spremembah stikala (samo če nastavite uporabniško DIP stikalo 1 na VKLOP).
   • a. Odprite terminalsko okno in vnesite nios2-terminal
   • b. Pritisnite Enter.

priključen na vhodu. Brez vira je izhod črn zaslon z logotipom Intel v zgornjem desnem kotu zaslona.

Funkcionalni opis zasnove pretvorbe video formata 8K DisplayPort, nprample

Sistem Platform Designer, udx10_dp.qsys, vsebuje IP protokola sprejemnika in oddajnika DisplayPort, IP video cevovoda in komponente procesorja Nios II. Zasnova povezuje sistem Platform Designer z logiko sprejemnika in oddajnika DisplayPort PHY (ki vsebuje vmesniške sprejemnike) in logiko rekonfiguracije sprejemnikov na najvišji ravni v zasnovi Verilog HDL RTL file (vrh.v). Zasnova obsega eno pot obdelave videa med vhodom DisplayPort in izhodom DisplayPort.

Slika 2. Blok diagram
Diagram prikazuje bloke v 8K DisplayPort Video Format Conversion Design Example. Diagram ne prikazuje nekaterih generičnih zunanjih naprav, povezanih z Nios II, Avalon-MM med procesorjem Nios II in drugimi komponentami sistema. Zasnova sprejema video iz vira DisplayPort na levi, obdeluje video skozi video cevovod od leve proti desni, preden prenese video v ponor DisplayPort na desni.

DisplayPort sprejemnik PHY in DisplayPort sprejemnik IP
Kartica Bitec DisplayPort FMC zagotavlja medpomnilnik za signal DisplayPort 1.4 iz vira DisplayPort. Kombinacija DisplayPort Receiver PHY in DisplayPort Receiver IP dekodira dohodni signal za ustvarjanje video toka. Sprejemnik DisplayPort PHY vsebuje oddajnike za deserializacijo dohodnih podatkov, IP sprejemnika DisplayPort pa dekodira protokol DisplayPort. Kombinirani IP sprejemnik DisplayPort obdeluje dohodni signal DisplayPort brez programske opreme. Nastali video signal iz IP-ja sprejemnika DisplayPort je izvorni paketni pretočni format. Zasnova konfigurira sprejemnik DisplayPort za 10-bitni izhod.

DisplayPort v Clocked Video IP
Izhodni format paketnih pretočnih podatkov sprejemnika DisplayPort ni neposredno združljiv s formatom taktiranih video podatkov, ki ga pričakuje IP vhodnega video signala. IP DisplayPort za Clocked Video je IP po meri za to zasnovo. Pretvori izhod DisplayPort v združljiv taktni video format, ki ga lahko priključite neposredno na taktni video vhod. DisplayPort v Clocked Video IP lahko spremeni standard žične signalizacije in lahko spremeni vrstni red barvnih ravnin znotraj vsake slikovne pike. Standard DisplayPort določa vrstni red barv, ki je drugačen od vrstnega reda IP video cevovoda Intel. Procesor Nios II nadzoruje zamenjavo barv. Prebere trenutni barvni prostor za prenos iz IP-ja sprejemnika DisplayPort s pomožnim vmesnikom Avalon-MM. Usmeri DisplayPort na Clocked Video IP, da uporabi ustrezen popravek s svojim podrejenim vmesnikom Avalon-MM.

Urejen video vhod
Taktni video vhod obdela signal video vmesnika s taktom iz DisplayPort v Clocked Video IP in ga pretvori v format video signala Avalon-ST. Ta oblika signala odstrani vse vodoravne in navpične prazne informacije iz videoposnetka, pri čemer ostanejo samo aktivni slikovni podatki. IP ga pakira kot en paket na video okvir. Doda tudi dodatne pakete metapodatkov (imenovane nadzorni paketi), ki opisujejo ločljivost vsakega video okvirja. Video tok Avalon-ST skozi cev za obdelavo je štiri vzporedne slikovne pike, s tremi simboli na slikovno piko. Video vhod s taktom zagotavlja prehod ure za pretvorbo iz video signala s spremenljivo hitrostjo s sprejemnikom IP DisplayPort v fiksno frekvenco (300 MHz) za video cevovod IP.

Stream Cleaner
Čistilec toka zagotavlja, da je signal Avalon-ST Video, ki prehaja v cevovod za obdelavo, brez napak. Vroča priključitev vira DisplayPort lahko povzroči, da zasnova predstavi nepopolne okvire podatkov za taktirani video vhodni IP in ustvari napake v nastalem video toku Avalon-ST. Velikost paketov, ki vsebujejo video podatke za vsak okvir, se potem ne ujema z velikostjo, ki jo sporočajo povezani kontrolni paketi. Čistilec toka zazna te pogoje in doda dodatne podatke (sive slikovne pike) na konec motečih video paketov, da dokonča okvir in se ujema s specifikacijo v nadzornem paketu.

Chroma Resampler (vnos)
Video podatki, ki jih dizajn prejme na vhodu iz DisplayPort, so lahko barvni 4:4:4, 4:2:2 ali 4:2:0ampLED. Vhodna barvna ločljivostampler sprejme dohodni video v kateri koli obliki in ga v vseh primerih pretvori v 4:4:4. Da bi zagotovili višjo vizualno kakovost, je chroma resampler uporablja računsko najdražji filtrirani algoritem. Procesor Nios II bere trenutne barvne odtenkeampling formatu iz IP-ja sprejemnika DisplayPort prek njegovega podrejenega vmesnika Avalon-MM. Sporoča format chroma resampler prek svojega podrejenega vmesnika Avalon-MM.

Pretvornik barvnega prostora (vhod)
Vhodni video podatki iz DisplayPort lahko uporabljajo barvni prostor RGB ali YCbCr. Pretvornik vhodnega barvnega prostora sprejme dohodni video v katerem koli formatu, ki ga prispe, in ga v vseh primerih pretvori v RGB. Procesor Nios II bere trenutni barvni prostor iz IP-ja sprejemnika DisplayPort s svojim podrejenim vmesnikom Avalon-MM; naloži pravilne koeficiente pretvorbe v barvno ločljivostampler prek svojega podrejenega vmesnika Avalon-MM.

Strižnik
Strižnik izbere aktivno območje iz dohodnega video toka in zavrže preostanek. Nadzor programske opreme, ki deluje na procesorju Nios II, določa regijo za izbiro. Regija je odvisna od ločljivosti podatkov, prejetih na izvoru DisplayPort, ter izhodne ločljivosti in načina skaliranja. Procesor sporoči regijo Clipperju prek svojega podrejenega vmesnika Avalon-MM.

Scaler
Zasnova uporablja skaliranje vhodnih video podatkov glede na prejeto vhodno ločljivost in izhodno ločljivost, ki jo potrebujete. Izbirate lahko tudi med tremi načini skaliranja (navzgor, navzdol in prehod). Dva skalarna IP-ja zagotavljata funkcionalnost skaliranja: eden izvaja poljubno zahtevano zmanjševanje; drugi izvaja nadgradnjo. Zasnova zahteva dva skalerja.

• Ko skalirnik izvaja znižanje lestvice, na svojem izhodu ne ustvari veljavnih podatkov v vsakem taktu. Na primerample, če izvajamo 2-kratno razmerje navzdol, je veljavni signal na izhodu visok vsak drugi takt, medtem ko zasnova prejme vsako sodo oštevilčeno vhodno linijo, in nato nizek za celotno liho oštevilčeno vhodno linijo. To porušitveno vedenje je temeljnega pomena za postopek zmanjševanja podatkovne hitrosti na izhodu, vendar je nezdružljivo z nizvodnim mešalnikom IP, ki na splošno pričakuje bolj dosledno podatkovno hitrost, da se izogne ​​premajhnemu pretoku na izhodu. Zasnova zahteva vmesni pomnilnik okvirja med katero koli nižjo lestvico in mešalnikom. Medpomnilnik okvirjev omogoča mešalniku branje podatkov s hitrostjo, ki jo zahteva.
• Ko skalirnik izvede povečanje lestvice, ustvari veljavne podatke v vsakem taktu, tako da naslednji mešalnik nima težav. Vendar pa morda ne bo sprejel novih vhodnih podatkov ob vsakem taktu. Vzemite 2x višji razred kot bivšiample, na sodo oštevilčenih izhodnih linijah sprejme nov utrip podatkov vsak drugi takt, nato pa ne sprejme novih vhodnih podatkov na lihih izhodnih linijah. Vendar pa lahko vzvodni Clipper proizvaja podatke s povsem drugačno hitrostjo, če uporablja pomemben posnetek (npr. med povečavo). Zato morata biti Clipper in upscale na splošno ločena z medpomnilnikom okvirjev, pri čemer mora biti Scaler nameščen za medpomnilnikom okvirjev v cevovodu. Scaler mora sedeti pred medpomnilnikom okvirjev za znižanje ločljivosti, tako da zasnova izvaja dva ločena skalirnika na obeh straneh medpomnilnika okvirjev: enega za višjo ločljivost; drugo za zmanjšanje.

Dva Scalerja tudi zmanjšata največjo pasovno širino DDR4, ki jo zahteva Frame Buffer. Pred vmesnim pomnilnikom okvirjev morate vedno uporabiti nižje lestvice, s čimer zmanjšate hitrost prenosa podatkov na zapisovalni strani. Za medpomnilnikom okvirjev vedno uporabite višje lestvice, kar zmanjša hitrost prenosa podatkov na strani za branje. Vsak Scaler pridobi zahtevano vhodno ločljivost iz kontrolnih paketov v dohodnem video toku, medtem ko procesor Nios II s podrejenim vmesnikom Avalon-MM nastavi izhodno ločljivost za vsak Scaler.

Medpomnilnik okvirja
Medpomnilnik okvirjev uporablja pomnilnik DDR4 za izvajanje trojnega medpomnilnika, ki omogoča cevovodu za obdelavo videa in slik, da izvede pretvorbo hitrosti sličic med dohodno in odhodno hitrostjo sličic. Zasnova lahko sprejme katero koli vhodno hitrost sličic, vendar skupna hitrost slikovnih pik ne sme preseči 1 giga slikovnih pik na sekundo. Programska oprema Nios II nastavi izhodno hitrost sličic na 30 ali 60 sličic na sekundo, glede na način izhoda, ki ga izberete. Izhodna hitrost sličic je funkcija nastavitev Clocked Video Output in ure slikovnih pik izhodnega videa. Povratni pritisk, ki ga taktni video izhod uporablja za cevovod, določa hitrost, s katero bralna stran medpomnilnika okvirjev potegne video okvirje iz DDR4.

Mešalnik
Mešalnik ustvari črno sliko ozadja fiksne velikosti, ki jo procesor Nios II programira tako, da ustreza velikosti trenutne izhodne slike. Mešalnik ima dva vhoda. Prvi vhod se poveže s povečevalnikom, da omogoči načrtu prikaz izhoda iz trenutnega video cevovoda. Drugi vhod se poveže z blokom generatorja ikon. Zasnova omogoča samo prvi vhod mešalne mize, ko zazna aktiven, stabilen video na video vhodu s taktom. Zato zasnova ohranja stabilno izhodno sliko na izhodu, medtem ko vročo priključitev na vhodu. Oblika alfa združi drugi vhod v mešalnik, povezan z generatorjem ikon, prek ozadja in video cevovodnih slik s 50-odstotno prosojnostjo.

Pretvornik barvnega prostora (izhod)
Pretvornik izhodnega barvnega prostora pretvori vhodne video podatke RGB v barvni prostor RGB ali YCbCr na podlagi nastavitve časa izvajanja iz programske opreme.

Chroma Resampler (izhod)
Izhodna barvna ločljivostampler pretvori format iz 4:4:4 v enega od formatov 4:4:4, 4:2:2 ali 4:2:0. Programska oprema nastavi format. Izhodna barvna ločljivostampler uporablja tudi filtrirani algoritem za doseganje visokokakovostnega videa.

Urejen video izhod
Taktni video izhod pretvori video tok Avalon-ST v taktni video format. Taktni video izhod videoposnetku doda informacije o vodoravnem in navpičnem praznjenju ter časovni razpored sinhronizacije. Procesor Nios II programira ustrezne nastavitve v taktnem video izhodu glede na izhodno ločljivost in hitrost sličic, ki ju zahtevate. Taktni video izhod pretvori uro, pri čemer preide iz fiksne 300 MHz cevovodne ure v spremenljivo hitrost taktnega videa.

Posnetek videa na DisplayPort
Komponenta oddajnika DisplayPort sprejema podatke, oblikovane kot posneti video. Razlike v žični signalizaciji in deklaraciji vmesnikov vodov v Platform Designerju preprečujejo neposredno povezavo taktnega video izhoda z IP-jem oddajnika DisplayPort. Komponenta Clocked Video to DisplayPort je IP po meri, specifičen za zasnovo, ki zagotavlja preprosto pretvorbo, potrebno med Clocked Video Output in IP oddajnika DisplayPort. Prav tako zamenja vrstni red barvnih ravnin v vsaki piksli, da upošteva različne standarde oblikovanja barv, ki jih uporabljata Avalon-ST Video in DisplayPort.

DisplayPort Transmitter IP in DisplayPort Transmitter PHY
Oddajnik DisplayPort IP in oddajnik DisplayPort PHY skupaj delujeta za pretvorbo video toka iz posnetega videa v združljiv tok DisplayPort. Oddajnik DisplayPort IP obravnava protokol DisplayPort in kodira veljavne podatke DisplayPort, medtem ko oddajnik DisplayPort PHY vsebuje sprejemnike in oddajnike in ustvarja hitri serijski izhod.

Procesor Nios II in zunanje naprave
Sistem Platform Designer vsebuje procesor Nios II, ki upravlja IP-je sprejemnika in oddajnika DisplayPort ter nastavitve izvajalnega časa za cevovod za obdelavo. Procesor Nios II se poveže s temi osnovnimi zunanjimi napravami:

• Pomnilnik na čipu za shranjevanje programa in njegovih podatkov.
• AJTAG UART za prikaz izpisa programske opreme printf (prek terminala Nios II).
• Sistemski časovnik za ustvarjanje zakasnitev na ravni milisekund na različnih točkah programske opreme, kot zahteva specifikacija DisplayPort o minimalnem trajanju dogodkov.
• LED za prikaz stanja sistema.
• Stikala s pritiskom na gumb za preklapljanje med načini skaliranja ter za omogočanje in onemogočanje prikaza logotipa Intel.
• DIP stikala za preklop izhodnega formata ter za omogočanje in onemogočanje tiskanja sporočil na terminal Nios II.

Dogodki vroče priključitve na izvoru in ponoru DisplayPort povzročijo požarne prekinitve, ki sprožijo procesor Nios II, da pravilno konfigurira oddajnik in cevovod DisplayPort. Glavna zanka v programski kodi prav tako spremlja te vrednosti na tipkah in DIP stikalih ter ustrezno spremeni nastavitev cevovoda.

Krmilniki I²C
Zasnova vsebuje dva krmilnika I²C (Si5338 in PS8460) za urejanje nastavitev treh drugih komponent v razvojnem kompletu Intel Arria 10 10 GX FPGA. Dva generatorja takta Si5338 na razvojnem kompletu Intel Arria 10 GX FPGA se povežeta z istim vodilom I²C. Prvi ustvari referenčno uro za DDR4 EMIF. Privzeto je ta ura nastavljena na 100 MHz za uporabo s 1066 MHz DDR4, vendar ta zasnova poganja DDR4 pri 1200 MHz, kar zahteva referenčno uro 150 MHz. Ob zagonu procesor Nios II prek zunanjega krmilnika I²C spremeni nastavitve v zemljevidu registra prvega Si5338, da poveča hitrost referenčne ure DDR4 na 150 MHz. Drugi taktni generator Si5338 ustvari vid_clk za taktni video vmesnik med cevovodom in IP-jem oddajnika DisplayPort. Hitrost te ure morate prilagoditi za vsako različno izhodno ločljivost in hitrost sličic, ki jih podpira načrt. Hitrost med delovanjem lahko prilagodite, ko to zahteva procesor Nios II. Hčerinska kartica Bitec DisplayPort 1.4 FMC uporablja ponavljalnik in časovnik za čiščenje tresenja Parade PS8460. Ob zagonu procesor Nios II uredi privzete nastavitve te komponente, da ustreza zahtevam zasnove.

Opis programske opreme

Zasnova pretvorbe video formata 8K DisplayPort Example vključuje IP iz zbirke Intel Video and Image Processing Suite in IP vmesnika DisplayPort. Vsi ti IP-ji lahko ob pravilni nastavitvi obdelujejo okvire podatkov brez kakršnega koli nadaljnjega posredovanja. Zunanji nadzor na visoki ravni morate izvesti za nastavitev IP-jev na začetku in ob spremembah sistema, npr. dogodki vroče priključitve sprejemnika ali oddajnika DisplayPort ali dejavnost uporabniškega gumba. V tej zasnovi procesor Nios II, ki poganja nadzorno programsko opremo po meri, zagotavlja nadzor na visoki ravni. Ob zagonu programska oprema:

• Nastavi referenčno uro DDR4 na 150 MHz, da omogoči hitrost DDR 1200 MHz, nato ponastavi IP vmesnika zunanjega pomnilnika za ponovno umerjanje na novo referenčno uro.
• Nastavi repetitor in ponovni časovnik PS8460 DisplayPort.
• Inicializira vmesnike sprejemnika in oddajnika DisplayPort.
• Inicializira IP-je cevovoda za obdelavo.

Ko je inicializacija končana, programska oprema vstopi v neprekinjeno zanko while, preverja številne dogodke in se odziva nanje.

Spremembe v načinu skaliranja
Zasnova podpira tri osnovne načine skaliranja; prehod, upscale in downscale. V prehodnem načinu zasnova ne spreminja velikosti vhodnega videa, v višjem načinu zasnova zvišuje ločljivost vhodnega videa, v načinu nižje ločljivosti pa zasnova zmanjšuje vhodni video.
Štirje bloki v cevovodu za obdelavo; Clipper, downscaler, upscaler in Mixer določajo predstavitev končnega rezultata v vsakem načinu. Programska oprema nadzoruje nastavitve vsakega bloka glede na trenutno vhodno ločljivost, izhodno ločljivost in način skaliranja, ki ga izberete. V večini primerov Clipper prenese vhod nespremenjen, velikost ozadja mešalnika pa je enaka velikosti končne, pomanjšane različice vhodnega videa. Če pa je ločljivost vhodnega videa večja od izhodne velikosti, ni mogoče uporabiti povečanja za vhodni video, ne da bi ga najprej izrezali. Če je vhodna ločljivost manjša od izhodne, programska oprema ne more uporabiti znižanja, ne da bi uporabila plast ozadja Mixer, ki je večja od vhodne video plasti, ki doda črne črte okoli izhodnega videa.

Tabela 4. Cevovodi za obdelavo blokov
Ta tabela navaja delovanje štirih blokov cevovoda za obdelavo v vsaki od devetih kombinacij načina skaliranja, vhodne in izhodne ločljivosti.

Način	noter > ven	noter = ven	noter < ven
Prehod	Clip to output size No downscale	Ni posnetka Brez zmanjšanja	Ni posnetka Brez zmanjšanja
nadaljevanje ...

Način	noter > ven	noter = ven	noter < ven
	Brez višjega razreda Brez črne obrobe	Brez višjega razreda Brez črne obrobe	Brez višjega razreda Črne robne blazinice za izpisno velikost
Upscale	Clip to 2/3 output size No downscale Povečanje velikosti na izhodno velikost Brez črnega roba	Clip to 2/3 output size No downscale Povečanje velikosti na izhodno velikost Brez črnega roba	Ni posnetka Brez zmanjšanja Povečanje velikosti na izhodno velikost Brez črnega roba
Downscale	Ni posnetka Zmanjšanje velikosti na izhodno velikost Brez povečanja Brez črne obrobe	Ni posnetka Zmanjšanje velikosti na izhodno velikost Brez povečanja Brez črne obrobe	Ni posnetka Znižanje velikosti na 2/3 vhodne velikosti Brez povečanja Črne robne blazinice za izpisno velikost

Preklapljajte med načini s pritiskom uporabniškega gumba 1. Programska oprema spremlja vrednosti na gumbih ob vsakem teku skozi zanko (programsko odbije) in ustrezno konfigurira IP-je v cevovodu za obdelavo.

Spremembe na vhodu DisplayPort
Pri vsakem zagonu skozi zanko programska oprema anketira status taktnega video vhoda in išče spremembe v stabilnosti vhodnega video toka. Programska oprema meni, da je video stabilen, če:

• Clocked Video Input poroča, da je taktni video uspešno zaklenjen.
• Vhodna ločljivost in barvni prostor se nista spremenila od prejšnjega zagona skozi zanko.

Če je bil vhod stabilen, vendar je izgubil zaklepanje ali so se lastnosti videotoka spremenile, programska oprema ustavi Clocked Video Input pošiljanje videa po cevovodu. Prav tako nastavi mešalnik, da preneha prikazovati vhodni video sloj. Izhod ostane aktiven (prikazuje črn zaslon in logotip Intel) med kakršnimi koli dogodki vroče priključitve sprejemnika ali spremembami ločljivosti.
Če vhod ni bil stabilen, vendar je zdaj stabilen, programska oprema konfigurira cevovod za prikaz nove vhodne ločljivosti in barvnega prostora, znova zažene izhod iz CVI in nastavi mešalnik, da znova prikaže vhodni video sloj. Ponovno omogočanje sloja mešalnika ni takojšnje, saj medpomnilnik okvirjev morda še vedno ponavlja stare okvirje iz prejšnjega vnosa in načrt mora počistiti te okvirje. Nato lahko znova omogočite zaslon, da se izognete motnjam. Medpomnilnik okvirjev hrani število okvirjev, prebranih iz DDR4, ki jih lahko prebere procesor Nios II. Programska oprema sample to štetje, ko vnos postane stabilen, in znova omogoči plast mešalnika, ko se število poveča za štiri okvirje, kar zagotavlja, da načrt izplakne vse stare okvire iz medpomnilnika.

Oddajnik DisplayPort Hot-plug dogodki
Dogodki vroče priključitve na oddajniku DisplayPort sprožijo prekinitev v programski opremi, ki nastavi zastavico, da glavno programsko zanko opozori na spremembo izhoda. Ko zasnova zazna vročo priključitev oddajnika, programska oprema prebere EDID za nov zaslon, da ugotovi, katere ločljivosti in barvne prostore podpira. Če stikala DIP nastavite na način, ki ga novi zaslon ne podpira, se programska oprema vrne v manj zahteven način prikaza. Nato konfigurira cevovod, IP oddajnika DisplayPort in del Si5338, ki generira oddajnik vid_clk za nov izhodni način. Ko se vhod spremeni, se sloj mešalnika za vhodni video ne prikaže, saj programska oprema ureja nastavitve za cevovod. Programska oprema se ne omogoči znova
prikaz do štirih okvirjev, ko nove nastavitve preidejo skozi okvir
medpomnilnik.

Spremembe uporabniških nastavitev stikala DIP
Položaji uporabniških DIP stikal 2 do 6 nadzirajo izhodni format (ločljivost, hitrost sličic, barvni prostor in biti na barvo), ki se prenaša prek oddajnika DisplayPort. Ko programska oprema zazna spremembe na teh stikalih DIP, teče skozi zaporedje, ki je praktično enako vročemu priključku oddajnika. Ni vam treba poizvedovati po EDID oddajnika, ker se ne spremeni.

Zgodovina revizij za AN 889: 8K DisplayPort Video Format Conversion Design Example

Tabela 5. Zgodovina revizij za AN 889: 8K DisplayPort Video Format Conversion Design Example

Različica dokumenta	Spremembe
2019.05.30	Začetna izdaja.

Intel Corporation. Vse pravice pridržane. Intel, logotip Intel in druge znamke Intel so blagovne znamke družbe Intel Corporation ali njenih podružnic. Intel jamči za delovanje svojih izdelkov FPGA in polprevodnikov v skladu s trenutnimi specifikacijami v skladu z Intelovo standardno garancijo, vendar si pridržuje pravico do sprememb katerega koli izdelka in storitve kadar koli brez predhodnega obvestila. Intel ne prevzema nobene odgovornosti ali obveznosti, ki izhaja iz uporabe ali uporabe katere koli informacije, izdelka ali storitve, opisanih tukaj, razen če je Intel izrecno pisno privolil v to. Intelovim strankam svetujemo, da pridobijo najnovejšo različico specifikacij naprave, preden se zanesejo na kakršne koli objavljene informacije in preden oddajo naročila za izdelke ali storitve.
*Druga imena in blagovne znamke so lahko last drugih.

Dokumenti / Viri

intel AN 889 8K DisplayPort Video Format Conversion Design Example [pdf] Uporabniški priročnik AN 889 8K DisplayPort Video Format Conversion Design Example, AN 889, 8K DisplayPort Video Format Conversion Design Example, Format Conversion Design Example, Conversion Design Example

Reference

• Uporabniški priročnik