Σχεδιασμός μετατροπής μορφής βίντεο intel AN 889 8K DisplayPort Example
Σχετικά με τη σχεδίαση μετατροπής μορφής βίντεο 8K DisplayPort Π.χample
Η σχεδίαση μετατροπής μορφής βίντεο 8K DisplayPort ExampΤο le ενσωματώνει την IP συνδεσιμότητας βίντεο Intel DisplayPort 1.4 με μια διοχέτευση επεξεργασίας βίντεο. Ο σχεδιασμός προσφέρει κλιμάκωση υψηλής ποιότητας, μετατροπή χρωματικού χώρου και μετατροπή ρυθμού καρέ για ροές βίντεο έως και 8K στα 30 καρέ ανά δευτερόλεπτο ή 4K στα 60 καρέ ανά δευτερόλεπτο.
Ο σχεδιασμός είναι εξαιρετικά παραμετροποιήσιμος από λογισμικό και υλικό, επιτρέποντας τη γρήγορη διαμόρφωση και επανασχεδιασμό του συστήματος. Η σχεδίαση στοχεύει συσκευές Intel® Arria® 10 και χρησιμοποιεί την πιο πρόσφατη 8K έτοιμη Intel FPGA IP από τη σουίτα επεξεργασίας βίντεο και εικόνας στο Intel Quartus® Prime v19.2.
Σχετικά με το DisplayPort Intel FPGA IP
Για να δημιουργήσετε σχέδια Intel Arria 10 FPGA με διεπαφές DisplayPort, δημιουργήστε το DisplayPort Intel FPGA IP. Ωστόσο, αυτή η IP DisplayPort εφαρμόζει μόνο την κωδικοποίηση ή την αποκωδικοποίηση πρωτοκόλλου για το DisplayPort. Δεν περιλαμβάνει τους πομποδέκτες, τα PLL ή τη λειτουργία αναδιαμόρφωσης πομποδέκτη που απαιτούνται για την υλοποίηση του σειριακού στοιχείου υψηλής ταχύτητας της διεπαφής. Η Intel παρέχει ξεχωριστά στοιχεία πομποδέκτη, PLL και αναδιαμόρφωσης IP. Η επιλογή, η παραμετροποίηση και η σύνδεση αυτών των στοιχείων για τη δημιουργία μιας πλήρως συμβατής διεπαφής δέκτη ή πομπού DisplayPort απαιτεί εξειδικευμένες γνώσεις.
Η Intel παρέχει αυτόν τον σχεδιασμό για όσους δεν είναι ειδικοί πομποδέκτη. Το γραφικό περιβάλλον επεξεργασίας παραμέτρων για το DisplayPort IP σάς επιτρέπει να δημιουργήσετε το σχέδιο.
Δημιουργείτε ένα στιγμιότυπο του DisplayPort IP (το οποίο μπορεί να είναι μόνο δέκτης, μόνο πομπός ή συνδυασμένος δέκτης και πομπός) είτε στο Platform Designer είτε στον Κατάλογο IP. Όταν παραμετροποιείτε την παρουσία IP του DisplayPort, μπορείτε να επιλέξετε να δημιουργήσετε ένα exampσχεδίαση για τη συγκεκριμένη διαμόρφωση. Ο συνδυασμένος σχεδιασμός δέκτη και πομπού είναι μια απλή διέλευση, όπου η έξοδος από τον δέκτη τροφοδοτείται απευθείας στον πομπό. Ένας σχεδιασμός σταθερής διέλευσης δημιουργεί έναν πλήρως λειτουργικό δέκτη PHY, πομπό PHY και μπλοκ αναδιαμόρφωσης που υλοποιούν όλη τη λογική του πομποδέκτη και του PLL. Μπορείτε είτε να αντιγράψετε απευθείας τις σχετικές ενότητες του σχεδίου είτε να χρησιμοποιήσετε το σχέδιο ως αναφορά. Η σχεδίαση δημιουργεί ένα DisplayPort Intel Arria 10 FPGA IP Design Example και στη συνέχεια προσθέτει πολλά από τα files δημιουργούνται απευθείας στη λίστα μεταγλώττισης που χρησιμοποιείται από το έργο Intel Quartus Prime. Αυτά περιλαμβάνουν:
- Files για τη δημιουργία παραμετροποιημένων παρουσιών IP για πομποδέκτες, PLL και μπλοκ αναδιαμόρφωσης.
- Verilog HDL files για να συνδέσετε αυτές τις IP σε μπλοκ δέκτη υψηλότερου επιπέδου PHY, πομπού PHY και Reconfiguration Transceiver Arbiter
- Περιορισμός σχεδίασης Synopsys (SDC) files για να ορίσετε τους σχετικούς χρονικούς περιορισμούς.
Χαρακτηριστικά της σχεδίασης μετατροπής μορφής βίντεο 8K DisplayPort Π.χample
- Εισαγωγή:
- Η συνδεσιμότητα DisplayPort 1.4 υποστηρίζει αναλύσεις από 720×480 έως 3840×2160 σε οποιοδήποτε ρυθμό καρέ έως 60 fps και αναλύσεις έως 7680×4320 στα 30 fps.
- Υποστήριξη Hot-plug.
- Υποστήριξη για χρωματικές μορφές RGB και YCbCr (4:4:4, 4:2:2 και 4:2:0) στο
εισαγωγή. - Το λογισμικό εντοπίζει αυτόματα τη μορφή εισόδου και ρυθμίζει κατάλληλα τη γραμμή επεξεργασίας.
- Παραγωγή:
- Δυνατότητα επιλογής συνδεσιμότητας DisplayPort 1.4 (μέσω διακοπτών DIP) για ανάλυση 1080p, 1080i ή 2160p στα 60 fps ή 2160p στα 30 fps.
- Υποστήριξη Hot-plug.
- Ο διακόπτης DIP ρυθμίζει την απαιτούμενη μορφή χρώματος εξόδου σε RGB, YCbCr 4:4:4, YCbCr 4:2:2 ή YCbCr 4:2:0.
- Ενιαίος αγωγός επεξεργασίας 10K RGB 8-bit με δυνατότητα διαμόρφωσης λογισμικού και μετατροπή ρυθμού καρέ:
- Κατεβασμένη κλίμακα Lanczos 12 πατημάτων.
- Αναβάθμιση κλίμακας Lanczos 16 φάσεων, 4 πατημάτων.
- Η προσωρινή μνήμη καρέ βίντεο τριπλής προσωρινής αποθήκευσης παρέχει μετατροπή ρυθμού καρέ.
- Ο μίξερ με άλφα ανάμειξη επιτρέπει την επικάλυψη εικονιδίων OSD.
Ξεκινώντας με τη σχεδίαση μετατροπής μορφής βίντεο 8K DisplayPort Π.χample
Απαιτήσεις υλικού και λογισμικού
Η σχεδίαση μετατροπής μορφής βίντεο 8K DisplayPort Exampαπαιτεί συγκεκριμένο υλικό και λογισμικό.
Μηχανήματα υπολογιστών:
- Κιτ ανάπτυξης Intel Arria 10 GX FPGA, συμπεριλαμβανομένης της DDR4 Hilo Daughter Card
- Θυγατρική κάρτα Bitec DisplayPort 1.4 FMC (αναθεώρηση 11)
- Πηγή DisplayPort 1.4 που παράγει βίντεο έως 3840x2160p60 ή 7680x4320p30
- Νεροχύτης DisplayPort 1.4 που εμφανίζει βίντεο έως και 3840x2160p60
- Καλώδια DisplayPort 1.4 με πιστοποίηση VESA.
Λογισμικό:
- Windows ή Linux OS
- Το Intel Quartus Prime Design Suite v19.2, το οποίο περιλαμβάνει:
- Intel Quartus Prime Pro Edition
- Σχεδιαστής πλατφόρμας
- Nios® II EDS
- Intel FPGA IP Library (συμπεριλαμβανομένης της σουίτας επεξεργασίας βίντεο και εικόνας)
Ο σχεδιασμός λειτουργεί μόνο με αυτήν την έκδοση του Intel Quartus Prime.
Λήψη και εγκατάσταση της σχεδίασης μετατροπής μορφής βίντεο Intel 8K DisplayPort Example
Το σχέδιο είναι διαθέσιμο στο Intel Design Store.
- Κατεβάστε το αρχειοθετημένο έργο file udx10_dp.παρ.
- Εξαγάγετε το έργο Intel Quartus Prime από το αρχείο:
- a. Ανοίξτε την έκδοση Intel Quartus Prime Pro.
- b. Κλικ File ➤ Ανοίξτε το έργο.
Ανοίγει το παράθυρο Open Project. - c. Πλοηγηθείτε και επιλέξτε το udx10_dp.par file.
- d. Κάντε κλικ στο Άνοιγμα.
- e. Στο παράθυρο Open Design Template, ορίστε το φάκελο Destination στην επιθυμητή θέση για το έργο που εξάγεται. Οι καταχωρήσεις για το πρότυπο σχεδίασης file και το όνομα του έργου πρέπει να είναι σωστό και δεν χρειάζεται να τα αλλάξετε.
- f. Κάντε κλικ στο OK.
Σχέδιο Files για το Intel 8K DisplayPort Video Format Conversion Design Example
Πίνακας 1. Σχέδιο Files
| File ή Όνομα φακέλου | Περιγραφή |
| ip | Περιέχει το στιγμιότυπο IP files για όλες τις παρουσίες IP της Intel FPGA στη σχεδίαση:
• Μια DisplayPort IP (πομπός και δέκτης) • Ένα PLL που δημιουργεί ρολόγια στο ανώτερο επίπεδο του σχεδιασμού • Όλα τα IP που αποτελούν το σύστημα Platform Designer για τον αγωγό επεξεργασίας. |
| master_image | Περιέχει το pre_compiled.sof, το οποίο είναι ένας προμεταγλωττισμένος προγραμματισμός πλακέτας file για το σχέδιο. |
| non_acds_ip | Περιέχει πηγαίο κώδικα για πρόσθετη IP σε αυτό το σχέδιο που δεν περιλαμβάνει το Intel Quartus Prime. |
| sdc | Περιέχει ένα SDC file που περιγράφει τους πρόσθετους χρονικούς περιορισμούς που απαιτεί αυτός ο σχεδιασμός. Το SDC fileΤα στοιχεία που περιλαμβάνονται αυτόματα στις παρουσίες IP δεν χειρίζονται αυτούς τους περιορισμούς. |
| λογισμικό | Περιέχει πηγαίο κώδικα, βιβλιοθήκες και σενάρια έκδοσης για το λογισμικό που εκτελείται στον ενσωματωμένο επεξεργαστή Nios II για τον έλεγχο της λειτουργικότητας υψηλού επιπέδου της σχεδίασης. |
| udx10_dp | Ένας φάκελος στον οποίο το Intel Quartus Prime δημιουργεί έξοδο files για το σύστημα Platform Designer. Η έξοδος udx10_dp.sopcinfo file σας επιτρέπει να δημιουργήσετε την προετοιμασία της μνήμης file για τη μνήμη λογισμικού επεξεργαστή Nios II. Δεν χρειάζεται πρώτα να δημιουργήσετε το πλήρες σύστημα Platform Designer. |
| non_acds_ip.ipx | Αυτό το IPX file δηλώνει όλη την IP στον φάκελο non_acds_ip στο Platform Designer, ώστε να εμφανίζεται στη Βιβλιοθήκη IP. |
| README.txt | Σύντομες οδηγίες για την κατασκευή και εκτέλεση του σχεδίου. |
| top.qpf | Το έργο Intel Quartus Prime file για το σχέδιο. |
| κορυφή.qsf | Οι ρυθμίσεις του έργου Intel Quartus Prime file για το σχέδιο. Αυτό file παραθέτει όλα τα fileΑπαιτείται για την κατασκευή του σχεδίου, μαζί με τις εκχωρήσεις καρφιτσών και μια σειρά από άλλες ρυθμίσεις έργου. |
| top.v | Το κορυφαίου επιπέδου Verilog HDL file για το σχέδιο. |
| udx10_dp.qsys | Το σύστημα Platform Designer που περιέχει τον αγωγό επεξεργασίας βίντεο, τον επεξεργαστή Nios II και τα περιφερειακά του. |
Σύνταξη σχεδίασης μετατροπής μορφής βίντεο 8K DisplayPort Π.χample
Η Intel παρέχει έναν προμεταγλωττισμένο προγραμματισμό πλακέτας file για το σχέδιο στον κατάλογο master_image (pre_compiled.sof) για να σας επιτρέψει να εκτελέσετε το σχέδιο χωρίς να εκτελέσετε πλήρη μεταγλώττιση.
ΒΗΜΑΤΑ:
- Στο λογισμικό Intel Quartus Prime, ανοίξτε το έργο top.qpf file. Το αρχείο λήψης δημιουργεί αυτό file όταν αποσυμπιέζετε το έργο.
- Κλικ File ➤ Ανοίξτε και επιλέξτε ip/dp_rx_tx/dp_rx_tx.ip. Ανοίγει το γραφικό περιβάλλον επεξεργασίας παραμέτρων για το DisplayPort IP, εμφανίζοντας τις παραμέτρους για την παρουσία DisplayPort στη σχεδίαση.
- Κάντε κλικ στην επιλογή Δημιουργία Example Design (όχι Δημιουργία).
- Όταν ολοκληρωθεί η δημιουργία, κλείστε το πρόγραμμα επεξεργασίας παραμέτρων.
- In File Explorer, μεταβείτε στον κατάλογο λογισμικού και αποσυμπιέστε το αρχείο vip_control_src.zip για να δημιουργήσετε τον κατάλογο vip_control_src.
- Σε ένα τερματικό BASH, μεταβείτε στο λογισμικό/σενάριο και εκτελέστε το σενάριο του κελύφους build_sw.sh.
Το σενάριο δημιουργεί το λογισμικό Nios II για το σχεδιασμό. Δημιουργεί και ένα .ξωτικό file που μπορείτε να κάνετε λήψη στον πίνακα κατά την εκτέλεση και ένα .hex file να μεταγλωττίσει στον προγραμματισμό του πίνακα .sof file. - Στο λογισμικό Intel Quartus Prime, κάντε κλικ στο Processing ➤ Start Compilation.
- Το Intel Quartus Prime δημιουργεί το σύστημα udx10_dp.qsys Platform Designer.
- Το Intel Quartus Prime θέτει το έργο σε top.qpf.
Η μεταγλώττιση δημιουργεί top.sof στο output_files όταν ολοκληρωθεί.
Viewδημιουργία και αναγέννηση του συστήματος σχεδίασης πλατφόρμας
- Κάντε κλικ στην επιλογή Εργαλεία ➤ Σχεδιαστής πλατφόρμας.
- Επιλέξτε system name.qsys για την επιλογή Platform Designer system.
- Κάντε κλικ στο Άνοιγμα.
Το Platform Designer ανοίγει το σύστημα. - Review το σύστημα.
- Ανανεώστε το σύστημα:
- a. Κάντε κλικ στην επιλογή Δημιουργία HDL….
- b. Στο παράθυρο δημιουργίας, ενεργοποιήστε την Εκκαθάριση καταλόγων εξόδου για επιλεγμένους στόχους παραγωγής.
- c. Κάντε κλικ στην επιλογή Δημιουργία
Σύνταξη σχεδίασης μετατροπής μορφής βίντεο 8K DisplayPort Π.χample με το Nios II Software Build Tools for Eclipse
Ρυθμίζετε έναν διαδραστικό χώρο εργασίας Nios II Eclipse για τη σχεδίαση ώστε να παράγει έναν χώρο εργασίας που χρησιμοποιεί τους ίδιους φακέλους που χρησιμοποιεί το σενάριο έκδοσης. Εάν είχατε εκτελέσει προηγουμένως το σενάριο κατασκευής, θα πρέπει να διαγράψετε τους φακέλους software/vip_control και software/vip_control_bsp πριν δημιουργήσετε τον χώρο εργασίας Eclipse. Εάν εκτελέσετε ξανά το σενάριο κατασκευής σε οποιοδήποτε σημείο, αντικαθιστά τον χώρο εργασίας του Eclipse.
ΒΗΜΑΤΑ:
- Μεταβείτε στον κατάλογο λογισμικού και αποσυμπιέστε το αρχείο vip_control_src.zip για να δημιουργήσετε τον κατάλογο vip_control_src.
- Στον εγκατεστημένο κατάλογο του έργου, δημιουργήστε έναν νέο φάκελο και ονομάστε τον χώρο εργασίας.
- Στο λογισμικό Intel Quartus Prime, κάντε κλικ στο Tools ➤ Nios II Software Build Tools for Eclipse.
- a. Στο παράθυρο του Workspace Launcher, επιλέξτε το φάκελο του χώρου εργασίας που δημιουργήσατε.
- b. Κάντε κλικ στο OK.
- Στο παράθυρο Nios II – Eclipse, κάντε κλικ File ➤ Νέα ➤ Εφαρμογή Nios II και BSP από το Πρότυπο.
Εμφανίζεται το παράθυρο διαλόγου Nios II Application and BSP from Template.- a. Στις Πληροφορίες SOPC File πλαίσιο, επιλέξτε το udx10_dp/ udx10_dp.sopcinfo file. Το Nios II SBT για Eclipse συμπληρώνει το όνομα της CPU με το όνομα του επεξεργαστή από το .sopcinfo file.
- b. Στο πλαίσιο Όνομα έργου, πληκτρολογήστε vip_control.
- c. Επιλέξτε Κενό έργο από τη λίστα Πρότυπα.
- d. Κάντε κλικ στο Επόμενο.
- e. Επιλέξτε Δημιουργία νέου έργου BSP με βάση το πρότυπο έργου εφαρμογής με το όνομα έργου vip_control_bsp.
- f. Ενεργοποιήστε τη Χρήση προεπιλεγμένης τοποθεσίας.
- g. Κάντε κλικ στο Finish για να δημιουργήσετε την εφαρμογή και το BSP με βάση το .sopcinfo file.
Μετά τη δημιουργία του BSP, τα έργα vip_control και vip_control_bsp εμφανίζονται στην καρτέλα Project Explorer.
- Στην Εξερεύνηση των Windows, αντιγράψτε τα περιεχόμενα του καταλόγου software/vip_control_src στον πρόσφατα δημιουργημένο κατάλογο λογισμικού/vip_control.
- Στην καρτέλα Project Explorer του παραθύρου Nios II – Eclipse, κάντε δεξί κλικ στο φάκελο vip_control_bsp και επιλέξτε Nios II > BSP Editor.
- a. Επιλέξτε Κανένα από το αναπτυσσόμενο μενού για sys_clk_timer.
- b. Επιλέξτε cpu_timer από το αναπτυσσόμενο μενού για το timestamp_μετρών την ώραν.
- c. Ενεργοποιήστε το enable_small_c_library.
- d. Κάντε κλικ στο Δημιουργία.
- e. Όταν ολοκληρωθεί η δημιουργία, κάντε κλικ στο Exit.
- Στην καρτέλα Project Explorer, κάντε δεξί κλικ στον κατάλογο vip_control και κάντε κλικ στην επιλογή Ιδιότητες.
- a. Στο παράθυρο Ιδιότητες για vip_control, αναπτύξτε τις ιδιότητες εφαρμογής Nios II και κάντε κλικ στην επιλογή Διαδρομές εφαρμογής Nios II.
- b. Κάντε κλικ στην Προσθήκη… δίπλα στα Έργα βιβλιοθήκης.
- c. Στο παράθυρο Έργα βιβλιοθήκης, μεταβείτε στον κατάλογο udx10.dp\spftware \vip_control_src και επιλέξτε τον κατάλογο bkc_dprx.syslib.
- d. Κάντε κλικ στο OK. Εμφανίζεται ένα μήνυμα Μετατροπή σε σχετική διαδρομή. Κάντε κλικ στο Ναι.
- e. Επαναλάβετε τα βήματα 7.b στη σελίδα 8 και 7.c στη σελίδα 8 για τους καταλόγους bkc_dptx.syslib και bkc_dptxll_syslib
- f. Κάντε κλικ στο OK.
- Επιλέξτε Project ➤ Build All για να δημιουργήσετε το file vip_control.elf στον κατάλογο software/vip_control.
- Δημιουργήστε το mem_init file για τη συλλογή Intel Quartus Prime:
- a. Κάντε δεξί κλικ στο vip_control στο παράθυρο του Project Explorer.
- b. Επιλέξτε Δημιουργία στόχων ➤ Δημιουργία….
- ντο. Επιλέξτε mem_init_generate.
ρε. Κάντε κλικ στην επιλογή Δημιουργία.
Το λογισμικό Intel Quartus Prime δημιουργεί το
udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file στον κατάλογο software/vip_control/mem_init.
- Με το σχέδιο να τρέχει σε μια συνδεδεμένη πλακέτα, εκτελέστε τον προγραμματισμό vip_control.elf file που δημιουργήθηκε από την κατασκευή Eclipse.
- a. Κάντε δεξί κλικ στο φάκελο vip_control στην καρτέλα Project Explorer του παραθύρου Nios II -Eclipse.
- b. Επιλέγοντας Εκτέλεση ως ➤ Nios II Hardware. Εάν έχετε ανοιχτό παράθυρο τερματικού Nios II, κλείστε το πριν κάνετε λήψη του νέου λογισμικού.
Ρύθμιση του κιτ ανάπτυξης Intel Arria 10 GX FPGA
Περιγράφει τον τρόπο ρύθμισης του κιτ για την εκτέλεση του σχεδίου μετατροπής μορφής βίντεο 8K DisplayPort Example.
Εικόνα 1. Κιτ ανάπτυξης Intel Arria 10 GX με κάρτα HiLo Daughter
Το σχήμα δείχνει την πλακέτα με την μπλε ψύκτρα που έχει αφαιρεθεί για να δείξει τη θέση της κάρτας DDR4 Hilo. Η Intel συνιστά να μην εκτελείτε τη σχεδίαση χωρίς την ψύκτρα στη θέση της.
ΒΗΜΑΤΑ:
- Τοποθετήστε την κάρτα Bitec DisplayPort 1.4 FMC στην πλακέτα ανάπτυξης χρησιμοποιώντας τη θύρα A FMC.
- Βεβαιωθείτε ότι ο διακόπτης λειτουργίας (SW1) είναι απενεργοποιημένος και, στη συνέχεια, συνδέστε το βύσμα τροφοδοσίας.
- Συνδέστε ένα καλώδιο USB στον υπολογιστή σας και στην υποδοχή MicroUSB (J3) στην πλακέτα ανάπτυξης.
- Συνδέστε ένα καλώδιο DisplayPort 1.4 μεταξύ της πηγής DisplayPort και της θύρας του δέκτη της κάρτας Bitec DisplayPort 1.4 FMC και βεβαιωθείτε ότι η πηγή είναι ενεργή.
- Συνδέστε ένα καλώδιο DisplayPort 1.4 μεταξύ της οθόνης DisplayPort και της θύρας πομπού της κάρτας Bitec DisplayPort 1.4 FMC και βεβαιωθείτε ότι η οθόνη είναι ενεργή.
- Ενεργοποιήστε την πλακέτα χρησιμοποιώντας το SW1.
LED κατάστασης πλακέτας, κουμπιά και μικροδιακόπτες
Το κιτ ανάπτυξης Intel Arria 10 GX FPGA διαθέτει οκτώ LED κατάστασης (με πράσινο και κόκκινο πομπό), τρία κουμπιά χρήστη και οκτώ διακόπτες DIP χρήστη. Η σχεδίαση μετατροπής μορφής βίντεο 8K DisplayPort ExampΤο le ανάβει τα LED για να υποδείξει την κατάσταση της σύνδεσης του δέκτη DisplayPort. Τα κουμπιά και οι μικροδιακόπτες σάς επιτρέπουν να αλλάξετε τις ρυθμίσεις σχεδίασης.
LED κατάστασης
Πίνακας 2. LED κατάστασης
| LED | Περιγραφή |
| Κόκκινα LED | |
| 0 | Βαθμονόμηση DDR4 EMIF σε εξέλιξη. |
| 1 | Η βαθμονόμηση EMIF DDR4 απέτυχε. |
| 7:2 | Αχρησιμοποίητος. |
| Πράσινα LED | |
| 0 | Ανάβει όταν η εκπαίδευση σύνδεσης δέκτη DisplayPort ολοκληρωθεί με επιτυχία και η σχεδίαση λαμβάνει σταθερό βίντεο. |
| 5:1 | Πλήθος λωρίδων δέκτη DisplayPort: 00001 = 1 λωρίδα
00010 = 2 λωρίδες 00100 = 4 λωρίδες |
| 7:6 | Ταχύτητα λωρίδας δέκτη DisplayPort: 00 = 1.62 Gbps
01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps |
Ο πίνακας παραθέτει την κατάσταση που υποδεικνύει κάθε LED. Κάθε θέση LED έχει κόκκινες και πράσινες ενδείξεις που μπορούν να ανάψουν ανεξάρτητα. Κάθε LED που ανάβει πορτοκαλί σημαίνει ότι και οι δύο κόκκινες και πράσινες ενδείξεις είναι αναμμένες.
Κουμπιά χρήστη
Το κουμπί χρήστη 0 ελέγχει την εμφάνιση του λογότυπου της Intel στην επάνω δεξιά γωνία της οθόνης εξόδου. Κατά την εκκίνηση, ο σχεδιασμός επιτρέπει την εμφάνιση του λογότυπου. Πατώντας το κουμπί 0 εναλλάσσεται η ενεργοποίηση για την εμφάνιση του λογότυπου. Το κουμπί 1 χρήστη ελέγχει τη λειτουργία κλιμάκωσης του σχεδίου. Όταν μια πηγή ή ένας νεροχύτης είναι συνδεδεμένη με ζεστό ρεύμα, η σχεδίαση από προεπιλογή είναι:
- Λειτουργία διέλευσης, εάν η ανάλυση εισόδου είναι μικρότερη ή ίση με την ανάλυση εξόδου
- Λειτουργία μείωσης κλίμακας, εάν η ανάλυση εισόδου είναι μεγαλύτερη από την ανάλυση εξόδου
Κάθε φορά που πατάτε το κουμπί χρήστη 1, η σχεδίαση αλλάζει στην επόμενη λειτουργία κλιμάκωσης (διάβαση > αναβάθμιση, αναβάθμιση > μείωση κλίμακας, μείωση κλίμακας > διέλευση). Το κουμπί 2 χρήστη δεν χρησιμοποιείται.
Διακόπτες DIP χρήστη
Οι μικροδιακόπτες ελέγχουν την προαιρετική εκτύπωση τερματικού Nios II και τις ρυθμίσεις για τη μορφή βίντεο εξόδου μέσω του πομπού DisplayPort.
Πίνακας 3. Διακόπτες DIP
Ο πίνακας παραθέτει τη λειτουργία κάθε μικροδιακόπτη. Οι μικροδιακόπτες, με αριθμούς 1 έως 8 (όχι 0 έως 7), ταιριάζουν με τους αριθμούς που εκτυπώνονται στο εξάρτημα διακόπτη. Για να θέσετε κάθε διακόπτη στο ON, μετακινήστε τον λευκό διακόπτη προς την οθόνη LCD και μακριά από τα LED στην πλακέτα.
| Διακόπτης | Λειτουργία |
| 1 | Ενεργοποιεί την εκτύπωση τερματικού Nios II όταν έχει οριστεί σε ON. |
| 2 | Ορισμός bits εξόδου ανά χρώμα:
OFF = 8 bit ON = 10 bit |
| 4:3 | Ορισμός χρωματικού χώρου εξόδου και sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0 |
| 6:5 | Ρυθμίστε την ανάλυση εξόδου και τον ρυθμό καρέ: SW4 OFF, SW3 OFF = 4K60
SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60 |
| 8:7 | Αχρησιμοποίητος |
Εκτέλεση της σχεδίασης μετατροπής μορφής βίντεο 8K DisplayPort Π.χample
Πρέπει να κατεβάσετε το μεταγλωττισμένο .sof file για τη σχεδίαση στο κιτ ανάπτυξης Intel Arria 10 GX FPGA για την εκτέλεση της σχεδίασης.
ΒΗΜΑΤΑ:
- Στο λογισμικό Intel Quartus Prime, κάντε κλικ στην επιλογή Εργαλεία ➤ Προγραμματιστής.
- Στο παράθυρο Προγραμματιστής, κάντε κλικ στην Αυτόματη ανίχνευση για να σαρώσετε το JTAG αλυσίδα και ανακαλύψτε τις συνδεδεμένες συσκευές.
Εάν εμφανιστεί ένα αναδυόμενο παράθυρο που σας ζητά να ενημερώσετε τη λίστα συσκευών του Προγραμματιστή, κάντε κλικ στο Ναι. - Στη λίστα συσκευών, επιλέξτε τη σειρά με την ένδειξη 10AX115S2F45.
- Κάντε κλικ στο Αλλαγή File…
- Για να χρησιμοποιήσετε την προμεταγλωττισμένη έκδοση του προγραμματισμού file που περιλαμβάνει η Intel ως μέρος της λήψης σχεδίασης, επιλέξτε master_image/pre_compiled.sof.
- Για να χρησιμοποιήσετε τον προγραμματισμό σας file που δημιουργήθηκε από την τοπική μεταγλώττιση, επιλέξτε output_files/top.sof.
- Ενεργοποιήστε το Πρόγραμμα/Διαμόρφωση στη σειρά 10AX115S2F45 της λίστας συσκευών.
- Κάντε κλικ στο Έναρξη.
Όταν ολοκληρωθεί ο προγραμματιστής, η σχεδίαση εκτελείται αυτόματα. - Ανοίξτε ένα τερματικό Nios II για να λαμβάνετε τα μηνύματα κειμένου εξόδου από τη σχεδίαση, διαφορετικά η σχεδίαση κλειδώνει μετά από ορισμένες αλλαγές διακόπτη (μόνο εάν ρυθμίσετε το διακόπτη DIP χρήστη 1 σε ON).
- a. Ανοίξτε ένα παράθυρο τερματικού και πληκτρολογήστε nios2-terminal
- b. Πατήστε Enter.
συνδεδεμένο στην είσοδο. Χωρίς πηγή, η έξοδος είναι μια μαύρη οθόνη με το λογότυπο της Intel στην επάνω δεξιά γωνία της οθόνης.
Λειτουργική περιγραφή της σχεδίασης μετατροπής μορφής βίντεο 8K DisplayPort Π.χample
Το σύστημα Platform Designer, udx10_dp.qsys, περιέχει την IP του πρωτοκόλλου του δέκτη και του πομπού DisplayPort, την IP διοχέτευσης βίντεο και τα στοιχεία του επεξεργαστή Nios II. Η σχεδίαση συνδέει το σύστημα Platform Designer με τον δέκτη DisplayPort και τον πομπό PHY logic (που περιέχει τους πομποδέκτες διεπαφής) και τη λογική αναδιαμόρφωσης του πομποδέκτη στο ανώτατο επίπεδο σε ένα σχέδιο Verilog HDL RTL file (top.v). Η σχεδίαση περιλαμβάνει μια ενιαία διαδρομή επεξεργασίας βίντεο μεταξύ της εισόδου DisplayPort και της εξόδου DisplayPort.
Εικόνα 2. Διάγραμμα μπλοκ
Το διάγραμμα δείχνει τα μπλοκ στη σχεδίαση μετατροπής μορφής βίντεο 8K DisplayPort Example. Το διάγραμμα δεν δείχνει ορισμένα από τα γενικά περιφερειακά που είναι συνδεδεμένα με το Nios II, το Avalon-MM μεταξύ του επεξεργαστή Nios II και τα άλλα στοιχεία του συστήματος. Η σχεδίαση δέχεται βίντεο από μια πηγή DisplayPort στα αριστερά, επεξεργάζεται το βίντεο μέσω της σωλήνωσης βίντεο από αριστερά προς τα δεξιά πριν περάσει το βίντεο στο νεροχύτη DisplayPort στα δεξιά.
DisplayPort Receiver PHY και DisplayPort Receiver IP
Η κάρτα Bitec DisplayPort FMC παρέχει ένα buffer για το σήμα DisplayPort 1.4 από την πηγή DisplayPort. Ο συνδυασμός DisplayPort Receiver PHY και DisplayPort Receiver IP αποκωδικοποιεί το εισερχόμενο σήμα για να δημιουργήσει μια ροή βίντεο. Ο δέκτης DisplayPort PHY περιέχει τους πομποδέκτες για την αποσειροποίηση των εισερχόμενων δεδομένων και η IP του δέκτη DisplayPort αποκωδικοποιεί το πρωτόκολλο DisplayPort. Η συνδυασμένη IP του δέκτη DisplayPort επεξεργάζεται το εισερχόμενο σήμα DisplayPort χωρίς λογισμικό. Το σήμα βίντεο που προκύπτει από την IP του δέκτη DisplayPort είναι μια εγγενής μορφή ροής πακέτων. Η σχεδίαση διαμορφώνει τον δέκτη DisplayPort για έξοδο 10-bit.
DisplayPort σε Clocked Video IP
Η μορφή πακέτων δεδομένων ροής που εξάγεται από τον δέκτη DisplayPort δεν είναι άμεσα συμβατή με τη μορφή δεδομένων χρονισμένου βίντεο που αναμένει η IP Εισόδου Clocked Video. Το DisplayPort to Clocked Video IP IP είναι μια προσαρμοσμένη IP για αυτό το σχέδιο. Μετατρέπει την έξοδο DisplayPort σε συμβατή μορφή χρονομετρημένου βίντεο που μπορείτε να συνδέσετε απευθείας στην είσοδο χρονομετρημένου βίντεο. Το DisplayPort to Clocked Video IP μπορεί να τροποποιήσει το πρότυπο καλωδιακής σηματοδότησης και μπορεί να αλλάξει τη σειρά των χρωματικών επιπέδων σε κάθε pixel. Το πρότυπο DisplayPort καθορίζει τη σειρά χρωμάτων που είναι διαφορετική από την παραγγελία IP της διοχέτευσης βίντεο της Intel. Ο επεξεργαστής Nios II ελέγχει την εναλλαγή χρωμάτων. Διαβάζει τον τρέχοντα χρωματικό χώρο για μετάδοση από την IP του δέκτη DisplayPort με τη εξαρτημένη διεπαφή Avalon-MM. Κατευθύνει το DisplayPort σε Clocked Video IP για να εφαρμόσει την κατάλληλη διόρθωση με τη εξαρτημένη διεπαφή Avalon-MM.
Ρολισμένη είσοδος βίντεο
Η χρονισμένη είσοδος βίντεο επεξεργάζεται το σήμα της διεπαφής χρονισμένου βίντεο από το DisplayPort σε Clocked Video IP και το μετατρέπει σε μορφή σήματος βίντεο Avalon-ST. Αυτή η μορφή σήματος αφαιρεί όλες τις οριζόντιες και κάθετες πληροφορίες κενού από το βίντεο αφήνοντας μόνο ενεργά δεδομένα εικόνας. Η IP το πακετοποιεί ως ένα πακέτο ανά καρέ βίντεο. Προσθέτει επίσης πρόσθετα πακέτα μεταδεδομένων (που αναφέρονται ως πακέτα ελέγχου) που περιγράφουν την ανάλυση κάθε καρέ βίντεο. Η ροή βίντεο Avalon-ST μέσω του σωλήνα επεξεργασίας είναι τέσσερα pixel παράλληλα, με τρία σύμβολα ανά pixel. Η χρονισμένη είσοδος βίντεο παρέχει διασταύρωση ρολογιού για τη μετατροπή από το χρονισμένο σήμα βίντεο μεταβλητού ρυθμού από την IP του δέκτη DisplayPort στη σταθερή ταχύτητα ρολογιού (300 MHz) για τη διοχέτευση IP βίντεο.
Καθαριστικό ρεύματος
Το πρόγραμμα καθαρισμού ροής διασφαλίζει ότι το σήμα βίντεο Avalon-ST που περνά στον αγωγό επεξεργασίας είναι χωρίς σφάλματα. Η ενεργή σύνδεση της πηγής DisplayPort μπορεί να προκαλέσει τη σχεδίαση να παρουσιάσει ελλιπή καρέ δεδομένων στη χρονισμένη IP εισόδου βίντεο και να δημιουργήσει σφάλματα στη ροή βίντεο Avalon-ST που προκύπτει. Το μέγεθος των πακέτων που περιέχουν τα δεδομένα βίντεο για κάθε καρέ δεν ταιριάζει με το μέγεθος που αναφέρεται από τα συσχετισμένα πακέτα ελέγχου. Το πρόγραμμα καθαρισμού ροής εντοπίζει αυτές τις συνθήκες και προσθέτει πρόσθετα δεδομένα (γκρι εικονοστοιχεία) στο τέλος των προσβλητικών πακέτων βίντεο για να ολοκληρώσει το πλαίσιο και να ταιριάζει με τις προδιαγραφές στο πακέτο ελέγχου.
Chroma Resampler (Είσοδος)
Τα δεδομένα βίντεο που λαμβάνει η σχεδίαση στην είσοδο από το DisplayPort μπορεί να είναι 4:4:4, 4:2:2 ή 4:2:0 chroma sampοδήγησε. Η είσοδος chroma resampler παίρνει το εισερχόμενο βίντεο σε οποιαδήποτε μορφή και το μετατρέπει σε 4:4:4 σε όλες τις περιπτώσεις. Για την παροχή υψηλότερης οπτικής ποιότητας, το chroma resampΤο ler χρησιμοποιεί τον πιο ακριβό υπολογιστικά φιλτραρισμένο αλγόριθμο. Ο επεξεργαστής Nios II διαβάζει το τρέχον chroma sampμορφή ling από την IP του δέκτη DisplayPort μέσω της εξαρτημένης διεπαφής Avalon-MM. Επικοινωνεί τη μορφή στο chroma resampler μέσω της εξαρτημένης διεπαφής Avalon-MM.
Μετατροπέας χρωματικού χώρου (Είσοδος)
Τα δεδομένα βίντεο εισόδου από το DisplayPort ενδέχεται να χρησιμοποιούν είτε τον χρωματικό χώρο RGB είτε YCbCr. Ο μετατροπέας χρωματικού χώρου εισόδου παίρνει το εισερχόμενο βίντεο σε οποιαδήποτε μορφή φτάνει και το μετατρέπει σε RGB σε όλες τις περιπτώσεις. Ο επεξεργαστής Nios II διαβάζει τον τρέχοντα χρωματικό χώρο από την IP του δέκτη DisplayPort με τη εξαρτημένη διεπαφή Avalon-MM. φορτώνει τους σωστούς συντελεστές μετατροπής στο chroma resampler μέσω της εξαρτημένης διεπαφής Avalon-MM.
Ψαλίδι
Το πρόγραμμα κοπής επιλέγει μια ενεργή περιοχή από την εισερχόμενη ροή βίντεο και απορρίπτει το υπόλοιπο. Ο έλεγχος λογισμικού που εκτελείται στον επεξεργαστή Nios II καθορίζει την περιοχή που θα επιλέξετε. Η περιοχή εξαρτάται από την ανάλυση των δεδομένων που λαμβάνονται στην πηγή DisplayPort και την ανάλυση εξόδου και τη λειτουργία κλιμάκωσης. Ο επεξεργαστής επικοινωνεί την περιοχή στο Clipper μέσω της εξαρτημένης διεπαφής Avalon-MM.
Scaler
Ο σχεδιασμός εφαρμόζει κλιμάκωση στα εισερχόμενα δεδομένα βίντεο σύμφωνα με την ανάλυση εισόδου που λαμβάνεται και την ανάλυση εξόδου που χρειάζεστε. Μπορείτε επίσης να επιλέξετε ανάμεσα σε τρεις λειτουργίες κλιμάκωσης (αναβάθμιση, μείωση κλίμακας και διέλευση). Δύο Scalar IP παρέχουν τη λειτουργικότητα κλιμάκωσης: το ένα εφαρμόζει οποιαδήποτε απαιτούμενη μείωση κλίμακας. το άλλο εφαρμόζει αναβάθμιση. Ο σχεδιασμός απαιτεί δύο κλιμακωτές.
- Όταν ο scaler υλοποιεί μια downscale, δεν παράγει έγκυρα δεδομένα για κάθε κύκλο ρολογιού στην έξοδό του. Για π.χampΓια παράδειγμα, εάν εφαρμόζεται αναλογία μειωμένης κλίμακας 2x, το έγκυρο σήμα στην έξοδο είναι υψηλό κάθε άλλο κύκλο ρολογιού, ενώ ο σχεδιασμός λαμβάνει κάθε ζυγή αριθμημένη γραμμή εισόδου και στη συνέχεια χαμηλό για το σύνολο των περιττών αριθμημένων γραμμών εισόδου. Αυτή η συμπεριφορά έκρηξης είναι θεμελιώδης για τη διαδικασία μείωσης του ρυθμού δεδομένων στην έξοδο, αλλά δεν είναι συμβατή με την IP του μίκτη κατάντη, η οποία γενικά αναμένει έναν πιο συνεπή ρυθμό δεδομένων για την αποφυγή υπορροής στην έξοδο. Ο σχεδιασμός απαιτεί το Frame Buffer μεταξύ οποιασδήποτε μείωσης κλίμακας και μίκτη. Το Frame Buffer επιτρέπει στο Mixer να διαβάζει τα δεδομένα με τον ρυθμό που χρειάζεται.
- Όταν ο scaler υλοποιεί μια αναβάθμιση, παράγει έγκυρα δεδομένα σε κάθε κύκλο ρολογιού, επομένως ο παρακάτω μείκτης δεν έχει προβλήματα. Ωστόσο, ενδέχεται να μην δέχεται νέα δεδομένα εισόδου σε κάθε κύκλο ρολογιού. Κάνοντας 2 φορές αναβάθμιση ως πρώηνample, στις ζυγές γραμμές εξόδου δέχεται έναν νέο ρυθμό δεδομένων κάθε άλλο κύκλο ρολογιού, στη συνέχεια δεν δέχεται νέα δεδομένα εισόδου στις μονές γραμμές εξόδου. Ωστόσο, το upstream Clipper μπορεί να παράγει δεδομένα με εντελώς διαφορετικό ρυθμό εάν εφαρμόζει ένα σημαντικό κλιπ (π.χ. κατά τη διάρκεια ενός ζουμ). Επομένως, ένα Clipper και ένα upscale πρέπει γενικά να διαχωρίζονται από ένα Frame Buffer, απαιτώντας από το Scaler να κάθεται μετά το Frame Buffer στη διοχέτευση. Το Scaler πρέπει να βρίσκεται πριν από το Frame Buffer για downscales, έτσι η σχεδίαση εφαρμόζει δύο ξεχωριστούς scaler κάθε πλευρά του Frame Buffer: ένα για upscale. το άλλο για μείωση της κλίμακας.
Δύο Scalers μειώνουν επίσης το μέγιστο εύρος ζώνης DDR4 που απαιτείται από το Frame Buffer. Πρέπει πάντα να εφαρμόζετε downscales πριν από το Frame Buffer, ελαχιστοποιώντας τον ρυθμό δεδομένων στην πλευρά εγγραφής. Εφαρμόζετε πάντα αναβαθμίσεις μετά το Frame Buffer, το οποίο ελαχιστοποιεί τον ρυθμό δεδομένων στην πλευρά ανάγνωσης. Κάθε Scaler λαμβάνει την απαιτούμενη ανάλυση εισόδου από τα πακέτα ελέγχου στην εισερχόμενη ροή βίντεο, ενώ ο επεξεργαστής Nios II με τη εξαρτημένη διεπαφή Avalon-MM ορίζει την ανάλυση εξόδου για κάθε Scaler.
Προσωρινή μνήμη πλαισίου
Η προσωρινή μνήμη καρέ χρησιμοποιεί τη μνήμη DDR4 για την εκτέλεση τριπλής προσωρινής αποθήκευσης που επιτρέπει στη γραμμή επεξεργασίας βίντεο και εικόνας να πραγματοποιεί μετατροπή ρυθμού καρέ μεταξύ του εισερχόμενου και εξερχόμενου ρυθμού καρέ. Η σχεδίαση μπορεί να δεχτεί οποιονδήποτε ρυθμό καρέ εισόδου, αλλά ο συνολικός ρυθμός εικονοστοιχείων δεν πρέπει να υπερβαίνει το 1 giga pixel ανά δευτερόλεπτο. Το λογισμικό Nios II ρυθμίζει τον ρυθμό καρέ εξόδου είτε στα 30 είτε στα 60 fps, ανάλογα με τη λειτουργία εξόδου που επιλέγετε. Ο ρυθμός καρέ εξόδου είναι συνάρτηση των ρυθμίσεων Εξόδου Clocked Video και του ρολογιού εικονοστοιχείων εξόδου βίντεο. Η αντίθλιψη που εφαρμόζει η Έξοδος Clocked Video στο pipeline καθορίζει τον ρυθμό με τον οποίο η πλευρά ανάγνωσης του Frame Buffer τραβάει καρέ βίντεο από το DDR4.
Αναμικτής
Ο μίκτης δημιουργεί μια σταθερού μεγέθους εικόνα μαύρου φόντου που προγραμματίζει ο επεξεργαστής Nios II ώστε να ταιριάζει με το μέγεθος της τρέχουσας εικόνας εξόδου. Το μίξερ έχει δύο εισόδους. Η πρώτη είσοδος συνδέεται με τον αναβαθμιστή για να επιτρέψει στο σχέδιο να εμφανίσει την έξοδο από την τρέχουσα σωλήνωση βίντεο. Η δεύτερη είσοδος συνδέεται με το μπλοκ γεννήτριας εικονιδίων. Ο σχεδιασμός επιτρέπει την πρώτη είσοδο του μίκτη μόνο όταν ανιχνεύει ενεργό, σταθερό βίντεο στην είσοδο χρονομετρημένου βίντεο. Ως εκ τούτου, ο σχεδιασμός διατηρεί μια σταθερή εικόνα εξόδου στην έξοδο ενώ συνδέει θερμά την είσοδο. Το άλφα σχεδίασης συνδυάζει τη δεύτερη είσοδο στο μίκτη, που είναι συνδεδεμένη με τη γεννήτρια εικονιδίων, τόσο στο φόντο όσο και στις εικόνες σωλήνων βίντεο με διαφάνεια 50%.
Μετατροπέας χρωματικού χώρου (Έξοδος)
Ο μετατροπέας χρωματικού χώρου εξόδου μετατρέπει τα δεδομένα βίντεο εισόδου RGB είτε σε χρωματικό χώρο RGB είτε σε YCbCr με βάση τη ρύθμιση χρόνου εκτέλεσης από το λογισμικό.
Chroma Resampler (Έξοδος)
Η έξοδος chroma resampΤο ler μετατρέπει τη μορφή από 4:4:4 σε μία από τις μορφές 4:4:4, 4:2:2 ή 4:2:0. Το λογισμικό ορίζει τη μορφή. Η έξοδος chroma resampΗ ler χρησιμοποιεί επίσης φιλτραρισμένο αλγόριθμο για την επίτευξη βίντεο υψηλής ποιότητας.
Έξοδος χρονομετρημένης εικόνας
Η έξοδος χρονομετρημένου βίντεο μετατρέπει τη ροή βίντεο Avalon-ST στη μορφή χρονισμένου βίντεο. Η χρονομετρημένη έξοδος βίντεο προσθέτει οριζόντια και κατακόρυφη κενά και πληροφορίες χρονισμού συγχρονισμού στο βίντεο. Ο επεξεργαστής Nios II προγραμματίζει τις σχετικές ρυθμίσεις στην έξοδο χρονομετρημένου βίντεο ανάλογα με την ανάλυση εξόδου και το ρυθμό καρέ που ζητάτε. Η χρονισμένη έξοδος βίντεο μετατρέπει το ρολόι, περνώντας από το σταθερό ρολόι σωλήνωσης 300 MHz στη μεταβλητή ταχύτητα του χρονισμένου βίντεο.
Ρολό βίντεο στο DisplayPort
Το στοιχείο πομπού DisplayPort δέχεται δεδομένα μορφοποιημένα ως χρονομετρημένο βίντεο. Οι διαφορές στη σηματοδότηση καλωδίων και τη δήλωση των διεπαφών αγωγών στο Platform Designer σας εμποδίζουν να συνδέσετε την Έξοδο Clocked Video απευθείας στην IP του πομπού DisplayPort. Το στοιχείο Clocked Video to DisplayPort είναι προσαρμοσμένο IP ειδικά σχεδιασμένο για να παρέχει την απλή μετατροπή που απαιτείται μεταξύ της Εξόδου Clocked Video και της IP του πομπού DisplayPort. Αλλάζει επίσης τη σειρά των χρωματικών επιπέδων σε κάθε pixel για να ληφθούν υπόψη τα διαφορετικά πρότυπα μορφοποίησης χρώματος που χρησιμοποιούνται από το Avalon-ST Video και το DisplayPort.
DisplayPort Transmitter IP και DisplayPort Transmitter PHY
Η IP του πομπού DisplayPort και ο πομπός DisplayPort PHY συνεργάζονται για να μετατρέψουν τη ροή βίντεο από χρονομετρημένο βίντεο σε συμβατή ροή DisplayPort. Η IP του πομπού DisplayPort χειρίζεται το πρωτόκολλο DisplayPort και κωδικοποιεί τα έγκυρα δεδομένα DisplayPort, ενώ ο πομπός DisplayPort PHY περιέχει τους πομποδέκτες και δημιουργεί τη σειριακή έξοδο υψηλής ταχύτητας.
Επεξεργαστής και περιφερειακά Nios II
Το σύστημα Platform Designer περιέχει έναν επεξεργαστή Nios II, ο οποίος διαχειρίζεται τις IP του δέκτη και του πομπού DisplayPort και τις ρυθμίσεις χρόνου εκτέλεσης για τη γραμμή επεξεργασίας. Ο επεξεργαστής Nios II συνδέεται με αυτά τα βασικά περιφερειακά:
- Μια μνήμη στο τσιπ για την αποθήκευση του προγράμματος και των δεδομένων του.
- AJTAG UART για εμφάνιση της εξόδου εκτύπωσης λογισμικού (μέσω τερματικού Nios II).
- Ένα χρονόμετρο συστήματος για τη δημιουργία καθυστερήσεων επιπέδου χιλιοστών του δευτερολέπτου σε διάφορα σημεία του λογισμικού, όπως απαιτείται από την προδιαγραφή DisplayPort για τις ελάχιστες διάρκειες συμβάντων.
- LED για την εμφάνιση της κατάστασης του συστήματος.
- Διακόπτες με κουμπιά για εναλλαγή μεταξύ των λειτουργιών κλιμάκωσης και για ενεργοποίηση και απενεργοποίηση της εμφάνισης του λογότυπου της Intel.
- Διακόπτες DIP που επιτρέπουν την εναλλαγή της μορφής εξόδου και για ενεργοποίηση και απενεργοποίηση της εκτύπωσης μηνυμάτων σε τερματικό Nios II.
Συμβάντα Hot-plug τόσο στην πηγή του DisplayPort όσο και στην πυρκαγιά του βυθίσματος που ενεργοποιούν τον επεξεργαστή Nios II να διαμορφώσει σωστά τον πομπό και τη διοχέτευση DisplayPort. Ο κύριος βρόχος στον κώδικα λογισμικού παρακολουθεί επίσης αυτές τις τιμές στα κουμπιά και τους διακόπτες DIP και αλλάζει ανάλογα τη ρύθμιση του αγωγού.
Ελεγκτές I²C
Ο σχεδιασμός περιέχει δύο ελεγκτές I²C (Si5338 και PS8460) για την επεξεργασία των ρυθμίσεων τριών από τα άλλα στοιχεία στο κιτ ανάπτυξης Intel Arria 10 10 GX FPGA. Δύο γεννήτριες ρολογιού Si5338 στο κιτ ανάπτυξης Intel Arria 10 GX FPGA συνδέονται στον ίδιο δίαυλο I²C. Το πρώτο δημιουργεί το ρολόι αναφοράς για το DDR4 EMIF. Από προεπιλογή, αυτό το ρολόι έχει ρυθμιστεί στα 100 MHz για χρήση με DDR1066 4 MHz, αλλά αυτός ο σχεδιασμός εκτελεί το DDR4 στα 1200 MHz, το οποίο απαιτεί ρολόι αναφοράς 150 MHz. Κατά την εκκίνηση, ο επεξεργαστής Nios II, μέσω του περιφερειακού ελεγκτή I²C, αλλάζει τις ρυθμίσεις στον χάρτη καταχωρήσεων του πρώτου Si5338 για να αυξήσει την ταχύτητα του ρολογιού αναφοράς DDR4 στα 150 MHz. Η δεύτερη γεννήτρια ρολογιού Si5338 δημιουργεί το vid_clk για τη διεπαφή χρονισμένου βίντεο μεταξύ του αγωγού και της IP του πομπού DisplayPort. Πρέπει να προσαρμόσετε την ταχύτητα αυτού του ρολογιού για κάθε διαφορετική ανάλυση εξόδου και ρυθμό καρέ που υποστηρίζεται από το σχέδιο. Μπορείτε να ρυθμίσετε την ταχύτητα κατά το χρόνο εκτέλεσης όταν το απαιτεί ο επεξεργαστής Nios II. Η θυγατρική κάρτα Bitec DisplayPort 1.4 FMC χρησιμοποιεί τον επαναλήπτη καθαρισμού jitter Parade PS8460 και τον επαναληπτικό χρόνο. Κατά την εκκίνηση, ο επεξεργαστής Nios II επεξεργάζεται τις προεπιλεγμένες ρυθμίσεις αυτού του στοιχείου για να καλύψει τις απαιτήσεις του σχεδιασμού.
Περιγραφή λογισμικού
Η σχεδίαση μετατροπής μορφής βίντεο 8K DisplayPort ExampΤο le περιλαμβάνει IP από τη σουίτα επεξεργασίας βίντεο και εικόνας της Intel και την IP διεπαφής DisplayPort Όλες αυτές οι IP μπορούν να επεξεργάζονται πλαίσια δεδομένων χωρίς περαιτέρω παρέμβαση όταν ρυθμιστούν σωστά. Πρέπει να εφαρμόσετε εξωτερικό έλεγχο υψηλού επιπέδου για να ρυθμίσετε τις IP για να ξεκινήσετε και όταν αλλάζει το σύστημα, π.χ. συμβάντα hot-plug δέκτη ή πομπού DisplayPort ή δραστηριότητα κουμπιού χρήστη. Σε αυτό το σχέδιο, ένας επεξεργαστής Nios II, που εκτελεί λογισμικό προσαρμοσμένου ελέγχου, παρέχει τον έλεγχο υψηλού επιπέδου. Κατά την εκκίνηση το λογισμικό:
- Ρυθμίζει το ρολόι ref DDR4 στα 150 MHz για να επιτρέπει την ταχύτητα DDR 1200 MHz και, στη συνέχεια, επαναφέρει την IP της διεπαφής εξωτερικής μνήμης για επαναβαθμονόμηση στο νέο ρολόι αναφοράς.
- Ρυθμίζει τον επαναλήπτη και το χρονόμετρο PS8460 DisplayPort.
- Αρχικοποιεί τις διεπαφές δέκτη και πομπού DisplayPort.
- Αρχικοποιεί τις IP αγωγών επεξεργασίας.
Όταν ολοκληρωθεί η προετοιμασία, το λογισμικό εισέρχεται σε έναν συνεχή βρόχο while, ελέγχοντας και αντιδρώντας σε έναν αριθμό συμβάντων.
Αλλαγές στη λειτουργία κλιμάκωσης
Ο σχεδιασμός υποστηρίζει τρεις βασικούς τρόπους κλιμάκωσης. passthrough, upscale και downscale. Στη λειτουργία διέλευσης, η σχεδίαση δεν κάνει κλιμάκωση του βίντεο εισόδου, στη λειτουργία αναβάθμισης η σχεδίαση αναβαθμίζει το βίντεο εισόδου και στη λειτουργία μειωμένης κλίμακας η σχεδίαση μειώνει την κλίμακα του βίντεο εισόδου.
Τα τέσσερα μπλοκ στον αγωγό επεξεργασίας. το Clipper, το downscaler, το upscaler και το mixer καθορίζουν την παρουσίαση της τελικής εξόδου σε κάθε λειτουργία. Το λογισμικό ελέγχει τις ρυθμίσεις κάθε μπλοκ ανάλογα με την τρέχουσα ανάλυση εισόδου, την ανάλυση εξόδου και τη λειτουργία κλιμάκωσης που επιλέγετε. Στις περισσότερες περιπτώσεις, το Clipper περνάει την είσοδο χωρίς αλλαγή και το μέγεθος φόντου του Mixer είναι το ίδιο με την τελική, κλιμακούμενη έκδοση του βίντεο εισόδου. Ωστόσο, εάν η ανάλυση του εισερχόμενου βίντεο είναι μεγαλύτερη από το μέγεθος εξόδου, δεν είναι δυνατό να εφαρμοστεί μια αναβάθμιση στο βίντεο εισόδου χωρίς πρώτα να το αποκόψετε. Εάν η ανάλυση εισόδου είναι μικρότερη από την έξοδο, το λογισμικό δεν μπορεί να εφαρμόσει μείωση κλίμακας χωρίς να εφαρμόσει ένα επίπεδο φόντου του Mixer που είναι μεγαλύτερο από το επίπεδο βίντεο εισόδου, το οποίο προσθέτει μαύρες γραμμές γύρω από το βίντεο εξόδου.
Πίνακας 4. Επεξεργασία μπλοκ αγωγών
Αυτός ο πίνακας παραθέτει τη δράση των τεσσάρων μπλοκ αγωγών επεξεργασίας σε καθένα από τους εννέα συνδυασμούς λειτουργίας κλιμάκωσης, ανάλυσης εισόδου και ανάλυσης εξόδου.
| Τρόπος | μέσα > έξω | μέσα = έξω | μέσα < έξω |
| Passthrough | Κλιπ σε μέγεθος εξόδου Χωρίς μείωση κλίμακας | Χωρίς κλιπ
Χωρίς μείωση της κλίμακας |
Χωρίς κλιπ
Χωρίς μείωση της κλίμακας |
| συνέχισε… | |||
| Τρόπος | μέσα > έξω | μέσα = έξω | μέσα < έξω |
| Χωρίς πολυτελή
Χωρίς μαύρο περίγραμμα |
Χωρίς πολυτελή
Χωρίς μαύρο περίγραμμα |
Χωρίς πολυτελή
Μαύρα μαξιλάρια περιγράμματος σε μέγεθος εξόδου |
|
| Πολυτελές | Κλιπ σε μέγεθος εξόδου 2/3 Χωρίς μείωση κλίμακας
Αναβάθμιση σε μέγεθος εξόδου Χωρίς μαύρο περίγραμμα |
Κλιπ σε μέγεθος εξόδου 2/3 Χωρίς μείωση κλίμακας
Αναβάθμιση σε μέγεθος εξόδου Χωρίς μαύρο περίγραμμα |
Χωρίς κλιπ
Χωρίς μείωση της κλίμακας Αναβάθμιση σε μέγεθος εξόδου Χωρίς μαύρο περίγραμμα |
| Μείωση κλίμακας | Χωρίς κλιπ
Μείωση κλίμακας σε μέγεθος εξόδου Χωρίς αναβάθμιση Χωρίς μαύρο περίγραμμα |
Χωρίς κλιπ
Μείωση κλίμακας σε μέγεθος εξόδου Χωρίς αναβάθμιση Χωρίς μαύρο περίγραμμα |
Χωρίς κλιπ
Μείωση κλίμακας σε μέγεθος εισόδου 2/3 Χωρίς αναβάθμιση Μαύρα μαξιλάρια περιγράμματος σε μέγεθος εξόδου |
Αλλαγή μεταξύ των λειτουργιών πατώντας το κουμπί ώθησης χρήστη 1. Το λογισμικό παρακολουθεί τις τιμές στα κουμπιά ώθησης σε κάθε εκτέλεση μέσω του βρόχου (κάνει εκτόξευση λογισμικού) και διαμορφώνει κατάλληλα τις IP στη γραμμή επεξεργασίας.
Αλλαγές στην είσοδο DisplayPort
Σε κάθε εκτέλεση μέσω του βρόχου, το λογισμικό μετράει την κατάσταση της εισόδου Clocked Video, αναζητώντας αλλαγές στη σταθερότητα της ροής βίντεο εισόδου. Το λογισμικό θεωρεί ότι το βίντεο είναι σταθερό εάν:
- Η Είσοδος Clocked Video αναφέρει ότι το χρονισμένο βίντεο κλειδώθηκε με επιτυχία.
- Η ανάλυση εισόδου και ο χρωματικός χώρος δεν έχουν αλλαγές από την προηγούμενη εκτέλεση μέσω του βρόχου.
Εάν η είσοδος ήταν σταθερή αλλά έχει χάσει το κλείδωμα ή οι ιδιότητες της ροής βίντεο έχουν αλλάξει, το λογισμικό σταματά την αποστολή βίντεο μέσω της σωλήνωσης της Εισόδου Clocked Video. Ρυθμίζει επίσης το Mixer ώστε να σταματήσει να εμφανίζει το επίπεδο βίντεο εισόδου. Η έξοδος παραμένει ενεργή (εμφανίζει μια μαύρη οθόνη και το λογότυπο της Intel) κατά τη διάρκεια τυχόν συμβάντων hotplug του δέκτη ή αλλαγές ανάλυσης.
Εάν η είσοδος δεν ήταν σταθερή αλλά τώρα είναι σταθερή, το λογισμικό διαμορφώνει τη γραμμή ροής ώστε να εμφανίζει τη νέα ανάλυση εισόδου και τον χρωματικό χώρο, επανεκκινεί την έξοδο από το CVI και ρυθμίζει το Mixer να εμφανίζει ξανά το επίπεδο βίντεο εισόδου. Η εκ νέου ενεργοποίηση της στρώσης του μίκτη δεν είναι άμεση, καθώς το Frame Buffer μπορεί να επαναλαμβάνει τα παλιά καρέ από μια προηγούμενη είσοδο και η σχεδίαση πρέπει να καθαρίσει αυτά τα πλαίσια. Στη συνέχεια, μπορείτε να ενεργοποιήσετε ξανά την οθόνη για να αποφύγετε το σφάλμα. Το frame buffer διατηρεί μια καταμέτρηση του αριθμού των καρέ που διαβάζονται από το DDR4, τα οποία μπορεί να διαβάσει ο επεξεργαστής Nios II. Το λογισμικό sampΑυτό μετράει όταν η είσοδος γίνεται σταθερή και ενεργοποιεί ξανά το επίπεδο Mixer όταν η μέτρηση έχει αυξηθεί κατά τέσσερα καρέ, γεγονός που διασφαλίζει ότι η σχεδίαση ξεπλένει τυχόν παλιά πλαίσια από την προσωρινή μνήμη.
Εκδηλώσεις Hot-plug πομπού DisplayPort
Τα συμβάντα Hot-plug στον πομπό DisplayPort ενεργοποιούν μια διακοπή εντός του λογισμικού που ορίζει μια σημαία για να ειδοποιεί τον κύριο βρόχο λογισμικού για μια αλλαγή στην έξοδο. Όταν ο σχεδιασμός ανιχνεύσει ένα ζεστό βύσμα πομπού, το λογισμικό διαβάζει το EDID για τη νέα οθόνη για να καθορίσει ποιες αναλύσεις και χρωματικούς χώρους υποστηρίζει. Εάν ρυθμίσετε τους μικροδιακόπτες σε μια λειτουργία που η νέα οθόνη δεν μπορεί να υποστηρίξει, το λογισμικό επανέρχεται σε μια λιγότερο απαιτητική λειτουργία προβολής. Στη συνέχεια, διαμορφώνει τη διοχέτευση, την IP του πομπού DisplayPort και το τμήμα Si5338 που δημιουργεί τον πομπό vid_clk για τη νέα λειτουργία εξόδου. Όταν η είσοδος δει αλλαγές, το επίπεδο Mixer για το βίντεο εισόδου δεν εμφανίζεται καθώς το λογισμικό επεξεργάζεται τις ρυθμίσεις για τη διοχέτευση. Το λογισμικό δεν ενεργοποιεί ξανά
την οθόνη μέχρι μετά από τέσσερα καρέ, όταν οι νέες ρυθμίσεις περάσουν από το πλαίσιο
ρυθμιστής.
Αλλαγές στις ρυθμίσεις του διακόπτη DIP χρήστη
Οι θέσεις των διακοπτών DIP χρήστη 2 έως 6 ελέγχουν τη μορφή εξόδου (ανάλυση, ρυθμός καρέ, χρωματικός χώρος και bits ανά χρώμα) που οδηγείται μέσω του πομπού DisplayPort. Όταν το λογισμικό ανιχνεύει αλλαγές σε αυτούς τους διακόπτες DIP, εκτελείται μέσω μιας ακολουθίας που είναι σχεδόν πανομοιότυπη με ένα ζεστό βύσμα πομπού. Δεν χρειάζεται να ρωτήσετε το EDID του πομπού καθώς δεν αλλάζει.
Ιστορικό αναθεωρήσεων για AN 889: Σχεδίαση μετατροπής μορφής βίντεο 8K DisplayPort Example
Πίνακας 5. Ιστορικό αναθεωρήσεων για AN 889: Σχεδιασμός μετατροπής μορφής βίντεο 8K DisplayPort Example
| Έκδοση εγγράφου | Αλλαγές |
| 2019.05.30 | Αρχική έκδοση. |
Intel Corporation. Ολα τα δικαιώματα διατηρούνται. Η ονομασία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες.
*Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία τρίτων.
Έγγραφα / Πόροι
 |
Σχεδιασμός μετατροπής μορφής βίντεο intel AN 889 8K DisplayPort Example [pdf] Οδηγός χρήστη Σχεδιασμός μετατροπής μορφής βίντεο AN 889 8K DisplayPort Example, AN 889, Σχεδίαση μετατροπής μορφής βίντεο DisplayPort 8K Example, Σχεδίαση μετατροπής μορφής Example, Conversion Design Example |
