인텔 AN 889 8K DisplayPort 비디오 형식 변환 디자인 Example
8K DisplayPort 비디오 포맷 변환 설계 Ex에 관하여ample
8K DisplayPort 비디오 포맷 변환 설계 Example는 Intel DisplayPort 1.4 비디오 연결 IP를 비디오 처리 파이프라인과 통합합니다. 이 디자인은 초당 8프레임에서 최대 30K 또는 초당 4프레임에서 60K까지의 비디오 스트림에 대해 고품질 스케일링, 색 공간 변환 및 프레임 속도 변환을 제공합니다.
이 설계는 소프트웨어 및 하드웨어 구성이 매우 용이하여 신속한 시스템 구성 및 재설계가 가능합니다. 이 설계는 Intel® Arria® 10 장치를 대상으로 하며 Intel Quartus® Prime v8의 비디오 및 이미지 처리 제품군에서 최신 19.2K 지원 Intel FPGA IP를 사용합니다.
DisplayPort Intel FPGA IP에 대하여
DisplayPort 인터페이스가 있는 Intel Arria 10 FPGA 설계를 만들려면 DisplayPort Intel FPGA IP를 인스턴스화합니다. 그러나 이 DisplayPort IP는 DisplayPort에 대한 프로토콜 인코딩 또는 디코딩만 구현합니다. 인터페이스의 고속 직렬 구성 요소를 구현하는 데 필요한 트랜시버, PLL 또는 트랜시버 재구성 기능은 포함하지 않습니다. Intel은 별도의 트랜시버, PLL 및 재구성 IP 구성 요소를 제공합니다. 이러한 구성 요소를 선택, 매개변수화 및 연결하여 완벽하게 호환되는 DisplayPort 수신기 또는 송신기 인터페이스를 만들려면 전문 지식이 필요합니다.
인텔은 트랜시버 전문가가 아닌 사람들을 위해 이 디자인을 제공합니다. DisplayPort IP의 매개변수 편집기 GUI를 사용하면 디자인을 빌드할 수 있습니다.
Platform Designer 또는 IP Catalog에서 DisplayPort IP의 인스턴스(수신기만, 송신기만 또는 수신기와 송신기를 합친 것일 수 있음)를 만듭니다. DisplayPort IP 인스턴스를 매개변수화할 때 ex를 생성하도록 선택할 수 있습니다.amp특정 구성에 대한 설계입니다. 결합된 수신기 및 송신기 설계는 수신기의 출력이 송신기에 직접 공급되는 간단한 패스스루입니다. 고정 패스스루 설계는 모든 트랜시버 및 PLL 논리를 구현하는 완전한 기능의 수신기 PHY, 송신기 PHY 및 재구성 블록을 생성합니다. 설계의 관련 섹션을 직접 복사하거나 설계를 참조로 사용할 수 있습니다. 이 설계는 DisplayPort Intel Arria 10 FPGA IP Design Ex를 생성합니다.ample 그리고 그 다음에 많은 것을 추가합니다 fileIntel Quartus Prime 프로젝트에서 사용하는 컴파일 목록에 직접 생성됩니다. 여기에는 다음이 포함됩니다.
- File트랜시버, PLL 및 재구성 블록에 대한 매개변수화된 IP 인스턴스를 생성합니다.
- 베릴로그 HDL file이러한 IP를 상위 레벨 수신기 PHY, 송신기 PHY 및 트랜시버 재구성 중재자 블록에 연결합니다.
- Synopsys 설계 제약(SDC) file관련 타이밍 제약조건을 설정합니다.
8K DisplayPort 비디오 포맷 변환 설계 Ex의 특징ample
- 입력:
- DisplayPort 1.4 연결은 최대 720fps의 모든 프레임 속도에서 480×3840에서 2160×60까지의 해상도를 지원하고, 7680fps에서 최대 4320×30까지의 해상도를 지원합니다.
- 핫 플러그 지원.
- RGB 및 YCbCr(4:4:4, 4:2:2 및 4:2:0) 색상 형식 모두 지원
입력. - 소프트웨어는 자동으로 입력 형식을 감지하고 이에 맞게 처리 파이프라인을 설정합니다.
- 산출:
- DIP 스위치를 통해 DisplayPort 1.4 연결을 선택해 1080fps에서 1080p, 2160i 또는 60p 해상도 또는 2160fps에서 30p로 출력할 수 있습니다.
- 핫 플러그 지원.
- 필요한 출력 색상 형식을 RGB, YCbCr 4:4:4, YCbCr 4:2:2 또는 YCbCr 4:2:0으로 설정하는 DIP 스위치입니다.
- 소프트웨어로 구성 가능한 스케일링 및 프레임 속도 변환을 갖춘 단일 10비트 8K RGB 처리 파이프라인:
- 12탭 Lanczos 다운스케일러.
- 16단계, 4탭 Lanczos 업스케일러.
- 트리플 버퍼링 비디오 프레임 버퍼는 프레임 속도 변환을 제공합니다.
- 알파 블렌딩 기능이 있는 믹서로 OSD 아이콘 오버레이가 가능합니다.
8K DisplayPort 비디오 포맷 변환 설계 Ex 시작하기ample
하드웨어 및 소프트웨어 요구 사항
8K DisplayPort 비디오 포맷 변환 설계 Example에는 특정 하드웨어와 소프트웨어가 필요합니다.
하드웨어:
- DDR10 Hilo Daughter Card를 포함한 Intel Arria 4 GX FPGA 개발 키트
- Bitec DisplayPort 1.4 FMC 도터 카드(개정판 11)
- 최대 1.4x3840p2160 또는 60x7680p4320 비디오를 생성하는 DisplayPort 30 소스
- 최대 1.4x3840p2160 비디오를 표시하는 DisplayPort 60 싱크
- VESA 인증 DisplayPort 1.4 케이블.
소프트웨어:
- 윈도우 또는 리눅스 OS
- Intel Quartus Prime Design Suite v19.2에는 다음이 포함됩니다.
- 인텔 Quatus 프라임 프로 에디션
- 플랫폼 디자이너
- 니오스® II EDS
- Intel FPGA IP 라이브러리(비디오 및 이미지 처리 제품군 포함)
이 디자인은 이 버전의 Intel Quartus Prime에서만 작동합니다.
Intel 8K DisplayPort 비디오 포맷 변환 디자인 Ex 다운로드 및 설치ample
해당 디자인은 Intel Design Store에서 찾아볼 수 있습니다.
- 보관된 프로젝트를 다운로드하세요 file 영어: udx10_dp.par.(해외배송 가능상품)
- 아카이브에서 Intel Quartus Prime 프로젝트를 추출합니다.
- a. Intel Quartus Prime Pro Edition을 엽니다.
- b. 딸깍 하는 소리 File ➤ 프로젝트 열기.
프로젝트 열기 창이 열립니다. - c. udx10_dp.par로 이동하여 선택하세요 file.
- d. 열기를 클릭하세요.
- e. Open Design Template 창에서 Destination 폴더를 추출된 프로젝트의 원하는 위치로 설정합니다. 디자인 템플릿 항목 file 프로젝트 이름은 정확해야 하며 변경할 필요가 없습니다.
- f. 확인을 클릭합니다.
설계 FileIntel 8K DisplayPort 비디오 형식 변환 설계 Ex를 위한 sample
표 1. 디자인 Files
| File 또는 폴더 이름 | 설명 |
| ip | IP 인스턴스를 포함합니다 file디자인의 모든 Intel FPGA IP 인스턴스에 대한 s:
• DisplayPort IP(송신기 및 수신기) • 설계의 최상위 레벨에서 클록을 생성하는 PLL • 처리 파이프라인을 위한 Platform Designer 시스템을 구성하는 모든 IP. |
| master_image | 사전 컴파일된 보드 프로그래밍인 pre_compiled.sof를 포함합니다. file 디자인을 위해. |
| 비_acds_ip | Intel Quartus Prime에 포함되지 않은 이 디자인의 추가 IP에 대한 소스 코드가 포함되어 있습니다. |
| SDC는 | SDC를 포함합니다 file 이 설계에 필요한 추가적인 타이밍 제약을 설명합니다. SDC fileIP 인스턴스에 자동으로 포함되는 s는 이러한 제약 조건을 처리하지 않습니다. |
| 소프트웨어 | 설계의 고수준 기능을 제어하기 위해 임베디드 Nios II 프로세서에서 실행되는 소프트웨어에 대한 소스 코드, 라이브러리, 빌드 스크립트가 포함되어 있습니다. |
| udx10_dp | Intel Quartus Prime이 출력을 생성하는 폴더 filePlatform Designer 시스템을 위한 s. udx10_dp.sopcinfo 출력 file 메모리 초기화를 생성할 수 있습니다 file Nios II 프로세서 소프트웨어 메모리의 경우. 먼저 전체 Platform Designer 시스템을 생성할 필요는 없습니다. |
| 비_acds_ip.ipx | 이 IPX file Platform Designer에서 non_acds_ip 폴더에 있는 모든 IP를 선언하여 IP 라이브러리에 표시되도록 합니다. |
| README.txt | 디자인을 구축하고 실행하기 위한 간략한 지침입니다. |
| 상단.qpf | Intel Quartus Prime 프로젝트 file 디자인을 위해. |
| 상단.qsf | Intel Quartus Prime 프로젝트 설정 file 디자인을 위해서. 이 file 모든 것을 나열합니다 file디자인을 구축하는 데 필요한 사항과 핀 배치, 기타 여러 가지 프로젝트 설정 등이 있습니다. |
| top.v | 최상위 Verilog HDL file 디자인을 위해. |
| udx10_dp.qsys | 비디오 처리 파이프라인, Nios II 프로세서 및 주변 장치를 포함하는 Platform Designer 시스템입니다. |
8K DisplayPort 비디오 포맷 변환 설계 Ex 컴파일ample
Intel은 사전 컴파일된 보드 프로그래밍을 제공합니다. file master_image 디렉토리(pre_compiled.sof)에 있는 디자인을 사용하면 전체 컴파일을 실행하지 않고도 디자인을 실행할 수 있습니다.
단계:
- Intel Quartus Prime 소프트웨어에서 top.qpf 프로젝트를 엽니다. file. 다운로드한 아카이브가 이것을 생성합니다. file 프로젝트를 압축 해제할 때.
- 딸깍 하는 소리 File ➤ ip/dp_rx_tx/dp_rx_tx.ip를 열고 선택합니다. DisplayPort IP에 대한 매개변수 편집기 GUI가 열리고 디자인의 DisplayPort 인스턴스에 대한 매개변수가 표시됩니다.
- Ex 생성을 클릭합니다.amp디자인(생성이 아님).
- 생성이 완료되면 매개변수 편집기를 닫습니다.
- In File 탐색기에서 소프트웨어 디렉토리로 이동한 후 vip_control_src.zip 아카이브를 압축 해제하여 vip_control_src 디렉토리를 생성합니다.
- BASH 터미널에서 software/script로 이동한 후 셸 스크립트 build_sw.sh를 실행합니다.
스크립트는 설계를 위한 Nios II 소프트웨어를 빌드합니다. .elf와 file 런타임에 보드에 다운로드할 수 있는 .hex file 보드 프로그래밍에 .sof를 컴파일합니다. file. - Intel Quartus Prime 소프트웨어에서 처리 ➤ 컴파일 시작을 클릭합니다.
- Intel Quartus Prime은 udx10_dp.qsys 플랫폼 디자이너 시스템을 생성합니다.
- Intel Quartus Prime은 프로젝트를 top.qpf로 설정합니다.
컴파일은 output_에 top.sof를 생성합니다.file완료되면 s 디렉토리로 이동합니다.
View플랫폼 디자이너 시스템 구축 및 재생성
- 도구 ➤ 플랫폼 디자이너를 클릭합니다.
- Platform Designer 시스템 옵션으로 시스템 이름.qsys를 선택하세요.
- 열기를 클릭하세요.
플랫폼 디자이너가 시스템을 엽니다. - Review 시스템.
- 시스템 재생성:
- a. HDL 생성을 클릭하세요.
- b. 생성 창에서 선택한 생성 대상에 대한 출력 디렉터리 지우기를 켭니다.
- c. 생성을 클릭합니다.
8K DisplayPort 비디오 포맷 변환 설계 Ex 컴파일ampEclipse용 Nios II 소프트웨어 빌드 도구가 있는 le
설계를 위한 대화형 Nios II Eclipse 작업 공간을 설정하여 빌드 스크립트가 사용하는 것과 동일한 폴더를 사용하는 작업 공간을 생성합니다. 이전에 빌드 스크립트를 실행한 경우 Eclipse 작업 공간을 만들기 전에 software/vip_control 및 software/vip_control_bsp 폴더를 삭제해야 합니다. 언제든지 빌드 스크립트를 다시 실행하면 Eclipse 작업 공간을 덮어씁니다.
단계:
- 소프트웨어 디렉토리로 이동하여 vip_control_src.zip 아카이브를 압축 해제하여 vip_control_src 디렉토리를 생성합니다.
- 설치된 프로젝트 디렉토리에서 새 폴더를 만들고 작업공간이라는 이름을 지정합니다.
- Intel Quartus Prime 소프트웨어에서 도구 ➤ Eclipse용 Nios II 소프트웨어 빌드 도구를 클릭합니다.
- a. 작업 공간 실행기 창에서, 생성한 작업 공간 폴더를 선택합니다.
- b. 확인을 클릭합니다.
- Nios II – Eclipse 창에서 다음을 클릭하세요. File ➤ 새로 만들기 ➤ 템플릿에서 만든 Nios II 애플리케이션과 BSP.
템플릿의 Nios II 애플리케이션 및 BSP 대화 상자가 나타납니다.- a. SOPC 정보에서 File 상자에서 udx10_dp/ udx10_dp.sopcinfo를 선택하세요 file. Eclipse용 Nios II SBT는 .sopcinfo의 프로세서 이름으로 CPU 이름을 채웁니다. file.
- b. 프로젝트 이름 상자에 vip_control을 입력합니다.
- c. 템플릿 목록에서 빈 프로젝트를 선택합니다.
- d. 다음을 클릭하세요.
- e. 프로젝트 이름이 vip_control_bsp인 애플리케이션 프로젝트 템플릿을 기반으로 새 BSP 프로젝트를 만듭니다.
- f. 기본 위치 사용을 켭니다.
- g. .sopcinfo를 기반으로 애플리케이션과 BSP를 생성하려면 마침을 클릭하세요. file.
BSP가 생성된 후 vip_control 및 vip_control_bsp 프로젝트가 프로젝트 탐색기 탭에 나타납니다.
- Windows 탐색기에서 software/vip_control_src 디렉토리의 내용을 새로 만든 software/vip_control 디렉토리로 복사합니다.
- Nios II – Eclipse 창의 프로젝트 탐색기 탭에서 vip_control_bsp 폴더를 마우스 오른쪽 버튼으로 클릭하고 Nios II > BSP 편집기를 선택합니다.
- a. sys_clk_timer의 드롭다운 메뉴에서 없음을 선택합니다.
- b. timest의 드롭다운 메뉴에서 cpu_timer를 선택하세요amp_시간제 노동자.
- c. enable_small_c_library를 켭니다.
- d. 생성을 클릭하십시오.
- e. 생성이 완료되면 종료를 클릭하세요.
- 프로젝트 탐색기 탭에서 vip_control 디렉토리를 마우스 오른쪽 버튼으로 클릭하고 속성을 클릭합니다.
- a. vip_control의 속성 창에서 Nios II 애플리케이션 속성을 확장하고 Nios II 애플리케이션 경로를 클릭합니다.
- b. 라이브러리 프로젝트 옆에 있는 추가…를 클릭하세요.
- c. 라이브러리 프로젝트 창에서 udx10.dp\spftware \vip_control_src 디렉토리로 이동하고 bkc_dprx.syslib 디렉토리를 선택합니다.
- d. 확인을 클릭합니다. 상대 경로로 변환 메시지가 나타납니다. 예를 클릭합니다.
- e. bkc_dptx.syslib 및 bkc_dptxll_syslib 디렉토리에 대해 7페이지의 8.b 단계와 7페이지의 8.c 단계를 반복합니다.
- f. 확인을 클릭합니다.
- 프로젝트 ➤ 모두 빌드를 선택하여 생성합니다. file software/vip_control 디렉토리에 vip_control.elf가 있습니다.
- mem_init를 빌드합니다 file Intel Quartus Prime 컴파일의 경우:
- a. 프로젝트 탐색기 창에서 vip_control을 마우스 오른쪽 버튼으로 클릭합니다.
- b. 타겟 만들기 ➤ 빌드…를 선택하세요.
- c. mem_init_generate를 선택합니다.
d. 빌드를 클릭합니다.
Intel Quartus Prime 소프트웨어는 다음을 생성합니다.
udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file software/vip_control/mem_init 디렉토리에 있습니다.
- 연결된 보드에서 디자인을 실행하고 vip_control.elf 프로그래밍을 실행합니다. file Eclipse 빌드에 의해 생성됨.
- a. Nios II-Eclipse 창의 프로젝트 탐색기 탭에서 vip_control 폴더를 마우스 오른쪽 버튼으로 클릭합니다.
- b. Run As ➤ Nios II Hardware를 선택합니다. Nios II 터미널 창이 열려 있으면 새 소프트웨어를 다운로드하기 전에 닫습니다.
Intel Arria 10 GX FPGA 개발 키트 설정
8K DisplayPort 비디오 포맷 변환 설계 Ex를 실행하기 위한 키트 설정 방법을 설명합니다.amp르.
그림 1. HiLo 도터 카드가 포함된 Intel Arria 10 GX 개발 키트
그림은 DDR4 Hilo 카드의 위치를 보여주기 위해 파란색 방열판을 제거한 보드를 보여줍니다. 인텔은 방열판을 제자리에 두지 않고 설계를 실행하지 말 것을 권장합니다.
단계:
- FMC Port A를 사용하여 Bitec DisplayPort 1.4 FMC 카드를 개발 보드에 장착합니다.
- 전원 스위치(SW1)가 꺼져 있는지 확인한 후 전원 커넥터를 연결하세요.
- USB 케이블을 컴퓨터와 개발 보드의 MicroUSB 커넥터(J3)에 연결합니다.
- DisplayPort 소스와 Bitec DisplayPort 1.4 FMC 카드의 수신기 포트 사이에 DisplayPort 1.4 케이블을 연결하고 소스가 활성화되어 있는지 확인합니다.
- DisplayPort 디스플레이와 Bitec DisplayPort 1.4 FMC 카드의 송신기 포트 사이에 DisplayPort 1.4 케이블을 연결하고 디스플레이가 활성화되어 있는지 확인합니다.
- SW1을 사용하여 보드를 켭니다.
보드 상태 LED, 푸시 버튼 및 DIP 스위치
Intel Arria 10 GX FPGA 개발 키트에는 8개의 상태 LED(녹색 및 빨간색 방출기 모두 포함), XNUMX개의 사용자 푸시 버튼 및 XNUMX개의 사용자 DIP 스위치가 있습니다. XNUMXK DisplayPort 비디오 형식 변환 설계 Example는 DisplayPort 수신기 링크의 상태를 나타내기 위해 LED를 켭니다. 푸시 버튼과 DIP 스위치를 사용하면 디자인 설정을 변경할 수 있습니다.
상태 LED
표 2. 상태 LED
| 주도의 | 설명 |
| 빨간색 LED | |
| 0 | DDR4 EMIF 교정이 진행 중입니다. |
| 1 | DDR4 EMIF 교정에 실패했습니다. |
| 7시 2분 | 미사용. |
| 녹색 LED | |
| 0 | DisplayPort 수신기 링크 훈련이 성공적으로 완료되고, 설계가 안정적인 비디오를 수신하면 켜집니다. |
| 5시 1분 | DisplayPort 수신기 레인 수: 00001 = 1 레인
00010 = 2차선 00100 = 4차선 |
| 7시 6분 | DisplayPort 수신기 레인 속도: 00 = 1.62Gbps
01 = 2.7Gbps 10 = 5.4Gbps 11 = 8.1Gbps |
표에는 각 LED가 나타내는 상태가 나와 있습니다. 각 LED 위치에는 독립적으로 켜질 수 있는 빨간색과 녹색 표시등이 있습니다. 주황색으로 빛나는 LED는 빨간색과 녹색 표시등이 모두 켜져 있음을 의미합니다.
사용자 푸시 버튼
사용자 푸시 버튼 0은 출력 디스플레이의 오른쪽 상단 모서리에 있는 Intel 로고의 디스플레이를 제어합니다. 시작 시, 디자인은 로고 디스플레이를 활성화합니다. 푸시 버튼 0을 누르면 로고 디스플레이 활성화가 토글됩니다. 사용자 푸시 버튼 1은 디자인의 스케일링 모드를 제어합니다. 소스 또는 싱크가 핫 플러그되면 디자인은 다음 중 하나로 기본 설정됩니다.
- 패스스루 모드는 입력 해상도가 출력 해상도보다 낮거나 같은 경우입니다.
- 다운스케일 모드, 입력 해상도가 출력 해상도보다 큰 경우
사용자 푸시 버튼 1을 누를 때마다 디자인은 다음 스케일링 모드로 전환됩니다(패스스루 > 업스케일, 업스케일 > 다운스케일, 다운스케일 > 패스스루). 사용자 푸시 버튼 2는 사용되지 않습니다.
사용자 DIP 스위치
DIP 스위치는 옵션 Nios II 터미널 인쇄와 DisplayPort 송신기를 통해 구동되는 출력 비디오 형식에 대한 설정을 제어합니다.
표 3. DIP 스위치
표에는 각 DIP 스위치의 기능이 나와 있습니다. 1~8(0~7이 아님)로 번호가 매겨진 DIP 스위치는 스위치 구성 요소에 인쇄된 번호와 일치합니다. 각 스위치를 켜려면 흰색 스위치를 LCD 쪽으로 옮기고 보드의 LED에서 멀리 옮깁니다.
| 스위치 | 기능 |
| 1 | ON으로 설정하면 Nios II 터미널 인쇄가 활성화됩니다. |
| 2 | 색상별 출력 비트 설정:
OFF = 8비트 켜짐 = 10비트 |
| 4시 3분 | 출력 색상 공간 및 s 설정ampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0 |
| 6시 5분 | 출력 해상도 및 프레임 속도 설정: SW4 OFF, SW3 OFF = 4K60
SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60 |
| 8시 7분 | 사용하지 않음 |
8K DisplayPort 비디오 포맷 변환 설계 Ex 실행ample
컴파일된 .sof 파일을 다운로드해야 합니다. file Intel Arria 10 GX FPGA 개발 키트를 사용하여 설계를 실행합니다.
단계:
- Intel Quartus Prime 소프트웨어에서 도구 ➤ 프로그래머를 클릭합니다.
- 프로그래머 창에서 자동 감지를 클릭하여 J를 스캔합니다.TAG 체인을 만들고 연결된 장치를 검색합니다.
프로그래머 장치 목록을 업데이트할지 묻는 팝업 창이 나타나면 예를 클릭합니다. - 장치 목록에서 10AX115S2F45라는 라벨이 붙은 행을 선택하세요.
- 변경을 클릭하세요 File…
- 프로그래밍의 사전 컴파일된 버전을 사용하려면 file 인텔이 디자인 다운로드의 일부로 포함시킨 master_image/pre_compiled.sof를 선택하세요.
- 프로그래밍을 사용하려면 file 로컬 컴파일에 의해 생성됨, output_을 선택하세요files/top.sof.
- 장치 목록의 10AX115S2F45 행에서 프로그램/구성을 켭니다.
- 시작을 클릭하세요.
프로그래머가 작업을 완료하면 디자인이 자동으로 실행됩니다. - Nios II 터미널을 열어 설계에서 출력 텍스트 메시지를 수신합니다. 그렇지 않으면 여러 번 스위치를 변경한 후 설계가 잠깁니다(사용자 DIP 스위치 1을 ON으로 설정한 경우에만 해당).
- a. 터미널 창을 열고 nios2-terminal을 입력하세요.
- b. Enter 키를 누르세요.
입력에 연결됨. 소스가 없으면 출력은 검은색 화면이며 화면 오른쪽 상단 모서리에 Intel 로고가 있습니다.
8K DisplayPort 비디오 포맷 변환 설계 Ex의 기능 설명ample
Platform Designer 시스템, udx10_dp.qsys에는 DisplayPort 수신기 및 송신기 프로토콜 IP, 비디오 파이프라인 IP 및 Nios II 프로세서 구성 요소가 포함되어 있습니다. 이 설계는 Platform Designer 시스템을 DisplayPort 수신기 및 송신기 PHY 로직(인터페이스 트랜시버 포함)과 Verilog HDL RTL 설계의 최상위 레벨에 있는 트랜시버 재구성 로직에 연결합니다. file (top.v). 이 디자인은 DisplayPort 입력과 DisplayPort 출력 사이에 단일 비디오 처리 경로로 구성됩니다.
그림 2. 블록 다이어그램
이 다이어그램은 8K DisplayPort 비디오 포맷 변환 설계 Ex의 블록을 보여줍니다.ample. 다이어그램에는 Nios II, Nios II 프로세서 사이의 Avalon-MM 및 시스템의 다른 구성 요소에 연결된 일부 일반 주변 장치가 표시되지 않습니다. 이 설계는 왼쪽의 DisplayPort 소스에서 비디오를 수신하고 비디오를 왼쪽에서 오른쪽으로 비디오 파이프라인을 통해 처리한 다음 비디오를 오른쪽의 DisplayPort 싱크로 전달합니다.
DisplayPort 수신기 PHY 및 DisplayPort 수신기 IP
Bitec DisplayPort FMC 카드는 DisplayPort 소스에서 DisplayPort 1.4 신호에 대한 버퍼를 제공합니다. DisplayPort 수신기 PHY와 DisplayPort 수신기 IP의 조합은 들어오는 신호를 디코딩하여 비디오 스트림을 생성합니다. DisplayPort 수신기 PHY에는 들어오는 데이터를 역직렬화하는 트랜시버가 포함되어 있으며 DisplayPort 수신기 IP는 DisplayPort 프로토콜을 디코딩합니다. 결합된 DisplayPort 수신기 IP는 소프트웨어 없이 들어오는 DisplayPort 신호를 처리합니다. DisplayPort 수신기 IP에서 나오는 결과 비디오 신호는 네이티브 패킷화된 스트리밍 형식입니다. 이 설계는 DisplayPort 수신기를 10비트 출력으로 구성합니다.
DisplayPort to 클록 비디오 IP
DisplayPort 수신기에서 출력하는 패킷화된 스트리밍 데이터 형식은 Clocked Video Input IP에서 기대하는 클록된 비디오 데이터 형식과 직접 호환되지 않습니다. DisplayPort to Clocked Video IP는 이 설계를 위한 사용자 지정 IP입니다. DisplayPort 출력을 Clocked Video Input에 직접 연결할 수 있는 호환되는 클록된 비디오 형식으로 변환합니다. DisplayPort to Clocked Video IP는 와이어 신호 표준을 수정하고 각 픽셀 내의 색상 평면 순서를 변경할 수 있습니다. DisplayPort 표준은 Intel 비디오 파이프라인 IP 순서와 다른 색상 순서를 지정합니다. Nios II 프로세서는 색상 스왑을 제어합니다. Avalon-MM 슬레이브 인터페이스로 DisplayPort 수신기 IP에서 전송할 현재 색상 공간을 읽습니다. DisplayPort to Clocked Video IP에 Avalon-MM 슬레이브 인터페이스로 적절한 수정을 적용하도록 지시합니다.
클록 비디오 입력
클록 비디오 입력은 DisplayPort에서 클록 비디오 IP로의 클록 비디오 인터페이스 신호를 처리하여 Avalon-ST 비디오 신호 형식으로 변환합니다. 이 신호 형식은 비디오에서 모든 수평 및 수직 블랭킹 정보를 제거하고 활성 그림 데이터만 남깁니다. IP는 이를 비디오 프레임당 하나의 패킷으로 패킷화합니다. 또한 각 비디오 프레임의 해상도를 설명하는 추가 메타데이터 패킷(제어 패킷이라고 함)을 추가합니다. 처리 파이프를 통과하는 Avalon-ST 비디오 스트림은 픽셀당 300개의 심볼이 있는 병렬 XNUMX개 픽셀입니다. 클록 비디오 입력은 DisplayPort 수신기 IP의 가변 속도 클록 비디오 신호에서 비디오 IP 파이프라인의 고정 클록 속도(XNUMXMHz)로 변환하기 위한 클록 크로싱을 제공합니다.
스트림 클리너
스트림 클리너는 처리 파이프라인으로 전달되는 Avalon-ST 비디오 신호가 오류 없는지 확인합니다. DisplayPort 소스를 핫 플러깅하면 설계에서 클록된 비디오 입력 IP에 불완전한 데이터 프레임을 표시하고 결과 Avalon-ST 비디오 스트림에 오류가 발생할 수 있습니다. 그러면 각 프레임의 비디오 데이터를 포함하는 패킷의 크기가 연관된 제어 패킷에서 보고한 크기와 일치하지 않습니다. 스트림 클리너는 이러한 조건을 감지하고 문제가 있는 비디오 패킷의 끝에 추가 데이터(회색 픽셀)를 추가하여 프레임을 완성하고 제어 패킷의 사양과 일치시킵니다.
크로마 해상도ampler (입력)
DisplayPort 입력에서 디자인이 수신하는 비디오 데이터는 4:4:4, 4:2:2 또는 4:2:0 크로마일 수 있습니다.ampLED. 입력 크로마 해상도ampler는 모든 형식의 수신 비디오를 가져와 모든 경우에 4:4:4로 변환합니다. 더 높은 시각적 품질을 제공하기 위해 chroma resampler는 가장 계산적으로 비싼 필터링 알고리즘을 사용합니다. Nios II 프로세서는 현재 크로마를 읽습니다.ampDisplayPort 수신기 IP에서 Avalon-MM 슬레이브 인터페이스를 통해 ling 형식을 전송합니다. 이 형식을 chroma res에 전달합니다.ampAvalon-MM 슬레이브 인터페이스를 통해.
색상 공간 변환기(입력)
DisplayPort의 입력 비디오 데이터는 RGB 또는 YCbCr 색 공간을 사용할 수 있습니다. 입력 색 공간 변환기는 들어오는 비디오를 어떤 형식으로든 받아서 모든 경우에 RGB로 변환합니다. Nios II 프로세서는 Avalon-MM 슬레이브 인터페이스로 DisplayPort 수신기 IP에서 현재 색 공간을 읽고, 올바른 변환 계수를 크로마 해상도에 로드합니다.ampAvalon-MM 슬레이브 인터페이스를 통해.
가위
클리퍼는 들어오는 비디오 스트림에서 활성 영역을 선택하고 나머지는 버립니다. Nios II 프로세서에서 실행되는 소프트웨어 제어는 선택할 영역을 정의합니다. 영역은 DisplayPort 소스에서 수신한 데이터의 해상도와 출력 해상도 및 스케일링 모드에 따라 달라집니다. 프로세서는 Avalon-MM 슬레이브 인터페이스를 통해 클리퍼에 영역을 전달합니다.
스케일러
이 설계는 수신된 입력 해상도와 필요한 출력 해상도에 따라 들어오는 비디오 데이터에 스케일링을 적용합니다. 또한 세 가지 스케일링 모드(업스케일, 다운스케일 및 패스스루) 중에서 선택할 수 있습니다. 두 개의 Scalar IP가 스케일링 기능을 제공합니다. 하나는 필요한 다운스케일링을 구현하고 다른 하나는 업스케일링을 구현합니다. 이 설계에는 두 개의 스케일러가 필요합니다.
- 스케일러가 다운스케일을 구현할 때 출력에서 모든 클록 사이클에 유효한 데이터를 생성하지 않습니다. 예를 들어ample, 2배 다운스케일 비율을 구현하는 경우, 설계가 짝수 번호의 각 입력 라인을 수신하는 동안 출력의 유효 신호는 다른 클록 사이클마다 높고, 홀수 번호의 전체 입력 라인에 대해 낮습니다. 이 버스팅 동작은 출력에서 데이터 속도를 줄이는 프로세스에 기본적이지만, 일반적으로 출력에서 언더플로를 방지하기 위해 더 일관된 데이터 속도를 기대하는 다운스트림 믹서 IP와 호환되지 않습니다. 설계에는 모든 다운스케일과 믹서 사이에 프레임 버퍼가 필요합니다. 프레임 버퍼를 사용하면 믹서가 필요한 속도로 데이터를 읽을 수 있습니다.
- 스케일러가 업스케일을 구현하면 모든 클록 사이클에서 유효한 데이터를 생성하므로 다음 믹서에는 문제가 없습니다. 그러나 모든 클록 사이클에서 새로운 입력 데이터를 허용하지 않을 수 있습니다. 2배 업스케일을 예로 들면ample, 짝수 출력 라인에서는 다른 클록 사이클마다 새로운 비트의 데이터를 받아들이고, 홀수 출력 라인에서는 새로운 입력 데이터를 받아들이지 않습니다. 그러나 업스트림 클리퍼는 상당한 클립을 적용하는 경우(예: 확대 중) 완전히 다른 속도로 데이터를 생성할 수 있습니다. 따라서 클리퍼와 업스케일은 일반적으로 프레임 버퍼로 구분해야 하며, 파이프라인에서 스케일러가 프레임 버퍼 뒤에 있어야 합니다. 다운스케일의 경우 스케일러가 프레임 버퍼 앞에 있어야 하므로 설계는 프레임 버퍼의 양쪽에 두 개의 별도 스케일러를 구현합니다. 하나는 업스케일용이고 다른 하나는 다운스케일용입니다.
두 개의 스케일러는 또한 프레임 버퍼에 필요한 최대 DDR4 대역폭을 줄입니다. 프레임 버퍼 전에 항상 다운스케일을 적용하여 쓰기 측의 데이터 속도를 최소화해야 합니다. 프레임 버퍼 뒤에 항상 업스케일을 적용하여 읽기 측의 데이터 속도를 최소화해야 합니다. 각 스케일러는 들어오는 비디오 스트림의 제어 패킷에서 필요한 입력 해상도를 가져오는 반면, Avalon-MM 슬레이브 인터페이스가 있는 Nios II 프로세서는 각 스케일러에 대한 출력 해상도를 설정합니다.
프레임 버퍼
프레임 버퍼는 DDR4 메모리를 사용하여 비디오 및 이미지 처리 파이프라인이 수신 및 발신 프레임 속도 간에 프레임 속도 변환을 수행할 수 있도록 하는 트리플 버퍼링을 수행합니다. 이 설계는 모든 입력 프레임 속도를 허용할 수 있지만 총 픽셀 속도는 초당 1기가픽셀을 초과해서는 안 됩니다. Nios II 소프트웨어는 선택한 출력 모드에 따라 출력 프레임 속도를 30fps 또는 60fps로 설정합니다. 출력 프레임 속도는 Clocked Video Output 설정과 출력 비디오 픽셀 클록의 함수입니다. Clocked Video Output이 파이프라인에 적용하는 백프레셔는 프레임 버퍼의 읽기 측이 DDR4에서 비디오 프레임을 가져오는 속도를 결정합니다.
믹서
믹서는 Nios II 프로세서가 현재 출력 이미지의 크기에 맞게 프로그래밍하는 고정된 크기의 검은색 배경 이미지를 생성합니다. 믹서에는 두 개의 입력이 있습니다. 첫 번째 입력은 업스케일러에 연결되어 디자인이 현재 비디오 파이프라인의 출력을 표시할 수 있도록 합니다. 두 번째 입력은 아이콘 생성기 블록에 연결됩니다. 이 디자인은 클럭된 비디오 입력에서 활성적이고 안정적인 비디오를 감지할 때만 믹서의 첫 번째 입력을 활성화합니다. 따라서 이 디자인은 입력에서 핫 플러깅하는 동안 출력에서 안정적인 출력 이미지를 유지합니다. 이 디자인은 아이콘 생성기에 연결된 믹서의 두 번째 입력을 50% 투명도로 배경 및 비디오 파이프라인 이미지 위에 알파 블렌딩합니다.
색상 공간 변환기(출력)
출력 색상 공간 변환기는 소프트웨어의 런타임 설정에 따라 입력 RGB 비디오 데이터를 RGB 또는 YCbCr 색상 공간으로 변환합니다.
크로마 해상도ampler (출력)
출력 크로마 해상도ampler는 형식을 4:4:4에서 4:4:4, 4:2:2 또는 4:2:0 형식 중 하나로 변환합니다. 소프트웨어는 형식을 설정합니다. 출력 크로마 해상도ampler는 또한 필터링된 알고리즘을 사용하여 고품질 비디오를 구현합니다.
클록 비디오 출력
클록 비디오 출력은 Avalon-ST 비디오 스트림을 클록 비디오 형식으로 변환합니다. 클록 비디오 출력은 비디오에 수평 및 수직 블랭킹과 동기화 타이밍 정보를 추가합니다. Nios II 프로세서는 요청한 출력 해상도와 프레임 속도에 따라 클록 비디오 출력에서 관련 설정을 프로그래밍합니다. 클록 비디오 출력은 클록을 변환하여 고정된 300MHz 파이프라인 클록에서 클록 비디오의 가변 속도로 전환합니다.
DisplayPort로 클럭된 비디오
DisplayPort 송신기 구성 요소는 클록 비디오로 포맷된 데이터를 허용합니다. Platform Designer에서 와이어 신호와 컨듀이트 인터페이스 선언의 차이로 인해 클록 비디오 출력을 DisplayPort 송신기 IP에 직접 연결할 수 없습니다. 클록 비디오 대 DisplayPort 구성 요소는 클록 비디오 출력과 DisplayPort 송신기 IP 간에 필요한 간단한 변환을 제공하기 위한 설계별 사용자 지정 IP입니다. 또한 Avalon-ST 비디오와 DisplayPort에서 사용하는 다양한 색상 포맷 표준을 고려하여 각 픽셀의 색상 평면 순서를 바꿉니다.
DisplayPort 송신기 IP 및 DisplayPort 송신기 PHY
DisplayPort 송신기 IP와 DisplayPort 송신기 PHY는 함께 작동하여 비디오 스트림을 클록 비디오에서 호환되는 DisplayPort 스트림으로 변환합니다. DisplayPort 송신기 IP는 DisplayPort 프로토콜을 처리하고 유효한 DisplayPort 데이터를 인코딩하는 반면, DisplayPort 송신기 PHY는 트랜시버를 포함하고 고속 직렬 출력을 생성합니다.
Nios II 프로세서 및 주변 장치
Platform Designer 시스템에는 DisplayPort 수신기 및 송신기 IP와 처리 파이프라인의 런타임 설정을 관리하는 Nios II 프로세서가 포함되어 있습니다. Nios II 프로세서는 다음과 같은 기본 주변 장치에 연결됩니다.
- 프로그램과 데이터를 저장하는 온칩 메모리.
- AJTAG UART는 소프트웨어 printf 출력을 표시합니다(Nios II 터미널을 통해).
- DisplayPort의 최소 이벤트 기간 사양에 따라 소프트웨어의 다양한 지점에서 밀리초 수준의 지연을 생성하는 시스템 타이머입니다.
- 시스템 상태를 표시하는 LED.
- 확장 모드를 전환하고 인텔 로고 표시를 활성화하거나 비활성화할 수 있는 푸시 버튼 스위치입니다.
- 출력 형식을 전환하고 Nios II 터미널에 메시지를 인쇄하는 것을 활성화하거나 비활성화하는 DIP 스위치입니다.
DisplayPort 소스와 싱크 모두에서 핫 플러그 이벤트가 발생하면 Nios II 프로세서가 DisplayPort 송신기와 파이프라인을 올바르게 구성하도록 트리거하는 인터럽트가 발생합니다. 소프트웨어 코드의 메인 루프도 푸시 버튼과 DIP 스위치의 값을 모니터링하고 이에 따라 파이프라인 설정을 변경합니다.
I²C 컨트롤러
이 설계에는 Intel Arria 5338 8460 GX FPGA 개발 키트의 다른 세 구성 요소의 설정을 편집하기 위한 두 개의 I²C 컨트롤러(Si10 및 PS10)가 포함되어 있습니다. Intel Arria 5338 GX FPGA 개발 키트의 두 개의 Si10 클록 생성기가 동일한 I²C 버스에 연결됩니다. 첫 번째는 DDR4 EMIF에 대한 참조 클록을 생성합니다. 기본적으로 이 클록은 100MHz DDR1066와 함께 사용하기 위해 4MHz로 설정되지만 이 설계는 DDR4를 1200MHz에서 실행하므로 150MHz의 참조 클록이 필요합니다. Nios II 프로세서는 시작 시 I²C 컨트롤러 주변 장치를 통해 첫 번째 Si5338의 레지스터 맵에서 설정을 변경하여 DDR4 참조 클록의 속도를 150MHz로 높입니다. 두 번째 Si5338 클록 생성기는 파이프라인과 DisplayPort 송신기 IP 간의 클록 비디오 인터페이스에 대한 vid_clk를 생성합니다. 설계에서 지원하는 각기 다른 출력 해상도와 프레임 속도에 대해 이 클록의 속도를 조정해야 합니다. Nios II 프로세서가 요구하는 경우 런타임에 속도를 조정할 수 있습니다. Bitec DisplayPort 1.4 FMC 도터 카드는 Parade PS8460 지터 클리닝 리피터와 리타이머를 사용합니다. 시작 시 Nios II 프로세서는 이 구성 요소의 기본 설정을 편집하여 설계 요구 사항을 충족합니다.
소프트웨어 설명
8K DisplayPort 비디오 포맷 변환 설계 Example에는 Intel Video and Image Processing Suite의 IP와 DisplayPort 인터페이스 IP가 포함됩니다. 이러한 모든 IP는 올바르게 설정되면 추가 개입 없이 데이터 프레임을 처리할 수 있습니다. IP를 처음부터 설정하고 시스템이 변경될 때(예: DisplayPort 수신기 또는 송신기 핫 플러그 이벤트 또는 사용자 푸시 버튼 활동) 외부 고급 제어를 구현해야 합니다. 이 설계에서 맞춤형 제어 소프트웨어를 실행하는 Nios II 프로세서가 고급 제어를 제공합니다. 시작 시 소프트웨어는 다음과 같습니다.
- 4MHz DDR 속도를 허용하기 위해 DDR150 참조 클럭을 1200MHz로 설정한 다음, 외부 메모리 인터페이스 IP를 재설정하여 새로운 참조 클럭을 기준으로 재보정합니다.
- PS8460 DisplayPort 리피터와 리타이머를 설정합니다.
- DisplayPort 수신기와 송신기 인터페이스를 초기화합니다.
- 처리 파이프라인 IP를 초기화합니다.
초기화가 완료되면 소프트웨어는 연속적인 while 루프로 진입하여 여러 이벤트를 확인하고 이에 반응합니다.
스케일링 모드 변경
이 디자인은 패스스루, 업스케일, 다운스케일의 세 가지 기본 스케일링 모드를 지원합니다. 패스스루 모드에서 디자인은 입력 비디오의 스케일링을 하지 않고, 업스케일 모드에서 디자인은 입력 비디오를 업스케일하고, 다운스케일 모드에서 디자인은 입력 비디오를 다운스케일합니다.
처리 파이프라인의 네 블록, 즉 클리퍼, 다운스케일러, 업스케일러, 믹서는 각 모드에서 최종 출력의 표현을 결정합니다. 소프트웨어는 현재 입력 해상도, 출력 해상도, 선택한 스케일링 모드에 따라 각 블록의 설정을 제어합니다. 대부분의 경우 클리퍼는 입력을 변경하지 않고 통과시키고 믹서 배경 크기는 입력 비디오의 최종 스케일링된 버전과 같은 크기입니다. 그러나 입력 비디오 해상도가 출력 크기보다 큰 경우 먼저 클리핑하지 않고는 입력 비디오에 업스케일을 적용할 수 없습니다. 입력 해상도가 출력보다 작은 경우 소프트웨어는 입력 비디오 레이어보다 큰 믹서 배경 레이어를 적용하지 않고는 다운스케일을 적용할 수 없으며, 이는 출력 비디오 주위에 검은색 막대를 추가합니다.
표 4. 처리 블록 파이프라인
이 표는 스케일링 모드, 입력 해상도, 출력 해상도의 9가지 조합에서 4개의 처리 파이프라인 블록의 동작을 나열합니다.
| 방법 | 안으로 > 밖으로 | 인 = 아웃 | 안으로 < 밖으로 |
| 패스스루 | 출력 크기에 맞게 클립 다운스케일 없음 | 클립 없음
다운스케일 없음 |
클립 없음
다운스케일 없음 |
| 계속되는… | |||
| 방법 | 안으로 > 밖으로 | 인 = 아웃 | 안으로 < 밖으로 |
| 고급스럽지 않다
검은색 테두리 없음 |
고급스럽지 않다
검은색 테두리 없음 |
고급스럽지 않다
출력 크기를 위한 검은색 테두리 패드 |
|
| 고급형 | 2/3 출력 크기로 클립 다운스케일 없음
출력 크기로 확장 검은색 테두리 없음 |
2/3 출력 크기로 클립 다운스케일 없음
출력 크기로 확장 검은색 테두리 없음 |
클립 없음
다운스케일 없음 출력 크기로 확장 검은색 테두리 없음 |
| 다운스케일 | 클립 없음
출력 크기로 축소 확대하지 않음 검은색 테두리 없음 |
클립 없음
출력 크기로 축소 확대하지 않음 검은색 테두리 없음 |
클립 없음
2/3 입력 크기로 다운스케일 업스케일 없음 출력 크기를 위한 검은색 테두리 패드 |
사용자 푸시 버튼 1을 눌러 모드 간을 전환합니다. 소프트웨어는 루프의 각 실행에서 푸시 버튼의 값을 모니터링하고(소프트웨어 디바운스를 수행) 처리 파이프라인에서 IP를 적절히 구성합니다.
DisplayPort 입력에서의 변경 사항
루프를 실행할 때마다 소프트웨어는 클록 비디오 입력의 상태를 폴링하여 입력 비디오 스트림의 안정성 변화를 찾습니다. 소프트웨어는 다음과 같은 경우 비디오가 안정적이라고 간주합니다.
- 클록 비디오 입력은 클록 비디오가 성공적으로 잠겼음을 보고합니다.
- 입력 해상도와 색상 공간은 이전에 루프를 실행한 이후 변경 사항이 없습니다.
입력이 안정적이었지만 잠금이 해제되었거나 비디오 스트림의 속성이 변경된 경우 소프트웨어는 파이프라인을 통해 비디오를 보내는 클록 비디오 입력을 중지합니다. 또한 믹서가 입력 비디오 레이어를 표시하지 않도록 설정합니다. 출력은 수신기 핫플러그 이벤트 또는 해상도 변경 중에 활성 상태를 유지합니다(검은색 화면과 인텔 로고 표시).
입력이 안정적이지 않았지만 지금은 안정적이라면 소프트웨어는 파이프라인을 구성하여 새로운 입력 해상도와 색 공간을 표시하고, CVI에서 출력을 다시 시작하고, 믹서를 설정하여 입력 비디오 레이어를 다시 표시합니다. 믹서 레이어의 재활성화는 프레임 버퍼가 이전 입력에서 오래된 프레임을 계속 반복할 수 있고 설계에서 이러한 프레임을 지워야 하기 때문에 즉각적으로 이루어지지 않습니다. 그런 다음 디스플레이를 재활성화하여 글리치를 방지할 수 있습니다. 프레임 버퍼는 Nios II 프로세서가 읽을 수 있는 DDR4에서 읽은 프레임 수를 계산합니다. 소프트웨어 samp입력이 안정되면 이 카운트를 줄이고 카운트가 4프레임 증가하면 Mixer 레이어를 다시 활성화하여 디자인이 버퍼에서 이전 프레임을 플러시하도록 합니다.
DisplayPort 송신기 핫 플러그 이벤트
DisplayPort 송신기의 핫 플러그 이벤트는 소프트웨어 내에서 인터럽트를 발생시켜 출력의 변경 사항을 메인 소프트웨어 루프에 알리는 플래그를 설정합니다. 설계에서 송신기 핫 플러그를 감지하면 소프트웨어는 새 디스플레이의 EDID를 읽어 지원하는 해상도와 색 공간을 확인합니다. DIP 스위치를 새 디스플레이에서 지원할 수 없는 모드로 설정하면 소프트웨어는 덜 까다로운 디스플레이 모드로 돌아갑니다. 그런 다음 파이프라인, DisplayPort 송신기 IP 및 새 출력 모드에 대한 송신기 vid_clk를 생성하는 Si5338 부분을 구성합니다. 입력에 변경 사항이 표시되면 소프트웨어가 파이프라인의 설정을 편집함에 따라 입력 비디오의 믹서 레이어가 표시되지 않습니다. 소프트웨어는 다시 활성화하지 않습니다.
새로운 설정이 프레임을 통과할 때까지 4개 프레임이 표시됨
완충기.
사용자 DIP 스위치 설정 변경
사용자 DIP 스위치 2~6의 위치는 DisplayPort 송신기를 통해 구동되는 출력 형식(해상도, 프레임 속도, 색 공간 및 색상당 비트)을 제어합니다. 소프트웨어가 이러한 DIP 스위치에서 변경 사항을 감지하면 송신기 핫 플러그와 사실상 동일한 시퀀스를 실행합니다. 송신기 EDID는 변경되지 않으므로 쿼리할 필요가 없습니다.
AN 889에 대한 개정 내역: 8K DisplayPort 비디오 형식 변환 설계 Example
표 5. AN 889의 개정 내역: 8K DisplayPort 비디오 형식 변환 설계 Example
| 문서 버전 | 변화 |
| 2019.05.30 | 최초 출시. |
인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. Intel은 Intel의 표준 보증에 따라 FPGA 및 반도체 제품의 성능을 현재 사양으로 보증하지만 언제든지 통지 없이 제품 및 서비스를 변경할 수 있는 권한을 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 응용 프로그램 또는 사용으로 인해 발생하는 책임을 지지 않습니다. 인텔 고객은 게시된 정보에 의존하기 전에 그리고 제품이나 서비스를 주문하기 전에 장치 사양의 최신 버전을 확인하는 것이 좋습니다.
*다른 이름과 브랜드는 다른 사람의 재산이라고 주장될 수 있습니다.
문서 / 리소스
 |
인텔 AN 889 8K DisplayPort 비디오 형식 변환 디자인 Example [PDF 파일] 사용자 가이드 AN 889 8K DisplayPort 비디오 포맷 변환 설계 Example, AN 889, 8K DisplayPort 비디오 포맷 변환 설계 Example, 포맷 변환 디자인 Example, 변환 디자인 Example |
