intel AN 889 8K DisplayPort Vitio Fuafuaga Liua Fuafuaga Example

E uiga i le 8K DisplayPort Video Format Conversion Design Example

O le 8K DisplayPort Video Format Conversion Design Exampe tu'ufa'atasia le Intel DisplayPort 1.4 feso'ota'iga vitio IP fa'atasi ai ma se paipa fa'agaioiga vitio. O le mamanu e tuʻuina atu le maualuga maualuga, suiga o le avanoa lanu, ma le suiga o le faʻavaa mo ata vitio e oʻo atu i le 8K i le 30 faʻavaa i le sekone, poʻo le 4K i le 60 faʻavaa i le sekone.
O le mamanu e matua'i fa'apolokalameina ma fa'aoga meafaigaluega, e mafai ai ona fa'avavevave le fa'atulagaina o faiga ma toe fa'ailoga. O le mamanu e fa'atatau i le Intel® Arria® 10 masini ma fa'aoga le 8K fou ua saunia Intel FPGA IP mai le Vitio ma le Fa'asologa o Ata i le Intel Quartus® Prime v19.2.

E uiga i DisplayPort Intel FPGA IP
Ina ia fatuina mamanu Intel Arria 10 FPGA ma faʻafesoʻotaʻi DisplayPort, faʻavave le DisplayPort Intel FPGA IP. Ae ui i lea, o lenei DisplayPort IP e naʻo le faʻaogaina o le protocol encode poʻo le decode mo DisplayPort. E le o aofia ai le transceivers, PLLs, poʻo le transceiver reconfiguration galuega e manaʻomia e faʻatino ai le vaega faʻasolosolo maualuga o le atinaʻe. Ua saunia e Intel le transceiver eseese, PLL, ma le toe fetuunaiga o vaega IP. Filifilia, fa'avasegaina, ma fa'afeso'ota'i vaega nei e fa'atupuina ai se fa'aaliga fa'apitoa fa'aalia DisplayPort po'o se fa'asalalauga fa'asalalau e mana'omia ai le poto fa'apitoa.
Ua saunia e Intel lenei mamanu mo i latou e le o ni tagata tomai faapitoa i le transceiver. O le GUI faʻatonu faʻamaufaʻailoga mo le DisplayPort IP e mafai ai ona e fausia le mamanu.
E te faia se faʻataʻitaʻiga o le DisplayPort IP (e mafai ona naʻo le taliaina, na o le transmitter poʻo le tuʻufaʻatasia o le taliaina ma le transmitter) i totonu ole Platform Designer poʻo le IP Catalog. A e faʻavasegaina le DisplayPort IP faʻataʻitaʻiga, e mafai ona e filifili e faʻatupu se example mamanu mo lena faatulagaga faapitoa. O le tu'ufa'atasiga o le fa'amana'o ma le fa'amomoli o se auala faigofie, lea e fafaga sa'o ai le mea e maua mai i le fa'avevela i le transmitter. O se mamanu fa'amautu-passthrough e fa'atupuina ai le fa'aogaina atoatoa o le PHY, transmitter PHY, ma le toe fetu'una'iga poloka e fa'atino uma ai le transceiver ma le PLL logic. E mafai ona e kopi sa'o vaega talafeagai o le mamanu, pe fa'aaoga le mamanu e fai ma fa'amatalaga. O le mamanu e maua ai le DisplayPort Intel Arria 10 FPGA IP Design Example ona faaopoopo lea o le tele o le files fa'atupu sa'o i le lisi tu'ufa'atasi na fa'aaogaina e le Intel Quartus Prime project. E aofia ai:

• Files e fa'atupu fa'ata'ita'iga IP fa'ata'ita'iga mo transceivers, PLLs ma reconfig poloka.
• Verilog HDL files e fa'afeso'ota'i nei IPs i totonu ole tulaga maualuga e talia PHY, transmitter PHY, ma Transceiver Reconfiguration Arbiter poloka
• Synopsys design constraint (SDC) files e fa'atulaga taimi talafeagai.

Vaega o le 8K DisplayPort Video Format Conversion Design Example

• Ulufale:
  • DisplayPort 1.4 feso'ota'iga e lagolagoina iugafono mai le 720 × 480 i luga i le 3840 × 2160 i so'o se fua fa'avaa e o'o atu i le 60 fps, ma iugafono e o'o atu i le 7680 × 4320 i le 30 fps.
  • Lagolago vevela.
  • Lagolago mo le RGB ma le YCbCr (4:4:4, 4:2:2 ma le 4:2:0) lanu lanu i le
    fa'aoga.
  • E otometi lava ona iloa e le polokalame le fa'apipi'i ma fa'atulaga lelei le paipa fa'agaoioiga.
• Fa'atosina:
  • DisplayPort 1.4 feso'ota'iga e mafai ona filifilia (e ala i sui DIP) mo le 1080p, 1080i po'o le 2160p iugafono i le 60 fps, po'o le 2160p i le 30 fps.
  • Lagolago vevela.
  • E sui le DIP e seti le faatulagaga o lanu o lo'o mana'omia ile RGB, YCbCr 4:4:4, YCbCr 4:2:2, po'o le YCbCr 4:2:0.
• Tasi 10-bit 8K RGB fa'agasologa paipa fa'atasi ai ma le fa'avasegaina o polokalama fa'akomepiuta ma fa'aliliuga fua fa'avaa:
  • 12-tap Lanczos fa'asolo i lalo.
  • 16-vaega, 4-tap Lanczos fa'asili luga.
  • Fa'aliga fa'avaa fa'avaa fa'avaa fa'ava'a fa'atolu e maua ai le fa'aliliuga fua o fa'avaa.
  • Fa'afefiloi fa'atasi ma alafa'atasi e mafai ai ona fa'alava le fa'ailoga OSD.

Amataina ile 8K DisplayPort Video Format Conversion Design Example

Meafaigaluega ma Polokalama Manaoga

O le 8K DisplayPort Video Format Conversion Design Exampe manaʻomia meafaigaluega ma polokalama faʻapitoa.

Meafaigaluega:

• Intel Arria 10 GX FPGA Development Kit, e aofia ai le DDR4 Hilo Daughter Card
• Bitec DisplayPort 1.4 FMC kata tama teine ​​(toe iloiloga 11)
• DisplayPort 1.4 puna e maua ai le 3840x2160p60 po'o le 7680x4320p30 vitio
• DisplayPort 1.4 goto e faʻaalia i luga ole 3840x2160p60 vitio
• VESA fa'amaonia DisplayPort 1.4 uaea.

Polokalama:

• Windows poʻo Linux OS
• Le Intel Quartus Prime Design Suite v19.2, lea e aofia ai:
  • Intel Quartus Prime Pro Edition
  • Fa'ailoga Fa'avae
  • Nios® II EDS
  • Intel FPGA IP Library (e aofia ai le Vitio ma le Fa'asologa o Ata)

O le mamanu e naʻo le faʻaogaina lea o le Intel Quartus Prime.

La'uina ma Fa'apipi'i le Intel 8K DisplayPort Video Format Conversion Design Example

O loʻo maua le mamanu ile Intel Design Store.

1. La'u mai i lalo le poloketi ua teuina file udx10_dp.par.
2. Aveese le poloketi Intel Quartus Prime mai le fa'amaumauga:
   • a. Tatala le Intel Quartus Prime Pro Edition.
   • b. Kiliki File ➤ Tatala Poloketi.
     Ua tatala le faamalama o le Open Project.
   • c. Su'e ma filifili le udx10_dp.par file.
   • d. Kiliki Tatala.
   • e. I le Open Design Template window, seti le Destination folder i le nofoaga e manaʻomia mo le galuega faatino. O faʻamaumauga mo le mamanu mamanu file ma e tatau ona sa'o le igoa o le poloketi ma e le tatau ona e suia.
   • f. Kiliki OK.

Fuafuaga Files mo le Intel 8K DisplayPort Video Format Conversion Design Example

Laulau 1. Fuafuaga Files

File po'o le Igoa o le Folder	Fa'amatalaga
ip	O lo'o iai le fa'ata'ita'iga IP filemo mea uma Intel FPGA IP i le mamanu: • O le DisplayPort IP (fa'asalalau ma le fa'aliliuina) • O se PLL e fa'atupu uati i le pito i luga o le mamanu • O IP uma o loʻo faʻaogaina ai le Platform Designer system mo le gaosiga o paipa.
matai_ata	O lo'o i ai le pre_compiled.sof, o se polokalame fa'apipi'i muamua file mo le mamanu.
non_acds_ip	O lo'o i ai fa'amatalaga fa'apogai mo IP fa'aopoopo i lenei mamanu e le aofia ai Intel Quartus Prime.
sdc	E iai le SDC file o lo'o fa'amatalaina ai fa'agata fa'aopoopo taimi e mana'omia e lenei mamanu. O le SDC files otometi fa'atasi ma fa'atonuga IP e le taulimaina nei fa'alavelave.
polokalame	O lo'o i ai fa'amatalaga fa'apogai, faletusi, ma fau tusitusiga mo le polokalama o lo'o fa'agaoioia i luga o le fa'aogaina o le Nios II processor e fa'atonutonu ai le tulaga maualuga o galuega o le mamanu.
udx10_dp	O se pusa i totonu o le Intel Quartus Prime e gaosia ai galuega files mo le faiga o le Platform Designer. O le udx10_dp.sopcinfo galuega faatino file e fa'atagaina oe e fa'atupuina le fa'ailoga manatua file mo le manatua o polokalama faakomepiuta Nios II. E te le manaʻomia muamua faʻatupuina le polokalama atoa o le Platform Designer.
non_acds_ip.ipx	O lenei IPX file fa'ailoa uma le IP i le non_acds_ip folder i le Platform Designer ina ia fa'aalia i le IP Library.
README.txt	Fa'atonuga pupuu e fau ma fa'atino le mamanu.
luga.qpf	Le poloketi Intel Quartus Prime file mo le mamanu.
luga.qsf	Le Intel Quartus Prime fa'atulagaina galuega file mo le mamanu. Lenei file lisi uma files mana'omia e fausia ai le mamanu, fa'atasi ai ma pine fa'atonuga ma le tele o isi fa'atulagaga o galuega.
luga.v	Le pito i luga Verilog HDL file mo le mamanu.
udx10_dp.qsys	O le Platform Designer system o loʻo i ai le paipa faʻapipiʻi vitio, le Nios II processor, ma ona pito.

Tuufaatasia o le 8K DisplayPort Video Format Conversion Design Example
Ua saunia e Intel se polokalame fa'apipi'i muamua file mo le mamanu i le master_image directory (pre_compiled.sof) e faʻatagaina oe e faʻataʻitaʻiina le mamanu e aunoa ma le faʻatinoina o se tuufaatasiga atoatoa.
LAASAGA:

1. I le polokalama Intel Quartus Prime, tatala le poloketi top.qpf file. O le fa'amaumauga na siiina mai e faia ai lenei mea file pe a e tatalaina le poloketi.
2. Kiliki File ➤ Tatala ma filifili ip/dp_rx_tx/dp_rx_tx.ip. O le GUI faatonu faʻataʻitaʻi mo le DisplayPort IP tatala, faʻaalia le faʻasologa mo le faʻataʻitaʻiga DisplayPort i le mamanu.
3. Kiliki Fausia Example Design (e le Fausia).
4. A mae'a le fa'atupulaga, tapuni le fa'atonu fa'asologa.
5. In File Su'esu'e, fa'afeiloa'i i le tusi fa'akomepiuta ma tatala le vip_control_src.zip archive e fa'atupu ai le vip_control_src directory.
6. I totonu o le BASH terminal, fa'afeiloa'i ile software/script ma fa'agasolo le shell script build_sw.sh.
   O le tusitusiga e fausia ai le polokalama Nios II mo le mamanu. E fatuina uma ai se .elf file e mafai ona e sii mai i luga o le laupapa i le taimi e tamoe ai, ma se .hex file e tuufaatasia i totonu o le laupapa polokalame .sof file.
7. I le polokalama Intel Quartus Prime, kiliki Processing ➤ Start Compilation.
   • Intel Quartus Prime fa'atupuina le udx10_dp.qsys Platform Designer system.
   • Intel Quartus Prime seti le poloketi i luga.qpf.

O le tuufaatasiga e fatuina le top.sof i le output_files directory pe a uma.

ViewFa'afou ma Toe Fa'afouina le Faiga Fa'atulagaina o Platform

1. Kiliki Meafaigaluega ➤ Platform Designer.
2. Filifili le igoa ole igoa.qsys mo le filifiliga a le Platform Designer system.
3. Kiliki Tatala.
   Platform Designer tatala le faiga.
4. Review le faiga.
5. Toe fa'afouina le faiga:
   • a. Kiliki Fausia HDL….
   • b. I le Fa'amalama o Tupulaga, ki luga Fa'amama fa'atonuga galuega mo fa'atupu fa'amoemoe filifilia.
   • c. Kiliki Fausia

Tuufaatasia o le 8K DisplayPort Video Format Conversion Design Exampma le Nios II Software Build Tools mo Eclipse
E te setiina se avanoa faigaluega Nios II Eclipse fegalegaleai mo le mamanu e maua ai se avanoa faigaluega e faʻaogaina ai foliga tutusa o loʻo faʻaogaina e le faʻailoga faufale. Afai na e fa'agasolo muamua le fa'asologa o le fau, e tatau ona e tapeina le polokalame/vip_control ma le software/vip_control_bsp folders a'o le'i faia le Eclipse workspace. Afai e te toe fa'ata'ita'iina le fa'ailoga faufale i so'o se taimi e fa'asolo ai le Eclipse workspace.
LAASAGA:

1. Su'e i le tusi fa'akomepiuta ma tatala le vip_control_src.zip archive e fa'atupu ai le vip_control_src directory.
2. I le lisi o galuega fa'apipi'i, fai se faila fou ma ta'u le avanoa faigaluega.
3. I le polokalama Intel Quartus Prime, kiliki Tools ➤ Nios II Software Build Tools for Eclipse.
   • a. I le fa'amalama o le Workspace Launcher, filifili le faila mo galuega na e faia.
   • b. Kiliki OK.
4. I le Nios II - Eclipse faamalama, kiliki File ➤ Fou ➤ Nios II Talosaga ma BSP mai le Fa'ata'ita'iga.
   Ole Nios II Application ma le BSP mai le Template dialog box e aliali mai.
   • a. I le SOPC Information File pusa, filifili le udx10_dp/ udx10_dp.sopcinfo file. O le Nios II SBT mo Eclipse faʻatumu le igoa PPU ma le igoa faʻapipiʻi mai le .sopcinfo file.
   • b. I totonu o le Pusa igoa ole Poloketi, fa'aoga vip_control.
   • c. Filifili Poloketi avanoa mai le lisi o Fa'ata'ita'iga.
   • d. Kiliki le Next.
   • e. Filifili Fausia se poloketi BSP fou e faʻavae i luga o le faʻataʻitaʻiga o le poloketi faʻatasi ma le igoa o le poloketi vip_control_bsp.
   • f. Fa'aola Fa'aaoga nofoaga fa'aletonu.
   • g. Kiliki Fa'auma e fai ai le talosaga ma le BSP fa'avae ile .sopcinfo file.
     A mae'a ona fa'atupuina le BSP, e fa'aalia le vip_control ma vip_control_bsp i le Project Explorer tab.
5. I totonu o Windows Explorer, kopi mea o loʻo i totonu o le software/vip_control_src directory i le software/vip_control directory fou fou.
6. I le Project Explorer tab o le Nios II - Eclipse window, kiliki i luga o le vip_control_bsp folder ma filifili Nios II> BSP Editior.
   • a. Filifili Leai mai le fa'alalo-lalo lisi mo sys_clk_timer.
   • b. Filifili cpu_timer mai le fa'alalo-lalo lisi mo taimiamp_taimi.
   • c. Fa'aola enable_small_c_library.
   • d. Kiliki Fausia.
   • e. A mae'a le fa'atupuina, kiliki i fafo.
7. I le Project Explorer tab, kiliki-matau le vip_control directory ma kiliki Properties.
   1. a. I le Properties for vip_control window, faalautele Nios II Application properties ma kiliki Nios II Application Paths.
   2. b. Kiliki Fa'aopoopo... i tafatafa o Poloketi Faletusi.
   3. c. I le fa'amalama o Poloketi Faletusi, fa'asaga i le udx10.dp\spftware \vip_control_src directory ma filifili le bkc_dprx.syslib directory.
   4. d. Kiliki OK. E aliali mai se fe'au Fa'aliliu i se ala fa'atatau. Kiliki Ioe.
   5. e. Toe fai laasaga 7.b i le itulau 8 ma le 7.c i le itulau 8 mo le bkc_dptx.syslib ma le bkc_dptxll_syslib directories
   6. f. Kiliki OK.
8. Filifili Poloketi ➤ Fausia Uma e fa'atupu ai le file vip_control.elf i le polokalame/vip_control directory.
9. Fausia le mem_init file mo le tuufaatasiga o le Intel Quartus Prime:
   1. a. Taumatau kiliki vip_control i le Project Explorer faamalama.
   2. b. Filifili Fai Sini ➤ Fausia….
   3. i. Filifili mem_init_generate.
      o. Kiliki Fausia.
      O le polokalama Intel Quartus Prime e gaosia ai le
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file i totonu o le polokalame/vip_control/mem_init directory.
10. Faatasi ai ma le mamanu o loʻo faʻaogaina i luga o se laupapa fesoʻotaʻi, faʻatautaia le vip_control.elf polokalame file na faia e le Eclipse build.
    • a. Kiliki taumatau vip_control folder i le Project Explorer tab o le faamalama Nios II -Eclipse.
    • b. Filifilia Run As ➤ Nios II Hardware. Afai ei ai sau faʻamalama faʻamalama o le Nios II e tatala, tapuni aʻo leʻi siiina le polokalama fou.

Fa'atulaga le Intel Arria 10 GX FPGA Development Kit
Fa'amatala pe fa'afefea ona fa'atulaga le pusa e fa'atino ai le 8K DisplayPort Video Format Conversion Design Example.

Ata 1. Intel Arria 10 GX Development Kit ma HiLo Daughter Card
O le ata o loʻo faʻaalia ai le laupapa ma le vevela lanumoana ua aveese e faʻaalia ai le tulaga o le DDR4 Hilo card. Ua fautuaina e Intel e te le faʻatinoina le mamanu e aunoa ma le vevela i le tulaga.

LAASAGA:

1. Fa'apipi'i le kata Bitec DisplayPort 1.4 FMC i le laupapa atina'e e fa'aaoga ai le FMC Port A.
2. Ia mautinoa ua tape le ki (SW1), ona fa'afeso'ota'i lea o le so'oga eletise.
3. Fa'afeso'ota'i se uaea USB i lau komepiuta ma le MicroUSB Connector (J3) i luga o le laupapa atina'e.
4. Faʻapipiʻi le DisplayPort 1.4 cable i le va o le DisplayPort source ma le Receiver port o le Bitec DisplayPort 1.4 FMC card ma faʻamautinoa o loʻo galue le puna.
5. Faʻapipiʻi le DisplayPort 1.4 cable i le va o le DisplayPort display ma le Transmitter port o le Bitec DisplayPort 1.4 FMC card ma faʻamautinoa o loʻo galue le faʻaaliga.
6. Su'e le laupapa e fa'aaoga ai le SW1.

LED Tulaga Komiti Fa'atonu, Push Buttons ma Suiga DIP
O le Intel Arria 10 GX FPGA Development Kit e valu tulaga LED (fa'atasi ai ma mea lanu meamata ma mumu), tolu fa'aoga fa'aoga fa'aoga ma valu sui DIP fa'aoga. O le 8K DisplayPort Video Format Conversion Design Exampe faʻamalamalamaina le LED e faʻaalia ai le tulaga o le fesoʻotaʻiga faʻaalia DisplayPort. O fa'amau fa'amau ma sui DIP e fa'atagaina oe e sui tulaga fa'atulagaina.

Tulaga moliuila

Laulau 2. Tulaga LED

LED	Fa'amatalaga
Uila mumu
0	DDR4 EMIF fa'avasegaina o lo'o fa'agasolo.
1	Ua le manuia le fa'avasegaina o le DDR4 EMIF.
7:2	Le fa'aaogaina.
LED lanu meamata
0	E fa'amumuina pe a mae'a manuia a'oa'oga feso'ota'iga a le tagata e talia le DisplayPort, ma maua ai e le mamanu le vitio mautu.
5:1	Ole numera ole laina ole fa'aaliga DisplayPort: 00001 = 1 laina 00010 = 2 laina 00100 = 4 laina
7:6	DisplayPort tali saosaoa laina: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

O le laulau o loʻo lisiina ai tulaga o loʻo faʻaalia e LED taʻitasi. O tulaga ta'itasi ta'itasi o lo'o iai fa'ailoga mumu ma lanu meamata e mafai ona fa'amalamalama tuto'atasi. So'o se moli moli moli o lona uiga o lo'o ola uma fa'ailoga mumu ma lanu meamata.

Fa'aoga Push Buttons
O le faamau o le tagata faaaoga 0 e pulea ai le faaaliga o le logo Intel i le tulimanu pito i luga taumatau o le faaaliga o galuega. I le amataga, o le mamanu e mafai ai ona faʻaalia le logo. O le oomiina o le faamau oomi 0 e sui ai le avanoa mo le fa'aaliga logo. O le fa'aoga o le fa'amau 1 e pulea le faiga fa'afua o le mamanu. A o'o ina so'o se puna po'o se fa'agogo e fa'aletonu le mamanu ile:

• Faiga pasi, pe afai e la'ititi ifo pe tutusa le iugafono fa'aoga i le iuga o galuega
• Faiga fa'alalo, pe afai e sili atu le fa'ai'uga fa'aoga nai lo le fa'ai'uga o galuega

O taimi uma lava e te oomiina ai le ki 1 o le tagata fa'aoga e sui le mamanu i le isi faiga fa'asolo (passthrough > upscale, upscale > downscale, downscale > passthrough). E le fa'aaogaina le fa'amau fa'aoga 2.

Suiga DIP tagata faaaoga
O sui DIP e fa'atonutonu le lolomiga fa'alava o le Nios II ma fa'atulagaga mo le fa'atulagaina o ata vitio o lo'o fa'atautaia e ala i le fa'aaliga DisplayPort.

Laulau 3. Suiga DIP
O le laulau o lo'o lisiina ai galuega a DIP ta'itasi. O sui DIP, faanumera 1 i le 8 (e le o le 0 i le 7), e fetaui ma numera o lo'o lolomi i le vaega ki. Ina ia seti ki ta'itasi i ON, fa'agaoioi le ki pa'epa'e aga'i i le LCD ma alu 'ese mai LED i luga o le laupapa.

Suiga	Galuega
1	Fa'aagaina le lolomiga fa'amauina o le Nios II pe a tu'u ile ON.
2	Seti vaega o mea e maua mai i lanu: OFF = 8 bit ON = 10 bit
4:3	Seti avanoa lanu mea'ai ma sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5	Seti iuga o galuega faatino ma fua fa'avaa: SW4 OFF, SW3 OFF = 4K60 SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60
8:7	Le fa'aaogaina

Fa'atino le 8K DisplayPort Video Format Conversion Design Example
E tatau ona e sii maia le .sof ua tuufaatasia file mo le mamanu i le Intel Arria 10 GX FPGA Development Kit e faʻatautaia ai le mamanu.
LAASAGA:

1. I le polokalama Intel Quartus Prime, kiliki Tools ➤ Programmer.
2. I le faamalama o le Polokalama, kiliki le Auto Detect e matamata i le JTAG filifili ma su'e masini feso'ota'i.
   Afai e aliali mai se fa'amalama pop-up e fai atu ia te oe e fa'afou le lisi o masini a le Polokalama, kiliki ioe.
3. I le lisi o masini, filifili le laina fa'ailoga 10AX115S2F45.
4. Kiliki Suiga File…
   • Le fa'aogaina o le fa'aupuga fa'apolokalame file o Intel e aofia ai o se vaega o le mamanu download, filifili master_image/pre_compiled.sof.
   • E faʻaaoga lau polokalame file faia e le faʻalapotopotoga faʻapitonuʻu, filifili output_files/top.sof.
5. Fa'aola Polokalama / Fa'atonu i le laina 10AX115S2F45 o le lisi o masini.
6. Kiliki Amata.
   A mae'a le polokalame, e otometi lava le tamo'e o le mamanu.
7. Tatala se laina Nios II e maua mai ai feau tusitusia mai le mamanu, a le o lea e loka le mamanu pe a maeʻa le tele o suiga suiga (naʻo pe afai e te seti le sui DIP sui 1 i ON).
   • a. Tatala se faʻamalama faʻamalama ma faʻaoga nios2-terminal
   • b. Oomi le Ulufale.

fa'afeso'ota'i i le fa'aoga. E leai se fa'apogai, o le gaioiga o se mata uliuli ma le logo Intel i le tulimanu pito i luga taumatau o le lau.

Fa'amatalaga Fa'atino o le 8K DisplayPort Video Format Conversion Design Example

O le Platform Designer system, udx10_dp.qsys, o loʻo i ai le DisplayPort receiver ma transmitter protocol IP, le IP pipeline vitio, ma le Nios II processor vaega. O le mamanu e fesoʻotaʻi ai le Platform Designer system i le DisplayPort receiver ma le transmitter PHY logic (lea e aofia ai le faʻaogaina o fesoʻotaʻiga) ma le transceiver reconfiguration logic i le pito i luga i se Verilog HDL RTL design file (pito.v). O le mamanu e aofia ai se auala e tasi e gaosia ai vitio i le va o le DisplayPort input ma le DisplayPort output.

Ata 2. Block Ata
O le ata o loʻo faʻaalia ai poloka i le 8K DisplayPort Video Format Conversion Design Example. O le ata e le o faʻaalia ai nisi o mea lautele e fesoʻotaʻi ma le Nios II, le Avalon-MM i le va o le Nios II processor, ma isi vaega o le polokalama. E talia e le mamanu le vitio mai se puna DisplayPort i le agavale, faʻagasolo le vitio e ala i le paipa vitio mai le agavale i le taumatau aʻo leʻi pasi atu le vitio i le DisplayPort i le itu taumatau.

DisplayPort Receiver PHY ma DisplayPort Receiver IP
O le Bitec DisplayPort FMC card e maua ai se paʻu mo le faʻaaliga DisplayPort 1.4 mai le puna DisplayPort. O le tu'ufa'atasiga o le DisplayPort Receiver PHY ma le DisplayPort Receiver IP e fa'aliliuina le fa'ailoga sau e fatu ai se ata vitio. O le DisplayPort receiver PHY o loʻo i ai le transceivers e faʻaumatia faʻamatalaga o loʻo oʻo mai ma o le DisplayPort receiver IP e faʻaaogaina le DisplayPort protocol. Ole tu'ufa'atasia o le DisplayPort Receiver IP e fa'agasolo le fa'ailoga DisplayPort e sau e aunoa ma se polokalama. O le fa'ai'uga o le vitiō mai le DisplayPort receiver IP o se fa'asologa fa'asalalau fa'asalalau fa'apitoa. O le mamanu faʻapipiʻi le faʻaaliga DisplayPort mo le 10-bit gaioiga.

DisplayPort i le IP Vitio Uati
O le fa'asologa o fa'amaumauga fa'asalalau fa'asalalau fa'aputu a le fa'aaliga DisplayPort e le fetaui tonu ma le fa'asologa o fa'amaumauga o fa'amaumauga vitiō o lo'o fa'amoemoeina e le Clocked Video Input IP. O le DisplayPort i le Clocked Video IP o se IP masani mo lenei mamanu. E fa'aliliuina ai le fa'aaliga DisplayPort i totonu o se ata vitio fetaui e mafai ona e fa'afeso'ota'i sa'o i le Clocked Video Input. O le DisplayPort to Clocked Vitio IP e mafai ona suia le tulaga faʻailoga uaea ma mafai ona suia le faʻatonuga o vaalele lanu i totonu o pika taitasi. O le DisplayPort standard o loʻo faʻamaonia ai le faʻatulagaina o lanu e ese mai i le Intel video pipeline IP ordering. O le Nios II processor e pulea le fesuiaiga o lanu. E faitau le avanoa lanu o loʻo i ai nei mo le faʻasalalauga mai le DisplayPort receiver IP ma lona Avalon-MM pologa faʻaoga. Na te faʻatonuina le DisplayPort i le Uti Vitio IP e faʻaoga le faʻasaʻoga talafeagai ma lona Avalon-MM pologa atinaʻe.

Faiga Vitio Uati
O le fa'aogaina o le vitio uati e fa'agasolo ai le fa'ailoga fa'akomupiuta uati mai le DisplayPort i le Uti Vitio IP ma fa'aliliuina i le Avalon-ST Vitio fa'ailoga. O lenei fa'ailoga fa'ailoga e aveese uma ai fa'amatalaga fa'alava ma fa'alava sa'o mai le vitiō ae tu'u ai na'o fa'amaumauga o ata. O le IP packetizes e pei o le tasi afifi i le ata vitio. O lo'o fa'aopoopoina fo'i fa'amatalaga metadata fa'aopoopo (fa'aigoaina o pusa fa'atonutonu) e fa'amatala ai le fa'ai'uga o ata vitio ta'itasi. O le Avalon-ST Vitio vaitafe e ala i le paipa gaosi e fa pixels i le tutusa, faatasi ai ma faailoga e tolu i pika. O le fa'aogaina o le vitio uati e maua ai le kolosiina o le uati mo le liua mai le fua o le fesuiaiga o fa'ailo vitio uati mai le DisplayPort receiver IP i le fua fa'atatau o le uati (300 MHz) mo le paipa IP vitio.

Vaitafe mama
E fa'amautinoa e le fa'amama vaitafe o le Avalon-ST Vitio fa'ailoga o lo'o pasi atu i le paipa fa'agaioiga e leai se mea sese. O le fa'apipi'iina vevela o le puna DisplayPort e mafai ona mafua ai ona tu'uina atu e le mamanu ni fa'amaumauga e le'o atoatoa i le IP fa'aoga vitio uati ma fa'atupu ai ni mea sese i le Avalon-ST Video stream. Ole lapo'a ole afifi o lo'o i ai fa'amatalaga vitiō mo fa'avaa ta'itasi ona le fetaui lea ma le lapo'a o lo'o lipotia mai e pusa fa'atonutonu e feso'ota'i. E iloa e le fa'amama vai ia tulaga ma fa'aopoopo fa'amatalaga fa'aopoopo (pikike efuefu) i le fa'ai'uga o pepa vitiō solitulafono e fa'atumu ai le fa'avaa ma fa'afetaui le fa'amatalaga i totonu o le pusa fa'atonu.

Chroma Resampler (Fa'aofi)
O faʻamatalaga vitio e maua e le mamanu i le faʻaoga mai le DisplayPort atonu o le 4:4:4, 4:2:2, poʻo le 4:2:0 chroma s.ampta'ita'ia. O le chroma res fa'auluampave e ler le vitio o loʻo sau i soʻo se faatulagaga ma liliu i le 4:4:4 i tulaga uma. Ina ia maua le tulaga maualuga o le vaai, o le chroma resampE fa'aaoga e ler le algorithm e sili ona taugata fa'atusatusa. O le Nios II processor e faitau le chroma s o iai neiampling format mai le DisplayPort receiver IP e ala i lana Avalon-MM pologa atinaʻe. E fa'afeso'ota'i le faatulagaga i le chroma resampler e ala i lana Avalon-MM pologa interface.

Lanu Avanoa Su'e (Fa'aofi)
O faʻamatalaga vitio faʻapipiʻi mai le DisplayPort e mafai ona faʻaogaina le avanoa lanu RGB poʻo le YCbCr. O le fa'aliliuga avanoa lanu fa'aoga e ave ai le vitio o lo'o sau i so'o se faatulagaga e o'o mai ma fa'aliliu i le RGB i tulaga uma. O le Nios II processor e faitau le avanoa lanu o loʻo i ai nei mai le DisplayPort receiver IP ma lona Avalon-MM pologa faʻaoga; na te utaina le fa'aliliuga sa'o i le chroma resampe ala i lana Avalon-MM pologa atina'e.

Kilipi
E filifilia e le kilipa se vaega o lo'o galue mai le ata vitio o lo'o sau ma lafoa'i le vaega o totoe. O le faʻatonutonuina o polokalama faakomepiuta o loʻo faʻaogaina i luga o le Nios II processor e faʻamalamalamaina le itulagi e filifili ai. O le itulagi e fa'alagolago i le fa'ai'uga o fa'amaumauga na maua i le puna DisplayPort ma le fa'ai'uga o galuega ma le fa'avasegaina. E fa'afeso'ota'i e le processor le itulagi i le Clipper e ala i lana feso'ota'iga pologa Avalon-MM.

Sika
O le mamanu e faʻatatau i le faʻavasegaina o faʻamatalaga vitio o loʻo oʻo mai e tusa ai ma le faʻaiʻuga o mea na maua, ma le iuga o galuega e te manaʻomia. E mafai fo'i ona e filifili i le va o auala fa'asili e tolu (maualuga, fa'alalo ma pasi). E lua Scalar IP e maua ai le faʻaogaina o galuega: tasi e faʻatinoina soʻo se faʻalaloina manaʻomia; o le isi e faʻatinoina le faʻaleleia. O le mamanu e manaʻomia ni sikola se lua.

• A fa'atino e le sikola se fa'alalo, e le maua mai fa'amaumauga aoga i ta'amilosaga uma o le uati i lona gaosiga. Mo exampLe, afai e fa'atinoina se fuafa'atatau 2x downscale, o le faailo aoga i le galuega faatino e maualuga uma isi taamilosaga uati a'o le mamanu e maua laina faanumera ta'itasi ta'itasi, ona maualalo lea mo le atoaga o laina faanumera faanumera uma. O lenei fa'alavelave fa'alavelave e fa'avae i le fa'agasologa o le fa'aitiitia o fa'amaumauga o fa'amaumauga i le gaosiga, ae e le o gatasi ma le IP Mixer pito i lalo, lea e masani ona fa'amoemoeina se fa'asologa o fa'amaumauga e alofia ai le tafe mai i le gaosiga. O le mamanu e mana'omia ai le Fa'avaa Pa'u i le va o so'o se fa'alalo ma fa'afefiloi. O le Frame Buffer e mafai ai e le Mixer ona faitau faʻamaumauga i le fua e manaʻomia.
• A fa'atino e le sikola se maualuga, e maua ai fa'amaumauga aoga i ta'amilosaga uma o le uati, o lea e leai ni fa'afitauli o le fa'afefiloi o lo'o mulimuli mai. Ae ui i lea, atonu e le taliaina ni fa'amatalaga fou e tu'uina i luga o ta'amilosaga uma o le uati. Avea se 2x maualuga e pei o se exampI luga o laina faanumera tutusa e talia ai se pa'u fou o fa'amaumauga i isi taamilosaga uati uma, ona le talia lea o fa'amatalaga fou i totonu o laina faanumera faanumera. Ae ui i lea, e mafai e le Clipper i luga ona maua mai faʻamatalaga i se fua faatatau e matua ese lava pe afai o loʻo faʻaogaina se kilipa taua (faʻataʻitaʻiga i le taimi o le faʻaoga i totonu). O le mea lea, o le Clipper ma le upscale e tatau ona vavaeeseina e se Frame Buffer, e manaʻomia ai le Scaler e nofo i tua o le Frame Buffer i le paipa. E tatau ona nofo le Scaler i luma o le Frame Buffer mo fa'alalo, o le mea lea e fa'atino ai e le mamanu ni fua eseese se lua i itu uma o le Frame Buffer: tasi mo le maualuga; le isi mo lalo ifo.

E lua Scalers e faʻaitiitia ai le maualuga o le bandwidth DDR4 e manaʻomia e le Frame Buffer. E tatau lava ona e fa'aoga i lalo ifo i luma o le Frame Buffer, fa'aiti'itia le fua o fa'amaumauga i le itu tusitusi. Fa'aoga i taimi uma le maualuga pe a uma le Frame Buffer, lea e fa'aitiitia ai le fua o fa'amaumauga i le itu faitau. E maua e Scaler ta'itasi le tali fa'aoga mana'omia mai pusa fa'atonu i totonu o le ata vitio o lo'o sau, a'o le Nios II fa'atasi ma le Avalon-MM pologa atina'e e fa'atulaga ai le fa'ai'uga mo Scaler ta'itasi.

Fa'avaa Fa'amau
E fa'aogaina e le fa'apalapala fa'avaa le DDR4 manatua e fa'atino ai le fa'amalo fa'atolu e fa'ataga ai le fa'aogaina o ata vitio ma le fa'asologa o ata e fa'atino ai le suiga o le fa'avaa i le va o fua fa'avaa o lo'o sau ma fafo. E mafai e le mamanu ona talia so'o se fua fa'avaa o lo'o i totonu, ae o le aofa'i ole pika e le tatau ona sili atu ile 1 giga pika ile sekone. O le polokalama Nios II e setiina le fua fa'avaa o galuega i le 30 po'o le 60 fps, e tusa ai ma le faiga o galuega e te filifilia. O le fua fa'avaa o se galuega a le fa'atulagaina o le Fa'atonu Vitio Fuafuaga ma le uati o pika vitiō. O le faʻamaualuga o loʻo faʻaogaina e le Clocked Video Output i le paipa e fuafua ai le fua o le faitau faitau o le Frame Buffer e tosoina ata vitio mai le DDR4.

Faafefiloi
O le mea fa'afefiloi e fa'atupuina le lapopo'a fa'apipi'i ata lanu uliuli o lo'o fa'apolokalameina e le Nios II processor e fa'afetaui le tele o le ata o lo'o iai nei. O le mea fa'afefiloi e lua mea e fa'aoga ai. O le fa'aoga muamua e feso'ota'i i le upscaler e fa'ataga ai le mamanu e fa'aalia le gaioiga mai le paipa vitio o lo'o iai nei. O le fa'aoga lona lua e feso'ota'i i le poloka fa'apolokalame fa'ailoga. O le mamanu e na'o le fa'aogaina muamua o le mea fa'afefiloi pe a ia iloa le vitiō malosi ma mautū i le fa'aoga vitiō ua loka. O le mea lea, o le mamanu o loʻo faʻatumauina se ata faʻapipiʻi mautu i le gaosiga aʻo vevela-plugging i totonu. O le alpha design e faʻafefiloi le faʻaoga lona lua i le mea faʻafefiloi, faʻafesoʻotaʻi i le faʻapipiʻi faʻamau, i luga uma o ata ma ata vitio ma le 50% manino.

Lanu Avanoa Fesuia'i (Ava'aiga)
O le fa'aliliuga avanoa lanu e fa'aliliuina ai le fa'aogaina o fa'amatalaga vitio RGB i le RGB po'o le YCbCr avanoa lanu e fa'atatau i le taimi fa'atulagaina mai le polokalama.

Chroma Resampler (Galue)
O le gaosiga chroma resampLer liliu le faatulagaga mai le 4:4:4 i le tasi o le 4:4:4, 4:2:2, po o le 4:2:0 formats. O le polokalama e setiina le faatulagaga. O le gaosiga chroma resampE fa'aaoga fo'i e ler le algorithm fa'amama e maua ai le vitio maualuga.

Fuafuaga Vitio Uati
O le gaioiga vitio uati e liua ai le Avalon-ST Video stream i le ata vitio uati. O le fa'asologa o ata vitio e fa'aopoopoina ai fa'amatalaga fa'alava ma tu'u sa'o ma taimi fa'amaopoopo i le vitio. O le Nios II processor e fa'apolokalameina le fa'atulagaina talafeagai i le fa'atinoina o ata vitio e fa'atatau i le fa'ai'uga o galuega ma fua fa'avaa e te talosagaina. O le gaosiga o le vitio uati e liua ai le uati, e sopoia mai le uati 300 MHz pipeline tumau i le fua faatatau fesuisuiai o le vitio uati.

Uati Vitio ile DisplayPort
Ole vaega ole DisplayPort transmitter e talia fa'amaumauga ua fa'atulagaina e pei ole ata uati. O ese'esega i le uaea fa'ailoga ma fa'aaliga o feso'ota'iga alavai i le Platform Designer e taofia ai oe e fa'afeso'ota'i sa'o le Output Vitio Uati i le DisplayPort transmitter IP. O le Vitio Uati i le DisplayPort vaega o le IP faʻapitoa faʻapitoa faʻapitoa e tuʻuina atu ai le faʻaliliuga faigofie e manaʻomia i le va o le Clocked Video Output ma le DisplayPort transmitter IP. E fesuia'i fo'i le fa'atonuga o va'alele lanu i pika ta'itasi e fa'atatau i tulaga fa'avasega lanu eseese o lo'o fa'aogaina e Avalon-ST Vitio ma DisplayPort.

DisplayPort Transmitter IP ma DisplayPort Transmitter PHY
O le DisplayPort transmitter IP ma le DisplayPort transmitter PHY e galulue fa'atasi e fa'aliliuina le ata vitio mai le vitio uati i se fa'ata'ita'iga DisplayPort. O le DisplayPort transmitter IP o loʻo faʻaaogaina le DisplayPort protocol ma faʻapipiʻi faʻamatalaga faʻamaonia DisplayPort, ae o le DisplayPort transmitter PHY o loʻo i ai le transceivers ma faʻatupuina le gaosiga o le faasologa maualuga.

Nios II Processor ma Peripherals
O le Platform Designer system o loʻo i ai le Nios II processor, lea e pulea ai le DisplayPort receiver ma transmitter IPs ma le taimi faʻatulagaina mo le gaosiga o paipa. O le Nios II processor e fesoʻotaʻi atu i nei mea faʻapitoa:

• Se manatua i luga ole masini e teu ai le polokalame ma ona fa'amaumauga.
• AJTAG UART e fa'aalia ai masini fa'apipi'i masini (e ala i le Nios II terminal).
• O se taimi fa'atulagaina e fa'atupu ai le fa'atuai o le millisecond i vaega eseese o le polokalama, e pei ona mana'omia e le DisplayPort fa'amatalaga o taimi aupito maualalo o mea na tutupu.
• LED e faʻaalia ai le tulaga o le faiga.
• Su'e fa'amau fa'ataga e fa'ataga ai le fesuia'i i le va o faiga fa'asili ma mafai ma fa'amalo le fa'aalia o le logo Intel.
• DIP sui e fa'ataga ai le fesuia'i o le fa'asologa o galuega ma fa'agaoioia ma fa'amalo le lolomiga o fe'au i le Nios II terminal.

O mea na tutupu i luga o le DisplayPort source ma goto afi faʻalavelave e faʻaosoina le Nios II Processor e faʻapipiʻi saʻo le DisplayPort transmitter ma paipa. O le matasele autu i le tulafono faakomepiuta e mataʻituina foi ia tulaga taua i luga o le tulei-buttons ma DIP switchs ma suia le seti paipa e tusa ai.

I²C Pule
O le mamanu o lo'o i ai ni fa'atonu I²C se lua (Si5338 ma le PS8460) e fa'asa'o ai fa'atulagaga o isi vaega e tolu i le Intel Arria 10 10 GX FPGA Development Kit. E lua masini uati Si5338 ile Intel Arria 10 GX FPGA Development Kit e feso'ota'i ile pasi I²C tutusa. O le mea muamua e maua ai le uati fa'asino mo le DDR4 EMIF. E le mafai, o lenei uati ua seti i le 100 MHz mo le faʻaaogaina ma le 1066 MHz DDR4, ae o lenei mamanu e faʻatautaia le DDR4 i le 1200 MHz, lea e manaʻomia ai se faʻamatalaga o le 150 MHz. I le amataga o le Nios II processor, e ala i le I²C controller peripheral, suia tulaga i le lisi resitala o le muamua Si5338 e faʻateleina le saoasaoa o le DDR4 reference clock i le 150MHz. O le Si5338 lona lua fa'atupu uati e fa'atupuina ai le vid_clk mo le fa'aogaina o ata vitio i le va o le paipa ma le DisplayPort transmitter IP. E tatau ona e fetuutuuna'i le saoasaoa o lenei uati mo iuga eseese o galuega faatino ma fua fa'avaa e lagolagoina e le mamanu. E mafai ona e fetuunai le saoasaoa i le taimi tamoʻe pe a manaʻomia e le Nios II processor. O le Bitec DisplayPort 1.4 FMC daughter card e fa'aogaina ai le Parade PS8460 jitter cleaner repeater ma retimer. I le amataga o le Nios II processor e faʻasaʻo tulaga le lelei o lenei vaega e fetaui ma manaʻoga o le mamanu.

Faʻamatalaga Polokalama

O le 8K DisplayPort Video Format Conversion Design Exampe aofia ai le IP mai le Intel Video and Image Processing Suite ma le DisplayPort interface IP O nei IP uma e mafai ona faʻaogaina faʻasologa o faʻamaumauga e aunoa ma se faʻalavelave pe a saʻo le seti. E tatau ona e fa'atinoina le fa'atonuga maualuga i fafo e fa'atulaga ai le IP e amata ai ma pe a suia le faiga, fa'ata'ita'iga DisplayPort receiver po'o mea fa'avevela mea vevela po'o le fa'aogaina o le ki fa'aoga. I lenei mamanu, o le Nios II processor, faʻatautaia polokalama faʻatonutonu faʻapitoa, e maua ai le pule maualuga. I le amataga o le polokalama:

• Seti le DDR4 ref uati i le 150 MHz e fa'ataga ai mo le 1200 MHz DDR saosaoa, ona toe fa'afo'i mai fafo mafaufauga fa'aoga IP e toe fa'avasega i luga o le uati fa'asino fou.
• Seti le PS8460 DisplayPort toe fa'afo'i ma le fa'atonu.
• Fa'amataina le fa'aaliga DisplayPort ma feso'ota'iga felauaiga.
• Fa'amataina le fa'agaioiina o IP paipa.

A mae'a le amataina o le polokalama e ulufale atu i le fa'aauau a'o fa'agasolo, siaki mo, ma tali atu i, le tele o mea tutupu.

Suiga ile Faiga Fa'afua
O le mamanu e lagolagoina auala faʻavae e tolu; passthrough, maualuga, ma lalo. I le auala passthrough e le faia e le mamanu scaling o le vitio ulufale, i le tulaga maualuga o le mamanu upscales vitio tuu i totonu, ma i le tulaga downscale le mamanu downscales vitio tuuina.
O poloka e fa i le gaosiga o paipa; o le Clipper, le downscaler, le upscaler ma le Mixer e fuafua le tuʻuina atu o le gaioiga mulimuli i auala taʻitasi. E pulea e le polokalama fa'atulagaina o poloka ta'itasi e fa'atatau i le fa'ai'uga o lo'o iai nei, fa'ai'uga o galuega, ma le faiga fa'afua e te filifilia. I le tele o tulaga, e pasi atu e le Clipper le fa'aoga e le'i suia, ma o le lapo'a o le Mixer e tutusa le lapo'a ma le fa'ai'uga fa'ai'uga o le vitiō fa'aoga. Ae peita'i, afai e sili atu le fa'ai'uga o le vitiō o lo'o tu'u mai nai lo le lapo'a, e le mafai ona fa'aoga se maualuga maualuga i le vitiō fa'aofi e aunoa ma le tipiina muamua. Afai e la'ititi ifo le fa'ai'uga fa'aulu nai lo le mea e fai e le mafai ona fa'aogaina e le polokalama se fa'alalo e aunoa ma le fa'aogaina o se fa'alalo o le Mixer e lapo'a atu nai lo le fa'apipi'i ata vitio, lea e fa'aopoopoina ai pa uliuli i luga o le ata o lo'o gaosia.

Fuafuaga 4. Fa'agaioiina Pipeline Block
O lenei laulau o lo'o lisiina ai le gaioiga o poloka paipa e fa i totonu o tu'ufa'atasiga ta'itasi e iva o le fa'avasegaina o auala, fa'ai'uga fa'aoga ma fa'ai'uga o galuega.

Faiga	i totonu > fafo	i totonu = fafo	i totonu < fafo
Passthrough	Kipi i le tele o galuega e leai se fa'aititia	Leai se kilipa Leai se pa'u maualalo	Leai se kilipa Leai se pa'u maualalo
faaauau…

Faiga	i totonu > fafo	i totonu = fafo	i totonu < fafo
	Leai se maualuga Leai se tuaoi uliuli	Leai se maualuga Leai se tuaoi uliuli	Leai se maualuga Pads tuaoi lanu uliuli i le tele o le gaosiga
Maualuga	Kipi i le 2/3 le tele o le gaosiga Leai se fa'aititia Fa'asili i le lapopo'a e leai se tuaoi uliuli	Kipi i le 2/3 le tele o le gaosiga Leai se fa'aititia Fa'asili i le lapopo'a e leai se tuaoi uliuli	Leai se kilipa Leai se pa'u maualalo Fa'asili i le lapopo'a e leai se tuaoi uliuli
Fa'amaulalo	Leai se kilipa Fa'alalo i le tele o galuega e leai se maualuga Leai se tuaoi uliuli	Leai se kilipa Fa'alalo i le tele o galuega e leai se maualuga Leai se tuaoi uliuli	Leai se kilipa Fa'alalo i le 2/3 lapo'a fa'aoga Leai se maualuga Pads tuaoi lanu uliuli i le tele o le gaosiga

Suia i le va o modes e ala i le oomiina o le button push user 1. O le polokalama e mataʻituina tulaga taua i luga o faʻamau faʻamau i luga o taʻavale taʻitasi e ala i le matasele (e faia ai se faʻaogaina o le polokalama) ma faʻapipiʻi lelei le IP i le faʻagasologa o paipa.

Suiga ile DisplayPort Input
I ta'amilosaga ta'itasi e ala i le matasele, e su'e ai e le polokalame le tulaga o le Clocked Vitio Input, e su'e ai suiga i le mautu o le fa'aoga vitio. E manatu le polokalame e mautu le vitio pe afai:

• O lo'o fa'ailoa mai e le Clocked Video Input o lo'o loka lelei le vitio uati.
• O le fa'ai'uga fa'aoga ma le avanoa lanu e leai ni suiga talu mai le ta'avale muamua i le matasele.

Afai e mautu le mea e ulufale ai ae ua leiloa le loka pe ua suia meatotino o le ata vitio, o le polokalama e taofi le Clocked Video Input e lafo atu le vitio e ala i le paipa. E fa'atūina ai fo'i le Mixer e taofi le fa'aalia o le fa'apipi'i ata vitio. O lo'o fa'aauau pea le gaioiga (fa'aali se mata uliuli ma le logo Intel) i taimi o so'o se fa'avevela fa'apipi'i mea e tutupu po'o suiga o iugafono.
Afai e le mautu le mea e fai ae ua mautu nei, e faʻapipiʻi e le polokalama le paipa e faʻaalia ai le faʻaogaina fou ma le avanoa lanu, e toe amata ai le gaioiga mai le CVI, ma faʻapipiʻi ai le Mixer e toe faʻaalia le faʻapipiʻi ata vitio. O le toe fa'afouina o le mea fa'afefiloi e le'o vave ona o le Frame Buffer atonu o lo'o toe faia pea fa'avaa tuai mai se fa'aoga muamua ma e tatau i le mamanu ona fa'amama nei fa'avaa. Ona mafai lea ona e toe faʻaogaina le faʻaaliga e aloese ai mai le faʻafefe. O le fa'avaa fa'avaa e fa'amauina ai le faitau aofa'i o fa'avaa e faitau mai le DDR4, lea e mafai ona faitau e le Nios II processor. O le polokalame sampFa'agata le taulia lea pe a fa'amautu le mea fa'aoga ma toe fa'aagaina ai le Fa'amea Fa'afefiloi pe a si'itia le aofa'i i fa'avaa e fa, e fa'amautinoa ai e fa'ate'a ese e le mamanu so'o se fa'avaa tuai mai le pa'u.

DisplayPort transmitter Hot-plug Events
O mea na tutupu i luga o le DisplayPort transmitter afi se fa'alavelave i totonu o le polokalama e setiina ai se fu'a e fa'ailoa ai le matasele autu o le polokalama o se suiga i le gaosiga. A iloa e le mamanu se palaka vevela transmitter, e faitau e le polokalama le EDID mo le faʻaaliga fou e iloa ai po o fea iugafono ma lanu avanoa e lagolago ai. Afai e te setiina suiga DIP i se faiga e le mafai ona lagolagoina e le faʻaaliga fou, o le polokalama e toe foʻi i se faʻaaliga faʻaitiitia le manaʻomia. Ona faʻapipiʻiina lea o le paipa, DisplayPort transmitter IP, ma le Si5338 vaega o loʻo faʻatupuina le transmitter vid_clk mo le faʻaogaina fou. A va'aia e le fa'aoga ni suiga, o le Mixer layer mo le vitio fa'aoga e le fa'aalia a'o fa'atonutonu e le polokalama fa'apipi'i mo le paipa. E le toe mafai e le polokalama
le fa'aaliga se'ia mae'a fa'ava'a pe a pasi atu tulaga fou i totonu o le fa'avaa
puipui.

Suiga ile Fa'aoga ole DIP Suiga
Ole tulaga ole sui ole DIP ole 2 i le 6 e pulea le faʻatulagaina o galuega (faʻamatalaga, fua faʻavaa, avanoa lanu ma paʻu i le lanu) faʻatautaia e ala i le DisplayPort transmitter. A iloa e le polokalame suiga i nei suiga DIP, e alu i se faasologa e toetoe lava tutusa ma se pusa vevela transmitter. E te le manaʻomia le fesiligia o le transmitter EDID aua e le suia.

Toe Iloilo Tala'aga mo AN 889: 8K DisplayPort Vitio Fua Fa'aliliuga Fuafuaga Example

Laulau 5. Toe Iloiloga Tala'aga mo AN 889: 8K DisplayPort Video Format Conversion Design Example

Fa'amatalaga Fa'amaumauga	Suiga
2019.05.30	Fa'asalalauga muamua.

Intel Corporation. Ua taofia aia tatau uma. Intel, le Intel logo, ma isi fa'ailoga Intel o fa'ailoga fa'ailoga a le Intel Corporation po'o ona lala. E fa'amaonia e Intel le fa'atinoina o ana oloa FPGA ma semiconductor i fa'amatalaga o lo'o iai nei e tusa ai ma le fa'atonuga masani a Intel, ae fa'asaoina le aia tatau e fai ai suiga i so'o se oloa ma auaunaga i so'o se taimi e aunoa ma se fa'aaliga. E leai se tiute po'o se noataga e afua mai i le talosaga po'o le fa'aogaina o so'o se fa'amatalaga, oloa, po'o se auaunaga o lo'o fa'amatalaina i i'i se'i vagana ua malilie i ai i se faiga tusitusia e Intel. Ua fautuaina tagata fa'atau Intel ina ia maua le fa'amatalaga lata mai o fa'amatalaga masini a'o le'i fa'alagolago i so'o se fa'amatalaga fa'asalalau ma a'o le'i tu'uina atu oka mo oloa po'o tautua.
*O isi igoa ma fa'ailoga e mafai ona ta'ua o se meatotino a isi.

Pepa / Punaoa

intel AN 889 8K DisplayPort Vitio Fuafuaga Liua Fuafuaga Example [pdf] Taiala mo Tagata Fa'aoga SE 889 8K DisplayPort Vitio Fua Fa'aliliuga Fuafuaga Example, AN 889, 8K DisplayPort Vitio Fua Fa'aliliuga Design Example, Fuafuaga Liua Fuafuaga Example, Fuafuaga Liua Example

Fa'asinomaga

• Tusi Taiala