Reka Bentuk Penukaran Format Video DisplayPort AN 889 8K Cthample

Mengenai Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample

Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample menyepadukan IP sambungan video Intel DisplayPort 1.4 dengan saluran paip pemprosesan video. Reka bentuk ini memberikan penskalaan berkualiti tinggi, penukaran ruang warna dan penukaran kadar bingkai untuk strim video sehingga 8K pada 30 bingkai sesaat atau 4K pada 60 bingkai sesaat.
Reka bentuk ini sangat boleh dikonfigurasikan perisian dan perkakasan, membolehkan konfigurasi sistem yang cepat dan reka bentuk semula. Reka bentuk menyasarkan peranti Intel® Arria® 10 dan menggunakan IP Intel FPGA sedia 8K terkini daripada Suite Pemprosesan Video dan Imej dalam Intel Quartus® Prime v19.2.

Mengenai DisplayPort Intel FPGA IP
Untuk mencipta reka bentuk FPGA Intel Arria 10 dengan antara muka DisplayPort, nyatakan IP FPGA Intel DisplayPort. Walau bagaimanapun, IP DisplayPort ini hanya melaksanakan pengekodan atau penyahkod protokol untuk DisplayPort. Ia tidak termasuk transceiver, PLL, atau fungsi konfigurasi semula transceiver yang diperlukan untuk melaksanakan komponen bersiri berkelajuan tinggi antara muka. Intel menyediakan komponen IP transceiver, PLL dan konfigurasi semula yang berasingan. Memilih, membuat parameter dan menyambungkan komponen ini untuk mencipta antara muka penerima atau pemancar DisplayPort yang mematuhi sepenuhnya memerlukan pengetahuan pakar.
Intel menyediakan reka bentuk ini untuk mereka yang bukan pakar transceiver. GUI editor parameter untuk IP DisplayPort membolehkan anda membina reka bentuk.
Anda membuat contoh IP DisplayPort (yang mungkin penerima sahaja, pemancar sahaja atau gabungan penerima dan pemancar) sama ada dalam Pereka Platform atau Katalog IP. Apabila anda membuat parameter contoh IP DisplayPort, anda boleh memilih untuk menjana bekasampreka bentuk untuk konfigurasi tertentu itu. Reka bentuk gabungan penerima dan pemancar ialah laluan mudah, di mana output daripada penerima disuap terus ke pemancar. Reka bentuk laluan tetap menghasilkan PHY penerima berfungsi sepenuhnya, PHY pemancar dan blok konfigurasi semula yang melaksanakan semua logik transceiver dan PLL. Anda boleh sama ada menyalin terus bahagian reka bentuk yang berkaitan atau menggunakan reka bentuk sebagai rujukan. Reka bentuk menjana DisplayPort Intel Arria 10 FPGA IP Design Example dan kemudian menambah banyak daripada files dijana terus ke dalam senarai kompilasi yang digunakan oleh projek Intel Quartus Prime. Ini termasuk:

• Files untuk mencipta contoh IP berparameter untuk transceiver, PLL dan blok konfigurasi semula.
• Verilog HDL files untuk menyambungkan IP ini ke PHY penerima tahap yang lebih tinggi, PHY pemancar dan blok Arbiter Konfigurasi Semula Transceiver
• Kekangan reka bentuk Synopsys (SDC) files untuk menetapkan kekangan masa yang berkaitan.

Ciri Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample

• Input:
  • Kesambungan DisplayPort 1.4 menyokong peleraian daripada 720×480 hingga 3840×2160 pada sebarang kadar bingkai sehingga 60 fps dan peleraian sehingga 7680×4320 pada 30 fps.
  • Sokongan palam panas.
  • Sokongan untuk kedua-dua format warna RGB dan YCbCr (4:4:4, 4:2:2 dan 4:2:0) di
    input.
  • Perisian secara automatik mengesan format input dan menyediakan saluran paip pemprosesan dengan sewajarnya.
• Output:
  • Kesambungan DisplayPort 1.4 boleh dipilih (melalui suis DIP) untuk sama ada resolusi 1080p, 1080i atau 2160p pada 60 fps atau 2160p pada 30 fps.
  • Sokongan palam panas.
  • DIP bertukar untuk menetapkan format warna output yang diperlukan kepada RGB, YCbCr 4:4:4, YCbCr 4:2:2 atau YCbCr 4:2:0.
• Saluran paip pemprosesan RGB 10-bit 8K tunggal dengan penskalaan boleh dikonfigurasikan perisian dan penukaran kadar bingkai:
  • Penskala bawah Lanczos 12 ketik.
  • Penskala atas Lanczos 16 fasa, 4 ketik.
  • Penimbalan bingkai video tiga kali ganda menyediakan penukaran kadar bingkai.
  • Pengadun dengan campuran alfa membenarkan tindanan ikon OSD.

Bermula dengan Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample

Keperluan Perkakasan dan Perisian

Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample memerlukan perkakasan dan perisian tertentu.

Perkakasan:

• Kit Pembangunan FPGA Intel Arria 10 GX, termasuk Kad Anak Perempuan Hilo DDR4
• Kad anak perempuan Bitec DisplayPort 1.4 FMC (semakan 11)
• Sumber DisplayPort 1.4 yang menghasilkan video sehingga 3840x2160p60 atau 7680x4320p30
• Sinki DisplayPort 1.4 yang memaparkan video sehingga 3840x2160p60
• Kabel DisplayPort 1.4 yang diperakui VESA.

Perisian:

• Windows atau Linux OS
• Suite Intel Quartus Prime Design v19.2, yang merangkumi:
  • Intel Quartus Prime Edisi Pro
  • Pereka Platform
  • Nios® II EDS
  • Perpustakaan IP FPGA Intel (termasuk Suite Pemprosesan Video dan Imej)

Reka bentuk hanya berfungsi dengan versi Intel Quartus Prime ini.

Memuat turun dan Memasang Reka Bentuk Penukaran Format Video Intel 8K DisplayPort Cthample

Reka bentuk ini boleh didapati di Intel Design Store.

1. Muat turun projek yang diarkibkan file udx10_dp.par.
2. Ekstrak projek Intel Quartus Prime daripada arkib:
   • a. Buka Intel Quartus Prime Pro Edition.
   • b. klik File ➤ Projek Terbuka.
     Tetingkap Open Project terbuka.
   • c. Navigasi ke dan pilih udx10_dp.par file.
   • d. Klik Buka.
   • e. Dalam tetingkap Open Design Template, tetapkan folder Destination ke lokasi yang diingini untuk projek yang diekstrak. Entri untuk templat reka bentuk file dan nama projek hendaklah betul dan anda tidak perlu menukarnya.
   • f. Klik OK.

Reka bentuk Files untuk Reka Bentuk Penukaran Format Video Intel 8K DisplayPort Cthample

Jadual 1. Reka bentuk Files

File atau Nama Folder	Penerangan
ip	Mengandungi contoh IP files untuk semua kejadian IP FPGA Intel dalam reka bentuk: • IP DisplayPort (pemancar dan penerima) • PLL yang menjana jam di peringkat atas reka bentuk • Semua IP yang membentuk sistem Pereka Platform untuk saluran paip pemprosesan.
master_image	Mengandungi pre_compiled.sof, iaitu pengaturcaraan papan yang telah disusun sebelumnya file untuk reka bentuk.
bukan_acds_ip	Mengandungi kod sumber untuk IP tambahan dalam reka bentuk ini yang tidak disertakan oleh Intel Quartus Prime.
sdc	Mengandungi SDC file yang menerangkan kekangan masa tambahan yang diperlukan oleh reka bentuk ini. SDC files disertakan secara automatik dengan kejadian IP tidak mengendalikan kekangan ini.
perisian	Mengandungi kod sumber, pustaka dan skrip binaan untuk perisian yang dijalankan pada pemproses Nios II terbenam untuk mengawal kefungsian peringkat tinggi reka bentuk.
udx10_dp	Folder di mana Intel Quartus Prime menjana output files untuk sistem Pereka Platform. Output udx10_dp.sopcinfo file membolehkan anda menjana permulaan memori file untuk memori perisian pemproses Nios II. Anda tidak perlu menjana sistem Pereka Platform penuh terlebih dahulu.
bukan_acds_ip.ipx	IPX ini file mengisytiharkan semua IP dalam folder non_acds_ip kepada Pereka Platform supaya ia muncul dalam Perpustakaan IP.
README.txt	Arahan ringkas untuk membina dan menjalankan reka bentuk.
atas.qpf	Projek Intel Quartus Prime file untuk reka bentuk.
atas.qsf	Tetapan projek Intel Quartus Prime file untuk reka bentuk. ini file menyenaraikan semua files diperlukan untuk membina reka bentuk, bersama-sama dengan tugasan pin dan beberapa tetapan projek lain.
atas.v	Verilog HDL peringkat atas file untuk reka bentuk.
udx10_dp.qsys	Sistem Pereka Platform yang mengandungi saluran paip pemprosesan video, pemproses Nios II dan perantinya.

Menyusun Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample
Intel menyediakan pengaturcaraan papan yang telah disusun sebelumnya file untuk reka bentuk dalam direktori master_image (pre_compiled.sof) untuk membolehkan anda menjalankan reka bentuk tanpa menjalankan kompilasi penuh.
LANGKAH:

1. Dalam perisian Intel Quartus Prime, buka projek top.qpf file. Arkib yang dimuat turun mencipta ini file apabila anda membuka zip projek.
2. klik File ➤ Buka dan pilih ip/dp_rx_tx/dp_rx_tx.ip. GUI editor parameter untuk IP DisplayPort terbuka, menunjukkan parameter untuk contoh DisplayPort dalam reka bentuk.
3. Klik Jana Example Design (bukan Generate).
4. Apabila penjanaan selesai, tutup editor parameter.
5. In File Explorer, navigasi ke direktori perisian dan nyahzip arkib vip_control_src.zip untuk menjana direktori vip_control_src.
6. Dalam terminal BASH, navigasi ke perisian/skrip dan jalankan skrip shell build_sw.sh.
   Skrip membina perisian Nios II untuk reka bentuk. Ia mewujudkan kedua-dua .elf file yang boleh anda muat turun ke papan pada masa larian dan .hex file untuk menyusun ke dalam pengaturcaraan papan .sof file.
7. Dalam perisian Intel Quartus Prime, klik Pemprosesan ➤ Mulakan Penyusunan.
   • Intel Quartus Prime menjana sistem Pereka Platform udx10_dp.qsys.
   • Intel Quartus Prime menetapkan projek ke atas.qpf.

Kompilasi mencipta top.sof dalam output_files direktori apabila ia selesai.

Viewdalam dan Menjana Semula Sistem Pereka Platform

1. Klik Alat ➤ Pereka Platform.
2. Pilih nama sistem.qsys untuk pilihan sistem Pereka Platform.
3. Klik Buka.
   Pereka Platform membuka sistem.
4. Review sistem tersebut.
5. Menjana semula sistem:
   • a. Klik Jana HDL….
   • b. Dalam Tetingkap Penjanaan, hidupkan Kosongkan direktori output untuk sasaran penjanaan yang dipilih.
   • c. Klik Jana

Menyusun Reka Bentuk Penukaran Format Video DisplayPort 8K Cthampdengan Alat Binaan Perisian Nios II untuk Eclipse
Anda menyediakan ruang kerja Nios II Eclipse interaktif untuk reka bentuk menghasilkan ruang kerja yang menggunakan folder yang sama yang digunakan oleh skrip binaan. Jika anda sebelum ini menjalankan skrip binaan, anda harus memadamkan folder perisian/vip_control dan perisian/vip_control_bsp sebelum mencipta ruang kerja Eclipse. Jika anda menjalankan semula skrip binaan pada bila-bila masa ia akan menimpa ruang kerja Eclipse.
LANGKAH:

1. Navigasi ke direktori perisian dan nyahzip arkib vip_control_src.zip untuk menjana direktori vip_control_src.
2. Dalam direktori projek yang dipasang, cipta folder baharu dan namakannya ruang kerja.
3. Dalam perisian Intel Quartus Prime, klik Tools ➤ Nios II Software Build Tools for Eclipse.
   • a. Dalam tetingkap Pelancar Ruang Kerja, pilih folder ruang kerja yang anda buat.
   • b. Klik OK.
4. Dalam tetingkap Nios II – Eclipse, klik File ➤ Baharu ➤ Aplikasi Nios II dan BSP daripada Templat.
   Kotak dialog Aplikasi Nios II dan BSP dari Templat muncul.
   • a. Dalam Maklumat SOPC File kotak, pilih udx10_dp/ udx10_dp.sopcinfo file. Nios II SBT for Eclipse mengisi nama CPU dengan nama pemproses daripada .sopcinfo file.
   • b. Dalam kotak nama Projek, taip vip_control.
   • c. Pilih Projek Kosong daripada senarai Templat.
   • d. Klik Seterusnya.
   • e. Pilih Cipta projek BSP baharu berdasarkan templat projek aplikasi dengan nama projek vip_control_bsp.
   • f. Hidupkan Gunakan lokasi lalai.
   • g. Klik Selesai untuk mencipta aplikasi dan BSP berdasarkan .sopcinfo file.
     Selepas BSP menjana, projek vip_control dan vip_control_bsp muncul dalam tab Project Explorer.
5. Dalam Windows Explorer, salin kandungan direktori perisian/vip_control_src ke direktori perisian/vip_control yang baru dibuat.
6. Dalam tab Project Explorer pada tetingkap Nios II – Eclipse, klik kanan pada folder vip_control_bsp dan pilih Nios II > BSP Editorior.
   • a. Pilih Tiada daripada menu lungsur turun untuk sys_clk_timer.
   • b. Pilih cpu_timer daripada menu lungsur turun untuk menentukan masaamp_pemasa.
   • c. Hidupkan enable_small_c_library.
   • d. Klik Jana.
   • e. Apabila penjanaan selesai, klik Keluar.
7. Dalam tab Project Explorer, klik kanan direktori vip_control dan klik Properties.
   1. a. Dalam tetingkap Properties for vip_control, kembangkan sifat Aplikasi Nios II dan klik Laluan Aplikasi Nios II.
   2. b. Klik Tambah… di sebelah Projek Perpustakaan.
   3. c. Dalam tetingkap Projek Perpustakaan, navigasi ke direktori udx10.dp\spftware \vip_control_src dan pilih direktori bkc_dprx.syslib.
   4. d. Klik OK. Mesej muncul Tukar kepada laluan relatif. Klik Ya.
   5. e. Ulang langkah 7.b pada halaman 8 dan 7.c pada halaman 8 untuk direktori bkc_dptx.syslib dan bkc_dptxll_syslib
   6. f. Klik OK.
8. Pilih Projek ➤ Bina Semua untuk menjana file vip_control.elf dalam direktori perisian/vip_control.
9. Bina mem_init file untuk kompilasi Intel Quartus Prime:
   1. a. Klik kanan vip_control dalam tetingkap Project Explorer.
   2. b. Pilih Buat Sasaran ➤ Bina….
   3. c. Pilih mem_init_generate.
      d. Klik Bina.
      Perisian Intel Quartus Prime menjana
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file dalam direktori perisian/vip_control/mem_init.
10. Dengan reka bentuk berjalan pada papan bersambung, jalankan pengaturcaraan vip_control.elf file dicipta oleh binaan Eclipse.
    • a. Klik kanan folder vip_control dalam tab Project Explorer pada tetingkap Nios II -Eclipse.
    • b. Memilih Jalankan Sebagai ➤ Perkakasan Nios II. Jika anda membuka tetingkap terminal Nios II, tutupnya sebelum memuat turun perisian baharu.

Menyediakan Kit Pembangunan FPGA Intel Arria 10 GX
Menerangkan cara menyediakan kit untuk menjalankan Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample.

Rajah 1. Kit Pembangunan Intel Arria 10 GX dengan Kad Anak HiLo
Rajah menunjukkan papan dengan sink haba biru dikeluarkan untuk menunjukkan kedudukan kad DDR4 Hilo. Intel mengesyorkan agar anda tidak menjalankan reka bentuk tanpa kedudukan sink haba.

LANGKAH:

1. Pasangkan kad Bitec DisplayPort 1.4 FMC pada papan pembangunan menggunakan FMC Port A.
2. Pastikan suis kuasa (SW1) dimatikan, kemudian sambungkan penyambung kuasa.
3. Sambungkan kabel USB ke komputer anda dan ke Penyambung MicroUSB (J3) pada papan pembangunan.
4. Pasang kabel DisplayPort 1.4 antara sumber DisplayPort dan port Penerima kad Bitec DisplayPort 1.4 FMC dan pastikan sumbernya aktif.
5. Pasang kabel DisplayPort 1.4 antara paparan DisplayPort dan port Pemancar kad Bitec DisplayPort 1.4 FMC dan pastikan paparan aktif.
6. Hidupkan papan menggunakan SW1.

LED Status Papan, Butang Tekan dan Suis DIP
Kit Pembangunan FPGA Intel Arria 10 GX mempunyai lapan LED status (dengan kedua-dua pemancar hijau dan merah), tiga butang tekan pengguna dan lapan suis DIP pengguna. Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample menyalakan LED untuk menunjukkan keadaan pautan penerima DisplayPort. Butang tekan dan suis DIP membolehkan anda mengubah tetapan reka bentuk.

Status LED

Jadual 2. LED Status

LED	Penerangan
LED merah
0	Penentukuran EMIF DDR4 sedang dijalankan.
1	Penentukuran EMIF DDR4 gagal.
7:2	Tidak digunakan.
LED hijau
0	Bercahaya apabila latihan pautan penerima DisplayPort berjaya diselesaikan, dan reka bentuk menerima video yang stabil.
5:1	Kiraan lorong penerima DisplayPort: 00001 = 1 lorong 00010 = 2 lorong 00100 = 4 lorong
7:6	Kelajuan lorong penerima DisplayPort: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

Jadual menyenaraikan status yang ditunjukkan oleh setiap LED. Setiap kedudukan LED mempunyai kedua-dua penunjuk merah dan hijau yang boleh menyala secara bebas. Mana-mana LED oren bercahaya bermakna kedua-dua penunjuk merah dan hijau dihidupkan.

Butang Tekan Pengguna
Butang tekan pengguna 0 mengawal paparan logo Intel di sudut kanan atas paparan output. Pada permulaan, reka bentuk membolehkan paparan logo. Menekan butang tekan 0 menogol dayakan untuk paparan logo. Butang tekan pengguna 1 mengawal mod penskalaan reka bentuk. Apabila sumber atau sinki dipalam panas, reka bentuk lalai kepada sama ada:

• Mod laluan, jika resolusi input kurang daripada atau sama dengan resolusi output
• Mod skala bawah, jika resolusi input lebih besar daripada resolusi output

Setiap kali anda menekan butang tekan pengguna 1 reka bentuk bertukar kepada mod penskalaan seterusnya (laluan > atas, atasan > bawah, bawah > laluan). Butang tekan pengguna 2 tidak digunakan.

Suis DIP Pengguna
Suis DIP mengawal pencetakan terminal Nios II pilihan dan tetapan untuk format video output yang dipacu melalui pemancar DisplayPort.

Jadual 3. Suis DIP
Jadual menyenaraikan fungsi setiap suis DIP. Suis DIP, bernombor 1 hingga 8 (bukan 0 hingga 7), sepadan dengan nombor yang dicetak pada komponen suis. Untuk menetapkan setiap suis kepada HIDUP, gerakkan suis putih ke arah LCD dan jauh dari LED pada papan.

Tukar	Fungsi
1	Mendayakan pencetakan terminal Nios II apabila ditetapkan kepada HIDUP.
2	Tetapkan bit output setiap warna: MATI = 8 bit HIDUP = 10 bit
4:3	Tetapkan ruang warna output dan sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5	Tetapkan resolusi output dan kadar bingkai: SW4 OFF, SW3 OFF = 4K60 SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60
8:7	Tidak digunakan

Menjalankan Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample
Anda mesti memuat turun .sof yang disusun file untuk reka bentuk Kit Pembangunan FPGA Intel Arria 10 GX untuk menjalankan reka bentuk.
LANGKAH:

1. Dalam perisian Intel Quartus Prime, klik Alat ➤ Pengaturcara.
2. Dalam tetingkap Pengaturcara, klik Auto Detect untuk mengimbas fail JTAG rantai dan temui peranti yang disambungkan.
   Jika tetingkap timbul muncul meminta anda mengemas kini senarai peranti Pengaturcara, klik Ya.
3. Dalam senarai peranti, pilih baris berlabel 10AX115S2F45.
4. Klik Tukar File…
   • Untuk menggunakan versi pengaturcaraan yang telah disusun sebelumnya file yang Intel sertakan sebagai sebahagian daripada muat turun reka bentuk, pilih master_image/pre_compiled.sof.
   • Untuk menggunakan pengaturcaraan anda file dicipta oleh kompil tempatan, pilih output_files/top.sof.
5. Hidupkan Program/Konfigurasikan dalam baris 10AX115S2F45 senarai peranti.
6. Klik Mula.
   Apabila pengaturcara selesai, reka bentuk berjalan secara automatik.
7. Buka terminal Nios II untuk menerima mesej teks output daripada reka bentuk, jika tidak reka bentuk akan terkunci selepas beberapa suis bertukar (hanya jika anda menetapkan suis DIP pengguna 1 kepada HIDUP).
   • a. Buka tetingkap terminal dan taip nios2-terminal
   • b. Tekan Enter.

disambungkan pada input. Tanpa sumber, output ialah skrin hitam dengan logo Intel di penjuru kanan sebelah atas skrin.

Penerangan Fungsian Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample

Sistem Pereka Platform, udx10_dp.qsys, mengandungi IP protokol penerima dan pemancar DisplayPort, IP saluran paip video dan komponen pemproses Nios II. Reka bentuk menghubungkan sistem Pereka Platform kepada penerima DisplayPort dan logik PHY pemancar (yang mengandungi pemancar antara muka) dan logik konfigurasi semula transceiver di peringkat atas dalam reka bentuk Verilog HDL RTL file (atas.v). Reka bentuk ini terdiri daripada laluan pemprosesan video tunggal antara input DisplayPort dan output DisplayPort.

Rajah 2. Rajah Blok
Rajah menunjukkan blok dalam Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample. Rajah tidak menunjukkan beberapa peranti generik yang disambungkan kepada Nios II, Avalon-MM antara pemproses Nios II dan komponen lain sistem. Reka bentuk menerima video daripada sumber DisplayPort di sebelah kiri, memproses video melalui saluran paip video dari kiri ke kanan sebelum menghantar video keluar ke sinki DisplayPort di sebelah kanan.

DisplayPort Receiver PHY dan DisplayPort Receiver IP
Kad Bitec DisplayPort FMC menyediakan penimbal untuk isyarat DisplayPort 1.4 daripada sumber DisplayPort. Gabungan DisplayPort Receiver PHY dan DisplayPort Receiver IP menyahkod isyarat masuk untuk mencipta strim video. PHY penerima DisplayPort mengandungi transceiver untuk menyahsiri data masuk dan IP penerima DisplayPort menyahkod protokol DisplayPort. IP Penerima DisplayPort gabungan memproses isyarat DisplayPort masuk tanpa sebarang perisian. Isyarat video yang terhasil daripada IP penerima DisplayPort ialah format penstriman berpaket asli. Reka bentuk mengkonfigurasi penerima DisplayPort untuk output 10-bit.

DisplayPort ke IP Video Berjam-jam
Output format data penstriman berpaket oleh penerima DisplayPort tidak serasi secara langsung dengan format data video jam yang dijangkakan IP Input Video Jam. DisplayPort to Clocked Video IP ialah IP tersuai untuk reka bentuk ini. Ia menukar output DisplayPort kepada format video jam yang serasi yang boleh anda sambungkan terus ke Input Video Jam. DisplayPort kepada IP Video Jam boleh mengubah suai standard isyarat wayar dan boleh mengubah susunan satah warna dalam setiap piksel. Standard DisplayPort menentukan susunan warna yang berbeza daripada pesanan IP saluran paip video Intel. Pemproses Nios II mengawal pertukaran warna. Ia membaca ruang warna semasa untuk penghantaran daripada IP penerima DisplayPort dengan antara muka hamba Avalon-MM. Ia mengarahkan DisplayPort ke IP Video Clock untuk menggunakan pembetulan yang sesuai dengan antara muka hamba Avalon-MMnya.

Input Video Jam
Input video jam memproses isyarat antara muka video jam daripada DisplayPort kepada IP Video Jam dan menukarkannya kepada format isyarat Video Avalon-ST. Format isyarat ini menanggalkan semua maklumat kosong mendatar dan menegak daripada video yang hanya meninggalkan data gambar aktif. IP membungkusnya sebagai satu paket setiap bingkai video. Ia juga menambah paket metadata tambahan (dirujuk sebagai paket kawalan) yang menerangkan resolusi setiap bingkai video. Aliran Video Avalon-ST melalui paip pemprosesan ialah empat piksel selari, dengan tiga simbol setiap piksel. Input video jam menyediakan lintasan jam untuk penukaran daripada isyarat video jam kadar berubah daripada IP penerima DisplayPort kepada kadar jam tetap (300 MHz) untuk saluran paip IP video.

Pembersih Strim
Pembersih aliran memastikan bahawa isyarat Video Avalon-ST yang dihantar ke saluran paip pemprosesan adalah bebas daripada ralat. Palam panas sumber DisplayPort boleh menyebabkan reka bentuk membentangkan bingkai data yang tidak lengkap kepada IP input video jam dan menjana ralat dalam strim Video Avalon-ST yang terhasil. Saiz paket yang mengandungi data video untuk setiap bingkai kemudiannya tidak sepadan dengan saiz yang dilaporkan oleh paket kawalan yang berkaitan. Pembersih strim mengesan keadaan ini dan menambah data tambahan (piksel kelabu) pada penghujung paket video yang menyinggung perasaan untuk melengkapkan bingkai dan memadankan spesifikasi dalam paket kawalan.

Chroma Resampler (Input)
Data video yang reka bentuk terima pada input daripada DisplayPort mungkin 4:4:4, 4:2:2 atau 4:2:0 chroma sampmemimpin. Input kroma semulaampler mengambil video masuk dalam sebarang format dan menukarnya kepada 4:4:4 dalam semua kes. Untuk memberikan kualiti visual yang lebih tinggi, chroma resampler menggunakan algoritma ditapis paling mahal secara pengiraan. Pemproses Nios II membaca kroma semasaampformat ling daripada IP penerima DisplayPort melalui antara muka hamba Avalon-MM. Ia menyampaikan format kepada res kromaampler melalui antara muka hamba Avalon-MM.

Penukar Ruang Warna (Input)
Data video input daripada DisplayPort mungkin menggunakan sama ada ruang warna RGB atau YCbCr. Penukar ruang warna input mengambil video masuk dalam apa jua format yang diterima dan menukarkannya kepada RGB dalam semua kes. Pemproses Nios II membaca ruang warna semasa daripada IP penerima DisplayPort dengan antara muka hamba Avalon-MM; ia memuatkan pekali penukaran yang betul kepada res kromaampler melalui antara muka hamba Avalon-MM.

Clipper
Gunting memilih kawasan aktif daripada strim video masuk dan membuang selebihnya. Kawalan perisian yang dijalankan pada pemproses Nios II mentakrifkan rantau untuk dipilih. Rantau ini bergantung pada resolusi data yang diterima pada sumber DisplayPort dan resolusi output serta mod penskalaan. Pemproses menyampaikan rantau ini kepada Clipper melalui antara muka hamba Avalon-MM.

Penskala
Reka bentuk menggunakan penskalaan pada data video masuk mengikut resolusi input yang diterima dan resolusi output yang anda perlukan. Anda juga boleh memilih antara tiga mod penskalaan (skala atas, skala bawah dan laluan). Dua IP Skalar menyediakan fungsi penskalaan: satu melaksanakan sebarang penskalaan bawah yang diperlukan; yang lain melaksanakan peningkatan. Reka bentuk memerlukan dua penimbang.

• Apabila penimbang melaksanakan skala bawah, ia tidak menghasilkan data yang sah pada setiap kitaran jam pada outputnya. Untuk exampOleh itu, jika melaksanakan nisbah 2x ke bawah, isyarat yang sah pada output adalah tinggi setiap kitaran jam yang lain manakala reka bentuk menerima setiap baris input bernombor genap, dan kemudian rendah untuk keseluruhan baris input bernombor ganjil. Tingkah laku pecah ini adalah asas kepada proses mengurangkan kadar data pada output, tetapi tidak serasi dengan IP Mixer hiliran, yang secara amnya menjangkakan kadar data yang lebih konsisten untuk mengelakkan aliran bawah pada output. Reka bentuk memerlukan Penampan Bingkai antara mana-mana skala bawah dan pengadun. Penampan Bingkai membolehkan Pengadun membaca data pada kadar yang diperlukan.
• Apabila penimbang melaksanakan skala atas, ia menghasilkan data yang sah pada setiap kitaran jam, jadi pengadun berikut tidak mempunyai masalah. Walau bagaimanapun, ia mungkin tidak menerima data input baharu pada setiap kitaran jam. Mengambil 2x kelas atasan sebagai bekasampOleh itu, pada baris keluaran bernombor genap ia menerima rentak data baharu setiap kitaran jam yang lain, kemudian tidak menerima data input baharu pada baris keluaran bernombor ganjil. Walau bagaimanapun, Clipper huluan mungkin menghasilkan data pada kadar yang sama sekali berbeza jika ia menggunakan klip penting (cth semasa zum masuk). Oleh itu, Clipper dan kelas atasan secara amnya mesti dipisahkan oleh Frame Buffer, yang memerlukan Scaler untuk duduk selepas Frame Buffer dalam saluran paip. Scaler mesti duduk di hadapan Frame Buffer untuk skala bawah, jadi reka bentuk melaksanakan dua skalar berasingan di kedua-dua sisi Frame Buffer: satu untuk kelas atas; yang lain untuk skala bawah.

Dua Scaler juga mengurangkan lebar jalur DDR4 maksimum yang diperlukan oleh Frame Buffer. Anda mesti sentiasa menggunakan skala bawah sebelum Penampan Bingkai, meminimumkan kadar data pada bahagian tulis. Sentiasa gunakan skala atas selepas Penampan Bingkai, yang meminimumkan kadar data pada bahagian baca. Setiap Scaler mendapat resolusi input yang diperlukan daripada paket kawalan dalam strim video masuk, manakala pemproses Nios II dengan antara muka hamba Avalon-MM menetapkan resolusi output untuk setiap Scaler.

Penampan Bingkai
Penampan bingkai menggunakan memori DDR4 untuk melakukan penimbalan tiga kali ganda yang membolehkan saluran paip pemprosesan video dan imej melakukan penukaran kadar bingkai antara kadar bingkai masuk dan keluar. Reka bentuk boleh menerima sebarang kadar bingkai input, tetapi jumlah kadar piksel tidak boleh melebihi 1 giga piksel sesaat. Perisian Nios II menetapkan kadar bingkai output kepada sama ada 30 atau 60 fps, mengikut mod output yang anda pilih. Kadar bingkai output ialah fungsi tetapan Output Video Berjam-jam dan jam piksel video output. Tekanan belakang yang Output Video Jam digunakan pada saluran paip menentukan kadar di mana bahagian baca Bingkai Penampan menarik bingkai video daripada DDR4.

Pengadun
Pengadun menghasilkan imej latar belakang hitam saiz tetap yang diprogramkan oleh pemproses Nios II untuk memadankan saiz imej keluaran semasa. Pengadun mempunyai dua input. Input pertama disambungkan kepada penaik untuk membolehkan reka bentuk menunjukkan output daripada saluran paip video semasa. Input kedua bersambung ke blok penjana ikon. Reka bentuk hanya mendayakan input pertama pengadun apabila ia mengesan video aktif dan stabil pada input video jam. Oleh itu, reka bentuk mengekalkan imej output yang stabil pada output manakala palam panas pada input. Reka bentuk alfa menggabungkan input kedua kepada pengadun, disambungkan kepada penjana ikon, pada kedua-dua latar belakang dan imej saluran paip video dengan ketelusan 50%.

Penukar Ruang Warna (Output)
Penukar ruang warna output mengubah data video RGB input kepada sama ada ruang warna RGB atau YCbCr berdasarkan tetapan masa jalan daripada perisian.

Chroma Resampler (Output)
Keluaran kroma semulaampler menukar format daripada 4:4:4 kepada salah satu daripada format 4:4:4, 4:2:2 atau 4:2:0. Perisian menetapkan format. Keluaran kroma semulaampler juga menggunakan algoritma yang ditapis untuk mencapai video berkualiti tinggi.

Output Video Jam
Output video jam menukar aliran Video Avalon-ST kepada format video jam. Output video jam menambah kosong mendatar dan menegak dan maklumat pemasaan penyegerakan pada video. Pemproses Nios II memprogramkan tetapan yang berkaitan dalam output video jam bergantung pada resolusi output dan kadar bingkai yang anda minta. Output video jam menukar jam, menyeberang daripada jam saluran paip 300 MHz tetap kepada kadar berubah bagi video jam.

Video Jam ke DisplayPort
Komponen pemancar DisplayPort menerima data yang diformatkan sebagai video jam. Perbezaan dalam isyarat wayar dan pengisytiharan antara muka konduit dalam Pereka Platform menghalang anda menyambung Output Video Jam terus ke IP pemancar DisplayPort. Komponen Video Jam ke DisplayPort ialah IP tersuai khusus reka bentuk untuk menyediakan penukaran mudah yang diperlukan antara Output Video Jam dan IP pemancar DisplayPort. Ia juga menukar susunan satah warna dalam setiap piksel untuk mengambil kira piawaian pemformatan warna berbeza yang digunakan oleh Avalon-ST Video dan DisplayPort.

Pemancar DisplayPort IP dan Pemancar DisplayPort PHY
Pemancar DisplayPort IP dan pemancar DisplayPort PHY bersama-sama berfungsi untuk menukar strim video daripada video jam kepada strim DisplayPort yang mematuhi. IP pemancar DisplayPort mengendalikan protokol DisplayPort dan mengekod data DisplayPort yang sah, manakala pemancar DisplayPort PHY mengandungi transceiver dan mencipta output bersiri berkelajuan tinggi.

Pemproses dan Peranti Nios II
Sistem Pereka Platform mengandungi pemproses Nios II, yang menguruskan IP penerima dan pemancar DisplayPort dan tetapan masa jalan untuk saluran paip pemprosesan. Pemproses Nios II menyambung kepada peranti asas ini:

• Memori pada cip untuk menyimpan program dan datanya.
• AJTAG UART untuk memaparkan output printf perisian (melalui terminal Nios II).
• Pemasa sistem untuk menjana kelewatan tahap milisaat pada pelbagai titik dalam perisian, seperti yang diperlukan oleh spesifikasi DisplayPort bagi tempoh acara minimum.
• LED untuk memaparkan status sistem.
• Suis butang tekan untuk membenarkan penukaran antara mod penskalaan dan untuk mendayakan serta melumpuhkan paparan logo Intel.
• Suis DIP untuk membenarkan penukaran format output dan untuk mendayakan dan melumpuhkan pencetakan mesej ke terminal Nios II.

Peristiwa palam panas pada kedua-dua sumber DisplayPort dan gangguan kebakaran sink yang mencetuskan Pemproses Nios II untuk mengkonfigurasi pemancar dan saluran paip DisplayPort dengan betul. Gelung utama dalam kod perisian juga memantau nilai itu pada butang tekan dan suis DIP dan mengubah persediaan saluran paip dengan sewajarnya.

Pengawal I²C
Reka bentuk ini mengandungi dua pengawal I²C (Si5338 dan PS8460) untuk mengedit tetapan tiga daripada komponen lain pada Kit Pembangunan FPGA Intel Arria 10 10 GX. Dua penjana jam Si5338 pada Kit Pembangunan FPGA Intel Arria 10 GX bersambung ke bas I²C yang sama. Yang pertama menjana jam rujukan untuk DDR4 EMIF. Secara lalai, jam ini ditetapkan kepada 100 MHz untuk digunakan dengan 1066 MHz DDR4, tetapi reka bentuk ini menjalankan DDR4 pada 1200 MHz, yang memerlukan jam rujukan 150 MHz. Pada permulaan pemproses Nios II, melalui persisian pengawal I²C, menukar tetapan dalam peta daftar Si5338 pertama untuk meningkatkan kelajuan jam rujukan DDR4 kepada 150MHz. Penjana jam Si5338 kedua menjana vid_clk untuk antara muka video jam antara saluran paip dan IP pemancar DisplayPort. Anda mesti melaraskan kelajuan jam ini untuk setiap resolusi keluaran dan kadar bingkai berbeza yang disokong oleh reka bentuk. Anda boleh melaraskan kelajuan pada masa larian apabila pemproses Nios II memerlukan. Kad anak perempuan Bitec DisplayPort 1.4 FMC menggunakan pengulang dan retimer pembersihan jitter Parade PS8460. Pada permulaan pemproses Nios II mengedit tetapan lalai komponen ini untuk memenuhi keperluan reka bentuk.

Penerangan Perisian

Reka Bentuk Penukaran Format Video DisplayPort 8K Cthamptermasuk IP daripada Suite Pemprosesan Video dan Imej Intel dan IP antara muka DisplayPort Semua IP ini boleh memproses bingkai data tanpa sebarang campur tangan lanjut apabila persediaan dengan betul. Anda mesti melaksanakan kawalan peringkat tinggi luaran untuk menyediakan IP untuk bermula dan apabila sistem berubah, cth peristiwa palam panas penerima DisplayPort atau pemancar atau aktiviti butang tekan pengguna. Dalam reka bentuk ini, pemproses Nios II, menjalankan perisian kawalan yang dipesan lebih dahulu, menyediakan kawalan peringkat tinggi. Pada permulaan perisian:

• Tetapkan jam ref DDR4 kepada 150 MHz untuk membolehkan kelajuan DDR 1200 MHz, kemudian menetapkan semula IP antara muka memori luaran untuk menentukur semula pada jam rujukan baharu.
• Sediakan pengulang dan retimer DisplayPort PS8460.
• Memulakan antara muka penerima dan pemancar DisplayPort.
• Memulakan IP saluran paip pemprosesan.

Apabila permulaan selesai, perisian memasuki gelung sambil berterusan, menyemak dan bertindak balas kepada, beberapa peristiwa.

Perubahan kepada Mod Penskalaan
Reka bentuk menyokong tiga mod penskalaan asas; passthrough, upscale, dan downscale. Dalam mod laluan, reka bentuk tidak menskalakan video input, dalam mod kelas atas reka bentuk meningkatkan video input, dan dalam mod kecil reka bentuk menurunkan skala video input.
Empat blok dalam saluran paip pemprosesan; Clipper, downscaler, upscaler dan Mixer menentukan persembahan output akhir dalam setiap mod. Perisian mengawal tetapan setiap blok bergantung pada resolusi input semasa, resolusi output dan mod penskalaan yang anda pilih. Dalam kebanyakan kes, Clipper menghantar input melalui yang tidak diubah, dan saiz latar belakang Mixer adalah saiz yang sama dengan versi terakhir berskala video input. Walau bagaimanapun, jika resolusi video input lebih besar daripada saiz output, tidak mungkin untuk menggunakan skala atasan pada video input tanpa memotongnya terlebih dahulu. Jika resolusi input kurang daripada output perisian tidak boleh menggunakan skala bawah tanpa menggunakan lapisan latar belakang Mixer yang lebih besar daripada lapisan video input, yang menambah bar hitam di sekeliling video output.

Jadual 4. Memproses Saluran Paip Blok
Jadual ini menyenaraikan tindakan empat blok saluran paip pemprosesan dalam setiap sembilan kombinasi mod penskalaan, resolusi input dan resolusi output.

Mod	masuk > keluar	masuk = keluar	dalam < keluar
Laluan	Klip ke saiz output Tiada skala bawah	Tiada klip Tiada skala kecil	Tiada klip Tiada skala kecil
bersambung…

Mod	masuk > keluar	masuk = keluar	dalam < keluar
	Tiada kelas atasan Tiada sempadan hitam	Tiada kelas atasan Tiada sempadan hitam	Tiada kelas atasan Pad sempadan hitam kepada saiz output
Kelas atasan	Klip kepada saiz keluaran 2/3 Tiada skala bawah Saiz atasan kepada keluaran Tiada sempadan hitam	Klip kepada saiz keluaran 2/3 Tiada skala bawah Saiz atasan kepada keluaran Tiada sempadan hitam	Tiada klip Tiada skala kecil Saiz atasan kepada keluaran Tiada sempadan hitam
Skala bawah	Tiada klip Skala bawah kepada saiz keluaran Tiada skala atas Tiada sempadan hitam	Tiada klip Skala bawah kepada saiz keluaran Tiada skala atas Tiada sempadan hitam	Tiada klip Kecilkan kepada saiz input 2/3 Tiada skala atas Pad sempadan hitam kepada saiz output

Tukar antara mod dengan menekan butang tekan pengguna 1. Perisian memantau nilai pada butang tekan pada setiap larian melalui gelung (ia melakukan debounce perisian) dan mengkonfigurasi IP dalam saluran paip pemprosesan dengan sewajarnya.

Perubahan pada Input DisplayPort
Pada setiap larian melalui gelung perisian meninjau status Input Video Jam, mencari perubahan dalam kestabilan aliran video input. Perisian menganggap video itu stabil jika:

• Input Video Jam melaporkan bahawa video jam berjaya dikunci.
• Resolusi input dan ruang warna tidak mempunyai perubahan sejak larian sebelumnya melalui gelung.

Jika input stabil tetapi ia telah kehilangan kunci atau sifat strim video telah berubah, perisian akan menghentikan Input Video Jam menghantar video melalui saluran paip. Ia juga menetapkan Pengadun untuk berhenti memaparkan lapisan video input. Output kekal aktif (menunjukkan skrin hitam dan logo Intel) semasa sebarang peristiwa palam panas penerima atau perubahan resolusi.
Jika input tidak stabil tetapi kini stabil, perisian mengkonfigurasi saluran paip untuk memaparkan resolusi input baharu dan ruang warna, ia memulakan semula output daripada CVI, dan ia menetapkan Pengadun untuk memaparkan lapisan video input sekali lagi. Mendayakan semula lapisan pengadun tidak serta-merta kerana Penampan Bingkai mungkin masih mengulang bingkai lama daripada input sebelumnya dan reka bentuk mesti mengosongkan bingkai ini. Kemudian anda boleh mendayakan semula paparan untuk mengelakkan gangguan. Penampan bingkai menyimpan kiraan bilangan bingkai yang dibaca daripada DDR4, yang boleh dibaca oleh pemproses Nios II. Perisian sampkurangkan kiraan ini apabila input menjadi stabil dan mendayakan semula lapisan Pengadun apabila kiraan telah meningkat sebanyak empat bingkai, yang memastikan reka bentuk mengeluarkan sebarang bingkai lama daripada penimbal.

Acara Palam Panas pemancar DisplayPort
Peristiwa palam panas pada pemancar DisplayPort mencetuskan gangguan dalam perisian yang menetapkan bendera untuk memaklumkan gelung perisian utama tentang perubahan dalam output. Apabila reka bentuk mengesan palam panas pemancar, perisian membaca EDID untuk paparan baharu untuk menentukan resolusi dan ruang warna yang menyokongnya. Jika anda menetapkan suis DIP kepada mod yang paparan baharu tidak dapat menyokong, perisian akan kembali kepada mod paparan yang kurang menuntut. Ia kemudian mengkonfigurasi saluran paip, IP pemancar DisplayPort dan bahagian Si5338 yang menjana vid_clk pemancar untuk mod keluaran baharu. Apabila input melihat perubahan, lapisan Mixer untuk video input tidak dipaparkan kerana perisian mengedit tetapan untuk saluran paip. Perisian tidak mendayakan semula
paparan sehingga selepas empat bingkai apabila tetapan baharu melalui bingkai
penampan.

Perubahan kepada Tetapan Suis DIP Pengguna
Kedudukan suis DIP pengguna 2 hingga 6 mengawal format output (resolusi, kadar bingkai, ruang warna dan bit setiap warna) yang didorong melalui pemancar DisplayPort. Apabila perisian mengesan perubahan pada suis DIP ini, ia berjalan melalui urutan yang hampir sama dengan palam panas pemancar. Anda tidak perlu menanyakan EDID pemancar kerana ia tidak berubah.

Sejarah Semakan untuk AN 889: Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample

Jadual 5. Sejarah Semakan untuk AN 889: Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample

Versi Dokumen	Perubahan
2019.05.30	Keluaran awal.

Perbadanan Intel. Hak cipta terpelihara. Intel, logo Intel dan tanda Intel lain ialah tanda dagangan Intel Corporation atau anak syarikatnya. Intel menjamin prestasi produk FPGA dan semikonduktornya mengikut spesifikasi semasa menurut waranti standard Intel, tetapi berhak untuk membuat perubahan pada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis. Intel tidak memikul tanggungjawab atau liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana maklumat, produk atau perkhidmatan yang diterangkan di sini kecuali seperti yang dipersetujui secara bertulis oleh Intel. Pelanggan Intel dinasihatkan untuk mendapatkan versi terkini spesifikasi peranti sebelum bergantung pada sebarang maklumat yang diterbitkan dan sebelum membuat pesanan untuk produk atau perkhidmatan.
*Nama dan jenama lain boleh dituntut sebagai hak milik orang lain.

Dokumen / Sumber

Reka Bentuk Penukaran Format Video DisplayPort AN 889 8K Cthample [pdf] Panduan Pengguna Reka Bentuk Penukaran Format Video DisplayPort 889 8K Cthample, AN 889, Reka Bentuk Penukaran Format Video DisplayPort 8K Cthample, Reka Bentuk Penukaran Format Cthample, Reka Bentuk Penukaran Cthample

Rujukan

• Manual Pengguna