Intel AN 889 8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कन्वर्जन डिज़ाइन Example
8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कनवर्ज़न डिज़ाइन के बारे में उदाample
8K डिस्प्लेपोर्ट वीडियो प्रारूप रूपांतरण डिजाइन उदाample वीडियो प्रोसेसिंग पाइपलाइन के साथ Intel DisplayPort 1.4 वीडियो कनेक्टिविटी IP को एकीकृत करता है। डिजाइन उच्च गुणवत्ता वाले स्केलिंग, रंग स्थान रूपांतरण, और वीडियो स्ट्रीम के लिए फ्रेम दर रूपांतरण 8K तक 30 फ्रेम प्रति सेकंड या 4K 60 फ्रेम प्रति सेकंड पर वितरित करता है।
डिजाइन अत्यधिक सॉफ्टवेयर और हार्डवेयर विन्यास योग्य है, जो तेजी से सिस्टम कॉन्फ़िगरेशन और रीडिज़ाइन को सक्षम करता है। डिजाइन Intel® Arria® 10 उपकरणों को लक्षित करता है और Intel Quartus® Prime v8 में वीडियो और इमेज प्रोसेसिंग सूट से नवीनतम 19.2K तैयार Intel FPGA IP का उपयोग करता है।
डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी के बारे में
DisplayPort इंटरफेस के साथ Intel Arria 10 FPGA डिज़ाइन बनाने के लिए, DisplayPort Intel FPGA IP को इंस्टेंट करें। हालांकि, यह डिस्प्लेपोर्ट आईपी केवल डिस्प्लेपोर्ट के लिए प्रोटोकॉल एन्कोड या डीकोड लागू करता है। इसमें इंटरफ़ेस के हाई-स्पीड सीरियल घटक को लागू करने के लिए आवश्यक ट्रांससीवर्स, पीएलएल या ट्रांसीवर रीकॉन्फ़िगरेशन कार्यक्षमता शामिल नहीं है। इंटेल अलग ट्रांसीवर, पीएलएल, और पुनर्संरचना आईपी घटक प्रदान करता है। पूरी तरह से संगत डिस्प्लेपोर्ट रिसीवर या ट्रांसमीटर इंटरफ़ेस बनाने के लिए इन घटकों को चुनना, पैरामीटर करना और कनेक्ट करना विशेषज्ञ ज्ञान की आवश्यकता है।
इंटेल यह डिज़ाइन उन लोगों के लिए प्रदान करता है जो ट्रांसीवर विशेषज्ञ नहीं हैं। डिस्प्लेपोर्ट आईपी के लिए पैरामीटर संपादक जीयूआई आपको डिज़ाइन बनाने की अनुमति देता है।
आप या तो प्लेटफ़ॉर्म डिज़ाइनर या IP कैटलॉग में DisplayPort IP (जो केवल रिसीवर, केवल ट्रांसमीटर या संयुक्त रिसीवर और ट्रांसमीटर हो सकता है) का एक उदाहरण बनाते हैं। जब आप DisplayPort IP इंस्टेंस को पैरामीटराइज़ करते हैं, तो आप एक पूर्व जनरेट करना चुन सकते हैंampउस विशेष विन्यास के लिए ले डिजाइन। संयुक्त रिसीवर और ट्रांसमीटर डिज़ाइन एक साधारण पासथ्रू है, जहां रिसीवर से आउटपुट सीधे ट्रांसमीटर में फीड होता है। एक निश्चित पासथ्रू डिज़ाइन एक पूरी तरह कार्यात्मक रिसीवर PHY, ट्रांसमीटर PHY, और पुनर्संरचना ब्लॉक बनाता है जो सभी ट्रांसीवर और PLL तर्क को लागू करता है। आप या तो डिज़ाइन के संबंधित अनुभागों को सीधे कॉपी कर सकते हैं, या डिज़ाइन को संदर्भ के रूप में उपयोग कर सकते हैं। डिज़ाइन एक DisplayPort Intel Arria 10 FPGA IP डिज़ाइन Ex उत्पन्न करता हैampले और फिर कई जोड़ता है fileइंटेल क्वार्टस प्राइम प्रोजेक्ट द्वारा उपयोग की जाने वाली संकलन सूची में सीधे उत्पन्न होती है। इसमे शामिल है:
- Fileट्रांससीवर्स, पीएलएल और रीकॉन्फिग ब्लॉक के लिए पैरामीटरयुक्त आईपी इंस्टेंस बनाने के लिए।
- वेरिलॉग एचडीएल fileइन IP को उच्च स्तरीय रिसीवर PHY, ट्रांसमीटर PHY, और ट्रांसीवर रीकॉन्फ़िगरेशन आर्बिटर ब्लॉक में जोड़ने के लिए
- Synopsys डिजाइन बाधा (SDC) fileप्रासंगिक समय की कमी को निर्धारित करने के लिए।
8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कन्वर्जन डिजाइन की विशेषताएं उदाample
- इनपुट:
- डिस्प्लेपोर्ट 1.4 कनेक्टिविटी 720 एफपीएस तक किसी भी फ्रेम दर पर 480×3840 से 2160×60 तक रिज़ॉल्यूशन का समर्थन करती है, और 7680 एफपीएस पर 4320×30 तक रिज़ॉल्यूशन का समर्थन करती है।
- हॉट-प्लग समर्थन।
- दोनों आरजीबी और वाईसीबीसीआर (4:4:4, 4:2:2 और 4:2:0) रंग प्रारूपों के लिए समर्थन
इनपुट. - सॉफ्टवेयर स्वचालित रूप से इनपुट प्रारूप का पता लगाता है और प्रसंस्करण पाइपलाइन को उचित रूप से सेट करता है।
- आउटपुट:
- डिस्प्लेपोर्ट 1.4 कनेक्टिविटी चयन योग्य (डीआईपी स्विच के माध्यम से) 1080p, 1080i या 2160p रिज़ॉल्यूशन के लिए 60 एफपीएस पर, या 2160p 30 एफपीएस पर।
- हॉट-प्लग समर्थन।
- आवश्यक आउटपुट रंग प्रारूप को RGB, YCbCr 4:4:4, YCbCr 4:2:2, या YCbCr 4:2:0 पर सेट करने के लिए DIP स्विच करता है।
- सॉफ्टवेयर कॉन्फ़िगर करने योग्य स्केलिंग और फ्रेम दर रूपांतरण के साथ सिंगल 10-बिट 8K आरजीबी प्रोसेसिंग पाइपलाइन:
- 12-टैप लैंक्ज़ोस डाउन-स्केलर।
- 16-चरण, 4-टैप लैंक्ज़ोस अप-स्केलर।
- ट्रिपल बफ़रिंग वीडियो फ़्रेम बफ़र फ़्रेम दर रूपांतरण प्रदान करता है।
- अल्फा-ब्लेंडिंग वाला मिक्सर ओएसडी आइकन ओवरले की अनुमति देता है।
8K डिस्प्लेपोर्ट वीडियो प्रारूप रूपांतरण डिज़ाइन के साथ प्रारंभ करना उदाample
हार्डवेयर और सॉफ्टवेयर आवश्यकताएँ
8K डिस्प्लेपोर्ट वीडियो प्रारूप रूपांतरण डिजाइन उदाampइसके लिए विशिष्ट हार्डवेयर और सॉफ्टवेयर की आवश्यकता होती है।
हार्डवेयर:
- DDR10 हिलो डॉटर कार्ड सहित Intel Arria 4 GX FPGA डेवलपमेंट किट
- बीटेक डिस्प्लेपोर्ट 1.4 एफएमसी डॉटर कार्ड (संशोधन 11)
- डिस्प्लेपोर्ट 1.4 स्रोत जो 3840x2160p60 या 7680x4320p30 तक वीडियो बनाता है
- डिस्प्लेपोर्ट 1.4 सिंक जो 3840x2160p60 वीडियो तक प्रदर्शित करता है
- वीईएसए प्रमाणित डिस्प्लेपोर्ट 1.4 केबल।
सॉफ़्टवेयर:
- विंडोज़ या लिनक्स ओएस
- इंटेल क्वार्टस प्राइम डिज़ाइन सुइट v19.2, जिसमें शामिल हैं:
- इंटेल क्वार्टस प्राइम प्रो संस्करण
- प्लेटफार्म डिजाइनर
- Nios® II ईडीएस
- Intel FPGA IP लाइब्रेरी (वीडियो और इमेज प्रोसेसिंग सूट सहित)
डिजाइन केवल इंटेल क्वार्टस प्राइम के इस संस्करण के साथ काम करता है।
इंटेल 8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कन्वर्जन डिज़ाइन को डाउनलोड और इंस्टॉल करनाample
डिजाइन इंटेल डिजाइन स्टोर पर उपलब्ध है।
- संग्रहीत परियोजना को डाउनलोड करें file udx10_dp.par.
- आर्काइव से इंटेल क्वार्टस प्राइम प्रोजेक्ट निकालें:
- a. इंटेल क्वार्टस प्राइम प्रो संस्करण खोलें।
- b. क्लिक File ➤ ओपन प्रोजेक्ट।
ओपन प्रोजेक्ट विंडो खुलती है। - c. Udx10_dp.par पर नेविगेट करें और चुनें file.
- d. खोलें पर क्लिक करें.
- e. ओपन डिज़ाइन टेम्प्लेट विंडो में, गंतव्य फ़ोल्डर को निकाले गए प्रोजेक्ट के लिए वांछित स्थान पर सेट करें। डिजाइन टेम्पलेट के लिए प्रविष्टियां file और प्रोजेक्ट का नाम सही होना चाहिए और आपको उन्हें बदलने की आवश्यकता नहीं है।
- f. ओके पर क्लिक करें।
डिज़ाइन Fileइंटेल 8K डिस्प्लेपोर्ट वीडियो प्रारूप रूपांतरण डिजाइन पूर्व के लिएample
तालिका 1. डिजाइन Files
| File या फ़ोल्डर का नाम | विवरण |
| ip | IP उदाहरण शामिल है fileडिज़ाइन में सभी Intel FPGA IP उदाहरणों के लिए:
• एक डिस्प्लेपोर्ट आईपी (ट्रांसमीटर और रिसीवर) • एक PLL जो डिज़ाइन के शीर्ष स्तर पर घड़ियाँ उत्पन्न करता है • सभी आईपी जो प्रोसेसिंग पाइपलाइन के लिए प्लेटफार्म डिजाइनर सिस्टम बनाते हैं। |
| Master_image | इसमें pre_compiled.sof शामिल है, जो कि एक पूर्व-संकलित बोर्ड प्रोग्रामिंग है file डिज़ाइन के लिए. |
| नॉन_एसीडीएस_आईपी | इस डिज़ाइन में अतिरिक्त IP के लिए स्रोत कोड शामिल है जिसमें Intel Quartus Prime शामिल नहीं है। |
| एसडीसी | एक एसडीसी शामिल है file जो इस डिज़ाइन के लिए आवश्यक अतिरिक्त समय बाधाओं का वर्णन करता है। एसडीसी fileआईपी इंस्टेंसेस के साथ स्वचालित रूप से शामिल इन बाधाओं को संभाल नहीं पाते हैं। |
| सॉफ़्टवेयर | डिज़ाइन की उच्च-स्तरीय कार्यक्षमता को नियंत्रित करने के लिए एम्बेडेड Nios II प्रोसेसर पर चलने वाले सॉफ़्टवेयर के लिए स्रोत कोड, लाइब्रेरी और बिल्ड स्क्रिप्ट शामिल हैं। |
| udx10_dp | एक फ़ोल्डर जिसमें इंटेल क्वार्टस प्राइम आउटपुट उत्पन्न करता है fileप्लेटफ़ॉर्म डिज़ाइनर सिस्टम के लिए s। Udx10_dp.sopcinfo आउटपुट file आपको मेमोरी आरंभीकरण उत्पन्न करने की अनुमति देता है file Nios II प्रोसेसर सॉफ्टवेयर मेमोरी के लिए। आपको पहले पूर्ण प्लेटफ़ॉर्म डिज़ाइनर सिस्टम जनरेट करने की आवश्यकता नहीं है। |
| नॉन_एसीडीएस_आईपी.आईपीएक्स | यह आईपीएक्स file प्लेटफ़ॉर्म डिज़ाइनर को non_acds_ip फ़ोल्डर में सभी IP घोषित करता है ताकि यह IP लाइब्रेरी में दिखाई दे। |
| README.txt | डिज़ाइन बनाने और चलाने के लिए संक्षिप्त निर्देश। |
| शीर्ष क्यूपीएफ | इंटेल क्वार्टस प्राइम प्रोजेक्ट file डिज़ाइन के लिए. |
| शीर्ष क्यूएसएफ | इंटेल क्वार्टस प्राइम प्रोजेक्ट सेटिंग्स file डिजाइन के लिए। इस file सभी को सूचीबद्ध करता है fileपिन असाइनमेंट और कई अन्य प्रोजेक्ट सेटिंग्स के साथ डिजाइन बनाने के लिए आवश्यक है। |
| शीर्ष.v | शीर्ष-स्तरीय वेरिलॉग एचडीएल file डिज़ाइन के लिए. |
| udx10_dp.qsys | प्लेटफ़ॉर्म डिज़ाइनर सिस्टम जिसमें वीडियो प्रोसेसिंग पाइपलाइन, Nios II प्रोसेसर और इसके बाह्य उपकरण शामिल हैं। |
8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कनवर्ज़न डिज़ाइन का संकलन उदाample
इंटेल एक पूर्वसंकलित बोर्ड प्रोग्रामिंग प्रदान करता है file मास्टर_इमेज डायरेक्टरी (pre_compiled.sof) में डिज़ाइन के लिए आपको पूर्ण संकलन चलाए बिना डिज़ाइन चलाने की अनुमति देता है।
चरण:
- Intel Quartus Prime सॉफ़्टवेयर में, top.qpf प्रोजेक्ट खोलें file. डाउनलोड किया गया संग्रह इसे बनाता है file जब आप प्रोजेक्ट को अनज़िप करते हैं।
- क्लिक File ➤ ip/dp_rx_tx/dp_rx_tx.ip खोलें और चुनें। डिस्प्लेपोर्ट आईपी के लिए पैरामीटर संपादक जीयूआई खुलता है, डिजाइन में डिस्प्लेपोर्ट उदाहरण के लिए पैरामीटर दिखाता है।
- जनरेट एक्स पर क्लिक करेंampले डिजाइन (उत्पन्न नहीं)।
- जब पीढ़ी पूरी हो जाए, तो पैरामीटर संपादक को बंद कर दें।
- In File एक्सप्लोरर, सॉफ़्टवेयर निर्देशिका में नेविगेट करें और vip_control_src निर्देशिका उत्पन्न करने के लिए vip_control_src.zip संग्रह को अनज़िप करें।
- BASH टर्मिनल में, सॉफ़्टवेयर/स्क्रिप्ट पर नेविगेट करें और शेल स्क्रिप्ट को चलाएं build_sw.sh.
डिजाइन के लिए स्क्रिप्ट Nios II सॉफ्टवेयर बनाती है। यह दोनों एक .elf बनाता है file जिसे आप रन टाइम और एक .hex पर बोर्ड पर डाउनलोड कर सकते हैं file बोर्ड प्रोग्रामिंग .sof में संकलित करने के लिए file. - इंटेल क्वार्टस प्राइम सॉफ्टवेयर में, प्रोसेसिंग ➤ स्टार्ट कंपाइलेशन पर क्लिक करें।
- Intel Quartus Prime udx10_dp.qsys प्लेटफ़ॉर्म डिज़ाइनर सिस्टम बनाता है।
- Intel Quartus Prime ने प्रोजेक्ट को top.qpf पर सेट किया है।
संकलन आउटपुट_ में टॉप.एसओएफ बनाता हैfiles निर्देशिका जब यह पूर्ण हो जाती है।
Viewप्लेटफ़ॉर्म डिज़ाइनर सिस्टम को बनाना और पुन: उत्पन्न करना
- टूल्स ➤ प्लेटफॉर्म डिजाइनर पर क्लिक करें।
- प्लेटफ़ॉर्म डिज़ाइनर सिस्टम विकल्प के लिए सिस्टम नाम.qsys चुनें।
- खोलें पर क्लिक करें.
प्लेटफ़ॉर्म डिज़ाइनर सिस्टम खोलता है। - Review प्रणाली.
- सिस्टम को पुन: उत्पन्न करें:
- a. एचडीएल उत्पन्न करें पर क्लिक करें…।
- b. जनरेशन विंडो में, चयनित जनरेशन लक्ष्यों के लिए क्लियर आउटपुट डाइरेक्टरी चालू करें।
- c. जनरेट पर क्लिक करें
8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कनवर्ज़न डिज़ाइन का संकलन उदाampनिओस II सॉफ्टवेयर बिल्ड टूल्स फॉर एक्लिप्स के साथ ली
आपने वर्कस्पेस बनाने के लिए डिज़ाइन के लिए एक इंटरैक्टिव Nios II एक्लिप्स वर्कस्पेस सेट किया है जो बिल्ड स्क्रिप्ट का उपयोग करने वाले समान फ़ोल्डर्स का उपयोग करता है। यदि आप पहले बिल्ड स्क्रिप्ट चलाते हैं, तो आपको ग्रहण कार्यक्षेत्र बनाने से पहले सॉफ़्टवेयर/vip_control और सॉफ़्टवेयर/vip_control_bsp फ़ोल्डरों को हटा देना चाहिए। यदि आप किसी भी बिंदु पर बिल्ड स्क्रिप्ट को फिर से चलाते हैं तो यह एक्लिप्स कार्यक्षेत्र को अधिलेखित कर देता है।
चरण:
- सॉफ़्टवेयर निर्देशिका पर नेविगेट करें और vip_control_src निर्देशिका उत्पन्न करने के लिए vip_control_src.zip संग्रह को अनज़िप करें।
- स्थापित प्रोजेक्ट निर्देशिका में, एक नया फ़ोल्डर बनाएँ और इसे कार्यस्थान नाम दें।
- इंटेल क्वार्टस प्राइम सॉफ्टवेयर में, टूल्स ➤ निओस II सॉफ्टवेयर बिल्ड टूल्स फॉर एक्लिप्स पर क्लिक करें।
- a. वर्कस्पेस लॉन्चर विंडो में, आपके द्वारा बनाए गए वर्कस्पेस फ़ोल्डर का चयन करें।
- b. ओके पर क्लिक करें।
- Nios II - ग्रहण विंडो में, क्लिक करें File ➤ नया ➤ Nios II एप्लीकेशन और टेम्पलेट से बसपा।
टेम्पलेट डायलॉग बॉक्स से Nios II एप्लिकेशन और बीएसपी दिखाई देता है।- a. SOPC सूचना में File बॉक्स में, udx10_dp/ udx10_dp.sopcinfo चुनें file. ग्रहण के लिए Nios II SBT CPU नाम को .sopcinfo से प्रोसेसर नाम के साथ भरता है file.
- b. प्रोजेक्ट नाम बॉक्स में vip_control टाइप करें।
- c. टेम्प्लेट सूची से ब्लैंक प्रोजेक्ट चुनें।
- d. अगला पर क्लिक करें।
- e. प्रोजेक्ट नाम vip_control_bsp के साथ एप्लिकेशन प्रोजेक्ट टेम्पलेट के आधार पर एक नया BSP प्रोजेक्ट बनाएं चुनें।
- f. डिफ़ॉल्ट स्थान का उपयोग चालू करें।
- g. .sopcinfo के आधार पर एप्लिकेशन और BSP बनाने के लिए समाप्त क्लिक करें file.
बीएसपी उत्पन्न होने के बाद, प्रोजेक्ट एक्सप्लोरर टैब में vip_control और vip_control_bsp प्रोजेक्ट दिखाई देते हैं।
- Windows Explorer में, सॉफ़्टवेयर/vip_control_src निर्देशिका की सामग्री को नए बनाए गए सॉफ़्टवेयर/vip_control निर्देशिका में कॉपी करें।
- Nios II - ग्रहण विंडो के प्रोजेक्ट एक्सप्लोरर टैब में, vip_control_bsp फ़ोल्डर पर राइट क्लिक करें और Nios II > BSP Editorior चुनें।
- a. sys_clk_timer के लिए ड्रॉप-डाउन मेनू से कोई नहीं चुनें।
- b. समय के लिए ड्रॉप-डाउन मेनू से cpu_timer चुनेंamp_टाइमर.
- c. Enable_small_c_library चालू करें।
- d. जनरेट पर क्लिक करें।
- e. जनरेशन पूर्ण होने पर, बाहर निकलें पर क्लिक करें।
- प्रोजेक्ट एक्सप्लोरर टैब में, vip_control निर्देशिका पर राइट-क्लिक करें और गुण क्लिक करें।
- a. vip_control विंडो के गुणों में, Nios II एप्लिकेशन गुणों का विस्तार करें और Nios II एप्लिकेशन पथ पर क्लिक करें।
- b. लाइब्रेरी प्रोजेक्ट के आगे जोड़ें... क्लिक करें.
- c. लाइब्रेरी प्रोजेक्ट्स विंडो में, udx10.dp\spftware \vip_control_src निर्देशिका में नेविगेट करें और bkc_dprx.syslib निर्देशिका का चयन करें।
- d. ओके पर क्लिक करें। एक संदेश प्रकट होता है एक सापेक्ष पथ में कनवर्ट करें। हाँ क्लिक करें।
- e. Bkc_dptx.syslib और bkc_dptxll_syslib निर्देशिकाओं के लिए पृष्ठ 7 और पृष्ठ 8 पर 7.c पर चरण 8.b दोहराएँ
- f. ओके पर क्लिक करें।
- प्रोजेक्ट चुनें ➤ बिल्ड ऑल को जनरेट करने के लिए file vip_control.elf सॉफ़्टवेयर/vip_control निर्देशिका में।
- मेम_इनिट बनाएं file इंटेल क्वार्टस प्राइम संकलन के लिए:
- a. प्रोजेक्ट एक्सप्लोरर विंडो में vip_control पर राइट क्लिक करें।
- b. लक्ष्य बनाएं ➤ निर्माण करें चुनें...
- सी। मेम_इनिट_जेनरेट चुनें।
डी। बिल्ड पर क्लिक करें।
इंटेल क्वार्टस प्राइम सॉफ्टवेयर उत्पन्न करता है
udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file सॉफ्टवेयर/vip_control/mem_init निर्देशिका में।
- कनेक्टेड बोर्ड पर चल रहे डिज़ाइन के साथ, vip_control.elf प्रोग्रामिंग चलाएं file ग्रहण निर्माण द्वारा बनाया गया।
- a. Nios II-Eclipse विंडो के प्रोजेक्ट एक्सप्लोरर टैब में vip_control फ़ोल्डर पर राइट क्लिक करें।
- b. ➤ Nios II हार्डवेयर के रूप में रन का चयन करना। यदि आपके पास Nios II टर्मिनल विंडो खुली है, तो नया सॉफ़्टवेयर डाउनलोड करने से पहले उसे बंद कर दें।
Intel Arria 10 GX FPGA विकास किट की स्थापना
वर्णन करता है कि 8K डिस्प्लेपोर्ट वीडियो प्रारूप रूपांतरण डिज़ाइन पूर्व को चलाने के लिए किट कैसे सेट अप करेंampले.
चित्र 1. HiLo डॉटर कार्ड के साथ Intel Arria 10 GX डेवलपमेंट किट
यह चित्र DDR4 हिलो कार्ड की स्थिति दिखाने के लिए हटाए गए नीले हीट सिंक वाले बोर्ड को दिखाता है। इंटेल अनुशंसा करता है कि आप स्थिति में हीट सिंक के बिना डिज़ाइन न चलाएँ।
चरण:
- बिटेक डिस्प्लेपोर्ट 1.4 एफएमसी कार्ड को एफएमसी पोर्ट ए का इस्तेमाल करते हुए डेवलपमेंट बोर्ड में फिट करें।
- सुनिश्चित करें कि पावर स्विच (SW1) बंद है, फिर पावर कनेक्टर कनेक्ट करें।
- USB केबल को अपने कंप्यूटर से और डेवलपमेंट बोर्ड पर मौजूद MicroUSB कनेक्टर (J3) से कनेक्ट करें।
- Bitec DisplayPort 1.4 FMC कार्ड के DisplayPort स्रोत और रिसीवर पोर्ट के बीच एक DisplayPort 1.4 केबल संलग्न करें और सुनिश्चित करें कि स्रोत सक्रिय है।
- डिस्प्लेपोर्ट डिस्प्ले और बिटेक डिस्प्लेपोर्ट 1.4 एफएमसी कार्ड के ट्रांसमीटर पोर्ट के बीच डिस्प्लेपोर्ट 1.4 केबल संलग्न करें और सुनिश्चित करें कि डिस्प्ले सक्रिय है।
- SW1 का उपयोग करके बोर्ड चालू करें।
बोर्ड स्थिति एलईडी, पुश बटन और डीआईपी स्विच
Intel Arria 10 GX FPGA Development Kit में आठ स्टेटस एलईडी (हरे और लाल दोनों उत्सर्जकों के साथ), तीन उपयोगकर्ता पुश बटन और आठ उपयोगकर्ता DIP स्विच हैं। 8K डिस्प्लेपोर्ट वीडियो प्रारूप रूपांतरण डिजाइन उदाample डिस्प्लेपोर्ट रिसीवर लिंक की स्थिति को इंगित करने के लिए एलईडी को रोशन करता है। पुश बटन और डीआईपी स्विच आपको डिज़ाइन सेटिंग बदलने की अनुमति देते हैं।
स्थिति एलईडी
तालिका 2. स्थिति एल ई डी
| नेतृत्व किया | विवरण |
| लाल एल ई डी | |
| 0 | DDR4 EMIF अंशांकन प्रगति पर है। |
| 1 | DDR4 EMIF अंशांकन विफल रहा। |
| 7:2 | अप्रयुक्त। |
| हरे एल.ई.डी. | |
| 0 | डिस्प्लेपोर्ट रिसीवर लिंक प्रशिक्षण सफलतापूर्वक पूरा होने पर प्रकाशित होता है, और डिजाइन स्थिर वीडियो प्राप्त करता है। |
| 5:1 | डिस्प्लेपोर्ट रिसीवर लेन की संख्या: 00001 = 1 लेन
00010 = 2 लेन 00100 = 4 लेन |
| 7:6 | डिस्प्लेपोर्ट रिसीवर लेन गति: 00 = 1.62 जीबीपीएस
01 = 2.7 जीबीपीएस 10 = 5.4 जीबीपीएस 11 = 8.1 जीबीपीएस |
तालिका उस स्थिति को सूचीबद्ध करती है जो प्रत्येक एलईडी इंगित करती है। प्रत्येक एलईडी स्थिति में लाल और हरे दोनों संकेतक होते हैं जो स्वतंत्र रूप से प्रकाशित हो सकते हैं। किसी भी एलईडी के चमकने वाले नारंगी का मतलब है कि लाल और हरे दोनों संकेतक चालू हैं।
उपयोगकर्ता पुश बटन
उपयोगकर्ता पुश बटन 0 आउटपुट डिस्प्ले के ऊपरी दाएं कोने में Intel लोगो के डिस्प्ले को नियंत्रित करता है। स्टार्टअप पर, डिजाइन लोगो के प्रदर्शन को सक्षम बनाता है। पुश बटन 0 दबाने से लोगो डिस्प्ले के लिए सक्षम हो जाता है। उपयोगकर्ता पुश बटन 1 डिज़ाइन के स्केलिंग मोड को नियंत्रित करता है। जब कोई स्रोत या सिंक हॉट-प्लग किया जाता है तो डिज़ाइन या तो डिफ़ॉल्ट होता है:
- पासथ्रू मोड, यदि इनपुट रिज़ॉल्यूशन आउटपुट रिज़ॉल्यूशन से कम या उसके बराबर है
- डाउनस्केल मोड, यदि इनपुट रिज़ॉल्यूशन आउटपुट रिज़ॉल्यूशन से अधिक है
हर बार जब आप उपयोगकर्ता पुश बटन 1 दबाते हैं तो डिज़ाइन अगले स्केलिंग मोड (पासथ्रू> अपस्केल, अपस्केल> डाउनस्केल, डाउनस्केल> पासथ्रू) में बदल जाता है। उपयोगकर्ता पुश बटन 2 अप्रयुक्त है।
उपयोगकर्ता डीआईपी स्विच
DIP स्विच वैकल्पिक Nios II टर्मिनल प्रिंटिंग और डिस्प्लेपोर्ट ट्रांसमीटर के माध्यम से संचालित आउटपुट वीडियो प्रारूप के लिए सेटिंग्स को नियंत्रित करता है।
तालिका 3. डीआईपी स्विच
तालिका प्रत्येक डीआईपी स्विच के कार्य को सूचीबद्ध करती है। डीआईपी स्विच, संख्या 1 से 8 (0 से 7 नहीं), स्विच घटक पर मुद्रित संख्याओं से मेल खाते हैं। प्रत्येक स्विच को ऑन पर सेट करने के लिए, सफ़ेद स्विच को LCD की ओर और बोर्ड पर लगे LED से दूर ले जाएँ।
| बदलना | समारोह |
| 1 | चालू पर सेट होने पर Nios II टर्मिनल प्रिंटिंग को सक्षम करता है। |
| 2 | प्रति रंग आउटपुट बिट्स सेट करें:
ऑफ = 8 बिट चालू = 10 बिट |
| 4:3 | आउटपुट कलर स्पेस सेट करें और एसampलिंग: SW4 बंद, SW3 बंद = RGB 4:4:4 SW4 बंद, SW3 चालू = YCbCr 4:4:4 SW4 चालू, SW3 बंद = YCbCr 4:2:2 SW4 चालू, SW3 चालू = YCbCr 4:2:0 |
| 6:5 | आउटपुट रिज़ॉल्यूशन और फ़्रेम दर सेट करें: SW4 OFF, SW3 OFF = 4K60
SW4 ऑफ, SW3 ऑन = 4K30 SW4 ऑन, SW3 ऑफ = 1080p60 SW4 ऑन, SW3 ऑन = 1080i60 |
| 8:7 | अप्रयुक्त |
8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कनवर्ज़न डिज़ाइन चलाना उदाample
आपको संकलित .sof डाउनलोड करना होगा file डिज़ाइन को चलाने के लिए Intel Arria 10 GX FPGA Development Kit को डिज़ाइन के लिए।
चरण:
- इंटेल क्वार्टस प्राइम सॉफ्टवेयर में टूल्स ➤ प्रोग्रामर पर क्लिक करें।
- प्रोग्रामर विंडो में, J को स्कैन करने के लिए ऑटो डिटेक्ट पर क्लिक करेंTAG चेन और जुड़े उपकरणों की खोज करें।
यदि एक पॉप-अप विंडो प्रकट होती है जो आपसे प्रोग्रामर की डिवाइस सूची को अपडेट करने के लिए कहती है, तो हाँ पर क्लिक करें। - डिवाइस सूची में, 10AX115S2F45 लेबल वाली पंक्ति का चयन करें।
- बदलें पर क्लिक करें File…
- प्रोग्रामिंग के पूर्वसंकलित संस्करण का उपयोग करने के लिए file जिसे इंटेल डिज़ाइन डाउनलोड के भाग के रूप में शामिल करता है, Master_image/pre_compiled.sof चुनें।
- अपने प्रोग्रामिंग का उपयोग करने के लिए file स्थानीय संकलन द्वारा निर्मित, आउटपुट_ चुनेंfileएस/टॉप.सोफ।
- डिवाइस सूची की 10AX115S2F45 पंक्ति में प्रोग्राम/कॉन्फ़िगर चालू करें।
- प्रारंभ पर क्लिक करें.
जब प्रोग्रामर पूरा हो जाता है, तो डिज़ाइन स्वचालित रूप से चलता है। - डिज़ाइन से आउटपुट पाठ संदेश प्राप्त करने के लिए एक Nios II टर्मिनल खोलें, अन्यथा कई स्विच परिवर्तनों के बाद डिज़ाइन लॉक हो जाता है (केवल यदि आप उपयोगकर्ता DIP स्विच 1 को चालू पर सेट करते हैं)।
- a. एक टर्मिनल विंडो खोलें और nios2-टर्मिनल टाइप करें
- b. एंट्रर दबाये।
इनपुट पर जुड़ा हुआ है। बिना किसी स्रोत के, आउटपुट स्क्रीन के ऊपरी दाएं कोने में Intel लोगो के साथ एक काली स्क्रीन है।
8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कन्वर्जन डिज़ाइन का कार्यात्मक विवरण उदाample
प्लेटफ़ॉर्म डिज़ाइनर सिस्टम, udx10_dp.qsys, में डिस्प्लेपोर्ट रिसीवर और ट्रांसमीटर प्रोटोकॉल IP, वीडियो पाइपलाइन IP और Nios II प्रोसेसर घटक शामिल हैं। डिज़ाइन प्लेटफ़ॉर्म डिज़ाइनर सिस्टम को डिस्प्लेपोर्ट रिसीवर और ट्रांसमीटर PHY लॉजिक (जिसमें इंटरफ़ेस ट्रांसीवर होता है) और Verilog HDL RTL डिज़ाइन में शीर्ष स्तर पर ट्रांसीवर रीकॉन्फ़िगरेशन लॉजिक से जोड़ता है। file (टॉप.वी). डिज़ाइन में डिस्प्लेपोर्ट इनपुट और डिस्प्लेपोर्ट आउटपुट के बीच एक एकल वीडियो प्रोसेसिंग पथ शामिल है।
चित्र 2. ब्लॉक आरेख
आरेख 8K डिस्प्लेपोर्ट वीडियो प्रारूप रूपांतरण डिज़ाइन पूर्व में ब्लॉक दिखाता हैampले। आरेख Nios II, Nios II प्रोसेसर और सिस्टम के अन्य घटकों के बीच एवलॉन-एमएम से जुड़े कुछ सामान्य बाह्य उपकरणों को नहीं दिखाता है। डिजाइन बाईं ओर एक डिस्प्लेपोर्ट स्रोत से वीडियो को स्वीकार करता है, वीडियो को वीडियो पाइपलाइन के माध्यम से बाएं से दाएं वीडियो को डिस्प्लेपोर्ट सिंक में दाईं ओर पास करने से पहले संसाधित करता है।
डिस्प्लेपोर्ट रिसीवर PHY और डिस्प्लेपोर्ट रिसीवर आईपी
बिटेक डिस्प्लेपोर्ट एफएमसी कार्ड डिस्प्लेपोर्ट स्रोत से डिस्प्लेपोर्ट 1.4 सिग्नल के लिए एक बफर प्रदान करता है। डिस्प्लेपोर्ट रिसीवर PHY और डिस्प्लेपोर्ट रिसीवर आईपी का संयोजन वीडियो स्ट्रीम बनाने के लिए इनकमिंग सिग्नल को डिकोड करता है। डिस्प्लेपोर्ट रिसीवर PHY में आने वाले डेटा को डिसेरिअलाइज़ करने के लिए ट्रांससीवर्स होते हैं और डिस्प्लेपोर्ट रिसीवर आईपी डिस्प्लेपोर्ट प्रोटोकॉल को डिकोड करता है। संयुक्त डिस्प्लेपोर्ट रिसीवर आईपी आने वाले डिस्प्लेपोर्ट सिग्नल को बिना किसी सॉफ्टवेयर के प्रोसेस करता है। डिस्प्लेपोर्ट रिसीवर आईपी से परिणामी वीडियो सिग्नल एक देशी पैकेटयुक्त स्ट्रीमिंग प्रारूप है। डिज़ाइन 10-बिट आउटपुट के लिए डिस्प्लेपोर्ट रिसीवर को कॉन्फ़िगर करता है।
डिस्प्लेपोर्ट टू क्लॉक्ड वीडियो आईपी
डिस्प्लेपोर्ट रिसीवर द्वारा पैकेटयुक्त स्ट्रीमिंग डेटा प्रारूप आउटपुट क्लॉक किए गए वीडियो डेटा प्रारूप के साथ सीधे संगत नहीं है जो क्लॉक किए गए वीडियो इनपुट आईपी की अपेक्षा करता है। इस डिजाइन के लिए डिस्प्लेपोर्ट टू क्लॉक्ड वीडियो आईपी एक कस्टम आईपी है। यह डिस्प्लेपोर्ट आउटपुट को एक संगत क्लॉक किए गए वीडियो प्रारूप में परिवर्तित करता है जिसे आप सीधे क्लॉक किए गए वीडियो इनपुट से कनेक्ट कर सकते हैं। डिस्प्लेपोर्ट टू क्लॉक्ड वीडियो आईपी वायर सिग्नलिंग मानक को संशोधित कर सकता है और प्रत्येक पिक्सेल के भीतर रंगीन विमानों के क्रम को बदल सकता है। डिस्प्लेपोर्ट मानक कलर ऑर्डरिंग को निर्दिष्ट करता है जो इंटेल वीडियो पाइपलाइन आईपी ऑर्डरिंग से अलग है। Nios II प्रोसेसर कलर स्वैप को नियंत्रित करता है। यह अपने एवलॉन-एमएम स्लेव इंटरफ़ेस के साथ डिस्प्लेपोर्ट रिसीवर आईपी से प्रसारण के लिए वर्तमान रंग स्थान को पढ़ता है। यह अपने एवलॉन-एमएम स्लेव इंटरफ़ेस के साथ उचित सुधार लागू करने के लिए डिस्प्लेपोर्ट को क्लॉक किए गए वीडियो आईपी पर निर्देशित करता है।
घड़ी वीडियो इनपुट
क्लॉक किया गया वीडियो इनपुट डिस्प्लेपोर्ट से क्लॉक किए गए वीडियो इंटरफ़ेस सिग्नल को क्लॉक किए गए वीडियो आईपी में संसाधित करता है और इसे एवलॉन-एसटी वीडियो सिग्नल प्रारूप में परिवर्तित करता है। यह सिग्नल प्रारूप केवल सक्रिय चित्र डेटा को छोड़कर वीडियो से सभी क्षैतिज और लंबवत रिक्त जानकारी को हटा देता है। IP इसे एक पैकेट प्रति वीडियो फ्रेम के रूप में पैकेट करता है। यह अतिरिक्त मेटाडेटा पैकेट (नियंत्रण पैकेट के रूप में संदर्भित) भी जोड़ता है जो प्रत्येक वीडियो फ्रेम के संकल्प का वर्णन करता है। प्रसंस्करण पाइप के माध्यम से एवलॉन-एसटी वीडियो स्ट्रीम समानांतर में चार पिक्सेल है, जिसमें प्रति पिक्सेल तीन प्रतीक हैं। क्लॉक किया गया वीडियो इनपुट, वीडियो आईपी पाइपलाइन के लिए डिस्प्लेपोर्ट रिसीवर आईपी से निश्चित क्लॉक रेट (300 मेगाहर्ट्ज) तक परिवर्तनीय दर क्लॉक किए गए वीडियो सिग्नल से रूपांतरण के लिए क्लॉक क्रॉसिंग प्रदान करता है।
स्ट्रीम क्लीनर
स्ट्रीम क्लीनर यह सुनिश्चित करता है कि एवलॉन-एसटी वीडियो सिग्नल प्रोसेसिंग पाइपलाइन से गुजर रहा है, त्रुटि मुक्त है। डिस्प्लेपोर्ट स्रोत के हॉट प्लगिंग के कारण डिजाइन को क्लॉक किए गए वीडियो इनपुट आईपी में डेटा के अधूरे फ्रेम पेश करने और परिणामी एवलॉन-एसटी वीडियो स्ट्रीम में त्रुटियां उत्पन्न करने का कारण बन सकता है। प्रत्येक फ्रेम के लिए वीडियो डेटा वाले पैकेट का आकार संबंधित नियंत्रण पैकेट द्वारा रिपोर्ट किए गए आकार से मेल नहीं खाता है। स्ट्रीम क्लीनर इन स्थितियों का पता लगाता है और फ्रेम को पूरा करने और नियंत्रण पैकेट में विनिर्देश से मेल खाने के लिए आपत्तिजनक वीडियो पैकेट के अंत में अतिरिक्त डेटा (ग्रे पिक्सल) जोड़ता है।
क्रोमा रेसampलेर (इनपुट)
डिस्प्लेपोर्ट से इनपुट पर डिजाइन को प्राप्त होने वाला वीडियो डेटा 4:4:4, 4:2:2, या 4:2:0 हो सकता है।ampएलईडी। इनपुट क्रोमा रेसampler आने वाले वीडियो को किसी भी प्रारूप में लेता है और इसे सभी मामलों में 4:4:4 में परिवर्तित करता है। उच्च दृश्य गुणवत्ता प्रदान करने के लिए, क्रोमा रेसampler सबसे कम्प्यूटेशनल रूप से महंगे फ़िल्टर्ड एल्गोरिथम का उपयोग करता है। Nios II प्रोसेसर वर्तमान क्रोमा को पढ़ता हैampइसके एवलॉन-एमएम दास इंटरफ़ेस के माध्यम से डिस्प्लेपोर्ट रिसीवर आईपी से लिंग प्रारूप। यह क्रोमा रेस के प्रारूप को संप्रेषित करता हैampइसके एवलॉन-एमएम स्लेव इंटरफ़ेस के माध्यम से।
कलर स्पेस कन्वर्टर (इनपुट)
डिस्प्लेपोर्ट से इनपुट वीडियो डेटा आरजीबी या वाईसीबीसीआर कलर स्पेस का उपयोग कर सकता है। इनपुट कलर स्पेस कनवर्टर आने वाले वीडियो को किसी भी प्रारूप में लेता है और इसे सभी मामलों में आरजीबी में परिवर्तित करता है। Nios II प्रोसेसर अपने एवलॉन-एमएम स्लेव इंटरफ़ेस के साथ डिस्प्लेपोर्ट रिसीवर आईपी से वर्तमान रंग स्थान को पढ़ता है; यह सही रूपांतरण गुणांक को क्रोमा रेस में लोड करता हैampअपने एवलॉन-एमएम स्लेव इंटरफ़ेस के माध्यम से।
काटनेवाला
क्लिपर आने वाली वीडियो स्ट्रीम से एक सक्रिय क्षेत्र का चयन करता है और शेष को छोड़ देता है। Nios II प्रोसेसर पर चलने वाला सॉफ्टवेयर कंट्रोल चयन करने के लिए क्षेत्र को परिभाषित करता है। क्षेत्र डिस्प्लेपोर्ट स्रोत पर प्राप्त डेटा के रिज़ॉल्यूशन और आउटपुट रिज़ॉल्यूशन और स्केलिंग मोड पर निर्भर करता है। प्रोसेसर अपने एवलॉन-एमएम स्लेव इंटरफेस के माध्यम से क्षेत्र को क्लिपर तक पहुंचाता है।
स्केलर
डिज़ाइन प्राप्त इनपुट रिज़ॉल्यूशन और आपके द्वारा आवश्यक आउटपुट रिज़ॉल्यूशन के अनुसार आने वाले वीडियो डेटा पर स्केलिंग लागू करता है। आप तीन स्केलिंग मोड (अपस्केल, डाउनस्केल और पासथ्रू) के बीच भी चयन कर सकते हैं। दो स्केलर आईपी स्केलिंग कार्यक्षमता प्रदान करते हैं: एक किसी भी आवश्यक डाउनस्केलिंग को लागू करता है; दूसरा अपस्केलिंग लागू करता है। डिजाइन के लिए दो स्केलर की आवश्यकता होती है।
- जब स्केलर डाउनस्केल लागू करता है, तो यह अपने आउटपुट पर प्रत्येक घड़ी चक्र पर वैध डेटा नहीं देता है। पूर्व के लिएampले, यदि 2x डाउनस्केल अनुपात को लागू करते हैं, तो आउटपुट पर वैध संकेत हर दूसरे घड़ी चक्र में उच्च होता है, जबकि डिज़ाइन प्रत्येक क्रमांकित इनपुट लाइन प्राप्त करता है, और फिर विषम संख्या वाली इनपुट लाइनों की संपूर्णता के लिए कम होता है। यह फटने वाला व्यवहार आउटपुट पर डेटा दर को कम करने की प्रक्रिया के लिए मौलिक है, लेकिन डाउनस्ट्रीम मिक्सर आईपी के साथ असंगत है, जो आमतौर पर आउटपुट पर अंडरफ्लो से बचने के लिए अधिक सुसंगत डेटा दर की अपेक्षा करता है। डिज़ाइन को किसी भी डाउनस्केल और मिक्सर के बीच फ़्रेम बफर की आवश्यकता होती है। फ़्रेम बफर मिक्सर को डेटा को उस दर पर पढ़ने की अनुमति देता है जिसकी उसे आवश्यकता होती है।
- जब स्केलर एक अपस्केल लागू करता है, तो यह प्रत्येक घड़ी चक्र पर वैध डेटा उत्पन्न करता है, इसलिए निम्नलिखित मिक्सर में कोई समस्या नहीं होती है। हालाँकि, यह हर घड़ी चक्र पर नया इनपुट डेटा स्वीकार नहीं कर सकता है। एक पूर्व के रूप में एक 2x अपस्केल लेनाampले, सम क्रमांकित आउटपुट लाइनों पर यह हर दूसरे घड़ी चक्र में डेटा की एक नई बीट को स्वीकार करता है, फिर विषम संख्या वाली आउटपुट लाइनों पर कोई नया इनपुट डेटा स्वीकार नहीं करता है। हालाँकि, अपस्ट्रीम क्लिपर पूरी तरह से अलग दर पर डेटा का उत्पादन कर सकता है यदि यह एक महत्वपूर्ण क्लिप (जैसे ज़ूम-इन के दौरान) लागू कर रहा हो। इसलिए, एक क्लिपर और अपस्केल को आम तौर पर एक फ़्रेम बफ़र द्वारा अलग किया जाना चाहिए, जिसके लिए स्केलर को पाइपलाइन में फ़्रेम बफ़र के बाद बैठने की आवश्यकता होती है। स्केलर को डाउनस्केल के लिए फ़्रेम बफ़र से पहले बैठना चाहिए, इसलिए डिज़ाइन फ़्रेम बफ़र के दोनों ओर दो अलग-अलग स्केलर लागू करता है: एक अपस्केल के लिए; दूसरा डाउनस्केल के लिए।
दो स्केलर फ़्रेम बफ़र द्वारा आवश्यक अधिकतम DDR4 बैंडविड्थ को भी कम करते हैं। लिखने के पक्ष में डेटा दर को कम करते हुए, आपको हमेशा फ़्रेम बफ़र से पहले डाउनस्केल लागू करना चाहिए। फ़्रेम बफ़र के बाद हमेशा अपस्केल लागू करें, जो रीड साइड पर डेटा दर को कम करता है। प्रत्येक स्केलर को आने वाली वीडियो स्ट्रीम में नियंत्रण पैकेट से आवश्यक इनपुट रिज़ॉल्यूशन प्राप्त होता है, जबकि एवलॉन-एमएम स्लेव इंटरफ़ेस वाला Nios II प्रोसेसर प्रत्येक स्केलर के लिए आउटपुट रिज़ॉल्यूशन सेट करता है।
फ़्रेम बफ़र
फ़्रेम बफ़र ट्रिपल बफ़रिंग करने के लिए DDR4 मेमोरी का उपयोग करता है जो वीडियो और छवि प्रसंस्करण पाइपलाइन को इनकमिंग और आउटगोइंग फ़्रेम दर के बीच फ़्रेम दर रूपांतरण करने की अनुमति देता है। डिज़ाइन किसी भी इनपुट फ़्रेम दर को स्वीकार कर सकता है, लेकिन कुल पिक्सेल दर प्रति सेकंड 1 giga पिक्सेल से अधिक नहीं होनी चाहिए। Nios II सॉफ्टवेयर आपके द्वारा चुने गए आउटपुट मोड के अनुसार आउटपुट फ्रेम दर को या तो 30 या 60 fps पर सेट करता है। आउटपुट फ्रेम दर क्लॉक किए गए वीडियो आउटपुट सेटिंग्स और आउटपुट वीडियो पिक्सेल घड़ी का एक कार्य है। क्लॉक्ड वीडियो आउटपुट पाइपलाइन पर लागू होने वाला बैकप्रेशर उस दर को निर्धारित करता है जिस पर फ़्रेम बफ़र का रीड साइड DDR4 से वीडियो फ़्रेम को खींचता है।
मिक्सर
मिक्सर एक निश्चित आकार की काली पृष्ठभूमि छवि उत्पन्न करता है जिसे Nios II प्रोसेसर वर्तमान आउटपुट छवि के आकार से मेल खाने के लिए प्रोग्राम करता है। मिक्सर में दो इनपुट होते हैं। पहला इनपुट अपस्केलर से जुड़ता है ताकि डिज़ाइन को वर्तमान वीडियो पाइपलाइन से आउटपुट दिखाने की अनुमति मिल सके। दूसरा इनपुट आइकन जनरेटर ब्लॉक से जुड़ता है। डिज़ाइन केवल मिक्सर के पहले इनपुट को सक्षम करता है जब यह क्लॉक किए गए वीडियो इनपुट पर सक्रिय, स्थिर वीडियो का पता लगाता है। इसलिए, इनपुट पर हॉट-प्लगिंग करते समय डिज़ाइन आउटपुट पर एक स्थिर आउटपुट छवि बनाए रखता है। डिज़ाइन अल्फा 50% पारदर्शिता के साथ पृष्ठभूमि और वीडियो पाइपलाइन छवियों दोनों पर, आइकन जनरेटर से जुड़े मिक्सर में दूसरे इनपुट को मिश्रित करता है।
कलर स्पेस कन्वर्टर (आउटपुट)
आउटपुट कलर स्पेस कन्वर्टर सॉफ्टवेयर से रनटाइम सेटिंग के आधार पर इनपुट आरजीबी वीडियो डेटा को या तो आरजीबी या वाईसीबीसीआर कलर स्पेस में बदल देता है।
क्रोमा रेसampलेर (आउटपुट)
आउटपुट क्रोमा रेसampler प्रारूप को 4:4:4 से 4:4:4, 4:2:2, या 4:2:0 प्रारूपों में से एक में परिवर्तित करता है। सॉफ्टवेयर प्रारूप सेट करता है। आउटपुट क्रोमा रेसampउच्च-गुणवत्ता वाले वीडियो प्राप्त करने के लिए ler फ़िल्टर्ड एल्गोरिथम का भी उपयोग करता है।
क्लॉक किए गए वीडियो आउटपुट
क्लॉक किया गया वीडियो आउटपुट एवलॉन-एसटी वीडियो स्ट्रीम को क्लॉक किए गए वीडियो फॉर्मेट में कनवर्ट करता है। क्लॉक किए गए वीडियो आउटपुट में वीडियो में क्षैतिज और लंबवत रिक्त स्थान और सिंक्रनाइज़ेशन समय की जानकारी शामिल होती है। Nios II प्रोसेसर आपके द्वारा अनुरोधित आउटपुट रिज़ॉल्यूशन और फ़्रेम दर के आधार पर क्लॉक किए गए वीडियो आउटपुट में संबंधित सेटिंग्स को प्रोग्राम करता है। क्लॉक किया गया वीडियो आउटपुट घड़ी को परिवर्तित करता है, निश्चित 300 मेगाहर्ट्ज पाइपलाइन घड़ी से पार करके देखे गए वीडियो की चर दर में बदल जाता है।
डिस्प्लेपोर्ट पर क्लॉक किया गया वीडियो
डिस्प्लेपोर्ट ट्रांसमीटर घटक क्लॉक किए गए वीडियो के रूप में स्वरूपित डेटा को स्वीकार करता है। प्लेटफ़ॉर्म डिज़ाइनर में वायर सिग्नलिंग और कंड्यूट इंटरफेस की घोषणा में अंतर आपको क्लॉक किए गए वीडियो आउटपुट को सीधे डिस्प्लेपोर्ट ट्रांसमीटर आईपी से कनेक्ट करने से रोकता है। क्लॉक्ड वीडियो टू डिस्प्लेपोर्ट घटक क्लॉक्ड वीडियो आउटपुट और डिस्प्लेपोर्ट ट्रांसमीटर आईपी के बीच आवश्यक सरल रूपांतरण प्रदान करने के लिए डिज़ाइन-विशिष्ट कस्टम आईपी है। यह एवलॉन-एसटी वीडियो और डिस्प्लेपोर्ट द्वारा उपयोग किए जाने वाले विभिन्न रंग स्वरूपण मानकों के लिए प्रत्येक पिक्सेल में रंगीन विमानों के क्रम को स्वैप करता है।
डिस्प्लेपोर्ट ट्रांसमीटर आईपी और डिस्प्लेपोर्ट ट्रांसमीटर PHY
डिस्प्लेपोर्ट ट्रांसमीटर आईपी और डिस्प्लेपोर्ट ट्रांसमीटर PHY मिलकर वीडियो स्ट्रीम को क्लॉक किए गए वीडियो से कंप्लेंट डिस्प्लेपोर्ट स्ट्रीम में बदलने का काम करते हैं। डिस्प्लेपोर्ट ट्रांसमीटर आईपी डिस्प्लेपोर्ट प्रोटोकॉल को संभालता है और वैध डिस्प्लेपोर्ट डेटा को एन्कोड करता है, जबकि डिस्प्लेपोर्ट ट्रांसमीटर PHY में ट्रांससीवर्स होते हैं और हाई-स्पीड सीरियल आउटपुट बनाते हैं।
Nios II प्रोसेसर और पेरिफेरल्स
प्लेटफ़ॉर्म डिज़ाइनर सिस्टम में एक Nios II प्रोसेसर होता है, जो डिस्प्लेपोर्ट रिसीवर और ट्रांसमीटर आईपी और प्रोसेसिंग पाइपलाइन के लिए रनटाइम सेटिंग्स का प्रबंधन करता है। Nios II प्रोसेसर इन बुनियादी बाह्य उपकरणों से जुड़ता है:
- प्रोग्राम और उसके डेटा को स्टोर करने के लिए एक ऑन-चिप मेमोरी।
- ए जेTAG UART सॉफ्टवेयर प्रिंटफ आउटपुट प्रदर्शित करने के लिए (एक Nios II टर्मिनल के माध्यम से)।
- सॉफ़्टवेयर में विभिन्न बिंदुओं पर मिलीसेकंड स्तर की देरी उत्पन्न करने के लिए एक सिस्टम टाइमर, जैसा कि न्यूनतम घटना अवधि के डिस्प्लेपोर्ट विनिर्देश द्वारा आवश्यक है।
- एल ई डी प्रणाली की स्थिति प्रदर्शित करने के लिए।
- स्केलिंग मोड के बीच स्विच करने और इंटेल लोगो के प्रदर्शन को सक्षम और अक्षम करने के लिए पुश-बटन स्विच।
- डीआईपी स्विच आउटपुट स्वरूप के स्विचिंग की अनुमति देता है और एनआईओस II टर्मिनल में संदेशों की छपाई को सक्षम और अक्षम करता है।
डिस्प्लेपोर्ट स्रोत और सिंक फायर इंटरप्ट दोनों पर हॉट-प्लग इवेंट, जो निओस II प्रोसेसर को डिस्प्लेपोर्ट ट्रांसमीटर और पाइपलाइन को सही ढंग से कॉन्फ़िगर करने के लिए ट्रिगर करते हैं। सॉफ्टवेयर कोड में मुख्य लूप यह भी मॉनिटर करता है कि पुश-बटन और डीआईपी पर मान स्विच करता है और तदनुसार पाइपलाइन सेटअप को बदल देता है।
I²C नियंत्रक
डिज़ाइन में Intel Arria 5338 8460 GX FPGA Development Kit पर तीन अन्य घटकों की सेटिंग्स को संपादित करने के लिए दो I²C नियंत्रक (Si10 और PS10) शामिल हैं। Intel Arria 5338 GX FPGA विकास किट पर दो Si10 क्लॉक जनरेटर एक ही I²C बस से कनेक्ट होते हैं। पहला DDR4 EMIF के लिए संदर्भ घड़ी उत्पन्न करता है। डिफ़ॉल्ट रूप से, यह घड़ी 100 मेगाहर्ट्ज डीडीआर1066 के साथ उपयोग के लिए 4 मेगाहर्ट्ज पर सेट है, लेकिन यह डिजाइन डीडीआर4 को 1200 मेगाहर्ट्ज पर चलाता है, जिसके लिए 150 मेगाहर्ट्ज की संदर्भ घड़ी की आवश्यकता होती है। स्टार्टअप पर Nios II प्रोसेसर, I²C नियंत्रक परिधीय के माध्यम से, DDR5338 संदर्भ घड़ी की गति को 4MHz तक बढ़ाने के लिए पहले Si150 के रजिस्टर मैप में सेटिंग्स को बदलता है। दूसरा Si5338 घड़ी जनरेटर पाइपलाइन और डिस्प्लेपोर्ट ट्रांसमीटर आईपी के बीच क्लॉक किए गए वीडियो इंटरफ़ेस के लिए vid_clk उत्पन्न करता है। आपको डिज़ाइन द्वारा समर्थित प्रत्येक भिन्न आउटपुट रिज़ॉल्यूशन और फ़्रेम दर के लिए इस घड़ी की गति को समायोजित करना होगा। जब Nios II प्रोसेसर की आवश्यकता हो तो आप गति को रन टाइम पर समायोजित कर सकते हैं। बिटेक डिस्प्लेपोर्ट 1.4 एफएमसी डॉटर कार्ड परेड पीएस8460 जिटर क्लीनिंग रिपीटर और रिटाइमर का उपयोग करता है। स्टार्टअप पर Nios II प्रोसेसर डिज़ाइन की आवश्यकताओं को पूरा करने के लिए इस घटक की डिफ़ॉल्ट सेटिंग्स को संपादित करता है।
सॉफ्टवेयर विवरण
8K डिस्प्लेपोर्ट वीडियो प्रारूप रूपांतरण डिजाइन उदाample में Intel वीडियो और इमेज प्रोसेसिंग सूट और डिस्प्लेपोर्ट इंटरफ़ेस IP से IP शामिल हैं, ये सभी IP सही तरीके से सेटअप किए जाने पर बिना किसी और हस्तक्षेप के डेटा के फ़्रेम को प्रोसेस कर सकते हैं। IPs को सेटअप करने के लिए आपको बाहरी उच्च-स्तरीय नियंत्रण को लागू करना होगा, जब सिस्टम बदलता है, उदाहरण के लिए DisplayPort रिसीवर या ट्रांसमीटर हॉट-प्लग ईवेंट या उपयोगकर्ता पुश बटन गतिविधि। इस डिज़ाइन में, एक Nios II प्रोसेसर, बेस्पोक नियंत्रण सॉफ़्टवेयर चला रहा है, जो उच्च-स्तरीय नियंत्रण प्रदान करता है। स्टार्टअप पर सॉफ्टवेयर:
- 4 मेगाहर्ट्ज डीडीआर गति की अनुमति देने के लिए डीडीआर 150 रेफ घड़ी को 1200 मेगाहर्ट्ज पर सेट करता है, फिर नई संदर्भ घड़ी पर पुन: अंशांकन करने के लिए बाहरी मेमोरी इंटरफ़ेस आईपी को रीसेट करता है।
- PS8460 डिस्प्लेपोर्ट रिपीटर और रिटाइमर सेट करता है।
- डिस्प्लेपोर्ट रिसीवर और ट्रांसमीटर इंटरफेस को इनिशियलाइज़ करता है।
- प्रोसेसिंग पाइपलाइन आईपी को इनिशियलाइज़ करता है।
जब इनिशियलाइज़ेशन पूरा हो जाता है तो सॉफ़्टवेयर निरंतर लूप में प्रवेश करता है, कई घटनाओं की जाँच करता है और उन पर प्रतिक्रिया करता है।
स्केलिंग मोड में परिवर्तन
डिजाइन तीन बुनियादी स्केलिंग मोड का समर्थन करता है; पासथ्रू, अपस्केल और डाउनस्केल। पासथ्रू मोड में डिज़ाइन इनपुट वीडियो का कोई स्केलिंग नहीं करता है, अपस्केल मोड में डिज़ाइन इनपुट वीडियो को बढ़ाता है, और डाउनस्केल मोड में डिज़ाइन इनपुट वीडियो को डाउनस्केल करता है।
प्रसंस्करण पाइपलाइन में चार ब्लॉक; क्लिपर, डाउनस्केलर, अपस्केलर और मिक्सर प्रत्येक मोड में अंतिम आउटपुट की प्रस्तुति निर्धारित करते हैं। सॉफ़्टवेयर वर्तमान इनपुट रिज़ॉल्यूशन, आउटपुट रिज़ॉल्यूशन और आपके द्वारा चुने गए स्केलिंग मोड के आधार पर प्रत्येक ब्लॉक की सेटिंग को नियंत्रित करता है। ज्यादातर मामलों में, क्लिपर इनपुट को अपरिवर्तित के माध्यम से पास करता है, और मिक्सर पृष्ठभूमि का आकार इनपुट वीडियो के अंतिम, स्केल किए गए संस्करण के समान आकार का होता है। हालाँकि, यदि इनपुट वीडियो रिज़ॉल्यूशन आउटपुट आकार से अधिक है, तो इनपुट वीडियो को पहले क्लिप किए बिना एक अपस्केल लागू करना संभव नहीं है। यदि इनपुट रिज़ॉल्यूशन आउटपुट से कम है, तो सॉफ़्टवेयर मिक्सर बैकग्राउंड लेयर को लागू किए बिना डाउनस्केल लागू नहीं कर सकता है, जो इनपुट वीडियो लेयर से बड़ा है, जो आउटपुट वीडियो के चारों ओर काली पट्टियाँ जोड़ता है।
तालिका 4. प्रसंस्करण ब्लॉक पाइपलाइन
यह तालिका स्केलिंग मोड, इनपुट रिज़ॉल्यूशन और आउटपुट रिज़ॉल्यूशन के नौ संयोजनों में से प्रत्येक में चार प्रोसेसिंग पाइपलाइन ब्लॉकों की कार्रवाई को सूचीबद्ध करती है।
| तरीका | अंदर > बाहर | अंदर = बाहर | में <बाहर |
| निकासी | क्लिप टू आउटपुट साइज नो डाउनस्केल | कोई क्लिप नहीं है
कोई डाउनस्केल नहीं |
कोई क्लिप नहीं है
कोई डाउनस्केल नहीं |
| जारी… | |||
| तरीका | अंदर > बाहर | अंदर = बाहर | में <बाहर |
| कोई अपस्केल नहीं
कोई काली सीमा नहीं |
कोई अपस्केल नहीं
कोई काली सीमा नहीं |
कोई अपस्केल नहीं
आउटपुट आकार के लिए ब्लैक बॉर्डर पैड |
|
| एक उच्च स्तरीय | 2/3 आउटपुट आकार पर क्लिप करें कोई डाउनस्केल नहीं
आउटपुट साइज के लिए अपस्केल कोई ब्लैक बॉर्डर नहीं |
2/3 आउटपुट आकार पर क्लिप करें कोई डाउनस्केल नहीं
आउटपुट साइज के लिए अपस्केल कोई ब्लैक बॉर्डर नहीं |
कोई क्लिप नहीं है
कोई डाउनस्केल नहीं आउटपुट साइज के लिए अपस्केल कोई ब्लैक बॉर्डर नहीं |
| डाउनस्केल | कोई क्लिप नहीं है
आउटपुट आकार के लिए डाउनस्केल कोई अपस्केल नहीं कोई काली सीमा नहीं |
कोई क्लिप नहीं है
आउटपुट आकार के लिए डाउनस्केल कोई अपस्केल नहीं कोई काली सीमा नहीं |
कोई क्लिप नहीं है
2/3 इनपुट आकार के लिए डाउनस्केल कोई अपस्केल नहीं आउटपुट आकार के लिए ब्लैक बॉर्डर पैड |
उपयोगकर्ता पुश बटन दबाकर मोड के बीच बदलें 1. सॉफ़्टवेयर लूप के माध्यम से प्रत्येक रन पर पुश बटन पर मूल्यों की निगरानी करता है (यह एक सॉफ़्टवेयर डिबॉन्स करता है) और आईपी को प्रसंस्करण पाइपलाइन में उचित रूप से कॉन्फ़िगर करता है।
डिस्प्लेपोर्ट इनपुट में परिवर्तन
लूप के माध्यम से प्रत्येक रन पर, सॉफ्टवेयर क्लॉक किए गए वीडियो इनपुट की स्थिति का चुनाव करता है, इनपुट वीडियो स्ट्रीम की स्थिरता में बदलाव की तलाश करता है। सॉफ़्टवेयर मानता है कि वीडियो स्थिर है यदि:
- क्लॉक्ड वीडियो इनपुट रिपोर्ट करता है कि क्लॉक किया गया वीडियो सफलतापूर्वक लॉक हो गया है।
- लूप के माध्यम से पिछले रन के बाद से इनपुट रिज़ॉल्यूशन और कलर स्पेस में कोई बदलाव नहीं हुआ है।
यदि इनपुट स्थिर था लेकिन यह लॉक खो गया है या वीडियो स्ट्रीम के गुण बदल गए हैं, तो सॉफ़्टवेयर पाइपलाइन के माध्यम से वीडियो भेजने वाले क्लॉक किए गए वीडियो इनपुट को रोक देता है। यह मिक्सर को इनपुट वीडियो परत प्रदर्शित करना बंद करने के लिए भी सेट करता है। किसी भी रिसीवर हॉटप्लग इवेंट या रिज़ॉल्यूशन परिवर्तन के दौरान आउटपुट सक्रिय रहता है (एक काली स्क्रीन और इंटेल लोगो दिखा रहा है)।
यदि इनपुट स्थिर नहीं था लेकिन अब स्थिर है, तो सॉफ्टवेयर नए इनपुट रिज़ॉल्यूशन और कलर स्पेस को प्रदर्शित करने के लिए पाइपलाइन को कॉन्फ़िगर करता है, यह सीवीआई से आउटपुट को पुनरारंभ करता है, और यह इनपुट वीडियो परत को फिर से प्रदर्शित करने के लिए मिक्सर को सेट करता है। मिक्सर परत को फिर से सक्षम करना तत्काल नहीं है क्योंकि फ़्रेम बफ़र अभी भी पिछले इनपुट से पुराने फ़्रेमों को दोहरा सकता है और डिज़ाइन को इन फ़्रेमों को साफ़ करना होगा। फिर आप गड़बड़ से बचने के लिए डिस्प्ले को फिर से सक्षम कर सकते हैं। फ़्रेम बफ़र DDR4 से पढ़े गए फ़्रेमों की संख्या की गिनती रखता है, जिसे Nios II प्रोसेसर पढ़ सकता है। सॉफ्टवेयर एसampयह गणना तब होती है जब इनपुट स्थिर हो जाता है और मिक्सर परत को फिर से सक्षम करता है जब गिनती चार फ़्रेमों से बढ़ जाती है, जो यह सुनिश्चित करती है कि डिज़ाइन बफर से किसी भी पुराने फ़्रेम को निकाल देता है।
डिस्प्लेपोर्ट ट्रांसमीटर हॉट-प्लग इवेंट्स
डिस्प्लेपोर्ट ट्रांसमीटर पर हॉट-प्लग इवेंट सॉफ़्टवेयर के भीतर एक बाधा उत्पन्न करते हैं जो आउटपुट में बदलाव के मुख्य सॉफ़्टवेयर लूप को अलर्ट करने के लिए ध्वज सेट करता है। जब डिज़ाइन एक ट्रांसमीटर हॉट प्लग का पता लगाता है, तो सॉफ़्टवेयर नए डिस्प्ले के लिए ईडीआईडी पढ़ता है ताकि यह निर्धारित किया जा सके कि कौन सा रिज़ॉल्यूशन और रंग स्थान इसका समर्थन करता है। यदि आप डीआईपी स्विच को ऐसे मोड पर सेट करते हैं जो नया डिस्प्ले सपोर्ट नहीं कर सकता है, तो सॉफ्टवेयर कम डिमांडिंग डिस्प्ले मोड में वापस आ जाता है। यह तब पाइपलाइन, डिस्प्लेपोर्ट ट्रांसमीटर आईपी और Si5338 भाग को कॉन्फ़िगर करता है जो नए आउटपुट मोड के लिए ट्रांसमीटर vid_clk उत्पन्न कर रहा है। जब इनपुट परिवर्तन देखता है, तो इनपुट वीडियो के लिए मिक्सर परत प्रदर्शित नहीं होती है क्योंकि सॉफ़्टवेयर पाइपलाइन के लिए सेटिंग संपादित करता है। सॉफ्टवेयर पुन: सक्षम नहीं होता है
चार फ्रेम के बाद तक प्रदर्शन जब नई सेटिंग्स फ्रेम के माध्यम से गुजरती हैं
बफर.
उपयोगकर्ता डीआईपी स्विच सेटिंग्स में परिवर्तन
उपयोगकर्ता डीआईपी स्विच 2 से 6 की स्थिति डिस्प्लेपोर्ट ट्रांसमीटर के माध्यम से संचालित आउटपुट प्रारूप (रिज़ॉल्यूशन, फ्रेम दर, रंग स्थान और बिट्स प्रति रंग) को नियंत्रित करती है। जब सॉफ्टवेयर इन डीआईपी स्विचों में परिवर्तन का पता लगाता है, तो यह एक अनुक्रम के माध्यम से चलता है जो वस्तुतः एक ट्रांसमीटर हॉट प्लग के समान होता है। आपको ट्रांसमीटर EDID को पूछने की आवश्यकता नहीं है क्योंकि यह बदलता नहीं है।
एएन 889 के लिए संशोधन इतिहास: 8के डिस्प्लेपोर्ट वीडियो प्रारूप रूपांतरण डिजाइन उदाample
तालिका 5. AN 889 के लिए संशोधन इतिहास: 8K डिस्प्लेपोर्ट वीडियो प्रारूप रूपांतरण डिज़ाइन उदाample
| दस्तावेज़ संस्करण | परिवर्तन |
| 2019.05.30 | प्रारंभिक रिहाई। |
इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या इसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल द्वारा लिखित रूप में स्पष्ट रूप से सहमति के अलावा, यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या उत्तरदायित्व नहीं लेता है। इंटेल ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें।
*अन्य नामों और ब्रांडों पर दूसरों की संपत्ति होने का दावा किया जा सकता है।
दस्तावेज़ / संसाधन
 |
Intel AN 889 8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कन्वर्जन डिज़ाइन Example [पीडीएफ] उपयोगकर्ता गाइड AN 889 8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कन्वर्जन डिज़ाइन Example, AN 889, 8K डिस्प्लेपोर्ट वीडियो फॉर्मेट कन्वर्जन डिज़ाइन Exampले, प्रारूप रूपांतरण डिजाइन पूर्वampले, रूपांतरण डिजाइन पूर्वample |
