intel AN 889 8K DisplayPort dizajn konverzije video formata Example

O dizajnu konverzije 8K DisplayPort video formata Example

Dizajn konverzije 8K DisplayPort video formata Example integriše Intel DisplayPort 1.4 IP za video povezivanje sa cevovodom za obradu videa. Dizajn pruža visokokvalitetno skaliranje, konverziju prostora boja i konverziju brzine kadrova za video streamove do 8K pri 30 sličica u sekundi ili 4K pri 60 sličica u sekundi.
Dizajn je vrlo softverski i hardverski konfigurabilan, što omogućava brzu konfiguraciju i redizajn sistema. Dizajn cilja Intel® Arria® 10 uređaje i koristi najnoviji Intel FPGA IP spreman za 8K iz paketa za obradu videa i slike u Intel Quartus® Prime v19.2.

O DisplayPort Intel FPGA IP
Da biste kreirali Intel Arria 10 FPGA dizajn sa DisplayPort interfejsima, instancirajte DisplayPort Intel FPGA IP. Međutim, ovaj DisplayPort IP implementira samo kodiranje ili dekodiranje protokola za DisplayPort. Ne uključuje primopredajnike, PLL-ove ili funkcionalnost rekonfiguracije primopredajnika potrebnu za implementaciju brze serijske komponente sučelja. Intel obezbeđuje zasebne primopredajnik, PLL i IP komponente za rekonfiguraciju. Odabir, parametriranje i povezivanje ovih komponenti za stvaranje potpuno usklađenog DisplayPort interfejsa prijemnika ili predajnika zahtijeva stručno znanje.
Intel obezbeđuje ovaj dizajn za one koji nisu stručnjaci za primopredajnike. GUI uređivač parametara za DisplayPort IP omogućava vam da napravite dizajn.
Vi kreirate instancu DisplayPort IP-a (koja može biti samo prijemnik, samo predajnik ili kombinovani prijemnik i predajnik) ili u Platform Designer-u ili u IP katalogu. Kada parametrizirate DisplayPort IP instancu, možete odabrati da generišete example dizajn za tu konfiguraciju. Kombinovani dizajn prijemnika i odašiljača je jednostavan prolaz, gde izlaz iz prijemnika ulazi direktno u predajnik. Dizajn fiksnog prolaza stvara potpuno funkcionalan prijemnik PHY, PHY odašiljača i blokove za rekonfiguraciju koji implementiraju svu primopredajnu i PLL logiku. Možete direktno kopirati relevantne dijelove dizajna ili koristiti dizajn kao referencu. Dizajn generiše DisplayPort Intel Arria 10 FPGA IP Design Example a zatim dodaje mnoge od files generiše direktno u listu kompajliranja koju koristi Intel Quartus Prime projekat. To uključuje:

• Files za kreiranje parametriziranih IP instanci za primopredajnike, PLL-ove i rekonfiguracijske blokove.
• Verilog HDL files da povežete ove IP adrese u blokove PHY prijemnika višeg nivoa, PHY predajnika i Arbiter za rekonfiguraciju primopredajnika
• Synopsys dizajn ograničenje (SDC) files za postavljanje relevantnih vremenskih ograničenja.

Karakteristike dizajna konverzije 8K DisplayPort video formata Example

• Unos:
  • DisplayPort 1.4 povezivanje podržava rezolucije od 720×480 do 3840×2160 pri bilo kojoj brzini kadrova do 60 fps i rezolucije do 7680×4320 pri 30 fps.
  • Hot-plug podrška.
  • Podrška za RGB i YCbCr (4:4:4, 4:2:2 i 4:2:0) formate boja na
    unos.
  • Softver automatski detektuje ulazni format i na odgovarajući način postavlja cevovod za obradu.
• Izlaz:
  • Mogućnost povezivanja DisplayPort 1.4 (preko DIP prekidača) za 1080p, 1080i ili 2160p rezoluciju pri 60 fps, ili 2160p pri 30 fps.
  • Hot-plug podrška.
  • DIP se prebacuje za postavljanje željenog formata izlazne boje na RGB, YCbCr 4:4:4, YCbCr 4:2:2 ili YCbCr 4:2:0.
• Jedan 10-bitni 8K RGB procesni cjevovod sa softverski podesivim skaliranjem i konverzijom brzine kadrova:
  • Lanczos-ov skaler s 12 dodira.
  • 16-fazni Lanczos skaler s 4 dodira.
  • Bafer video okvira sa trostrukim baferovanjem omogućava konverziju brzine kadrova.
  • Mikser sa alfa mešanjem omogućava preklapanje ikona na ekranu.

Početak rada sa 8K DisplayPort dizajnom za konverziju video formata Example

Hardverski i softverski zahtjevi

Dizajn konverzije 8K DisplayPort video formata Example zahteva poseban hardver i softver.

hardver:

• Intel Arria 10 GX FPGA razvojni komplet, uključujući DDR4 Hilo Daughter karticu
• Bitec DisplayPort 1.4 FMC kćerka kartica (revizija 11)
• DisplayPort 1.4 izvor koji proizvodi do 3840x2160p60 ili 7680x4320p30 video
• DisplayPort 1.4 sudoper koji prikazuje video zapise do 3840x2160p60
• VESA certificirani DisplayPort 1.4 kablovi.

softver:

• Windows ili Linux OS
• Intel Quartus Prime Design Suite v19.2, koji uključuje:
  • Intel Quartus Prime Pro Edition
  • Platform Designer
  • Nios® II EDS
  • Intel FPGA IP biblioteka (uključujući paket za obradu videa i slike)

Dizajn radi samo sa ovom verzijom Intel Quartus Prime.

Preuzimanje i instaliranje Intel 8K DisplayPort Video Format Conversion Design Example

Dizajn je dostupan u Intel Design Store-u.

1. Preuzmite arhivirani projekat file udx10_dp.par.
2. Izvadite Intel Quartus Prime projekat iz arhive:
   • a. Otvorite Intel Quartus Prime Pro Edition.
   • b. Kliknite File ➤ Otvorite projekat.
     Otvara se prozor Open Project.
   • c. Idite na i odaberite udx10_dp.par file.
   • d. Kliknite Otvori.
   • e. U prozoru Open Design Template postavite odredišnu mapu na željenu lokaciju za ekstrahovani projekat. Unosi za predložak dizajna file i naziv projekta bi trebao biti ispravan i ne morate ih mijenjati.
   • f. Kliknite OK.

Dizajn Files za Intel 8K DisplayPort Video Format Conversion Design Example

Tabela 1. Dizajn Files

File ili Ime fascikle	Opis
ip	Sadrži IP instancu files za sve Intel FPGA IP instance u dizajnu: • DisplayPort IP (predajnik i prijemnik) • PLL koji generiše taktove na najvišem nivou dizajna • Svi IP koji čine sistem Platform Designer za procesni cevovod.
master_image	Sadrži pre_compiled.sof, koji je unaprijed kompajlirano programiranje ploče file za dizajn.
non_acds_ip	Sadrži izvorni kod za dodatni IP u ovom dizajnu koji Intel Quartus Prime ne uključuje.
sdc	Sadrži SDC file koji opisuje dodatna vremenska ograničenja koja ovaj dizajn zahtijeva. SDC fileAutomatski uključeni sa IP instancama ne obrađuju ova ograničenja.
softver	Sadrži izvorni kod, biblioteke i skripte za izradu softvera koji radi na ugrađenom Nios II procesoru za kontrolu funkcionalnosti visokog nivoa dizajna.
udx10_dp	Fascikla u koju Intel Quartus Prime generiše izlaz files za sistem Platform Designer. Izlaz udx10_dp.sopcinfo file omogućava vam da generišete inicijalizaciju memorije file za softversku memoriju procesora Nios II. Ne morate prvo generirati kompletan Platform Designer sistem.
non_acds_ip.ipx	Ovaj IPX file deklarira sve IP adrese u folderu non_acds_ip Platform Designeru tako da se pojavljuje u IP biblioteci.
README.txt	Kratke upute za izradu i pokretanje dizajna.
top.qpf	Projekat Intel Quartus Prime file za dizajn.
top.qsf	Postavke projekta Intel Quartus Prime file za dizajn. Ovo file navodi sve filepotrebni su za izradu dizajna, zajedno sa zadacima iglica i brojnim drugim projektnim postavkama.
top.v	Verilog HDL najvišeg nivoa file za dizajn.
udx10_dp.qsys	Platform Designer sistem koji sadrži cevovod za obradu videa, Nios II procesor i njegove periferne uređaje.

Kompajliranje 8K DisplayPort video formata konverzije dizajna Example
Intel obezbeđuje unapred kompajlirano programiranje ploče file za dizajn u direktoriju master_image (pre_compiled.sof) kako bi vam omogućili da pokrenete dizajn bez pokretanja pune kompilacije.
KORACI:

1. U softveru Intel Quartus Prime otvorite top.qpf projekat file. Preuzeta arhiva to stvara file kada raspakujete projekat.
2. Kliknite File ➤ Otvorite i odaberite ip/dp_rx_tx/dp_rx_tx.ip. Otvara se GUI za uređivanje parametara za DisplayPort IP, koji prikazuje parametre za DisplayPort instancu u dizajnu.
3. Kliknite Generiraj prample Design (ne Generate).
4. Kada se generiranje završi, zatvorite uređivač parametara.
5. In File Explorer, idite do direktorija softvera i raspakujte vip_control_src.zip arhivu da generišete direktorij vip_control_src.
6. U BASH terminalu idite na softver/skriptu i pokrenite shell skriptu build_sw.sh.
   Skripta gradi softver Nios II za dizajn. To stvara i .elf file koji možete preuzeti na ploču u toku rada i .hex file kompajlirati u programsku ploču .sof file.
7. U softveru Intel Quartus Prime kliknite na Obrada ➤ Pokreni kompilaciju.
   • Intel Quartus Prime generiše udx10_dp.qsys Platform Designer sistem.
   • Intel Quartus Prime postavlja projekat na top.qpf.

Kompilacija stvara top.sof u output_files direktorij kada se završi.

Viewing i regeneracija sistema dizajnera platforme

1. Kliknite Alati ➤ Dizajner platforme.
2. Izaberite ime sistema.qsys za sistemsku opciju Platform Designer.
3. Kliknite Otvori.
   Platform Designer otvara sistem.
4. Review sistem.
5. Regenerirajte sistem:
   • a. Kliknite Generiraj HDL….
   • b. U Generacijskom prozoru uključite Očisti izlazne direktorije za odabrane ciljeve generiranja.
   • c. Kliknite na Generiraj

Kompajliranje 8K DisplayPort video formata konverzije dizajna Example sa Nios II alatima za pravljenje softvera za Eclipse
Postavili ste interaktivni Nios II Eclipse radni prostor za dizajn kako biste proizveli radni prostor koji koristi iste fascikle koje koristi skripta za izgradnju. Ako ste prethodno pokrenuli skriptu za izgradnju, trebali biste izbrisati foldere software/vip_control i software/vip_control_bsp prije kreiranja Eclipse radnog prostora. Ako u bilo kom trenutku ponovo pokrenete skriptu za izgradnju, ona prepisuje radni prostor Eclipse.
KORACI:

1. Idite do direktorija softvera i raspakirajte vip_control_src.zip arhivu da biste generisali direktorij vip_control_src.
2. U direktoriju instaliranog projekta kreirajte novi folder i nazovite ga radni prostor.
3. U softveru Intel Quartus Prime, kliknite na Tools ➤ Nios II Software Build Tools for Eclipse.
   • a. U prozoru Pokretač radnog prostora izaberite fasciklu radnog prostora koju ste kreirali.
   • b. Kliknite OK.
4. U prozoru Nios II – Eclipse kliknite File ➤ Novo ➤ Nios II aplikacija i BSP iz predloška.
   Pojavljuje se dijaloški okvir Nios II aplikacija i BSP iz predloška.
   • a. U SOPC informacijama File izaberite udx10_dp/ udx10_dp.sopcinfo file. Nios II SBT za Eclipse popunjava ime CPU-a imenom procesora iz .sopcinfo file.
   • b. U polje Naziv projekta upišite vip_control.
   • c. Izaberite Prazan projekat sa liste Predlošci.
   • d. Kliknite na Next.
   • e. Izaberite Kreiraj novi BSP projekat na osnovu predloška projekta aplikacije sa imenom projekta vip_control_bsp.
   • f. Uključite Koristi zadanu lokaciju.
   • g. Kliknite Završi da kreirate aplikaciju i BSP na osnovu .sopcinfo file.
     Nakon što se BSP generiše, projekti vip_control i vip_control_bsp pojavljuju se na kartici Project Explorer.
5. U Windows Exploreru kopirajte sadržaj direktorija software/vip_control_src u novokreirani direktorij software/vip_control.
6. Na kartici Project Explorer u prozoru Nios II – Eclipse, kliknite desnim tasterom miša na fasciklu vip_control_bsp i izaberite Nios II > BSP Editor.
   • a. Izaberite Ništa sa padajućeg menija za sys_clk_timer.
   • b. Odaberite cpu_timer iz padajućeg menija za timestamp_timer.
   • c. Uključite enable_small_c_library.
   • d. Pritisnite Generiraj.
   • e. Kada se generisanje završi, kliknite na Izađi.
7. Na kartici Project Explorer, kliknite desnim tasterom miša na direktorijum vip_control i kliknite na Svojstva.
   1. a. U prozoru Svojstva za vip_control, proširite svojstva Nios II aplikacije i kliknite Nios II Putevi aplikacije.
   2. b. Kliknite Dodaj… pored Bibliotečki projekti.
   3. c. U prozoru Library Projects, idite do direktorija udx10.dp\spftware \vip_control_src i odaberite direktorij bkc_dprx.syslib.
   4. d. Kliknite OK. Pojavljuje se poruka Pretvori u relativnu putanju. Kliknite na Yes.
   5. e. Ponovite korake 7.b na stranici 8 i 7.c na stranici 8 za direktorije bkc_dptx.syslib i bkc_dptxll_syslib
   6. f. Kliknite OK.
8. Odaberite Projekt ➤ Izgradi sve da biste generirali file vip_control.elf u direktoriju software/vip_control.
9. Napravite mem_init file za kompilaciju Intel Quartus Prime:
   1. a. Desni klik vip_control u prozoru Project Explorer.
   2. b. Odaberite Napravite ciljeve ➤ Izgradite….
   3. c. Odaberite mem_init_generate.
      d. Kliknite na Build.
      Softver Intel Quartus Prime generiše
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file u direktoriju software/vip_control/mem_init.
10. Sa dizajnom koji radi na povezanoj ploči, pokrenite programiranje vip_control.elf file kreiran od strane Eclipse build-a.
    • a. Kliknite desnim tasterom miša na fasciklu vip_control na kartici Project Explorer u prozoru Nios II -Eclipse.
    • b. Odabir Pokreni kao ➤ Nios II Hardver. Ako imate otvoren prozor terminala Nios II, zatvorite ga prije preuzimanja novog softvera.

Postavljanje Intel Arria 10 GX FPGA razvojnog kompleta
Opisuje kako postaviti komplet za pokretanje 8K DisplayPort Video Format Conversion Design Example.

Slika 1. Intel Arria 10 GX razvojni komplet sa HiLo ćerkom karticom
Na slici je prikazana ploča sa uklonjenim plavim hladnjakom kako bi se pokazalo pozicioniranje DDR4 Hilo kartice. Intel preporučuje da ne pokrećete dizajn bez postavljenog hladnjaka.

KORACI:

1. Postavite Bitec DisplayPort 1.4 FMC karticu na razvojnu ploču koristeći FMC port A.
2. Uvjerite se da je prekidač za napajanje (SW1) isključen, a zatim spojite konektor za napajanje.
3. Povežite USB kabl na računar i na MicroUSB konektor (J3) na razvojnoj ploči.
4. Priključite DisplayPort 1.4 kabel između DisplayPort izvora i prijemnog porta Bitec DisplayPort 1.4 FMC kartice i uvjerite se da je izvor aktivan.
5. Priključite DisplayPort 1.4 kabel između DisplayPort zaslona i prijenosnog porta Bitec DisplayPort 1.4 FMC kartice i uvjerite se da je zaslon aktivan.
6. Uključite ploču pomoću SW1.

LED diode statusa ploče, dugmad i DIP prekidači
Intel Arria 10 GX FPGA razvojni komplet ima osam statusnih LED dioda (sa zelenim i crvenim emiterima), tri korisnička dugmeta i osam korisničkih DIP prekidača. Dizajn konverzije 8K DisplayPort video formata Example osvetljava LED diode kako bi ukazao na stanje veze DisplayPort prijemnika. Dugmad i DIP prekidači vam omogućavaju da promijenite postavke dizajna.

LED diode statusa

Tabela 2. LED diode statusa

LED	Opis
Crvene LED diode
0	DDR4 EMIF kalibracija je u toku.
1	DDR4 EMIF kalibracija nije uspjela.
7:2	Nekorišćeno.
Zelene LED diode
0	Svetli kada se obuka DisplayPort veze prijemnika uspešno završi, a dizajn dobije stabilan video.
5:1	Broj traka DisplayPort prijemnika: 00001 = 1 traka 00010 = 2 trake 00100 = 4 trake
7:6	Brzina trake DisplayPort prijemnika: 00 = 1.62 Gbps 01 = 2.7 Gbps 10 = 5.4 Gbps 11 = 8.1 Gbps

U tabeli je prikazan status koji svaka LED lampica prikazuje. Svaka LED pozicija ima i crvene i zelene indikatore koji mogu svijetliti nezavisno. Bilo koja LED koja svijetli narandžasto znači da su uključeni i crveni i zeleni indikatori.

Korisnička dugmad
Korisnički taster 0 kontroliše prikaz Intel logotipa u gornjem desnom uglu izlaznog ekrana. Prilikom pokretanja, dizajn omogućava prikaz logotipa. Pritiskom na dugme 0 uključujete opciju za prikaz logotipa. Korisnički taster 1 kontroliše način skaliranja dizajna. Kada je izvor ili umivaonik priključen na vruće, dizajn je zadano postavljen na:

• Prolazni način rada, ako je ulazna rezolucija manja ili jednaka izlaznoj rezoluciji
• Režim smanjenja, ako je ulazna rezolucija veća od izlazne rezolucije

Svaki put kada pritisnete korisničko dugme 1, dizajn prelazi na sljedeći način skaliranja (prolaz > povećanje, povećanje > smanjenje, smanjenje > prolaz). Korisnički taster 2 se ne koristi.

Korisnički DIP prekidači
DIP prekidači kontrolišu opciono štampanje Nios II terminala i podešavanja za izlazni video format koji se pokreće preko DisplayPort predajnika.

Tabela 3. DIP prekidači
U tabeli su navedene funkcije svakog DIP prekidača. DIP prekidači, označeni brojevima od 1 do 8 (ne od 0 do 7), odgovaraju brojevima odštampanim na komponenti prekidača. Da biste svaki prekidač postavili na ON, pomaknite bijeli prekidač prema LCD-u i dalje od LED dioda na ploči.

Prekidač	Funkcija
1	Omogućava štampanje Nios II terminala kada je postavljeno na UKLJUČENO.
2	Postavite izlazne bitove po boji: OFF = 8 bita UKLJUČENO = 10 bita
4:3	Postavite izlazni prostor boja i sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5	Postavite izlaznu rezoluciju i brzinu kadrova: SW4 OFF, SW3 OFF = 4K60 SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60
8:7	Nekorišćeno

Pokretanje dizajna konverzije 8K DisplayPort video formata Example
Morate preuzeti kompajlirani .sof file za dizajn za Intel Arria 10 GX FPGA razvojni komplet za pokretanje dizajna.
KORACI:

1. U softveru Intel Quartus Prime kliknite na Tools ➤ Programmer.
2. U prozoru programatora kliknite na Auto Detect da skenirate JTAG lanca i otkrijte povezane uređaje.
   Ako se pojavi iskačući prozor u kojem se traži da ažurirate listu uređaja programera, kliknite na Da.
3. Na listi uređaja izaberite red sa oznakom 10AX115S2F45.
4. Kliknite Promijeni File…
   • Za korištenje unaprijed kompajlirane verzije programiranja file koje Intel uključuje kao dio preuzimanja dizajna, odaberite master_image/pre_compiled.sof.
   • Za korištenje vašeg programiranja file kreiran od strane lokalnog kompajliranja, odaberite output_files/top.sof.
5. Uključite Program/Configure u 10AX115S2F45 redu liste uređaja.
6. Kliknite na Start.
   Kada programator završi, dizajn se pokreće automatski.
7. Otvorite Nios II terminal da biste primili izlazne tekstualne poruke iz dizajna, inače će se dizajn zaključati nakon brojnih promjena prekidača (samo ako postavite korisnički DIP prekidač 1 na ON).
   • a. Otvorite prozor terminala i upišite nios2-terminal
   • b. Pritisnite Enter.

priključen na ulaz. Bez izvora, izlaz je crni ekran sa Intel logom u gornjem desnom uglu ekrana.

Funkcionalni opis dizajna konverzije 8K DisplayPort video formata Example

Sistem Platform Designer, udx10_dp.qsys, sadrži IP protokola DisplayPort prijemnika i odašiljača, IP video cevovoda i komponente Nios II procesora. Dizajn povezuje sistem Platform Designer sa DisplayPort prijemnikom i PHY logikom odašiljača (koja sadrži primopredajnike interfejsa) i logiku rekonfiguracije primopredajnika na najvišem nivou u Verilog HDL RTL dizajnu file (top.v). Dizajn se sastoji od jedne putanje za obradu videa između DisplayPort ulaza i DisplayPort izlaza.

Slika 2. Blok dijagram
Dijagram prikazuje blokove u 8K DisplayPort Video Format Conversion Design Design Example. Dijagram ne prikazuje neke od generičkih perifernih uređaja povezanih na Nios II, Avalon-MM između Nios II procesora i ostalih komponenti sistema. Dizajn prihvata video sa DisplayPort izvora sa leve strane, obrađuje video kroz video cevovod s leva na desno pre nego što ga prosleđuje u DisplayPort ponor na desnoj strani.

DisplayPort Receiver PHY i DisplayPort Receiver IP
Bitec DisplayPort FMC kartica pruža bafer za DisplayPort 1.4 signal iz DisplayPort izvora. Kombinacija DisplayPort Receiver PHY i DisplayPort Receiver IP dekodira dolazni signal kako bi se kreirao video stream. DisplayPort prijemnik PHY sadrži primopredajnike za deserijalizaciju dolaznih podataka, a DisplayPort prijemnik IP dekodira DisplayPort protokol. Kombinovani DisplayPort Receiver IP obrađuje dolazni DisplayPort signal bez ikakvog softvera. Rezultirajući video signal s IP prijemnika DisplayPort je izvorni paketizirani format strimovanja. Dizajn konfiguriše DisplayPort prijemnik za 10-bitni izlaz.

DisplayPort na IP adresu video zapisa
Paketizirani format podataka za striming koji izlaz DisplayPort prijemnika nije direktno kompatibilan sa formatom video podataka sa taktom koji očekuje IP ulaznog video signala sa taktom. DisplayPort to Clocked Video IP je prilagođena IP adresa za ovaj dizajn. Konvertuje DisplayPort izlaz u kompatibilni video format sa taktom koji možete povezati direktno na video ulaz sa taktom. DisplayPort to Clocked Video IP može modificirati standard žičane signalizacije i može promijeniti redoslijed ravni boja unutar svakog piksela. Standard DisplayPort navodi poredak boja koji se razlikuje od IP redosleda Intel video cevovoda. Nios II procesor kontroliše zamenu boja. Čita trenutni prostor boja za prenos sa IP prijemnika DisplayPort sa svojim Avalon-MM slave interfejsom. On usmjerava DisplayPort na IP video signala sa taktom da primijeni odgovarajuću korekciju sa svojim Avalon-MM slave interfejsom.

Video ulaz sa taktom
Video ulaz sa taktom obrađuje signal video interfejsa sa taktom iz DisplayPort-a u Clocked Video IP i konvertuje ga u format Avalon-ST video signala. Ovaj format signala uklanja sve horizontalne i vertikalne informacije o zatamnjenju iz videa ostavljajući samo aktivne podatke o slici. IP ga pakira kao jedan paket po video kadru. Takođe dodaje dodatne pakete metapodataka (koji se nazivaju kontrolni paketi) koji opisuju rezoluciju svakog video okvira. Avalon-ST video tok kroz cev za obradu je četiri paralelna piksela, sa tri simbola po pikselu. Video ulaz sa taktom obezbeđuje ukrštanje takta za konverziju iz video signala sa promenljivom brzinom takta sa IP prijemnika DisplayPort u fiksni takt (300 MHz) za video IP cevovod.

Stream Cleaner
Čistač toka osigurava da Avalon-ST video signal koji prolazi do procesnog cjevovoda bude bez grešaka. Vruće uključivanje DisplayPort izvora može uzrokovati da dizajn predstavi nepotpune okvire podataka na video ulaznoj IP IP adresi i da generiše greške u rezultirajućem Avalon-ST video streamu. Veličina paketa koji sadrže video podatke za svaki okvir tada se ne poklapaju s veličinom koju prijavljuju povezani kontrolni paketi. Čistač toka detektuje ove uslove i dodaje dodatne podatke (sive piksele) na kraj uvredljivih video paketa kako bi kompletirao okvir i odgovarao specifikaciji u kontrolnom paketu.

Chroma Resampler (ulaz)
Video podaci koje dizajn prima na ulazu iz DisplayPort-a mogu biti 4:4:4, 4:2:2 ili 4:2:0 chroma sampLED. Ulazna hroma rezampler uzima dolazni video u bilo kojem formatu i konvertuje ga u 4:4:4 u svim slučajevima. Za bolju vizualnu kvalitetu, chroma resampler koristi kompjuterski najskuplji filtrirani algoritam. Procesor Nios II čita trenutni chroma sampling format sa IP prijemnika DisplayPort preko njegovog Avalon-MM slave interfejsa. Komunicira format u chroma resampler preko njegovog Avalon-MM slave interfejsa.

Konvertor prostora boja (ulaz)
Ulazni video podaci sa DisplayPort-a mogu koristiti RGB ili YCbCr prostor boja. Konvertor ulaznog prostora boja uzima dolazni video u bilo kom formatu koji stigne i konvertuje ga u RGB u svim slučajevima. Nios II procesor čita trenutni prostor boja sa IP prijemnika DisplayPort sa svojim Avalon-MM slave interfejsom; učitava ispravne koeficijente konverzije u rezoluciju bojeampler preko njegovog Avalon-MM slave interfejsa.

Clipper
Kliper bira aktivnu oblast iz dolaznog video toka i odbacuje ostatak. Softverska kontrola koja radi na Nios II procesoru definira regiju za odabir. Region zavisi od rezolucije podataka primljenih na DisplayPort izvoru i izlazne rezolucije i režima skaliranja. Procesor komunicira region sa Clipper-om preko njegovog Avalon-MM slave interfejsa.

Scaler
Dizajn primjenjuje skaliranje na dolazne video podatke prema primljenoj ulaznoj rezoluciji i rezoluciji izlaza koja vam je potrebna. Također možete birati između tri načina skaliranja (upscale, downscale i passthrough). Dvije skalarne IP adrese pružaju funkcionalnost skaliranja: jedna implementira bilo koje potrebno smanjenje; drugi implementira povećanje veličine. Dizajn zahtijeva dva skalera.

• Kada skaler implementira smanjenje, ne proizvodi valjane podatke o svakom ciklusu takta na svom izlazu. Za nprampDakle, ako se implementira 2x omjer smanjenja vrijednosti, važeći signal na izlazu je visok u svakom drugom ciklusu takta, dok dizajn prima svaku parnu ulaznu liniju, a zatim nizak za cijeli niz neparnih ulaznih linija. Ovo ponašanje pucanja je fundamentalno za proces smanjenja brzine podataka na izlazu, ali je nekompatibilno sa nizvodnim IP mikserom, koji generalno očekuje konzistentniju brzinu podataka kako bi se izbjegao nedovoljan protok na izlazu. Dizajn zahtijeva Frame Buffer između bilo kojeg downscale i miksera. Frame Buffer omogućava mikseru da čita podatke brzinom koja mu je potrebna.
• Kada skaler implementira povećanje, on proizvodi validne podatke o svakom ciklusu takta, tako da sljedeći mikser nema problema. Međutim, možda neće prihvatiti nove ulazne podatke u svakom ciklusu takta. Uzimam 2x upscale kao bivšiampDakle, na parnim izlaznim linijama prihvata novi takt podataka svaki drugi ciklus takta, a zatim ne prihvata nove ulazne podatke na neparnim izlaznim linijama. Međutim, uzvodni Clipper može proizvesti podatke potpuno različitom brzinom ako primjenjuje značajan isječak (npr. tokom zumiranja). Stoga, Clipper i upscale moraju općenito biti odvojeni Frame Buffer-om, što zahtijeva da Scaler sjedi iza Frame Buffera u cjevovodu. Scaler mora biti ispred Frame Buffer-a za smanjenje veličine, tako da dizajn implementira dva odvojena skalera sa svake strane Frame Buffera: jedan za povećanje; drugi za smanjenje.

Dva skalera takođe smanjuju maksimalnu DDR4 propusnost koju zahteva Frame Buffer. Uvijek morate primijeniti snižavanje prije Frame Buffera, minimizirajući brzinu podataka na strani pisanja. Uvijek primijenite povećanja nakon Frame Buffera, koji minimizira brzinu podataka na strani čitanja. Svaki Scaler dobija potrebnu ulaznu rezoluciju iz kontrolnih paketa u dolaznom video streamu, dok Nios II procesor sa Avalon-MM slave interfejsom postavlja izlaznu rezoluciju za svaki Scaler.

Frame Buffer
Kadrovski bafer koristi DDR4 memoriju za obavljanje trostrukog baferovanja koji omogućava cevovodu za obradu videa i slike da izvrši konverziju brzine kadrova između dolazne i odlazne brzine kadrova. Dizajn može prihvatiti bilo koju ulaznu brzinu kadrova, ali ukupna brzina piksela ne smije biti veća od 1 giga piksela u sekundi. Softver Nios II postavlja izlaznu brzinu kadrova na 30 ili 60 fps, u zavisnosti od izlaznog moda koji odaberete. Brzina izlaznih kadrova je funkcija postavki video izlaza sa taktom i sata izlaznog video piksela. Protivpritisak koji se taktirani video izlaz primjenjuje na cjevovod određuje brzinu kojom strana za čitanje Frame Buffer-a izvlači video okvire iz DDR4.

Mikser
Mikser generiše crnu pozadinsku sliku fiksne veličine koju Nios II procesor programira da odgovara veličini trenutne izlazne slike. Mikser ima dva ulaza. Prvi ulaz se povezuje na upscaler kako bi se omogućilo dizajnu da prikaže izlaz iz trenutnog video cjevovoda. Drugi ulaz se povezuje na blok generatora ikona. Dizajn omogućava prvi ulaz miksera samo kada detektuje aktivan, stabilan video na video ulazu sa taktom. Zbog toga dizajn održava stabilnu izlaznu sliku na izlazu dok se na ulazu može priključiti vruće. Dizajn alfa spaja drugi ulaz u mikser, povezan sa generatorom ikona, preko pozadine i video cevovoda slike sa 50% transparentnosti.

Konvertor prostora boja (izlaz)
Konvertor izlaznog prostora boja transformiše ulazne RGB video podatke u RGB ili YCbCr prostor boja na osnovu podešavanja vremena izvršavanja iz softvera.

Chroma Resampler (izlaz)
Rezampler pretvara format iz 4:4:4 u jedan od formata 4:4:4, 4:2:2 ili 4:2:0. Softver postavlja format. Rezampler također koristi filtrirani algoritam za postizanje video zapisa visokog kvaliteta.

Video izlaz sa taktom
Video izlaz sa taktom konvertuje Avalon-ST video tok u video format sa taktom. Video izlaz sa taktom dodaje video zapisu horizontalno i vertikalno zatamnjenje i informacije o vremenu sinhronizacije. Nios II procesor programira relevantne postavke u video izlazu sa taktom u zavisnosti od izlazne rezolucije i brzine kadrova koju tražite. Video izlaz sa taktom konvertuje takt, prelazeći sa fiksnog takta cevovoda od 300 MHz do promenljive brzine video zapisa sa taktom.

Video sa taktom na DisplayPort
Komponenta odašiljača DisplayPort prihvata podatke formatirane kao video zapis sa taktom. Razlike u žičanoj signalizaciji i deklaraciji interfejsa provodnika u Platform Designer-u sprečavaju da povežete video izlaz sa taktom direktno na IP predajnika DisplayPort. Komponenta Clocked Video to DisplayPort je prilagođena IP adresa koja je specifična za dizajn kako bi se omogućila jednostavna konverzija potrebnu između Clocked Video Output i DisplayPort IP predajnika. Takođe menja redosled ravni boja u svakom pikselu kako bi se uzeli u obzir različiti standardi formatiranja boja koje koriste Avalon-ST Video i DisplayPort.

DisplayPort predajnik IP i DisplayPort predajnik PHY
DisplayPort predajnik IP i DisplayPort odašiljač PHY zajedno rade na pretvaranju video toka iz video zapisa sa taktom u kompatibilan DisplayPort tok. IP odašiljača DisplayPort upravlja DisplayPort protokolom i kodira važeće DisplayPort podatke, dok DisplayPort odašiljač PHY sadrži primopredajnike i kreira serijski izlaz velike brzine.

Nios II procesor i periferija
Sistem Platform Designer sadrži Nios II procesor, koji upravlja IP adresama DisplayPort prijemnika i predajnika i postavkama vremena izvođenja za cevovod za obradu. Nios II procesor se povezuje sa ovim osnovnim perifernim uređajima:

• Memorija na čipu za pohranjivanje programa i njegovih podataka.
• AJTAG UART za prikaz softverskog printf izlaza (preko Nios II terminala).
• Sistemski tajmer za generisanje kašnjenja na nivou milisekundi u različitim tačkama softvera, kao što zahteva DisplayPort specifikacija minimalnog trajanja događaja.
• LED diode za prikaz statusa sistema.
• Prekidači sa dugmetom za omogućavanje prebacivanja između režima skaliranja i za omogućavanje i onemogućavanje prikaza Intel logotipa.
• DIP prekidači koji omogućavaju prebacivanje izlaznog formata i omogućavaju i onemogućavaju štampanje poruka na Nios II terminalu.

Hot-plug događaji na DisplayPort izvoru i prekidima požara koji pokreću Nios II procesor da ispravno konfiguriše DisplayPort predajnik i cevovod. Glavna petlja u softverskom kodu također prati te vrijednosti na tipkama i DIP prekidačima i u skladu s tim mijenja postavku cjevovoda.

I²C kontroleri
Dizajn sadrži dva I²C kontrolera (Si5338 i PS8460) za uređivanje postavki tri druge komponente na Intel Arria 10 10 GX FPGA razvojnom kompletu. Dva Si5338 generatora takta na Intel Arria 10 GX FPGA razvojnom kompletu se povezuju na istu I²C magistralu. Prvi generiše referentni takt za DDR4 EMIF. Podrazumevano, ovaj takt je podešen na 100 MHz za upotrebu sa 1066 MHz DDR4, ali ovaj dizajn pokreće DDR4 na 1200 MHz, što zahteva referentni takt od 150 MHz. Prilikom pokretanja Nios II procesor, preko periferije I²C kontrolera, mijenja postavke u mapi registara prvog Si5338 kako bi povećao brzinu referentnog takta DDR4 na 150MHz. Drugi generator takta Si5338 generiše vid_clk za taktirani video interfejs između cevovoda i IP predajnika DisplayPort-a. Morate podesiti brzinu ovog sata za svaku različitu izlaznu rezoluciju i brzinu kadrova koju dizajn podržava. Možete podesiti brzinu tokom rada kada to zahteva Nios II procesor. Bitec DisplayPort 1.4 FMC kćerka kartica koristi Parade PS8460 repetitor i retimer za čišćenje podrhtavanja. Prilikom pokretanja Nios II procesor uređuje podrazumevane postavke ove komponente kako bi zadovoljio zahteve dizajna.

Opis softvera

Dizajn konverzije 8K DisplayPort video formata Example uključuje IP iz Intel Video and Image Processing Suite i IP interfejs DisplayPort. Svi ovi IP-ovi mogu da obrađuju okvire podataka bez ikakvih daljih intervencija kada su ispravno podešeni. Morate implementirati eksternu kontrolu visokog nivoa da biste podesili IP adrese za početak i kada se sistem promijeni, npr. događaji hot-plug za DisplayPort prijemnik ili odašiljač ili aktivnost korisničkog dugmeta. U ovom dizajnu, Nios II procesor, koji pokreće softver za kontrolu po narudžbi, pruža kontrolu visokog nivoa. Prilikom pokretanja softvera:

• Postavlja referentni takt DDR4 na 150 MHz kako bi se omogućila brzina DDR od 1200 MHz, a zatim resetuje IP interfejsa eksterne memorije radi rekalibracije na novom referentnom taktu.
• Postavlja PS8460 DisplayPort repetitor i retajmer.
• Inicijalizira DisplayPort sučelje prijemnika i predajnika.
• Inicijalizira IP-ove cjevovoda za obradu.

Kada je inicijalizacija završena, softver ulazi u kontinuiranu while petlju, provjeravajući brojne događaje i reagirajući na njih.

Promjene u načinu skaliranja
Dizajn podržava tri osnovna načina skaliranja; prolazni, veći i niži. U prolaznom modu dizajn ne vrši skaliranje ulaznog videa, u upscale modu dizajn povećava ulazni video, a u downscale modu dizajn smanjuje ulazni video.
Četiri bloka u procesu obrade; Clipper, downscaler, upscaler i mikser određuju prezentaciju konačnog izlaza u svakom načinu rada. Softver kontrolira postavke svakog bloka ovisno o trenutnoj ulaznoj rezoluciji, izlaznoj rezoluciji i načinu skaliranja koji odaberete. U većini slučajeva, Clipper prenosi ulaz nepromijenjen, a veličina pozadine miksera je iste veličine kao i konačna, skalirana verzija ulaznog videa. Međutim, ako je ulazna video rezolucija veća od izlazne veličine, nije moguće primijeniti povećanje na ulazni video bez prethodnog isjecanja. Ako je ulazna rezolucija manja od izlazne, softver ne može primijeniti smanjenje bez primjene pozadinskog sloja miksera koji je veći od ulaznog video sloja, koji dodaje crne trake oko izlaznog videa.

Tabela 4. Procesni blok cjevovodi
Ova tabela navodi djelovanje četiri bloka procesnih cjevovoda u svakoj od devet kombinacija skaliranja, ulazne rezolucije i izlazne rezolucije.

Mode	unutra > van	in = out	in < out
Passthrough	Isječak za izlaznu veličinu Bez smanjenja	Nema klipa Nema smanjenja	Nema klipa Nema smanjenja
nastavak…

Mode	unutra > van	in = out	in < out
	No upscale Nema crne ivice	No upscale Nema crne ivice	No upscale Crni rubovi na izlaznoj veličini
Upscale	Isječak na izlaznu veličinu 2/3 Bez smanjenja Povećajte veličinu na izlaznu veličinu Bez crne ivice	Isječak na izlaznu veličinu 2/3 Bez smanjenja Povećajte veličinu na izlaznu veličinu Bez crne ivice	Nema klipa Nema smanjenja Povećajte veličinu na izlaznu veličinu Bez crne ivice
Downscale	Nema klipa Smanjenje veličine na izlaznu veličinu Bez povećanja Nema crne ivice	Nema klipa Smanjenje veličine na izlaznu veličinu Bez povećanja Nema crne ivice	Nema klipa Smanjenje veličine na 2/3 ulazne veličine Nema povećanja Crni rubovi na izlaznoj veličini

Prebacivanje između režima pritiskom na dugme korisnika 1. Softver prati vrednosti na tasterima pri svakom prolazu kroz petlju (odbija softver) i na odgovarajući način konfiguriše IP adrese u procesu obrade.

Promjene na DisplayPort ulazu
Prilikom svakog prolaska kroz petlju softver ispituje status video ulaza sa taktom, tražeći promjene u stabilnosti ulaznog video toka. Softver smatra da je video stabilan ako:

• Video ulaz sa taktom javlja da je video zapis uspješno zaključan.
• Ulazna rezolucija i prostor boja nisu se promijenili od prethodnog prolaska kroz petlju.

Ako je ulaz bio stabilan, ali je izgubio zaključavanje ili su se promijenila svojstva video toka, softver zaustavlja video ulaz sa taktom koji šalje video kroz cjevovod. Takođe postavlja mikser da prestane da prikazuje ulazni video sloj. Izlaz ostaje aktivan (prikazuje crni ekran i Intel logo) tokom bilo kakvih događaja hotplug prijemnika ili promene rezolucije.
Ako ulaz nije bio stabilan, ali je sada stabilan, softver konfiguriše cevovod da prikaže novu ulaznu rezoluciju i prostor boja, ponovo pokreće izlaz iz CVI-a i postavlja mikser da ponovo prikazuje ulazni video sloj. Ponovno uključivanje sloja miksera nije trenutno jer Frame Buffer možda još uvijek ponavlja stare okvire iz prethodnog unosa i dizajn mora obrisati ove okvire. Zatim možete ponovo omogućiti ekran kako biste izbjegli kvarove. Bafer okvira čuva broj okvira pročitanih iz DDR4, koje procesor Nios II može pročitati. Softver sampovo broji kada ulaz postane stabilan i ponovo omogućava sloj miksera kada se broj poveća za četiri okvira, što osigurava da dizajn izbaci sve stare okvire iz bafera.

DisplayPort predajnik Hot-plug događaji
Hot-plug događaji na DisplayPort predajniku izazivaju prekid unutar softvera koji postavlja zastavicu da upozori glavnu softversku petlju o promjeni izlaza. Kada dizajn detektuje hot plug odašiljača, softver čita EDID za novi ekran kako bi odredio koje rezolucije i prostore boja podržava. Ako postavite DIP prekidače na način rada koji novi ekran ne može podržati, softver se vraća na manje zahtjevan način prikaza. Zatim konfiguriše cevovod, IP DisplayPort odašiljača i Si5338 deo koji generiše predajnik vid_clk za novi izlazni režim. Kada se unos promijeni, sloj miksera za ulazni video se ne prikazuje jer softver uređuje postavke za cevovod. Softver se ne omogućava ponovo
prikaz do nakon četiri kadra kada nove postavke prođu kroz okvir
tampon.

Promjene korisničkih postavki DIP prekidača
Položaji korisničkih DIP prekidača 2 do 6 kontrolišu izlazni format (rezolucija, broj kadrova, prostor boja i bitovi po boji) koji se pokreće preko DisplayPort predajnika. Kada softver otkrije promjene na ovim DIP prekidačima, on prolazi kroz niz koji je praktički identičan hot plugu odašiljača. Ne morate ispitivati ​​EDID predajnika jer se on ne mijenja.

Istorija revizija za AN 889: Dizajn konverzije 8K DisplayPort video formata Example

Tabela 5. Istorija revizija za AN 889: 8K DisplayPort video format konverzije Dizajn Example

Verzija dokumenta	Promjene
2019.05.30	Prvo izdanje.

Intel Corporation. Sva prava zadržana. Intel, Intel logo i druge Intel oznake su zaštitni znaci Intel Corporation ili njenih podružnica. Intel garantuje performanse svojih FPGA i poluprovodničkih proizvoda u skladu sa trenutnim specifikacijama u skladu sa Intelovom standardnom garancijom, ali zadržava pravo da izvrši izmene bilo kojeg proizvoda i usluge u bilo koje vreme bez prethodne najave. Intel ne preuzima nikakvu odgovornost ili odgovornost koja proizilazi iz primene ili korišćenja bilo koje informacije, proizvoda ili usluge opisane ovde, osim ako je Intel izričito pristao u pisanoj formi. Intelovim kupcima se savjetuje da nabave najnoviju verziju specifikacija uređaja prije nego što se oslone na bilo koju objavljenu informaciju i prije naručivanja proizvoda ili usluga.
*Druga imena i robne marke mogu se smatrati vlasništvom drugih.

Dokumenti / Resursi

intel AN 889 8K DisplayPort dizajn konverzije video formata Example [pdf] Korisnički priručnik AN 889 8K DisplayPort dizajn konverzije video formata Example, AN 889, 8K DisplayPort Video Format Conversion Design Example, Dizajn konverzije formata Example, Conversion Design Example

Reference

• Uputstvo za upotrebu