Cynnwys cuddio
1 intel AN 889 8K DisplayPort Dyluniad Trosi Fformat Fideo Example
2 Ynglŷn â Chynllun Trosi Fformat Fideo 8K DisplayPort Example
3 Nodweddion y Dyluniad Trosi Fformat Fideo 8K DisplayPort Example
4 Cychwyn Arni gyda'r 8K DisplayPort Video Conversion Design Example
5 Disgrifiad Swyddogaethol o'r Dyluniad Trosi Fformat Fideo 8K DisplayPort Example
6 Disgrifiad Meddalwedd
7 Hanes Adolygu ar gyfer AN 889: 8K DisplayPort Video Conversion Design Example
8 Dogfennau / Adnoddau
8.1 Cyfeiriadau
9 Swyddi Cysylltiedig

intel-LOGO

intel AN 889 8K DisplayPort Dyluniad Trosi Fformat Fideo Example

intel-AN-889-8K-DisplayPort-Video-Fformat-Trosi-Design-Example-PRO

Ynglŷn â Chynllun Trosi Fformat Fideo 8K DisplayPort Example

Mae'r Dyluniad Trosi Fformat Fideo 8K DisplayPort ExampMae le yn integreiddio IP cysylltedd fideo Intel DisplayPort 1.4 gyda phiblinell prosesu fideo. Mae'r dyluniad yn darparu graddio o ansawdd uchel, trosi gofod lliw, a throsi cyfradd ffrâm ar gyfer ffrydiau fideo hyd at 8K ar 30 ffrâm yr eiliad, neu 4K ar 60 ffrâm yr eiliad.
Mae'r cynllun yn hynod ffurfweddu meddalwedd a chaledwedd, gan alluogi cyfluniad ac ailgynllunio system gyflym. Mae'r dyluniad yn targedu dyfeisiau Intel® Arria® 10 ac yn defnyddio'r Intel FPGA IP parod 8K diweddaraf o'r Ystafell Prosesu Fideo a Delwedd yn Intel Quartus® Prime v19.2.

Ynglŷn â DisplayPort Intel FPGA IP
I greu dyluniadau Intel Arria 10 FPGA gyda rhyngwynebau DisplayPort, rhowch yr IP DisplayPort Intel FPGA ar unwaith. Fodd bynnag, dim ond yr amgodio neu ddadgodio protocol ar gyfer DisplayPort y mae'r IP DisplayPort hwn yn ei weithredu. Nid yw'n cynnwys y transceivers, PLLs, neu swyddogaeth ad-drefnu transceiver sy'n ofynnol i weithredu cydran cyfresol cyflym y rhyngwyneb. Mae Intel yn darparu cydrannau transceiver, PLL, ac IP ailgyflunio ar wahân. Mae dewis, paramedroli a chysylltu'r cydrannau hyn i greu rhyngwyneb derbynnydd neu drosglwyddydd DisplayPort sy'n cydymffurfio'n llawn yn gofyn am wybodaeth arbenigol.
Mae Intel yn darparu'r dyluniad hwn ar gyfer y rhai nad ydynt yn arbenigwyr transceiver. Mae'r golygydd paramedr GUI ar gyfer yr IP DisplayPort yn caniatáu ichi adeiladu'r dyluniad.
Rydych chi'n creu enghraifft o'r IP DisplayPort (a all fod yn dderbynnydd yn unig, yn drosglwyddydd yn unig neu'n dderbynnydd a throsglwyddydd cyfun) naill ai yn Platform Designer neu'r Catalog IP. Pan fyddwch chi'n paramedroli'r enghraifft DisplayPort IP, gallwch ddewis cynhyrchu exampdylunio ar gyfer y cyfluniad penodol hwnnw. Mae dyluniad cyfun y derbynnydd a'r trosglwyddydd yn llwybr syml, lle mae'r allbwn o'r derbynnydd yn bwydo'n uniongyrchol i'r trosglwyddydd. Mae dyluniad passthrough sefydlog yn creu derbynnydd cwbl weithredol PHY, trosglwyddydd PHY, a blociau ailgyflunio sy'n gweithredu'r holl resymeg transceiver a PLL. Gallwch naill ai gopïo adrannau perthnasol y dyluniad yn uniongyrchol, neu ddefnyddio'r dyluniad fel cyfeiriad. Mae'r dyluniad yn cynhyrchu DisplayPort Intel Arria 10 FPGA IP Design Example ac yna yn ychwanegu llawer o'r files a gynhyrchir yn uniongyrchol i'r rhestr grynhoi a ddefnyddir gan brosiect Intel Quartus Prime. Mae’r rhain yn cynnwys:

  • Files creu enghreifftiau IP paramedr ar gyfer traws-dderbynwyr, PLLs a blociau ailgyflunio.
  • Verilog HDL files cysylltu'r IPs hyn â'r derbynnydd lefel uwch PHY, y trosglwyddydd PHY, a'r blociau Cyflafareddwr Ailgyflunio Transceiver
  • Cyfyngiad dylunio synopsys (SDC) files gosod y cyfyngiadau amseru perthnasol.

Nodweddion y Dyluniad Trosi Fformat Fideo 8K DisplayPort Example

  • Mewnbwn:
    • Mae cysylltedd DisplayPort 1.4 yn cefnogi penderfyniadau o 720 × 480 hyd at 3840 × 2160 ar unrhyw gyfradd ffrâm hyd at 60 fps, a phenderfyniadau hyd at 7680 × 4320 ar 30 fps.
    • Cefnogaeth plwg poeth.
    • Cefnogaeth i fformatau lliw RGB ac YCbCr (4:4:4, 4:2:2 a 4:2:0) yn y
      mewnbwn.
    • Mae meddalwedd yn canfod y fformat mewnbwn yn awtomatig ac yn sefydlu'r biblinell brosesu yn briodol.
  • Allbwn:
    • Cysylltedd DisplayPort 1.4 y gellir ei ddewis (trwy switshis DIP) ar gyfer cydraniad 1080p, 1080i neu 2160p ar 60 fps, neu 2160p ar 30 fps.
    • Cefnogaeth plwg poeth.
    • Switsys DIP i osod y fformat lliw allbwn gofynnol i RGB, YCbCr 4:4:4, YCbCr 4:2:2, neu YCbCr 4:2:0.
  • Piblinell brosesu sengl 10-did RGB 8K gyda graddfa ffurfweddu meddalwedd a throsi cyfradd ffrâm:
    • Lanczos 12-tap i lawr-scaler.
    • Lanczos lanczos 16-cyfnod, 4 tap.
    • Mae byffer ffrâm fideo byffro triphlyg yn darparu trosi cyfradd ffrâm.
    • Mae cymysgydd gyda chymysgu alffa yn caniatáu troshaenu eicon OSD.

Cychwyn Arni gyda'r 8K DisplayPort Video Conversion Design Example

Gofynion Caledwedd a Meddalwedd

Mae'r Dyluniad Trosi Fformat Fideo 8K DisplayPort ExampMae angen caledwedd a meddalwedd penodol ar le.

Caledwedd:

  • Pecyn Datblygu FPGA Intel Arria 10 GX, gan gynnwys Cerdyn Merch Hilo DDR4
  • Cerdyn merch Bitec DisplayPort 1.4 FMC (diwygiad 11)
  • Ffynhonnell DisplayPort 1.4 sy'n cynhyrchu hyd at fideo 3840x2160p60 neu 7680x4320p30
  • Sinc DisplayPort 1.4 sy'n arddangos hyd at fideo 3840x2160p60
  • Ceblau DisplayPort 1.4 ardystiedig VESA.

Meddalwedd:

  • Windows neu Linux OS
  • Y Intel Quartus Prime Design Suite v19.2, sy'n cynnwys:
    • Argraffiad Intel Quartus Prime Pro
    • Dylunydd Llwyfan
    • EDS Nios® II
    • Llyfrgell IP Intel FPGA (gan gynnwys yr Ystafell Prosesu Fideo a Delwedd)

Dim ond gyda'r fersiwn hon o Intel Quartus Prime y mae'r dyluniad yn gweithio.

Lawrlwytho a Gosod Dyluniad Trosi Fformat Fideo Intel 8K DisplayPort Example

Mae'r dyluniad ar gael yn Intel Design Store.

  1. Lawrlwythwch y prosiect sydd wedi'i archifo file udx10_dp.par.
  2. Detholiad o brosiect Intel Quartus Prime o'r archif:
    • a. Agor Intel Quartus Prime Pro Edition.
    • b. Cliciwch File ➤ Prosiect Agored.
      Mae ffenestr y Prosiect Agored yn agor.
    • c. Llywiwch i a dewiswch yr udx10_dp.par file.
    • d. Cliciwch Agor.
    • e. Yn y ffenestr Templed Dylunio Agored, gosodwch y ffolder Cyrchfan i'r lleoliad dymunol ar gyfer y prosiect a echdynnwyd. Y cofnodion ar gyfer y templed dylunio file a dylai enw'r prosiect fod yn gywir ac nid oes angen i chi eu newid.
    • f. Cliciwch OK.

Dylunio Files ar gyfer y Intel 8K DisplayPort Video Conversion Conversion Design Example

Tabl 1. Dyluniad Files

File neu Enw Ffolder Disgrifiad
ip Yn cynnwys yr enghraifft IP files ar gyfer yr holl achosion IP Intel FPGA yn y dyluniad:

• IP DisplayPort (trosglwyddydd a derbynnydd)

• PLL sy'n cynhyrchu clociau ar lefel uchaf y dyluniad

• Yr holl eiddo deallusol sy'n rhan o'r system Dylunydd Llwyfan ar gyfer y biblinell brosesu.
meistr_delwedd Yn cynnwys pre_compiled.sof, sef rhaglennu bwrdd wedi'i llunio ymlaen llaw file ar gyfer y dyluniad.
di_acds_ip Yn cynnwys cod ffynhonnell ar gyfer IP ychwanegol yn y dyluniad hwn nad yw Intel Quartus Prime yn ei gynnwys.
sdc Yn cynnwys CDC file sy'n disgrifio'r cyfyngiadau amseru ychwanegol sydd eu hangen ar y dyluniad hwn. Y CDC files cynnwys yn awtomatig gyda'r IP Nid yw achosion yn ymdrin â'r cyfyngiadau hyn.
meddalwedd Yn cynnwys cod ffynhonnell, llyfrgelloedd, a sgriptiau adeiladu ar gyfer y feddalwedd sy'n rhedeg ar y prosesydd Nios II sydd wedi'i fewnosod i reoli ymarferoldeb lefel uchel y dyluniad.
udx10_dp Ffolder y mae Intel Quartus Prime yn cynhyrchu allbwn ynddo files ar gyfer y system Dylunydd Llwyfan. Yr allbwn udx10_dp.sopcinfo file yn eich galluogi i gynhyrchu cychwyniad cof file ar gyfer cof meddalwedd prosesydd Nios II. Nid oes angen i chi gynhyrchu'r system Dylunydd Llwyfan lawn yn gyntaf.
non_acds_ip.ipx Mae'r IPX hwn file yn datgan yr holl IP yn y ffolder non_acds_ip i Platform Designer felly mae'n ymddangos yn y Llyfrgell IP.
DARLLENWCH.txt Cyfarwyddiadau byr i adeiladu a rhedeg y dyluniad.
brig.qpf Prosiect Intel Quartus Prime file ar gyfer y dyluniad.
top.qsf Gosodiadau prosiect Intel Quartus Prime file ar gyfer y dyluniad. hwn file yn rhestru'r holl files angenrheidiol i adeiladu'r dyluniad, ynghyd â'r aseiniadau pin a nifer o leoliadau prosiect eraill.
brig.v Y lefel uchaf Verilog HDL file ar gyfer y dyluniad.
udx10_dp.qsys Y system Dylunydd Llwyfan sy'n cynnwys y biblinell prosesu fideo, prosesydd Nios II, a'i berifferolion.

Wrthi'n llunio'r 8K DisplayPort Video Conversion Design Example
Mae Intel yn darparu rhaglennu bwrdd wedi'i lunio ymlaen llaw file ar gyfer y dyluniad yn y cyfeiriadur master_image (pre_compiled.sof) i'ch galluogi i redeg y dyluniad heb redeg casgliad llawn.
CAMAU:

  1. Yn y meddalwedd Intel Quartus Prime, agorwch y prosiect top.qpf file. Mae'r archif sydd wedi'i lawrlwytho yn creu hyn file pan fyddwch yn dadsipio'r prosiect.
  2. Cliciwch File ➤ Agor a dewis ip/dp_rx_tx/dp_rx_tx.ip. Mae'r golygydd paramedr GUI ar gyfer yr IP DisplayPort yn agor, gan ddangos y paramedrau ar gyfer enghraifft DisplayPort yn y dyluniad.
  3. Cliciwch Generate Example Dylunio (nid Cynhyrchu).
  4. Pan fydd y genhedlaeth wedi'i chwblhau, caewch y golygydd paramedr.
  5. In File Explorer, llywiwch i'r cyfeiriadur meddalwedd a dadsipio'r archif vip_control_src.zip i gynhyrchu'r cyfeiriadur vip_control_src.
  6. Mewn terfynell BASH, llywiwch i feddalwedd/sgript a rhedeg y sgript cregyn build_sw.sh.
    Mae'r sgript yn adeiladu meddalwedd Nios II ar gyfer y dyluniad. Mae'n creu .elf file y gallwch ei lawrlwytho i'r bwrdd ar amser rhedeg, a .hex file i lunio i mewn i'r rhaglennu bwrdd .sof file.
  7. Yn y meddalwedd Intel Quartus Prime, cliciwch Prosesu ➤ Start Compilation.
    • Mae Intel Quartus Prime yn cynhyrchu'r system Dylunydd Platfform udx10_dp.qsys.
    • Mae Intel Quartus Prime yn gosod y prosiect i top.qpf.

Mae'r casgliad yn creu top.sof yn yr allbwn_files cyfeiriadur pan fydd yn cwblhau.

Viewac Adfywio'r System Dylunwyr Llwyfan

  1. Cliciwch Offer ➤ Platform Designer.
  2. Dewiswch system name.qsys ar gyfer yr opsiwn system Platform Designer.
  3. Cliciwch Agor.
    Dylunydd Llwyfan yn agor y system.
  4. Review y system.
  5. Adfywio'r system:
    • a. Cliciwch Cynhyrchu HDL….
    • b. Yn y Ffenestr Cynhyrchu, trowch gyfeiriaduron allbwn Clir ymlaen ar gyfer targedau cynhyrchu dethol.
    • c. Cliciwch Cynhyrchu

Wrthi'n llunio'r 8K DisplayPort Video Conversion Design Exampgyda'r Offer Adeiladu Meddalwedd Nios II ar gyfer Eclipse
Rydych chi wedi sefydlu man gwaith rhyngweithiol Nios II Eclipse ar gyfer y dyluniad i gynhyrchu man gwaith sy'n defnyddio'r un ffolderi y mae'r sgript adeiladu yn eu defnyddio. Os ydych chi'n rhedeg y sgript adeiladu o'r blaen, dylech ddileu'r ffolderi software/vip_control a software/vip_control_bsp cyn creu man gwaith Eclipse. Os byddwch yn ail-redeg y sgript adeiladu ar unrhyw adeg, mae'n trosysgrifo'r man gwaith Eclipse.
CAMAU:

  1. Llywiwch i'r cyfeiriadur meddalwedd a dadsipio'r archif vip_control_src.zip i gynhyrchu'r cyfeiriadur vip_control_src.
  2. Yn y cyfeiriadur prosiect sydd wedi'i osod, crëwch ffolder newydd a'i enwi fel man gwaith.
  3. Yn y meddalwedd Intel Quartus Prime, cliciwch Offer ➤ Offer Adeiladu Meddalwedd Nios II ar gyfer Eclipse.
    • a. Yn y ffenestr Workspace Launcher, dewiswch y ffolder gweithle a grëwyd gennych.
    • b. Cliciwch OK.
  4. Yn ffenestr Nios II - Eclipse, cliciwch File ➤ Newydd ➤ Cais Nios II a BSP o Templed.
    Mae blwch deialog Cais Nios II a BSP o Templed yn ymddangos.
    • a. Yn y SOPC Gwybodaeth File blwch, dewiswch y udx10_dp/ udx10_dp.sopcinfo file. Mae'r SBT Nios II ar gyfer Eclipse yn llenwi'r enw CPU ag enw'r prosesydd o'r .sopcinfo file.
    • b. Yn y blwch Enw'r Prosiect, teipiwch vip_control.
    • c. Dewiswch Blank Project o'r rhestr Templedi.
    • d. Cliciwch Nesaf.
    • e. Dewiswch Creu prosiect BSP newydd yn seiliedig ar dempled prosiect y cais gydag enw'r prosiect vip_control_bsp.
    • f. Trowch ymlaen Defnyddio lleoliad diofyn.
    • g. Cliciwch Gorffen i greu'r cymhwysiad a'r BSP yn seiliedig ar y .sopcinfo file.
      Ar ôl i'r BSP gynhyrchu, mae'r prosiectau vip_control a vip_control_bsp yn ymddangos yn y tab Project Explorer.
  5. Yn Windows Explorer, copïwch gynnwys y cyfeiriadur meddalwedd / vip_control_src i'r cyfeiriadur meddalwedd / vip_control sydd newydd ei greu.
  6. Yn y tab Project Explorer yn ffenestr Nios II - Eclipse, cliciwch ar y dde ar y ffolder vip_control_bsp a dewis Nios II > BSP Editior.
    • a. Dewiswch Dim o'r gwymplen ar gyfer sys_clk_timer.
    • b. Dewiswch cpu_timer o'r gwymplen ar gyfer yr amseryddamp_amserydd.
    • c. Trowch enable_small_c_library ymlaen.
    • d. Cliciwch Cynhyrchu.
    • e. Pan fydd y genhedlaeth wedi'i chwblhau, cliciwch Ymadael.
  7. Yn y tab Project Explorer, de-gliciwch ar y cyfeiriadur vip_control a chliciwch ar Priodweddau.
    1. a. Yn y ffenestr Properties for vip_control, ehangwch briodweddau Cais Nios II a chliciwch ar Llwybrau Cais Nios II.
    2. b. Cliciwch Ychwanegu… nesaf at Library Projects.
    3. c. Yn y ffenestr Prosiectau Llyfrgell, llywiwch i'r cyfeiriadur udx10.dp\spftware \vip_control_src a dewiswch y cyfeiriadur bkc_dprx.syslib.
    4. d. Cliciwch OK. Mae neges yn ymddangos Trosi i lwybr cymharol. Cliciwch Ydw.
    5. e. Ailadroddwch gamau 7.b ar dudalen 8 a 7.c ar dudalen 8 ar gyfer y cyfeiriaduron bkc_dptx.syslib a bkc_dptxll_syslib
    6. f. Cliciwch OK.
  8. Dewiswch Prosiect ➤ Adeiladu Pawb i gynhyrchu'r file vip_control.elf yn y cyfeiriadur meddalwedd/vip_control.
  9. Adeiladwch y mem_init file ar gyfer casgliad Intel Quartus Prime:
    1. a. De-gliciwch vip_control yn ffenestr Project Explorer.
    2. b. Dewiswch Gwneud Targedau ➤ Adeiladu….
    3. c. Dewiswch mem_init_generate.
      d. Cliciwch Adeiladu.
      Mae meddalwedd Intel Quartus Prime yn cynhyrchu'r
      udx10_dp_onchip_memory2_0_onchip_memory2_0.hex file yn y cyfeiriadur meddalwedd/vip_control/mem_init.
  10. Gyda'r dyluniad yn rhedeg ar fwrdd cysylltiedig, rhedwch y rhaglennu vip_control.elf file a grëwyd gan adeiladwaith Eclipse.
    • a. Cliciwch ar y dde ffolder vip_control yn y tab Project Explorer yn ffenestr Nios II -Eclipse.
    • b. Dewis Rhedeg Fel ➤ Caledwedd Nios II. Os oes gennych ffenestr derfynell Nios II ar agor, caewch hi cyn lawrlwytho'r meddalwedd newydd.

Sefydlu Pecyn Datblygu FPGA Intel Arria 10 GX
Yn disgrifio sut i sefydlu'r cit i redeg y 8K DisplayPort Video Conversion Design Example.

Ffigur 1. Pecyn Datblygu Intel Arria 10 GX gyda Cherdyn Merch HiLo
Mae'r ffigur yn dangos y bwrdd gyda'r sinc gwres glas wedi'i dynnu i ddangos lleoliad cerdyn DDR4 Hilo. Mae Intel yn argymell nad ydych chi'n rhedeg y dyluniad heb y sinc gwres yn ei le.

intel-AN-889-8K-DisplayPort-Video-Fformat-Trosi-Design-Example- 1
CAMAU:

  1. Gosodwch y cerdyn Bitec DisplayPort 1.4 FMC i'r bwrdd datblygu gan ddefnyddio FMC Port A.
  2. Sicrhewch fod y switsh pŵer (SW1) wedi'i ddiffodd, yna cysylltwch y cysylltydd pŵer.
  3. Cysylltwch gebl USB i'ch cyfrifiadur ac i'r MicroUSB Connector (J3) ar y bwrdd datblygu.
  4. Atodwch gebl DisplayPort 1.4 rhwng ffynhonnell DisplayPort a phorthladd Derbynnydd y cerdyn Bitec DisplayPort 1.4 FMC a sicrhau bod y ffynhonnell yn weithredol.
  5. Atodwch gebl DisplayPort 1.4 rhwng yr arddangosfa DisplayPort a phorthladd Trosglwyddydd y cerdyn Bitec DisplayPort 1.4 FMC a sicrhau bod yr arddangosfa'n weithredol.
  6. Trowch y bwrdd ymlaen gan ddefnyddio SW1.

Statws Bwrdd LEDs, Botymau Gwthio a Switsys DIP
Mae gan Becyn Datblygu Intel Arria 10 GX FPGA wyth LED statws (gydag allyrwyr gwyrdd a choch), tri botwm gwthio defnyddiwr ac wyth switsh DIP defnyddiwr. Mae'r Dyluniad Trosi Fformat Fideo 8K DisplayPort Example yn goleuo'r LEDs i nodi cyflwr y cyswllt derbynnydd DisplayPort. Mae'r botymau gwthio a'r switshis DIP yn caniatáu ichi newid gosodiadau dylunio.

Statws LEDs

Tabl 2. Statws LEDs

LED Disgrifiad
LEDs coch
0 Graddnodi EMIF DDR4 ar y gweill.
1 Methodd graddnodi DDR4 EMIF.
7:2 Heb ei ddefnyddio.
LEDs gwyrdd
0 Yn goleuo pan fydd hyfforddiant cyswllt derbynnydd DisplayPort wedi'i gwblhau'n llwyddiannus, ac mae'r dyluniad yn derbyn fideo sefydlog.
5:1 Cyfrif lôn derbynnydd DisplayPort: 00001 = 1 lôn

00010 = 2 lôn

00100 = 4 lôn
7:6 Cyflymder lôn derbynnydd DisplayPort: 00 = 1.62 Gbps

01 = 2.7 Gbps

10 = 5.4 Gbps

11 = 8.1 Gbps

Mae'r tabl yn rhestru'r statws y mae pob LED yn ei ddangos. Mae gan bob safle LED ddangosyddion coch a gwyrdd a all oleuo'n annibynnol. Mae unrhyw oren disglair LED yn golygu bod y dangosyddion coch a gwyrdd ymlaen.

Botymau Gwthio Defnyddiwr
Mae botwm gwthio defnyddiwr 0 yn rheoli arddangosiad logo Intel yng nghornel dde uchaf yr arddangosfa allbwn. Wrth gychwyn, mae'r dyluniad yn galluogi arddangos y logo. Mae pwyso botwm gwthio 0 yn toglo'r galluogi ar gyfer arddangosiad y logo. Mae botwm gwthio defnyddiwr 1 yn rheoli dull graddio'r dyluniad. Pan fydd ffynhonnell neu sinc wedi'i phlygio'n boeth, mae'r dyluniad yn rhagosodedig i naill ai:

  • Modd pasio, os yw'r cydraniad mewnbwn yn llai neu'n hafal i'r cydraniad allbwn
  • Modd Downscale, os yw'r cydraniad mewnbwn yn fwy na'r cydraniad allbwn

Bob tro y byddwch yn pwyso botwm gwthio defnyddiwr 1 mae'r dyluniad yn newid i'r modd graddio nesaf (passthrough > upscale, upscale > downscale, downscale > passthrough). Nid yw botwm gwthio defnyddiwr 2 yn cael ei ddefnyddio.

Switsys DIP Defnyddwyr
Mae'r switshis DIP yn rheoli'r argraffu terfynell Nios II dewisol a'r gosodiadau ar gyfer y fformat fideo allbwn sy'n cael ei yrru trwy'r trosglwyddydd DisplayPort.

Tabl 3. Switsys DIP
Mae'r tabl yn rhestru swyddogaeth pob switsh DIP. Mae'r switshis DIP, wedi'u rhifo 1 i 8 (nid 0 i 7), yn cyfateb i'r rhifau sydd wedi'u hargraffu ar gydran y switsh. I osod pob switsh i ON, symudwch y switsh gwyn tuag at yr LCD ac i ffwrdd o'r LEDs ar y bwrdd.

Switsh Swyddogaeth
1 Yn galluogi argraffu terfynell Nios II pan fydd wedi'i osod i YMLAEN.
2 Gosod darnau allbwn fesul lliw:

I FFWRDD = 8 did

YMLAEN = 10 did
4:3 Gosod gofod lliw allbwn a sampling: SW4 OFF, SW3 OFF = RGB 4:4:4 SW4 OFF, SW3 ON = YCbCr 4:4:4 SW4 ON, SW3 OFF = YCbCr 4:2:2 SW4 ON, SW3 ON = YCbCr 4:2:0
6:5 Gosod datrysiad allbwn a chyfradd ffrâm: SW4 OFF, SW3 OFF = 4K60

SW4 OFF, SW3 ON = 4K30 SW4 ON, SW3 OFF = 1080p60 SW4 ON, SW3 ON = 1080i60
8:7 Heb ei ddefnyddio

Yn rhedeg y 8K DisplayPort Video Conversion Design Example
Rhaid i chi lawrlwytho'r .sof a luniwyd file ar gyfer y dyluniad i'r Pecyn Datblygu Intel Arria 10 GX FPGA i redeg y dyluniad.
CAMAU:

  1. Yn y meddalwedd Intel Quartus Prime, cliciwch Offer ➤ Rhaglennydd.
  2. Yn y ffenestr Rhaglennydd, cliciwch Canfod Awtomatig i sganio'r JTAG cadwyn a darganfod y dyfeisiau cysylltiedig.
    Os bydd ffenestr naid yn ymddangos yn gofyn ichi ddiweddaru rhestr dyfeisiau'r Rhaglennydd, cliciwch Ydw.
  3. Yn y rhestr dyfeisiau, dewiswch y rhes wedi'i labelu 10AX115S2F45.
  4. Cliciwch Newid File…
    • Defnyddio'r fersiwn o'r rhaglennu sydd wedi'i llunio ymlaen llaw file y mae Intel yn ei gynnwys fel rhan o'r lawrlwythiad dylunio, dewiswch master_image/pre_compiled.sof.
    • I ddefnyddio eich rhaglennu file creu gan y casgliad lleol, dewiswch output_files/top.sof.
  5. Trowch Rhaglen/Ffurfweddu ymlaen yn y rhes 10AX115S2F45 o'r rhestr dyfeisiau.
  6. Cliciwch Cychwyn.
    Pan fydd y rhaglennydd wedi'i gwblhau, mae'r dyluniad yn rhedeg yn awtomatig.
  7. Agorwch derfynell Nios II i dderbyn y negeseuon testun allbwn o'r dyluniad, fel arall mae'r dyluniad yn cloi ar ôl nifer o newidiadau switsh (dim ond os ydych chi'n gosod switsh DIP defnyddiwr 1 i ON).
    • a. Agorwch ffenestr derfynell a theipiwch nios2-terminal
    • b. Pwyswch Enter.

gysylltiedig yn y mewnbwn. Heb unrhyw ffynhonnell, mae'r allbwn yn sgrin ddu gyda logo Intel yng nghornel dde uchaf y sgrin.

Disgrifiad Swyddogaethol o'r Dyluniad Trosi Fformat Fideo 8K DisplayPort Example

Mae'r system Dylunydd Llwyfan, udx10_dp.qsys, yn cynnwys y derbynnydd DisplayPort a'r protocol trosglwyddydd IP, yr IP piblinell fideo, a chydrannau prosesydd Nios II. Mae'r dyluniad yn cysylltu'r system Dylunydd Llwyfan â rhesymeg PHY y derbynnydd DisplayPort a'r trosglwyddydd (sy'n cynnwys y transceivers rhyngwyneb) a'r rhesymeg ad-drefnu transceiver ar y lefel uchaf mewn dyluniad Verilog HDL RTL file (top.v). Mae'r dyluniad yn cynnwys un llwybr prosesu fideo rhwng mewnbwn DisplayPort ac allbwn DisplayPort.

Ffigur 2. Diagram Bloc
Mae'r diagram yn dangos y blociau yn y 8K DisplayPort Video Conversion Design Example. Nid yw'r diagram yn dangos rhai o'r perifferolion generig sy'n gysylltiedig â'r Nios II, yr Avalon-MM rhwng prosesydd Nios II, a chydrannau eraill y system. Mae'r dyluniad yn derbyn fideo o ffynhonnell DisplayPort ar y chwith, yn prosesu'r fideo trwy'r biblinell fideo o'r chwith i'r dde cyn pasio'r fideo allan i'r sinc DisplayPort ar y dde.intel-AN-889-8K-DisplayPort-Video-Fformat-Trosi-Design-Example- 2

Derbynnydd DisplayPort PHY ac IP Derbynnydd DisplayPort
Mae cerdyn Bitec DisplayPort FMC yn darparu byffer ar gyfer y signal DisplayPort 1.4 o ffynhonnell DisplayPort. Mae'r cyfuniad o DisplayPort Receiver PHY a DisplayPort Receiver IP yn dadgodio'r signal sy'n dod i mewn i greu ffrwd fideo. Mae derbynnydd DisplayPort PHY yn cynnwys y trosglwyddyddion i ddad-gyfrifo'r data sy'n dod i mewn ac mae IP derbynnydd DisplayPort yn dadgodio'r protocol DisplayPort. Mae'r IP Derbynnydd DisplayPort cyfun yn prosesu'r signal DisplayPort sy'n dod i mewn heb unrhyw feddalwedd. Mae'r signal fideo sy'n deillio o'r derbynnydd DisplayPort IP yn fformat ffrydio pecyn brodorol. Mae'r dyluniad yn ffurfweddu'r derbynnydd DisplayPort ar gyfer allbwn 10-did.

DisplayPort i IP Fideo wedi'i Glocio
Nid yw'r allbwn fformat data ffrydio pecyn gan y derbynnydd DisplayPort yn uniongyrchol gydnaws â'r fformat data fideo wedi'i glocio y mae'r IP Mewnbwn Fideo wedi'i Glocio yn ei ddisgwyl. Mae'r IP DisplayPort to Clocked Video yn IP arfer ar gyfer y dyluniad hwn. Mae'n trosi allbwn DisplayPort yn fformat fideo clociedig cydnaws y gallwch ei gysylltu'n uniongyrchol â'r Mewnbwn Fideo wedi'i Glocio. Gall yr IP DisplayPort to Clocked Video addasu'r safon signalau gwifren a gall newid trefn yr awyrennau lliw o fewn pob picsel. Mae safon DisplayPort yn nodi archebu lliw sy'n wahanol i archebu IP piblinell fideo Intel. Mae prosesydd Nios II yn rheoli'r cyfnewid lliw. Mae'n darllen y gofod lliw cyfredol i'w drosglwyddo o'r IP derbynnydd DisplayPort gyda'i ryngwyneb caethweision Avalon-MM. Mae'n cyfeirio'r DisplayPort i IP Fideo Cloc i gymhwyso'r cywiriad priodol gyda'i ryngwyneb caethweision Avalon-MM.

Mewnbwn Fideo Wedi'i Gloi
Mae'r mewnbwn fideo wedi'i glocio yn prosesu'r signal rhyngwyneb fideo wedi'i glocio o'r DisplayPort i'r IP Fideo Cloc ac yn ei drawsnewid i fformat signal Fideo Avalon-ST. Mae'r fformat signal hwn yn tynnu'r holl wybodaeth blancio llorweddol a fertigol o'r fideo gan adael data llun gweithredol yn unig. Mae'r IP yn ei becynnu fel un pecyn fesul ffrâm fideo. Mae hefyd yn ychwanegu pecynnau metadata ychwanegol (y cyfeirir atynt fel pecynnau rheoli) sy'n disgrifio cydraniad pob ffrâm fideo. Mae ffrwd Fideo Avalon-ST trwy'r bibell brosesu yn bedwar picsel yn gyfochrog, gyda thri symbol y picsel. Mae'r mewnbwn fideo wedi'i glocio yn darparu croesfan cloc ar gyfer trosi o'r signal fideo clocio cyfradd amrywiol o'r derbynnydd DisplayPort IP i'r gyfradd cloc sefydlog (300 MHz) ar gyfer y biblinell IP fideo.

Glanhawr Ffrwd
Mae'r glanhawr nant yn sicrhau bod y signal Fideo Avalon-ST sy'n mynd i'r biblinell brosesu yn rhydd o wallau. Gall plygio ffynhonnell DisplayPort yn boeth achosi i'r dyluniad gyflwyno fframiau data anghyflawn i'r IP mewnbwn fideo wedi'i glocio a chynhyrchu gwallau yn y ffrwd Fideo Avalon-ST sy'n deillio o hynny. Nid yw maint y pecynnau sy'n cynnwys y data fideo ar gyfer pob ffrâm wedyn yn cyfateb i'r maint a adroddwyd gan y pecynnau rheoli cysylltiedig. Mae'r glanhawr nant yn canfod yr amodau hyn ac yn ychwanegu data ychwanegol (picsel llwyd) at ddiwedd y pecynnau fideo tramgwyddus i gwblhau'r ffrâm a chyfateb â'r fanyleb yn y pecyn rheoli.

Chroma Resampler (Mewnbwn)
Gall y data fideo y mae'r dyluniad yn ei dderbyn yn y mewnbwn gan DisplayPort fod yn 4:4:4, 4:2:2, neu 4:2:0 chroma samparwain. Y mewnbwn croma resampMae ler yn cymryd y fideo sy'n dod i mewn mewn unrhyw fformat ac yn ei drosi i 4:4:4 ym mhob achos. Er mwyn darparu ansawdd gweledol uwch, mae'r croma resampMae ler yn defnyddio'r algorithm hidlo mwyaf costus yn gyfrifiadurol. Mae prosesydd Nios II yn darllen y croma s cyfredolampling o'r IP derbynnydd DisplayPort trwy ei ryngwyneb caethweision Avalon-MM. Mae'n cyfleu'r fformat i'r croma resampler trwy ei ryngwyneb caethweision Avalon-MM.

Trawsnewidydd Gofod Lliw (Mewnbwn)
Gall y data fideo mewnbwn gan DisplayPort ddefnyddio naill ai'r gofod lliw RGB neu YCbCr. Mae'r trawsnewidydd gofod lliw mewnbwn yn cymryd y fideo sy'n dod i mewn ym mha bynnag fformat y mae'n ei gyrraedd ac yn ei drosi i RGB ym mhob achos. Mae prosesydd Nios II yn darllen y gofod lliw cyfredol o'r derbynnydd DisplayPort IP gyda'i ryngwyneb caethweision Avalon-MM; mae'n llwytho'r cyfernodau trosi cywir i'r croma resampler trwy ei ryngwyneb caethweision Avalon-MM.

Clipper
Mae'r clipiwr yn dewis ardal weithredol o'r ffrwd fideo sy'n dod i mewn ac yn taflu'r gweddill. Mae'r rheolydd meddalwedd sy'n rhedeg ar brosesydd Nios II yn diffinio'r rhanbarth i'w ddewis. Mae'r rhanbarth yn dibynnu ar gydraniad y data a dderbyniwyd yn y ffynhonnell DisplayPort a'r datrysiad allbwn a modd graddio. Mae'r prosesydd yn cyfathrebu'r rhanbarth i'r Clipiwr trwy ei ryngwyneb caethweision Avalon-MM.

Graddiwr
Mae'r dyluniad yn cymhwyso graddio i'r data fideo sy'n dod i mewn yn ôl y datrysiad mewnbwn a dderbyniwyd, a'r cydraniad allbwn sydd ei angen arnoch. Gallwch hefyd ddewis rhwng tri dull graddio (upscale, downscale a passthrough). Mae dau IP Scalar yn darparu'r swyddogaeth raddio: mae un yn gweithredu unrhyw israddio gofynnol; mae'r llall yn gweithredu uwchraddio. Mae angen dau sgoriwr ar gyfer y dyluniad.

  • Pan fydd y graddiwr yn gweithredu graddfa i lawr, nid yw'n cynhyrchu data dilys ar bob cylch cloc yn ei allbwn. Am gynampLe, os yw cymhareb downscale 2x ar waith, mae'r signal dilys yn yr allbwn yn uchel bob yn ail gylchred cloc tra bod y dyluniad yn derbyn pob llinell fewnbwn wedi'i rhifo'n eilrif, ac yna'n isel ar gyfer y cyfan o'r llinellau mewnbwn odrif. Mae'r ymddygiad byrstio hwn yn sylfaenol i'r broses o leihau'r gyfradd ddata yn yr allbwn, ond mae'n anghydnaws â'r IP Mixer i lawr yr afon, sydd yn gyffredinol yn disgwyl cyfradd ddata fwy cyson i osgoi tanlif yn yr allbwn. Mae'r dyluniad yn gofyn am y Clustog Ffrâm rhwng unrhyw raddfa i lawr a chymysgydd. Mae'r Clustog Ffrâm yn caniatáu i'r Cymysgydd ddarllen y data ar y gyfradd sydd ei hangen arno.
  • Pan fydd y graddiwr yn gweithredu upscale, mae'n cynhyrchu data dilys ar bob cylch cloc, felly nid oes gan y cymysgydd canlynol unrhyw broblemau. Fodd bynnag, efallai na fydd yn derbyn data mewnbwn newydd ar bob cylch cloc. Cymryd upscale 2x fel exampLe, ar y llinellau allbwn wedi'u rhifo eilrif mae'n derbyn curiad newydd o ddata bob yn ail gylchred cloc, yna nid yw'n derbyn unrhyw ddata mewnbwn newydd ar y llinellau allbwn odrif. Fodd bynnag, gall y Clipiwr i fyny'r afon gynhyrchu data ar gyfradd hollol wahanol os yw'n gosod clip sylweddol (ee yn ystod chwyddo i mewn). Felly, yn gyffredinol mae'n rhaid i Clipper a upscale gael eu gwahanu gan Byffer Ffrâm, sy'n ei gwneud yn ofynnol i'r Graddiwr eistedd ar ôl y Clustogfa Ffrâm sydd ar y gweill. Rhaid i'r Graddiwr eistedd o flaen y Clustog Ffrâm ar gyfer graddfeydd i lawr, felly mae'r dyluniad yn gweithredu dau sgoriwr ar wahân y naill ochr i'r Clustog Ffrâm: un ar gyfer upscale; y llall ar gyfer downscale.

Mae Dau Scaler hefyd yn lleihau'r lled band DDR4 mwyaf sy'n ofynnol gan y Clustogwr Ffrâm. Rhaid i chi bob amser gymhwyso graddfeydd i lawr cyn y Clustogfa Ffrâm, gan leihau'r gyfradd data ar yr ochr ysgrifennu. Cymhwyswch raddfeydd uwch bob amser ar ôl y Byffer Ffrâm, sy'n lleihau'r gyfradd data ar yr ochr ddarllen. Mae pob Scaler yn cael y datrysiad mewnbwn gofynnol o'r pecynnau rheoli yn y ffrwd fideo sy'n dod i mewn, tra bod prosesydd Nios II gyda'r rhyngwyneb caethweision Avalon-MM yn gosod y datrysiad allbwn ar gyfer pob Scaler.

Clustog Ffrâm
Mae'r byffer ffrâm yn defnyddio'r cof DDR4 i berfformio byffro triphlyg sy'n caniatáu i'r biblinell prosesu fideo a delwedd berfformio trosi cyfradd ffrâm rhwng y cyfraddau ffrâm sy'n dod i mewn ac sy'n mynd allan. Gall y dyluniad dderbyn unrhyw gyfradd ffrâm mewnbwn, ond ni ddylai cyfanswm y gyfradd picsel fod yn fwy na 1 giga picsel yr eiliad. Mae meddalwedd Nios II yn gosod y gyfradd ffrâm allbwn i naill ai 30 neu 60 fps, yn ôl y modd allbwn a ddewiswch. Mae'r gyfradd ffrâm allbwn yn un o swyddogaethau'r gosodiadau Allbwn Fideo wedi'i Glocio a'r cloc picsel fideo allbwn. Mae'r ôl-bwysedd y mae'r Allbwn Fideo wedi'i Glocio yn ei gymhwyso i'r biblinell yn pennu'r gyfradd y mae ochr ddarllen y Ffrâm Buffer yn tynnu fframiau fideo o'r DDR4.

Cymysgydd
Mae'r cymysgydd yn cynhyrchu delwedd gefndir du maint sefydlog y mae prosesydd Nios II yn ei rhaglennu i gyd-fynd â maint y ddelwedd allbwn gyfredol. Mae gan y cymysgydd ddau fewnbwn. Mae'r mewnbwn cyntaf yn cysylltu â'r upscaler i ganiatáu i'r dyluniad ddangos yr allbwn o'r biblinell fideo gyfredol. Mae'r ail fewnbwn yn cysylltu â'r bloc generadur eicon. Mae'r dyluniad ond yn galluogi mewnbwn cyntaf y cymysgydd pan fydd yn canfod fideo gweithredol, sefydlog wrth y mewnbwn fideo wedi'i glocio. Felly, mae'r dyluniad yn cynnal delwedd allbwn sefydlog yn yr allbwn tra'n plygio poeth wrth y mewnbwn. Mae'r dyluniad alpha yn cyfuno'r ail fewnbwn i'r cymysgydd, wedi'i gysylltu â'r generadur eicon, dros y delweddau cefndir a'r delweddau piblinell fideo gyda thryloywder 50%.

Trawsnewidydd Gofod Lliw (Allbwn)
Mae'r trawsnewidydd gofod lliw allbwn yn trawsnewid y data fideo RGB mewnbwn i naill ai gofod lliw RGB neu YCbCr yn seiliedig ar y gosodiad amser rhedeg o feddalwedd.

Chroma Resampler (Allbwn)
Yr allbwn croma resampMae ler yn trosi'r fformat o 4:4:4 i un o fformatau 4:4:4, 4:2:2, neu 4:2:0. Mae'r meddalwedd yn gosod y fformat. Yr allbwn croma resampMae ler hefyd yn defnyddio algorithm wedi'i hidlo i gyflawni fideo o ansawdd uchel.

Allbwn Fideo Wedi'i Gloi
Mae'r allbwn fideo wedi'i glocio yn trosi ffrwd Fideo Avalon-ST i'r fformat fideo wedi'i glocio. Mae'r allbwn fideo wedi'i glocio yn ychwanegu gwybodaeth blancio llorweddol a fertigol a gwybodaeth amseru cydamseru i'r fideo. Mae prosesydd Nios II yn rhaglennu'r gosodiadau perthnasol yn yr allbwn fideo wedi'i glocio yn dibynnu ar y cydraniad allbwn a'r gyfradd ffrâm rydych chi'n gofyn amdani. Mae'r allbwn fideo wedi'i glocio yn trosi'r cloc, gan groesi o'r cloc piblinell sefydlog 300 MHz i gyfradd amrywiol y fideo wedi'i glocio.

Fideo wedi'i Glocio i DisplayPort
Mae cydran trosglwyddydd DisplayPort yn derbyn data wedi'i fformatio fel fideo wedi'i glocio. Mae gwahaniaethau yn y signalau gwifren a datganiad y rhyngwynebau cwndid yn Platform Designer yn eich atal rhag cysylltu'r Allbwn Fideo wedi'i Glocio yn uniongyrchol i'r trosglwyddydd IP DisplayPort. Mae'r gydran Fideo wedi'i Glocio i DisplayPort yn IP arferiad dylunio-benodol i ddarparu'r trosiad syml sydd ei angen rhwng yr Allbwn Fideo wedi'i Glocio ac IP trosglwyddydd DisplayPort. Mae hefyd yn cyfnewid trefn yr awyrennau lliw ym mhob picsel i gyfrif am y gwahanol safonau fformatio lliw a ddefnyddir gan Avalon-ST Video ac DisplayPort.

IP Trosglwyddydd DisplayPort a PHY trosglwyddydd DisplayPort
Mae trosglwyddydd IP trosglwyddydd DisplayPort a throsglwyddydd DisplayPort PHY gyda'i gilydd yn gweithio i drosi'r ffrwd fideo o fideo wedi'i glocio i ffrwd DisplayPort sy'n cydymffurfio. Mae'r IP trosglwyddydd DisplayPort yn trin y protocol DisplayPort ac yn amgodio'r data DisplayPort dilys, tra bod trosglwyddydd DisplayPort PHY yn cynnwys y trosglwyddyddion ac yn creu'r allbwn cyfresol cyflym.

Prosesydd a Pherfferolion Nios II
Mae'r system Dylunydd Llwyfan yn cynnwys prosesydd Nios II, sy'n rheoli IPs derbynnydd a throsglwyddydd DisplayPort a'r gosodiadau amser rhedeg ar gyfer y biblinell brosesu. Mae prosesydd Nios II yn cysylltu â'r perifferolion sylfaenol hyn:

  • Cof ar sglodion i storio'r rhaglen a'i data.
  • AJTAG UART i arddangos allbwn printf meddalwedd (trwy derfynell Nios II).
  • Amserydd system i gynhyrchu oedi lefel milieiliad ar wahanol bwyntiau yn y feddalwedd, fel sy'n ofynnol gan fanyleb DisplayPort ar gyfer isafswm hyd digwyddiadau.
  • LEDs i arddangos statws system.
  • Switsys botwm gwthio i ganiatáu newid rhwng dulliau graddio ac i alluogi ac analluogi arddangos logo Intel.
  • Switsys DIP i ganiatáu newid y fformat allbwn ac i alluogi ac analluogi argraffu negeseuon i derfynell Nios II.

Digwyddiadau plwg poeth ar ffynhonnell DisplayPort ac ymyriadau tân sinc sy'n sbarduno'r Prosesydd Nios II i ffurfweddu'r trosglwyddydd a'r biblinell DisplayPort yn gywir. Mae'r brif ddolen yn y cod meddalwedd hefyd yn monitro'r gwerth hwnnw ar y botymau gwthio a'r switshis DIP ac yn newid gosodiad y biblinell yn unol â hynny.

Rheolyddion I²C
Mae'r dyluniad yn cynnwys dau reolwr I²C (Si5338 a PS8460) i olygu gosodiadau tair o'r cydrannau eraill ar Becyn Datblygu FPGA Intel Arria 10 10 GX. Mae dau generadur cloc Si5338 ar Becyn Datblygu FPGA Intel Arria 10 GX yn cysylltu â'r un bws I²C. Mae'r cyntaf yn cynhyrchu'r cloc cyfeirio ar gyfer y DDR4 EMIF. Yn ddiofyn, mae'r cloc hwn wedi'i osod i 100 MHz i'w ddefnyddio gyda 1066 MHz DDR4, ond mae'r dyluniad hwn yn rhedeg y DDR4 ar 1200 MHz, sy'n gofyn am gloc cyfeirio o 150 MHz. Wrth gychwyn, mae prosesydd Nios II, trwy ymylol rheolydd I²C, yn newid y gosodiadau ym map cofrestr y Si5338 cyntaf i gynyddu cyflymder cloc cyfeirio DDR4 i 150MHz. Mae'r ail generadur cloc Si5338 yn cynhyrchu'r vid_clk ar gyfer y rhyngwyneb fideo wedi'i glocio rhwng y biblinell a throsglwyddydd IP trosglwyddydd DisplayPort. Rhaid i chi addasu cyflymder y cloc hwn ar gyfer pob cydraniad allbwn gwahanol a chyfradd ffrâm a gefnogir gan y dyluniad. Gallwch chi addasu'r cyflymder ar amser rhedeg pan fo'r prosesydd Nios II angen. Mae cerdyn merch Bitec DisplayPort 1.4 FMC yn defnyddio ailadroddwr glanhau jitter Parade PS8460 ac ailamserydd. Wrth gychwyn, mae prosesydd Nios II yn golygu gosodiadau diofyn y gydran hon i fodloni gofynion y dyluniad.

Disgrifiad Meddalwedd

Mae'r Dyluniad Trosi Fformat Fideo 8K DisplayPort Example yn cynnwys IP o'r Ystafell Prosesu Fideo a Delwedd Intel ac IP rhyngwyneb DisplayPort Gall yr holl IPs hyn brosesu fframiau data heb unrhyw ymyrraeth bellach wrth eu gosod yn gywir. Rhaid i chi weithredu rheolaeth lefel uchel allanol i osod yr IPs i ddechrau a phan fydd y system yn newid, ee digwyddiadau plwg poeth derbynnydd DisplayPort neu drosglwyddydd neu weithgaredd botwm gwthio defnyddiwr. Yn y dyluniad hwn, mae prosesydd Nios II, sy'n rhedeg meddalwedd rheoli pwrpasol, yn darparu'r rheolaeth lefel uchel. Wrth gychwyn y meddalwedd:

  • Yn gosod y cloc cyf DDR4 i 150 MHz i ganiatáu ar gyfer cyflymder DDR 1200 MHz, yna'n ailosod IP rhyngwyneb cof allanol i'w ail-raddnodi ar y cloc cyfeirio newydd.
  • Yn sefydlu ailadroddydd ac ailamserydd PS8460 DisplayPort.
  • Yn cychwyn rhyngwynebau derbynnydd a throsglwyddydd DisplayPort.
  • Yn cychwyn IPs y biblinell brosesu.

Pan fydd y cychwyniad wedi'i gwblhau, mae'r feddalwedd yn mynd i mewn i ddolen tra barhaus, gan wirio am, ac ymateb i, nifer o ddigwyddiadau.

Newidiadau i'r Modd Graddio
Mae'r dyluniad yn cefnogi tri dull graddio sylfaenol; passthrough, upscale, a downscale. Yn y modd pasio trwodd nid yw'r dyluniad yn graddio'r fideo mewnbwn, yn y modd upscale mae'r dyluniad yn uwchraddio'r fideo mewnbwn, ac mewn modd llai mae'r dyluniad yn lleihau'r fideo mewnbwn.
Y pedwar bloc ar y gweill prosesu; mae'r Clipiwr, y downscaler, y upscaler a'r Cymysgydd yn pennu cyflwyniad yr allbwn terfynol ym mhob modd. Mae'r meddalwedd yn rheoli gosodiadau pob bloc yn dibynnu ar y datrysiad mewnbwn cyfredol, datrysiad allbwn, a'r modd graddio a ddewiswch. Yn y rhan fwyaf o achosion, mae'r Clipiwr yn trosglwyddo'r mewnbwn heb ei newid, ac mae maint cefndir y Cymysgydd yr un maint â'r fersiwn derfynol, wrth raddfa o'r fideo mewnbwn. Fodd bynnag, os yw cydraniad y fideo mewnbwn yn fwy na maint yr allbwn, nid yw'n bosibl cymhwyso upscale i'r fideo mewnbwn heb ei glipio yn gyntaf. Os yw'r cydraniad mewnbwn yn llai na'r allbwn ni all y feddalwedd gymhwyso graddfa i lawr heb gymhwyso haen gefndir Cymysgydd sy'n fwy na'r haen fideo mewnbwn, sy'n ychwanegu bariau du o amgylch y fideo allbwn.

Tabl 4. Prosesu Piblinellau Bloc
Mae'r tabl hwn yn rhestru gweithred y pedwar bloc piblinell prosesu ym mhob un o'r naw cyfuniad o ddull graddio, datrysiad mewnbwn a datrysiad allbwn.

Modd mewn > allan mewn = allan mewn < allan
Passthrough Clip i faint allbwn Dim graddfa i lawr Dim clip

Dim downscale

 Dim clip

Dim downscale
parhad…
Modd mewn > allan mewn = allan mewn < allan
  Dim upscale

Dim border du

 Dim upscale

Dim border du

 Dim upscale

Padiau border du i faint allbwn
Upscale Clip i 2/3 maint allbwn Dim graddfa i lawr

Upscale i faint allbwn Dim border du

 Clip i 2/3 maint allbwn Dim graddfa i lawr

Upscale i faint allbwn Dim border du

 Dim clip

Dim downscale

Upscale i faint allbwn Dim border du
Graddfa i lawr Dim clip

Graddfa i lawr i faint allbwn Dim upscale

Dim border du

 Dim clip

Graddfa i lawr i faint allbwn Dim upscale

Dim border du

 Dim clip

Downscale i 2/3 maint mewnbwn Dim upscale

Padiau border du i faint allbwn

Newid rhwng moddau trwy wasgu botwm gwthio defnyddiwr 1. Mae'r meddalwedd yn monitro'r gwerthoedd ar y botymau gwthio ar bob rhediad trwy'r ddolen (mae'n gwneud dadbwnsio meddalwedd) ac yn ffurfweddu'r IPs yn y biblinell brosesu yn briodol.

Newidiadau yn y Mewnbwn DisplayPort
Ar bob rhediad trwy'r ddolen mae'r meddalwedd yn pleidleisio statws y Mewnbwn Fideo wedi'i Glocio, gan edrych am newidiadau yn sefydlogrwydd y ffrwd fideo mewnbwn. Mae'r meddalwedd yn ystyried bod y fideo yn sefydlog os:

  • Mae'r Mewnbwn Fideo Clociedig yn adrodd bod y fideo wedi'i glocio wedi'i gloi'n llwyddiannus.
  • Nid oes gan y cydraniad mewnbwn a'r gofod lliw unrhyw newidiadau ers y rhediad blaenorol drwy'r ddolen.

Os oedd y mewnbwn yn sefydlog ond mae wedi colli clo neu os yw priodweddau'r llif fideo wedi newid, mae'r meddalwedd yn atal y Mewnbwn Fideo wedi'i Glocio rhag anfon fideo trwy'r biblinell. Mae hefyd yn gosod y Cymysgydd i roi'r gorau i arddangos yr haen fideo mewnbwn. Mae'r allbwn yn parhau i fod yn weithredol (yn dangos sgrin ddu a logo Intel) yn ystod unrhyw ddigwyddiadau plwg poeth derbynnydd neu newidiadau datrysiad.
Os nad oedd y mewnbwn yn sefydlog ond mae bellach yn sefydlog, mae'r meddalwedd yn ffurfweddu'r biblinell i arddangos y datrysiad mewnbwn a'r gofod lliw newydd, mae'n ailgychwyn yr allbwn o'r CVI, ac mae'n gosod y Cymysgydd i arddangos yr haen fideo mewnbwn eto. Nid yw'r haen gymysgydd yn cael ei hailalluogi ar unwaith oherwydd mae'n bosibl y bydd y Byffer Ffrâm yn dal i ailadrodd hen fframiau o fewnbwn blaenorol a rhaid i'r dyluniad glirio'r fframiau hyn. Yna gallwch chi ail-alluogi'r arddangosfa i osgoi glitching. Mae'r byffer ffrâm yn cadw cyfrif o nifer y fframiau a ddarllenwyd o'r DDR4, y gall prosesydd Nios II ei ddarllen. Mae'r meddalwedd sampMae hyn yn cyfrif pan fydd y mewnbwn yn dod yn sefydlog ac yn ail-alluogi'r haen Cymysgydd pan fydd y cyfrif wedi cynyddu o bedair ffrâm, sy'n sicrhau bod y dyluniad yn fflysio unrhyw hen fframiau o'r byffer.

Trosglwyddydd DisplayPort Digwyddiadau plwg poeth
Mae digwyddiadau plwg poeth yn y trosglwyddydd DisplayPort yn tanio ymyriad o fewn y feddalwedd sy'n gosod baner i rybuddio'r brif ddolen feddalwedd o newid yn yr allbwn. Pan fydd y dyluniad yn canfod plwg poeth trosglwyddydd, mae'r meddalwedd yn darllen yr EDID ar gyfer yr arddangosfa newydd i benderfynu pa benderfyniadau a mannau lliw y mae'n eu cynnal. Os ydych chi'n gosod y switshis DIP i fodd na all yr arddangosfa newydd ei gynnal, mae'r meddalwedd yn disgyn yn ôl i fodd arddangos llai heriol. Yna mae'n ffurfweddu'r biblinell, trosglwyddydd IP DisplayPort, a'r rhan Si5338 sy'n cynhyrchu'r trosglwyddydd vid_clk ar gyfer y modd allbwn newydd. Pan fydd y mewnbwn yn gweld newidiadau, nid yw'r haen Cymysgydd ar gyfer y fideo mewnbwn yn arddangos wrth i'r meddalwedd olygu gosodiadau ar gyfer y biblinell. Nid yw'r meddalwedd yn ail-alluogi
yr arddangosfa tan ar ôl pedair ffrâm pan fydd y gosodiadau newydd yn mynd trwy'r ffrâm
byffer.

Newidiadau i Gosodiadau Newid DIP Defnyddwyr
Mae safleoedd switshis DIP defnyddwyr 2 i 6 yn rheoli'r fformat allbwn (cydraniad, cyfradd ffrâm, gofod lliw a darnau fesul lliw) sy'n cael ei yrru trwy'r trosglwyddydd DisplayPort. Pan fydd y meddalwedd yn canfod newidiadau ar y switshis DIP hyn, mae'n rhedeg trwy ddilyniant sydd bron yn union yr un fath â phlwg poeth trosglwyddydd. Nid oes angen i chi gwestiynu EDID y trosglwyddydd gan nad yw'n newid.

Hanes Adolygu ar gyfer AN 889: 8K DisplayPort Video Conversion Design Example

Tabl 5. Hanes Adolygu ar gyfer AN 889: 8K DisplayPort Video Conversion Design Example

Fersiwn y Ddogfen Newidiadau
2019.05.30 Rhyddhad cychwynnol.


Intel Gorfforaeth. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau.
*Gellir hawlio enwau a brandiau eraill fel eiddo eraill.

Dogfennau / Adnoddau

intel AN 889 8K DisplayPort Dyluniad Trosi Fformat Fideo Example [pdfCanllaw Defnyddiwr
AN 889 8K DisplayPort Dyluniad Trosi Fformat Fideo Example, AN 889, 8K DisplayPort Dyluniad Trosi Fformat Fideo Example, Dyluniad Trosi Fformat Example, Dyluniad Trosi Example

Cyfeiriadau

Swyddi Cysylltiedig

Gadael sylw

Ni fydd eich cyfeiriad e-bost yn cael ei gyhoeddi. Mae meysydd gofynnol wedi'u marcio *