intel MAX 10 Piranti FPGA Swara UART karo Prosesor Nios II

Informasi produk

Desain referensi menehi aplikasi prasaja sing ngleksanakake fitur konfigurasi remot dhasar ing sistem basis Nios II kanggo MAX 10 piranti FPGA. Antarmuka UART kalebu ing MAX 10 FPGA Development Kit digunakake bebarengan karo Altera UART IP inti kanggo nyedhiyani fungsi konfigurasi remot. Piranti MAX10 FPGA nyedhiyakake kemampuan kanggo nyimpen nganti rong gambar konfigurasi sing luwih nambah fitur upgrade sistem remot.

Singkatan

Singkatan	Katrangan
Avalon-MM	Avalon Memory-Mapped Konfigurasi Flash memori
CFM	Antarmuka panganggo grafis
ICB	Bit Konfigurasi Initialization
MAP/.map	Peta Memori File
Nios II EDS	Nios II Embedded Design Suite Dhukungan
PFL	Parallel Flash Loader IP inti
POF/.pof	Objek Programmer File
QSPI	Quad serial antarmuka peripheral
RPD/.rpd	Data pemrograman mentah
SBT	Piranti Lunak Mbangun
SOF/.sof	Objek SRAM File
CART	Panrima / pemancar asinkron universal
UFM	memori flash pangguna

Pandhuan Panggunaan Produk

Prasyarat

Aplikasi desain referensi iki mbutuhake sampeyan duwe tingkat kawruh utawa pengalaman sing dituduhake ing wilayah ing ngisor iki:

Syarat:

Ing ngisor iki minangka syarat hardware lan piranti lunak kanggo desain referensi:

Desain Referensi Files

File jeneng	Katrangan
Factory_image	Ing mode konfigurasi gambar konfigurasi dual, CFM1 lan CFM2 digabungake dadi siji panyimpenan CFM.
app_image_1	Desain hardware Quartus II file sing ngganti app_image_2 sajrone upgrade sistem remot.
app_image_2	Kode aplikasi lunak Nios II tumindak minangka controller kanggo rancangan sistem upgrade remot.
Nganyari_sistem_remote.c
factory_application1.pof	Pemrograman Quartus II file sing kasusun saka gambar pabrik lan gambar aplikasi 1, bakal diprogram menyang CFM0 lan CFM1 & CFM2 mungguh ing wiwitan stage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Desain referensi menehi aplikasi prasaja sing nindakake fitur konfigurasi remot dhasar ing sistem basis Nios II kanggo MAX 10 piranti FPGA. Antarmuka UART kalebu ing MAX 10 FPGA Development Kit digunakake bebarengan karo Altera UART IP inti kanggo nyedhiyani fungsi konfigurasi remot.

Informasi sing gegandhengan

Desain Referensi Files

Nganyarke Sistem Remot karo MAX 10 FPGA Swaraview

Kanthi fitur upgrade sistem remot, dandan lan koreksi bug kanggo piranti FPGA bisa ditindakake kanthi jarak jauh. Ing lingkungan sistem sing dipasang, perangkat kukuh kudu kerep dianyari liwat macem-macem jinis protokol, kayata UART, Ethernet, lan I2C. Nalika sistem ditempelake kalebu FPGA, nganyari perangkat kukuh bisa kalebu nganyari gambar hardware ing FPGA.
Piranti MAX10 FPGA nyedhiyakake kemampuan kanggo nyimpen nganti rong gambar konfigurasi sing luwih ningkatake fitur upgrade sistem remot. Salah sawijining gambar bakal dadi gambar serep sing dimuat yen ana kesalahan ing gambar saiki.

Singkatan

Tabel 1: Daftar Singkatan

Deskripsi Singkatan
Avalon-MM	Avalon Memory-Mapped
CFM	Konfigurasi memori lampu kilat
GUI	Antarmuka panganggo grafis
ICB	Bit Konfigurasi Initialization
MAP/.map	Peta Memori File
Nios II EDS	Nios II Embedded Design Suite Dhukungan
PFL	Parallel Flash Loader IP inti
POF/.pof	Objek Programmer File

• Intel Corporation. Kabeh hak dilindhungi undhang-undhang. Intel, logo Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus lan Stratix tembung lan logo iku merek dagang saka Intel Corporation utawa anak perusahaan ing AS lan/utawa negara liyane. Intel njamin kinerja FPGA lan produk semikonduktor kanggo specifications saiki miturut babar pisan standar Intel, nanging nduweni hak kanggo owah-owahan kanggo produk lan layanan ing sembarang wektu tanpa kabar. Intel ora tanggung jawab utawa tanggung jawab sing muncul saka aplikasi utawa panggunaan informasi, produk, utawa layanan sing diterangake ing kene kajaba sing disepakati kanthi tinulis dening Intel. Pelanggan Intel disaranake njupuk versi paling anyar saka spesifikasi piranti sadurunge ngandelake informasi sing diterbitake lan sadurunge nggawe pesenan kanggo produk utawa layanan.
• Jeneng lan merek liyane bisa diklaim minangka properti wong liya.

Prasyarat

Singkatan QSPI	Katrangan Quad serial antarmuka peripheral
RPD/.rpd	Data pemrograman mentah
SBT	Piranti Lunak Mbangun
SOF/.sof	Objek SRAM File
UART	Panrima / pemancar asinkron universal
UFM	memori flash pangguna

Prasyarat

• Aplikasi desain referensi iki mbutuhake sampeyan duwe tingkat kawruh utawa pengalaman sing dituduhake ing wilayah ing ngisor iki:
• Kawruh babagan sistem Nios II lan alat kanggo mbangun. Sistem lan piranti kasebut kalebu piranti lunak Quartus® II, Qsys, lan Nios II EDS.
• Kawruh metodologi lan alat konfigurasi Intel FPGA, kayata konfigurasi internal MAX 10 FPGA, fitur upgrade sistem remot lan PFL.

Syarat

• Ing ngisor iki minangka syarat hardware lan piranti lunak kanggo desain referensi:
• Kit pangembangan FPGA MAX 10
• Quartus II versi 15.0 karo Nios II EDS
• Komputer kanthi driver lan antarmuka UART sing bisa digunakake
• Sembarang binar / heksadesimal file editor

Desain Referensi Files

Tabel 2: Desain Files Klebu ing Desain Referensi

File jeneng Factory_image	Katrangan • Desain hardware Quartus II file kanggo disimpen ing CFM0. • Gambar fallback / pabrik gambar kanggo digunakake nalika ana kesalahan ing download gambar aplikasi.
app_image_1	• Desain hardware Quartus II file kanggo disimpen ing CFM1 lan CFM2.(1) • Gambar aplikasi wiwitan sing dimuat ing piranti.

1. Ing mode konfigurasi gambar konfigurasi dual, CFM1 lan CFM2 digabungake menyang panyimpenan CFM siji.

File jeneng app_image_2	Katrangan Desain hardware Quartus II file sing ngganti app_image_2 sajrone upgrade sistem remot.
Nganyarke_remote_system.c	Kode aplikasi lunak Nios II tumindak minangka controller kanggo desain sistem upgrade remot.
Remote Terminal.exe	• Executable file karo GUI. • Fungsi minangka terminal kanggo host kanggo sesambungan karo MAX 10 FPGA development kit. • Ngirim data program liwat UART. • Kode sumber kanggo terminal iki klebu.

Tabel 3: Guru Files Klebu ing Desain Referensi

Sampeyan bisa nggunakake master iki files kanggo desain referensi tanpa nyusun desain files.

File jeneng   factory_application1.pof factory_application1.rpd	Katrangan Pemrograman Quartus II file sing kasusun saka gambar pabrik lan gambar aplikasi 1, bakal diprogram dadi CFM0 lan CFM1 & CFM2 mungguh ing s wiwitantage.
factory_application2.pof factory_application2.rpd	• Pemrograman Quartus II file sing kasusun saka gambar pabrik lan gambar aplikasi 2. • Gambar aplikasi 2 bakal diekstrak mengko kanggo ngganti gambar aplikasi 1 sajrone upgrade sistem remot, jenenge application_ image_2.rpd ing ngisor iki.
application_image_1.rpd	Data pemrograman mentah Quartus II file sing ngemot gambar aplikasi 1 mung.
application_image_2.rpd	Data pemrograman mentah Quartus II file sing ngemot gambar aplikasi 2 mung.
Nios_application.pof	• Pemrograman file sing kalebu aplikasi piranti lunak prosesor Nios II .hex file mung. • Kanggo diprogram menyang lampu kilat QSPI eksternal.
pfl.sof	• Quartus II .sof ngemot PFL. • Diprogram dadi lampu kilat QSPI ing MAX 10 FPGA Development kit.

Deskripsi Fungsional Desain Referensi

Prosesor Nios II Gen2

• Prosesor Nios II Gen2 ing desain referensi nduweni fungsi ing ngisor iki:
• Master bus sing nangani kabeh operasi antarmuka karo inti Altera On-Chip Flash IP kalebu maca, nulis, lan mbusak.
• Nyedhiyakake algoritma ing piranti lunak kanggo nampa stream bit program saka komputer inang lan micu konfigurasi ulang liwat inti IP Konfigurasi Dual.
• Sampeyan kudu nyetel vektor reset prosesor sing cocog. Iki kanggo mesthekake prosesor boot kode aplikasi sing bener saka salah siji UFM utawa QSPI lampu kilat external.
• Cathetan: Yen kode aplikasi Nios II gedhe, dianjurake Intel sampeyan nyimpen kode aplikasi ing lampu kilat QSPI external. Ing desain referensi iki, vektor reset pointing menyang lampu kilat QSPI external ngendi kode aplikasi Nios II disimpen.

Informasi sing gegandhengan

• Tutorial Pengembangan Hardware Nios II Gen2
• Menehi informasi luwih lengkap babagan ngembangaken Nios II Gen2 Prosesor.

Altera On-Chip Flash IP inti

• Altera On-Chip Flash IP inti fungsi minangka antarmuka kanggo prosesor Nios II do a maca, nulis utawa mbusak operasi kanggo CFM lan UFM. Altera On-Chip Flash IP inti nyedhiyakake ngidini sampeyan ngakses, mbusak lan nganyari CFM kanthi stream bit konfigurasi anyar. Editor parameter Altera On-Chip Flash IP nuduhake sawetara alamat sing wis ditemtokake kanggo saben sektor memori.

Informasi sing gegandhengan

• Altera On-Chip Flash IP inti
• Nyedhiyani informasi luwih lengkap babagan Altera On-Chip Flash IP Core.

Altera Dual Konfigurasi IP inti

• Sampeyan bisa nggunakake inti IP Altera Dual Configuration kanggo ngakses blok upgrade sistem remot ing piranti MAX 10 FPGA. Inti IP Altera Dual Configuration ngidini sampeyan micu konfigurasi ulang yen gambar anyar wis diundhuh.

Informasi sing gegandhengan

• Altera Dual Konfigurasi IP inti
• Nyedhiyani informasi luwih lengkap babagan Altera Dual Configuration IP Core

Altera UART IP inti

• Inti UART IP ngidini komunikasi stream karakter serial ing antarane sistem sing dipasang ing MAX 10 FPGA lan piranti eksternal. Minangka master Avalon-MM, prosesor Nios II komunikasi karo inti UART IP, kang dadi abdi Avalon-MM. Komunikasi iki ditindakake kanthi maca lan nulis kontrol lan register data.
• Inti ngetrapake wektu protokol RS-232 lan nyedhiyakake fitur ing ngisor iki:
• baud rate, paritas, stop, lan bit data sing bisa diatur
• opsional RTS / sinyal kontrol aliran CTS

Informasi sing gegandhengan

• UART inti
• Nyedhiyani informasi luwih lengkap babagan UART Core.

Umum Quad SPI Controller IP inti

• Generic Quad SPI Controller IP inti fungsi minangka antarmuka antarane MAX 10 FPGA, lampu kilat eksternal lan lampu kilat QSPI on-board. Inti nyedhiyakake akses menyang lampu kilat QSPI liwat operasi maca, nulis lan mbusak.
  Nalika aplikasi Nios II ngembangaken karo instruksi liyane, ing file ukuran hex file kui saka aplikasi Nios II bakal luwih gedhe. Ngluwihi watesan ukuran tartamtu, UFM ora bakal duwe papan sing cukup kanggo nyimpen hex aplikasi file. Kanggo ngatasi masalah iki, sampeyan bisa nggunakake lampu kilat QSPI eksternal sing kasedhiya ing MAX 10 FPGA Development kit kanggo nyimpen hex aplikasi. file.

Desain Aplikasi Perangkat Lunak Nios II EDS

• Desain referensi kalebu kode aplikasi piranti lunak Nios II sing ngontrol desain sistem upgrade remot. Kode aplikasi piranti lunak Nios II nanggepi terminal host liwat UART kanthi nglakokake instruksi tartamtu.

Nganyari Gambar Aplikasi saka Jarak Jauh

• Sawise sampeyan wis ngirim stream bit program file nggunakake Remote Terminal, aplikasi piranti lunak Nios II dirancang kanggo nindakake ing ngisor iki:

1. Setel Altera On-Chip Flash IP inti Control Register kanggo un-proteksi sektor CFM1 & 2.
2. Nindakake operasi mbusak sektor ing CFM1 lan CFM2. Piranti lunak polling ndhaftar status inti Altera On-Chip Flash IP kanggo mesthekake mbusak sukses wis rampung.
3. Nampa 4 byte bit stream ing wektu saka stdin. Input lan output standar bisa digunakake kanggo nampa data langsung saka terminal host lan output print menyang. Jinis pilihan input lan output standar bisa disetel liwat Editor BSP ing alat Nios II Eclipse Build.
4. Mbalikake urutan bit kanggo saben bait.
   • Cathetan: Amarga konfigurasi Altera On-Chip Flash IP Core, saben bait data kudu dibalik sadurunge nulis menyang CFM.
5. Mulai nulis 4 bita data sekaligus menyang CFM1 lan CFM2. Proses iki terus nganti pungkasan program bit stream.
6. Polling register status Altera On-Chip Flash IP kanggo mesthekake operasi nulis sukses. Njaluk pesen kanggo nuduhake transmisi wis rampung.
   • Cathetan: Yen operasi nulis gagal, terminal bakal mungkasi proses ngirim stream bit lan ngasilake pesen kesalahan.
7. Nyetel Register Kontrol kanggo nglindhungi maneh CFM1 lan CFM2 kanggo nyegah operasi nulis sing ora dikarepake.

Informasi sing gegandhengan

• Generasi pof liwat Convert Programming Files ing
• Nyedhiyani informasi babagan nggawe rpd files sak program Ngonversi files.

Micu Reconfiguration saka adoh

• Sawise sampeyan milih operasi konfigurasi ulang pemicu ing host Remote Terminal, aplikasi piranti lunak Nios II bakal nindakake ing ngisor iki:

1. Nampa printah saka input standar.
2. Miwiti konfigurasi ulang kanthi rong operasi nulis ing ngisor iki:

• Tulis 0x03 menyang alamat offset 0x01 ing inti IP Konfigurasi Ganda. Operasi iki nimpa PIN CONFIG_SEL fisik lan nyetel Gambar 1 minangka gambar konfigurasi boot sabanjuré.
• Tulis 0x01 menyang alamat offset 0x00 ing inti IP Konfigurasi Ganda. Operasi iki micu konfigurasi ulang kanggo gambar aplikasi ing CFM1 lan CFM2

Referensi Desain Walkthrough

Generating Programming Files

• Sampeyan kudu nggawe pemrograman ing ngisor iki files sadurunge bisa nggunakake upgrade sistem remot ing MAX 10 FPGA Development kit:

Kanggo Pemrograman QSPI:

• sof-nggunakake pfl.sof kalebu ing desain referensi utawa sampeyan bisa milih nggawe .sof beda sing ngemot desain PFL dhewe
• pof-konfigurasi file kui saka .hex lan diprogram menyang lampu kilat QSPI.
• Kanggo Upgrade Sistem jarak jauh:
• pof-konfigurasi file kui saka .sof lan diprogram menyang lampu kilat internal.
• rpd-isi data kanggo lampu kilat internal kang kalebu setelan ICB, CFM0, CFM1 lan UFM.
• map - nyekeli alamat kanggo saben sektor memori setelan ICB, CFM0, CFM1 lan UFM.

Ngasilake files kanggo QSPI Programming

Kanggo generate .pof file kanggo pemrograman QSPI, tindakake langkah ing ngisor iki:

1. Mbangun Nios II Project lan generate HEX file.
   • Cathetan: Waca AN730: Metode Booting Prosesor Nios II Ing Piranti MAX 10 kanggo informasi babagan mbangun proyek Nios II lan ngasilake HEX file.
2. Ing File menu, klik Convert Programming Files.
3. Ing Output programming file, pilih Programmer Object File (.pof) ing Programming file dhaftar jinis.
4. Ing dhaptar Mode, pilih 1-bit Passive Serial.
5. Ing dhaptar piranti Konfigurasi, pilih CFI_512Mb.
6. Ing File kothak jeneng, nemtokaken ing file jeneng kanggo program file sampeyan pengin nggawe.
7. Ing Input files kanggo Ngonversi dhaftar, mbusak Pilihan lan baris data SOF. Klik Tambah Data Hex lan kothak dialog Tambah Data Hex katon. Ing kothak Tambah Data Hex, pilih Alamat Absolute lan lebokake .hex file kui saka Nios II EDS Mbangun Tools.
8. Sawise kabeh setelan disetel, klik Generate kanggo ngasilake program sing gegandhengan file.

Informasi sing gegandhengan

AN730: Metode Booting Prosesor Nios II Ing Piranti FPGA MAX 10
Ngasilake files kanggo Nganyarke Sistem Jarak Jauh

Kanggo generate .pof, .map lan .rpd files kanggo upgrade sistem remot, tindakake langkah ing ngisor iki:

1. Mulihake Factory_image, application_image_1 lan application_image_2, lan ngumpulake kabeh telung desain.
2. Ngasilake loro .pof files diterangake ing tabel ing ngisor iki:
   • Cathetan: Rujuk Generasi .pof liwat Convert Programming Files kanggo langkah ing ngasilaken .pof files.
3. Bukak app2.rpd nggunakake editor hex apa wae.
4. Ing editor hex, pilih blok data binar adhedhasar offset wiwitan lan pungkasan kanthi ngrujuk menyang .map. file. Offset wiwitan lan pungkasan kanggo piranti 10M50 yaiku 0x12000 lan 0xB9FFF. Nyalin blok iki menyang anyar file lan nyimpen ing .rpd beda file. Iki .rpd anyar file ngemot gambar aplikasi 2 mung.

Generasi pof liwat Convert Programming Files

Kanggo ngowahi .sof files kanggo .pof files, tindakake langkah iki:

1. Ing File menu, klik Convert Programming Files.
2. Ing Output programming file, pilih Programmer Object File (.pof) ing Programming file dhaftar jinis.
3. Ing dhaptar Mode, pilih Konfigurasi Internal.
4. Ing File kothak jeneng, nemtokaken ing file jeneng kanggo program file sampeyan pengin nggawe.
5. Kanggo ngasilake Peta Memori File (.map), nguripake Nggawe Peta Memori File (Otomatis ngasilake output_file.peta). .map ngemot alamat CFM lan UFM karo setelan ICB sing sampeyan nyetel liwat opsi Pilihan / Boot Info.
6.  Kanggo ngasilake Raw Programming Data (.rpd), aktifake Gawe data konfigurasi RPD (Generate output_file_auto.rpd).
   Kanthi bantuan saka Memory Map File, sampeyan bisa kanthi gampang ngenali data kanggo saben blok fungsi ing .rpd file. Sampeyan uga bisa extract data lampu kilat kanggo piranti program pihak katelu utawa nganyari konfigurasi utawa data pangguna liwat Altera On-Chip Flash IP.
7. .sof bisa ditambahake liwat Input files kanggo Ngonversi dhaftar lan sampeyan bisa nambah nganti loro .sof files.
   • Kanggo tujuan upgrade sistem remot, sampeyan bisa nahan kaca asli 0 data ing .pof, lan ngganti kaca 1 data karo .sof anyar file. Kanggo nindakake iki, sampeyan kudu nambah .pof file ing kaca 0, banjur
     nambah kaca .sof, banjur nambah .sof anyar file kanggo
8. Sawise kabeh setelan disetel, klik Generate kanggo ngasilake program sing gegandhengan file.

Pemrograman QSPI

Kanggo program kode aplikasi Nios II menyang lampu kilat QSPI, tindakake langkah ing ngisor iki:

1. Ing Kit Pengembangan FPGA MAX 10, ganti MAX10_BYPASSn dadi 0 kanggo ngliwati piranti VTAP (MAX II) on-board.
2. Sambungake Intel FPGA Download Cable (biyen USB Blaster) menyang JTAG header.
3. Ing jendhela Programmer, klik Hardware Setup lan pilih USB Blaster.
4. Ing dhaptar Mode, pilih JTAG.
5. Klik tombol Deteksi Otomatis ing panel kiwa.
6. Pilih piranti sing arep diprogram, banjur klik Tambah File.
7. Pilih pfl.sof.
8. Klik Mulai kanggo miwiti pemrograman.
9. Sawise pemrograman sukses, tanpa mateni papan, klik tombol Deteksi Otomatis ing panel kiwa maneh. Sampeyan bakal weruh lampu kilat QSPI_512Mb katon ing jendhela programmer.
10. Pilih piranti QSPI, banjur klik Tambah File.
11. Pilih .pof file kui sadurunge saka .hex file.
12. Klik Mulai kanggo miwiti program lampu kilat QSPI.

Pemrograman FPGA nganggo Gambar Awal nggunakake JTAG

Sampeyan kudu program app1.pof menyang FPGA minangka gambar dhisikan piranti. Kanggo program app1.pof menyang FPGA, nindakake langkah ing ngisor iki:

1. Ing jendhela Programmer, klik Hardware Setup lan pilih USB Blaster.
2. Ing dhaptar Mode, pilih JTAG.
3. Klik tombol Deteksi Otomatis ing panel kiwa.
4. Pilih piranti sing arep diprogram, banjur klik Tambah File.
5. Pilih app1.pof.
6. Klik Mulai kanggo miwiti pemrograman.

Nganyari Gambar lan Triggering Reconfiguration nggunakake UART

Kanggo ngonfigurasi kit pangembangan MAX10 FPGA saka adoh, tindakake langkah ing ngisor iki:

1. Cathetan: Sadurunge miwiti, priksa manawa ing ngisor iki:
   • PIN CONFIG_SEL ing papan disetel dadi 0
   • port UART Papan sampeyan disambungake menyang komputer
   • Bukak Remote Terminal.exe lan antarmuka Remote Terminal mbukak.
2. Klik Setelan lan jendhela setelan port Serial bakal katon.
3. Setel parameter terminal remot supaya cocog karo setelan UART sing dipilih ing inti IP UART Quartus II. Sawise setelan rampung, klik OK.
4. Pencet tombol nCONFIG ing kit pangembangan utawa key-in 1 ing kothak teks Kirim, banjur pencet Ketik.
   • Dhaptar pilihan operasi bakal katon ing terminal, kaya ing ngisor iki:
   • Cathetan: Kanggo milih operasi, ketik nomer kasebut ing kothak teks Kirim, banjur pencet Ketik.
5. Kanggo nganyari gambar aplikasi 1 karo gambar aplikasi 2, pilih operasi 2. Sampeyan bakal dijaluk masang alamat wiwitan lan pungkasan CFM1 lan CFM2.
   • Cathetan: Alamat sing dituduhake ing peta file kalebu setelan ICB, CFM lan UFM nanging Altera On-Chip
   • Flash IP mung bisa ngakses CFM lan UFM. Mula, ana alamat offset antarane alamat sing ditampilake ing peta file lan jendhela parameter Altera On-Chip Flash IP.
6. Ketik alamat adhedhasar alamat sing ditemtokake dening jendhela parameter Altera On-Chip Flash IP.
   • Mbusak bakal diwiwiti kanthi otomatis sawise sampeyan ngetik alamat pungkasan.
7. Sawise mbusak sukses, sampeyan bakal dijaluk ngetik pemrograman .rpd file kanggo gambar aplikasi 2.
   • Kanggo ngunggah gambar, klik KirimFile tombol, banjur pilih .rpd ngemot gambar aplikasi 2 mung lan klik Open.
   • Cathetan: Saliyane gambar aplikasi 2, sampeyan bisa nggunakake gambar anyar sing pengin dianyari menyang piranti.
   • Proses nganyari bakal diwiwiti langsung lan sampeyan bisa ngawasi kemajuan liwat terminal. Menu operasi bakal njaluk Rampung lan sampeyan saiki bisa milih operasi sabanjure.
8. Kanggo pemicu reconfiguration, pilih operasi 4. Sampeyan bisa mirsani prilaku LED nuduhake gambar beda dimuat menyang piranti.

Gambar	Status LED (Aktif Kurang)
Gambar Pabrik	01010
Gambar Aplikasi 1	10101
Gambar Aplikasi 2	01110

Riwayat Revisi Dokumen

Tanggal	Versi	Owah-owahan
Februari 2017	2017.02.21	Rebranding minangka Intel.
Juni 2015	2015.06.15	Rilis wiwitan.

Dokumen / Sumber Daya

intel MAX 10 Piranti FPGA Swara UART karo Prosesor Nios II [pdf] Pandhuan pangguna MAX 10 Piranti FPGA Luwih UART karo Prosesor Nios II, MAX 10 Piranti FPGA, Luwih UART karo Prosesor Nios II, Luwih UART, Prosesor Nios II UART, Nios II, Prosesor UART

Referensi

• Manual pangguna