Thiết bị Intel MAX 10 FPGA qua UART với Bộ xử lý Nios II

Thông tin sản phẩm

Thiết kế tham chiếu cung cấp một ứng dụng đơn giản triển khai các tính năng cấu hình từ xa cơ bản trong các hệ thống dựa trên Nios II cho các thiết bị MAX 10 FPGA. Giao diện UART có trong Bộ công cụ phát triển FPGA MAX 10 được sử dụng cùng với lõi IP Altera UART để cung cấp chức năng cấu hình từ xa. Các thiết bị MAX10 FPGA cung cấp khả năng lưu trữ tối đa hai hình ảnh cấu hình nhằm nâng cao hơn nữa tính năng nâng cấp hệ thống từ xa.

Viết tắt

Viết tắt	Sự miêu tả
Avalon-MM	Bộ nhớ flash Cấu hình được ánh xạ bộ nhớ Avalon
CFM	Giao diện người dùng đồ họa
ICB	Bit cấu hình khởi tạo
BẢN ĐỒ/.map	Bản đồ bộ nhớ File
Nios II EDS	Hỗ trợ bộ thiết kế nhúng Nios II
PFL	Lõi IP của trình tải flash song song
POF/.pof	Đối tượng lập trình viên File
QSPI	Giao diện ngoại vi nối tiếp Quad
RPD/.rpd	Dữ liệu lập trình thô
SBT	Công cụ xây dựng phần mềm
SOF/.sof	Đối tượng SRAM File
XE ĐẨY	Bộ tiếp nhận không đồng bộ / đồng bộ chuyển giao
UFM	Bộ nhớ flash của người dùng

Hướng dẫn sử dụng sản phẩm

Điều kiện tiên quyết

Việc áp dụng thiết kế tham chiếu này yêu cầu bạn phải có trình độ kiến ​​thức hoặc kinh nghiệm nhất định trong các lĩnh vực sau:

Yêu cầu:

Sau đây là các yêu cầu phần cứng và phần mềm cho thiết kế tham chiếu:

Thiết kế tham khảo Files

File Tên	Sự miêu tả
Hình ảnh nhà máy	Trong chế độ cấu hình hình ảnh cấu hình kép, CFM1 và CFM2 được kết hợp thành một bộ lưu trữ CFM duy nhất.
ứng dụng_hình ảnh_1	Thiết kế phần cứng Quartus II file thay thế app_image_2 trong quá trình nâng cấp hệ thống từ xa.
ứng dụng_hình ảnh_2	Mã ứng dụng phần mềm Nios II đóng vai trò là bộ điều khiển cho thiết kế hệ thống nâng cấp từ xa.
Remote_system_upgrade.c
nhà máy_application1.pof	Lập trình Quartus II file bao gồm hình ảnh nhà máy và hình ảnh ứng dụng 1, được lập trình thành CFM0 và CFM1 & CFM2 tương ứng tại s ban đầutage.
nhà máy_application1.rpd
ứng dụng_image_1.rpd
ứng dụng_image_2.rpd
Nios_application.pof

Thiết kế tham chiếu cung cấp một ứng dụng đơn giản triển khai các tính năng cấu hình từ xa cơ bản trong các hệ thống dựa trên Nios II cho các thiết bị MAX 10 FPGA. Giao diện UART có trong Bộ công cụ phát triển FPGA MAX 10 được sử dụng cùng với lõi IP Altera UART để cung cấp chức năng cấu hình từ xa.

Thông tin liên quan

Thiết kế tham khảo Files

Nâng cấp hệ thống từ xa với MAX 10 FPGA Overview

Với tính năng nâng cấp hệ thống từ xa, việc cải tiến và sửa lỗi cho thiết bị FPGA có thể được thực hiện từ xa. Trong môi trường hệ thống nhúng, chương trình cơ sở cần được cập nhật thường xuyên qua nhiều loại giao thức khác nhau, chẳng hạn như UART, Ethernet và I2C. Khi hệ thống nhúng bao gồm FPGA, các bản cập nhật chương trình cơ sở có thể bao gồm các bản cập nhật hình ảnh phần cứng trên FPGA.
Các thiết bị MAX10 FPGA cung cấp khả năng lưu trữ tối đa hai hình ảnh cấu hình nhằm nâng cao hơn nữa tính năng nâng cấp hệ thống từ xa. Một trong những hình ảnh sẽ là hình ảnh dự phòng được tải nếu xảy ra lỗi ở hình ảnh hiện tại.

Viết tắt

Bảng 1: Danh sách từ viết tắt

Mô tả viết tắt
Avalon-MM	Bản đồ bộ nhớ Avalon
CFM	Bộ nhớ flash cấu hình
Giao diện người dùng	Giao diện người dùng đồ họa
ICB	Bit cấu hình khởi tạo
BẢN ĐỒ/.map	Bản đồ bộ nhớ File
Nios II EDS	Hỗ trợ bộ thiết kế nhúng Nios II
PFL	Lõi IP của trình tải flash song song
POF/.pof	Đối tượng lập trình viên File

• Tập đoàn Intel. Đã đăng ký Bản quyền. Intel, logo Intel, các từ và logo Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus và Stratix là các thương hiệu của Tập đoàn Intel hoặc các công ty con của Tập đoàn tại Hoa Kỳ và/hoặc các quốc gia khác. Intel đảm bảo hiệu suất của các sản phẩm FPGA và chất bán dẫn của mình theo các thông số kỹ thuật hiện hành theo bảo hành tiêu chuẩn của Intel, nhưng có quyền thực hiện các thay đổi đối với bất kỳ sản phẩm và dịch vụ nào vào bất kỳ lúc nào mà không cần thông báo. Intel không chịu trách nhiệm hoặc trách nhiệm pháp lý phát sinh từ ứng dụng hoặc việc sử dụng bất kỳ thông tin, sản phẩm hoặc dịch vụ nào được mô tả ở đây trừ khi được Intel đồng ý rõ ràng bằng văn bản. Khách hàng của Intel nên lấy phiên bản mới nhất của thông số kỹ thuật thiết bị trước khi dựa vào bất kỳ thông tin được công bố nào và trước khi đặt hàng sản phẩm hoặc dịch vụ.
• Những tên và thương hiệu khác có thể được coi là tài sản của người khác.

Điều kiện tiên quyết

Viết tắt QSPI	Sự miêu tả Giao diện ngoại vi nối tiếp Quad
RPD/.rpd	Dữ liệu lập trình thô
SBT	Công cụ xây dựng phần mềm
SOF/.sof	Đối tượng SRAM File
UART	Bộ tiếp nhận không đồng bộ / đồng bộ chuyển giao
UFM	Bộ nhớ flash của người dùng

Điều kiện tiên quyết

• Việc áp dụng thiết kế tham chiếu này yêu cầu bạn phải có trình độ kiến ​​thức hoặc kinh nghiệm nhất định trong các lĩnh vực sau:
• Kiến thức làm việc về hệ thống Nios II và các công cụ để xây dựng chúng. Các hệ thống và công cụ này bao gồm phần mềm Quartus® II, Qsys và Nios II EDS.
• Kiến thức về các phương pháp và công cụ cấu hình Intel FPGA, chẳng hạn như cấu hình bên trong MAX 10 FPGA, tính năng nâng cấp hệ thống từ xa và PFL.

Yêu cầu

• Sau đây là các yêu cầu phần cứng và phần mềm cho thiết kế tham chiếu:
• Bộ phát triển MAX 10 FPGA
• Quartus II phiên bản 15.0 với Nios II EDS
• Một máy tính có trình điều khiển và giao diện UART đang hoạt động
• Bất kỳ nhị phân/thập lục phân file biên tập viên

Thiết kế tham khảo Files

Bảng 2: Thiết kế Files Bao gồm trong Thiết kế tham khảo

File Tên Hình ảnh nhà máy	Sự miêu tả • Thiết kế phần cứng Quartus II file được lưu trữ trong CFM0. • Hình ảnh dự phòng/hình ảnh gốc sẽ được sử dụng khi xảy ra lỗi khi tải xuống hình ảnh ứng dụng.
ứng dụng_hình ảnh_1	• Thiết kế phần cứng Quartus II file được lưu trữ trong CFM1 và CFM2.(1) • Hình ảnh ứng dụng ban đầu được tải vào thiết bị.

1. Trong chế độ cấu hình hình ảnh cấu hình kép, CFM1 và CFM2 được kết hợp vào một bộ lưu trữ CFM duy nhất.

File Tên ứng dụng_hình ảnh_2	Sự miêu tả Thiết kế phần cứng Quartus II file thay thế app_image_2 trong quá trình nâng cấp hệ thống từ xa.
Remote_system_ nâng cấp.c	Mã ứng dụng phần mềm Nios II đóng vai trò điều khiển thiết kế hệ thống nâng cấp từ xa.
Terminal.exe từ xa	• Có thể thực thi được file với một GUI. • Chức năng như thiết bị đầu cuối để máy chủ tương tác với bộ công cụ phát triển MAX 10 FPGA. • Gửi dữ liệu lập trình qua UART. • Đã bao gồm mã nguồn của thiết bị đầu cuối này.

Bảng 3: Bậc thầy Files Bao gồm trong Thiết kế tham khảo

Bạn có thể sử dụng những bậc thầy này files cho thiết kế tham khảo mà không cần biên soạn thiết kế files.

File Tên   Factory_application1.pof Factory_application1.rpd	Sự miêu tả Lập trình Quartus II file bao gồm hình ảnh nhà máy và hình ảnh ứng dụng 1, được lập trình tương ứng thành CFM0 và CFM1 & CFM2 ở giây đầu tiên.tage.
Factory_application2.pof Factory_application2.rpd	• Lập trình Quartus II file bao gồm hình ảnh nhà máy và hình ảnh ứng dụng 2. • Ảnh ứng dụng 2 sẽ được trích xuất sau để thay thế ảnh ứng dụng 1 trong quá trình nâng cấp hệ thống từ xa, có tên là application_ image_2.rpd bên dưới.
ứng dụng_image_1.rpd	Dữ liệu lập trình thô Quartus II file chỉ chứa hình ảnh ứng dụng 1.
ứng dụng_image_2.rpd	Dữ liệu lập trình thô Quartus II file chỉ chứa hình ảnh ứng dụng 2.
Nios_application.pof	• Lập trình file bao gồm ứng dụng phần mềm bộ xử lý Nios II .hex file chỉ một. • Được lập trình vào flash QSPI bên ngoài.
pfl.sof	• Quartus II .sof chứa PFL. • Được lập trình vào flash QSPI trên bộ phát triển MAX 10 FPGA.

Thiết kế tham khảo Mô tả chức năng

Bộ xử lý Nios II Gen2

• Bộ xử lý Nios II Gen2 trong thiết kế tham chiếu có các chức năng sau:
• Bus master xử lý tất cả các hoạt động giao diện với lõi IP Flash trên chip của Altera bao gồm đọc, ghi và xóa.
• Cung cấp một thuật toán trong phần mềm để nhận luồng bit lập trình từ máy tính chủ và kích hoạt cấu hình lại thông qua lõi IP Cấu hình Kép.
• Bạn cần đặt vectơ thiết lập lại của bộ xử lý cho phù hợp. Điều này nhằm đảm bảo bộ xử lý khởi động đúng mã ứng dụng từ UFM hoặc flash QSPI bên ngoài.
• Ghi chú: Nếu mã ứng dụng Nios II lớn, Intel khuyên bạn nên lưu trữ mã ứng dụng trong flash QSPI bên ngoài. Trong thiết kế tham chiếu này, vectơ đặt lại đang trỏ đến đèn flash QSPI bên ngoài nơi lưu trữ mã ứng dụng Nios II.

Thông tin liên quan

• Hướng dẫn phát triển phần cứng Nios II Gen2
• Cung cấp thêm thông tin về việc phát triển Bộ xử lý Nios II Gen2.

Lõi IP Flash trên chip của Altera

• Lõi Flash IP trên chip của Altera hoạt động như một giao diện để bộ xử lý Nios II thực hiện thao tác đọc, ghi hoặc xóa đối với CFM và UFM. Lõi IP Flash trên chip của Altera cho phép bạn truy cập, xóa và cập nhật CFM bằng luồng bit cấu hình mới. Trình chỉnh sửa tham số Flash IP trên chip của Altera hiển thị dải địa chỉ được xác định trước cho từng vùng bộ nhớ.

Thông tin liên quan

• Lõi IP Flash trên chip của Altera
• Cung cấp thêm thông tin về Lõi IP Flash trên chip của Altera.

Lõi IP cấu hình kép của Altera

• Bạn có thể sử dụng lõi IP cấu hình kép Altera để truy cập khối nâng cấp hệ thống từ xa trong các thiết bị MAX 10 FPGA. Lõi IP cấu hình kép của Altera cho phép bạn kích hoạt cấu hình lại sau khi hình ảnh mới được tải xuống.

Thông tin liên quan

• Lõi IP cấu hình kép của Altera
• Cung cấp thêm thông tin về Lõi IP cấu hình kép của Altera

Lõi IP UART của Altera

• Lõi IP UART cho phép giao tiếp các luồng ký tự nối tiếp giữa hệ thống nhúng trong MAX 10 FPGA và thiết bị bên ngoài. Với tư cách là Avalon-MM master, bộ xử lý Nios II giao tiếp với lõi IP UART, là lõi Avalon-MM phụ. Việc giao tiếp này được thực hiện bằng cách đọc và ghi các thanh ghi điều khiển và dữ liệu.
• Lõi thực hiện định thời giao thức RS-232 và cung cấp các tính năng sau:
• tốc độ truyền có thể điều chỉnh, tính chẵn lẻ, điểm dừng và bit dữ liệu
• tín hiệu điều khiển luồng RTS/CTS tùy chọn

Thông tin liên quan

• Lõi UART
• Cung cấp thêm thông tin về UART Core.

Lõi IP bộ điều khiển Quad SPI chung

• Lõi IP Bộ điều khiển Quad SPI chung hoạt động như một giao diện giữa MAX 10 FPGA, đèn flash ngoài và đèn flash QSPI trên bo mạch. Lõi cung cấp quyền truy cập vào flash QSPI thông qua các hoạt động đọc, ghi và xóa.
  Khi ứng dụng Nios II mở rộng với nhiều hướng dẫn hơn, file kích thước của hex file được tạo ra từ ứng dụng Nios II sẽ lớn hơn. Vượt quá giới hạn kích thước nhất định, UFM sẽ không có đủ dung lượng để lưu trữ hex ứng dụng file. Để giải quyết vấn đề này, bạn có thể sử dụng đèn flash QSPI bên ngoài có sẵn trên bộ công cụ Phát triển FPGA MAX 10 để lưu trữ hex ứng dụng file.

Thiết kế ứng dụng phần mềm Nios II EDS

• Thiết kế tham chiếu bao gồm mã ứng dụng phần mềm Nios II điều khiển thiết kế hệ thống nâng cấp từ xa. Mã ứng dụng phần mềm Nios II phản hồi tới thiết bị đầu cuối chủ thông qua UART bằng cách thực hiện các hướng dẫn cụ thể.

Cập nhật hình ảnh ứng dụng từ xa

• Sau khi bạn đã truyền dòng bit lập trình file bằng Remote Terminal, ứng dụng phần mềm Nios II được thiết kế để thực hiện những việc sau:

1. Đặt Thanh ghi điều khiển lõi IP Flash trên chip của Altera để bỏ bảo vệ khu vực CFM1 & 2.
2. Thực hiện thao tác xóa khu vực trên CFM1 và CFM2. Phần mềm thăm dò thanh ghi trạng thái của lõi IP Flash trên chip Altera để đảm bảo quá trình xóa thành công đã được hoàn tất.
3. Nhận 4 byte luồng bit cùng một lúc từ stdin. Đầu vào và đầu ra tiêu chuẩn có thể được sử dụng để nhận dữ liệu trực tiếp từ thiết bị đầu cuối máy chủ và in đầu ra lên đó. Các loại tùy chọn đầu vào và đầu ra tiêu chuẩn có thể được đặt thông qua BSP Editor trong công cụ Nios II Eclipse Build.
4. Đảo ngược thứ tự bit cho mỗi byte.
   • Ghi chú: Do cấu hình của Altera On-Chip Flash IP Core, mỗi byte dữ liệu cần được đảo ngược trước khi ghi vào CFM.
5. Bắt đầu ghi 4 byte dữ liệu cùng một lúc vào CFM1 và CFM2. Quá trình này tiếp tục cho đến khi kết thúc dòng bit lập trình.
6. Thăm dò thanh ghi trạng thái của Altera On-Chip Flash IP để đảm bảo thao tác ghi thành công. Nhắc một thông báo cho biết quá trình truyền đã hoàn tất.
   • Ghi chú: Nếu thao tác ghi không thành công, thiết bị đầu cuối sẽ tạm dừng quá trình gửi luồng bit và tạo ra thông báo lỗi.
7. Đặt Thanh ghi Điều khiển để bảo vệ lại CFM1 và CFM2 nhằm ngăn chặn mọi thao tác ghi không mong muốn.

Thông tin liên quan

• Tạo pof thông qua lập trình chuyển đổi Files trên
• Cung cấp thông tin về việc tạo rpd files trong quá trình lập trình chuyển đổi files.

Kích hoạt cấu hình lại từ xa

• Sau khi bạn chọn thao tác kích hoạt cấu hình lại trong Remote Terminal của máy chủ, ứng dụng phần mềm Nios II sẽ thực hiện như sau:

1. Nhận lệnh từ đầu vào tiêu chuẩn.
2. Bắt đầu cấu hình lại bằng hai thao tác ghi sau:

• Viết 0x03 vào địa chỉ offset 0x01 trong lõi IP Cấu hình kép. Thao tác này ghi đè lên chân CONFIG_SEL vật lý và đặt Hình ảnh 1 làm hình ảnh cấu hình khởi động tiếp theo.
• Viết 0x01 vào địa chỉ offset 0x00 trong lõi IP cấu hình kép. Thao tác này kích hoạt cấu hình lại hình ảnh ứng dụng trong CFM1 và CFM2

Hướng dẫn thiết kế tham khảo

Tạo lập trình Files

• Bạn phải tạo chương trình sau filetrước khi có thể sử dụng bản nâng cấp hệ thống từ xa trên bộ công cụ Phát triển FPGA MAX 10:

Đối với lập trình QSPI:

• mềm-sử dụng pfl.sof có trong thiết kế tham chiếu hoặc bạn có thể chọn tạo một .sof khác chứa thiết kế PFL của riêng bạn
• pof—cấu hình file được tạo từ .hex và được lập trình vào flash QSPI.
• Vì Nâng cấp hệ thống từ xa:
• pof—cấu hình file được tạo từ .sof và được lập trình vào đèn flash bên trong.
• rpd—chứa dữ liệu cho đèn flash bên trong bao gồm cài đặt ICB, CFM0, CFM1 và UFM.
• bản đồ—giữ địa chỉ cho từng vùng bộ nhớ của cài đặt ICB, CFM0, CFM1 và UFM.

Tạo ra files dành cho lập trình QSPI

Để tạo .pof file để lập trình QSPI, hãy thực hiện các bước sau:

1. Xây dựng dự án Nios II và tạo HEX file.
   • Ghi chú: Tham khảo AN730: Phương pháp khởi động bộ xử lý Nios II trong MAX 10 thiết bị để biết thông tin về cách xây dựng dự án Nios II và tạo HEX file.
2. Trên File menu, nhấp vào Chuyển đổi lập trình Files.
3. Theo lập trình đầu ra file, chọn Đối tượng lập trình viên File (.pof) trong Lập trình file danh sách loại.
4. Trong danh sách Chế độ, chọn Nối tiếp thụ động 1 bit.
5. Trong danh sách Thiết bị cấu hình, chọn CFI_512Mb.
6. Trong File hộp tên, chỉ định file tên chương trình file bạn muốn tạo.
7. Trong đầu vào files để chuyển đổi danh sách, hãy xóa hàng Tùy chọn và dữ liệu SOF. Nhấp vào Thêm dữ liệu Hex và hộp thoại Thêm dữ liệu Hex xuất hiện. Trong hộp Thêm dữ liệu Hex, chọn Địa chỉ tuyệt đối và chèn .hex file được tạo từ Công cụ xây dựng Nios II EDS.
8. Sau khi thiết lập xong tất cả các cài đặt, nhấp vào Tạo để tạo chương trình liên quan file.

Thông tin liên quan

AN730: Phương pháp khởi động bộ xử lý Nios II trong MAX 10 thiết bị FPGA
Tạo ra files để nâng cấp hệ thống từ xa

Để tạo .pof, .map và .rpd files để nâng cấp hệ thống từ xa, hãy thực hiện các bước sau:

1. Khôi phục Factory_image, application_image_1 và application_image_2 rồi biên dịch cả ba thiết kế.
2. Tạo hai .pof files được mô tả trong bảng sau:
   • Ghi chú: Tham khảo Tạo .pof thông qua Lập trình Chuyển đổi Files để biết các bước tạo .pof files.
3. Mở app2.rpd bằng bất kỳ trình soạn thảo hex nào.
4. Trong trình soạn thảo hex, chọn khối dữ liệu nhị phân dựa trên độ lệch bắt đầu và kết thúc bằng cách tham khảo tệp .map file. Độ lệch bắt đầu và kết thúc cho thiết bị 10M50 lần lượt là 0x12000 và 0xB9FFF. Sao chép khối này sang khối mới file và lưu nó ở một .rpd khác file. .rpd mới này file chỉ chứa hình ảnh ứng dụng 2.

Tạo pof thông qua lập trình chuyển đổi Files

Để chuyển đổi .sof files đến .pof files, hãy làm theo các bước sau:

1. Trên File menu, nhấp vào Chuyển đổi lập trình Files.
2. Theo lập trình đầu ra file, chọn Đối tượng lập trình viên File (.pof) trong Lập trình file danh sách loại.
3. Trong danh sách Chế độ, chọn Cấu hình bên trong.
4. Trong File hộp tên, chỉ định file tên chương trình file bạn muốn tạo.
5. Để tạo Bản đồ bộ nhớ File (.map), bật Tạo bản đồ bộ nhớ File (Tự động tạo đầu ra_file.bản đồ). .map chứa địa chỉ của CFM và UFM với cài đặt ICB mà bạn đặt thông qua tùy chọn Tùy chọn/Thông tin khởi động.
6.  Để tạo Dữ liệu lập trình thô (.rpd), hãy bật Tạo dữ liệu cấu hình RPD (Tạo đầu ra_file_auto.rpd).
   Với sự trợ giúp của Bản đồ bộ nhớ File, bạn có thể dễ dàng xác định dữ liệu cho từng khối chức năng trong .rpd file. Bạn cũng có thể trích xuất dữ liệu flash cho các công cụ lập trình của bên thứ ba hoặc cập nhật cấu hình hoặc dữ liệu người dùng thông qua IP Flash trên chip của Altera.
7. .sof có thể được thêm thông qua Đầu vào files để chuyển đổi danh sách và bạn có thể thêm tối đa hai .sof files.
   • Đối với mục đích nâng cấp hệ thống từ xa, bạn có thể giữ lại dữ liệu trang 0 gốc trong .pof và thay thế dữ liệu trang 1 bằng .sof mới file. Để thực hiện việc này, bạn cần thêm .pof file ở trang 0 thì
     thêm trang .sof, sau đó thêm .sof mới file ĐẾN
8. Sau khi thiết lập xong tất cả các cài đặt, nhấp vào Tạo để tạo chương trình liên quan file.

Lập trình QSPI

Để lập trình mã ứng dụng Nios II vào flash QSPI, hãy thực hiện các bước sau:

1. Trên Bộ phát triển FPGA MAX 10, chuyển MAX10_BYPASSn thành 0 để bỏ qua thiết bị VTAP (MAX II) trên bo mạch.
2. Kết nối Cáp tải xuống Intel FPGA (trước đây là USB Blaster) với JTAG tiêu đề.
3. Trong cửa sổ Lập trình viên, nhấp vào Thiết lập phần cứng và chọn USB Blaster.
4. Trong danh sách Chế độ, chọn JTAG.
5. Nhấp vào nút Tự động phát hiện ở khung bên trái.
6. Chọn thiết bị cần lập trình và nhấp vào Thêm File.
7. Chọn pfl.sof.
8. Nhấn Start để bắt đầu lập trình.
9. Sau khi lập trình thành công, không cần tắt board, nhấn lại vào nút Auto Detect ở khung bên trái. Bạn sẽ thấy đèn flash QSPI_512Mb xuất hiện trong cửa sổ lập trình viên.
10. Chọn thiết bị QSPI và nhấp vào Thêm File.
11. Chọn .pof file được tạo trước đó từ .hex file.
12. Nhấp vào Bắt đầu để bắt đầu lập trình flash QSPI.

Lập trình FPGA với hình ảnh ban đầu bằng JTAG

Bạn phải lập trình app1.pof vào FPGA làm hình ảnh ban đầu của thiết bị. Để lập trình app1.pof vào FPGA, hãy thực hiện các bước sau:

1. Trong cửa sổ Lập trình viên, nhấp vào Thiết lập phần cứng và chọn USB Blaster.
2. Trong danh sách Chế độ, chọn JTAG.
3. Nhấp vào nút Tự động phát hiện ở khung bên trái.
4. Chọn thiết bị cần lập trình và nhấp vào Thêm File.
5. Chọn app1.pof.
6. Nhấn Start để bắt đầu lập trình.

Cập nhật hình ảnh và kích hoạt cấu hình lại bằng UART

Để định cấu hình từ xa bộ công cụ phát triển MAX10 FPGA của bạn, hãy thực hiện các bước sau:

1. Ghi chú: Trước khi bạn bắt đầu, hãy đảm bảo những điều sau:
   • chân CONFIG_SEL trên bo mạch được đặt thành 0
   • cổng UART trên bo mạch của bạn được kết nối với máy tính của bạn
   • Mở Remote Terminal.exe và giao diện Remote Terminal mở ra.
2. Nhấp vào Cài đặt và cửa sổ cài đặt cổng nối tiếp sẽ xuất hiện.
3. Đặt các tham số của thiết bị đầu cuối từ xa để khớp với cài đặt UART đã chọn trong lõi IP UART Quartus II. Sau khi thiết lập xong nhấn OK.
4. Nhấn nút nCONFIG trên bộ công cụ phát triển hoặc nhập phím 1 vào hộp văn bản Gửi, sau đó nhấn Enter.
   • Một danh sách lựa chọn thao tác sẽ xuất hiện trên terminal, như hình dưới đây:
   • Ghi chú: Để chọn một thao tác, hãy nhập số vào hộp văn bản Gửi, sau đó nhấn Enter.
5. Để cập nhật hình ảnh ứng dụng 1 với hình ảnh ứng dụng 2, hãy chọn thao tác 2. Bạn sẽ được nhắc chèn địa chỉ bắt đầu và kết thúc của CFM1 và CFM2.
   • Ghi chú: Địa chỉ hiển thị trên bản đồ file bao gồm cài đặt ICB, CFM và UFM nhưng Altera On-Chip
   • Flash IP chỉ có thể truy cập CFM và UFM. Do đó, có một địa chỉ lệch giữa địa chỉ hiển thị trên bản đồ file và cửa sổ thông số IP Flash trên chip của Altera.
6. Nhập địa chỉ dựa trên địa chỉ được chỉ định bởi cửa sổ tham số IP Flash trên chip của Altera.
   • Quá trình xóa sẽ tự động bắt đầu sau khi bạn nhập địa chỉ cuối cùng.
7. Sau khi xóa thành công, bạn sẽ được nhắc nhập lập trình .rpd file cho hình ảnh ứng dụng 2.
   • Để tải hình ảnh lên, hãy nhấp vào GửiFile rồi chọn .rpd chỉ chứa hình ảnh ứng dụng 2 và nhấp vào Mở.
   • Ghi chú: Ngoài hình ảnh ứng dụng 2, bạn có thể sử dụng bất kỳ hình ảnh mới nào mà bạn muốn cập nhật vào thiết bị.
   • Quá trình cập nhật sẽ bắt đầu trực tiếp và bạn có thể theo dõi tiến trình thông qua thiết bị đầu cuối. Menu thao tác sẽ nhắc Xong và bây giờ bạn có thể chọn thao tác tiếp theo.
8. Để kích hoạt cấu hình lại, hãy chọn thao tác 4. Bạn có thể quan sát hoạt động của đèn LED cho biết hình ảnh khác được tải vào thiết bị.

Hình ảnh	Trạng thái đèn LED (Hoạt động ở mức thấp)
Hình ảnh nhà máy	01010
Hình ảnh ứng dụng 1	10101
Hình ảnh ứng dụng 2	01110

Lịch sử sửa đổi tài liệu

Ngày	Phiên bản	Thay đổi
Tháng 2017 năm XNUMX	2017.02.21	Đổi tên thành Intel.
Tháng 2015 năm XNUMX	2015.06.15	Phiên bản phát hành đầu tiên.

Tài liệu / Tài nguyên

Thiết bị Intel MAX 10 FPGA qua UART với Bộ xử lý Nios II [tập tin pdf] Hướng dẫn sử dụng MAX 10 thiết bị FPGA qua UART với bộ xử lý Nios II, MAX 10 thiết bị FPGA, qua UART với bộ xử lý Nios II, qua UART, UART bộ xử lý Nios II, Nios II, UART bộ xử lý

Tài liệu tham khảo

• Hướng dẫn sử dụng