Nios II İşlemcili UART Üzerinden Intel MAX 10 FPGA Cihazları

Ürün Bilgileri

Referans tasarımı, MAX 10 FPGA cihazları için Nios II tabanlı sistemlerde temel uzaktan yapılandırma özelliklerini uygulayan basit bir uygulama sağlar. MAX 10 FPGA Geliştirme Kitinde yer alan UART arayüzü, uzaktan konfigürasyon işlevselliğini sağlamak için Altera UART IP çekirdeği ile birlikte kullanılır. MAX10 FPGA cihazları, uzaktan sistem yükseltme özelliğini daha da geliştiren iki adede kadar yapılandırma görüntüsünü saklama yeteneği sağlar.

Kısaltmalar

Kısaltma	Tanım
Avalon-MM	Avalon Bellek Eşlemeli Yapılandırma Flash belleği
CFM	Grafiksel kullanıcı arayüzü
ICB	Başlatma Yapılandırma Biti
HARİTA/.harita	Hafıza Haritası File
Nios II EDS	Nios II Gömülü Tasarım Paketi Desteği
PFL	Paralel Flaş Yükleyici IP çekirdeği
POF/.pof	Programcı Nesnesi File
QSPI	Dörtlü seri çevresel arayüz
RPD/.rpd	Ham programlama verileri
SBT	Yazılım Geliştirme Araçları
SOF/.sof	SRAM Nesnesi File
SEPET	Evrensel Asenkron Alıcı / Verici
UFM	Kullanıcı flash belleği

Ürün Kullanım Talimatları

Ön koşul

Bu referans tasarımının uygulanması, aşağıdaki alanlarda belirtilen düzeyde bilgi veya deneyime sahip olmanızı gerektirir:

Gereksinimler:

Referans tasarımı için donanım ve yazılım gereksinimleri şunlardır:

Referans tasarım Files

File İsim	Tanım
Fabrika_image	Çift konfigürasyonlu görüntüler konfigürasyon modunda, CFM1 ve CFM2 tek bir CFM deposunda birleştirilir.
app_image_1	Quartus II donanım tasarımı file app_image_2'nin yerini alıyor uzaktan sistem yükseltmesi sırasında.
app_image_2	Nios II yazılım uygulama kodu, aşağıdakiler için denetleyici görevi görür: uzaktan yükseltme sistemi tasarımı.
Remote_system_upgrade.c
fabrika_uygulaması1.pof	Quartus II programlama file fabrika görüntüsünden oluşur ve uygulama görüntüsü 1, CFM0 ve CFM1 & CFM2'ye programlanacak sırasıyla başlangıçtatage.
fabrika_uygulaması1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Referans tasarımı, MAX 10 FPGA cihazları için Nios II tabanlı sistemlerde temel uzaktan yapılandırma özelliklerini uygulayan basit bir uygulama sağlar. MAX 10 FPGA Geliştirme Kitinde yer alan UART arayüzü, uzaktan konfigürasyon işlevselliğini sağlamak için Altera UART IP çekirdeği ile birlikte kullanılır.

İlgili Bilgiler

Referans tasarım Files

MAX 10 FPGA Üzeri Uzaktan Sistem Yükseltmesiview

Uzaktan sistem yükseltme özelliği ile FPGA cihazlarına yönelik geliştirmeler ve hata düzeltmeleri uzaktan yapılabilmektedir. Gömülü bir sistem ortamında, ürün yazılımının UART, Ethernet ve I2C gibi çeşitli protokol türleri üzerinden sık sık güncellenmesi gerekir. Gömülü sistem bir FPGA içerdiğinde, ürün yazılımı güncellemeleri FPGA üzerindeki donanım görüntüsünün güncellemelerini içerebilir.
MAX10 FPGA cihazları, uzaktan sistem yükseltme özelliğini daha da geliştiren iki adede kadar yapılandırma görüntüsünü saklama yeteneği sağlar. Mevcut görselde bir hata oluşması durumunda görsellerden biri yüklenecek yedek görsel olacaktır.

Kısaltmalar

Tablo 1: Kısaltmaların Listesi

Kısaltma Açıklama
Avalon-MM	Avalon Bellek Eşlemeli
CFM	Flash belleği yapılandırma
Grafiksel kullanıcı arayüzü	Grafiksel kullanıcı arayüzü
ICB	Başlatma Yapılandırma Biti
HARİTA/.harita	Hafıza Haritası File
Nios II EDS	Nios II Gömülü Tasarım Paketi Desteği
PFL	Paralel Flaş Yükleyici IP çekirdeği
POF/.pof	Programcı Nesnesi File

• Intel Kurumu. Her hakkı saklıdır. Intel, Intel logosu, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ve Stratix sözcükleri ve logoları, Intel Corporation'ın veya ABD ve/veya diğer ülkelerdeki yan kuruluşlarının ticari markalarıdır. Intel, FPGA ve yarı iletken ürünlerinin performansını Intel'in standart garantisine uygun olarak mevcut spesifikasyonlara göre garanti eder, ancak herhangi bir zamanda önceden bildirimde bulunmaksızın herhangi bir ürün ve hizmette değişiklik yapma hakkını saklı tutar. Intel, Intel tarafından yazılı olarak açıkça kabul edilmedikçe, burada açıklanan herhangi bir bilgi, ürün veya hizmetin uygulanmasından veya kullanılmasından kaynaklanan hiçbir sorumluluk veya yükümlülük kabul etmez. Intel müşterilerine, yayınlanan herhangi bir bilgiye güvenmeden ve ürün ya da hizmet siparişi vermeden önce cihaz özelliklerinin en son sürümünü edinmeleri önerilir.
• Diğer isimler ve markalar başkalarının malı olarak iddia edilebilir.

Ön koşul

Kısaltma QSPI	Tanım Dörtlü seri çevresel arayüz
RPD/.rpd	Ham programlama verileri
SBT	Yazılım Geliştirme Araçları
SOF/.sof	SRAM Nesnesi File
UART	Evrensel Asenkron Alıcı / Verici
UFM	Kullanıcı flash belleği

Ön koşul

• Bu referans tasarımının uygulanması, aşağıdaki alanlarda belirtilen düzeyde bilgi veya deneyime sahip olmanızı gerektirir:
• Nios II sistemleri ve bunları oluşturmaya yönelik araçlar hakkında çalışma bilgisi. Bu sistemler ve araçlar Quartus® II yazılımı, Qsys ve Nios II EDS'yi içerir.
• MAX 10 FPGA dahili yapılandırması, uzaktan sistem yükseltme özelliği ve PFL gibi Intel FPGA yapılandırma metodolojileri ve araçları hakkında bilgi.

Gereksinimler

• Referans tasarımı için donanım ve yazılım gereksinimleri şunlardır:
• MAX 10 FPGA geliştirme kiti
• Nios II EDS'li Quartus II sürüm 15.0
• Çalışan bir UART sürücüsü ve arayüzü olan bir bilgisayar
• Herhangi bir ikili/onaltılık file editör

Referans tasarım Files

Tablo 2: Tasarım FileReferans Tasarıma Dahil Olanlar

File İsim Fabrika_image	Tanım • Quartus II donanım tasarımı file CFM0'da saklanacak. • Uygulama görüntüsü indirilirken hata oluştuğunda kullanılacak yedek görüntü/fabrika görüntüsü.
app_image_1	• Quartus II donanım tasarımı file CFM1 ve CFM2'de depolanacak.(1) • Cihaza yüklenen ilk uygulama görüntüsü.

1. Çift konfigürasyonlu görüntüler konfigürasyon modunda, CFM1 ve CFM2 tek bir CFM depolamada birleştirilir.

File İsim app_image_2	Tanım Quartus II donanım tasarımı file uzaktan sistem yükseltmesi sırasında app_image_2'nin yerini alır.
Remote_system_upgrade.c	Uzaktan yükseltme sistemi tasarımı için denetleyici görevi gören Nios II yazılım uygulama kodu.
Uzak Terminal.exe	• Yürütülebilir file bir GUI ile. • Ana bilgisayarın MAX 10 FPGA geliştirme kitiyle etkileşime girmesi için terminal görevi görür. • Programlama verilerini UART aracılığıyla gönderir. • Bu terminalin kaynak kodu dahildir.

Tablo 3: Ana FileReferans Tasarıma Dahil Olanlar

Bu ustaları kullanabilirsiniz filetasarımı derlemeden referans tasarımı için files.

File İsim   fabrika_application1.pof fabrika_application1.rpd	Tanım Quartus II programlama file fabrika görüntüsü ve uygulama görüntüsü 1'den oluşur ve başlangıçta CFM0 ve CFM1 & CFM2'ye programlanır.tage.
fabrika_application2.pof fabrika_application2.rpd	• Quartus II programlama file fabrika görüntüsü ve uygulama görüntüsünden oluşan 2. • Uygulama görüntüsü 2, daha sonra uzaktan sistem yükseltmesi sırasında uygulama görüntüsü 1'in yerini almak üzere aşağıda application_ image_2.rpd adıyla çıkarılacaktır.
application_image_1.rpd	Quartus II ham programlama verileri file yalnızca uygulama görseli 1'i içerenler.
application_image_2.rpd	Quartus II ham programlama verileri file yalnızca uygulama görüntüsü 2'yi içerir.
Nios_application.pof	• Programlama file Nios II işlemci yazılımı uygulaması .hex'i içerir file sadece. • Harici QSPI flaşına programlanacak.
pfl.sof	• Quartus II .sof PFL'yi içerir. • MAX 10 FPGA Geliştirme kitinde QSPI flaşına programlanmıştır.

Referans Tasarım İşlevsel Açıklaması

Nios II Gen2 İşlemci

• Referans tasarımındaki Nios II Gen2 İşlemci aşağıdaki işlevlere sahiptir:
• Altera On-Chip Flash IP çekirdeği ile okuma, yazma ve silme dahil tüm arayüz işlemlerini gerçekleştiren bir veri yolu yöneticisi.
• Bir ana bilgisayardan programlama bit akışını almak ve Çift Yapılandırma IP çekirdeği aracılığıyla yeniden yapılandırmayı tetiklemek için yazılımda bir algoritma sağlar.
• İşlemcinin sıfırlama vektörünü buna göre ayarlamanız gerekiyor. Bu, işlemcinin UFM veya harici QSPI flaştan doğru uygulama kodunu önyüklemesini sağlamak içindir.
• Not: Nios II uygulama kodu büyükse Intel, uygulama kodunu harici QSPI flaşında saklamanızı önerir. Bu referans tasarımında sıfırlama vektörü, Nios II uygulama kodunun saklandığı harici QSPI flaşına işaret etmektedir.

İlgili Bilgiler

• Nios II Gen2 Donanım Geliştirme Eğitimi
• Nios II Gen2 İşlemcinin geliştirilmesi hakkında daha fazla bilgi sağlar.

Altera Çip Üzerinde Flash IP Çekirdeği

• Altera On-Chip Flash IP çekirdeği, Nios II işlemcinin CFM ve UFM'ye okuma, yazma veya silme işlemi yapması için bir arayüz görevi görür. Altera On-Chip Flash IP çekirdeği, CFM'ye yeni bir yapılandırma bit akışıyla erişmenize, silmenize ve güncellemenize olanak tanır. Altera On-Chip Flash IP parametre düzenleyicisi, her bellek sektörü için önceden belirlenmiş bir adres aralığını gösterir.

İlgili Bilgiler

• Altera Çip Üzerinde Flash IP Çekirdeği
• Altera On-Chip Flash IP Core hakkında daha fazla bilgi sağlar.

Altera Çift Yapılandırmalı IP Çekirdeği

• MAX 10 FPGA cihazlarında uzaktan sistem yükseltme bloğuna erişmek için Altera Çift Yapılandırma IP çekirdeğini kullanabilirsiniz. Altera İkili Yapılandırma IP çekirdeği, yeni görüntü indirildikten sonra yeniden yapılandırmayı tetiklemenize olanak tanır.

İlgili Bilgiler

• Altera Çift Yapılandırmalı IP Çekirdeği
• Altera Çift Yapılandırmalı IP Çekirdeği hakkında daha fazla bilgi sağlar

Altera UART IP Çekirdeği

• UART IP çekirdeği, MAX 10 FPGA'daki gömülü sistem ile harici bir cihaz arasında seri karakter akışlarının iletişimini sağlar. Bir Avalon-MM yöneticisi olarak Nios II işlemci, bir Avalon-MM bağımlısı olan UART IP çekirdeği ile iletişim kurar. Bu iletişim, kontrol ve veri kayıtlarının okunması ve yazılmasıyla yapılır.
• Çekirdek, RS-232 protokol zamanlamasını uygular ve aşağıdaki özellikleri sağlar:
• ayarlanabilir baud hızı, eşlik, durdurma ve veri bitleri
• isteğe bağlı RTS/CTS akış kontrol sinyalleri

İlgili Bilgiler

• UART Çekirdeği
• UART Core hakkında daha fazla bilgi sağlar.

Genel Dörtlü SPI Denetleyici IP Çekirdeği

• Genel Dörtlü SPI Denetleyici IP çekirdeği, MAX 10 FPGA, harici flaş ve yerleşik QSPI flaş arasında bir arayüz görevi görür. Çekirdek, okuma, yazma ve silme işlemleri yoluyla QSPI flaşına erişim sağlar.
  Nios II uygulaması daha fazla talimatla genişletildiğinde, file altıgen boyutu file Nios II uygulamasından oluşturulan dosya boyutu daha büyük olacaktır. Belirli bir boyut sınırının ötesinde UFM, altıgen uygulamayı depolamak için yeterli alana sahip olmayacaktır. file. Bunu çözmek için, uygulama hex'ini depolamak amacıyla MAX 10 FPGA Geliştirme kitinde bulunan harici QSPI flaşını kullanabilirsiniz. file.

Nios II EDS Yazılım Uygulama Tasarımı

• Referans tasarımı, uzaktan yükseltme sistemi tasarımını kontrol eden Nios II yazılım uygulama kodunu içerir. Nios II yazılım uygulama kodu, belirli talimatları yürüterek UART aracılığıyla ana terminale yanıt verir.

Uygulama Görüntülerini Uzaktan Güncelleme

• Bir programlama bit akışını aktardıktan sonra file Uzak Terminal kullanılarak Nios II yazılım uygulaması aşağıdakileri yapacak şekilde tasarlanmıştır:

1. Altera On-Chip Flash IP çekirdek Kontrol Kaydını CFM1 ve 2 sektörünün korumasını kaldıracak şekilde ayarlayın.
2. CFM1 ve CFM2'de sektör silme işlemini gerçekleştirin. Yazılım, silme işleminin başarılı bir şekilde tamamlandığından emin olmak için Altera On-Chip Flash IP çekirdeğinin durum kaydını yoklar.
3. Stdin'den bir seferde 4 baytlık bit akışı alın. Standart giriş ve çıkış, verileri doğrudan ana terminalden almak ve çıktıyı bu terminale yazdırmak için kullanılabilir. Standart giriş ve çıkış seçeneklerinin türleri, Nios II Eclipse Build aracındaki BSP Düzenleyici aracılığıyla ayarlanabilir.
4. Her bayt için bit sırasını tersine çevirir.
   • Not: Altera On-Chip Flash IP Core'un yapılandırması nedeniyle, her veri baytının CFM'ye yazılmadan önce tersine çevrilmesi gerekir.
5. CFM4 ve CFM1'ye tek seferde 2 bayt veri yazmaya başlayın. Bu işlem bit akışının programlanmasının sonuna kadar devam eder.
6. Başarılı yazma işlemini sağlamak için Altera On-Chip Flash IP'nin durum kaydını yoklar. İletimin tamamlandığını belirten bir mesaj ister.
   • Not: Yazma işlemi başarısız olursa terminal, bit akışı gönderme işlemini durduracak ve bir hata mesajı oluşturacaktır.
7. İstenmeyen yazma işlemlerini önlemek için Kontrol Kaydını CFM1 ve CFM2'yi yeniden koruyacak şekilde ayarlar.

İlgili Bilgiler

• Dönüştürme Programlaması aracılığıyla pof Üretimi Files üzerinde
• RPD oluşturma hakkında bilgi sağlar filedönüştürme programlaması sırasında files.

Yeniden Yapılandırmayı Uzaktan Tetikleme

• Ana Bilgisayar Uzak Terminalinde yeniden yapılandırma işlemini tetiklemeyi seçtikten sonra Nios II yazılım uygulaması aşağıdakileri yapacaktır:

1. Komutu standart girişten alın.
2. Yeniden yapılandırmayı aşağıdaki iki yazma işlemiyle başlatın:

• Çift Yapılandırma IP çekirdeğindeki 0x03 ofset adresine 0x01 yazın. Bu işlem, fiziksel CONFIG_SEL pininin üzerine yazar ve Image 1'i bir sonraki önyükleme yapılandırma görüntüsü olarak ayarlar.
• Çift Yapılandırma IP çekirdeğindeki 0x01 ofset adresine 0x00 yazın. Bu işlem, CFM1 ve CFM2'deki uygulama görüntüsünün yeniden yapılandırılmasını tetikler.

Referans Tasarım Çözüm Yolu

Programlama Oluşturma Files

• Aşağıdaki programlamayı oluşturmanız gerekir fileMAX 10 FPGA Geliştirme kitinde uzaktan sistem yükseltmesini kullanmadan önce:

QSPI Programlama için:

• yumuşak kullanım Referans tasarımında yer alan pfl.sof'u veya kendi PFL tasarımınızı içeren farklı bir .sof oluşturmayı seçebilirsiniz.
• pof—yapılandırma file .hex'ten oluşturulur ve QSPI flaşına programlanır.
• İçin uzaktan Sistem Yükseltmesi:
• pof—yapılandırma file .sof dosyasından oluşturulur ve dahili flaşa programlanır.
• rpd-içerir ICB ayarlarını, CFM0, CFM1 ve UFM'yi içeren dahili flaş verileri.
• harita—tutar ICB ayarlarının her bellek sektörünün adresi, CFM0, CFM1 ve UFM.

Üretiliyor fileQSPI Programlama için

.pof dosyasını oluşturmak için file QSPI programlama için aşağıdaki adımları gerçekleştirin:

1. Nios II Projesi oluşturun ve HEX oluşturun file.
   • Not: Nios II projesi oluşturma ve HEX oluşturma hakkında bilgi için AN730: MAX 10 Cihazlarda Nios II İşlemci Önyükleme Yöntemleri'ne bakın. file.
2. Üzerinde File menüsünde Programlamayı Dönüştür'e tıklayın Files.
3. Çıkış programlama altında file, Programcı Nesnesi'ni seçin File (.pof) Programlamada file tür listesi.
4. Mod listesinde 1 bitlik Pasif Seri'yi seçin.
5. Yapılandırma cihazı listesinde CFI_512Mb'yi seçin.
6. İçinde File ad kutusunda belirtin file programlamanın adı file oluşturmak istiyorsunuz.
7. Girişte fileListeyi dönüştürmek için Seçenekler ve SOF veri satırını kaldırın. Onaltılı Veri Ekle'ye tıklayın ve Onaltılı Veri Ekle iletişim kutusu görünür. Onaltılı Veri Ekle kutusunda Mutlak adresleme'yi seçin ve .hex dosyasını ekleyin. file Nios II EDS Oluşturma Araçlarından oluşturulmuştur.
8. Tüm ayarlar yapıldıktan sonra ilgili programlamayı oluşturmak için Oluştur'a tıklayın. file.

İlgili Bilgiler

AN730: MAX 10 FPGA Cihazlarda Nios II İşlemci Önyükleme Yöntemleri
Üretiliyor fileUzaktan Sistem Yükseltmesi için s

.pof, .map ve .rpd'yi oluşturmak için fileUzaktan sistem yükseltmesi için aşağıdaki adımları uygulayın:

1. Factory_image, application_image_1 ve application_image_2'yi geri yükleyin ve üç tasarımı da derleyin.
2. İki .pof oluştur fileaşağıdaki tabloda açıklanmıştır:
   • Not: Dönüştürme Programlaması aracılığıyla .pof Oluşturma'ya bakın File.pof oluşturma adımları için s files.
3. Herhangi bir hex düzenleyiciyi kullanarak app2.rpd dosyasını açın.
4. Hex düzenleyicide, .map dosyasına başvurarak başlangıç ​​ve bitiş uzaklığına dayalı ikili veri bloğunu seçin. file. 10M50 cihazının başlangıç ​​ve bitiş ofseti sırasıyla 0x12000 ve 0xB9FFF'dir. Bu bloğu yenisine kopyala file ve farklı bir .rpd dosyasına kaydedin file. Bu yeni .rpd file yalnızca uygulama görüntüsü 2'yi içerir.

Dönüştürme Programlaması aracılığıyla pof Üretimi Files

.sof'u dönüştürmek için files'den .pof'a files, şu adımları izleyin:

1. Üzerinde File menüsünde Programlamayı Dönüştür'e tıklayın Files.
2. Çıkış programlama altında file, Programcı Nesnesi'ni seçin File (.pof) Programlamada file tür listesi.
3. Mod listesinde Dahili Yapılandırma'yı seçin.
4. İçinde File ad kutusunda belirtin file programlamanın adı file oluşturmak istiyorsunuz.
5. Bellek Haritası oluşturmak için File (.map), Bellek Haritası Oluştur'u açın File (Otomatik çıktı oluştur_file.harita). .map, Seçenek/Önyükleme Bilgisi seçeneği aracılığıyla belirlediğiniz ICB ayarına sahip CFM ve UFM'nin adresini içerir.
6.  Ham Programlama Verileri (.rpd) oluşturmak için Yapılandırma verileri RPD oluştur (Çıktı oluştur_) seçeneğini açın.file_auto.rpd).
   Bellek Haritası yardımıyla File.rpd dosyasındaki her işlevsel blok için verileri kolayca tanımlayabilirsiniz. file. Ayrıca üçüncü taraf programlama araçları için flash verilerini çıkarabilir veya Altera On-Chip Flash IP aracılığıyla yapılandırmayı veya kullanıcı verilerini güncelleyebilirsiniz.
7. .sof, Giriş yoluyla eklenebilir fileDönüştürmek için listeye s ve en fazla iki .sof ekleyebilirsiniz. files.
   • Uzaktan sistem yükseltme amacıyla, orijinal sayfa 0 verilerini .pof'ta tutabilir ve sayfa 1 verilerini yeni .sof ile değiştirebilirsiniz. file. Bunu gerçekleştirmek için .pof dosyasını eklemeniz gerekir. file 0. sayfada, ardından
     .sof sayfasını ekleyin, ardından yeni .sof dosyasını ekleyin file ile
8. Tüm ayarlar yapıldıktan sonra ilgili programlamayı oluşturmak için Oluştur'a tıklayın. file.

QSPI'yi programlamak

Nios II uygulama kodunu QSPI flash'a programlamak için aşağıdaki adımları izleyin:

1. MAX 10 FPGA Geliştirme Kitinde, yerleşik VTAP (MAX II) cihazını atlamak için MAX10_BYPASSn'yi 0 olarak değiştirin.
2. Intel FPGA İndirme Kablosunu (eski adıyla USB Blaster) J'ye bağlayın.TAG Başlık.
3. Programcı penceresinde Donanım Kurulumu'na tıklayın ve USB Blaster'ı seçin.
4. Mod listesinde J'yi seçinTAG.
5. Sol bölmedeki Otomatik Algıla düğmesini tıklayın.
6. Programlanacak cihazı seçin ve Ekle'ye tıklayın. File.
7. pfl.sof'u seçin.
8. Programlamaya başlamak için Başlat'a tıklayın.
9. Programlama başarılı olduktan sonra kartı kapatmadan sol paneldeki Auto Detect butonuna tekrar tıklayın. Programlayıcı penceresinde bir QSPI_512Mb flaşının göründüğünü göreceksiniz.
10. QSPI cihazını seçin ve Ekle'ye tıklayın File.
11. .pof'u seçin file daha önce .hex'ten oluşturuldu file.
12. QSPI flaşını programlamaya başlamak için Başlat'a tıklayın.

J kullanarak FPGA'yı Başlangıç ​​Görüntüsüyle ProgramlamakTAG

App1.pof dosyasını FPGA'ya cihazın ilk görüntüsü olarak programlamanız gerekir. App1.pof'u FPGA'ya programlamak için aşağıdaki adımları izleyin:

1. Programcı penceresinde Donanım Kurulumu'na tıklayın ve USB Blaster'ı seçin.
2. Mod listesinde J'yi seçinTAG.
3. Sol bölmedeki Otomatik Algıla düğmesini tıklayın.
4. Programlanacak cihazı seçin ve Ekle'ye tıklayın. File.
5. app1.pof'u seçin.
6. Programlamaya başlamak için Başlat'a tıklayın.

UART Kullanarak Görüntüyü Güncelleme ve Yeniden Yapılandırmayı Tetikleme

MAX10 FPGA geliştirme kitinizi uzaktan yapılandırmak için aşağıdaki adımları uygulayın:

1. Not: Başlamadan önce aşağıdakilerden emin olun:
   • karttaki CONFIG_SEL pini 0'a ayarlandı
   • anakartınızın UART bağlantı noktası bilgisayarınıza bağlı
   • Remote Terminal.exe'yi açtığınızda Uzak Terminal arayüzü açılır.
2. Ayarlar'a tıklayın ve Seri bağlantı noktası ayarları penceresi görünecektir.
3. Uzak terminalin parametrelerini Quartus II UART IP çekirdeğinde seçilen UART ayarlarıyla eşleşecek şekilde ayarlayın. Ayar tamamlandıktan sonra Tamam'a tıklayın.
4. Geliştirme kitindeki nCONFIG düğmesine basın veya Gönder metin kutusuna 1 tuşlayın ve ardından Enter tuşuna basın.
   • Aşağıda gösterildiği gibi terminalde işlem seçiminin bir listesi görünecektir:
   • Not: Bir işlemi seçmek için Gönder metin kutusuna numarayı girin ve ardından Enter tuşuna basın.
5. Uygulama görüntüsü 1'i uygulama görüntüsü 2 ile güncellemek için işlem 2'yi seçin. CFM1 ve CFM2'nin başlangıç ​​ve bitiş adreslerini girmeniz istenecektir.
   • Not: Haritada gösterilen adres file ICB ayarlarını, CFM ve UFM'yi içerir ancak Altera On-Chip'i içerir
   • Flash IP yalnızca CFM ve UFM'ye erişebilir. Dolayısıyla haritada gösterilen adres arasında bir adres uzaklığı vardır. file ve Altera On-Chip Flash IP parametre penceresi.
6. Altera On-Chip Flash IP parametre penceresi tarafından belirtilen adrese göre adresi girin.
   • Bitiş adresini girdikten sonra silme işlemi otomatik olarak başlayacaktır.
7. Silme başarılı olduktan sonra, programlama .rpd dosyasını girmeniz istenecektir. file uygulama görseli için 2.
   • Resmi yüklemek için Gönder'e tıklayınFile düğmesini tıklayın ve ardından yalnızca uygulama görüntüsü 2'yi içeren .rpd dosyasını seçin ve Aç'ı tıklayın.
   • Not: Uygulama görseli 2 dışında cihaza güncellemek istediğiniz herhangi bir yeni görseli kullanabilirsiniz.
   • Güncelleme işlemi doğrudan başlayacak ve ilerlemeyi terminal aracılığıyla izleyebilirsiniz. İşlem menüsü Bitti komutunu verecektir ve artık bir sonraki işlemi seçebilirsiniz.
8. Yeniden yapılandırmayı tetiklemek için 4. işlemi seçin. Cihaza yüklenen farklı görüntüyü gösteren LED davranışını gözlemleyebilirsiniz.

Resim	LED Durumu (Etkin Düşük)
Fabrika Görüntüsü	01010
Uygulama Görseli 1	10101
Uygulama Görseli 2	01110

Belge Revizyon Geçmişi

Tarih	Sürüm	Değişiklikler
Şubat 2017	2017.02.21	Intel olarak yeniden markalandı.
Haziran 2015	2015.06.15	İlk sürüm.

Belgeler / Kaynaklar

Nios II İşlemcili UART Üzerinden Intel MAX 10 FPGA Cihazları [pdf] Kullanıcı Kılavuzu MAX 10 FPGA Cihazı Nios II İşlemcili UART Üzerinden, MAX 10 FPGA Cihazı, Nios II İşlemcili UART Üzerinden, UART Üzerinden, Nios II İşlemcili UART, Nios II, İşlemci UART

Referanslar

• Kullanıcı Kılavuzu