intel MAX 10 FPGA وسیلې په UART کې د Nios II پروسیسر سره

د محصول معلومات

د حوالې ډیزاین یو ساده غوښتنلیک وړاندې کوي چې د MAX 10 FPGA وسیلو لپاره د Nios II-based سیسټمونو کې د ریموټ ترتیب کولو لومړني ځانګړتیاوې پلي کوي. د MAX 10 FPGA پراختیایی کټ کې شامل UART انٹرفیس د ریموټ ترتیب کولو فعالیت چمتو کولو لپاره د Altera UART IP کور سره یوځای کارول کیږي. MAX10 FPGA وسیلې د دوه ترتیب شوي عکسونو ذخیره کولو وړتیا چمتو کوي کوم چې د ریموټ سیسټم اپ گریڈ خصوصیت نور هم وده کوي.

لنډیزونه

لنډیز	تفصیل
Avalon-MM	د Avalon Memory-Maped Configuration Flash حافظه
CFM	ګرافیکي کارن انٹرفیس
ICB	د پیل کولو ترتیب بټ
نقشه/نقشه	د حافظې نقشه File
Nios II EDS	د Nios II ایمبیډ شوي ډیزاین سویټ ملاتړ
PFL	موازي فلش لوډر IP کور
POF/.pof	د پروګرامر څيز File
QSPI	کواډ سیریل پرفیریل انٹرفیس
RPD/.rpd	د خام پروګرام کولو ډاټا
SBT	د سافټویر جوړونې وسیلې
SOF/.sof	د SRAM څيز File
کارټ	یونیورسل اسینکرونوس رسیور/ټرانسمیټر
UFM	د کارونکي فلش حافظه

د محصول کارولو لارښوونې

شرط

د دې حوالې ډیزاین پلي کول تاسو ته اړتیا لري چې په لاندې برخو کې د پوهې یا تجربې ښودل شوي کچه ولرئ:

اړتیاوې:

د حوالې ډیزاین لپاره لاندې هارډویر او سافټویر اړتیاوې دي:

د حوالې ډیزاین Files

File نوم	تفصیل
د فابریکې_انځور	په دوه ګونی ترتیب د عکسونو ترتیب کولو حالت، CFM1 او CFM2 په یو واحد CFM ذخیره کې یوځای شوي.
app_image_1	د Quartus II هارډویر ډیزاین file چې د app_image_2 ځای نیسي د ریموټ سیسټم نوي کولو پرمهال.
app_image_2	د Nios II سافټویر غوښتنلیک کوډ د کنټرولر په توګه کار کوي د ریموټ اپ گریڈ سیسټم ډیزاین.
Remote_system_upgrade.c
factory_application1.pof	د کوارټس II برنامه کول file چې د فابریکې عکس او د غوښتنلیک انځور 1، چې په CFM0 او CFM1 او CFM2 کې پروګرام شي په ترتیب سره په لومړیو کېtage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

د حوالې ډیزاین یو ساده غوښتنلیک وړاندې کوي چې د MAX 10 FPGA وسیلو لپاره د Nios II-based سیسټمونو کې د ریموټ ترتیب کولو لومړني ځانګړتیاوې پلي کوي. د MAX 10 FPGA پراختیایی کټ کې شامل UART انٹرفیس د ریموټ ترتیب کولو فعالیت چمتو کولو لپاره د Altera UART IP کور سره یوځای کارول کیږي.

اړوند معلومات

د حوالې ډیزاین Files

د MAX 10 FPGA اوور سره د ریموټ سیسټم اپ گریڈview

د ریموټ سیسټم اپ گریڈ فیچر سره، د FPGA وسیلو لپاره وده او بګ فکسونه په لیرې توګه ترسره کیدی شي. په یو ایمبیډ شوي سیسټم چاپیریال کې، فرم ویئر باید په مکرر ډول د مختلف ډول پروتوکولونو لکه UART، Ethernet، او I2C په اړه تازه شي. کله چې سرایت شوي سیسټم کې FPGA شامل وي، د فرم ویئر تازه معلومات کولی شي په FPGA کې د هارډویر عکس تازه معلومات شامل کړي.
MAX10 FPGA وسیلې د دوه ترتیب شوي عکسونو ذخیره کولو وړتیا چمتو کوي کوم چې د ریموټ سیسټم اپ گریڈ خصوصیت نور هم وده کوي. یو له عکسونو څخه به د بیک اپ عکس وي چې پورته کیږي که چیرې په اوسني عکس کې کومه تېروتنه رامینځته شي.

لنډیزونه

جدول 1: د لنډیزونو لیست

د لنډیز توضیحات
Avalon-MM	د Avalon حافظه - نقشه شوې
CFM	د فلش حافظې ترتیب کول
GUI	ګرافیکي کارن انٹرفیس
ICB	د پیل کولو ترتیب بټ
نقشه/نقشه	د حافظې نقشه File
Nios II EDS	د Nios II ایمبیډ شوي ډیزاین سویټ ملاتړ
PFL	موازي فلش لوډر IP کور
POF/.pof	د پروګرامر څيز File

• Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، Altera، Arria، Cyclone، Enpirion، MAX، Nios، Quartus او Stratix ټکي او لوګو په متحده ایالاتو او/یا نورو هیوادونو کې د انټل کارپوریشن یا د هغې فرعي شرکتونو سوداګریزې نښې دي. Intel د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د Intel معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي، مګر دا حق خوندي کوي چې په هر وخت کې پرته له خبرتیا څخه په هر محصول او خدماتو کې بدلون راولي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه.
• نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.

شرط

لنډیز QSPI	تفصیل کواډ سیریل پرفیریل انٹرفیس
RPD/.rpd	د خام پروګرام کولو ډاټا
SBT	د سافټویر جوړونې وسیلې
SOF/.sof	د SRAM څيز File
UART	یونیورسل اسینکرونوس رسیور/ټرانسمیټر
UFM	د کارونکي فلش حافظه

شرط

• د دې حوالې ډیزاین پلي کول تاسو ته اړتیا لري چې په لاندې برخو کې د پوهې یا تجربې ښودل شوي کچه ولرئ:
• د Nios II سیسټمونو کاري پوهه او د دوی د جوړولو لپاره وسایل. پدې سیسټمونو او وسایلو کې د Quartus® II سافټویر، Qsys، او Nios II EDS شامل دي.
• د Intel FPGA ترتیب کولو میتودونو او وسیلو پوهه، لکه د MAX 10 FPGA داخلي ترتیب، د ریموټ سیسټم اپ گریڈ فیچر او PFL.

اړتیاوې

• د حوالې ډیزاین لپاره لاندې هارډویر او سافټویر اړتیاوې دي:
• MAX 10 FPGA پرمختیا کټ
• Quartus II نسخه 15.0 د Nios II EDS سره
• یو کمپیوټر چې د کار UART ډرایور او انٹرفیس سره
• هر بائنری/هیکساډیسیمل file مدیر

د حوالې ډیزاین Files

جدول 2: ډیزاین Fileد حوالې ډیزاین کې شامل دي

File نوم د فابریکې_انځور	تفصیل • Quartus II هارډویر ډیزاین file په CFM0 کې زیرمه شي. • د فال بیک عکس / فابریکې عکس باید وکارول شي کله چې د اپلیکیشن عکس ډاونلوډ کې تېروتنه رامینځته شي.
app_image_1	• Quartus II هارډویر ډیزاین file په CFM1 او CFM2 کې زیرمه شي.(1) • د اپلیکیشن لومړنی عکس په وسیله کې بار شوی.

1. په دوه ګوني ترتیب شوي عکسونو ترتیب کولو حالت کې، CFM1 او CFM2 د یو واحد CFM ذخیره کولو سره یوځای شوي.

File نوم app_image_2	تفصیل د Quartus II هارډویر ډیزاین file چې د ریموټ سیسټم اپ گریڈ په جریان کې د app_image_2 ځای نیسي.
Remote_system_upgrade.c	د Nios II سافټویر غوښتنلیک کوډ د ریموټ اپ گریڈ سیسټم ډیزاین لپاره د کنټرولر په توګه عمل کوي.
ریموټ Terminal.exe	• د اجرا وړ file د GUI سره. • د MAX 10 FPGA پراختیایی کټ سره د تعامل لپاره د کوربه لپاره د ترمینل په توګه دندې. • د UART له لارې د پروګرام کولو ډاټا لیږي. • د دې ترمینل لپاره د سرچینې کوډ شامل دی.

جدول 3: ماسټر Fileد حوالې ډیزاین کې شامل دي

تاسو کولی شئ دا ماسټر وکاروئ fileد حوالې ډیزاین لپاره پرته له دې چې ډیزاین ترتیب کړي files.

File نوم   factory_application1.pof factory_application1.rpd	تفصیل د کوارټس II برنامه کول file چې د فابریکې عکس او د غوښتنلیک عکس 1 لري چې په ترتیب سره په CFM0 او CFM1 او CFM2 کې په ابتدايي ډول برنامه شي.tage.
factory_application2.pof factory_application2.rpd	• Quartus II پروګرام کول file چې د فابریکې عکس او غوښتنلیک عکس 2 لري. • د اپلیکیشن عکس 2 به وروسته استخراج شي ترڅو د ریموټ سیسټم اپ گریڈ کولو پرمهال د غوښتنلیک عکس 1 ځای په ځای کړي ، لاندې د application_ image_2.rpd نومول شوی.
application_image_1.rpd	د کوارټس II خام پروګرام کولو ډاټا file چې یوازې د غوښتنلیک عکس 1 لري.
application_image_2.rpd	د کوارټس II خام پروګرام کولو ډاټا file چې یوازې د غوښتنلیک عکس 2 لري.
Nios_application.pof	• پروګرام کول file چې د Nios II پروسیسر سافټویر غوښتنلیک .hex لري file یوازې. • په بهرنۍ QSPI فلش کې پروګرام شي.
pfl.sof	• Quartus II .sof PFL لري. • په MAX 10 FPGA پراختیایی کټ کې د QSPI فلش کې پروګرام شوی.

د حوالې ډیزاین فنکشن توضیحات

د Nios II Gen2 پروسیسر

• د حوالې ډیزاین کې د Nios II Gen2 پروسیسر لاندې دندې لري:
• د بس ماسټر چې د الټرا آن چپ فلش IP کور سره د انٹرفیس ټول عملیات اداره کوي پشمول لوستل ، لیکل او له مینځه وړل.
• په سافټویر کې الګوریتم چمتو کوي ترڅو د کوربه کمپیوټر څخه د برنامه کولو بټ جریان ترلاسه کړي او د دوه اړخیز ترتیب IP کور له لارې بیا تنظیم کول پیل کړي.
• تاسو اړتیا لرئ د پروسیسر ری سیٹ ویکتور د مطابق مطابق تنظیم کړئ. دا د دې لپاره دی چې پروسیسر د UFM یا بهرني QSPI فلش څخه د سم غوښتنلیک کوډ بوټ کړي.
• یادونه: که د Nios II غوښتنلیک کوډ لوی وي، Intel وړاندیز کوي چې تاسو د غوښتنلیک کوډ په بهرني QSPI فلش کې ذخیره کړئ. د دې حوالې ډیزاین کې، د ری سیٹ ویکتور بهرنۍ QSPI فلش ته اشاره کوي چیرې چې د Nios II غوښتنلیک کوډ زیرمه شوی.

اړوند معلومات

• د Nios II Gen2 د هارډویر پرمختیا لارښود
• د Nios II Gen2 Processor د پراختیا په اړه نور معلومات چمتو کوي.

الټرا آن چپ فلش IP کور

• د الټرا آن چپ فلش IP کور د Nios II پروسیسر لپاره د انٹرفیس په توګه کار کوي ترڅو CFM او UFM ته د لوستلو ، لیکلو یا پاکولو عملیات ترسره کړي. د الټرا آن چپ فلش IP کور تاسو ته اجازه درکوي چې د نوي ترتیب بټ جریان سره CFM ته لاسرسی ، پاک او تازه کړئ. د الټرا آن چپ فلش IP پیرامیټر ایډیټر د هرې حافظې سکټور لپاره د مخکیني ټاکل شوي پته حد ښیې.

اړوند معلومات

• الټرا آن چپ فلش IP کور
• د ‏‎Altera On-Chip Flash IP Core‎‏ پاڼې اړوند نور معلومات په فسبوک کې اوګورئ

د الټرا دوه ګونی ترتیب IP کور

• تاسو کولی شئ د MAX 10 FPGA وسیلو کې د ریموټ سیسټم اپ گریڈ بلاک ته د لاسرسي لپاره د الټرا ډبل کنفیګریشن IP کور وکاروئ. د الټرا ډبل کنفیګریشن IP کور تاسو ته اجازه درکوي یوځل چې نوی عکس ډاونلوډ شي بیا تنظیم کول پیل کړئ.

اړوند معلومات

• د الټرا دوه ګونی ترتیب IP کور
• د ‏‎Altera Dual Configuration IP Core‎‏ پاڼې اړوند نور معلومات په فسبوک کې اوګورئ

Altera UART IP کور

• د UART IP کور په MAX 10 FPGA کې د سرایت شوي سیسټم او بهرني وسیلې ترمینځ د سیریل کرکټر جریانونو ارتباط ته اجازه ورکوي. د Avalon-MM ماسټر په توګه، د Nios II پروسیسر د UART IP کور سره اړیکه نیسي، کوم چې د Avalon-MM غلام دی. دا اړیکه د لوستلو او لیکلو کنټرول او د معلوماتو راجسترونو لخوا ترسره کیږي.
• اصلي د RS-232 پروتوکول وخت پلي کوي او لاندې ځانګړتیاوې وړاندې کوي:
• د تعدیل وړ بوډ نرخ ، برابري ، سټاپ ، او ډیټا بټونه
• اختیاري RTS/CTS جریان کنټرول سیګنالونه

اړوند معلومات

• د UART کور
• د ‏‎UART Core‎‏ پاڼې اړوند نور معلومات په فسبوک کې اوګورئ

عمومي کواډ SPI کنټرولر IP کور

• د جنریک کواډ SPI کنټرولر IP کور د MAX 10 FPGA ، بهرني فلش او آن بورډ QSPI فلش ترمینځ د انٹرفیس په توګه کار کوي. کور د لوستلو ، لیکلو او پاکولو عملیاتو له لارې QSPI فلش ته لاسرسی چمتو کوي.
  کله چې د Nios II غوښتنلیک د نورو لارښوونو سره پراخ شي، د file د هیکس اندازه file د Nios II غوښتنلیک څخه تولید به لوی وي. د یوې ټاکلې اندازې حد څخه هاخوا، UFM به د غوښتنلیک هیکس ذخیره کولو لپاره کافي ځای ونه لري file. د دې حل کولو لپاره ، تاسو کولی شئ د غوښتنلیک هیکس ذخیره کولو لپاره د MAX 10 FPGA پراختیایی کټ کې موجود بهرني QSPI فلش وکاروئ file.

د Nios II EDS سافټویر غوښتنلیک ډیزاین

• د حوالې ډیزاین کې د Nios II سافټویر غوښتنلیک کوډ شامل دی چې د ریموټ اپ گریڈ سیسټم ډیزاین کنټرولوي. د Nios II سافټویر غوښتنلیک کوډ د ځانګړو لارښوونو په اجرا کولو سره د UART له لارې کوربه ټرمینل ته ځواب ورکوي.

د غوښتنلیک عکسونه په لرې ډول تازه کول

• وروسته له دې چې تاسو د برنامه بټ جریان لیږدولی شئ file د ریموټ ټرمینل په کارولو سره ، د Nios II سافټویر غوښتنلیک ډیزاین شوی چې لاندې کار وکړي:

1. د CFM1 او 2 سکټور غیر خوندي کولو لپاره د الټرا آن چپ فلش IP کور کنټرول راجستر تنظیم کړئ.
2. په CFM1 او CFM2 کې د سکټور پاکولو عملیات ترسره کړئ. سافټویر د الټرا آن چپ فلش IP کور وضعیت راجستر کوي ترڅو ډاډ ترلاسه کړي چې بریالي پاکول بشپړ شوي.
3. د سټین څخه په یو وخت کې د بټ جریان 4 بایټس ترلاسه کړئ. معیاري آخذه او محصول د کوربه ټرمینل څخه مستقیم ډیټا ترلاسه کولو لپاره کارول کیدی شي او په هغې کې محصول چاپ کړئ. د معیاري ان پټ او آوټ پټ اختیار ډولونه د BSP ایډیټر له لارې په Nios II Eclipse Build Tool کې تنظیم کیدی شي.
4. د هر بایټ لپاره د بټ ترتیب بدلوي.
   • یادونه: د الټرا آن چپ فلش IP کور ترتیب کولو له امله ، د معلوماتو هر بایټ باید په CFM کې لیکلو دمخه بیرته وګرځول شي.
5. په یو وخت کې په CFM4 او CFM1 کې د 2 بایټ ډیټا لیکل پیل کړئ. دا پروسه د پروګرام کولو بټ جریان پای ته رسیدو پورې دوام لري.
6. د الټرا آن چپ فلش IP د وضعیت راجستر ته رایه ورکړئ ترڅو د لیکلو بریالي عملیات یقیني کړي. یو پیغام هڅوي ترڅو وښیي چې لیږد بشپړ شوی.
   • یادونه: که د لیکلو عملیات ناکام شي، ټرمینل به د بټ سټریم لیږلو پروسه ودروي او د خطا پیغام رامینځته کړي.
7. د کنټرول راجستر د CFM1 او CFM2 بیا خوندي کولو لپاره تنظیموي ترڅو د هر ډول ناغوښتل لیکلو عملیاتو مخه ونیسي.

اړوند معلومات

• pof د کنورټ پروګرام کولو له لارې نسل Fileزوی
• د rpd جوړولو په اړه معلومات وړاندې کوي fileد بدلولو پروګرام کولو پرمهال files.

په لیرې توګه د بیا تنظیم کولو پیل کول

• وروسته له دې چې تاسو په کوربه ریموټ ټرمینل کې د بیا تنظیم کولو عملیات غوره کړئ، د Nios II سافټویر غوښتنلیک به لاندې کار وکړي:

1. د معیاري ان پټ څخه کمانډ ترلاسه کړئ.
2. د لاندې دوه لیکلو عملیاتو سره بیا تنظیم کول پیل کړئ:

• د دوه ګوني ترتیب IP کور کې د 0x03 آفسیټ پتې ته 0x01 ولیکئ. دا عملیات فزیکي CONFIG_SEL پن له سره لیکي او انځور 1 د راتلونکي بوټ ترتیب کولو عکس په توګه تنظیموي.
• د دوه ګوني ترتیب IP کور کې د 0x01 آفسیټ پتې ته 0x00 ولیکئ. دا عملیات په CFM1 او CFM2 کې د غوښتنلیک عکس ته بیا تنظیم کول هڅوي

د حوالې ډیزاین واک تھرو

د پروګرام جوړونه Files

• تاسو باید لاندې پروګرامونه جوړ کړئ fileمخکې له دې چې د MAX 10 FPGA پرمختیا کټ کې د ریموټ سیسټم اپ گریڈ کارولو وړتیا ولرئ:

د QSPI پروګرام کولو لپاره:

• سوف - کارول pfl.sof د حوالې ډیزاین کې شامل دي یا تاسو کولی شئ یو بل .sof جوړ کړئ چې ستاسو د PFL ډیزاین لري
• pof - ترتیب file له .hex څخه تولید شوی او په QSPI فلش کې پروګرام شوی.
• لپاره د ریموټ سیسټم لوړول:
• pof - ترتیب file د .sof څخه تولید شوی او په داخلي فلش کې پروګرام شوی.
• rpd - لري د داخلي فلش لپاره ډاټا چې پکې د ICB ترتیبات، CFM0، CFM1 او UFM شامل دي.
• نقشه - ساتل د ICB ترتیباتو د هر حافظې سکټور لپاره پته، CFM0، CFM1 او UFM.

پیدا کول fileد QSPI پروګرام کولو لپاره

د .pof د تولید لپاره file د QSPI پروګرام کولو لپاره، لاندې مرحلې ترسره کړئ:

1. د Nios II پروژه جوړه کړئ او HEX تولید کړئ file.
   • یادونه: AN730 ته مراجعه وکړئ: د Nios II پروژی د جوړولو او د HEX تولید په اړه د معلوماتو لپاره په MAX 10 وسیلو کې د Nios II پروسیسر بوټ کولو میتودونه file.
2. په File مینو کې، د پروګرام بدلول کلیک وکړئ Files.
3. د محصول پروګرام کولو لاندې fileد پروګرامر څیز غوره کړئ File (.pof) په برنامه کې file ډول لیست.
4. د موډ لیست کې، د 1-bit غیر فعال سریال غوره کړئ.
5. د تنظیم کولو وسایلو لیست کې، CFI_512Mb غوره کړئ.
6. په File د نوم بکس، مشخص کړئ file د پروګرام کولو لپاره نوم file تاسو جوړول غواړئ.
7. په داخل کې fileد لیست بدلولو لپاره ، د اختیارونو او SOF ډیټا قطار لرې کړئ. د هیکس ډیټا اضافه کړئ کلیک وکړئ او د هیکس ډیټا اضافه کولو ډیالوګ بکس څرګندیږي. د هیکس ډیټا اضافه کولو بکس کې، مطلق پته غوره کړئ او .hex داخل کړئ file د Nios II EDS جوړونې وسیلو څخه رامینځته شوی.
8. وروسته له دې چې ټول تنظیمات تنظیم شي، د اړونده پروګرامونو د جوړولو لپاره تولید کلیک وکړئ file.

اړوند معلومات

AN730: د MAX 10 FPGA وسیلو کې د Nios II پروسیسر بوټ کولو میتودونه
پیدا کول fileد ریموټ سیسټم اپ گریڈ لپاره

د .pof، .map او .rpd د جوړولو لپاره fileد ریموټ سیسټم نوي کولو لپاره، لاندې مرحلې ترسره کړئ:

1. Factory_image، application_image_1 او application_image_2 بحال کړئ، او ټول درې ډیزاینونه تالیف کړئ.
2. دوه .pof تولید کړئ fileپه لاندې جدول کې تشریح شوي:
   • یادونه: د کنورټ پروګرام کولو له لارې .pof نسل ته مراجعه وکړئ Fileد .pof د تولید په اړه د ګامونو لپاره files.
3. د هر هیکس ایډیټر په کارولو سره app2.rpd خلاص کړئ.
4. په هیکس ایډیټر کې، د بائنری ډیټا بلاک د پیل او پای آفسیټ پراساس د نقشې په حواله غوره کړئ file. د 10M50 وسیلې لپاره پیل او پای آفسیټ په ترتیب سره 0x12000 او 0xB9FFF دی. دا بلاک نوي ته کاپي کړئ file او دا په بل .rpd کې خوندي کړئ file. دا نوی .rpd file یوازې د غوښتنلیک عکس 2 لري.

pof د کنورټ پروګرام کولو له لارې نسل Files

د بدلولو لپاره .sof files to .pof files، دا ګامونه تعقیب کړئ:

1. په File مینو کې، د پروګرام بدلول کلیک وکړئ Files.
2. د محصول پروګرام کولو لاندې fileد پروګرامر څیز غوره کړئ File (.pof) په برنامه کې file ډول لیست.
3. د موډ لیست کې، داخلي ترتیب غوره کړئ.
4. په File د نوم بکس، مشخص کړئ file د پروګرام کولو لپاره نوم file تاسو جوړول غواړئ.
5. د حافظې نقشه رامینځته کولو لپاره File (. نقشه)، د حافظې نقشه جوړ کړئ فعال کړئ File (په اوتومات ډول تولید تولیدfile.نقشه). نقشه د ICB ترتیب سره د CFM او UFM پته لري چې تاسو د اختیار/بوټ معلوماتو اختیار له لارې تنظیم کړی.
6.  د خام پروګرامینګ ډیټا (.rpd) رامینځته کولو لپاره ، د تشکیل ډیټا RPD رامینځته کول فعال کړئ (د تولید تولید_file_auto.rpd).
   د حافظې نقشې په مرسته Fileتاسو کولی شئ په اسانۍ سره په .rpd کې د هر فعال بلاک لپاره ډاټا وپیژنئ file. تاسو کولی شئ د دریمې ډلې برنامه کولو وسیلو لپاره فلش ډیټا هم راوباسئ یا د الټرا آن چپ فلش IP له لارې ترتیب یا د کارونکي ډیټا تازه کړئ.
7. .sof د انپټ له لارې اضافه کیدی شي fileد لیست بدلولو لپاره او تاسو کولی شئ تر دوه .sof پورې اضافه کړئ files.
   • د ریموټ سیسټم د لوړولو موخو لپاره، تاسو کولی شئ د پاڼې 0 اصلي ډاټا په .pof کې وساتئ، او د نوي .sof سره د 1 پاڼې ډاټا بدل کړئ. file. د دې کولو لپاره، تاسو اړتیا لرئ چې .pof اضافه کړئ file په 0 پاڼه کې، بیا
     .sof پاڼه اضافه کړئ، بیا نوی .sof اضافه کړئ file ته
8. وروسته له دې چې ټول تنظیمات تنظیم شي، د اړونده پروګرامونو د جوړولو لپاره تولید کلیک وکړئ file.

د QSPI پروګرام کول

د QSPI فلش کې د Nios II غوښتنلیک کوډ پروګرام کولو لپاره، لاندې مرحلې ترسره کړئ:

1. په MAX 10 FPGA پراختیایی کټ کې، د MAX10_BYPASSn 0 ته واړوئ ترڅو د آن بورډ VTAP (MAX II) وسیلې څخه تیر شي.
2. د Intel FPGA ډاونلوډ کیبل (پخوانی USB بلاسټر) له J سره وصل کړئTAG سرلیک
3. د پروګرامر کړکۍ کې، د هارډویر سیټ اپ کلیک وکړئ او د USB بلاسټر غوره کړئ.
4. د موډ لیست کې، J غوره کړئTAG.
5. په ښي اړخ کې د اتوماتیک کشف تڼۍ کلیک وکړئ.
6. هغه وسیله غوره کړئ چې برنامه شي، او کلیک وکړئ اضافه کړئ File.
7. pfl.sof غوره کړئ.
8. د پروګرام کولو پیل کولو لپاره په پیل کلیک وکړئ.
9. وروسته له دې چې برنامه بریالۍ شي ، پرته له دې چې بورډ بند کړي ، په ښي اړخ کې د Auto Detect تڼۍ کلیک وکړئ. تاسو به د پروګرامر په کړکۍ کې د QSPI_512Mb فلش وګورئ.
10. د QSPI وسیله غوره کړئ، او اضافه کلیک وکړئ File.
11. .pof غوره کړئ file مخکې له .hex څخه تولید شوی file.
12. د QSPI فلش پروګرام کولو پیل کولو لپاره پیل کلیک وکړئ.

د J په کارولو سره د لومړني عکس سره د FPGA برنامه کولTAG

تاسو باید د وسیلې لومړني عکس په توګه FPGA کې app1.pof برنامه کړئ. په FPGA کې د app1.pof پروګرام کولو لپاره، لاندې مرحلې ترسره کړئ:

1. د پروګرامر کړکۍ کې، د هارډویر سیټ اپ کلیک وکړئ او د USB بلاسټر غوره کړئ.
2. د موډ لیست کې، J غوره کړئTAG.
3. په ښي اړخ کې د اتوماتیک کشف تڼۍ کلیک وکړئ.
4. هغه وسیله غوره کړئ چې برنامه شي، او کلیک وکړئ اضافه کړئ File.
5. app1.pof غوره کړئ.
6. د پروګرام کولو پیل کولو لپاره په پیل کلیک وکړئ.

د انځور تازه کول او د UART په کارولو سره بیا تنظیم کول

ستاسو د MAX10 FPGA پرمختیا کټ په لرې ډول تنظیم کولو لپاره ، لاندې مرحلې ترسره کړئ:

1. یادونه: مخکې له دې چې تاسو پیل کړئ، لاندې ډاډ ترلاسه کړئ:
   • په تخته کې د CONFIG_SEL پن 0 ته ټاکل شوی
   • ستاسو د بورډ UART بندر ستاسو کمپیوټر سره وصل دی
   • Remote Terminal.exe خلاص کړئ او د ریموټ ټرمینل انٹرفیس خلاصیږي.
2. په ترتیباتو کلیک وکړئ او د سیریل پورټ ترتیباتو کړکۍ به څرګند شي.
3. د ریموټ ټرمینل پیرامیټونه تنظیم کړئ ترڅو د کوارټس II UART IP کور کې غوره شوي UART ترتیبات سره سمون ولري. د تنظیم کولو بشپړیدو وروسته ، په OK کلیک وکړئ.
4. د لیږلو متن بکس کې د پراختیا کټ یا کی - ان 1 کې د nCONFIG تڼۍ کېکاږئ، او بیا Enter ټک وکړئ.
   • د عملیاتو انتخاب لیست به په ترمینل کې څرګند شي، لکه څنګه چې لاندې ښودل شوي:
   • یادونه: د عملیاتو غوره کولو لپاره ، د لیږلو متن بکس کې شمیره کیلي ، او بیا Enter ټک وکړئ.
5. د اپلیکیشن عکس 1 د اپلیکیشن عکس 2 سره تازه کولو لپاره ، عملیات 2 غوره کړئ. تاسو ته به د CFM1 او CFM2 پیل او پای پته دننه کولو ته وهڅول شي.
   • یادونه: په نقشه کې ښودل شوی پته file د ICB ترتیبات شامل دي، CFM او UFM مګر د الټرا آن چپ
   • فلش IP کولی شي یوازې CFM او UFM ته لاسرسی ومومي. په دې توګه، په نقشه کې ښودل شوي پته تر منځ یو پته شتون لري file او د الټرا آن چپ فلش IP پیرامیټر کړکۍ.
6. د الټرا آن چپ فلش IP پیرامیټر کړکۍ لخوا ټاکل شوي پته پراساس په پته کې کیلي.
   • پاکول به په اوتومات ډول پیل شي کله چې تاسو پای پته دننه کړئ.
7. د پاکولو بریالي کیدو وروسته، تاسو به د پروګرام کولو .rpd ته د ننوتلو لپاره هڅول کیږي file د غوښتنلیک انځور 2 لپاره.
   • د انځور پورته کولو لپاره، په لیږلو کلیک وکړئFile تڼۍ، او بیا یوازې د .rpd غوښتنلیک انځور 2 وټاکئ او خلاص کلیک وکړئ.
   • یادونه: د اپلیکیشن عکس 2 پرته ، تاسو کولی شئ هر هغه نوی عکس وکاروئ چې تاسو یې په وسیله کې تازه کول غواړئ.
   • د تازه کولو پروسه به مستقیم پیل شي او تاسو کولی شئ د ټرمینل له لارې پرمختګ وڅارئ. د عملیاتو مینو به د بشپړیدو غوښتنه وکړي او تاسو اوس کولی شئ راتلونکی عملیات غوره کړئ.
8. د بیا تنظیم کولو پیل کولو لپاره، 4 عملیات غوره کړئ. تاسو کولی شئ د LED چلند وګورئ چې په وسیله کې بار شوي مختلف عکس څرګندوي.

انځور	د LED حالت (فعال ټیټ)
د فابریکې انځور	01010
د غوښتنلیک انځور ۱	10101
د غوښتنلیک انځور ۱	01110

د اسنادو بیاکتنې تاریخ

نیټه	نسخه	بدلونونه
فبروري ۲۰۲۲	2017.02.21	د Intel په توګه بیا نومول شوی.
جون ۲۰۲۱	2015.06.15	ابتدايي خوشې کول.

اسناد / سرچینې

intel MAX 10 FPGA وسیلې په UART کې د Nios II پروسیسر سره [pdf] د کارونکي لارښود MAX 10 FPGA وسایل د UART په اوږدو کې د Nios II پروسیسر سره، MAX 10 FPGA وسیلې، د UART څخه د Nios II پروسیسر سره، د UART څخه زیات، Nios II پروسیسر UART، Nios II، پروسیسر UART

حوالې

• د کارن لارښود