intel MAX 10 FPGA Devices over UART Nios II -prosessorilla

Tuotetiedot

Viitesuunnittelu tarjoaa yksinkertaisen sovelluksen, joka toteuttaa perus etäkonfigurointiominaisuudet Nios II -pohjaisissa järjestelmissä MAX 10 FPGA -laitteille. MAX 10 FPGA -kehityssarjaan sisältyvää UART-liitäntää käytetään yhdessä Altera UART IP -ytimen kanssa etäkonfigurointitoiminnon tarjoamiseen. MAX10 FPGA -laitteet tarjoavat mahdollisuuden tallentaa jopa kaksi konfigurointikuvaa, mikä parantaa entisestään etäjärjestelmän päivitysominaisuutta.

Lyhenteet

Lyhenne	Kuvaus
Avalon-MM	Avalon Memory-Mapped Configuration Flash-muisti
CFM	Graafinen käyttöliittymä
ICB	Alustusmääritysbitti
KARTTA/.kartta	Muistikartta File
Nios II EDS	Nios II Embedded Design Suite -tuki
PFL	Parallel Flash Loader IP-ydin
POF/.pof	Ohjelmoija-objekti File
QSPI	Neljän sarjan oheisliitäntä
RPD/.rpd	Raaka ohjelmointitieto
SBT	Ohjelmiston rakennustyökalut
SOF/.sof	SRAM-objekti File
OSTOSKORI	Universaali asynkroninen vastaanotin/lähetin
UFM	Käyttäjän flash-muisti

Tuotteen käyttöohjeet

Edellytys

Tämän vertailumallin soveltaminen edellyttää, että sinulla on ilmoitettu taso tietämystä tai kokemusta seuraavilta aloilta:

Vaatimukset:

Seuraavat ovat referenssisuunnittelun laitteisto- ja ohjelmistovaatimukset:

Viitesuunnittelu Files

File Nimi	Kuvaus
Factory_image	Kahden konfiguroinnin kuvien määritystilassa CFM1 ja CFM2 yhdistetään yhdeksi CFM-muistiksi.
app_image_1	Quartus II -laitteistosuunnittelu file joka korvaa app_image_2 etäjärjestelmän päivityksen aikana.
app_image_2	Nios II -ohjelmistosovelluskoodi toimii ohjaimena etäpäivitysjärjestelmän suunnittelu.
Remote_system_upgrade.c
tehdassovellus1.pof	Quartus II ohjelmointi file joka koostuu tehdaskuvasta ja sovelluskuva 1, ohjelmoitava CFM0:aan ja CFM1:een ja CFM2:een vastaavasti alussa stage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

Viitesuunnittelu tarjoaa yksinkertaisen sovelluksen, joka toteuttaa perus etäkonfigurointiominaisuudet Nios II -pohjaisissa järjestelmissä MAX 10 FPGA -laitteille. MAX 10 FPGA -kehityssarjaan sisältyvää UART-liitäntää käytetään yhdessä Altera UART IP -ytimen kanssa etäkonfigurointitoiminnon tarjoamiseen.

Aiheeseen liittyvät tiedot

Viitesuunnittelu Files

Järjestelmän etäpäivitys MAX 10 FPGA Overillaview

Järjestelmän etäpäivitysominaisuuden avulla FPGA-laitteiden parannukset ja virheenkorjaukset voidaan tehdä etänä. Sulautetun järjestelmän ympäristössä laiteohjelmistoa on päivitettävä usein eri protokollilla, kuten UART, Ethernet ja I2C. Kun sulautettu järjestelmä sisältää FPGA:n, laiteohjelmistopäivitykset voivat sisältää FPGA:n laitteistokuvan päivityksiä.
MAX10 FPGA -laitteet tarjoavat mahdollisuuden tallentaa jopa kaksi konfigurointikuvaa, mikä parantaa entisestään etäjärjestelmän päivitysominaisuutta. Yksi kuvista on varmuuskopio, joka ladataan, jos nykyisessä kuvassa tapahtuu virhe.

Lyhenteet

Taulukko 1: Luettelo lyhenteistä

Lyhenne Kuvaus
Avalon-MM	Avalon-muistikartoitettu
CFM	Konfigurointi flash-muisti
GUI	Graafinen käyttöliittymä
ICB	Alustusmääritysbitti
KARTTA/.kartta	Muistikartta File
Nios II EDS	Nios II Embedded Design Suite -tuki
PFL	Parallel Flash Loader IP-ydin
POF/.pof	Ohjelmoija-objekti File

• Intel Corporation. Kaikki oikeudet pidätetään. Intel, Intel-logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus ja Stratix sanat ja logot ovat Intel Corporationin tai sen tytäryhtiöiden tavaramerkkejä Yhdysvalloissa ja/tai muissa maissa. Intel takaa FPGA- ja puolijohdetuotteidensa suorituskyvyn nykyisten vaatimusten mukaisesti Intelin vakiotakuun mukaisesti, mutta pidättää oikeuden tehdä muutoksia tuotteisiin ja palveluihin milloin tahansa ilman erillistä ilmoitusta. Intel ei ota minkään tässä kuvatun tiedon, tuotteen tai palvelun soveltamisesta tai käytöstä johtuvaa vastuuta tai vastuuta, ellei Intel ole nimenomaisesti kirjallisesti suostunut siihen. Intelin asiakkaita kehotetaan hankkimaan uusin versio laitteen teknisistä tiedoista ennen kuin he luottavat julkaistuihin tietoihin ja ennen kuin he tilaavat tuotteita tai palveluita.
• Muita nimiä ja merkkejä voidaan väittää muiden omaisuudeksi.

Edellytys

Lyhenne QSPI	Kuvaus Neljän sarjan oheisliitäntä
RPD/.rpd	Raaka ohjelmointitieto
SBT	Ohjelmiston rakennustyökalut
SOF/.sof	SRAM-objekti File
UART	Universaali asynkroninen vastaanotin/lähetin
UFM	Käyttäjän flash-muisti

Edellytys

• Tämän vertailumallin soveltaminen edellyttää, että sinulla on ilmoitettu taso tietämystä tai kokemusta seuraavilta aloilta:
• Nios II -järjestelmien ja niiden rakentamisen työkalujen tuntemus. Näitä järjestelmiä ja työkaluja ovat Quartus® II -ohjelmisto, Qsys ja Nios II EDS.
• Intelin FPGA-määritysmenetelmien ja -työkalujen tuntemus, kuten MAX 10 FPGA -sisäinen konfigurointi, etäjärjestelmän päivitysominaisuus ja PFL.

Vaatimukset

• Seuraavat ovat referenssisuunnittelun laitteisto- ja ohjelmistovaatimukset:
• MAX 10 FPGA -kehityssarja
• Quartus II -versio 15.0 Nios II EDS:llä
• Tietokone, jossa on toimiva UART-ohjain ja käyttöliittymä
• Mikä tahansa binääri/heksadesimaali file toimittaja

Viitesuunnittelu Files

Taulukko 2: Design Files Sisältyy viitesuunnitteluun

File Nimi Factory_image	Kuvaus • Quartus II -laitteistosuunnittelu file tallennettava CFM0:aan. • Varakuva/tehdaskuva, jota käytetään, kun sovelluskuvan latauksessa tapahtuu virhe.
app_image_1	• Quartus II -laitteistosuunnittelu file tallennettava CFM1:een ja CFM2:een.(1) • Laitteeseen ladattu ensimmäinen sovelluskuva.

1. Kahden konfiguroinnin kuvien määritystilassa CFM1 ja CFM2 yhdistetään yhdeksi CFM-tallennustilaksi.

File Nimi app_image_2	Kuvaus Quartus II -laitteistosuunnittelu file joka korvaa tiedoston app_image_2 järjestelmän etäpäivityksen aikana.
Remote_system_ upgrade.c	Nios II -ohjelmistosovelluskoodi, joka toimii ohjaimena etäpäivitysjärjestelmän suunnittelussa.
Remote Terminal.exe	• Suoritettava file GUI:n kanssa. • Toimii päätelaitteena, jolla isäntä voi olla vuorovaikutuksessa MAX 10 FPGA -kehityssarjan kanssa. • Lähettää ohjelmointitiedot UART:n kautta. • Tämän päätteen lähdekoodi on mukana.

Taulukko 3: Mestari Files Sisältyy viitesuunnitteluun

Voit käyttää näitä mestaria files referenssisuunnitelmalle laatimatta mallia files.

File Nimi   factory_application1.pof factory_application1.rpd	Kuvaus Quartus II ohjelmointi file joka koostuu tehdaskuvasta ja sovelluskuvasta 1, jotka on ohjelmoitava CFM0:aan ja CFM1:een ja CFM2:een alkuvaiheessa.tage.
factory_application2.pof factory_application2.rpd	• Quartus II -ohjelmointi file joka koostuu tehdaskuvasta ja sovelluskuvasta 2. • Sovelluskuva 2 puretaan myöhemmin korvaamaan sovelluksen kuva 1 järjestelmän etäpäivityksen aikana, jonka nimi on alla application_ image_2.rpd.
application_image_1.rpd	Quartus II:n raaka-ohjelmointitiedot file jotka sisältävät vain sovelluksen kuvan 1.
application_image_2.rpd	Quartus II:n raaka-ohjelmointitiedot file joka sisältää vain sovelluksen kuvan 2.
Nios_application.pof	• Ohjelmointi file joka koostuu Nios II -prosessoriohjelmistosovelluksesta .hex file vain. • Ohjelmoitava ulkoiseen QSPI-salamaan.
pfl.sof	• Quartus II .sof sisältävät PFL:ää. • Ohjelmoitu QSPI-salamaan MAX 10 FPGA -kehityssarjassa.

Viite Suunnittelu Toiminnallinen kuvaus

Nios II Gen2 prosessori

• Referenssimallin Nios II Gen2 -prosessorilla on seuraavat toiminnot:
• Väyläisäntä, joka hoitaa kaikki liitäntätoiminnot Altera On-Chip Flash -IP-ytimen kanssa, mukaan lukien lukemisen, kirjoittamisen ja poistamisen.
• Tarjoaa ohjelmistossa algoritmin ohjelmoinnin bittivirran vastaanottamiseksi isäntätietokoneelta ja uudelleenmäärityksen käynnistämiseksi Dual Configuration IP -ytimen kautta.
• Sinun on asetettava prosessorin nollausvektori vastaavasti. Tällä varmistetaan, että prosessori käynnistää oikean sovelluskoodin joko UFM:stä tai ulkoisesta QSPI-flashista.
• Huomautus: Jos Nios II -sovelluskoodi on suuri, Intel suosittelee, että tallennat sovelluskoodin ulkoiseen QSPI-salamaan. Tässä vertailumallissa nollausvektori osoittaa ulkoiseen QSPI-salamaan, johon Nios II -sovelluskoodi on tallennettu.

Aiheeseen liittyvät tiedot

• Nios II Gen2 Hardware Development Tutorial
• Sisältää lisätietoja Nios II Gen2 -prosessorin kehittämisestä.

Altera on-chip Flash IP Core

• Altera On-Chip Flash IP -ydin toimii liitäntänä Nios II -prosessorille, jolla se voi lukea, kirjoittaa tai tyhjentää toiminnot CFM:lle ja UFM:lle. Altera On-Chip Flash -IP-ytimen avulla voit käyttää, tyhjentää ja päivittää CFM:ää uudella konfigurointibittivirralla. Altera On-Chip Flash IP -parametrieditori näyttää ennalta määritetyn osoitealueen kullekin muistisektorille.

Aiheeseen liittyvät tiedot

• Altera on-chip Flash IP Core
• Tarjoaa lisätietoja Altera On-Chip Flash IP Coresta.

Altera Dual Configuration IP Core

• Voit käyttää Altera Dual Configuration -IP-ydintä päästäksesi etäjärjestelmän päivityslohkoon MAX 10 FPGA-laitteessa. Altera Dual Configuration IP -ytimen avulla voit käynnistää uudelleenmäärityksen, kun uusi kuva on ladattu.

Aiheeseen liittyvät tiedot

• Altera Dual Configuration IP Core
• Tarjoaa lisätietoja Altera Dual Configuration IP Coresta

Altera UART IP Core

• UART IP -ydin mahdollistaa sarjamuotoisten merkkivirtojen viestinnän MAX 10 FPGA:n sulautetun järjestelmän ja ulkoisen laitteen välillä. Avalon-MM-isäntänä Nios II -prosessori kommunikoi UART-IP-ytimen kanssa, joka on Avalon-MM-orja. Tämä tiedonsiirto tapahtuu lukemisen ja kirjoittamisen ohjaus- ja tietorekistereillä.
• Ydin toteuttaa RS-232-protokollan ajoituksen ja tarjoaa seuraavat ominaisuudet:
• säädettävä siirtonopeus, pariteetti, pysäytys ja databitit
• valinnaiset RTS/CTS-virtauksen ohjaussignaalit

Aiheeseen liittyvät tiedot

• UART-ydin
• Tarjoaa lisätietoja UART Coresta.

Generic Quad SPI Controller IP Core

• Generic Quad SPI Controller IP -ydin toimii liitäntäna MAX 10 FPGA:n, ulkoisen salaman ja sisäisen QSPI-salaman välillä. Ydin tarjoaa pääsyn QSPI-salamaan luku-, kirjoitus- ja poistotoimintojen kautta.
  Kun Nios II -sovellus laajenee lisäohjeilla, file kuusion koko file Nios II -sovelluksesta luotu on suurempi. Tietyn kokorajan ylittyessä UFM:ssä ei ole riittävästi tilaa sovelluksen heksaan tallentamiseen file. Tämän ratkaisemiseksi voit käyttää ulkoista QSPI-salamaa, joka on saatavana MAX 10 FPGA -kehityssarjassa sovelluksen heksaanien tallentamiseen. file.

Nios II EDS -ohjelmistosovellussuunnittelu

• Viitesuunnittelu sisältää Nios II -ohjelmistosovelluskoodin, joka ohjaa etäpäivitysjärjestelmän suunnittelua. Nios II -ohjelmistosovelluskoodi vastaa isäntäpäätteelle UART:n kautta suorittamalla erityisiä ohjeita.

Sovelluskuvien päivittäminen etänä

• Kun olet lähettänyt ohjelmointibittivirran file käyttämällä etäpäätettä, Nios II -ohjelmistosovellus on suunniteltu toimimaan seuraavasti:

1. Aseta Altera On-Chip Flash IP -ydinohjausrekisteri poistamaan CFM1- ja 2-sektorin suojaus.
2. Suorita sektorin poistotoiminto CFM1:ssä ja CFM2:ssa. Ohjelmisto kysyy Altera On-Chip Flash -IP-ytimen tilarekisteristä varmistaakseen onnistuneen poistamisen.
3. Vastaanota 4 tavua bittivirtaa kerrallaan stdinistä. Vakiotuloa ja -lähtöä voidaan käyttää vastaanottamaan tietoja suoraan isäntäpäätteestä ja tulostamaan siihen. Vakiotulo- ja lähtövaihtoehtojen tyypit voidaan määrittää Nios II Eclipse Build -työkalun BSP-editorilla.
4. Kääntää kunkin tavun bittijärjestyksen.
   • Huomautus: Altera On-Chip Flash IP Coren kokoonpanon vuoksi jokainen datatavu on käännettävä ennen kuin se kirjoitetaan CFM:ään.
5. Ala kirjoittaa 4 tavua dataa kerrallaan CFM1:een ja CFM2:een. Tämä prosessi jatkuu ohjelmoinnin bittivirran loppuun asti.
6. Kyselee Altera On-Chip Flash IP:n tilarekisteristä onnistuneen kirjoitustoiminnan varmistamiseksi. Kehottaa viestiä, joka ilmoittaa lähetyksen valmistumisesta.
   • Huomautus: Jos kirjoitustoiminto epäonnistuu, pääte pysäyttää bittivirran lähetysprosessin ja tuottaa virheilmoituksen.
7. Asettaa ohjausrekisterin suojaamaan uudelleen CFM1:tä ja CFM2:ta ei-toivottujen kirjoitustoimintojen estämiseksi.

Aiheeseen liittyvät tiedot

• pof Generation muunnosohjelmoinnin kautta Files päällä
• Tarjoaa tietoa rpd:n luomisesta files muunnosohjelmoinnin aikana files.

Uudelleenmäärityksen käynnistäminen etänä

• Kun olet valinnut liipaisimen uudelleenmääritystoiminnon isäntäetäpäätteessä, Nios II -ohjelmistosovellus tekee seuraavaa:

1. Vastaanota komento vakiosyötteestä.
2. Aloita uudelleenmääritys kahdella seuraavalla kirjoitustoiminnolla:

• Kirjoita 0x03 0x01:n siirtymäosoitteeseen Dual Configuration IP -ytimessä. Tämä toiminto korvaa fyysisen CONFIG_SEL-nastan ja asettaa kuvan 1 seuraavaksi käynnistysasetuskuvaksi.
• Kirjoita 0x01 0x00:n siirtymäosoitteeseen Dual Configuration IP -ytimessä. Tämä toiminto käynnistää uudelleenmäärityksen sovelluskuvaksi CFM1:ssä ja CFM2:ssa

Reference Design Walkthrough

Ohjelmoinnin luominen Files

• Sinun on luotava seuraava ohjelmointi files ennen kuin voit käyttää etäjärjestelmän päivitystä MAX 10 FPGA -kehityssarjassa:

QSPI-ohjelmointiin:

• sof-käyttö referenssimalliin sisältyvä pfl.sof tai voit luoda toisenlaisen .sof-tiedoston, joka sisältää oman PFL-mallisi
• pof — kokoonpano file luotu .hex-tiedostosta ja ohjelmoitu QSPI-salamaan.
• varten etäjärjestelmän päivitys:
• pof — kokoonpano file luotu .sofista ja ohjelmoitu sisäiseen salamaan.
• rpd – sisältää sisäisen salaman tiedot, jotka sisältävät ICB-asetukset, CFM0, CFM1 ja UFM.
• kartta - pitää ICB-asetusten kunkin muistisektorin osoite CFM0, CFM1 ja UFM.

Luodaan files QSPI-ohjelmointiin

Luodaksesi .pof file QSPI-ohjelmointia varten suorita seuraavat vaiheet:

1. Rakenna Nios II -projekti ja luo HEX file.
   • Huomautus: Katso AN730: Nios II -prosessorin käynnistysmenetelmät MAX 10 -laitteissa saadaksesi tietoja Nios II -projektin rakentamisesta ja HEX:n luomisesta. file.
2. Käytössä File -valikosta Muunna ohjelmointi Files.
3. Kohdassa Lähtöohjelmointi file, valitse Ohjelmoijaobjekti File (.pof) ohjelmointiin file tyyppiluettelo.
4. Valitse Mode-luettelosta 1-bittinen passiivinen sarja.
5. Valitse Configuration device -luettelosta CFI_512Mb.
6. Vuonna File nimiruutuun, määritä file ohjelmoinnin nimi file haluat luoda.
7. Inputissa fileJos haluat muuntaa luettelon, poista Valinnat- ja SOF-tietorivi. Napsauta Lisää heksadesimaalidataa, jolloin näkyviin tulee Lisää heksadesimaalidata -valintaikkuna. Valitse Add Hex Data -ruudusta Absoluuttinen osoitus ja lisää .hex file luotu Nios II EDS Build Toolsista.
8. Kun kaikki asetukset on määritetty, luo aiheeseen liittyvä ohjelmointi napsauttamalla Luo file.

Aiheeseen liittyvät tiedot

AN730: Nios II -prosessorin käynnistysmenetelmät MAX 10 FPGA-laitteessa
Luodaan files Remote System Upgrade

Luodaksesi .pof-, .map- ja .rpd-tiedostot files järjestelmän etäpäivitystä varten, suorita seuraavat vaiheet:

1. Palauta Factory_image, Application_image_1 ja Application_image_2 ja käännä kaikki kolme mallia.
2. Luo kaksi .pof files kuvataan seuraavassa taulukossa:
   • Huomautus: Katso .pof-sukupolvi muunnosohjelmoinnin kautta Files .pof-tiedoston luomisen vaiheet files.
3. Avaa app2.rpd millä tahansa hex-editorilla.
4. Valitse heksa-editorissa binääritietolohko alku- ja loppusiirtymän perusteella .map-tiedoston avulla. file. 10M50-laitteen alku- ja loppusiirtymä on 0x12000 ja 0xB9FFF. Kopioi tämä lohko uuteen file ja tallenna se eri .rpd-tiedostoon file. Tämä uusi .rpd file sisältää vain sovelluksen kuvan 2.

pof Generation muunnosohjelmoinnin kautta Files

Muuntaaksesi .sof files to .pof files, noudata näitä ohjeita:

1. Käytössä File -valikosta Muunna ohjelmointi Files.
2. Kohdassa Lähtöohjelmointi file, valitse Ohjelmoijaobjekti File (.pof) ohjelmointiin file tyyppiluettelo.
3. Valitse Tila-luettelosta Sisäinen kokoonpano.
4. Vuonna File nimiruutuun, määritä file ohjelmoinnin nimi file haluat luoda.
5. Muistikartan luominen File (.map), ota käyttöön Luo muistikartta File (Luo automaattisesti lähtö_file.kartta). .map sisältää CFM:n ja UFM:n osoitteet ICB-asetuksilla, jotka määritit Option/Boot Info -vaihtoehdon kautta.
6.  Luo ohjelmointiraakadata (.rpd) ottamalla käyttöön Luo konfigurointitiedot RPD (Generate output_file_auto.rpd).
   Muistikartan avulla File, voit helposti tunnistaa kunkin .rpd:n toiminnallisen lohkon tiedot file. Voit myös poimia flash-tiedot kolmannen osapuolen ohjelmointityökaluja varten tai päivittää kokoonpanon tai käyttäjätiedot Altera On-Chip Flash IP:n kautta.
7. .sof voidaan lisätä syötteen kautta files muuntaa luetteloa ja voit lisätä enintään kaksi .sof files.
   • Järjestelmän etäpäivityksiä varten voit säilyttää alkuperäiset sivun 0 tiedot .pof-tiedostossa ja korvata sivun 1 tiedot uudella .sof-tiedostolla. file. Suorittaaksesi tämän, sinun on lisättävä .pof file sivulla 0 siis
     lisää .sof-sivu ja lisää sitten uusi .sof file to
8. Kun kaikki asetukset on määritetty, luo aiheeseen liittyvä ohjelmointi napsauttamalla Luo file.

QSPI:n ohjelmointi

Ohjelmoi Nios II -sovelluskoodi QSPI-flashiin suorittamalla seuraavat vaiheet:

1. Vaihda MAX 10 FPGA -kehityssarjan MAX10_BYPASSn arvoksi 0 ohittaaksesi sisäisen VTAP (MAX II) -laitteen.
2. Liitä Intel FPGA -latauskaapeli (aiemmin USB Blaster) JTAG otsikko.
3. Napsauta Ohjelmoija-ikkunassa Hardware Setup ja valitse USB Blaster.
4. Valitse Mode-luettelosta JTAG.
5. Napsauta Automaattinen tunnistus -painiketta vasemmassa ruudussa.
6. Valitse ohjelmoitava laite ja napsauta Lisää File.
7. Valitse pfl.sof.
8. Aloita ohjelmointi napsauttamalla Käynnistä.
9. Kun ohjelmointi on onnistunut sammuttamatta korttia, napsauta Auto Detect -painiketta uudelleen vasemmassa ruudussa. Näet QSPI_512Mb-salaman ilmestyvän ohjelmointiikkunaan.
10. Valitse QSPI-laite ja napsauta Lisää File.
11. Valitse .pof file luotu aiemmin tiedostosta .hex file.
12. Napsauta Käynnistä aloittaaksesi QSPI-salaman ohjelmoinnin.

FPGA:n ohjelmointi alkukuvalla käyttämällä JTAG

Sinun on ohjelmoitava app1.pof FPGA:han laitteen aloituskuvaksi. Ohjelmoi app1.pof FPGA:ksi suorittamalla seuraavat vaiheet:

1. Napsauta Ohjelmoija-ikkunassa Hardware Setup ja valitse USB Blaster.
2. Valitse Mode-luettelosta JTAG.
3. Napsauta Automaattinen tunnistus -painiketta vasemmassa ruudussa.
4. Valitse ohjelmoitava laite ja napsauta Lisää File.
5. Valitse app1.pof.
6. Aloita ohjelmointi napsauttamalla Käynnistä.

Kuvan päivittäminen ja uudelleenmäärityksen käynnistäminen UART:n avulla

Voit määrittää MAX10 FPGA -kehityspakkauksen etänä suorittamalla seuraavat vaiheet:

1. Huomautus: Ennen kuin aloitat, varmista seuraavat asiat:
   • levyn CONFIG_SEL-nasta on asetettu arvoon 0
   • korttisi UART-portti on kytketty tietokoneeseesi
   • Avaa Remote Terminal.exe ja Remote Terminal -liittymä avautuu.
2. Napsauta Asetukset ja Sarjaportin asetusikkuna tulee näkyviin.
3. Aseta etäpäätteen parametrit vastaamaan Quartus II UART IP -ytimessä valittuja UART-asetuksia. Kun asetus on valmis, napsauta OK.
4. Paina kehityssarjan nCONFIG-painiketta tai näppäile 1 Lähetä-tekstikenttään ja paina sitten Enter.
   • Lista toimintavaihtoehdoista tulee näkyviin päätteeseen alla olevan kuvan mukaisesti:
   • Huomautus: Valitse toiminto kirjoittamalla numero Lähetä-tekstiruutuun ja paina sitten Enter.
5. Päivitä sovelluskuva 1 sovelluksen kuvalla 2 valitsemalla toiminto 2. Sinua pyydetään lisäämään CFM1:n ja CFM2:n aloitus- ja loppuosoite.
   • Huomautus: Kartassa näkyvä osoite file Sisältää ICB-asetukset, CFM:n ja UFM:n, mutta Altera On-Chipin
   • Flash IP voi käyttää vain CFM:ää ja UFM:ää. Tästä syystä kartassa näytetyn osoitteen välillä on osoitepoikkeama file ja Altera On-Chip Flash IP -parametriikkuna.
6. Syötä osoite Altera On-Chip Flash IP -parametriikkunan määrittämän osoitteen perusteella.
   • Poistaminen alkaa automaattisesti, kun olet kirjoittanut lopetusosoitteen.
7. Kun poisto on onnistunut, sinua pyydetään syöttämään ohjelmointi .rpd file sovelluksen kuvalle 2.
   • Lataa kuva napsauttamalla LähetäFile -painiketta ja valitse sitten vain sovelluskuvan 2 sisältävä .rpd ja napsauta Avaa.
   • Huomautus: Muuta kuin sovelluskuvaa 2, voit käyttää mitä tahansa uutta kuvaa, jonka haluat päivittää laitteeseen.
   • Päivitysprosessi alkaa suoraan ja voit seurata edistymistä päätteen kautta. Toimintovalikko ilmoittaa Done ja voit nyt valita seuraavan toiminnon.
8. Voit käynnistää uudelleenkonfiguroinnin valitsemalla toiminnon 4. Voit tarkkailla laitteeseen ladatun eri kuvan osoittavan LED-toiminnan.

Kuva	LED-tila (aktiivinen matala)
Tehdaskuva	01010
Sovelluskuva 1	10101
Sovelluskuva 2	01110

Asiakirjan versiohistoria

Päivämäärä	Versio	Muutokset
Helmikuu 2017	2017.02.21	Merkitty uudelleen Inteliksi.
Kesäkuu 2015	2015.06.15	Alkuperäinen julkaisu.

Asiakirjat / Resurssit

intel MAX 10 FPGA Devices over UART Nios II -prosessorilla [pdfKäyttöopas MAX 10 FPGA Devices over UART Nios II -prosessorilla, MAX 10 FPGA Devices, Over UART Nios II -prosessorilla, Over UART, Nios II -prosessori UART, Nios II, Prosessori UART

Viitteet

• Käyttöopas