ឧបករណ៍ intel MAX 10 FPGA លើសពី UART ជាមួយនឹងដំណើរការ Nios II

ព័ត៌មានអំពីផលិតផល

ការរចនាឯកសារយោងផ្តល់នូវកម្មវិធីសាមញ្ញដែលអនុវត្តមុខងារកំណត់រចនាសម្ព័ន្ធពីចម្ងាយជាមូលដ្ឋាននៅក្នុងប្រព័ន្ធផ្អែកលើ Nios II សម្រាប់ឧបករណ៍ MAX 10 FPGA ។ ចំណុចប្រទាក់ UART ដែលរួមបញ្ចូលក្នុង MAX 10 FPGA Development Kit ត្រូវបានប្រើរួមគ្នាជាមួយ Altera UART IP core ដើម្បីផ្តល់មុខងារកំណត់រចនាសម្ព័ន្ធពីចម្ងាយ។ ឧបករណ៍ MAX10 FPGA ផ្តល់នូវសមត្ថភាពក្នុងការរក្សាទុករូបភាពកំណត់រចនាសម្ព័ន្ធរហូតដល់ទៅពីរ ដែលធ្វើអោយប្រសើរឡើងនូវមុខងារធ្វើឱ្យប្រសើរឡើងនៃប្រព័ន្ធពីចម្ងាយ។

អក្សរកាត់

អក្សរកាត់	ការពិពណ៌នា
Avalon-MM	Avalon Memory-Mapped Configuration Flash memory
CFM	ចំណុចប្រទាក់អ្នកប្រើក្រាហ្វិក
អាយ.ស៊ី.ប៊ី	ប៊ីតការកំណត់រចនាសម្ព័ន្ធការចាប់ផ្តើម
MAP/.map	ផែនទីសតិ File
Nios II EDS	Nios II Embedded Design Suite គាំទ្រ
PFL	Parallel Flash Loader IP ស្នូល
POF/.pof	វត្ថុកម្មវិធី File
QSPI	ចំណុច​ប្រទាក់​គ្រឿង​កុំព្យូទ័រ Quad សៀរៀល
RPD/.rpd	ទិន្នន័យកម្មវិធីឆៅ
អេសប៊ីធី	ឧបករណ៍បង្កើតកម្មវិធី
SOF/.sof	វត្ថុ SRAM File
រទេះ	ឧបករណ៍ទទួល / បញ្ជូនអសមកាលជាសកល
UFM	អង្គចងចាំពន្លឺរបស់អ្នកប្រើ

ការណែនាំអំពីការប្រើប្រាស់ផលិតផល

តម្រូវការជាមុន

ការអនុវត្តការរចនាឯកសារយោងនេះតម្រូវឱ្យអ្នកមានកម្រិតចំណេះដឹង ឬបទពិសោធន៍ដែលបានចង្អុលបង្ហាញនៅក្នុងផ្នែកខាងក្រោម៖

តម្រូវការ៖

ខាង​ក្រោម​នេះ​គឺ​ជា​តម្រូវ​ការ​ផ្នែក​រឹង និង​កម្មវិធី​សម្រាប់​ការ​រចនា​ឯកសារ​យោង៖

ការរចនាយោង Files

File ឈ្មោះ	ការពិពណ៌នា
រូបភាព Factory_	នៅក្នុងរបៀបកំណត់រចនាសម្ព័ន្ធរូបភាពពីរ CFM1 និង CFM2 ត្រូវបានបញ្ចូលគ្នាទៅក្នុងកន្លែងផ្ទុក CFM តែមួយ។
app_image_1	ការរចនាផ្នែករឹងរបស់ Quartus II file ដែលជំនួស app_image_2 កំឡុងពេលដំឡើងកំណែប្រព័ន្ធពីចម្ងាយ។
app_image_2	កូដកម្មវិធី Nios II ដើរតួជាឧបករណ៍បញ្ជាសម្រាប់ ការរចនាប្រព័ន្ធធ្វើឱ្យប្រសើរឡើងពីចម្ងាយ។
Remote_system_upgrade.c
factory_application1.pof	កម្មវិធី Quartus II file ដែលរួមមានរូបភាពរោងចក្រ និង រូបភាពកម្មវិធី 1 ដែលត្រូវដាក់កម្មវិធីទៅក្នុង CFM0 និង CFM1 & CFM2 រៀងគ្នានៅដើម stage.
factory_application1.rpd
application_image_1.rpd
application_image_2.rpd
Nios_application.pof

ការរចនាឯកសារយោងផ្តល់នូវកម្មវិធីសាមញ្ញដែលអនុវត្តមុខងារកំណត់រចនាសម្ព័ន្ធពីចម្ងាយជាមូលដ្ឋាននៅក្នុងប្រព័ន្ធផ្អែកលើ Nios II សម្រាប់ឧបករណ៍ MAX 10 FPGA ។ ចំណុចប្រទាក់ UART ដែលរួមបញ្ចូលក្នុង MAX 10 FPGA Development Kit ត្រូវបានប្រើរួមគ្នាជាមួយ Altera UART IP core ដើម្បីផ្តល់មុខងារកំណត់រចនាសម្ព័ន្ធពីចម្ងាយ។

ព័ត៌មានពាក់ព័ន្ធ

ការរចនាយោង Files

ការធ្វើឱ្យប្រសើរប្រព័ន្ធពីចម្ងាយជាមួយនឹង MAX 10 FPGA លើសview

ជាមួយនឹងមុខងារអាប់ដេតប្រព័ន្ធពីចម្ងាយ ការធ្វើឱ្យប្រសើរ និងការកែកំហុសសម្រាប់ឧបករណ៍ FPGA អាចធ្វើបានពីចម្ងាយ។ នៅក្នុងបរិយាកាសប្រព័ន្ធដែលបានបង្កប់ កម្មវិធីបង្កប់ចាំបាច់ត្រូវធ្វើបច្ចុប្បន្នភាពជាញឹកញាប់លើប្រភេទផ្សេងៗនៃពិធីការ ដូចជា UART, Ethernet និង I2C។ នៅពេលដែលប្រព័ន្ធបង្កប់រួមបញ្ចូល FPGA ការធ្វើបច្ចុប្បន្នភាពកម្មវិធីបង្កប់អាចរួមបញ្ចូលការអាប់ដេតរូបភាពផ្នែករឹងនៅលើ FPGA ។
ឧបករណ៍ MAX10 FPGA ផ្តល់នូវសមត្ថភាពក្នុងការរក្សាទុករូបភាពកំណត់រចនាសម្ព័ន្ធរហូតដល់ទៅពីរ ដែលធ្វើអោយប្រសើរឡើងនូវមុខងារធ្វើឱ្យប្រសើរឡើងនៃប្រព័ន្ធពីចម្ងាយ។ រូបភាពមួយក្នុងចំណោមរូបភាពនឹងជារូបភាពបម្រុងទុកដែលត្រូវបានផ្ទុកប្រសិនបើមានកំហុសកើតឡើងនៅក្នុងរូបភាពបច្ចុប្បន្ន។

អក្សរកាត់

តារាងទី 1: បញ្ជីអក្សរកាត់

ការពិពណ៌នាសង្ខេប
Avalon-MM	Avalon Memory-Mapped
CFM	ការកំណត់រចនាសម្ព័ន្ធអង្គចងចាំពន្លឺ
GUI	ចំណុចប្រទាក់អ្នកប្រើក្រាហ្វិក
អាយ.ស៊ី.ប៊ី	ប៊ីតការកំណត់រចនាសម្ព័ន្ធការចាប់ផ្តើម
MAP/.map	ផែនទីសតិ File
Nios II EDS	Nios II Embedded Design Suite គាំទ្រ
PFL	Parallel Flash Loader IP ស្នូល
POF/.pof	វត្ថុកម្មវិធី File

• សាជីវកម្ម Intel ។ រក្សា​រ​សិទ្ធ​គ្រប់យ៉ាង។ Intel, ស្លាកសញ្ញា Intel, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus និង Stratix ពាក្យ និងនិមិត្តសញ្ញាគឺជាពាណិជ្ជសញ្ញារបស់សាជីវកម្ម Intel ឬក្រុមហ៊ុនបុត្រសម្ព័ន្ធរបស់ខ្លួននៅសហរដ្ឋអាមេរិក និង/ឬប្រទេសផ្សេងទៀត។ Intel ធានាការអនុវត្តផលិតផល FPGA និង semiconductor របស់ខ្លួនទៅនឹងលក្ខណៈបច្ចេកទេសបច្ចុប្បន្នស្របតាមការធានាស្តង់ដាររបស់ Intel ប៉ុន្តែរក្សាសិទ្ធិក្នុងការផ្លាស់ប្តូរផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។ Intel សន្មត់ថាគ្មានទំនួលខុសត្រូវ ឬការទទួលខុសត្រូវដែលកើតចេញពីកម្មវិធី ឬការប្រើប្រាស់ព័ត៌មាន ផលិតផល ឬសេវាកម្មណាមួយដែលបានពិពណ៌នានៅទីនេះ លើកលែងតែមានការយល់ព្រមជាលាយលក្ខណ៍អក្សរដោយ Intel ។ អតិថិជនរបស់ Intel ត្រូវបានណែនាំឱ្យទទួលបានកំណែចុងក្រោយបំផុតនៃលក្ខណៈបច្ចេកទេសឧបករណ៍ មុនពេលពឹងផ្អែកលើព័ត៌មានដែលបានបោះពុម្ពផ្សាយណាមួយ និងមុនពេលធ្វើការបញ្ជាទិញផលិតផល ឬសេវាកម្ម។
• ឈ្មោះ និងម៉ាកផ្សេងទៀតអាចត្រូវបានអះអាងថាជាកម្មសិទ្ធិរបស់អ្នកដទៃ។

តម្រូវការជាមុន

អក្សរកាត់ QSPI	ការពិពណ៌នា ចំណុច​ប្រទាក់​គ្រឿង​កុំព្យូទ័រ Quad សៀរៀល
RPD/.rpd	ទិន្នន័យកម្មវិធីឆៅ
អេសប៊ីធី	ឧបករណ៍បង្កើតកម្មវិធី
SOF/.sof	វត្ថុ SRAM File
UART	ឧបករណ៍ទទួល / បញ្ជូនអសមកាលជាសកល
UFM	អង្គចងចាំពន្លឺរបស់អ្នកប្រើ

តម្រូវការជាមុន

• ការអនុវត្តការរចនាឯកសារយោងនេះតម្រូវឱ្យអ្នកមានកម្រិតចំណេះដឹង ឬបទពិសោធន៍ដែលបានចង្អុលបង្ហាញនៅក្នុងផ្នែកខាងក្រោម៖
• ចំណេះដឹងអំពីប្រព័ន្ធ Nios II និងឧបករណ៍សម្រាប់បង្កើតវា។ ប្រព័ន្ធ និងឧបករណ៍ទាំងនេះរួមមានកម្មវិធី Quartus® II, Qsys និង Nios II EDS ។
• ចំណេះដឹងអំពីវិធីសាស្រ្ត និងឧបករណ៍កំណត់រចនាសម្ព័ន្ធ Intel FPGA ដូចជា MAX 10 FPGA ការកំណត់រចនាសម្ព័ន្ធខាងក្នុង មុខងារធ្វើឱ្យប្រសើរឡើងប្រព័ន្ធពីចម្ងាយ និង PFL ។

តម្រូវការ

• ខាង​ក្រោម​នេះ​គឺ​ជា​តម្រូវ​ការ​ផ្នែក​រឹង និង​កម្មវិធី​សម្រាប់​ការ​រចនា​ឯកសារ​យោង៖
• ឧបករណ៍អភិវឌ្ឍន៍ MAX 10 FPGA
• Quartus II កំណែ 15.0 ជាមួយ Nios II EDS
• កុំព្យូទ័រដែលមានកម្មវិធីបញ្ជា UART ដំណើរការ និងចំណុចប្រទាក់
• គោលពីរ/គោលដប់ប្រាំមួយ។ file កម្មវិធីនិពន្ធ

ការរចនាយោង Files

តារាងទី 2៖ រចនា Files រួមបញ្ចូលនៅក្នុងការរចនាយោង

File ឈ្មោះ រូបភាព Factory_	ការពិពណ៌នា • ការរចនាផ្នែករឹង Quartus II file រក្សាទុកក្នុង CFM0 ។ • រូបភាពជំនួស/រូបភាពរោងចក្រដែលត្រូវប្រើនៅពេលដែលមានកំហុសកើតឡើងក្នុងការទាញយករូបភាពកម្មវិធី។
app_image_1	• ការរចនាផ្នែករឹង Quartus II file ត្រូវបានរក្សាទុកក្នុង CFM1 និង CFM2។(1) • រូបភាពកម្មវិធីដំបូងត្រូវបានផ្ទុកនៅក្នុងឧបករណ៍។

1. នៅក្នុងរបៀបកំណត់រចនាសម្ព័ន្ធរូបភាពពីរ CFM1 និង CFM2 ត្រូវបានបញ្ចូលទៅក្នុងកន្លែងផ្ទុក CFM តែមួយ។

File ឈ្មោះ app_image_2	ការពិពណ៌នា ការរចនាផ្នែករឹងរបស់ Quartus II file ដែលជំនួស app_image_2 កំឡុងពេលដំឡើងកំណែប្រព័ន្ធពីចម្ងាយ។
Remote_system_ upgrade.c	កូដកម្មវិធី Nios II ដើរតួជាឧបករណ៍បញ្ជាសម្រាប់ការរចនាប្រព័ន្ធធ្វើឱ្យប្រសើរឡើងពីចម្ងាយ។
ពីចម្ងាយ Terminal.exe	• អាចប្រតិបត្តិបាន។ file ជាមួយ GUI ។ • មុខងារជាស្ថានីយសម្រាប់ម៉ាស៊ីនដើម្បីធ្វើអន្តរកម្មជាមួយឧបករណ៍អភិវឌ្ឍន៍ MAX 10 FPGA ។ • ផ្ញើទិន្នន័យកម្មវិធីតាមរយៈ UART ។ • កូដប្រភពសម្រាប់ស្ថានីយនេះត្រូវបានរួមបញ្ចូល។

តារាងទី ៣៖ មេ Files រួមបញ្ចូលនៅក្នុងការរចនាយោង

អ្នកអាចប្រើមេទាំងនេះ files សម្រាប់ការរចនាយោងដោយមិនចងក្រងការរចនា files.

File ឈ្មោះ   factory_application1.pof factory_application1.rpd	ការពិពណ៌នា កម្មវិធី Quartus II file ដែលមានរូបភាពរោងចក្រ និងរូបភាពកម្មវិធី 1 ដែលត្រូវដាក់កម្មវិធីទៅក្នុង CFM0 និង CFM1 & CFM2 រៀងគ្នានៅដំណាក់កាលដំបូងtage.
factory_application2.pof factory_application2.rpd	• ការសរសេរកម្មវិធី Quartus II file ដែលមានរូបភាពរោងចក្រ និងរូបភាពកម្មវិធី ២. • រូបភាពកម្មវិធី 2 នឹងត្រូវបានស្រង់ចេញនៅពេលក្រោយ ដើម្បីជំនួសរូបភាពកម្មវិធី 1 កំឡុងពេលដំឡើងកំណែប្រព័ន្ធពីចម្ងាយ ដែលមានឈ្មោះថា application_ image_2.rpd ខាងក្រោម។
application_image_1.rpd	ទិន្នន័យកម្មវិធីឆៅ Quartus II file ដែលមានរូបភាពកម្មវិធី 1 ប៉ុណ្ណោះ។
application_image_2.rpd	ទិន្នន័យកម្មវិធីឆៅ Quartus II file ដែលមានរូបភាពកម្មវិធី 2 ប៉ុណ្ណោះ។
Nios_application.pof	• ការសរសេរកម្មវិធី file ដែលមានកម្មវិធីដំណើរការ Nios II processor-tion .hex file តែប៉ុណ្ណោះ។ • ត្រូវ​បាន​ដាក់​កម្មវិធី​ទៅ​ក្នុង​ពន្លឺ QSPI ខាងក្រៅ។
pfl.sof	• Quartus II .សូហ្វ មាន PFL ។ • បានដាក់កម្មវិធីទៅក្នុង QSPI flash នៅលើ MAX 10 FPGA Development kit។

ការពិពណ៌នាមុខងារនៃការរចនាយោង

ឧបករណ៍ដំណើរការ Nios II Gen2

• ឧបករណ៍ដំណើរការ Nios II Gen2 នៅក្នុងការរចនាយោងមានមុខងារដូចខាងក្រោមៈ
• មេឡានក្រុងដែលគ្រប់គ្រងប្រតិបត្តិការចំណុចប្រទាក់ទាំងអស់ជាមួយនឹងស្នូល Altera On-Chip Flash IP រួមទាំងការអាន សរសេរ និងលុប។
• ផ្តល់​នូវ​ក្បួនដោះស្រាយ​ក្នុង​កម្មវិធី​ដើម្បី​ទទួល​បាន​ការ​ស្ទ្រីម​ប៊ីត​កម្មវិធី​ពី​កុំព្យូទ័រ​ម៉ាស៊ីន និង​កេះ​ការ​កំណត់​រចនាសម្ព័ន្ធ​ឡើងវិញ​តាមរយៈ​ស្នូល IP នៃ​ការ​កំណត់​រចនាសម្ព័ន្ធ​ពីរ។
• អ្នកត្រូវកំណត់វ៉ិចទ័រកំណត់ឡើងវិញនៃខួរក្បាលស្របតាម។ នេះគឺដើម្បីធានាថា processor ចាប់ផ្ដើមកូដកម្មវិធីត្រឹមត្រូវពី UFM ឬខាងក្រៅ QSPI flash ។
• ចំណាំ៖ ប្រសិនបើលេខកូដកម្មវិធី Nios II មានទំហំធំ Intel ណែនាំឱ្យអ្នករក្សាទុកកូដកម្មវិធីនៅក្នុង QSPI flash ខាងក្រៅ។ នៅក្នុងការរចនាឯកសារយោងនេះ វ៉ិចទ័រកំណត់ឡើងវិញកំពុងចង្អុលទៅពន្លឺ QSPI ខាងក្រៅ ដែលលេខកូដកម្មវិធី Nios II ត្រូវបានរក្សាទុក។

ព័ត៌មានពាក់ព័ន្ធ

• ការបង្រៀនអំពីការអភិវឌ្ឍន៍ផ្នែករឹង Nios II Gen2
• ផ្តល់ព័ត៌មានបន្ថែមអំពីការអភិវឌ្ឍន៍ប្រព័ន្ធដំណើរការ Nios II Gen2 ។

Altera On-Chip Flash IP Core

• ស្នូល Altera On-Chip Flash IP មានមុខងារជាចំណុចប្រទាក់សម្រាប់ប្រព័ន្ធដំណើរការ Nios II ដើម្បីធ្វើប្រតិបត្តិការអាន សរសេរ ឬលុបទៅ CFM និង UFM ។ ស្នូល Altera On-Chip Flash IP ផ្ដល់ឱ្យអ្នកក្នុងការចូលប្រើ លុប និងធ្វើបច្ចុប្បន្នភាព CFM ជាមួយនឹងការកំណត់រចនាសម្ព័ន្ធប៊ីតស្ទ្រីមថ្មី។ កម្មវិធីកែសម្រួលប៉ារ៉ាម៉ែត្រ Altera On-Chip Flash IP បង្ហាញជួរអាសយដ្ឋានដែលបានកំណត់ទុកជាមុនសម្រាប់ផ្នែកអង្គចងចាំនីមួយៗ។

ព័ត៌មានពាក់ព័ន្ធ

• Altera On-Chip Flash IP Core
• ផ្តល់ព័ត៌មានបន្ថែមអំពី Altera On-Chip Flash IP Core ។

Altera Dual Configuration IP Core

• អ្នកអាចប្រើ Altera Dual Configuration IP core ដើម្បីចូលប្រើប្លុកធ្វើឱ្យប្រសើរឡើងប្រព័ន្ធពីចម្ងាយនៅក្នុងឧបករណ៍ MAX 10 FPGA ។ ស្នូល IP របស់ Altera Dual Configuration អនុញ្ញាតឱ្យអ្នកចាប់ផ្តើមការកំណត់រចនាសម្ព័ន្ធឡើងវិញនៅពេលដែលរូបភាពថ្មីត្រូវបានទាញយក។

ព័ត៌មានពាក់ព័ន្ធ

• Altera Dual Configuration IP Core
• ផ្តល់ព័ត៌មានបន្ថែមអំពី Altera Dual Configuration IP Core

Altera UART IP Core

• ស្នូល UART IP អនុញ្ញាតឱ្យមានទំនាក់ទំនងនៃស្ទ្រីមតួអក្សរសៀរៀលរវាងប្រព័ន្ធដែលបានបង្កប់នៅក្នុង MAX 10 FPGA និងឧបករណ៍ខាងក្រៅ។ ក្នុងនាមជាមេ Avalon-MM processor Nios II ទាក់ទងជាមួយ UART IP core ដែលជាទាសករ Avalon-MM ។ ការប្រាស្រ័យទាក់ទងនេះធ្វើឡើងដោយការត្រួតពិនិត្យការអាន និងការសរសេរ និងការចុះឈ្មោះទិន្នន័យ។
• ស្នូលអនុវត្តការកំណត់ពេលវេលាពិធីការ RS-232 និងផ្តល់នូវលក្ខណៈពិសេសដូចខាងក្រោមៈ
• អត្រា baud ដែលអាចលៃតម្រូវបាន ភាពស្មើគ្នា បញ្ឈប់ និងប៊ីតទិន្នន័យ
• សញ្ញាត្រួតពិនិត្យលំហូរ RTS/CTS ជាជម្រើស

ព័ត៌មានពាក់ព័ន្ធ

• ស្នូល UART
• ផ្តល់ព័ត៌មានបន្ថែមអំពី UART Core ។

ឧបករណ៍បញ្ជា Quad SPI ទូទៅ IP Core

• ស្នូល IP ស្នូល Quad SPI Controller មានមុខងារជាចំណុចប្រទាក់រវាង MAX 10 FPGA ពន្លឺខាងក្រៅ និងពន្លឺ QSPI នៅលើយន្តហោះ។ ស្នូលផ្តល់នូវការចូលទៅកាន់ QSPI flash តាមរយៈប្រតិបត្តិការអាន សរសេរ និងលុប។
  នៅពេលដែលកម្មវិធី Nios II ពង្រីកជាមួយនឹងការណែនាំបន្ថែម file ទំហំនៃ hex file បង្កើតចេញពីកម្មវិធី Nios II នឹងមានទំហំធំជាង។ លើសពីដែនកំណត់ទំហំជាក់លាក់ UFM នឹងមិនមានកន្លែងគ្រប់គ្រាន់ដើម្បីរក្សាទុកកម្មវិធី hex ទេ។ file. ដើម្បីដោះស្រាយបញ្ហានេះ អ្នកអាចប្រើ Flash QSPI ខាងក្រៅដែលមាននៅលើ MAX 10 FPGA Development kit ដើម្បីរក្សាទុកកម្មវិធី hex file.

ការរចនាកម្មវិធីកម្មវិធី Nios II EDS

• ការរចនាឯកសារយោងរួមមានកូដកម្មវិធី Nios II ដែលគ្រប់គ្រងការរចនាប្រព័ន្ធធ្វើឱ្យប្រសើរឡើងពីចម្ងាយ។ កូដកម្មវិធី Nios II ឆ្លើយតបទៅស្ថានីយម៉ាស៊ីនតាមរយៈ UART ដោយប្រតិបត្តិការណែនាំជាក់លាក់។

ការធ្វើបច្ចុប្បន្នភាពរូបភាពកម្មវិធីពីចម្ងាយ

• បន្ទាប់ពីអ្នកបានបញ្ជូនស្ទ្រីមប៊ីតកម្មវិធី file ដោយប្រើ Remote Terminal កម្មវិធី Nios II ត្រូវបានរចនាឡើងធ្វើដូចខាងក្រោម៖

1. កំណត់ការចុះឈ្មោះ Altera On-Chip Flash IP core Control ដើម្បីមិនការពារវិស័យ CFM1 & 2 ។
2. អនុវត្តប្រតិបត្តិការលុបផ្នែកនៅលើ CFM1 និង CFM2 ។ កម្មវិធីស្ទង់មតិការចុះឈ្មោះស្ថានភាពរបស់ Altera On-Chip Flash IP core ដើម្បីធានាថាការលុបបានជោគជ័យត្រូវបានបញ្ចប់។
3. ទទួលបាន 4 បៃនៃស្ទ្រីមប៊ីតក្នុងពេលតែមួយពី stdin ។ ការបញ្ចូល និងទិន្នផលស្តង់ដារអាចត្រូវបានប្រើដើម្បីទទួលទិន្នន័យដោយផ្ទាល់ពីស្ថានីយម៉ាស៊ីន និងបោះពុម្ពលទ្ធផលទៅវា។ ប្រភេទនៃជម្រើសបញ្ចូល និងលទ្ធផលស្តង់ដារអាចត្រូវបានកំណត់តាមរយៈកម្មវិធីនិពន្ធ BSP នៅក្នុងឧបករណ៍ Nios II Eclipse Build ។
4. បញ្ច្រាសលំដាប់ប៊ីតសម្រាប់បៃនីមួយៗ។
   • ចំណាំ៖ ដោយសារតែការកំណត់រចនាសម្ព័ន្ធរបស់ Altera On-Chip Flash IP Core រាល់បៃនៃទិន្នន័យចាំបាច់ត្រូវបញ្ច្រាស់មុនពេលសរសេរវាទៅក្នុង CFM ។
5. ចាប់ផ្តើមសរសេរទិន្នន័យ 4 បៃក្នុងពេលតែមួយទៅក្នុង CFM1 និង CFM2 ។ ដំណើរការនេះបន្តរហូតដល់ចុងបញ្ចប់នៃការសរសេរកម្មវិធីប៊ីតស្ទ្រីម។
6. ចុះឈ្មោះស្ថានភាពនៃ Altera On-Chip Flash IP ដើម្បីធានាបាននូវប្រតិបត្តិការសរសេរដោយជោគជ័យ។ ជម្រុញសារដើម្បីបង្ហាញថាការបញ្ជូនបានបញ្ចប់។
   • ចំណាំ៖ ប្រសិនបើប្រតិបត្តិការសរសេរបរាជ័យ ស្ថានីយនឹងបញ្ឈប់ដំណើរការបញ្ជូនស្ទ្រីមប៊ីត និងបង្កើតសារកំហុស។
7. កំណត់ការត្រួតពិនិត្យការចុះឈ្មោះដើម្បីការពារ CFM1 និង CFM2 ឡើងវិញដើម្បីការពារប្រតិបត្តិការសរសេរដែលមិនចង់បាន។

ព័ត៌មានពាក់ព័ន្ធ

• pof ជំនាន់តាមរយៈកម្មវិធីបម្លែង Fileបើក
• ផ្តល់ព័ត៌មានអំពីការបង្កើត rpd files កំឡុងពេលបំប្លែងកម្មវិធី files.

កេះការកំណត់រចនាសម្ព័ន្ធឡើងវិញពីចម្ងាយ

• បន្ទាប់ពីអ្នកជ្រើសរើសប្រតិបត្តិការកំណត់រចនាសម្ព័ន្ធកេះនៅក្នុងម៉ាស៊ីន Remote Terminal កម្មវិធី Nios II នឹងធ្វើដូចខាងក្រោម៖

1. ទទួលពាក្យបញ្ជាពីការបញ្ចូលស្តង់ដារ។
2. ចាប់ផ្តើមការកំណត់រចនាសម្ព័ន្ធឡើងវិញជាមួយនឹងប្រតិបត្តិការសរសេរពីរខាងក្រោម៖

• សរសេរ 0x03 ទៅអាសយដ្ឋានអុហ្វសិតនៃ 0x01 នៅក្នុងស្នូល IP នៃការកំណត់រចនាសម្ព័ន្ធពីរ។ ប្រតិបត្តិការនេះសរសេរជាន់លើម្ជុល CONFIG_SEL ជាក់ស្តែង ហើយកំណត់រូបភាព 1 ជារូបភាពកំណត់រចនាសម្ព័ន្ធចាប់ផ្ដើមបន្ទាប់។
• សរសេរ 0x01 ទៅអាសយដ្ឋានអុហ្វសិតនៃ 0x00 នៅក្នុងស្នូល IP នៃការកំណត់រចនាសម្ព័ន្ធពីរ។ ប្រតិបត្តិការនេះបង្កឱ្យមានការកំណត់រចនាសម្ព័ន្ធឡើងវិញចំពោះរូបភាពកម្មវិធីនៅក្នុង CFM1 និង CFM2

សេចក្តីយោង ដំណើរការរចនា

ការបង្កើតកម្មវិធី Files

• អ្នកត្រូវតែបង្កើតកម្មវិធីខាងក្រោម files មុនពេលអាចប្រើការអាប់ដេតប្រព័ន្ធពីចម្ងាយនៅលើឧបករណ៍អភិវឌ្ឍន៍ MAX 10 FPGA៖

សម្រាប់កម្មវិធី QSPI៖

• សូហ្វ - ប្រើ pfl.sof រួមបញ្ចូលក្នុងការរចនាឯកសារយោង ឬអ្នកអាចជ្រើសរើសដើម្បីបង្កើត .sof ផ្សេងគ្នាដែលមានការរចនា PFL ផ្ទាល់ខ្លួនរបស់អ្នក។
• pof - ការកំណត់រចនាសម្ព័ន្ធ file បង្កើតចេញពី .hex និងកម្មវិធីចូលទៅក្នុង QSPI flash ។
• សម្រាប់ ការធ្វើឱ្យប្រសើរប្រព័ន្ធពីចម្ងាយ៖
• pof - ការកំណត់រចនាសម្ព័ន្ធ file បង្កើតចេញពី .sof និងកម្មវិធីចូលទៅក្នុង flash ខាងក្នុង។
• rpd - មាន ទិន្នន័យសម្រាប់ flash ខាងក្នុងដែលរួមបញ្ចូលការកំណត់ ICB, CFM0, CFM1 និង UFM ។
• ផែនទី - កាន់ អាសយដ្ឋានសម្រាប់ផ្នែកអង្គចងចាំនីមួយៗនៃការកំណត់ ICB, CFM0, CFM1 និង UFM ។

ការបង្កើត files សម្រាប់កម្មវិធី QSPI

ដើម្បីបង្កើត .pof file សម្រាប់កម្មវិធី QSPI សូមអនុវត្តជំហានខាងក្រោម៖

1. បង្កើតគម្រោង Nios II និងបង្កើត HEX file.
   • ចំណាំ៖ សូមមើល AN730៖ វិធីសាស្ត្រចាប់ផ្ដើមដំណើរការរបស់ Nios II នៅក្នុងឧបករណ៍ MAX 10 សម្រាប់ព័ត៌មានអំពីការកសាងគម្រោង Nios II និងការបង្កើត HEX file.
2. នៅលើ File ម៉ឺនុយ ចុច បម្លែងកម្មវិធី Files.
3. នៅក្រោមកម្មវិធី Output fileជ្រើស វត្ថុកម្មវិធី File (.pof) ក្នុងការសរសេរកម្មវិធី file បញ្ជីប្រភេទ។
4. នៅក្នុងបញ្ជីរបៀប សូមជ្រើសរើស 1-bit Passive Serial។
5. នៅក្នុងបញ្ជីឧបករណ៍កំណត់រចនាសម្ព័ន្ធ សូមជ្រើសរើស CFI_512Mb ។
6. នៅក្នុង File ប្រអប់ឈ្មោះ បញ្ជាក់ file ឈ្មោះសម្រាប់កម្មវិធី file អ្នកចង់បង្កើត។
7. នៅក្នុងការបញ្ចូល files ដើម្បីបំប្លែងបញ្ជី យកជម្រើស និងជួរទិន្នន័យ SOF ចេញ។ ចុច Add Hex Data ហើយប្រអប់ Add Hex Data លេចឡើង។ នៅក្នុងប្រអប់ Add Hex Data ជ្រើសរើស Absolute addressing ហើយបញ្ចូល .hex file បង្កើតចេញពី Nios II EDS Build Tools ។
8. បន្ទាប់ពីការកំណត់ទាំងអស់ត្រូវបានកំណត់សូមចុច បង្កើត ដើម្បីបង្កើតកម្មវិធីដែលពាក់ព័ន្ធ file.

ព័ត៌មានពាក់ព័ន្ធ

AN730៖ វិធីសាស្រ្តចាប់ផ្ដើមដំណើរការរបស់ Nios II នៅក្នុងឧបករណ៍ MAX 10 FPGA
ការបង្កើត files សម្រាប់ការដំឡើងប្រព័ន្ធពីចម្ងាយ

ដើម្បីបង្កើត .pof, .map និង .rpd files សម្រាប់ការដំឡើងប្រព័ន្ធពីចម្ងាយ សូមអនុវត្តជំហានខាងក្រោម៖

1. ស្តារ Factory_image, application_image_1 និង application_image_2 ហើយចងក្រងការរចនាទាំងបី។
2. បង្កើត .pof ពីរ files បានពិពណ៌នានៅក្នុងតារាងខាងក្រោម៖
   • ចំណាំ៖ យោង .pof ជំនាន់តាមរយៈកម្មវិធីបម្លែង Files សម្រាប់ជំហានលើការបង្កើត .pof files.
3. បើក app2.rpd ដោយប្រើកម្មវិធីនិពន្ធ hex ណាមួយ។
4. នៅក្នុងកម្មវិធីនិពន្ធគោលដប់ប្រាំមួយ សូមជ្រើសរើសប្លុកទិន្នន័យគោលពីរដោយផ្អែកលើការចាប់ផ្តើម និងបញ្ចប់អុហ្វសិត ដោយយោងទៅ .map file. អុហ្វសិតចាប់ផ្តើម និងបញ្ចប់សម្រាប់ឧបករណ៍ 10M50 គឺ 0x12000 និង 0xB9FFF រៀងគ្នា។ ចម្លងប្លុកនេះទៅថ្មី។ file ហើយរក្សាទុកវាក្នុង .rpd ផ្សេង file. នេះ .rpd file មានតែរូបភាពកម្មវិធី 2 ប៉ុណ្ណោះ។

pof ជំនាន់តាមរយៈកម្មវិធីបម្លែង Files

ដើម្បីបំប្លែង .sof files ទៅ .pof files សូមអនុវត្តតាមជំហានទាំងនេះ៖

1. នៅលើ File ម៉ឺនុយ ចុច បម្លែងកម្មវិធី Files.
2. នៅក្រោមកម្មវិធី Output fileជ្រើស វត្ថុកម្មវិធី File (.pof) ក្នុងការសរសេរកម្មវិធី file បញ្ជីប្រភេទ។
3. នៅក្នុងបញ្ជីរបៀប សូមជ្រើសរើស ការកំណត់រចនាសម្ព័ន្ធខាងក្នុង។
4. នៅក្នុង File ប្រអប់ឈ្មោះ បញ្ជាក់ file ឈ្មោះសម្រាប់កម្មវិធី file អ្នកចង់បង្កើត។
5. ដើម្បីបង្កើត Memory Map File (.map) បើកបង្កើត Memory Map File (បង្កើតលទ្ធផលដោយស្វ័យប្រវត្តិ_file.map). ផែនទី .map មានអាសយដ្ឋានរបស់ CFM និង UFM ជាមួយនឹងការកំណត់ ICB ដែលអ្នកកំណត់តាមរយៈជម្រើស Option/Boot Info។
6.  ដើម្បីបង្កើតទិន្នន័យកម្មវិធីឆៅ (.rpd) សូមបើក បង្កើតទិន្នន័យកំណត់រចនាសម្ព័ន្ធ RPD (បង្កើតលទ្ធផល_file_auto.rpd) ។
   ដោយមានជំនួយពី Memory Map Fileអ្នកអាចកំណត់អត្តសញ្ញាណទិន្នន័យបានយ៉ាងងាយស្រួលសម្រាប់ប្លុកមុខងារនីមួយៗនៅក្នុង .rpd file. អ្នកក៏អាចទាញយកទិន្នន័យ flash សម្រាប់ឧបករណ៍សរសេរកម្មវិធីភាគីទីបី ឬធ្វើបច្ចុប្បន្នភាពការកំណត់រចនាសម្ព័ន្ធ ឬទិន្នន័យអ្នកប្រើប្រាស់តាមរយៈ Altera On-Chip Flash IP ។
7. .sof អាចត្រូវបានបន្ថែមតាមរយៈការបញ្ចូល files ដើម្បីបំប្លែងបញ្ជី ហើយអ្នកអាចបន្ថែមរហូតដល់ពីរ .sof files.
   • សម្រាប់គោលបំណងធ្វើឱ្យប្រសើរឡើងប្រព័ន្ធពីចម្ងាយ អ្នកអាចរក្សាទិន្នន័យទំព័រដើម 0 នៅក្នុង .pof ហើយជំនួសទិន្នន័យទំព័រ 1 ជាមួយ .sof ថ្មី។ file. ដើម្បីអនុវត្តវាអ្នកត្រូវបន្ថែម .pof file នៅទំព័រ 0 បន្ទាប់មក
     បន្ថែម .sof ទំព័រ បន្ទាប់មកបន្ថែម .sof ថ្មី។ file ទៅ
8. បន្ទាប់ពីការកំណត់ទាំងអស់ត្រូវបានកំណត់សូមចុច បង្កើត ដើម្បីបង្កើតកម្មវិធីដែលពាក់ព័ន្ធ file.

ការសរសេរកម្មវិធី QSPI

ដើម្បីសរសេរកូដកម្មវិធី Nios II ទៅក្នុង QSPI flash សូមអនុវត្តជំហានខាងក្រោម៖

1. នៅលើ MAX10 FPGA Development Kit សូមប្តូរ MAX10_BYPASSn ទៅ 0 ដើម្បីរំលងឧបករណ៍ VTAP (MAX II) នៅលើយន្តហោះ។
2. ភ្ជាប់ខ្សែទាញយក Intel FPGA (អតីត USB Blaster) ទៅ JTAG ក្បាល។
3. នៅក្នុងបង្អួច Programmer ចុច Hardware Setup ហើយជ្រើសរើស USB Blaster។
4. នៅក្នុងបញ្ជីរបៀប ជ្រើសរើស JTAG.
5. ចុចលើប៊ូតុង Auto Detect នៅលើផ្ទាំងខាងឆ្វេង។
6. ជ្រើសរើសឧបករណ៍ដែលត្រូវដាក់កម្មវិធី ហើយចុច បន្ថែម File.
7. ជ្រើសរើស pfl.sof ។
8. ចុច Start ដើម្បីចាប់ផ្តើមសរសេរកម្មវិធី។
9. បន្ទាប់​ពី​ការ​សរសេរ​កម្មវិធី​បាន​ជោគជ័យ ដោយ​មិន​ចាំបាច់​បិទ​បន្ទះ​នោះ សូម​ចុច​ប៊ូតុង Auto Detect នៅ​លើ​ផ្ទាំង​ខាង​ឆ្វេង​ម្ដង​ទៀត។ អ្នកនឹងឃើញពន្លឺ QSPI_512Mb លេចឡើងនៅក្នុងបង្អួចអ្នកសរសេរកម្មវិធី។
10. ជ្រើសរើសឧបករណ៍ QSPI ហើយចុច បន្ថែម File.
11. ជ្រើសរើស .pof file បានបង្កើតពីមុនពី .hex file.
12. ចុច Start ដើម្បីចាប់ផ្តើមសរសេរកម្មវិធី QSPI flash ។

សរសេរកម្មវិធី FPGA ជាមួយរូបភាពដំបូងដោយប្រើ JTAG

អ្នកត្រូវសរសេរកម្មវិធី app1.pof ទៅក្នុង FPGA ជារូបភាពដំបូងរបស់ឧបករណ៍។ ដើម្បីរៀបចំកម្មវិធី app1.pof ទៅក្នុង FPGA សូមអនុវត្តជំហានខាងក្រោម៖

1. នៅក្នុងបង្អួច Programmer ចុច Hardware Setup ហើយជ្រើសរើស USB Blaster។
2. នៅក្នុងបញ្ជីរបៀប ជ្រើសរើស JTAG.
3. ចុចលើប៊ូតុង Auto Detect នៅលើផ្ទាំងខាងឆ្វេង។
4. ជ្រើសរើសឧបករណ៍ដែលត្រូវដាក់កម្មវិធី ហើយចុច បន្ថែម File.
5. ជ្រើសរើស app1.pof ។
6. ចុច Start ដើម្បីចាប់ផ្តើមសរសេរកម្មវិធី។

ការធ្វើបច្ចុប្បន្នភាពរូបភាព និងការកំណត់រចនាសម្ព័ន្ធឡើងវិញដោយប្រើ UART

ដើម្បីកំណត់រចនាសម្ព័ន្ធឧបករណ៍អភិវឌ្ឍន៍ MAX10 FPGA របស់អ្នកពីចម្ងាយ សូមអនុវត្តជំហានខាងក្រោម៖

1. ចំណាំ៖ មុនពេលអ្នកចាប់ផ្តើម សូមធានាដូចខាងក្រោមៈ
   • ម្ជុល CONFIG_SEL នៅលើក្តារត្រូវបានកំណត់ទៅ 0
   • ច្រក UART របស់ក្រុមប្រឹក្សាភិបាលរបស់អ្នកត្រូវបានភ្ជាប់ទៅកុំព្យូទ័ររបស់អ្នក។
   • បើក Remote Terminal.exe ហើយចំណុចប្រទាក់ស្ថានីយពីចម្ងាយបើក។
2. ចុចការកំណត់ ហើយបង្អួចការកំណត់ច្រកសៀរៀលនឹងបង្ហាញឡើង។
3. កំណត់ប៉ារ៉ាម៉ែត្រនៃស្ថានីយពីចម្ងាយដើម្បីផ្គូផ្គងការកំណត់ UART ដែលបានជ្រើសរើសនៅក្នុងស្នូល IP របស់ Quartus II UART ។ បន្ទាប់ពីការកំណត់បានបញ្ចប់សូមចុច យល់ព្រម។
4. ចុចប៊ូតុង nCONFIG នៅលើឧបករណ៍អភិវឌ្ឍន៍ ឬ key-in 1 ក្នុងប្រអប់ Send text ហើយបន្ទាប់មកចុច Enter ។
   • បញ្ជីនៃជម្រើសប្រតិបត្តិការនឹងបង្ហាញនៅលើស្ថានីយ ដូចបង្ហាញខាងក្រោម៖
   • ចំណាំ៖ ដើម្បីជ្រើសរើសប្រតិបត្តិការ សូមវាយលេខក្នុងប្រអប់ ផ្ញើអត្ថបទ ហើយបន្ទាប់មកចុច បញ្ចូល។
5. ដើម្បីធ្វើបច្ចុប្បន្នភាពរូបភាពកម្មវិធី 1 ជាមួយរូបភាពកម្មវិធី 2 សូមជ្រើសរើសប្រតិបត្តិការ 2. អ្នកនឹងត្រូវបានជម្រុញឱ្យបញ្ចូលអាសយដ្ឋានចាប់ផ្តើម និងបញ្ចប់នៃ CFM1 និង CFM2។
   • ចំណាំ៖ អាសយដ្ឋានដែលបង្ហាញក្នុងផែនទី file រួមបញ្ចូលការកំណត់ ICB, CFM និង UFM ប៉ុន្តែ Altera On-Chip
   • Flash IP អាចចូលប្រើបានតែ CFM និង UFM ប៉ុណ្ណោះ។ ដូច្នេះ មានអាស័យដ្ឋានអុហ្វសិតរវាងអាសយដ្ឋានដែលបង្ហាញក្នុងផែនទី file និង Altera On-Chip Flash បង្អួចប៉ារ៉ាម៉ែត្រ IP ។
6. គន្លឹះនៅក្នុងអាសយដ្ឋានដោយផ្អែកលើអាសយដ្ឋានដែលបានបញ្ជាក់ដោយបង្អួចប៉ារ៉ាម៉ែត្រ IP របស់ Altera On-Chip Flash ។
   • ការលុបនឹងចាប់ផ្តើមដោយស្វ័យប្រវត្តិបន្ទាប់ពីអ្នកបញ្ចូលអាសយដ្ឋានបញ្ចប់។
7. បន្ទាប់ពីលុបដោយជោគជ័យ អ្នកនឹងត្រូវបានជម្រុញឱ្យបញ្ចូលកម្មវិធី .rpd file សម្រាប់រូបភាពកម្មវិធី 2.
   • ដើម្បីបង្ហោះរូបភាព សូមចុច ផ្ញើFile ប៊ូតុង ហើយបន្ទាប់មកជ្រើសរើស .rpd ដែលមានរូបភាពកម្មវិធី 2 តែប៉ុណ្ណោះ ហើយចុច បើក។
   • ចំណាំ៖ ក្រៅពីរូបភាពកម្មវិធី 2 អ្នកអាចប្រើរូបភាពថ្មីណាមួយដែលអ្នកចង់អាប់ដេតទៅក្នុងឧបករណ៍។
   • ដំណើរការអាប់ដេតនឹងចាប់ផ្តើមដោយផ្ទាល់ ហើយអ្នកអាចតាមដានដំណើរការតាមរយៈស្ថានីយ។ ម៉ឺនុយប្រតិបត្តិការនឹងប្រាប់ រួចរាល់ ហើយឥឡូវនេះអ្នកអាចជ្រើសរើសប្រតិបត្តិការបន្ទាប់។
8. ដើម្បីកេះការកំណត់រចនាសម្ព័ន្ធឡើងវិញ សូមជ្រើសរើសប្រតិបត្តិការ 4. អ្នកអាចសង្កេតមើលឥរិយាបទ LED ដែលបង្ហាញពីរូបភាពផ្សេងគ្នាដែលបានផ្ទុកទៅក្នុងឧបករណ៍។

រូបភាព	ស្ថានភាព LED (សកម្មទាប)
រូបភាពរោងចក្រ	01010
រូបភាពកម្មវិធី 1	10101
រូបភាពកម្មវិធី 2	01110

ប្រវត្តិនៃការកែប្រែឯកសារ

កាលបរិច្ឆេទ	កំណែ	ការផ្លាស់ប្តូរ
ខែកុម្ភៈ 2017	2017.02.21	ប្តូរឈ្មោះជា Intel ។
ខែមិថុនា ឆ្នាំ 2015	2015.06.15	ការចេញផ្សាយដំបូង។

ឯកសារ/ធនធាន

ឧបករណ៍ intel MAX 10 FPGA លើសពី UART ជាមួយនឹងដំណើរការ Nios II [pdf] ការណែនាំអ្នកប្រើប្រាស់ MAX 10 FPGA Devices Over UART ជាមួយ Nios II Processor, MAX 10 FPGA Devices, Over UART with the Nios II Processor, Over UART, Nios II Processor UART, Nios II, Processor UART

ឯកសារយោង

• សៀវភៅណែនាំអ្នកប្រើប្រាស់