Intel MAX 10 FPGA-Aparatoj Super UART kun la Nios II-Procesoro

Produktaj Informoj

La referenca dezajno provizas simplan aplikaĵon, kiu efektivigas bazajn forajn agordajn funkciojn en Nios II-bazitaj sistemoj por MAX 10 FPGA-aparatoj. La UART-interfaco inkluzivita en la MAX 10 FPGA Development Kit estas uzata kune kun Altera UART IP-kerno por provizi la foran agordan funkcion. MAX10 FPGA-aparatoj disponigas la kapablon stoki ĝis du agordajn bildojn, kiuj plue plibonigas la foran sisteman ĝisdatigfunkcion.

Mallongigoj

Mallongigo	Priskribo
Avalon-MM	Avalon Memory-Mapped Configuration Flash-memoro
CFM	Grafika uzantinterfaco
ICB	Inicialiga Agorda Bito
MAP/.mapo	Memormapo File
Nios II EDS	Nios II Embedded Design Suite Subteno
PFL	Paralela Flash Loader IP-kerno
POF/.pof	Programisto Objekto File
QSPI	Kvaropa seria periferia interfaco
RPD/.rpd	Krudaj programaj datumoj
SBT	Programaro Konstruaj Iloj
SOF/.of	SRAM Objekto File
ĈARO	Universala nesinkrona ricevilo/dissendilo
UFM	Uzanta fulmmemoro

Produktaj Uzado-Instrukcioj

Antaŭkondiĉo

La aplikado de ĉi tiu referenca dezajno postulas, ke vi havu la indikitan nivelon de scio aŭ sperto en la sekvaj areoj:

Postuloj:

La sekvantaroj estas la aparataro kaj programaro postuloj por la referenca dezajno:

Referenca Dezajno Files

File Nomo	Priskribo
Fabriko_bildo	En duobla agorda bildoj agorda reĝimo, CFM1 kaj CFM2 estas kombinitaj en ununuran CFM-stokadon.
app_bildo_1	Quartus II hardvardezajno file kiu anstataŭigas app_image_2 dum fora sistema ĝisdatigo.
app_bildo_2	Nios II programara aplika kodo funkcias kiel la regilo por la fora ĝisdatiga sistemdezajno.
Remote_system_upgrade.c
fabriko_apliko1.pof	Quartus II programado file tio konsistas el fabrika bildo kaj aplika bildo 1, programota en CFM0 kaj CFM1 & CFM2 respektive ĉe la komenca stage.
fabriko_apliko1.rpd
aplikaĵo_bildo_1.rpd
aplikaĵo_bildo_2.rpd
Nios_application.pof

La referenca dezajno provizas simplan aplikaĵon, kiu efektivigas bazajn forajn agordajn funkciojn en Nios II-bazitaj sistemoj por MAX 10 FPGA-aparatoj. La UART-interfaco inkluzivita en la MAX 10 FPGA Development Kit estas uzata kune kun Altera UART IP-kerno por provizi la foran agordan funkcion.

Rilataj Informoj

Referenca Dezajno Files

Malproksima Sistemoĝisdatigo kun MAX 10 FPGA Superview

Kun la fora sistema ĝisdatiga funkcio, plibonigoj kaj eraroj por FPGA-aparatoj povas esti faritaj malproksime. En enigita sistema medio, firmvaro devas esti ĝisdatigita ofte laŭ diversaj specoj de protokolo, kiel UART, Ethernet kaj I2C. Kiam la enigita sistemo inkludas FPGA, firmvarĝisdatigoj povas inkludi ĝisdatigojn de la hardvarbildo sur la FPGA.
MAX10 FPGA-aparatoj disponigas la kapablon stoki ĝis du agordajn bildojn, kiuj plue plibonigas la foran sisteman ĝisdatigfunkcion. Unu el la bildoj estos la rezerva bildo, kiu estas ŝarĝita se eraro okazas en la nuna bildo.

Mallongigoj

Tabelo 1: Listo de Mallongigoj

Mallongigo Priskribo
Avalon-MM	Avalon Memoro-Mapita
CFM	Agorda fulmmemoro
GUI	Grafika uzantinterfaco
ICB	Inicialiga Agorda Bito
MAP/.mapo	Memormapo File
Nios II EDS	Nios II Embedded Design Suite Subteno
PFL	Paralela Flash Loader IP-kerno
POF/.pof	Programisto Objekto File

• Intel Corporation. Ĉiuj rajtoj rezervitaj. Intel, la Intel-emblemo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus kaj Stratix vortoj kaj emblemoj estas varmarkoj de Intel Corporation aŭ ĝiaj filioj en Usono kaj/aŭ aliaj landoj. Intel garantias rendimenton de siaj FPGA kaj duonkonduktaĵoproduktoj laŭ nunaj specifoj konforme al la norma garantio de Intel, sed rezervas la rajton fari ŝanĝojn al ajnaj produktoj kaj servoj iam ajn sen avizo. Intel supozas neniun respondecon aŭ respondecon de la apliko aŭ uzo de ajna informo, produkto aŭ servo priskribita ĉi tie krom kiel eksplicite konsentite skribe de Intel. Intel-klientoj estas konsilitaj akiri la lastan version de aparato-specifoj antaŭ ol fidi je ajnaj publikigitaj informoj kaj antaŭ ol fari mendojn por produktoj aŭ servoj.
• Aliaj nomoj kaj markoj povas esti postulitaj kiel posedaĵo de aliaj.

Antaŭkondiĉo

Mallongigo QSPI	Priskribo Kvaropa seria periferia interfaco
RPD/.rpd	Krudaj programaj datumoj
SBT	Programaro Konstruaj Iloj
SOF/.of	SRAM Objekto File
UART	Universala nesinkrona ricevilo/dissendilo
UFM	Uzanta fulmmemoro

Antaŭkondiĉo

• La aplikado de ĉi tiu referenca dezajno postulas, ke vi havu la indikitan nivelon de scio aŭ sperto en la sekvaj areoj:
• Funkcia scio pri Nios II-sistemoj kaj la iloj por konstrui ilin. Ĉi tiuj sistemoj kaj iloj inkluzivas la programaron Quartus® II, Qsys kaj la Nios II EDS.
• Scio pri metodologioj kaj iloj de agordo de Intel FPGA, kiel la interna agordo de MAX 10 FPGA, funkcio de ĝisdatigo de fora sistemo kaj PFL.

Postuloj

• La sekvantaroj estas la aparataro kaj programaro postuloj por la referenca dezajno:
• MAX 10 FPGA-disvolva kompleto
• Quartus II versio 15.0 kun Nios II EDS
• Komputilo kun funkcianta UART-ŝoforo kaj interfaco
• Ajna binara/deksesuma file redaktisto

Referenca Dezajno Files

Tablo 2: Dezajno Files Inkluditaj en la Referenca Dezajno

File Nomo Fabriko_bildo	Priskribo • Disegno de aparataro Quartus II file por esti stokita en CFM0. • La rezervbildo / fabriko bildo por esti uzata kiam la eraro okazas en la aplika bildo elŝuto.
app_bildo_1	• Disegno de aparataro Quartus II file esti stokita en CFM1 kaj CFM2.(1) • La komenca aplika bildo ŝarĝita en la aparato.

1. En duobla agorda bilda agorda reĝimo, CFM1 kaj CFM2 estas kombinitaj al ununura CFM-stokado.

File Nomo app_bildo_2	Priskribo Quartus II hardvardezajno file kiu anstataŭigas app_image_2 dum fora sistema ĝisdatigo.
Remote_system_ upgrade.c	Nios II programara aplika kodo agante kiel la regilo por la fora ĝisdatiga sistemdezajno.
Remote Terminal.exe	• Efektivigebla file kun GUI. • Funkcias kiel la terminalo por gastiganto por interagi kun MAX 10 FPGA-disvolva kompleto. • Sendas programajn datumojn per UART. • Fontkodo por ĉi tiu terminalo estas inkluzivita.

Tablo 3: Majstro Files Inkluditaj en la Referenca Dezajno

Vi povas uzi ĉi tiujn majstrojn files por la referenca dezajno sen kompili la dezajnon files.

File Nomo   factory_application1.pof factory_application1.rpd	Priskribo Quartus II programado file tio konsistas el fabrika bildo kaj aplika bildo 1, programenda en CFM0 kaj CFM1 & CFM2 respektive ĉe komencaj stage.
factory_application2.pof factory_application2.rpd	• Quartus II-programado file kiu konsistas el fabrika bildo kaj aplika bildo 2. • Apliko-bildo 2 estos ĉerpita poste por anstataŭigi aplikaĵo-bildon 1 dum fora sistema ĝisdatigo, nomita application_ image_2.rpd sube.
aplikaĵo_bildo_1.rpd	Quartus II krudaj programaj datumoj file kiuj enhavas aplikaĵobildon 1 nur.
aplikaĵo_bildo_2.rpd	Quartus II krudaj programaj datumoj file kiu enhavas aplikaĵon bildon 2 nur.
Nios_application.pof	• Programado file tio konsistas Nios II-procesora programaro-apliko .hex file nur. • Por esti programita en ekstera QSPI-fulmo.
pfl.sof	• Kvarto II .sof enhavanta PFL. • Programita en QSPI-fulmon sur MAX 10 FPGA-Disvolva ilaro.

Referenca Dezajno Funkcia Priskribo

Nios II Gen2-Procesoro

• La Nios II Gen2-Procesoro en la referenca dezajno havas la sekvajn funkciojn:
• Busmastro, kiu pritraktas ĉiujn interfacajn operaciojn kun la kerno de IP Altera On-Chip Flash inkluzive de legado, skribo kaj forigo.
• Disponigas algoritmon en programaro por ricevi la programan bitfluon de gastiga komputilo kaj ekigi reagordon per la IP-kerno de Dual Configuration.
• Vi devas agordi la rekomencigitan vektoron de la procesoro laŭe. Ĉi tio estas por certigi, ke la procesoro ekfunkciigas la ĝustan aplikan kodon de aŭ UFM aŭ ekstera QSPI-fulmo.
• Notu: Se la aplikaĵokodo de Nios II estas granda, Intel rekomendas, ke vi stoku la aplikaĵkodon en la ekstera QSPI-fulmo. En ĉi tiu referencdezajno, la rekomencigita vektoro montras al la ekstera QSPI-fulmo kie la aplikaĵkodo Nios II estas stokita.

Rilataj Informoj

• Nios II Gen2 Aparataro pri Disvolviĝo
• Provizas pli da informoj pri evoluigado de Nios II Gen2 Processor.

Altera On-Chip Flash IP Core

• La Altera On-Chip Flash IP-kerno funkcias kiel interfaco por la Nios II-procesoro por legi, skribi aŭ forviŝi operacion al la CFM kaj UFM. La kerno de Altera On-Chip Flash IP permesas vin aliri, forigi kaj ĝisdatigi la CFM per nova agorda bitfluo. La Altera On-Chip Flash IP-parametroredaktilo montras antaŭfiksitan adresintervalon por ĉiu memorsektoro.

Rilataj Informoj

• Altera On-Chip Flash IP Core
• Provizas pli da informoj pri Altera On-Chip Flash IP Core.

Altera Dual Configuration IP Core

• Vi povas uzi la IP-kernon de Altera Dual Configuration por aliri la foran sisteman ĝisdatigblokon en MAX 10 FPGA-aparatoj. La IP-kerno de Altera Dual Configuration permesas al vi ekigi reagordon post kiam la nova bildo estas elŝutita.

Rilataj Informoj

• Altera Dual Configuration IP Core
• Provizas pli da informoj pri Altera Dual Configuration IP Core

Ŝanĝu UART IP Core

• La UART IP-kerno permesas la komunikadon de seriaj signofluoj inter enigita sistemo en MAX 10 FPGA kaj ekstera aparato. Kiel Avalon-MM-majstro, la Nios II-procesoro komunikas kun la UART IP-kerno, kiu estas Avalon-MM-sklavo. Ĉi tiu komunikado estas farita per legado kaj skribado de kontrolo kaj datumregistroj.
• La kerno efektivigas la RS-232-protokoltempigon kaj disponigas la sekvajn funkciojn:
• alĝustigebla baudrapideco, egaleco, halto kaj datumbitoj
• laŭvolaj RTS/CTS fluokontrolsignaloj

Rilataj Informoj

• UART Kerno
• Provizas pli da informoj pri UART Core.

Ĝenerala Quad SPI-Regilo IP Kerno

• La Generic Quad SPI Controller IP-kerno funkcias kiel interfaco inter MAX 10 FPGA, la ekstera ekbrilo kaj la enkonstruita QSPI-fulmo. La kerno disponigas aliron al la QSPI-fulmo per legado, skribado kaj forigo de operacioj.
  Kiam la aplikaĵo Nios II vastiĝas kun pli da instrukcioj, la file grandeco de la heksano file generita de Nios II-apliko estos pli granda. Preter certa grandeca limo, la UFM ne havos sufiĉan spacon por stoki la aplikaĵon file. Por solvi ĉi tion, vi povas uzi la eksteran QSPI-fulmon disponeblan sur la MAX 10 FPGA-Disvolva ilaro por stoki la aplikaĵon heks. file.

La Nios II EDS Programaro Apliko-Dezajno

• La referencdezajno inkluzivas Nios II-programaran aplikkodon, kiu kontrolas la foran ĝisdatigsistemon. La Nios II-programara aplika kodo respondas al la mastro-terminalo per UART efektivigante specifajn instrukciojn.

Ĝisdatigi Aplikajn Bildojn Malproksime

• Post kiam vi transdonis programan bitfluon file uzante la Malproksiman Terminalon, la programaro Nios II estas desegnita faru la jenon:

1. Agordu la Altera On-Chip Flash IP-kernan Kontrolregistron por malprotekti la CFM1 & 2-sektoron.
2. Faru sektoran forviŝan operacion sur CFM1 kaj CFM2. La programaro sondas la statusan registron de la Altera On-Chip Flash IP-kerno por certigi sukcesan forigon estis finita.
3. Ricevu 4 bajtojn da bitfluo samtempe de stdin. Norma enigo kaj eligo povas esti uzata por ricevi datumojn rekte de la mastro-terminalo kaj presi produktaĵon sur ĝi. Tipoj de norma enigo kaj eligo opcio povas esti agordita per la BSP-Redaktilo en Nios II Eclipse Build-ilo.
4. Inversas la bitordon por ĉiu bajto.
   • Notu: Pro la agordo de Altera On-Chip Flash IP Core, ĉiu bajto de datumoj devas esti inversigita antaŭ ol skribi ĝin en CFM.
5. Komencu skribi 4 bajtojn da datumoj samtempe en CFM1 kaj CFM2. Ĉi tiu procezo daŭras ĝis la fino de programa bitfluo.
6. Sondas la statusan registron de Altera On-Chip Flash IP por certigi sukcesan skriban operacion. Instigas mesaĝon por indiki ke la dissendo estas kompleta.
   • Notu: Se la skriba operacio malsukcesas, la terminalo haltos la sendanprocezon de bitfluo kaj generos erarmesaĝon.
7. Agordas la Kontrolan Registron por reprotekti CFM1 kaj CFM2 por malhelpi ajnan nedeziratan skriban operacion.

Rilataj Informoj

• pof Generacio per Konverti Programado Files sur
• Provizas informojn pri kreado de rpd files dum konverta programado files.

Ekfunkciigo de Reagordo Fore

• Post kiam vi elektas ellasilon reagordan operacion en la gastiga Malproksima Terminalo, la programaro Nios II faros la jenon:

1. Ricevu la komandon de norma enigo.
2. Komencu la reagordon per la sekvaj du skribaj operacioj:

• Skribu 0x03 al la ofseta adreso de 0x01 en la Dual Configuration IP-kerno. Ĉi tiu operacio anstataŭigas la fizikan CONFIG_SEL-pinglon kaj fiksas Bildon 1 kiel la sekvan lanĉan agordan bildon.
• Skribu 0x01 al la ofseta adreso de 0x00 en la Dual Configuration IP-kerno. Ĉi tiu operacio ekigas reagordon al aplika bildo en CFM1 kaj CFM2

Referenca Dezajno Promenado

Generado de Programado Files

• Vi devas generi la sekvan programadon files antaŭ povi uzi la foran sisteman ĝisdatigon sur la MAX 10 FPGA-Disvolva ilaro:

Por QSPI-Programado:

• sof—uzo la pfl.sof inkluzivita en la referenca dezajno aŭ vi povas elekti krei malsaman .sof enhavantan vian propran PFL-dezajnon
• pof—agordo file generita de .hex kaj programita en la QSPI-fulmon.
• Por Fora Sistemoĝisdatigo:
• pof—agordo file generita de .sof kaj programita en la internan ekbrilon.
• rpd — enhavas la datumoj por interna fulmo, kiu inkluzivas ICB-agordojn, CFM0, CFM1 kaj UFM.
• mapo—tenas la adreso por ĉiu memorsektoro de ICB-agordoj, CFM0, CFM1 kaj UFM.

Generante files por QSPI-Programado

Por generi la .pof file por QSPI-programado, faru la sekvajn paŝojn:

1. Konstruu Nios II-Projekton kaj generu HEX file.
   • Notu: Riferu al AN730: Nios II-Procesoraj Ekfunkciigo-Metodoj En MAX 10-Aparatoj por informoj pri konstruado de Nios II-projekto kaj generado de HEX. file.
2. Sur la File menuo, alklaku Konverti Programadon Files.
3. Sub Eligo-programado file, elektu Programor Object File (.pof) en la Programado file tipolisto.
4. En la Listo de Reĝimo, elektu 1-bitan Pasivan Serialon.
5. En la Agorda aparato listo, elektu CFI_512Mb.
6. En la File nomkesto, specifu la file nomo por la programado file vi volas krei.
7. En la Enigo files por konverti liston, forigu la opciojn kaj SOF-datuman vicon. Alklaku Aldoni Seksajn Datumojn kaj aperos dialogujo Aldoni Heksajn Datumojn. En la skatolo Aldoni Hex Datumoj, elektu Absolutan adresadon kaj enigu la .hex file generite de Nios II EDS Build Tools.
8. Post kiam ĉiuj agordoj estas fiksitaj, alklaku Generu por generi rilatan programadon file.

Rilataj Informoj

AN730: Nios II-Procesoraj Ekfunkciigo-Metodoj En MAX 10 FPGA-Aparatoj
Generante files por Malproksima Sistemo-Aldatigo

Por generi la .pof, .map kaj .rpd files por fora sistema ĝisdatigo, faru la sekvajn paŝojn:

1. Restarigu la Factory_image, application_image_1 kaj application_image_2, kaj kompilu ĉiujn tri dezajnojn.
2. Generu du .pof fileestas priskribitaj en la sekva tabelo:
   • Notu: Referu .pof Generation tra Konverti Programado Files por paŝoj pri generado de .pof files.
3. Malfermu la app2.rpd uzante ajnan deksan redaktilon.
4. En la deksesa redaktilo, elektu la binaran datumblokon bazitan sur la komenca kaj fina ofseto per referenco al la .map. file. La komenca kaj fina ofseto por la aparato 10M50 estas 0x12000 kaj 0xB9FFF respektive. Kopiu ĉi tiun blokon al nova file kaj konservu ĝin en malsama .rpd file. Ĉi tiu nova .rpd file enhavas nur aplikan bildon 2.

pof Generacio per Konverti Programado Files

Por konverti .sof files al .pof files, sekvu ĉi tiujn paŝojn:

1. Sur la File menuo, alklaku Konverti Programadon Files.
2. Sub Eligo-programado file, elektu Programor Object File (.pof) en la Programado file tipolisto.
3. En la listo Reĝimo, elektu Interna Agordo.
4. En la File nomkesto, specifu la file nomo por la programado file vi volas krei.
5. Por generi Memormapon File (.map), ŝaltu Krei Memormapon File (Aŭtomate generi eligon_file.mapo). La .map enhavas la adreson de la CFM kaj UFM kun la ICB-agordo, kiun vi starigis per la opcio Opcio/Boot Info.
6.  Por generi Krudajn Programadajn Datumojn (.rpd), ŝaltu Krei agordajn datumojn RPD (Generu eligo_file_auto.rpd).
   Kun la helpo de Memormapo File, vi povas facile identigi la datumojn por ĉiu funkcia bloko en la .rpd file. Vi ankaŭ povas ĉerpi la fulmajn datumojn por triaj programaj iloj aŭ ĝisdatigi la agordajn aŭ uzantajn datumojn per la Altera On-Chip Flash IP.
7. La .sof povas esti aldonita per Enigo files por konverti liston kaj vi povas aldoni ĝis du .sof files.
   • Por fora sistema ĝisdatigo, vi povas konservi la originajn paĝo-0-datumojn en la .pof, kaj anstataŭigi paĝon 1-datumon per nova .sof file. Por fari tion, vi devas aldoni la .pof file en paĝo 0, do
     aldonu .sof paĝon, poste aldonu la novan .sof file al
8. Post kiam ĉiuj agordoj estas fiksitaj, alklaku Generu por generi rilatan programadon file.

Programado de la QSPI

Por programi la aplikaĵkodon Nios II en la QSPI-fulmon, faru la sekvajn paŝojn:

1. Sur la MAX 10 FPGA Development Kit, ŝanĝu la MAX10_BYPASSn al 0 por preteriri surŝipan VTAP (MAX II) aparaton.
2. Konektu la Intel FPGA Elŝuta Kablo (antaŭe USB Blaster) al la JTAG kaplinio.
3. En la fenestro de Programisto, alklaku Aparataro kaj elektu USB Blaster.
4. En la listo Reĝimo, elektu JTAG.
5. Alklaku Aŭtomatan Detekti butonon sur la maldekstra panelo.
6. Elektu la programon, kaj alklaku Aldoni File.
7. Elektu la pfl.sof.
8. Alklaku Komencu por komenci programadon.
9. Post kiam la programado estas sukcesa, sen malŝalti la tabulon, denove alklaku Aŭtomatan Detekti butonon sur la maldekstra panelo. Vi vidos QSPI_512Mb-fulmon aperi en la programista fenestro.
10. Elektu la QSPI-aparaton, kaj alklaku Aldoni File.
11. Elektu la .pof file generita antaŭe de .hex file.
12. Klaku Komencu por komenci programi la QSPI-fulmon.

Programante la FPGA kun Komenca Bildo uzante JTAG

Vi devas programi la app1.pof en la FPGA kiel la aparato komenca bildo. Por programi la app1.pof en la FPGA, faru la sekvajn paŝojn:

1. En la fenestro de Programisto, alklaku Aparataro kaj elektu USB Blaster.
2. En la listo Reĝimo, elektu JTAG.
3. Alklaku Aŭtomatan Detekti butonon sur la maldekstra panelo.
4. Elektu la programon, kaj alklaku Aldoni File.
5. Elektu la app1.pof.
6. Alklaku Komencu por komenci programadon.

Ĝisdatigi Bildon kaj Ekfunkciigo de Reagordo uzante UART

Por malproksime agordi vian evoluilon MAX10 FPGA, faru la sekvajn paŝojn:

1. Notu: Antaŭ ol komenci, certigu la jenajn:
   • la CONFIG_SEL-pinglo sur la tabulo estas agordita al 0
   • la UART-haveno de via tabulo estas konektita al via komputilo
   • Malfermu Remote Terminal.exe kaj la interfaco de Remote Terminal malfermiĝas.
2. Alklaku Agordojn kaj aperos la fenestro de agordoj de Seria haveno.
3. Agordu la parametrojn de fora terminalo por kongrui kun la UART-agordoj elektitaj en Quartus II UART IP-kerno. Post kiam la agordo estas kompleta, alklaku OK.
4. Premu la nCONFIG-butonon sur la disvolva kompleto aŭ klavon 1 en la Sendu tekstujon, kaj poste premu Enigu.
   • Listo de operacio elekto aperos sur la terminalo, kiel montrite sube:
   • Notu: Por elekti operacion, enigu la numeron en la tekstujon Sendi, kaj poste premu Enigu.
5. Por ĝisdatigi aplikaĵobildon 1 kun aplikaĵobildo 2, elektu operacion 2. Oni petos vin enigi komencan kaj fina adreson de CFM1 kaj CFM2.
   • Notu: La adreso montrita en la mapo file inkluzivas ICB-agordojn, CFM kaj UFM sed la Altera On-Chip
   • Flash IP povas aliri CFM kaj UFM nur. Sekve, estas adreskomproso inter la adreso montrita en mapo file kaj Altera On-Chip Flash IP-parametrofenestro.
6. Enigu la adreson bazitan sur la adreso specifita de la parametro fenestro de Altera On-Chip Flash IP.
   • Forigo aŭtomate komenciĝos post kiam vi enigos la fina adreson.
7. Post viŝado sukcesa, oni petos vin eniri programadon .rpd file por aplika bildo 2.
   • Por alŝuti bildon, alklaku SendiFile butonon, kaj tiam elektu la .rpd enhavanta aplikan bildon 2 nur kaj alklaku Malfermi.
   • Notu: Krom aplika bildo 2, vi povas uzi ajnan novan bildon, kiun vi volas ĝisdatigi en la aparato.
   • La ĝisdatiga procezo komenciĝos rekte kaj vi povas kontroli la progreson per la terminalo. La operacia menuo petos Farita kaj vi nun povas elekti la sekvan operacion.
8. Por ekigi reagordon, elektu operacion 4. Vi povas observi la LED-konduton indikante la malsaman bildon ŝarĝitan en la aparato.

Bildo	LED Statuso (Aktiva Malalta)
Fabriko Bildo	01010
Aplika Bildo 1	10101
Aplika Bildo 2	01110

Historio de Revizio de Dokumentoj

Dato	Versio	Ŝanĝoj
februaro 2017	2017.02.21	Remarkite kiel Intel.
junio 2015	2015.06.15	Komenca eldono.

Dokumentoj/Rimedoj

Intel MAX 10 FPGA-Aparatoj Super UART kun la Nios II-Procesoro [pdf] Uzantogvidilo MAX 10 FPGA-Aparatoj Super UART kun la Nios II-Procesoro, MAX 10 FPGA-Aparatoj, Super UART kun la Nios II-Procesoro, Super UART, Nios II-Procesoro UART, Nios II, Procesoro UART

Referencoj

• Uzanto Manlibro