SmartFusion2
DDR Adarí ati Serial High Speed ​​Adarí
Ilana Ibẹrẹ
Itọsọna olumulo

Ọrọ Iṣaaju

Nigbati o ba ṣẹda apẹrẹ kan nipa lilo ẹrọ SmartFusion2, ti o ba lo ọkan ninu awọn olutona DDR meji (FDDR tabi MDDR) tabi eyikeyi awọn ohun amorindun Serial High Speed ​​​​(SERDESIF), o gbọdọ bẹrẹ awọn iforukọsilẹ iṣeto ti awọn bulọọki wọnyi ni akoko ṣiṣe ṣaaju won le ṣee lo. Fun example, fun DDR oludari, o gbọdọ ṣeto awọn DDR mode (DDR3 / DDR2 / LPDDR), PHY iwọn, ti nwaye mode ati ECC.
Bakanna, fun SERDESIF Àkọsílẹ ti a lo bi aaye ipari PCIe, o gbọdọ ṣeto PCIE BAR si window AXI (tabi AHB).
Iwe yii ṣe apejuwe awọn igbesẹ ti o ṣe pataki lati ṣẹda apẹrẹ Libero kan ti o ṣe ipilẹṣẹ oluṣakoso DDR laifọwọyi ati awọn bulọọki SERDESIF ni agbara soke. O tun ṣe apejuwe bi o ṣe le ṣe ina koodu famuwia lati Libero SOC ti o lo ninu ṣiṣan apẹrẹ ti a fi sii.
Apejuwe alaye ti ẹkọ ti awọn iṣẹ ti pese ni akọkọ.
Apakan ti o tẹle n ṣe apejuwe bi o ṣe le ṣẹda iru apẹrẹ kan nipa lilo Akole Eto Libo SoC, ohun elo apẹrẹ ti o lagbara ti, laarin awọn ẹya miiran, ṣẹda ojutu 'ibẹrẹ' fun ọ ti o ba nlo awọn bulọọki DDR tabi SERDESIF ninu apẹrẹ rẹ.
Abala ti o tẹle ṣe apejuwe bi o ṣe le fi ojutu 'ibẹrẹ' pipe papọ laisi lilo SmartFusion2 System Akole. Eyi ṣe iranlọwọ lati ṣalaye ohun ti o nilo lati ṣee ti o ko ba fẹ lati lo Akole Eto, ati tun ṣe apejuwe kini ohun elo Akole System n ṣe ipilẹṣẹ fun ọ. Abala yii n sọrọ si:

• Ṣiṣẹda data atunto fun oludari DDR ati awọn iforukọsilẹ iṣeto ni SERDESIF
• Awọn ẹda ti ọgbọn FPGA ti o nilo lati gbe data iṣeto ni awọn iforukọsilẹ iṣeto ASIC ti o yatọ

Níkẹyìn a se apejuwe awọn ti ipilẹṣẹ files jẹmọ si:

• Awọn ẹda ti famuwia 'initialization' ojutu.
• Awọn kikopa ti awọn oniru fun DDR 'initialization' ojutu.

Fun awọn alaye nipa awọn oludari DDR ati awọn iforukọsilẹ iṣeto ni SERDESIF, tọka si Microsemi SmartFusion2 High Speed ​​Serial ati DDR atọkun Itọsọna olumulo.

Yii ti isẹ

Ojutu ipilẹṣẹ Agbeegbe nlo awọn paati pataki wọnyi:

• Iṣẹ CMSIS SystemInit (), eyiti o nṣiṣẹ lori Cortex-M3 ati pe o ṣe ilana ilana ibẹrẹ.
• CoreConfigP mojuto IP rirọ, eyiti o ṣe ipilẹṣẹ awọn iforukọsilẹ atunto awọn agbeegbe.
• CoreResetP asọ IP mojuto, eyiti o ṣakoso ilana atunto ti MSS, awọn oludari DDR, ati awọn bulọọki SERDESIF.

Ilana ipilẹṣẹ agbeegbe ṣiṣẹ bi atẹle:

1. Lẹhin atunto, Cortex-M3 nṣiṣẹ iṣẹ CMSIS SystemInit(). Iṣẹ yii ti ṣiṣẹ laifọwọyi ṣaaju iṣẹ akọkọ () ohun elo naa ti ṣiṣẹ.
   Ifihan agbara CoreResetP MSS_HPMS_READY ti jẹri ni ibẹrẹ ilana ipilẹṣẹ, nfihan pe MSS ati gbogbo awọn agbeegbe (ayafi MDR) ti ṣetan fun ibaraẹnisọrọ.
2. Iṣẹ SystemInit () kọ data atunto si awọn oludari DDR ati awọn iforukọsilẹ iṣeto ni SERDESIF nipasẹ ọkọ akero MSS FIC_2 APB3. Asopọmọra yii jẹ asopọ si mojuto CoreConfigP rirọ ti lẹsẹkẹsẹ ni aṣọ FPGA.
3. Lẹhin ti gbogbo awọn iforukọsilẹ ti tunto, iṣẹ SystemInit () kọwe si awọn iforukọsilẹ iṣakoso CoreConfigP lati ṣe afihan ipari ti ipele iṣeto iforukọsilẹ; awọn ifihan agbara iṣẹjade CoreConfigP CONFIG1_DONE ati CONIG2_DONE lẹhinna ni idaniloju.
   Awọn ipele meji wa ti iṣeto iforukọsilẹ (CONFIG1 ati CONFIG2) da lori awọn agbeegbe ti a lo ninu apẹrẹ.
4. Ti o ba jẹ ọkan tabi mejeeji ti MDDR / FDDR, ati pe ko si ọkan ninu awọn bulọọki SERDESIF ti a lo ninu apẹrẹ, apakan iṣeto iforukọsilẹ kan nikan ni. Mejeeji awọn ifihan agbara iṣelọpọ CoreConfigP CONFIG1_DONE ati CONIG2_DONE ni a fi idi rẹ mulẹ ọkan lẹhin ekeji laisi idaduro/daduro eyikeyi.
   Ti o ba ti ọkan tabi diẹ ẹ sii SERDESIF ohun amorindun ni ti kii-PCIe mode ti wa ni lilo ninu awọn oniru, nibẹ jẹ nikan kan ipele ti Forukọsilẹ iṣeto ni. CONFIG1_DONE ati CONIG2_DONE ni a fi idi rẹ mulẹ ọkan lẹhin ekeji laisi idaduro / idaduro eyikeyi.
   Ti o ba ti ọkan tabi diẹ ẹ sii SERDESIF ohun amorindun ni PCIe mode ti wa ni lilo ninu awọn oniru, nibẹ ni o wa meji awọn ifarahan ti Forukọsilẹ iṣeto ni. CONFIG1_DONE ti ni idaniloju lẹhin ipele akọkọ ti iṣeto iforukọsilẹ ti pari. Eto SERDESIF ati awọn iforukọsilẹ ọna ti wa ni tunto ni ipele yii. Ti SERDESIF ba tunto ni ipo ti kii ṣe PCIE, ifihan agbara CONFIG2_DONE tun jẹ afihan lẹsẹkẹsẹ.
5. Ipele keji ti iṣeto iforukọsilẹ lẹhinna tẹle (ti SERDESIF ba tunto ni ipo PCIE). Atẹle ni awọn iṣẹlẹ oriṣiriṣi ti o ṣẹlẹ ni ipele keji:
   – CoreResetP de-asserts PHY_RESET_N ati CORE_RESET_N awọn ifihan agbara ti o baamu si ọkọọkan awọn bulọọki SERDESIF ti a lo. O tun sọ ifihan agbara jade SDIF_RELEASED lẹhin ti gbogbo awọn bulọọki SERDESIF ko si ni ipilẹ. Aami SDIF_RELEASED yii ni a lo lati tọka si CoreConfigP pe mojuto SERDESIF ko si ni ipilẹ ati pe o ti ṣetan fun ipele keji ti iṣeto iforukọsilẹ.
   - Ni kete ti ifihan SDIF_RELEASED ti ni idaniloju, iṣẹ SystemInit () bẹrẹ idibo fun idaniloju PMA_READY lori ọna SERDESIF ti o yẹ. Ni kete ti PMA_READY ti ni idaniloju, eto keji ti awọn iforukọsilẹ SERDESIF (awọn iforukọsilẹ PCIE) ni tunto / kọ nipasẹ iṣẹ SystemInit ().
6. Lẹhin ti gbogbo awọn iforukọsilẹ PCIE ti tunto, iṣẹ SystemInit () kọwe si awọn iforukọsilẹ iṣakoso CoreConfigP lati tọka si ipari ipele keji ti iṣeto iforukọsilẹ; ifihan agbara iṣẹjade CoreConfigP CONIG2_DONE lẹhinna ni idaniloju.
7. Yato si awọn iṣeduro ifihan agbara ti o wa loke / awọn iṣeduro, CoreResetP tun ṣakoso ipilẹṣẹ ti ọpọlọpọ awọn bulọọki nipa ṣiṣe awọn iṣẹ wọnyi:
   – De-asserting awọn FDDR mojuto si ipilẹ
   - Yiyọkuro SERDESIF ṣe idiwọ PHY ati awọn atunto CORE
   - Abojuto ti ifihan titiipa FDDR PLL (FPLL). FPLL gbọdọ ti ni titiipa lati ṣe iṣeduro pe wiwo data FDDR AXI/AHBlite ati aṣọ FPGA le ṣe ibaraẹnisọrọ ni deede.
   - Abojuto ti awọn ifihan agbara titiipa SERDESIF Àkọsílẹ PLL (SPLL). SPLL gbọdọ ti ni titiipa lati ṣe iṣeduro pe SERDESIF ṣe idiwọ AXI/AHBlite ni wiwo (ipo PCIe) tabi wiwo XAUI le ṣe ibaraẹnisọrọ daradara pẹlu aṣọ FPGA.
   - Nduro fun awọn iranti DDR ita lati yanju ati ṣetan lati wọle si nipasẹ awọn oludari DDR.
8. Nigbati gbogbo awọn agbeegbe ba ti pari ipilẹṣẹ wọn, CoreResetP sọ ifihan INIT_DONE; Iforukọsilẹ inu CoreConfigP INIT_DONE ti wa ni idaniloju lẹhinna.
   Ti o ba ti ọkan tabi mejeeji ti MDDR/FDDR ti wa ni lilo, ati awọn DDR ni ibẹrẹ akoko ti wa ni ti de, CoreResetP ifihan agbara DDR_READY ti wa ni so. Iṣeduro ifihan agbara DDR_READY yii le ṣe abojuto bi itọkasi pe DDR (MDDR/FDDR) ti ṣetan fun ibaraẹnisọrọ.
   Ti o ba ti lo ọkan tabi diẹ ẹ sii awọn bulọọki SERDESIF, ati pe ipele keji ti iṣeto iforukọsilẹ ti pari ni aṣeyọri, ifihan agbara iṣelọpọ CoreResetP SDIF_READY ti sọ. Imudaniloju ifihan agbara SDIF_READY le ṣe abojuto bi itọkasi pe gbogbo awọn bulọọki SERDESIF ti ṣetan fun ibaraẹnisọrọ.
9. Iṣẹ SystemInit(), eyiti o ti nduro fun INIT_DONE lati fi idi rẹ mulẹ, pari, ati pe iṣẹ akọkọ () ohun elo naa ti ṣiṣẹ. Ni akoko yẹn, gbogbo awọn oludari DDR ti a lo ati awọn bulọọki SERDESIF ti wa ni ipilẹṣẹ, ati ohun elo famuwia ati imọ-ọrọ aṣọ FPGA le ṣe ibasọrọ ni igbẹkẹle pẹlu wọn.

Ọna ti a ṣapejuwe ninu iwe yii da lori Cortex-M3 ti n ṣiṣẹ ilana ipilẹṣẹ gẹgẹbi apakan ti koodu ipilẹṣẹ eto ti a ṣiṣẹ ṣaaju iṣẹ akọkọ () ohun elo naa.
Wo Awọn Shatti Sisan ni Nọmba 1-1, Nọmba 1-2 ati Nọmba 1-3 fun awọn igbesẹ ibẹrẹ ti FDDR/MDDR, SEREDES (ipo ti kii ṣe PCIe) ati SERDES (ipo PCIe).
Nọmba 1-4 fihan aworan atọka akoko Ibẹrẹ Agbeegbe kan.

Olusin 1-3 • SERDESIF (PCIe) Ibẹrẹ Iṣafihan Sisan
Ilana ipilẹṣẹ ti a ṣalaye ninu iwe yii nilo ki o ṣiṣẹ Cortex-M3 lakoko ilana ibẹrẹ, paapaa ti o ko ba gbero lori ṣiṣiṣẹ koodu eyikeyi lori Cortex-M3. O gbọdọ ṣẹda ohun elo famuwia ipilẹ ti ko ṣe nkankan (loop ti o rọrun, fun example) ati fifuye ti o ṣiṣẹ ni iranti ti kii ṣe iyipada (eNVM) nitorinaa awọn olutona DDR ati awọn bulọọki SERDESIF ti wa ni ipilẹṣẹ nigbati awọn bata bata Cortex-M3.

Lilo Akole Eto lati Ṣẹda Apẹrẹ Lilo DDR ati Awọn bulọọki SERDESIF

Akole Eto SmartFusion2 jẹ ohun elo apẹrẹ ti o lagbara ti o ṣe iranlọwọ fun ọ lati mu awọn ibeere ipele-eto rẹ ati ṣe agbejade apẹrẹ kan imuse awọn ibeere wọnyẹn. Iṣẹ pataki pupọ ti Akole Eto jẹ ẹda adaṣe ti Ipilẹ-agbeegbe Ipilẹṣẹ ipilẹ eto. “Lilo SmartDesign lati Ṣẹda Apẹrẹ Lilo DDR ati Awọn bulọọki SERDESIF” ni oju-iwe 17 ṣapejuwe ni alaye bi o ṣe le ṣẹda iru ojutu kan laisi Akole Eto.
Ti o ba nlo Akole Eto, o gbọdọ ṣe awọn iṣẹ ṣiṣe wọnyi lati ṣẹda apẹrẹ kan ti o bẹrẹ awọn olutona DDR rẹ ati awọn bulọọki SERDESIF ni agbara soke:

1. Ni oju-iwe Awọn ẹya ẹrọ (olusin 2-1), pato iru awọn olutona DDR ti a lo ati iye awọn bulọọki SERDESIF ti a lo ninu apẹrẹ rẹ.
2. Ni oju-iwe Iranti, pato iru DDR2 (DDR3/DDRXNUMX/LPDDR) ati data iṣeto ni fun awọn iranti DDR ita rẹ. Wo apakan Oju-iwe Iranti fun awọn alaye.
3. Ni oju-iwe Awọn Agbeegbe, ṣafikun awọn oluwa aṣọ ti a tunto bi AHBlite/AXI si Fabric DDR Subsystem ati/tabi MSS DDR FIC Subsystem (iyan).
4. Ni oju-iwe Eto Aago, pato awọn igbohunsafẹfẹ aago fun awọn eto iha DDR.
5. Pari sipesifikesonu apẹrẹ rẹ ki o tẹ Pari. Eyi n ṣe agbejade Akole Eto ti a ṣẹda apẹrẹ, pẹlu ọgbọn pataki fun ojutu 'ibẹrẹ'.
6. Ti o ba nlo awọn bulọọki SERDESIF, o gbọdọ tẹ awọn bulọọki SERDESIF sinu apẹrẹ rẹ ki o so awọn ebute oko oju omi ibẹrẹ wọn pọ si awọn ti ipilẹ ti ipilẹṣẹ System Akole.

System Akole Device Awọn ẹya ara ẹrọ Page
Ni oju-iwe Awọn ẹya ẹrọ, pato iru awọn olutona DDR (MDDR ati/tabi FDDR) ti a lo ati iye awọn bulọọki SERDESIF ti a lo ninu apẹrẹ rẹ (Aworan 2-1).

olusin 2-1 • System Akole Device Awọn ẹya ara ẹrọ Page

System Akole Memory Page
Lati lo MSS DDR (MDDR) tabi Fabric DDR (FDDR), yan Iru Iranti lati inu atokọ jabọ-silẹ (olusin 2-2).

olusin 2-2 • MSS Ita Memory

O gbọdọ:

1. Yan iru DDR (DDR2, DDR3 tabi LPDDR).
2. Setumo awọn DDR iranti farabalẹ akoko. Kan si alagbawo rẹ ita DDR Memory Specifications lati ṣeto awọn ti o tọ akoko eto iranti. Awọn DDR iranti le kuna a initialize ti tọ ti o ba ti iranti farabalẹ akoko ti wa ni ko ti tọ ṣeto.
3. Boya gbe wọle data iṣeto ni iforukọsilẹ DDR tabi ṣeto awọn paramita iranti DDR rẹ. Fun alaye, tọkasi awọn Microsemi SmartFusion2 High Speed ​​Serial ati DDR atọkun Itọsọna olumulo.

Yi data ti lo lati se ina awọn DDR Forukọsilẹ BFM ati famuwia iṣeto ni files gẹgẹ bi a ti ṣe apejuwe rẹ ninu “Ṣiṣẹda ati Iṣakojọ Ohun elo Famuwia” ni oju-iwe 26 ati “BFM Files Lo fun Simulating awọn Oniru” loju iwe 27. Fun awọn alaye lori DDR iṣeto ni awọn iforukọsilẹ, tọkasi awọn Microsemi SmartFusion2 High Speed ​​Serial ati DDR atọkun Itọsọna olumulo.
An teleample ti iṣeto ni file sintasi ti han ni Figure 2-3. Awọn orukọ iforukọsilẹ ti a lo ninu eyi file jẹ kanna bi awon ti a sapejuwe ninu awọn Microsemi SmartFusion2 High Speed ​​Serial ati DDR atọkun Itọsọna olumulo

olusin 2-3 • Iṣeto ni File Sintasi Example
Eto Agbeegbe Agbeegbe Page
Ni oju-iwe Awọn Agbeegbe, fun oluṣakoso DDR kọọkan ni a ṣẹda ipilẹ-iṣẹ ti o yatọ (Fabric DDR Subsystem fun FDDR ati MSS DDR FIC Subsystem fun MDR). O le ṣafikun Ọga AMBA Fabric kan (ti a tunto bi AXI/AHBlite) mojuto si ọkọọkan awọn ọna ṣiṣe wọnyi lati jẹ ki iraye si oluwa aṣọ si awọn oludari DDR. Lori iran, Olupilẹṣẹ eto ṣe adaṣe awọn ohun kohun akero laifọwọyi (da lori iru AMBA Titunto ti a ṣafikun) ati ṣafihan BIF titunto si ti mojuto bosi ati aago ati tun awọn pinni ti awọn ọna ṣiṣe ti o baamu (FDDR/MDDR) labẹ awọn ẹgbẹ pin ti o yẹ, si oke. Gbogbo ohun ti o ni lati ṣe ni so awọn BIFs pọ si awọn ohun kohun Titunto Fabric ti o yẹ ti iwọ yoo ṣe lẹsẹkẹsẹ ninu apẹrẹ. Ninu ọran ti MDR, o jẹ iyan lati ṣafikun Fabric AMBA Master mojuto si MSS DDR FIC Subsystem; Cortex-M3 jẹ titunto si aiyipada lori eto-ipilẹ yii. Nọmba 2-4 fihan Oju-iwe Awọn Agbeegbe Akole System.

olusin 2-4 • System Agbeegbe Agbeegbe Page

Oju-iwe Eto Aago Akole System
Ni oju-iwe Awọn Eto Aago, fun oluṣakoso DDR kọọkan, o gbọdọ pato awọn igbohunsafẹfẹ aago ti o ni ibatan si eto iha DDR kọọkan (MDDR ati / tabi FDDR).
Fun MDR, o gbọdọ pato:

• MDR_CLK - Aago yii ṣe ipinnu igbohunsafẹfẹ iṣẹ ti Alakoso DDR ati pe o yẹ ki o baamu igbohunsafẹfẹ aago ti o fẹ iranti DDR ita rẹ lati ṣiṣẹ ni. Aago yii jẹ asọye bi ọpọ ti M3_CLK (Cortex-M3 ati MSS Akọkọ Aago, olusin 2-5). MDR_CLK gbọdọ jẹ kere ju 333 MHz.
• DDR_FIC_CLK - Ti o ba ti yan lati tun wọle si MDR lati aṣọ FPGA, o nilo lati pato DDR_FIC_CLK. Igbohunsafẹfẹ aago yii jẹ asọye bi ipin ti MDDR_CLK ati pe o yẹ ki o baamu igbohunsafẹfẹ eyiti eto iha-aṣọ FPGA ti o wọle si MDR n ṣiṣẹ.

Nọmba 2-5 • Cortex-M3 ati MSS Akọkọ Aago; Awọn aago MDR

Fun FDDR, o gbọdọ pato:

• FDDR_CLK - Ṣe ipinnu igbohunsafẹfẹ iṣẹ ti Alakoso DDR ati pe o yẹ ki o baamu igbohunsafẹfẹ aago nibiti o fẹ ki iranti DDR ita rẹ ṣiṣẹ. Ṣe akiyesi pe aago yii jẹ asọye bi ọpọ ti M3_CLK (MSS ati aago Cortex-M3, olusin 2-5). FDDR_CLK gbọdọ wa laarin 20 MHz ati 333 MHz.
• FDDR_SUBSYSTEM_CLK – Igbohunsafẹfẹ aago yii jẹ asọye bi ipin kan ti FDDR_CLK ati pe o yẹ ki o baamu igbohunsafẹfẹ eyiti eto iha-aṣọ FPGA ti o wọle si FDDR nṣiṣẹ.

olusin 2-6 • Fabric DDR asaju
Iṣeto SERDESIF
Awọn bulọọki SERDESIF naa ko ni isunmọ ni apẹrẹ ti ipilẹṣẹ Akole System. Bibẹẹkọ, fun gbogbo awọn bulọọki SERDESIF, awọn ifihan agbara ibẹrẹ wa ni wiwo ti mojuto Akole System ati pe o le sopọ si awọn ohun kohun SERDESIF ni ipele atẹle ti awọn ipo giga, bi a ṣe han ni Nọmba 2-7.Nọmba 2-7 • SERDESIF Ibẹrẹ Ibẹrẹ Agbeegbe Asopọmọra
Iru si awọn iforukọsilẹ iṣeto ni DDR, bulọọki SERDES kọọkan tun ni awọn iforukọsilẹ iṣeto ti o gbọdọ wa ni fifuye ni akoko asiko. O le gbe awọn iye iforukọsilẹ wọnyi wọle tabi lo Oluṣeto Atọka Ibaraẹnisọrọ Tẹlentẹle Iyara giga (Nọmba 2-8) lati tẹ PCIe tabi awọn aye EPCS rẹ ati awọn iye iforukọsilẹ jẹ iṣiro laifọwọyi fun ọ. Fun alaye, tọkasi awọn SERDES Itọsọna Olumulo Oluṣeto.olusin 2-8 • Ga iyara Serial Interface Configurator
Ni kete ti o ba ti ṣepọ ọgbọn olumulo rẹ pẹlu bulọki Akole System ati bulọọki SERDES, o le ṣe agbejade ipele oke rẹ SmartDesign. Eyi n ṣe gbogbo HDL ati BFM files ti o jẹ pataki lati ṣe ati ṣedasilẹ apẹrẹ rẹ. O le lẹhinna tẹsiwaju pẹlu iyokù Sisan Apẹrẹ.

Lilo SmartDesign lati Ṣẹda Apẹrẹ Lilo DDR ati Awọn bulọọki SERDESIF

Abala yii ṣapejuwe bii o ṣe le fi ojutu 'ibẹrẹ' pipe papọ laisi lilo Akole Eto SmartFusion2. Ibi-afẹde ni lati ṣe iranlọwọ fun ọ ni oye ohun ti o gbọdọ ṣe ti o ko ba fẹ lati lo Akole Eto naa. Apakan yii tun ṣapejuwe kini ohun elo Akole System n ṣe ipilẹṣẹ fun ọ. Ẹka yii ṣe apejuwe bi o ṣe le:

• Tẹ data iṣeto sii fun oludari DDR ati awọn iforukọsilẹ iṣeto ni SERDESIF.
• Lẹsẹkẹsẹ ki o so Awọn Cores Fabric ti o nilo lati gbe data atunto si awọn olutona DDR ati awọn iforukọsilẹ iṣeto ni SERDESIF.

DDR Adarí iṣeto ni
Awọn oludari MSS DDR (MDDR) ati Fabric DDR (FDDR) gbọdọ wa ni tunto ni agbara (ni akoko asiko) lati baamu awọn ibeere iṣeto iranti DDR ita (ipo DDR, iwọn PHY, ipo nwaye, ECC, ati bẹbẹ lọ). Awọn data ti a tẹ sinu atunto MDR/FDDR ni a kọ si awọn iforukọsilẹ iṣeto oluṣakoso DDR nipasẹ iṣẹ CMSIS SystemInit (). Oluṣeto naa ni awọn taabu oriṣiriṣi mẹta fun titẹ awọn oriṣi data iṣeto ni oriṣiriṣi:

• Data gbogbogbo (Ipo DDR, Iwọn data, Igbohunsafẹfẹ aago, ECC, Aṣọ Aṣọ, Agbara Wakọ)
• Data Ibẹrẹ Iranti (Ipari Fonkaa, Bere fun Burst, Ipo akoko, Lairi, ati bẹbẹ lọ)
• Data Timeing Memory

Tọkasi awọn pato ti rẹ ita DDR iranti ati tunto awọn DDR Adarí lati baramu awọn ibeere ti rẹ ita DDR iranti.
Fun awọn alaye lori DDR iṣeto ni, tọkasi awọn SmartFusion2 MSS DDR iṣeto ni olumulo Itọsọna.
Iṣeto SERDESIF
Tẹ ẹẹmeji SERDES Àkọsílẹ ninu SmartDesign kanfasi lati ṣii Configurator lati tunto SERDES (Figure 3-1). O le gbe awọn iye iforukọsilẹ wọnyi wọle tabi lo atunto SERDES lati tẹ PCIe tabi awọn aye EPCS rẹ ati awọn iye iforukọsilẹ jẹ iṣiro laifọwọyi fun ọ. Fun alaye, tọkasi awọn SERDES Itọsọna Olumulo Oluṣeto.olusin 3-1 • Ga iyara Serial Interface Configurator
Ṣiṣẹda Ibẹrẹ Ipilẹ Apẹrẹ FPGA
Lati ṣe ipilẹṣẹ awọn bulọọki DDR ati SERDESIF, o gbọdọ ṣẹda eto ipilẹ ibẹrẹ ni aṣọ FPGA. Ipilẹṣẹ ipilẹ aṣọ FPGA n gbe data lati Cortex-M3 si awọn iforukọsilẹ iṣeto ni DDR ati SERDESIF, ṣakoso awọn ilana atunto ti o nilo fun awọn bulọọki wọnyi lati ṣiṣẹ ati awọn ifihan agbara nigbati awọn bulọọki wọnyi ti ṣetan lati baraẹnisọrọ pẹlu iyoku apẹrẹ rẹ. Lati ṣẹda eto ipilẹ-ibẹrẹ, o gbọdọ:

• Ṣe atunto FIC_2 inu MSS
• Lẹsẹkẹsẹ ati tunto CoreConfigP ati awọn ohun kohun CoreResetP
• Instantiate awọn on-chip 25/50MHz RC oscillator
• Ṣe atunto eto (SYSRESET) Makiro lẹsẹkẹsẹ
• So awọn paati wọnyi pọ si awọn atọkun atunto agbeegbe kọọkan, awọn aago, awọn atunto ati awọn ebute titiipa PLL

MSS FIC_2 APB Iṣeto
Lati tunto MSS FIC_2:

1. Ṣii apoti ifọrọwerọ atunto FIC_2 lati inu atunto MSS (Aworan 3-2).
2. Yan Bibẹrẹ awọn agbeegbe nipa lilo Cortex-M3.
3. Da lori eto rẹ, ṣayẹwo ọkan tabi mejeeji ti awọn apoti ayẹwo wọnyi:
   – MSS DDR
   - DDR Fabric ati / tabi awọn bulọọki SERDES
4. Tẹ O DARA ki o tẹsiwaju lati ṣe ipilẹṣẹ MSS (o le fa iṣẹ yii duro titi ti o ba ti tunto MSS ni kikun si awọn ibeere apẹrẹ rẹ). Awọn ebute oko oju omi FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ati FIC_2_APB_M_RESET_N) ti farahan ni wiwo MSS ati pe o le sopọ mọ awọn ohun kohun CoreConfigP ati CoreResetP.

Olusin 3-2 • MSS FIC_2 Configurator

CoreConfigP
Lati tunto CoreConfigP:

1. Lesekese CoreConfigP sinu SmartDesign rẹ (ni deede ọkan nibiti MSS ti wa ni ese).
   A le rii koko yii ninu Iwe akọọlẹ Libero (labẹ Awọn Agbeegbe).
2. Tẹ mojuto lẹẹmeji lati ṣii oluṣeto naa.
3. Ṣe atunto koko lati pato iru awọn agbeegbe nilo lati wa ni ipilẹṣẹ (Aworan 3-3)

olusin 3-3 • CoreConfigP Dialog Box

CoreResetP
Lati tunto CoreResetP:

1. Lesekese CoreResetP sinu SmartDesign rẹ (ni deede ọkan nibiti MSS ti wa ni ese).
   A le rii koko yii ninu Iwe akọọlẹ Libero, labẹ Awọn Agbeegbe.
2. Tẹ mojuto inu SmartDesign Canvas lẹẹmeji lati ṣii Configurator (Figure 3-4).
3. Tunto koko si:
   - Pato ihuwasi atunto ita (EXT_RESET_OUT ti sọ). Yan ọkan ninu awọn aṣayan mẹrin:
   o EXT_RESET_OUT ko ni idaniloju rara
   o EXT_RESET_OUT ti fi idi rẹ mulẹ ti o ba jẹ atunto agbara (POWER_ON_RESET_N)
   o EXT_RESET_OUT ti fi idi rẹ mulẹ ti FAB_RESET_N ba ni idaniloju
   o EXT_RESET_OUT ti ni idaniloju ti agbara tunto (POWER_ON_RESET_N) tabi FAB_RESET_N ti ni idaniloju
   – Pato awọn Device Voltage. Awọn ti o yan iye yẹ ki o baramu awọn voltage o yan ninu apoti ajọṣọ Eto Eto Project Libero.
   - Ṣayẹwo awọn apoti ayẹwo ti o yẹ lati fihan iru awọn agbegbe ti o nlo ninu apẹrẹ rẹ.
   – Pato awọn ita DDR iranti akoko eto. Eyi ni iye ti o pọju fun gbogbo awọn iranti DDR ti a lo ninu ohun elo rẹ (MDDR ati FDDR). Tọkasi si awọn ita DDR iranti ataja datasheet lati tunto yi paramita. 200us jẹ iye aiyipada ti o dara fun DDR2 ati awọn iranti DDR3 nṣiṣẹ ni 200MHz. Eyi jẹ paramita pataki pupọ lati ṣe iṣeduro kikopa ṣiṣẹ ati eto iṣẹ kan lori ohun alumọni. Iye ti ko tọ fun akoko ifakalẹ le ja si awọn aṣiṣe kikopa. Tọkasi DDR iranti ataja datasheet lati tunto yi paramita.
   - Fun idina SERDES kọọkan ninu apẹrẹ rẹ, ṣayẹwo awọn apoti ti o yẹ lati fihan boya:
   Eyin PCIe ti lo
   Eyin Support fun PCIe Hot Tun wa ni ti beere
   Eyin Support fun PCIe L2/P2 wa ni ti beere

Akiyesi: Ti o ba nlo 090 die(M2S090) ati pe apẹrẹ rẹ nlo SERDESIF, iwọ ko ni lati ṣayẹwo eyikeyi ninu awọn apoti ayẹwo wọnyi: 'Lo fun PCIe', 'Pẹlu atilẹyin PCIe HotReset' ati 'Fikun PCIe L2/P2 support'. Ti o ba nlo ẹrọ eyikeyi ti kii ṣe 090 ati lilo ọkan tabi diẹ ẹ sii awọn bulọọki SERDESIF, o ni lati ṣayẹwo gbogbo awọn apoti ayẹwo mẹrin labẹ apakan SERDESIF ti o yẹ.
Akiyesi: Fun awọn alaye lori awọn aṣayan ti o wa fun ọ ninu atunto, tọka si CoreResetP Handbook.

olusin 3-4 • CoreResetPconfigurator

25/50MHz Oscillator Instantiation
CoreConfigP ati CoreResetP jẹ aago nipasẹ on-chip 25/50MHz RC oscillator. O gbọdọ ṣe adaṣe Oscillator 25/50MHz kan ki o so pọ si awọn ohun kohun wọnyi.

1. Ṣe abẹrẹ Chip Oscillators mojuto sinu SmartDesign rẹ (ni deede ọkan nibiti MSS ti wa ni ese). A le rii koko yii ninu Iwe akọọlẹ Libero labẹ Aago & Isakoso.
2. Tunto yi mojuto iru awọn ti RC oscillator wakọ awọn FPGA fabric, bi o han ni Figure 3-5.

olusin 3-5 • Chip Oscillators Configurator

Eto atunto (SYSRESET) Instantiation
Makiro SYSRESET n pese iṣẹ ṣiṣe atunto ipele ẹrọ si apẹrẹ rẹ. POWER_ON_RESET_N ifihan agbara o wu ti wa ni ifidipo / de-asserted nigbakugba ti awọn ërún ti wa ni agbara soke tabi ita pin DEVRST_N ti wa ni asserted/de-asserted (Figure 3-6).
Ṣe agbekalẹ Makiro SYSRESET sinu SmartDesign rẹ (ni deede ọkan nibiti MSS ti wa ni ese). A le rii Makiro yii ni Iwe akọọlẹ Libero labẹ Makiro Library. Ko si iṣeto ni Makiro yii jẹ dandan.

olusin 3-6 • SYSRESET Makiro

ìwò Asopọmọra
Lẹhin ti o ti ṣe atunto ati tunto MSS, FDDR, SERDESIF, OSC, SYSRESET, CoreConfigP ati awọn ohun kohun CoreResetP ninu apẹrẹ rẹ, o nilo lati so wọn pọ si lati ṣe agbekalẹ ipilẹ-iṣẹ Ibẹrẹ Agbeegbe. Lati rọrun apejuwe Asopọmọra ninu iwe yii, o ti fọ si ọna asopọ data iṣeto ni ifaramọ APB3 ti o ni nkan ṣe pẹlu CoreConfigP ati awọn asopọ ti o jọmọ CoreResetP.
Iṣeto ni Data Asopọmọra
Olusin 3-7 fihan bi o ṣe le so CoreConfigP pọ si awọn ifihan agbara MSS FIC_2 ati awọn agbeegbe 'APB3 iṣeto ni ifaramọ.
Tabili 3-1 • Iṣeto ni Data Ona Port / BIF Awọn isopọ

LATI Port/Busi Interface (BIF) / paati	LATI Port/Bus Interface (BIF) / paati
APB S PRESET N/ CoreConfigP	APB S PRESET N/ SDIF<0/1/2/3>	APB S TESET N/ FDDR	MDR APB S PRESE TN/MSS
APB S PCLK/ CoreConfigP	APB S PCLK/SDIF	APB S PCLK/FDDR	MDR APB S POLK/ MSS
MDR APBmslave / CoreConfig			MDR APB Ẹrú (BIF)/MSS
SDIF<0/1/2/ 3> APBmslave/Config	APB ẹrú (BIF)/ SDIF <0/1/2/3>
FDDR APBmslave		APB ẹrú (BIF) / FDDR
FIC 2 APBmmaster / CoreConfigP			FIC 2 APB TITUNTO/ MSS

Olusin 3-7 • FIC_2 APB3 Sub-System Asopọmọra

Aago ati Tunto Asopọmọra
Nọmba 3-8 fihan bi o ṣe le so CoreResetP pọ si awọn orisun atunto ita ati awọn ifihan agbara ipilẹ agbeegbe. O tun fihan bi o ṣe le so CoreResetP pọ si awọn ifihan agbara amuṣiṣẹpọ aago agbegbe (awọn ifihan agbara titiipa PLL). Ni afikun, o fihan bi a ṣe sopọ CoreConfigP ati CoreResetP.

olusin 3-8 • Core SF2Reset Sub-System Asopọmọra

Ṣiṣẹda ati Iṣakojọpọ Ohun elo Famuwia

Nigbati o ba gbe famuwia jade lati LiberoSoC (Ferese Sisan Apẹrẹ> Firanṣẹ Famuwia si ilẹ okeere> Famuwia okeere), Libero ṣe ipilẹṣẹ atẹle naa files ninu / famuwia/drivers_config/ sys_config folda:

• sys_config.c - Ni awọn ẹya data ti o mu awọn iye fun awọn iforukọsilẹ agbeegbe.
• sys_config.h - Ni awọn alaye #define ti o pato iru awọn agbeegbe ti a lo ninu apẹrẹ ati nilo lati ṣe ipilẹṣẹ.
• sys_config_mddr_define.h - Ni data atunto oluṣakoso MDDR ti a tẹ sinu apoti ibaraẹnisọrọ Iṣeto Awọn iforukọsilẹ.
• sys_config_fddr_define.h - Ni data atunto oluṣakoso FDDR ti a tẹ sinu apoti ajọṣọ Iṣeto Awọn iforukọsilẹ.
• sys_config_mss_clocks.h – Eleyi file ni awọn igbohunsafẹfẹ aago MSS bi a ti ṣalaye ninu atunto MSS CCC. Awọn loorekoore wọnyi jẹ lilo nipasẹ koodu CMSIS lati pese alaye aago deede si ọpọlọpọ awọn awakọ MSS ti o gbọdọ ni iwọle si Aago Agbeegbe wọn (PCLK) igbohunsafẹfẹ (fun apẹẹrẹ, MSS UART baud rate divisors) jẹ iṣẹ ti oṣuwọn baud ati igbohunsafẹfẹ PCLK. ).
• sys_config_SERDESIF_ .c - SERDESIF_ ni ninu forukọsilẹ data iṣeto ni ti a pese lakoko SERDESIF_ Àkọsílẹ iṣeto ni ni oniru ẹda.
• sys_config_SERDESIF_ .h - Ni awọn alaye #define ti o pato nọmba awọn orisii atunto iforukọsilẹ ati nọmba ọna ti o nilo lati didi fun PMA_READY (ni ipo PCIe nikan).

Awọn wọnyi files nilo fun koodu CMSIS lati ṣajọ daradara ati ni alaye ninu nipa apẹrẹ rẹ lọwọlọwọ, pẹlu data atunto agbeegbe ati alaye iṣeto aago fun MSS.
Maṣe ṣatunkọ awọn wọnyi files pẹlu ọwọ; a ṣẹda wọn si awọn ilana paati / agbeegbe ti o baamu ni gbogbo igba ti awọn paati SmartDesign ti o ni awọn agbeegbe oniwun ti wa ni ipilẹṣẹ. Ti eyikeyi awọn ayipada ba ṣe si data iṣeto ni eyikeyi awọn agbeegbe, o nilo lati tun gbejade awọn iṣẹ akanṣe famuwia ki famuwia imudojuiwọn files (wo akojọ loke) ti wa ni okeere si awọn / famuwia/drivers_config/sys_config folda.
Nigbati o ba okeere famuwia, Libero SoC ṣẹda awọn iṣẹ akanṣe famuwia: ile-ikawe nibiti iṣeto apẹrẹ rẹ files ati awọn awakọ ti wa ni compiled.
Ti o ba ṣayẹwo awọn Ṣẹda ise agbese apoti nigba ti o ba okeere famuwia, software kan SoftConsole/IAR/Keil ise agbese ti wa ni da lati mu awọn ohun elo ise agbese ibi ti o ti le ṣatunkọ awọn main.c ati olumulo C/H files. Ṣii iṣẹ akanṣe SoftConSole/IAR/Keil lati ṣajọ koodu CMSIS ni deede ati pe ohun elo famuwia rẹ ni atunto daradara lati baamu apẹrẹ ohun elo rẹ.

BFM Files Lo fun Simulating awọn Oniru

Nigbati o ba ṣe ina awọn paati SmartDesign ti o ni awọn agbeegbe ti o ni nkan ṣe pẹlu apẹrẹ rẹ, simulation naa files bamu si awọn oniwun awọn pẹẹpẹẹpẹ ti wa ni ti ipilẹṣẹ ninu awọn / liana iṣeṣiro:

• idanwo.bfm BFM ti o ga julọ file ti o ti wa ni akọkọ executed nigba eyikeyi kikopa ti o idaraya SmartFusion2 MSS Cortex-M3 isise. O ṣiṣẹ peripheral_init.bfm ati user.bfm, ni ibere.
• MDR_init.bfm - Ti apẹrẹ rẹ ba lo MDDR, Libero ṣe ipilẹṣẹ eyi file; o ni awọn aṣẹ kikọ BFM ti o ṣedasilẹ kọ ti data iforukọsilẹ iṣeto ni MSS DDR ti o tẹ sii (lilo apoti ajọṣọ Ṣatunkọ Awọn iforukọsilẹ tabi ni MSS_MDDR GUI) sinu awọn iforukọsilẹ Adarí MSS DDR.
• FDDR_init.bfm - Ti apẹrẹ rẹ ba lo FDDR, Libero ṣe agbekalẹ eyi file; o ni awọn aṣẹ kikọ BFM ti o ṣedasilẹ kikọ ti data iforukọsilẹ iṣeto ni Fabric DDR ti o ti tẹ (lilo apoti ajọṣọ Ṣatunkọ Awọn iforukọsilẹ tabi ni FDDR GUI) sinu awọn iforukọsilẹ Alakoso Fabric DDR.
• SERDESIF_ _init.bfm - Ti apẹrẹ rẹ ba lo ọkan tabi diẹ ẹ sii awọn bulọọki SERDESIF, Libero ṣe ipilẹṣẹ eyi file fun ọkọọkan SERDESIF_ awọn bulọọki ti a lo; o ni awọn aṣẹ kikọ BFM ti o ṣe afiwe kikọ ti data iforukọsilẹ iṣeto ni SERDESIF ti o tẹ sii (lilo apoti ajọṣọ Ṣatunkọ Awọn iforukọsilẹ tabi ni SERDESIF_ GUI) sinu SERDESIF_ awọn iforukọsilẹ. Ti o ba ti SERDESIF Àkọsílẹ ti wa ni tunto bi PCIe, yi file tun ni diẹ ninu awọn alaye #define ti o ṣakoso ipaniyan ti awọn ipele iṣeto iforukọsilẹ 2 ni aṣẹ pipe.
• olumulo.bfm - Awọn aṣẹ olumulo ni ninu. Awọn aṣẹ wọnyi jẹ ṣiṣe lẹhin peripheral_init.bfm ti pari. Ṣatunkọ eyi file lati tẹ awọn aṣẹ BFM rẹ sii.
• SERDESIF_ olumulo.bfm - Awọn aṣẹ olumulo ni ninu. Ṣatunkọ eyi file lati tẹ awọn aṣẹ BFM rẹ sii. Lo eyi ti o ba ti tunto SERDESIF_ dènà ni BFM PCIe kikopa mode ati bi ohun AXI/AHBlite titunto si. Ti o ba ti tunto SERDESIF_ dina ni ipo kikopa RTL, iwọ kii yoo nilo eyi file.

Nigbati o ba pe kikopa ni gbogbo igba, kikopa meji atẹle files ti wa ni tun-da si awọn / iwe ilana iṣeṣiro pẹlu awọn akoonu imudojuiwọn:

• subsystem.bfm - Ni awọn alaye #define fun agbeegbe kọọkan ti a lo ninu apẹrẹ rẹ, ti o pato apakan pato ti peripheral_init.bfm lati ṣiṣẹ ni ibamu si agbeegbe kọọkan.
• operipheral_init.bfm - Ni awọn ilana BFM ti o fara wé CMSIS :: SystemInit () iṣẹ ṣiṣe lori Cortex-M3 ṣaaju ki o to tẹ akọkọ () ilana. O daakọ data iṣeto ni fun eyikeyi agbeegbe ti a lo ninu apẹrẹ si awọn iforukọsilẹ atunto agbeegbe ti o pe ati lẹhinna duro fun gbogbo awọn agbeegbe lati ṣetan ṣaaju sisọ pe o le lo awọn agbeegbe wọnyi. O ṣiṣẹ MDR_init.bfm ati FDDR_init.bfm.

Lilo awọn wọnyi ti ipilẹṣẹ files, awọn olutona DDR ninu rẹ oniru ti wa ni tunto laifọwọyi, simulating ohun ti yoo ṣẹlẹ lori a SmartFusion2 ẹrọ. O le ṣatunkọ olumulo.bfm file lati ṣafikun awọn aṣẹ eyikeyi ti o nilo lati ṣe adaṣe apẹrẹ rẹ (Cortex-M3 ni oluwa). Awọn aṣẹ wọnyi ti wa ni ṣiṣe lẹhin ti awọn agbeegbe ti wa ni ibẹrẹ. Maṣe ṣatunkọ test.bfm, subsystem.bfm, peripheral_init.bfm, MDDR_init.bfm, FDDR_init.bfm files ati SERDESIF_ _init.bfm files.

Ọja Support

Microsemi SoC Products Group ṣe atilẹyin awọn ọja rẹ pẹlu ọpọlọpọ awọn iṣẹ atilẹyin, pẹlu Iṣẹ alabara, Ile-iṣẹ Atilẹyin Imọ-ẹrọ Onibara, a webojula, itanna mail, ati ni agbaye tita ifiweranṣẹ.
Àfikún yii ni alaye nipa kikan si Microsemi SoC Products Group ati lilo awọn iṣẹ atilẹyin wọnyi.
Iṣẹ onibara
Kan si Iṣẹ Onibara fun atilẹyin ọja ti kii ṣe imọ-ẹrọ, gẹgẹbi idiyele ọja, awọn iṣagbega ọja, alaye imudojuiwọn, ipo aṣẹ, ati aṣẹ.
Lati North America, pe 800.262.1060
Lati iyoku agbaye, pe 650.318.4460
Faksi, lati ibikibi ni agbaye, 408.643.6913
Onibara Technical Support Center
Ẹgbẹ Microsemi SoC Products Group ṣiṣẹ Ile-iṣẹ Atilẹyin Imọ-ẹrọ Onibara rẹ pẹlu awọn onimọ-ẹrọ ti o ni oye ti o le ṣe iranlọwọ dahun ohun elo rẹ, sọfitiwia, ati awọn ibeere apẹrẹ nipa Awọn ọja SoC Microsemi. Ile-iṣẹ Atilẹyin Imọ-ẹrọ Onibara n lo akoko nla ṣiṣẹda awọn akọsilẹ ohun elo, awọn idahun si awọn ibeere ọmọ apẹrẹ ti o wọpọ, iwe ti awọn ọran ti a mọ, ati ọpọlọpọ awọn FAQs. Nitorinaa, ṣaaju ki o to kan si wa, jọwọ ṣabẹwo si awọn orisun ori ayelujara wa. O ṣeese pupọ pe a ti dahun awọn ibeere rẹ tẹlẹ.
Oluranlowo lati tun nkan se
Ṣabẹwo si Atilẹyin Onibara webAaye (www.microsemi.com/soc/support/search/default.aspx) fun alaye diẹ sii ati atilẹyin. Ọpọlọpọ awọn idahun wa lori wiwa web awọn oluşewadi pẹlu awọn aworan atọka, awọn apejuwe, ati awọn ọna asopọ si awọn orisun miiran lori awọn webojula.
Webojula
O le ṣawari lori ọpọlọpọ awọn alaye imọ-ẹrọ ati ti kii ṣe imọ-ẹrọ lori oju-iwe ile SoC, ni www.microsemi.com/soc.
Kan si Ile-iṣẹ Atilẹyin Imọ-ẹrọ Onibara
Awọn onimọ-ẹrọ ti o ni oye ga julọ oṣiṣẹ Ile-iṣẹ Atilẹyin Imọ-ẹrọ. Ile-iṣẹ Atilẹyin Imọ-ẹrọ le kan si nipasẹ imeeli tabi nipasẹ Microsemi SoC Products Group webojula.
Imeeli
O le ṣe ibasọrọ awọn ibeere imọ-ẹrọ rẹ si adirẹsi imeeli wa ati gba awọn idahun pada nipasẹ imeeli, fax, tabi foonu. Paapaa, ti o ba ni awọn iṣoro apẹrẹ, o le imeeli apẹrẹ rẹ files lati gba iranlọwọ.
A nigbagbogbo bojuto awọn iroyin imeeli jakejado awọn ọjọ. Nigbati o ba nfi ibeere rẹ ranṣẹ si wa, jọwọ rii daju pe o ni orukọ kikun rẹ, orukọ ile-iṣẹ, ati alaye olubasọrọ rẹ fun ṣiṣe daradara ti ibeere rẹ.
Adirẹsi imeeli atilẹyin imọ-ẹrọ jẹ soc_tech@microsemi.com.
Awọn ọran Mi
Awọn alabara Ẹgbẹ Awọn ọja Microsemi SoC le fi silẹ ati tọpa awọn ọran imọ-ẹrọ lori ayelujara nipa lilọ si Awọn ọran Mi.
Ita awọn US
Awọn alabara ti o nilo iranlọwọ ni ita awọn agbegbe akoko AMẸRIKA le kan si atilẹyin imọ-ẹrọ nipasẹ imeeli (soc_tech@microsemi.com) tabi kan si ọfiisi tita agbegbe kan. Awọn atokọ ọfiisi tita ni a le rii ni www.microsemi.com/soc/company/contact/default.aspx.
ITAR Imọ Support
Fun atilẹyin imọ ẹrọ lori awọn RH ati RT FPGA ti o jẹ ilana nipasẹ International Traffic in Arms Regulations (ITAR), kan si wa nipasẹ soc_tech_itar@microsemi.com. Ni omiiran, laarin Awọn ọran Mi, yan Bẹẹni ninu atokọ jabọ-silẹ ITAR. Fun atokọ pipe ti Awọn FPGA Microsemi ti ITAR ti ṣe ilana, ṣabẹwo si ITAR web oju-iwe.
Microsemi Corporation (NASDAQ: MSCC) nfunni ni akojọpọ okeerẹ ti awọn solusan semikondokito fun: Aerospace, aabo ati aabo; ile-iṣẹ ati awọn ibaraẹnisọrọ; ati ise ati yiyan agbara awọn ọja. Awọn ọja pẹlu iṣẹ ṣiṣe giga, afọwọṣe igbẹkẹle giga ati awọn ẹrọ RF, ifihan agbara idapọmọra ati awọn iyika iṣọpọ RF, awọn SoC isọdi, awọn FPGA, ati awọn eto abẹlẹ pipe. Microsemi wa ni ile-iṣẹ ni Aliso Viejo, Calif. Kọ ẹkọ diẹ sii ni www.microsemi.com.
© 2014 Microsemi Corporation. Gbogbo awọn ẹtọ wa ni ipamọ. Microsemi ati aami Microsemi jẹ aami-iṣowo ti Microsemi Corporation. Gbogbo awọn aami-išowo miiran ati awọn ami iṣẹ jẹ ohun-ini awọn oniwun wọn.

5-02-00384-1/08.14Ile-iṣẹ Ile-iṣẹ Microsemi
Ọkan Idawọlẹ, Aliso Viejo CA 92656 USA
Laarin AMẸRIKA: +1 949-380-6100
Tita: +1 949-380-6136
Faksi: +1 949-215-4996

Awọn iwe aṣẹ / Awọn orisun

Microsemi SmartFusion2 DDR Adarí ati Serial High Speed ​​Adarí [pdf] Itọsọna olumulo SmartFusion2 DDR Adarí ati Olutọju Iyara Giga Tẹlentẹle, SmartFusion2 DDR, Adarí ati Adarí Iyara Gaju Serial, Adarí Iyara Giga

Awọn itọkasi

• Itọsọna olumulo