SmartFusion ២
ឧបករណ៍បញ្ជា DDR និងឧបករណ៍បញ្ជាល្បឿនលឿនស៊េរី
វិធីសាស្រ្តចាប់ផ្តើម
ការណែនាំអ្នកប្រើប្រាស់

សេចក្តីផ្តើម

នៅពេលបង្កើតការរចនាដោយប្រើឧបករណ៍ SmartFusion2 ប្រសិនបើអ្នកប្រើឧបករណ៍បញ្ជា DDR មួយក្នុងចំណោមឧបករណ៍បញ្ជា DDR ទាំងពីរ (FDDR ឬ MDDR) ឬប្លុកឧបករណ៍បញ្ជាល្បឿនលឿនសៀរៀល (SERDESIF) អ្នកត្រូវតែចាប់ផ្តើមការចុះឈ្មោះការកំណត់រចនាសម្ព័ន្ធនៃប្លុកទាំងនេះនៅពេលដំណើរការមុនពេល ពួកគេអាចត្រូវបានប្រើ។ សម្រាប់អតីតample សម្រាប់ឧបករណ៍បញ្ជា DDR អ្នកត្រូវតែកំណត់របៀប DDR (DDR3/DDR2/LPDDR), ទទឹង PHY, របៀបផ្ទុះ និង ECC ។
ស្រដៀងគ្នានេះដែរ សម្រាប់ប្លុក SERDESIF ដែលប្រើជាចំណុចបញ្ចប់ PCIe អ្នកត្រូវតែកំណត់ PCIE BAR ទៅ AXI (ឬ AHB) បង្អួច។
ឯកសារនេះពិពណ៌នាអំពីជំហានចាំបាច់ដើម្បីបង្កើតការរចនា Libero ដែលចាប់ផ្តើមដោយស្វ័យប្រវត្តិនូវឧបករណ៍បញ្ជា DDR និងប្លុក SERDESIF នៅពេលថាមពលឡើង។ វាក៏ពិពណ៌នាអំពីរបៀបបង្កើតកូដកម្មវិធីបង្កប់ពី Libero SOC ដែលត្រូវបានប្រើនៅក្នុងលំហូរនៃការរចនាដែលបានបង្កប់។
ការពិពណ៌នាលម្អិតនៃទ្រឹស្តីនៃប្រតិបត្តិការត្រូវបានផ្តល់ជូនជាមុន។
ផ្នែកបន្ទាប់ពិពណ៌នាអំពីរបៀបបង្កើតការរចនាបែបនេះដោយប្រើ Libero SoC System Builder ដែលជាឧបករណ៍រចនាដ៏មានឥទ្ធិពលដែលក្នុងចំណោមលក្ខណៈពិសេសផ្សេងទៀតបង្កើតដំណោះស្រាយ 'ការចាប់ផ្តើម' សម្រាប់អ្នក ប្រសិនបើអ្នកកំពុងប្រើប្លុក DDR ឬ SERDESIF នៅក្នុងការរចនារបស់អ្នក។
ផ្នែកបន្ទាប់ពិពណ៌នាអំពីរបៀបដាក់ដំណោះស្រាយ 'ការចាប់ផ្តើម' ពេញលេញរួមគ្នាដោយមិនប្រើ SmartFusion2 System Builder ។ វាជួយពន្យល់ពីអ្វីដែលត្រូវធ្វើ ប្រសិនបើអ្នកមិនចង់ប្រើ System Builder និងពណ៌នាអំពីអ្វីដែលឧបករណ៍បង្កើតប្រព័ន្ធពិតជាបង្កើតសម្រាប់អ្នក។ ផ្នែកនេះមានអាសយដ្ឋាន៖

• ការបង្កើតទិន្នន័យកំណត់រចនាសម្ព័ន្ធសម្រាប់ឧបករណ៍បញ្ជា DDR និងការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធ SERDESIF
• ការបង្កើតតក្កវិជ្ជា FPGA តម្រូវឱ្យផ្ទេរទិន្នន័យកំណត់រចនាសម្ព័ន្ធទៅបញ្ជីកំណត់រចនាសម្ព័ន្ធ ASIC ផ្សេងៗគ្នា

ទីបំផុតយើងពិពណ៌នាអំពីការបង្កើត files ទាក់ទងនឹង៖

• ការបង្កើតដំណោះស្រាយ 'ការចាប់ផ្តើម' កម្មវិធីបង្កប់។
• ការក្លែងធ្វើការរចនាសម្រាប់ដំណោះស្រាយ 'ការចាប់ផ្តើម' DDR ។

សម្រាប់ព័ត៌មានលម្អិតអំពីឧបករណ៍បញ្ជា DDR និងការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធ SERDESIF សូមមើល Microsemi SmartFusion2 ស៊េរីល្បឿនលឿន និងចំណុចប្រទាក់ DDR ការណែនាំរបស់អ្នកប្រើ។

ទ្រឹស្តីប្រតិបត្តិការ

ដំណោះ​ស្រាយ​ការ​ចាប់​ផ្តើ​ម​គ្រឿង​កុំព្យូទ័រ​ប្រើ​សមាសភាគ​សំខាន់​ដូច​ខាង​ក្រោម​:

• អនុគមន៍ CMSIS SystemInit() ដែលដំណើរការលើ Cortex-M3 និងរៀបចំដំណើរការចាប់ផ្តើម។
• ស្នូល IP ទន់ CoreConfigP ដែលចាប់ផ្តើមការចុះឈ្មោះការកំណត់រចនាសម្ព័ន្ធគ្រឿងកុំព្យូទ័រ។
• ស្នូល IP ទន់ CoreResetP ដែលគ្រប់គ្រងលំដាប់កំណត់ឡើងវិញនៃប្លុក MSS ឧបករណ៍បញ្ជា DDR និង SERDESIF ។.

ដំណើរការចាប់ផ្តើមគ្រឿងកុំព្យូទ័រដំណើរការដូចខាងក្រោមៈ

1. នៅពេលកំណត់ឡើងវិញ Cortex-M3 ដំណើរការមុខងារ CMSIS SystemInit() ។ មុខងារនេះត្រូវបានប្រតិបត្តិដោយស្វ័យប្រវត្តិ មុនពេលដែលមុខងារ main() របស់កម្មវិធីត្រូវបានប្រតិបត្តិ។
   សញ្ញាលទ្ធផល CoreResetP MSS_HPMS_READY ត្រូវបានអះអាងនៅដើមដំបូងនៃដំណើរការចាប់ផ្តើម ដោយបង្ហាញថា MSS និងគ្រឿងកុំព្យូទ័រទាំងអស់ (លើកលែងតែ MDDR) រួចរាល់សម្រាប់ការទំនាក់ទំនង។
2. មុខងារ SystemInit() សរសេរទិន្នន័យកំណត់រចនាសម្ព័ន្ធទៅកាន់ឧបករណ៍បញ្ជា DDR និងការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធ SERDESIF តាមរយៈរថយន្តក្រុង MSS FIC_2 APB3 ។ ចំណុចប្រទាក់នេះត្រូវបានភ្ជាប់ទៅស្នូល CoreConfigP ទន់ដែលភ្លាមៗនៅក្នុងក្រណាត់ FPGA ។
3. បន្ទាប់ពីការចុះឈ្មោះទាំងអស់ត្រូវបានតំឡើង មុខងារ SystemInit() សរសេរទៅកាន់ការចុះឈ្មោះត្រួតពិនិត្យ CoreConfigP ដើម្បីបង្ហាញពីការបញ្ចប់នៃដំណាក់កាលកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ។ បន្ទាប់មក សញ្ញាលទ្ធផល CoreConfigP CONFIG1_DONE និង CONIG2_DONE ត្រូវបានអះអាង។
   មានពីរដំណាក់កាលនៃការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ (CONFIG1 និង CONFIG2) អាស្រ័យលើគ្រឿងកុំព្យូទ័រដែលប្រើក្នុងការរចនា។
4. ប្រសិនបើ MDDR/FDDR មួយ ឬទាំងពីរត្រូវបានប្រើប្រាស់ ហើយគ្មានប្លុក SERDESIF ណាមួយត្រូវបានប្រើប្រាស់ក្នុងការរចនាទេ មានដំណាក់កាលកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះតែមួយប៉ុណ្ណោះ។ ទាំងសញ្ញាលទ្ធផល CoreConfigP CONFIG1_DONE និង CONIG2_DONE ត្រូវបានអះអាងមួយបន្ទាប់ពីមួយផ្សេងទៀតដោយគ្មានការរង់ចាំ/ពន្យារពេលណាមួយឡើយ។
   ប្រសិនបើប្លុក SERDESIF មួយឬច្រើននៅក្នុងរបៀបមិនមែន PCIe ត្រូវបានប្រើក្នុងការរចនានោះ មានតែដំណាក់កាលមួយនៃការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះប៉ុណ្ណោះ។ CONFIG1_DONE និង CONIG2_DONE ត្រូវ​បាន​អះអាង​ពី​មួយ​ទៅ​មួយ​ដោយ​មិន​ចាំ​បាច់​ត្រូវ​ពន្យារ​ឡើយ។
   ប្រសិនបើប្លុក SERDESIF មួយឬច្រើននៅក្នុងរបៀប PCIe ត្រូវបានប្រើក្នុងការរចនានោះ មានពីរដំណាក់កាលនៃការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ។ CONFIG1_DONE ត្រូវបានអះអាងបន្ទាប់ពីដំណាក់កាលដំបូងនៃការកំណត់រចនាសម្ព័ន្ធការចុះឈ្មោះត្រូវបានបញ្ចប់។ ប្រព័ន្ធ SERDESIF និង​ការ​ចុះបញ្ជី​ផ្លូវ​ត្រូវ​បាន​កំណត់​រចនាសម្ព័ន្ធ​ក្នុង​ដំណាក់កាល​នេះ។ ប្រសិនបើ SERDESIF ត្រូវបានកំណត់រចនាសម្ព័ន្ធនៅក្នុងរបៀបមិនមែន PCIE នោះសញ្ញា CONFIG2_DONE ក៏ត្រូវបានអះអាងភ្លាមៗផងដែរ។
5. ដំណាក់កាលទី 2 នៃការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះបន្ទាប់ (ប្រសិនបើ SERDESIF ត្រូវបានកំណត់រចនាសម្ព័ន្ធក្នុងរបៀប PCIE) ។ ខាង​ក្រោម​នេះ​គឺ​ជា​ព្រឹត្តិការណ៍​ផ្សេង​គ្នា​ដែល​កើត​ឡើង​ក្នុង​ដំណាក់​កាល​ទី​២៖
   – CoreResetP បដិសេធ PHY_RESET_N និង CORE_RESET_N សញ្ញាដែលត្រូវគ្នាទៅនឹងប្លុក SERDESIF នីមួយៗដែលបានប្រើ។ វាក៏អះអាងនូវសញ្ញាទិន្នផល SDIF_RELEASED បន្ទាប់ពីប្លុក SERDESIF ទាំងអស់អស់ការកំណត់ឡើងវិញ។ សញ្ញា SDIF_RELEASED នេះត្រូវបានប្រើដើម្បីចង្អុលបង្ហាញទៅកាន់ CoreConfigP ថាស្នូល SERDESIF អស់ការកំណត់ឡើងវិញ ហើយរួចរាល់សម្រាប់ដំណាក់កាលទីពីរនៃការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ។
   - នៅពេលដែលសញ្ញា SDIF_RELEASED ត្រូវបានអះអាង មុខងារ SystemInit() ចាប់ផ្តើមបោះឆ្នោតសម្រាប់ការអះអាង PMA_READY នៅលើផ្លូវ SERDESIF ដែលសមស្រប។ នៅពេលដែល PMA_READY ត្រូវបានអះអាង សំណុំទីពីរនៃការចុះឈ្មោះ SERDESIF (ការចុះឈ្មោះ PCIE) ត្រូវបានកំណត់រចនាសម្ព័ន្ធ/សរសេរដោយមុខងារ SystemInit()។
6. បន្ទាប់ពីការចុះឈ្មោះ PCIE ទាំងអស់ត្រូវបានតំឡើង មុខងារ SystemInit() សរសេរទៅកាន់ការចុះឈ្មោះត្រួតពិនិត្យ CoreConfigP ដើម្បីបង្ហាញពីការបញ្ចប់នៃដំណាក់កាលទីពីរនៃការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ។ បន្ទាប់មក សញ្ញាទិន្នផល CoreConfigP CONIG2_DONE ត្រូវបានអះអាង។
7. ក្រៅពីការអះអាង/ការអះអាងពីសញ្ញាខាងលើ CoreResetP ក៏គ្រប់គ្រងការចាប់ផ្តើមនៃប្លុកផ្សេងៗដោយអនុវត្តមុខងារដូចខាងក្រោមៈ
   - បដិសេធការកំណត់ស្នូល FDDR ឡើងវិញ
   - បដិសេធការអះអាងប្លុក SERDESIF PHY និង CORE កំណត់ឡើងវិញ
   - ការត្រួតពិនិត្យសញ្ញាចាក់សោ FDDR PLL (FPLL) ។ FPLL ត្រូវតែចាក់សោ ដើម្បីធានាថាចំណុចប្រទាក់ទិន្នន័យ FDDR AXI/AHBLite និងក្រណាត់ FPGA អាចទំនាក់ទំនងបានត្រឹមត្រូវ។
   - ការត្រួតពិនិត្យសញ្ញាចាក់សោ SERDESIF PLL (SPLL) ។ SPLL ត្រូវតែចាក់សោ ដើម្បីធានាថា SERDESIF រារាំងចំណុចប្រទាក់ AXI/AHBLite (របៀប PCIe) ឬចំណុចប្រទាក់ XAUI អាចទំនាក់ទំនងបានត្រឹមត្រូវជាមួយក្រណាត់ FPGA ។
   - កំពុងរង់ចាំអង្គចងចាំ DDR ខាងក្រៅដើម្បីដោះស្រាយ ហើយត្រៀមខ្លួនរួចរាល់ដើម្បីចូលប្រើដោយឧបករណ៍បញ្ជា DDR ។
8. នៅពេលដែលគ្រឿងកុំព្យូទ័រទាំងអស់បានបញ្ចប់ការចាប់ផ្តើមរបស់ពួកគេ CoreResetP អះអាងសញ្ញា INIT_DONE ។ បន្ទាប់មកការចុះឈ្មោះផ្ទៃក្នុង CoreConfigP INIT_DONE ត្រូវបានអះអាង។
   ប្រសិនបើមួយ ឬទាំងពីរនៃ MDDR/FDDR ត្រូវបានប្រើប្រាស់ ហើយពេលវេលាចាប់ផ្តើម DDR ត្រូវបានឈានដល់ សញ្ញាលទ្ធផល CoreResetP DDR_READY ត្រូវបានអះអាង។ ការអះអាងនៃសញ្ញានេះ DDR_READY អាចត្រូវបានត្រួតពិនិត្យជាការបង្ហាញថា DDR (MDDR/FDDR) រួចរាល់សម្រាប់ការទំនាក់ទំនង។
   ប្រសិនបើប្លុក SERDESIF មួយឬច្រើនត្រូវបានប្រើ ហើយដំណាក់កាលទីពីរនៃការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះត្រូវបានបញ្ចប់ដោយជោគជ័យ សញ្ញាលទ្ធផល CoreResetP SDIF_READY ត្រូវបានអះអាង។ ការអះអាងនៃសញ្ញានេះ SDIF_READY អាចត្រូវបានត្រួតពិនិត្យជាការចង្អុលបង្ហាញថាប្លុក SERDESIF ទាំងអស់គឺរួចរាល់សម្រាប់ការទំនាក់ទំនង។
9. មុខងារ SystemInit() ដែលកំពុងរង់ចាំ INIT_DONE ត្រូវបានអះអាង បញ្ចប់ ហើយមុខងារ main() របស់កម្មវិធីត្រូវបានប្រតិបត្តិ។ នៅពេលនោះ ឧបករណ៍បញ្ជា DDR និងប្លុក SERDESIF ដែលបានប្រើទាំងអស់ត្រូវបានចាប់ផ្តើម ហើយកម្មវិធីបង្កប់ និងតក្កវិជ្ជាក្រណាត់ FPGA អាចទំនាក់ទំនងបានដោយភាពជឿជាក់។

វិធីសាស្រ្តដែលបានពិពណ៌នានៅក្នុងឯកសារនេះពឹងផ្អែកលើ Cortex-M3 ដែលដំណើរការដំណើរការចាប់ផ្តើមដែលជាផ្នែកមួយនៃកូដការចាប់ផ្តើមប្រព័ន្ធដែលបានប្រតិបត្តិមុនពេលមុខងារ main() របស់កម្មវិធី។
សូមមើលតារាងលំហូរក្នុងរូបភាពទី 1-1 រូបភាពទី 1-2 និងរូបភាពទី 1-3 សម្រាប់ជំហានចាប់ផ្តើមនៃ FDDR/MDDR, SEREDES (របៀបមិនមែន PCIe) និង SERDES (របៀប PCIe) ។
រូបភាពទី 1-4 បង្ហាញពីដ្យាក្រាមកំណត់ពេលនៃការចាប់ផ្តើមគ្រឿងកុំព្យូទ័រ។

រូបភាពទី 1-3 • គំនូសតាងលំហូរការចាប់ផ្តើម SERDESIF (PCIe)
នីតិវិធីចាប់ផ្តើមដែលបានពិពណ៌នានៅក្នុងឯកសារនេះតម្រូវឱ្យអ្នកដំណើរការ Cortex-M3 កំឡុងពេលដំណើរការចាប់ផ្តើម ទោះបីជាអ្នកមិនមានគម្រោងដំណើរការកូដណាមួយនៅលើ Cortex-M3 ក៏ដោយ។ អ្នកត្រូវតែបង្កើតកម្មវិធីបង្កប់មូលដ្ឋានដែលមិនធ្វើអ្វីសោះ (រង្វិលជុំសាមញ្ញឧទាហរណ៍ample) ហើយផ្ទុកដែលអាចប្រតិបត្តិបាននៅក្នុងអង្គចងចាំដែលមិនងាយនឹងបង្កជាហេតុដែលបានបង្កប់ (eNVM) ដូច្នេះឧបករណ៍បញ្ជា DDR និងប្លុក SERDESIF ត្រូវបានចាប់ផ្តើមនៅពេលដែល Cortex-M3 ចាប់ផ្ដើម។

ការប្រើប្រាស់ System Builder ដើម្បីបង្កើតការរចនាដោយប្រើ DDR និង SERDESIF Blocks

SmartFusion2 System Builder គឺជាឧបករណ៍រចនាដ៏មានអានុភាពដែលជួយអ្នកចាប់យកតម្រូវការកម្រិតប្រព័ន្ធរបស់អ្នក និងបង្កើតការរចនាដែលអនុវត្តតម្រូវការទាំងនោះ។ មុខងារសំខាន់មួយរបស់ System Builder គឺការបង្កើតប្រព័ន្ធរង Peripheral Initialization ដោយស្វ័យប្រវត្តិ។ "ការប្រើប្រាស់ SmartDesign ដើម្បីបង្កើតការរចនាដោយប្រើ DDR និង SERDESIF Blocks" នៅលើទំព័រ 17 ពិពណ៌នាលម្អិតអំពីរបៀបបង្កើតដំណោះស្រាយបែបនេះដោយគ្មានកម្មវិធីបង្កើតប្រព័ន្ធ។
ប្រសិនបើអ្នកកំពុងប្រើ System Builder អ្នកត្រូវតែអនុវត្តភារកិច្ចខាងក្រោមដើម្បីបង្កើតការរចនាដែលចាប់ផ្តើមឧបករណ៍បញ្ជា DDR និងប្លុក SERDESIF នៅពេលថាមពលឡើង៖

1. នៅក្នុងទំព័រលក្ខណៈពិសេសឧបករណ៍ (រូបភាពទី 2-1) សូមបញ្ជាក់ថាតើឧបករណ៍បញ្ជា DDR មួយណាត្រូវបានប្រើប្រាស់ និងចំនួនប្លុក SERDESIF ដែលត្រូវបានប្រើក្នុងការរចនារបស់អ្នក។
2. នៅក្នុងទំព័រអង្គចងចាំ សូមបញ្ជាក់ប្រភេទ DDR (DDR2/DDR3/LPDDR) និងទិន្នន័យកំណត់រចនាសម្ព័ន្ធសម្រាប់អង្គចងចាំ DDR ខាងក្រៅរបស់អ្នក។ សូមមើលផ្នែក Memory Page សម្រាប់ព័ត៌មានលម្អិត។
3. នៅក្នុងទំព័រគ្រឿងកុំព្យូទ័រ បន្ថែមមេក្រណាត់ដែលបានកំណត់រចនាសម្ព័ន្ធជា AHBLite/AXI ទៅប្រព័ន្ធរង Fabric DDR និង/ឬប្រព័ន្ធរង MSS DDR FIC (ជាជម្រើស)។
4. នៅក្នុងទំព័រការកំណត់នាឡិកា បញ្ជាក់ប្រេកង់នាឡិកាសម្រាប់ប្រព័ន្ធរង DDR។
5. បំពេញការបញ្ជាក់ការរចនារបស់អ្នក ហើយចុច Finish ។ វាបង្កើតការរចនាដែលបង្កើត System Builder រួមទាំងតក្កវិជ្ជាចាំបាច់សម្រាប់ដំណោះស្រាយ 'initialization' ។
6. ប្រសិនបើអ្នកកំពុងប្រើប្លុក SERDESIF អ្នកត្រូវតែធ្វើឱ្យប្លុក SERDESIF ភ្លាមៗនៅក្នុងការរចនារបស់អ្នក ហើយភ្ជាប់ច្រកចាប់ផ្តើមរបស់ពួកគេទៅនឹងស្នូលដែលបានបង្កើត System Builder ។

ទំព័រលក្ខណៈពិសេសឧបករណ៍អ្នកបង្កើតប្រព័ន្ធ
នៅក្នុងទំព័រលក្ខណៈពិសេសឧបករណ៍ សូមបញ្ជាក់ថាតើឧបករណ៍បញ្ជា DDR (MDDR និង/ឬ FDDR) មួយណាត្រូវបានប្រើប្រាស់ និងចំនួនប្លុក SERDESIF ត្រូវបានប្រើប្រាស់ក្នុងការរចនារបស់អ្នក (រូបភាព 2-1) ។

រូបភាពទី 2-1 • ទំព័រមុខងារឧបករណ៍បង្កើតប្រព័ន្ធ

ទំព័រសតិអ្នកបង្កើតប្រព័ន្ធ
ដើម្បីប្រើ MSS DDR (MDDR) ឬ Fabric DDR (FDDR) សូមជ្រើសរើសប្រភេទអង្គចងចាំពីបញ្ជីទម្លាក់ចុះ (រូបភាព 2-2) ។

រូបភាពទី 2-2 • MSS External Memory

អ្នកត្រូវតែ៖

1. ជ្រើសរើសប្រភេទ DDR (DDR2, DDR3 ឬ LPDDR) ។
2. កំណត់ពេលវេលាដោះស្រាយអង្គចងចាំ DDR ។ ពិគ្រោះជាមួយការកំណត់អង្គចងចាំ DDR ខាងក្រៅរបស់អ្នក ដើម្បីកំណត់ពេលវេលាកំណត់អង្គចងចាំត្រឹមត្រូវ។ អង្គចងចាំ DDR អាចនឹងបរាជ័យក្នុងការចាប់ផ្តើមឱ្យបានត្រឹមត្រូវ ប្រសិនបើពេលវេលាកំណត់អង្គចងចាំមិនត្រូវបានកំណត់ត្រឹមត្រូវ។
3. ទាំងនាំចូលទិន្នន័យកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ DDR ឬកំណត់ប៉ារ៉ាម៉ែត្រអង្គចងចាំ DDR របស់អ្នក។ សម្រាប់ព័ត៌មានលម្អិត សូមមើល Microsemi SmartFusion2 ស៊េរីល្បឿនលឿន និងចំណុចប្រទាក់ DDR ការណែនាំរបស់អ្នកប្រើ.

ទិន្នន័យនេះត្រូវបានប្រើដើម្បីបង្កើតការចុះឈ្មោះ DDR BFM និងការកំណត់រចនាសម្ព័ន្ធកម្មវិធីបង្កប់ files ដូចដែលបានពិពណ៌នានៅក្នុង "ការបង្កើត និងចងក្រងកម្មវិធីបង្កប់កម្មវិធី" នៅទំព័រ 26 និង "BFM Files ប្រើសម្រាប់ក្លែងធ្វើការរចនា” នៅទំព័រ 27។ សម្រាប់ព័ត៌មានលម្អិតស្តីពីការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធឧបករណ៍បញ្ជា DDR សូមមើល Microsemi SmartFusion2 ស៊េរីល្បឿនលឿន និងចំណុចប្រទាក់ DDR ការណែនាំរបស់អ្នកប្រើ។
អតីតមួយample នៃការកំណត់រចនាសម្ព័ន្ធ file វាក្យសម្ព័ន្ធត្រូវបានបង្ហាញក្នុងរូបភាពទី 2-3 ។ ឈ្មោះចុះឈ្មោះដែលប្រើក្នុងនេះ។ file គឺដូចគ្នាទៅនឹងអ្វីដែលបានពិពណ៌នានៅក្នុង Microsemi SmartFusion2 ស៊េរីល្បឿនលឿន និងចំណុចប្រទាក់ DDR ការណែនាំរបស់អ្នកប្រើ

រូបភាពទី 2-3 • ការកំណត់រចនាសម្ព័ន្ធ File វាក្យសម្ព័ន្ធ Example
ទំព័រឧបករណ៍បង្កើតប្រព័ន្ធ
នៅក្នុងទំព័រ Peripherals សម្រាប់ឧបករណ៍បញ្ជា DDR នីមួយៗ ប្រព័ន្ធរងដាច់ដោយឡែកមួយត្រូវបានបង្កើតឡើង (ប្រព័ន្ធរង DDR ក្រណាត់សម្រាប់ FDDR និងប្រព័ន្ធរង MSS DDR FIC សម្រាប់ MDDR) ។ អ្នកអាចបន្ថែម Fabric AMBA Master (កំណត់រចនាសម្ព័ន្ធជា AXI/AHBLite) ស្នូលទៅប្រព័ន្ធរងទាំងនេះនីមួយៗ ដើម្បីបើកដំណើរការមេក្រណាត់ទៅកាន់ឧបករណ៍បញ្ជា DDR ។ នៅពេលជំនាន់នោះ System Builder ធ្វើឱ្យស្នូលឡានក្រុងភ្លាមៗដោយស្វ័យប្រវត្តិ (អាស្រ័យលើប្រភេទនៃ AMBA Master បានបន្ថែម) ហើយបង្ហាញ BIF មេនៃស្នូលឡានក្រុង និងនាឡិកា ហើយកំណត់ម្ជុលនៃប្រព័ន្ធរងដែលត្រូវគ្នា (FDDR/MDDR) នៅក្រោមក្រុមម្ជុលដែលសមស្របទៅ កំពូល។ អ្វីដែលអ្នកត្រូវធ្វើគឺភ្ជាប់ BIFs ទៅនឹង Fabric Master cores ដែលសមស្របដែលអ្នកនឹងធ្វើភ្លាមៗក្នុងការរចនា។ ក្នុងករណី MDDR វាជាជម្រើសក្នុងការបន្ថែម Fabric AMBA Master core ទៅប្រព័ន្ធរង MSS DDR FIC ។ Cortex-M3 គឺជាមេលំនាំដើមនៅលើប្រព័ន្ធរងនេះ។ រូបភាពទី 2-4 បង្ហាញទំព័រឧបករណ៍បង្កើតប្រព័ន្ធ។

រូបភាពទី 2-4 • ទំព័រឧបករណ៍បង្កើតប្រព័ន្ធ

ទំព័រការកំណត់នាឡិកាអ្នកបង្កើតប្រព័ន្ធ
នៅក្នុងទំព័រការកំណត់នាឡិកា សម្រាប់ឧបករណ៍បញ្ជា DDR នីមួយៗ អ្នកត្រូវតែបញ្ជាក់ប្រេកង់នាឡិកាដែលទាក់ទងនឹងប្រព័ន្ធរង DDR (MDDR និង/ឬ FDDR) នីមួយៗ។
សម្រាប់ MDDR អ្នកត្រូវតែបញ្ជាក់៖

• MDDR_CLK – នាឡិកានេះកំណត់ប្រេកង់ប្រតិបត្តិការរបស់ឧបករណ៍បញ្ជា DDR ហើយគួរតែត្រូវគ្នានឹងប្រេកង់នាឡិកាដែលអ្នកចង់ឱ្យអង្គចងចាំ DDR ខាងក្រៅរបស់អ្នកដំណើរការ។ នាឡិកានេះត្រូវបានកំណត់ជាពហុគុណនៃ M3_CLK (Cortex-M3 និង MSS Main Clock រូបភាពទី 2-5) ។ MDDR_CLK ត្រូវតែតិចជាង 333 MHz ។
• DDR_FIC_CLK – ប្រសិនបើអ្នកបានជ្រើសរើសចូលប្រើ MDDR ពីក្រណាត់ FPGA ផងដែរ អ្នកត្រូវបញ្ជាក់ DDR_FIC_CLK ។ ប្រេកង់នាឡិកានេះត្រូវបានកំណត់ជាសមាមាត្រនៃ MDDR_CLK ហើយគួរតែត្រូវគ្នានឹងប្រេកង់ដែលប្រព័ន្ធរងក្រណាត់ FPGA ដែលចូលប្រើ MDDR កំពុងដំណើរការ។

រូបភាពទី 2-5 • Cortex-M3 និង MSS Main Clock; នាឡិកា MDDR

សម្រាប់ FDDR អ្នកត្រូវតែបញ្ជាក់៖

• FDDR_CLK – កំណត់ប្រេកង់ប្រតិបត្តិការរបស់ឧបករណ៍បញ្ជា DDR ហើយគួរតែត្រូវគ្នានឹងប្រេកង់នាឡិកាដែលអ្នកចង់ឱ្យអង្គចងចាំ DDR ខាងក្រៅរបស់អ្នកដំណើរការ។ ចំណាំថានាឡិកានេះត្រូវបានកំណត់ជាពហុគុណនៃ M3_CLK (MSS និង Cortex-M3 clock រូបភាព 2-5) ។ FDDR_CLK ត្រូវតែស្ថិតនៅក្នុង 20 MHz និង 333 MHz ។
• FDDR_SUBSYSTEM_CLK – ប្រេកង់នាឡិកានេះត្រូវបានកំណត់ជាសមាមាត្រនៃ FDDR_CLK ហើយគួរតែត្រូវគ្នានឹងប្រេកង់ដែលប្រព័ន្ធរងក្រណាត់ FPGA ដែលចូលប្រើ FDDR កំពុងដំណើរការ។

រូបភាពទី 2-6 • នាឡិកាក្រណាត់ DDR
ការកំណត់រចនាសម្ព័ន្ធ SERDESIF
ប្លុក SERDESIF មិនត្រូវបានធ្វើភ្លាមៗនៅក្នុងការរចនាដែលបានបង្កើត System Builder ទេ។ ទោះយ៉ាងណាក៏ដោយ សម្រាប់ប្លុក SERDESIF ទាំងអស់ សញ្ញាចាប់ផ្តើមមាននៅត្រង់ចំណុចប្រទាក់នៃស្នូលអ្នកបង្កើតប្រព័ន្ធ ហើយអាចភ្ជាប់ទៅស្នូល SERDESIF នៅកម្រិតបន្ទាប់នៃឋានានុក្រម ដូចបង្ហាញក្នុងរូបភាពទី 2-7 ។រូបភាពទី 2-7 • ការតភ្ជាប់ SERDESIF Peripheral Initialization
ស្រដៀងគ្នាទៅនឹងការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធ DDR ប្លុក SERDES នីមួយៗក៏មានការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធដែលត្រូវតែផ្ទុកនៅពេលដំណើរការ។ អ្នកអាចនាំចូលតម្លៃចុះឈ្មោះទាំងនេះ ឬប្រើ High Speed ​​Serial Interface Configurator (រូបភាព 2-8) ដើម្បីបញ្ចូលប៉ារ៉ាម៉ែត្រ PCIe ឬ EPCS របស់អ្នក ហើយតម្លៃចុះឈ្មោះត្រូវបានគណនាដោយស្វ័យប្រវត្តិសម្រាប់អ្នក។ សម្រាប់ព័ត៌មានលម្អិត សូមមើល មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់កំណត់រចនាសម្ព័ន្ធ SERDES.រូបភាពទី 2-8 • ការកំណត់រចនាសម្ព័ន្ធចំណុចប្រទាក់សៀរៀលល្បឿនលឿន
នៅពេលដែលអ្នកបានបញ្ចូលតក្កវិជ្ជាអ្នកប្រើប្រាស់របស់អ្នកជាមួយនឹងប្លុក System Builder និងប្លុក SERDES អ្នកអាចបង្កើត SmartDesign កម្រិតកំពូលរបស់អ្នក។ វាបង្កើត HDL និង BFM ទាំងអស់។ files ដែលចាំបាច់ដើម្បីអនុវត្ត និងក្លែងធ្វើការរចនារបស់អ្នក។ បន្ទាប់មកអ្នកអាចបន្តជាមួយនឹងលំហូរការរចនាដែលនៅសល់។

ការប្រើប្រាស់ SmartDesign ដើម្បីបង្កើតការរចនាដោយប្រើ DDR និង SERDESIF Blocks

ផ្នែកនេះពិពណ៌នាអំពីរបៀបដាក់ដំណោះស្រាយ 'ការចាប់ផ្តើម' ពេញលេញរួមគ្នាដោយមិនប្រើ SmartFusion2 System Builder ។ គោលដៅគឺដើម្បីជួយអ្នកឱ្យយល់ពីអ្វីដែលអ្នកត្រូវធ្វើ ប្រសិនបើអ្នកមិនចង់ប្រើកម្មវិធីបង្កើតប្រព័ន្ធ។ ផ្នែកនេះក៏ពិពណ៌នាអំពីអ្វីដែលឧបករណ៍បង្កើតប្រព័ន្ធពិតជាបង្កើតសម្រាប់អ្នក។ ផ្នែកនេះពិពណ៌នាអំពីវិធីធ្វើ៖

• បញ្ចូលទិន្នន័យកំណត់រចនាសម្ព័ន្ធសម្រាប់ឧបករណ៍បញ្ជា DDR និងការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធ SERDESIF ។
• ភ្ជាប់ភ្លាមៗ និងភ្ជាប់ Fabric Cores ដែលត្រូវការដើម្បីផ្ទេរទិន្នន័យការកំណត់រចនាសម្ព័ន្ធទៅឧបករណ៍បញ្ជា DDR និងការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធ SERDESIF ។

ការកំណត់រចនាសម្ព័ន្ធឧបករណ៍បញ្ជា DDR
ឧបករណ៍បញ្ជា MSS DDR (MDDR) និង Fabric DDR (FDDR) ត្រូវតែកំណត់រចនាសម្ព័ន្ធថាមវន្ត (នៅពេលដំណើរការ) ដើម្បីផ្គូផ្គងតម្រូវការកំណត់រចនាសម្ព័ន្ធអង្គចងចាំ DDR ខាងក្រៅ (របៀប DDR, ទទឹង PHY, របៀបផ្ទុះ, ECC ។ល។)។ ទិន្នន័យដែលបានបញ្ចូលក្នុង MDDR/FDDR configurator ត្រូវបានសរសេរទៅកាន់ DDR controller configuration registers ដោយមុខងារ CMSIS SystemInit()។ Configurator មានផ្ទាំងចំនួនបីផ្សេងគ្នាសម្រាប់បញ្ចូលប្រភេទផ្សេងគ្នានៃទិន្នន័យកំណត់រចនាសម្ព័ន្ធ៖

• ទិន្នន័យទូទៅ (របៀប DDR, ទទឹងទិន្នន័យ, ប្រេកង់នាឡិកា, ECC, ចំណុចប្រទាក់ក្រណាត់, កម្លាំងដ្រាយ)
• ទិន្នន័យ​ការ​ចាប់ផ្ដើម​អង្គ​ចងចាំ (ប្រវែង​ផ្ទុះ លំដាប់​ផ្ទុះ​របៀប​ពេលវេលា ភាពយឺតយ៉ាវ ។ល។)
• ទិន្នន័យកំណត់ពេលវេលានៃការចងចាំ

យោងទៅលើលក្ខណៈជាក់លាក់នៃអង្គចងចាំ DDR ខាងក្រៅរបស់អ្នក ហើយកំណត់រចនាសម្ព័ន្ធ DDR Controller ដើម្បីផ្គូផ្គងតម្រូវការនៃអង្គចងចាំ DDR ខាងក្រៅរបស់អ្នក។
សម្រាប់ព័ត៌មានលម្អិតអំពីការកំណត់រចនាសម្ព័ន្ធ DDR សូមមើល ការណែនាំអំពីការកំណត់រចនាសម្ព័ន្ធ SmartFusion2 MSS DDR ។
ការកំណត់រចនាសម្ព័ន្ធ SERDESIF
ចុចពីរដងលើប្លុក SERDES នៅក្នុងផ្ទាំងក្រណាត់ SmartDesign ដើម្បីបើក Configurator ដើម្បីកំណត់រចនាសម្ព័ន្ធ SERDES (រូបភាព 3-1)។ អ្នកអាចនាំចូលតម្លៃចុះឈ្មោះទាំងនេះ ឬប្រើកម្មវិធីកំណត់រចនាសម្ព័ន្ធ SERDES ដើម្បីបញ្ចូលប៉ារ៉ាម៉ែត្រ PCIe ឬ EPCS របស់អ្នក ហើយតម្លៃចុះឈ្មោះត្រូវបានគណនាដោយស្វ័យប្រវត្តិសម្រាប់អ្នក។ សម្រាប់ព័ត៌មានលម្អិត សូមមើល មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់កំណត់រចនាសម្ព័ន្ធ SERDES.រូបភាពទី 3-1 • ការកំណត់រចនាសម្ព័ន្ធចំណុចប្រទាក់សៀរៀលល្បឿនលឿន
ការបង្កើតប្រព័ន្ធរង FPGA Design Initialization
ដើម្បីចាប់ផ្តើមប្លុក DDR និង SERDESIF អ្នកត្រូវតែបង្កើតប្រព័ន្ធរងការចាប់ផ្តើមដំបូងនៅក្នុងក្រណាត់ FPGA ។ ប្រព័ន្ធរងការចាប់ផ្ដើមបង្កើតក្រណាត់ FPGA ផ្លាស់ទីទិន្នន័យពី Cortex-M3 ទៅកាន់ DDR និង SERDESIF កំណត់រចនាសម្ព័ន្ធ គ្រប់គ្រងលំដាប់កំណត់ឡើងវិញដែលត្រូវការសម្រាប់ប្លុកទាំងនេះឱ្យដំណើរការ និងជាសញ្ញានៅពេលដែលប្លុកទាំងនេះរួចរាល់ដើម្បីទាក់ទងជាមួយការរចនាដែលនៅសល់របស់អ្នក។ ដើម្បីបង្កើតប្រព័ន្ធរងដំបូង អ្នកត្រូវតែ៖

• កំណត់រចនាសម្ព័ន្ធ FIC_2 នៅខាងក្នុង MSS
• ធ្វើភ្លាមៗ និងកំណត់រចនាសម្ព័ន្ធស្នូល CoreConfigP និង CoreResetP
• បញ្ឆេះលំយោល RC 25/50MHz នៅលើបន្ទះឈីប
• កំណត់ម៉ាក្រូកំណត់ប្រព័ន្ធឡើងវិញ (SYSRESET) ភ្លាមៗ
• ភ្ជាប់សមាសធាតុទាំងនេះទៅចំណុចប្រទាក់កំណត់រចនាសម្ព័ន្ធគ្រឿងកុំព្យូទ័រនីមួយៗ នាឡិកា កំណត់ឡើងវិញ និងច្រកចាក់សោ PLL

ការកំណត់រចនាសម្ព័ន្ធ MSS FIC_2 APB
ដើម្បីកំណត់រចនាសម្ព័ន្ធ MSS FIC_2៖

1. បើកប្រអប់កំណត់រចនាសម្ព័ន្ធ FIC_2 ពីកម្មវិធីកំណត់រចនាសម្ព័ន្ធ MSS (រូបភាព 3-2) ។
2. ជ្រើសរើស Initialize peripherals ដោយប្រើ Cortex-M3។
3. អាស្រ័យលើប្រព័ន្ធរបស់អ្នក សូមធីកប្រអប់ធីកមួយ ឬទាំងពីរខាងក្រោម៖
   - MSS DDR
   - ក្រណាត់ DDR និង/ឬ SERDES ប្លុក
4. ចុចយល់ព្រម ហើយបន្តបង្កើត MSS (អ្នកអាចពន្យាពេលសកម្មភាពនេះរហូតដល់អ្នកបានកំណត់រចនាសម្ព័ន្ធ MSS ទាំងស្រុងទៅនឹងតម្រូវការរចនារបស់អ្នក)។ ច្រក FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK និង FIC_2_APB_M_RESET_N) ឥឡូវនេះត្រូវបានលាតត្រដាងនៅចំណុចប្រទាក់ MSS ហើយអាចភ្ជាប់ទៅស្នូល CoreConfigP និង CoreResetP ។

រូបភាពទី 3-2 • MSS FIC_2 Configurator

CoreConfigP
ដើម្បីកំណត់រចនាសម្ព័ន្ធ CoreConfigP៖

1. Instantiate CoreConfigP ទៅក្នុង SmartDesign របស់អ្នក (ជាទូទៅជាកន្លែងដែល MSS ភ្លាមៗ)។
   ស្នូលនេះអាចត្រូវបានរកឃើញនៅក្នុងកាតាឡុក Libero (ក្រោមគ្រឿងកុំព្យូទ័រ)។
2. ចុចពីរដងលើស្នូល ដើម្បីបើកកម្មវិធីកំណត់រចនាសម្ព័ន្ធ។
3. កំណត់រចនាសម្ព័ន្ធស្នូលដើម្បីបញ្ជាក់គ្រឿងកុំព្យូទ័រណាមួយដែលត្រូវចាប់ផ្តើមដំបូង (រូបភាពទី 3-3)

រូបភាពទី 3-3 • CoreConfigP Dialog Box

CoreResetP
ដើម្បីកំណត់រចនាសម្ព័ន្ធ CoreResetP៖

1. Instantiate CoreResetP ទៅក្នុង SmartDesign របស់អ្នក (ជាទូទៅជាកន្លែងដែល MSS ដំណើរការភ្លាមៗ)។
   ស្នូលនេះអាចត្រូវបានរកឃើញនៅក្នុងកាតាឡុក Libero នៅក្រោមគ្រឿងកុំព្យូទ័រ។
2. ចុចពីរដងលើស្នូលខាងក្នុង SmartDesign Canvas ដើម្បីបើក Configurator (រូបភាព 3-4)។
3. កំណត់រចនាសម្ព័ន្ធស្នូលទៅ៖
   - បញ្ជាក់ឥរិយាបថកំណត់ឡើងវិញខាងក្រៅ (EXT_RESET_OUT អះអាង)។ ជ្រើសរើសជម្រើសមួយក្នុងចំណោមជម្រើសទាំងបួន៖
   o EXT_RESET_OUT មិនត្រូវបានអះអាងទេ។
   o EXT_RESET_OUT ត្រូវ​បាន​អះអាង​ប្រសិន​បើ​ការ​កំណត់​ថាមពល​ឡើង​វិញ (POWER_ON_RESET_N) ត្រូវ​បាន​អះអាង
   o EXT_RESET_OUT ត្រូវបានអះអាងប្រសិនបើ FAB_RESET_N ត្រូវបានអះអាង
   o EXT_RESET_OUT ត្រូវបានអះអាងប្រសិនបើការកំណត់ថាមពលឡើងវិញ (POWER_ON_RESET_N) ឬ FAB_RESET_N ត្រូវបានអះអាង
   - បញ្ជាក់ឧបករណ៍ Voltagអ៊ី តម្លៃដែលបានជ្រើសរើសគួរតែត្រូវគ្នានឹងវ៉ុលtage អ្នកបានជ្រើសរើសក្នុងប្រអប់ការកំណត់គម្រោង Libero ។
   - ពិនិត្យប្រអប់ធីកដែលសមស្រប ដើម្បីបង្ហាញថាគ្រឿងកុំព្យូទ័រណាមួយដែលអ្នកកំពុងប្រើក្នុងការរចនារបស់អ្នក។
   - បញ្ជាក់ពេលវេលាកំណត់អង្គចងចាំ DDR ខាងក្រៅ។ នេះគឺជាតម្លៃអតិបរមាសម្រាប់អង្គចងចាំ DDR ទាំងអស់ដែលបានប្រើនៅក្នុងកម្មវិធីរបស់អ្នក (MDDR និង FDDR) ។ សូមមើលតារាងទិន្នន័យអ្នកលក់អង្គចងចាំ DDR ខាងក្រៅ ដើម្បីកំណត់រចនាសម្ព័ន្ធប៉ារ៉ាម៉ែត្រនេះ។ 200us គឺជាតម្លៃលំនាំដើមដ៏ល្អសម្រាប់អង្គចងចាំ DDR2 និង DDR3 ដែលដំណើរការនៅ 200MHz ។ នេះគឺជាប៉ារ៉ាម៉ែត្រសំខាន់ណាស់ដើម្បីធានាការក្លែងធ្វើការងារ និងប្រព័ន្ធការងារនៅលើស៊ីលីកុន។ តម្លៃមិនត្រឹមត្រូវសម្រាប់ពេលវេលាទូទាត់អាចបណ្តាលឱ្យមានកំហុសក្នុងការក្លែងធ្វើ។ សូមមើលតារាងទិន្នន័យអ្នកលក់អង្គចងចាំ DDR ដើម្បីកំណត់រចនាសម្ព័ន្ធប៉ារ៉ាម៉ែត្រនេះ។
   - សម្រាប់ប្លុក SERDES នីមួយៗក្នុងការរចនារបស់អ្នក សូមធីកប្រអប់ដែលសមស្របដើម្បីបញ្ជាក់ថា៖
   o PCIe ត្រូវបានប្រើប្រាស់
   o ការគាំទ្រសម្រាប់ PCIe Hot Reset គឺត្រូវបានទាមទារ
   o ការគាំទ្រសម្រាប់ PCIe L2/P2 គឺត្រូវបានទាមទារ

ចំណាំ៖ ប្រសិនបើអ្នកកំពុងប្រើ 090 die (M2S090) ហើយការរចនារបស់អ្នកប្រើ SERDESIF អ្នកមិនចាំបាច់ធីកប្រអប់ធីកណាមួយខាងក្រោមទេ៖ 'ប្រើសម្រាប់ PCIe', 'រួមបញ្ចូលការគាំទ្រ PCIe HotReset' និង 'រួមបញ្ចូលការគាំទ្រ PCIe L2/P2'។ ប្រសិនបើអ្នកកំពុងប្រើឧបករណ៍ដែលមិនមែនជា 090 ហើយប្រើប្លុក SERDESIF មួយ ឬច្រើន អ្នកត្រូវពិនិត្យមើលប្រអប់ធីកទាំងបួននៅក្រោមផ្នែក SERDESIF ដែលសមស្រប។
ចំណាំ៖ សម្រាប់ព័ត៌មានលម្អិតអំពីជម្រើសដែលមានសម្រាប់អ្នកនៅក្នុងឧបករណ៍កំណត់រចនាសម្ព័ន្ធនេះ សូមមើលសៀវភៅណែនាំ CoreResetP ។

រូបភាពទី 3-4 • CoreResetPConfigurator

25/50MHz Oscillator Instantiation
CoreConfigP និង CoreResetP ត្រូវបានទ្រនិចនាឡិកាដោយ 25/50MHz RC oscillator នៅលើបន្ទះឈីប។ អ្នកត្រូវតែធ្វើឱ្យ Oscillator 25/50MHz ភ្លាមៗ ហើយភ្ជាប់វាទៅស្នូលទាំងនេះ។

1. បញ្ចូលស្នូល Chip Oscillators ទៅក្នុង SmartDesign របស់អ្នក (ជាធម្មតា វាជាកន្លែងដែល MSS ដំណើរការភ្លាមៗ)។ ស្នូលនេះអាចត្រូវបានរកឃើញនៅក្នុងកាតាឡុក Libero ក្រោម Clock & Management។
2. កំណត់រចនាសម្ព័ន្ធស្នូលនេះដែល RC oscillator ជំរុញក្រណាត់ FPGA ដូចបង្ហាញក្នុងរូបភាព 3-5 ។

រូបភាពទី 3-5 • Chip Oscillators Configurator

ការកំណត់ប្រព័ន្ធឡើងវិញ (SYSRESET) ការបញ្ជាក់
ម៉ាក្រូ SYSRESET ផ្តល់នូវមុខងារកំណត់កម្រិតឧបករណ៍ឡើងវិញចំពោះការរចនារបស់អ្នក។ សញ្ញាទិន្នផល POWER_ON_RESET_N ត្រូវបានអះអាង/បដិសេធ នៅពេលណាដែលបន្ទះឈីបត្រូវបានបើកថាមពល ឬម្ជុលខាងក្រៅ DEVRST_N ត្រូវបានអះអាង/បដិសេធ (រូបភាព 3-6) ។
បញ្ចូលម៉ាក្រូ SYSRESET ទៅក្នុង SmartDesign របស់អ្នក (ជាទូទៅជាកន្លែងដែល MSS ភ្លាមៗ)។ ម៉ាក្រូនេះអាចត្រូវបានរកឃើញនៅក្នុងកាតាឡុក Libero នៅក្រោមបណ្ណាល័យម៉ាក្រូ។ មិនចាំបាច់កំណត់រចនាសម្ព័ន្ធម៉ាក្រូនេះទេ។

រូបភាពទី 3-6 • SYSRESET ម៉ាក្រូ

ការតភ្ជាប់រួម
បន្ទាប់ពីអ្នកបានធ្វើ និងកំណត់រចនាសម្ព័ន្ធស្នូល MSS, FDDR, SERDESIF, OSC, SYSRESET, CoreConfigP និង CoreResetP នៅក្នុងការរចនារបស់អ្នក អ្នកត្រូវភ្ជាប់ពួកវាដើម្បីបង្កើតជាប្រព័ន្ធរង Peripheral Initialization ។ ដើម្បីសម្រួលការពិពណ៌នាអំពីការតភ្ជាប់នៅក្នុងឯកសារនេះ វាត្រូវបានបំបែកចូលទៅក្នុងការតភ្ជាប់ផ្លូវទិន្នន័យកំណត់រចនាសម្ព័ន្ធអនុលោមតាម APB3 ដែលពាក់ព័ន្ធជាមួយ CoreConfigP និងការតភ្ជាប់ដែលទាក់ទងនឹង CoreResetP ។
ការកំណត់រចនាសម្ព័ន្ធការតភ្ជាប់ផ្លូវទិន្នន័យ
រូបភាពទី 3-7 បង្ហាញពីរបៀបភ្ជាប់ CoreConfigP ទៅនឹងសញ្ញា MSS FIC_2 និងចំណុចប្រទាក់កំណត់រចនាសម្ព័ន្ធអនុលោមតាម APB3 របស់គ្រឿងកុំព្យូទ័រ។
តារាង 3-1 • ការកំណត់រចនាសម្ព័ន្ធច្រកផ្លូវទិន្នន័យ/ការតភ្ជាប់ BIF

ពី ចំណុចប្រទាក់ច្រក/ឡានក្រុង (BIF)/ សមាសធាតុ	TO ចំណុចប្រទាក់ច្រក/ឡានក្រុង (BIF)/សមាសភាគ
APB S PreSET N/ CoreConfigP	APB S PreSET N/ SDIF<0/1/2/3>	APB S PreSET N/ FDDR	MDDR APB S PreSE TN/MSS
APB S PCLK/ CoreConfigP	APB S PCLK/SDIF	APB S PCLK/FDDR	MDDR APB S POLK/ MSS
MDDR APBmslave/ CoreConfig			MDDR APB ទាសករ (BIF)/MSS
SDIF<0/1/2/ 3> APBmslave/Config	APB SLAVE (BIF)/ SDIF<0/1/2/3>
FDDR APBmslave		APB SLAVE (BIF) / FDDR
FIC 2 APBmmaster/ CoreConfigP			FIC 2 APB MASTER/MSS

រូបភាពទី 3-7 • FIC_2 APB3 ការភ្ជាប់ប្រព័ន្ធរង

នាឡិកា និងកំណត់ការតភ្ជាប់ឡើងវិញ
រូបភាពទី 3-8 បង្ហាញពីរបៀបភ្ជាប់ CoreResetP ទៅនឹងប្រភពកំណត់ឡើងវិញខាងក្រៅ និងសញ្ញាកំណត់ឡើងវិញស្នូលរបស់គ្រឿងកុំព្យូទ័រ។ វាក៏បង្ហាញពីរបៀបភ្ជាប់ CoreResetP ទៅនឹងសញ្ញាស្ថានភាពនៃការធ្វើសមកាលកម្មនាឡិការបស់គ្រឿងកុំព្យូទ័រ (សញ្ញាចាក់សោ PLL)។ លើសពីនេះទៀតវាបង្ហាញពីរបៀបដែល CoreConfigP និង CoreResetP ត្រូវបានភ្ជាប់។

រូបភាពទី 3-8 • Core SF2Reset Sub-System Connectivity

ការបង្កើត និងចងក្រងកម្មវិធីបង្កប់

នៅពេលអ្នកនាំចេញកម្មវិធីបង្កប់ពី LiberoSoC (Design Flow Window> Export Firmware> Export Firmware) Libero បង្កើតដូចខាងក្រោម files នៅក្នុង /firmware/drivers_config/ sys_config folder៖

• sys_config.c - មានរចនាសម្ព័ន្ធទិន្នន័យដែលរក្សាតម្លៃសម្រាប់ការចុះបញ្ជីគ្រឿងកុំព្យូទ័រ។
• sys_config.h - មាន #define statements ដែលបញ្ជាក់គ្រឿងកុំព្យូទ័រណាមួយដែលត្រូវប្រើក្នុងការរចនា ហើយចាំបាច់ត្រូវចាប់ផ្តើម។
• sys_config_mddr_define.h - មានទិន្នន័យកំណត់រចនាសម្ព័ន្ធឧបករណ៍បញ្ជា MDDR ដែលបានបញ្ចូលក្នុងប្រអប់កំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ។
• sys_config_fddr_define.h - មានទិន្នន័យកំណត់រចនាសម្ព័ន្ធឧបករណ៍បញ្ជា FDDR ដែលបានបញ្ចូលក្នុងប្រអប់កំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ។
• sys_config_mss_clocks.h - នេះ។ file មានប្រេកង់នាឡិកា MSS ដូចដែលបានកំណត់ក្នុងកម្មវិធីកំណត់រចនាសម្ព័ន្ធ MSS CCC ។ ប្រេកង់ទាំងនេះត្រូវបានប្រើប្រាស់ដោយលេខកូដ CMSIS ដើម្បីផ្តល់ព័ត៌មាននាឡិកាត្រឹមត្រូវដល់កម្មវិធីបញ្ជា MSS ជាច្រើនដែលត្រូវតែមានសិទ្ធិចូលប្រើប្រេកង់នាឡិកាជុំវិញ (PCLK) របស់ពួកគេ (ឧ. ការបែងចែកអត្រា baud MSS UART គឺជាមុខងារនៃអត្រា baud និងប្រេកង់ PCLK ។ )
• sys_config_SERDESIF_ .c - មាន SERDESIF_ ចុះឈ្មោះទិន្នន័យការកំណត់រចនាសម្ព័ន្ធដែលបានផ្តល់ក្នុងអំឡុងពេល SERDESIF_ ការកំណត់រចនាសម្ព័ន្ធប្លុកនៅក្នុងការបង្កើតការរចនា។
• sys_config_SERDESIF_ .h - មានសេចក្តីថ្លែងការណ៍ #define ដែលបញ្ជាក់ចំនួនគូនៃការកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះ និងលេខផ្លូវដែលត្រូវធ្វើការស្ទង់មតិសម្រាប់ PMA_READY (តែនៅក្នុងរបៀប PCIe ប៉ុណ្ណោះ)។

ទាំងនេះ files ត្រូវបានទាមទារសម្រាប់កូដ CMSIS ដើម្បីចងក្រងឱ្យបានត្រឹមត្រូវ និងមានព័ត៌មានទាក់ទងនឹងការរចនាបច្ចុប្បន្នរបស់អ្នក រួមទាំងទិន្នន័យការកំណត់រចនាសម្ព័ន្ធគ្រឿងកុំព្យូទ័រ និងព័ត៌មានអំពីការកំណត់រចនាសម្ព័ន្ធនាឡិកាសម្រាប់ MSS ។
កុំកែសម្រួលទាំងនេះ files ដោយដៃ; ពួកវាត្រូវបានបង្កើតទៅបញ្ជីសមាសភាគ/គ្រឿងកុំព្យូទ័រដែលត្រូវគ្នា រាល់ពេលដែលសមាសធាតុ SmartDesign ដែលមានគ្រឿងកុំព្យូទ័ររៀងៗខ្លួនត្រូវបានបង្កើត។ ប្រសិនបើការផ្លាស់ប្តូរណាមួយត្រូវបានធ្វើឡើងចំពោះទិន្នន័យកំណត់រចនាសម្ព័ន្ធនៃគ្រឿងកុំព្យូទ័រណាមួយ អ្នកត្រូវនាំចេញគម្រោងកម្មវិធីបង្កប់ឡើងវិញ ដូច្នេះកម្មវិធីបង្កប់ដែលបានធ្វើបច្ចុប្បន្នភាព files (សូមមើលបញ្ជីខាងលើ) ត្រូវបាននាំចេញទៅ / firmware/drivers_config/sys_config ថត។
នៅពេលអ្នកនាំចេញកម្មវិធីបង្កប់ Libero SoC បង្កើតគម្រោងកម្មវិធីបង្កប់៖ បណ្ណាល័យដែលកំណត់រចនាសម្ព័ន្ធការរចនារបស់អ្នក files និងអ្នកបើកបរត្រូវបានចងក្រង។
ប្រសិនបើអ្នកពិនិត្យមើល បង្កើតគម្រោង ប្រអប់ធីកនៅពេលអ្នកនាំចេញកម្មវិធីបង្កប់ គម្រោងកម្មវិធី SoftConsole/IAR/Keil ត្រូវបានបង្កើតឡើងដើម្បីរក្សាគម្រោងកម្មវិធីដែលអ្នកអាចកែសម្រួល main.c និងអ្នកប្រើប្រាស់ C/H fileស. បើកគម្រោង SoftConSole/IAR/Keil ដើម្បីចងក្រងកូដ CMSIS ឱ្យបានត្រឹមត្រូវ និងមានកម្មវិធីបង្កប់របស់អ្នកបានកំណត់រចនាសម្ព័ន្ធឱ្យបានត្រឹមត្រូវដើម្បីផ្គូផ្គងការរចនាផ្នែករឹងរបស់អ្នក។

BFM Files ប្រើសម្រាប់ក្លែងធ្វើការរចនា

នៅពេលអ្នកបង្កើតសមាសធាតុ SmartDesign ដែលមានឧបករណ៍ភ្ជាប់ជាមួយការរចនារបស់អ្នក ការក្លែងធ្វើ files ដែលត្រូវគ្នាទៅនឹងគ្រឿងកុំព្យូទ័ររៀងៗខ្លួនត្រូវបានបង្កើតនៅក្នុង / ថតចម្លង៖

• test.bfm - BFM កម្រិតកំពូល file ដែលត្រូវបានប្រតិបត្តិជាលើកដំបូងក្នុងអំឡុងពេលការក្លែងធ្វើណាមួយដែលអនុវត្តប្រព័ន្ធដំណើរការ SmartFusion2 MSS Cortex-M3 ។ វាប្រតិបត្តិ peripheral_init.bfm និង user.bfm តាមលំដាប់នោះ។
• MDDR_init.bfm - ប្រសិនបើការរចនារបស់អ្នកប្រើ MDDR នោះ Libero បង្កើតវា។ file; វាមានពាក្យបញ្ជាសរសេរ BFM ដែលក្លែងធ្វើការសរសេរទិន្នន័យចុះឈ្មោះការកំណត់រចនាសម្ព័ន្ធ MSS DDR ដែលអ្នកបានបញ្ចូល (ដោយប្រើប្រអប់កែសម្រួលការចុះឈ្មោះ ឬក្នុង MSS_MDDR GUI) ទៅក្នុងបញ្ជី MSS DDR Controller ។
• FDDR_init.bfm - ប្រសិនបើការរចនារបស់អ្នកប្រើ FDDR នោះ Libero បង្កើតវា។ file; វាមានពាក្យបញ្ជាសរសេរ BFM ដែលក្លែងធ្វើការសរសេរទិន្នន័យចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធ Fabric DDR ដែលអ្នកបានបញ្ចូល (ដោយប្រើប្រអប់កែសម្រួលការចុះឈ្មោះ ឬក្នុង FDDR GUI) ទៅក្នុងបញ្ជីឈ្មោះ Fabric DDR Controller ។
• SERDESIF_ _init.bfm - ប្រសិនបើការរចនារបស់អ្នកប្រើប្លុក SERDESIF មួយ ឬច្រើន Libero បង្កើតវា។ file សម្រាប់ SERDESIF_ នីមួយៗ ប្លុកដែលបានប្រើ; វាមានពាក្យបញ្ជាសរសេរ BFM ដែលក្លែងធ្វើការសរសេរទិន្នន័យចុះឈ្មោះការកំណត់រចនាសម្ព័ន្ធ SERDESIF ដែលអ្នកបានបញ្ចូល (ដោយប្រើប្រអប់កែសម្រួលការចុះឈ្មោះ ឬក្នុង SERDESIF_ GUI) ចូលទៅក្នុង SERDESIF_ ចុះឈ្មោះ។ ប្រសិនបើប្លុក SERDESIF ត្រូវបានកំណត់រចនាសម្ព័ន្ធជា PCIe នេះ។ file ក៏មាន #define statements ដែលគ្រប់គ្រងការប្រតិបត្តិនៃដំណាក់កាលកំណត់រចនាសម្ព័ន្ធចុះឈ្មោះចំនួន 2 តាមលំដាប់លំដោយល្អឥតខ្ចោះ។
• user.bfm - មានពាក្យបញ្ជាអ្នកប្រើប្រាស់។ ពាក្យបញ្ជាទាំងនេះត្រូវបានប្រតិបត្តិបន្ទាប់ពី peripheral_init.bfm បានបញ្ចប់។ កែសម្រួលនេះ។ file ដើម្បីបញ្ចូលពាក្យបញ្ជា BFM របស់អ្នក។
• SERDESIF_ _user.bfm - មានពាក្យបញ្ជាអ្នកប្រើប្រាស់។ កែសម្រួលនេះ។ file ដើម្បីបញ្ចូលពាក្យបញ្ជា BFM របស់អ្នក។ ប្រើវាប្រសិនបើអ្នកបានកំណត់រចនាសម្ព័ន្ធ SERDESIF_ ប្លុកនៅក្នុងរបៀបក្លែងធ្វើ BFM PCIe និងជាមេ AXI/AHBLite ។ ប្រសិនបើអ្នកបានកំណត់រចនាសម្ព័ន្ធ SERDESIF_ ប្លុកនៅក្នុងរបៀបក្លែងធ្វើ RTL អ្នកនឹងមិនត្រូវការវាទេ។ file.

នៅពេលដែលអ្នកហៅការក្លែងធ្វើរាល់ពេល ការក្លែងធ្វើពីរខាងក្រោម files ត្រូវបានបង្កើតឡើងវិញទៅ / ថតចម្លងជាមួយមាតិកាដែលបានធ្វើបច្ចុប្បន្នភាព៖

• ប្រព័ន្ធរង.bfm - មាន #define statements សម្រាប់គ្រឿងកុំព្យូទ័រនីមួយៗដែលប្រើក្នុងការរចនារបស់អ្នក ដែលបញ្ជាក់ផ្នែកជាក់លាក់នៃ peripheral_init.bfm ដែលត្រូវប្រតិបត្តិដែលត្រូវគ្នាទៅនឹងគ្រឿងកុំព្យូទ័រនីមួយៗ។
• operipheral_init.bfm - មានដំណើរការ BFM ដែលធ្វើត្រាប់តាម CMSIS:: មុខងារ SystemInit() ដំណើរការលើ Cortex-M3 មុនពេលអ្នកចូលដំណើរការ main()។ វាចម្លងទិន្នន័យការកំណត់រចនាសម្ព័ន្ធសម្រាប់គ្រឿងកុំព្យូទ័រដែលប្រើក្នុងការរចនាទៅការចុះបញ្ជីការកំណត់រចនាសម្ព័ន្ធគ្រឿងកុំព្យូទ័រដែលត្រឹមត្រូវ ហើយបន្ទាប់មករង់ចាំឱ្យគ្រឿងកុំព្យូទ័រទាំងអស់រួចរាល់ មុននឹងអះអាងថាអ្នកអាចប្រើគ្រឿងកុំព្យូទ័រទាំងនេះបាន។ វាប្រតិបត្តិ MDDR_init.bfm និង FDDR_init.bfm ។

ការប្រើប្រាស់ទាំងនេះបានបង្កើត files, ឧបករណ៍បញ្ជា DDR នៅក្នុងការរចនារបស់អ្នកត្រូវបានកំណត់រចនាសម្ព័ន្ធដោយស្វ័យប្រវត្តិ ក្លែងធ្វើអ្វីដែលនឹងកើតឡើងនៅលើឧបករណ៍ SmartFusion2 ។ អ្នកអាចកែសម្រួល user.bfm file ដើម្បីបន្ថែមពាក្យបញ្ជាដែលត្រូវការដើម្បីក្លែងធ្វើការរចនារបស់អ្នក (Cortex-M3 គឺជាមេ)។ ពាក្យបញ្ជាទាំងនេះត្រូវបានប្រតិបត្តិបន្ទាប់ពីគ្រឿងកុំព្យូទ័រត្រូវបានចាប់ផ្តើម។ កុំកែសម្រួល test.bfm, subsystem.bfm, peripheral_init.bfm, MDDR_init.bfm, FDDR_init.bfm files និង SERDESIF_ _init.bfm files.

ការគាំទ្រផលិតផល

Microsemi SoC Products Group គាំទ្រផលិតផលរបស់ខ្លួនជាមួយនឹងសេវាកម្មគាំទ្រផ្សេងៗ រួមទាំងសេវាអតិថិជន មជ្ឈមណ្ឌលជំនួយបច្ចេកទេសអតិថិជន ក webគេហទំព័រ សំបុត្រអេឡិចត្រូនិក និងការិយាល័យលក់ទូទាំងពិភពលោក។
ឧបសម្ព័ន្ធនេះមានព័ត៌មានអំពីការទាក់ទង Microsemi SoC Products Group និងប្រើប្រាស់សេវាកម្មគាំទ្រទាំងនេះ។
សេវាអតិថិជន
ទាក់ទងផ្នែកបម្រើអតិថិជនសម្រាប់ការគាំទ្រផលិតផលដែលមិនមែនជាបច្ចេកទេស ដូចជាតម្លៃផលិតផល ការធ្វើឱ្យប្រសើរផលិតផល ព័ត៌មានបច្ចុប្បន្នភាព ស្ថានភាពការបញ្ជាទិញ និងការអនុញ្ញាត។
ពីអាមេរិកខាងជើង ហៅទូរសព្ទ 800.262.1060
ពីពិភពលោកទាំងមូលសូមទូរស័ព្ទទៅ 650.318.4460
ទូរសារពីគ្រប់ទិសទីក្នុងពិភពលោក។ 408.643.6913
មជ្ឈមណ្ឌលគាំទ្របច្ចេកទេសអតិថិជន
Microsemi SoC Products Group មានបុគ្គលិកមជ្ឈមណ្ឌលជំនួយបច្ចេកទេសអតិថិជនរបស់ខ្លួនជាមួយនឹងវិស្វករជំនាញខ្ពស់ ដែលអាចជួយឆ្លើយសំណួរផ្នែករឹង កម្មវិធី និងការរចនារបស់អ្នកអំពីផលិតផល Microsemi SoC ។ មជ្ឈមណ្ឌលជំនួយបច្ចេកទេសអតិថិជនចំណាយពេលវេលាយ៉ាងច្រើនដើម្បីបង្កើតកំណត់ចំណាំកម្មវិធី ចម្លើយចំពោះសំណួរនៃរង្វង់ការរចនាទូទៅ ឯកសារនៃបញ្ហាដែលគេស្គាល់ និងសំណួរដែលសួរញឹកញាប់ផ្សេងៗ។ ដូច្នេះ មុននឹងអ្នកទាក់ទងមកយើង សូមចូលទៅកាន់ធនធានអនឡាញរបស់យើង។ វាទំនងជាយើងបានឆ្លើយសំណួររបស់អ្នករួចហើយ។
ជំនួយបច្ចេកទេស
ទស្សនាផ្នែកជំនួយអតិថិជន webគេហទំព័រ (www.microsemi.com/soc/support/search/default.aspx) សម្រាប់ព័ត៌មានបន្ថែម និងការគាំទ្រ។ ចម្លើយ​ជាច្រើន​ដែល​មាន​នៅ​លើ​ការ​ស្វែងរក web ធនធានរួមមានដ្យាក្រាម រូបភាព និងតំណភ្ជាប់ទៅកាន់ធនធានផ្សេងទៀតនៅលើ webគេហទំព័រ។
Webគេហទំព័រ
អ្នកអាចរកមើលព័ត៌មានបច្ចេកទេស និងមិនមែនបច្ចេកទេសជាច្រើននៅលើទំព័រដើម SoC នៅ www.microsemi.com/soc.
ទាក់ទងមជ្ឈមណ្ឌលជំនួយបច្ចេកទេសអតិថិជន
វិស្វករជំនាញខ្ពស់ បុគ្គលិកមជ្ឈមណ្ឌលជំនួយបច្ចេកទេស។ មជ្ឈមណ្ឌលជំនួយបច្ចេកទេសអាចទាក់ទងតាមអ៊ីមែល ឬតាមរយៈ Microsemi SoC Products Group webគេហទំព័រ។
អ៊ីមែល
អ្នកអាចទំនាក់ទំនងសំណួរបច្ចេកទេសរបស់អ្នកទៅកាន់អាសយដ្ឋានអ៊ីមែលរបស់យើង និងទទួលបានចម្លើយត្រឡប់មកវិញតាមអ៊ីមែល ទូរសារ ឬទូរស័ព្ទ។ ដូចគ្នានេះផងដែរ ប្រសិនបើអ្នកមានបញ្ហាការរចនា អ្នកអាចផ្ញើអ៊ីមែលទៅការរចនារបស់អ្នក។ files ដើម្បីទទួលបានជំនួយ។
យើងត្រួតពិនិត្យគណនីអ៊ីមែលឥតឈប់ឈរពេញមួយថ្ងៃ។ នៅពេលផ្ញើសំណើរបស់អ្នកមកយើងខ្ញុំ ត្រូវប្រាកដថាបញ្ចូលឈ្មោះពេញរបស់អ្នក ឈ្មោះក្រុមហ៊ុន និងព័ត៌មានទំនាក់ទំនងរបស់អ្នកសម្រាប់ដំណើរការប្រកបដោយប្រសិទ្ធភាពនៃសំណើរបស់អ្នក។
អាសយដ្ឋានអ៊ីមែលជំនួយបច្ចេកទេសគឺ soc_tech@microsemi.com.
ករណីរបស់ខ្ញុំ
អតិថិជន Microsemi SoC Products Group អាចដាក់បញ្ជូន និងតាមដានករណីបច្ចេកទេសតាមអ៊ីនធឺណិតដោយចូលទៅកាន់ ករណីរបស់ខ្ញុំ.
នៅខាងក្រៅសហរដ្ឋអាមេរិក
អតិថិជនដែលត្រូវការជំនួយនៅខាងក្រៅតំបន់ពេលវេលារបស់សហរដ្ឋអាមេរិកអាចទាក់ទងផ្នែកជំនួយបច្ចេកទេសតាមរយៈអ៊ីមែល (soc_tech@microsemi.com) ឬទាក់ទងការិយាល័យលក់ក្នុងស្រុក។ ការចុះបញ្ជីការិយាល័យលក់អាចរកបាននៅ www.microsemi.com/soc/company/contact/default.aspx.
ជំនួយបច្ចេកទេស ITAR
សម្រាប់ជំនួយបច្ចេកទេសលើ RH និង RT FPGAs ដែលគ្រប់គ្រងដោយច្បាប់ចរាចរណ៍អន្តរជាតិក្នុងអាវុធ (ITAR) សូមទាក់ទងមកយើងខ្ញុំតាមរយៈ soc_tech_itar@microsemi.com. ជាជម្រើស នៅក្នុងករណីរបស់ខ្ញុំ សូមជ្រើសរើស បាទ/ចាស នៅក្នុងបញ្ជីទម្លាក់ចុះ ITAR ។ សម្រាប់បញ្ជីពេញលេញនៃ Microsemi FPGAs ដែលគ្រប់គ្រងដោយ ITAR សូមចូលទៅកាន់ ITAR web ទំព័រ។
សាជីវកម្ម Microsemi (NASDAQ: MSCC) ផ្តល់ជូននូវផលប័ត្រដ៏ទូលំទូលាយនៃដំណោះស្រាយ semiconductor សម្រាប់៖ លំហអាកាស ការការពារ និងសន្តិសុខ; សហគ្រាសនិងទំនាក់ទំនង; និងទីផ្សារឧស្សាហកម្ម និងថាមពលជំនួស។ ផលិតផលរួមមានឧបករណ៍អាណាឡូក និង RF ដែលមានសមត្ថភាពខ្ពស់ ភាពជឿជាក់ខ្ពស់ រលកសញ្ញាចម្រុះ និងសៀគ្វីរួមបញ្ចូលគ្នា RF, SoCs ដែលអាចប្ដូរតាមបំណងបាន FPGAs និងប្រព័ន្ធរងពេញលេញ។ Microsemi មានទីស្នាក់ការកណ្តាលនៅ Aliso Viejo រដ្ឋកាលីហ្វ័រញ៉ា។ ស្វែងយល់បន្ថែមនៅ www.microsemi.com.
© 2014 Microsemi Corporation ។ រក្សា​រ​សិទ្ធ​គ្រប់យ៉ាង។ Microsemi និងនិមិត្តសញ្ញា Microsemi គឺជាពាណិជ្ជសញ្ញារបស់សាជីវកម្ម Microsemi ។ ពាណិជ្ជសញ្ញា និងសញ្ញាសេវាកម្មផ្សេងទៀតទាំងអស់ គឺជាកម្មសិទ្ធិរបស់ម្ចាស់រៀងៗខ្លួន។

5-02-00384-1/08.14ទីស្នាក់ការកណ្តាលក្រុមហ៊ុន Microsemi
One Enterprise, Aliso Viejo CA 92656 សហរដ្ឋអាមេរិក
នៅសហរដ្ឋអាមេរិក៖ +1 ៨៦៦-៤៤៧-២១៩៤
ការលក់៖ +1 ៨៦៦-៤៤៧-២១៩៤
ទូរសារ៖ +1 ៨៦៦-៤៤៧-២១៩៤

ឯកសារ/ធនធាន

ឧបករណ៍បញ្ជា Microsemi SmartFusion2 DDR និងឧបករណ៍បញ្ជាល្បឿនលឿនស៊េរី [pdf] ការណែនាំអ្នកប្រើប្រាស់ SmartFusion2 DDR Controller និង Serial High Speed ​​Controller, SmartFusion2 DDR, Controller and Serial High Speed ​​Controller, High Speed ​​Controller

ឯកសារយោង

• សៀវភៅណែនាំអ្នកប្រើប្រាស់