سمارټ فیوژن 2
د DDR کنټرولر او سیریل لوړ سرعت کنټرولر
د پیل کولو میتودولوژي
د کارن لارښود
پیژندنه
کله چې د SmartFusion2 وسیلې په کارولو سره ډیزاین رامینځته کړئ ، که تاسو د دوه DDR کنټرولرونو (FDDR یا MDDR) یا د سیریل لوړ سرعت کنټرولر (SERDESIF) بلاکونو څخه یو کاروئ ، نو تاسو باید د چلولو په وخت کې د دې بلاکونو تنظیم کولو راجسترونه پیل کړئ. دوی کارول کیدی شي. د مثال لپارهampد DDR کنټرولر لپاره، تاسو باید د DDR حالت (DDR3/DDR2/LPDDR)، PHY عرض، برسټ حالت او ECC ترتیب کړئ.
په ورته ډول، د SERDESIF بلاک لپاره چې د PCIe پای ټکی په توګه کارول کیږي، تاسو باید د PCIE بار AXI (یا AHB) کړکۍ ته تنظیم کړئ.
دا سند د لیبرو ډیزاین رامینځته کولو لپاره اړین ګامونه بیانوي چې په اتوماتيک ډول د DDR کنټرولر او SERDESIF بلاکونه په بریښنا کې پیل کوي. دا د لیبرو SOC څخه د فرم ویئر کوډ رامینځته کولو څرنګوالی هم تشریح کوي چې د سرایت شوي ډیزاین جریان کې کارول کیږي.
د عملیاتو د تیوري تفصيلي توضیحات لومړی وړاندې کیږي.
بله برخه د Libero SoC سیسټم جوړونکي په کارولو سره دا ډول ډیزاین رامینځته کولو څرنګوالی تشریح کوي، یو پیاوړی ډیزاین وسیله چې د نورو ځانګړتیاو په مینځ کې، ستاسو لپاره د 'ابتکار' حل رامینځته کوي که تاسو په خپل ډیزاین کې د DDR یا SERDESIF بلاکس کاروئ.
بله برخه تشریح کوي چې څنګه د SmartFusion2 سیسټم جوړونکي کارولو پرته د بشپړ 'ابتکار' حل یوځای کول. دا مرسته کوي تشریح کړي چې څه باید ترسره شي که تاسو نه غواړئ د سیسټم جوړونکی وکاروئ، او دا هم تشریح کوي چې د سیسټم جوړونکي وسیله واقعیا ستاسو لپاره څه رامینځته کوي. دا برخه په ګوته کوي:
- د DDR کنټرولر او SERDESIF تشکیلاتو راجسترونو لپاره د ترتیب کولو ډیټا رامینځته کول
- د FPGA منطق رامینځته کول د ASIC ترتیب کولو مختلف راجسترونو ته د ترتیب کولو ډیټا لیږدولو لپاره اړین دي
په نهایت کې موږ تولید شوي تشریح کوو fileپورې اړه لري:
- د فرم ویئر 'ابتکار' حل رامینځته کول.
- د DDR 'ابتکار' حل لپاره د ډیزاین سمول.
د DDR کنټرولر او SERDESIF تشکیلاتو راجسترونو په اړه د توضیحاتو لپاره ، مراجعه وکړئ د مایکروسیمي سمارټ فیوژن 2 لوړ سرعت سریال او DDR انٹرفیس د کارونکي لارښود.
د عملیاتو تیوري
د پریفیریل ابتکار حل لاندې مهمې برخې کاروي:
- د CMSIS SystemInit() فنکشن، کوم چې په Cortex-M3 کې پرمخ ځي او د پیل کولو پروسه تنظیموي.
- د CoreConfigP نرم IP کور، کوم چې د پردیو ترتیبونو راجسترونه پیل کوي.
- د CoreResetP نرم IP کور، کوم چې د MSS، DDR کنټرولرانو، او SERDESIF بلاکونو د بیا تنظیم کولو ترتیب اداره کوي.
د پرفیریل پیل کولو پروسه په لاندې ډول کار کوي:
- د بیا تنظیم کولو سره، Cortex-M3 د CMSIS SystemInit() فعالیت پرمخ وړي. دا فنکشن په اوتومات ډول اجرا کیږي مخکې لدې چې د غوښتنلیک اصلي () فنکشن اجرا شي.
د CoreResetP محصول سیګنال MSS_HPMS_READY د پیل کولو پروسې په پیل کې تاکید شوی ، دا په ګوته کوي چې MSS او ټول پردیوالونه (د MDDR پرته) د ارتباط لپاره چمتو دي. - د SystemInit() فنکشن د MSS FIC_2 APB3 بس له لارې د DDR کنټرولرانو او SERDESIF تشکیلاتو راجسترونو ته د ترتیب کولو ډاټا لیکي. دا انٹرفیس د نرم CoreConfigP کور سره وصل دی چې په FPGA پارچه کې نصب شوی.
- وروسته له دې چې ټول راجسترونه ترتیب شي، د SystemInit() فنکشن د CoreConfigP کنټرول راجسترونو ته لیکي ترڅو د راجستر ترتیب کولو پړاو بشپړیدل په ګوته کړي؛ د CoreConfigP محصول سیګنالونه CONFIG1_DONE او CONIG2_DONE بیا تایید شوي.
د راجستر ترتیب دوه مرحلې شتون لري (CONFIG1 او CONFIG2) په ډیزاین کې کارول شوي پرفیریلز پورې اړه لري. - که چیرې یو یا دواړه MDDR/FDDR کارول کیږي، او د SERDESIF بلاکونو څخه هیڅ یو په ډیزاین کې نه کارول کیږي، یوازې د راجستر کولو یو پړاو شتون لري. دواړه د CoreConfigP محصول سیګنالونه CONFIG1_DONE او CONIG2_DONE پرته له کوم انتظار / ځنډ څخه یو له بل وروسته تاکید کیږي.
که چیرې په غیر PCIe حالت کې یو یا ډیر SERDESIF بلاکونه په ډیزاین کې کارول کیږي، د راجستر ترتیب یوازې یو پړاو شتون لري. CONFIG1_DONE او CONIG2_DONE پرته له کوم انتظار / ځنډ څخه یو له بل څخه وروسته تایید شوي.
که چیرې د PCIe حالت کې یو یا ډیر SERDESIF بلاکونه په ډیزاین کې کارول کیږي، د راجستر ترتیب دوه مرحلې شتون لري. CONFIG1_DONE د راجستر ترتیب کولو لومړی پړاو بشپړیدو وروسته تایید شوی. د SERDESIF سیسټم او د لین راجسترونه پدې مرحله کې ترتیب شوي. که SERDESIF په غیر PCIE حالت کې تنظیم شوی وي، د CONFIG2_DONE سیګنال هم سمدلاسه تاکید کیږي. - د راجسټر ترتیب دوهم پړاو بیا تعقیبوي (که SERDESIF په PCIE حالت کې تنظیم شوی وي). لاندې بیلابیل پیښې دي چې په دوهم پړاو کې پیښیږي:
- CoreResetP د PHY_RESET_N او CORE_RESET_N سیګنالونه ردوي چې د هر کارول شوي SERDESIF بلاکونو سره مطابقت لري. دا د محصول سیګنال SDIF_RELEASED هم تاییدوي وروسته له دې چې د SERDESIF ټول بلاکونه له تنظیم څخه بهر وي. دا SDIF_RELEASED سیګنال د CoreConfigP ته د ښودلو لپاره کارول کیږي چې د SERDESIF کور د بیا تنظیم کولو څخه بهر دی او د راجستر ترتیب دوهم پړاو لپاره چمتو دی.
- یوځل چې د SDIF_RELEASED سیګنال تاکید وشي ، د SystemInit() فنکشن په مناسب SERDESIF لین کې د PMA_READY ادعا لپاره رایه اچونه پیل کوي. یوځل چې PMA_READY تایید شي، د SERDESIF راجسترونو دویمه سیټ (PCIE راجسترونه) د SystemInit() فنکشن لخوا ترتیب شوي / لیکل شوي. - وروسته له دې چې د PCIE ټول راجسترونه ترتیب شي، د SystemInit() فنکشن د CoreConfigP کنټرول راجسترونو ته لیکي ترڅو د راجستر ترتیب د دویم پړاو بشپړیدل په ګوته کړي؛ د CoreConfigP محصول سیګنال CONIG2_DONE بیا ادعا کیږي.
- د پورتنیو سیګنال ادعاګانو/de-Assertions سربیره، CoreResetP د لاندې دندو په ترسره کولو سره د مختلف بلاکونو ابتکار هم اداره کوي:
- د FDDR اصلي ری سیٹ غیر تاکید کول
- د SERDESIF غیر تاکید کول د PHY او CORE بیا تنظیم کول بندوي
- د FDDR PLL (FPLL) لاک سیګنال څارنه. FPLL باید د دې تضمین لپاره لاک شوی وي چې د FDDR AXI/AHBLite ډیټا انٹرفیس او FPGA فیبرک کولی شي په سمه توګه اړیکه ونیسي.
- د SERDESIF بلاک PLL (SPLL) لاک سیګنالونو څارنه. SPLL باید د دې تضمین لپاره لاک شوی وي چې د SERDESIF بلاکس AXI/AHBLite انٹرفیس (PCIe mode) یا XAUI انٹرفیس کولی شي د FPGA پارچه سره په سمه توګه اړیکه ونیسي.
- د DDR بهرني حافظې تنظیم کولو ته انتظار کول او د DDR کنټرولرانو لخوا لاسرسي ته چمتو اوسئ. - کله چې ټول پریفیرالونه خپل پیل بشپړ کړي، CoreResetP د INIT_DONE سیګنال تاکید کوي؛ د CoreConfigP داخلي راجستر INIT_DONE بیا ادعا کیږي.
که چیرې یو یا دواړه MDDR/FDDR کارول کیږي، او د DDR پیل کولو وخت ته رسیدلی وي، د CoreResetP محصول سیګنال DDR_READY تایید شوی. د دې سیګنال ادعا DDR_READY د یوې نښې په توګه څارل کیدی شي چې DDR (MDDR/FDDR) د اړیکو لپاره چمتو دی.
که چیرې یو یا ډیر SERDESIF بلاکونه وکارول شي، او د راجستر کولو دویم پړاو په بریالیتوب سره بشپړ شوی، د CoreResetP محصول سیګنال SDIF_READY تایید شوی. د دې سیګنال ادعا SDIF_READY د یوې نښې په توګه څارل کیدی شي چې د SERDESIF ټول بلاکونه د اړیکو لپاره چمتو دي. - د SystemInit() فنکشن، کوم چې د INIT_DONE د ادعا کولو لپاره انتظار باسي، بشپړیږي، او د غوښتنلیک اصلي () فعالیت اجرا کیږي. په دې وخت کې، ټول کارول شوي DDR کنټرولرونه او د SERDESIF بلاکونه پیل شوي، او د فرم ویئر غوښتنلیک او د FPGA فیبرک منطق کولی شي د دوی سره د باور وړ اړیکه ونیسي.
په دې سند کې تشریح شوي میتودولوژي په Cortex-M3 باندې تکیه کوي چې د سیسټم ابتکار کوډ د یوې برخې په توګه د پیل کولو پروسې اجرا کوي د غوښتنلیک اصلي() فعالیت څخه دمخه اجرا شوي.
د FDDR/MDDR، SEREDES (غیر PCIe حالت) او SERDES (PCIe حالت) د پیل کولو مرحلو لپاره په 1-1 شکل، 1-2 شکل او 1-3 شکل کې د جریان چارټونه وګورئ.
شکل 1-4 د پیری فیرل پیل کولو وخت ډیاګرام ښیې.
 |
 |
شکل 1-3 • SERDESIF (PCIe) د پیل کولو جریان چارټ
په دې سند کې بیان شوي د پیل کولو کړنلاره تاسو ته اړتیا لري چې د پیل کولو پروسې په جریان کې Cortex-M3 چل کړئ، حتی که تاسو په کورټیکس-M3 کې د کوم کوډ چلولو پالن نه لرئ. تاسو باید یو بنسټیز فرم ویئر اپلیکیشن جوړ کړئ چې هیڅ نه کوي (یو ساده لوپ، د مثال لپارهample) او بار چې په سرایت شوي غیر بې ثباته حافظه (eNVM) کې د اجرا وړ وي نو د DDR کنټرولر او SERDESIF بلاکونه پیل کیږي کله چې Cortex-M3 بوټ کیږي.
د DDR او SERDESIF بلاکونو په کارولو سره ډیزاین رامینځته کولو لپاره د سیسټم جوړونکي کارول
د SmartFusion2 سیسټم جوړونکی یو پیاوړی ډیزاین وسیله ده چې تاسو سره ستاسو د سیسټم کچې اړتیاو په نیولو کې مرسته کوي او د دې اړتیاو پلي کولو ډیزاین تولیدوي. د سیسټم جوړونکي خورا مهم دنده د پریفیریل ابتکار فرعي سیسټم اتوماتیک رامینځته کول دي. "د DDR او SERDESIF بلاکونو په کارولو سره د ډیزاین جوړولو لپاره د سمارټ ډیزاین کارول" په 17 پاڼه کې په تفصیل سره تشریح کوي چې څنګه د سیسټم جوړونکي پرته دا ډول حل رامینځته کړي.
که تاسو د سیسټم جوړونکي کاروئ، تاسو باید لاندې دندې ترسره کړئ ترڅو داسې ډیزاین رامینځته کړئ چې ستاسو د DDR کنټرولر او SERDESIF بلاکونه په بریښنا کې پیل کړي:
- د وسیلې د ځانګړتیاوو په پاڼه کې (شکل 2-1)، مشخص کړئ چې کوم DDR کنټرولر کارول کیږي او ستاسو په ډیزاین کې څومره SERDESIF بلاکونه کارول کیږي.
- د حافظې په پاڼه کې، د DDR ډول (DDR2/DDR3/LPDDR) او ستاسو د بهرني DDR یادونو لپاره د ترتیب کولو ډاټا مشخص کړئ. د جزیاتو لپاره د حافظې پاڼې برخه وګورئ.
- په پریفیرال پاڼه کې، د فیبرک DDR فرعي سیسټم او/یا د MSS DDR FIC فرعي سیسټم (اختیاري) ته د AHBLite/AXI په توګه ترتیب شوي فابریک ماسټران اضافه کړئ.
- د ساعت ترتیباتو پاڼې کې، د DDR فرعي سیسټمونو لپاره د ساعت فریکونسۍ مشخص کړئ.
- خپل ډیزاین مشخصات بشپړ کړئ او پای کلیک وکړئ. دا د سیسټم جوړونکي ډیزاین رامینځته کوي ، پشمول د 'ابتکار کولو' حل لپاره اړین منطق.
- که تاسو د SERDESIF بلاکونه کاروئ، نو تاسو باید په خپل ډیزاین کې د SERDESIF بلاکونه انسټیټیوټ کړئ او د دوی ابتدايي بندرونه د سیسټم جوړونکي تولید شوي کور سره وصل کړئ.
د سیسټم جوړونکي وسیله ځانګړتیاوې پاڼه
د وسیلې د ځانګړتیاوو په پاڼه کې، مشخص کړئ چې کوم DDR کنټرولرونه (MDDR او/یا FDDR) کارول کیږي او ستاسو په ډیزاین کې څومره SERDESIF بلاکونه کارول کیږي (شکل 2-1).
شکل 2-1 • د سیسټم جوړونکي وسیله ځانګړتیاوې پاڼه
د سیسټم جوړونکي حافظې پاڼه
د MSS DDR (MDDR) یا فیبرک DDR (FDDR) کارولو لپاره، د غورځولو لیست څخه د یادښت ډول غوره کړئ (شکل 2-2).
شکل 2-2 • د MSS بهرنۍ حافظه
تاسو باید:
- د DDR ډول غوره کړئ (DDR2، DDR3 یا LPDDR).
- د DDR حافظې د تنظیم کولو وخت تعریف کړئ. د سم حافظې ترتیب کولو وخت تنظیم کولو لپاره د خپل بهرني DDR حافظې مشخصاتو سره مشوره وکړئ. د DDR حافظه ممکن په سمه توګه پیل کولو کې پاتې راشي که چیرې د حافظې د تنظیم کولو وخت په سمه توګه نه وي ټاکل شوی.
- یا د DDR راجستر ترتیب ډاټا وارد کړئ یا خپل د DDR حافظې پیرامیټونه تنظیم کړئ. د جزیاتو لپاره، مراجعه وکړئ د مایکروسیمي سمارټ فیوژن 2 لوړ سرعت سریال او DDR انٹرفیس د کارونکي لارښود.
دا ډاټا د DDR راجستر BFM او د فرم ویئر ترتیب کولو لپاره کارول کیږي fileلکه څنګه چې په 26 مخ او "BFM کې د فرم ویئر غوښتنلیک رامینځته کول او تالیف کول" کې تشریح شوي Fileپه 27 پاڼه کې د ډیزاین سمولو لپاره کارول کیږي. د مایکروسیمي سمارټ فیوژن 2 لوړ سرعت سریال او DDR انٹرفیس د کارونکي لارښود.
یو پخوانیampد تشکیلاتو le file ترکیب په 2-3 شکل کې ښودل شوی. د راجستر نومونه چې پدې کې کارول کیږي file ورته ورته دي لکه څنګه چې په کې تشریح شوي د مایکروسیمي سمارټ فیوژن 2 لوړ سرعت سریال او DDR انٹرفیس د کارونکي لارښود
شکل 2-3 • ترتیب File نحوي Example
د سیسټم جوړونکي پرفیریلز پاڼه
په پریفیرال پاڼه کې، د هر DDR کنټرولر لپاره یو جلا فرعي سیسټم رامینځته شوی (د FDDR لپاره د فابریک DDR فرعي سیسټم او د MDDR لپاره د MSS DDR FIC فرعي سیسټم). تاسو کولی شئ د دې هر فرعي سیسټم لپاره د فیبرک AMBA ماسټر (د AXI/AHBLite په توګه ترتیب شوی) کور اضافه کړئ ترڅو د DDR کنټرولرانو ته د فابریک ماسټر لاسرسی وړ کړي. په نسل کې، سیسټم جوړونکی په اوتومات ډول د بس کورونه (د AMBA ماسټر اضافه شوي ډول پورې اړه لري) او د بس کور ماسټر BIF افشا کوي او د اړوندو فرعي سیسټمونو (FDDR/MDDR) د مناسب پن ګروپونو لاندې د ساعت او بیا تنظیم پنونه افشا کوي. پورته ټول هغه څه چې تاسو یې باید وکړئ BIFs د مناسب فابریک ماسټر کور سره وصل کړئ چې تاسو به یې په ډیزاین کې ګړندي کړئ. د MDDR په حالت کې، دا اختیاري ده چې د MSS DDR FIC فرعي سیسټم کې د فیبرک AMBA ماسټر کور اضافه کړئ؛ Cortex-M3 په دې فرعي سیسټم کې ډیفالټ ماسټر دی. شکل 2-4 د سیسټم جوړونکي پرفیریلز پاڼه ښیي.
شکل 2-4 • د سیسټم جوړونکي پرفیریلز پاڼه
د سیسټم جوړونکي ساعت ترتیباتو پاڼه
د ساعت ترتیباتو پاڼې کې، د هر DDR کنټرولر لپاره، تاسو باید د هر DDR (MDDR او/یا FDDR) فرعي سیسټم پورې اړوند د ساعت فریکونسۍ مشخص کړئ.
د MDDR لپاره، تاسو باید مشخص کړئ:
- MDDR_CLK - دا ساعت د DDR کنټرولر عملیاتي فریکونسۍ ټاکي او باید د ساعت فریکونسۍ سره سمون ولري چې تاسو غواړئ ستاسو بهرنۍ DDR حافظه پرمخ وړئ. دا ساعت د M3_CLK (Cortex-M3 او MSS اصلي ساعت، شکل 2-5) د څو په توګه تعریف شوی. MDDR_CLK باید د 333 MHz څخه کم وي.
- DDR_FIC_CLK - که تاسو د FPGA پارچه څخه MDDR ته هم لاسرسی غوره کړی وي، تاسو اړتیا لرئ د DDR_FIC_CLK مشخص کړئ. د دې ساعت فریکونسۍ د MDDR_CLK د تناسب په توګه تعریف شوې او باید د فریکونسۍ سره سمون ولري په کوم کې چې د FPGA فیبرک فرعي سیسټم چې MDDR ته لاسرسی لري پرمخ ځي.
شکل 2-5 • Cortex-M3 او MSS اصلي ساعت؛ د MDDR ساعتونه
د FDDR لپاره، تاسو باید مشخص کړئ:
- FDDR_CLK - د DDR کنټرولر عملیاتي فریکونسۍ ټاکي او باید د ساعت فریکونسۍ سره سمون ولري په کوم کې چې تاسو غواړئ ستاسو بهرنۍ DDR حافظه پرمخ بوځي. په یاد ولرئ چې دا ساعت د M3_CLK (MSS او Cortex-M3 ساعت، شکل 2-5) د څو په توګه تعریف شوی. FDDR_CLK باید د 20 MHz او 333 MHz دننه وي.
- FDDR_SUBSYSTEM_CLK - د دې ساعت فریکونسۍ د FDDR_CLK د تناسب په توګه تعریف شوې او باید د فریکونسۍ سره سمون ولري په کوم کې چې د FPGA فیبرک فرعي سیسټم چې FDDR ته لاسرسی لري روان وي.
شکل 2-6 • د ټوکر DDR ساعتونه
د SERDESIF ترتیب
د SERDESIF بلاکونه د سیسټم جوړونکي لخوا رامینځته شوي ډیزاین کې سمدستي ندي. په هرصورت، د ټولو SERDESIF بلاکونو لپاره، د پیل کولو سیګنالونه د سیسټم جوړونکي کور په انٹرفیس کې شتون لري او کیدای شي د SERDESIF کور سره وصل شي د درجه بندي په راتلونکې کچه کې، لکه څنګه چې په 2-7 شکل کې ښودل شوي.
شکل 2-7 • SERDESIF پرفیریل ابتکار ارتباط
د DDR ترتیب کولو راجسترونو ته ورته، هر SERDES بلاک هم د ترتیب کولو راجسترونه لري چې باید د چلولو په وخت کې پورته شي. تاسو کولی شئ دا د راجستر ارزښتونه وارد کړئ یا د لوړ سرعت سیریل انٹرفیس ترتیب کوونکی (شکل 2-8) وکاروئ ترڅو خپل PCIe یا EPCS پیرامیټرو ته ننوځي او د راجستر ارزښتونه په اوتومات ډول ستاسو لپاره محاسبه کیږي. د جزیاتو لپاره، مراجعه وکړئ د SERDES ترتیب کوونکی کارن لارښود.
انځور 2-8 • د لوړ سرعت سیریل انٹرفیس ترتیب کوونکی
یوځل چې تاسو خپل د کارونکي منطق د سیسټم جوړونکي بلاک او SERDES بلاک سره مدغم کړئ ، تاسو کولی شئ خپل لوړ پوړ سمارټ ډیزاین رامینځته کړئ. دا ټول HDL او BFM تولیدوي files چې ستاسو د ډیزاین پلي کولو او انډول کولو لپاره اړین دي. بیا تاسو کولی شئ د ډیزاین جریان پاتې برخې سره پرمخ لاړشئ.
د DDR او SERDESIF بلاکونو په کارولو سره د ډیزاین رامینځته کولو لپاره د سمارټ ډیزاین کارول
دا برخه تشریح کوي چې څنګه د SmartFusion2 سیسټم جوړونکي کارولو پرته د بشپړ 'ابتکار' حل سره یوځای کول. هدف دا دی چې تاسو سره مرسته وکړئ چې پوه شئ چې تاسو باید څه وکړئ که تاسو نه غواړئ د سیسټم جوړونکی وکاروئ. دا برخه دا هم تشریح کوي چې د سیسټم جوړونکي وسیله واقعیا ستاسو لپاره څه رامینځته کوي. دا برخه تشریح کوي چې څنګه:
- د DDR کنټرولر او SERDESIF تشکیلاتو راجسترونو لپاره د ترتیب کولو ډاټا داخل کړئ.
- د DDR کنټرولرانو او SERDESIF تشکیلاتو راجسترونو ته د ترتیب کولو ډیټا لیږدولو لپاره اړین فابریک کورونه انسټاګرام او وصل کړئ.
د DDR کنټرولر ترتیب
د MSS DDR (MDDR) او د فیبرک DDR (FDDR) کنټرولر باید په متحرک ډول تنظیم شي (د چلولو په وخت کې) ترڅو د بهرني DDR حافظې ترتیب کولو اړتیاو سره سمون ولري (DDR حالت، PHY عرض، برسټ موډ، ECC، او نور). په MDDR/FDDR ترتیب کونکي کې داخل شوي معلومات د CMSIS SystemInit() فنکشن لخوا د DDR کنټرولر ترتیب کولو راجسترونو ته لیکل کیږي. ترتیب کوونکی د مختلف ډوله ترتیب ډیټا داخلولو لپاره درې مختلف ټبونه لري:
- عمومي معلومات (DDR حالت، د معلوماتو عرض، د ساعت فریکونسی، ECC، د فیبرک انٹرفیس، د ډرایو ځواک)
- د حافظې د پیل کولو ډاټا (د برسټ اوږدوالی، د برسټ ترتیب، د وخت حالت، ځنډ، او نور)
- د حافظې وخت ډاټا
د خپل بهرني DDR حافظې مشخصاتو ته مراجعه وکړئ او د DDR کنټرولر تنظیم کړئ ترڅو ستاسو د بهرني DDR حافظې اړتیاو سره سمون ولري.
د DDR ترتیب په اړه د جزیاتو لپاره، مراجعه وکړئ د SmartFusion2 MSS DDR ترتیب کارونکي لارښود.
د SERDESIF ترتیب
په سمارټ ډیزاین کینوس کې د SERDES بلاک دوه ځله کلیک وکړئ ترڅو د SERDES تنظیم کولو لپاره تنظیم کونکي خلاص کړئ (شکل 3-1). تاسو کولی شئ دا د راجستر ارزښتونه وارد کړئ یا د خپل PCIe یا EPCS پیرامیټونو ته د ننوتلو لپاره د SERDES ترتیب کوونکی وکاروئ او د راجستر ارزښتونه په اوتومات ډول ستاسو لپاره محاسبه کیږي. د جزیاتو لپاره، مراجعه وکړئ د SERDES ترتیب کوونکی کارن لارښود.
انځور 3-1 • د لوړ سرعت سیریل انٹرفیس ترتیب کوونکی
د FPGA ډیزاین ابتکار فرعي سیسټم رامینځته کول
د DDR او SERDESIF بلاکونو پیل کولو لپاره، تاسو باید د FPGA پارچه کې د ابتکار فرعي سیسټم رامینځته کړئ. د FPGA فیبرک ابتکار فرعي سیسټم ډیټا د Cortex-M3 څخه DDR او SERDESIF تشکیلاتو راجسترونو ته لیږدوي ، د دې بلاکونو لپاره اړین ترتیب ترتیب تنظیموي چې عملیاتي وي او سیګنالونه کله چې دا بلاکونه ستاسو د پاتې ډیزاین سره خبرو اترو ته چمتو وي. د پیل کولو فرعي سیسټم رامینځته کولو لپاره ، تاسو باید:
- د MSS دننه FIC_2 تنظیم کړئ
- د CoreConfigP او CoreResetP کورونه انسټاګرام او تنظیم کړئ
- آن چپ 25/50MHz RC اوسیلیټر انسټیټ کړئ
- د سیسټم ری سیٹ (SYSRESET) میکرو انسټاګرام کړئ
- دا اجزا د هر پیریفیریل ترتیب کولو انٹرفیسونو ، ساعتونو ، ری سیٹونو او PLL لاک بندرونو سره وصل کړئ
MSS FIC_2 APB ترتیب
د MSS FIC_2 تنظیم کولو لپاره:
- د MSS ترتیب کوونکی (شکل 2-3) څخه د FIC_2 ترتیب کونکي ډیالوګ بکس خلاص کړئ.
- د Cortex-M3 په کارولو سره ابتکار پیریفیریل غوره کړئ.
- ستاسو په سیسټم پورې اړه لري، یو یا دواړه لاندې چک بکسونه چیک کړئ:
- MSS DDR
- د فابریک DDR او/یا SERDES بلاکونه - په OK کلیک وکړئ او د MSS رامینځته کولو ته لاړشئ (تاسو ممکن دا عمل وځنډوئ تر هغه چې تاسو MSS په بشپړ ډول د خپلو ډیزاین اړتیاو سره تنظیم نه کړئ). د FIC_2 بندرونه (FIC_2_APB_MASTER، FIC_2_APB_M_PCLK او FIC_2_APB_M_RESET_N) اوس د MSS انٹرفیس کې افشا شوي او د CoreConfigP او CoreResetP cores سره وصل کیدی شي.
شکل 3-2 • MSS FIC_2 ترتیب کوونکی
CoreConfigP
د CoreConfigP تنظیم کولو لپاره:
- CoreConfigP په خپل سمارټ ډیزاین کې انسټیټ کړئ (عموما هغه چیرې چې MSS انسټینیټ شوی وي).
دا کور په لیبرو کتلاګ کې موندل کیدی شي (د پیری فیریلز لاندې). - د تنظیم کونکي خلاصولو لپاره په کور دوه ځله کلیک وکړئ.
- کور ترتیب کړئ ترڅو مشخص کړئ چې کوم پیری فیریل باید پیل شي (شکل 3-3)
شکل 3-3 • CoreConfigP ډیالوګ بکس
CoreResetP
د CoreResetP تنظیم کولو لپاره:
- CoreResetP په خپل سمارټ ډیزاین کې انسټیټ کړئ (عموما هغه چیرې چې MSS انسټینیټ شوی وي).
دا کور په لیبرو کتلاګ کې موندل کیدی شي ، د پیری فیریلز لاندې. - د سمارټ ډیزاین کینوس دننه کور دوه ځله کلیک وکړئ ترڅو تنظیم کونکي خلاص کړئ (شکل 3-4).
- د دې لپاره اصلي ترتیب کړئ:
- د بهرنۍ بیا تنظیم چلند مشخص کړئ (EXT_RESET_OUT تاکید شوی). له څلورو انتخابونو څخه یو غوره کړئ:
o EXT_RESET_OUT هېڅکله نه منل کېږي
o EXT_RESET_OUT تاکید کیږي که چیرې د پاور اپ ری سیٹ (POWER_ON_RESET_N) ادعا شوې وي
o EXT_RESET_OUT ادعا کیږي که چیرې FAB_RESET_N ادعا شوې وي
o EXT_RESET_OUT تاکید کیږي که چیرې د پاور اپ ری سیٹ (POWER_ON_RESET_N) یا FAB_RESET_N ادعا شوی وي
- د وسیلې حجم مشخص کړئtage. ټاکل شوی ارزښت باید د حجم سره سمون ولريtagاو تاسو د لیبرو پروژې ترتیباتو ډیالوګ بکس کې غوره کړی.
- مناسب چیک باکسونه چیک کړئ ترڅو وښیې چې تاسو په خپل ډیزاین کې کوم پیری فیرونه کاروئ.
- د بهرني DDR حافظې تنظیم کولو وخت مشخص کړئ. دا د ټولو DDR یادونو لپاره اعظمي ارزښت دی چې ستاسو په غوښتنلیک کې کارول کیږي (MDDR او FDDR). د دې پیرامیټر تنظیم کولو لپاره د بهرني DDR حافظې پلورونکي ډیټا شیټ ته مراجعه وکړئ. 200us د DDR2 او DDR3 یادونو لپاره په 200MHz کې چلولو لپاره یو ښه ډیفالټ ارزښت دی. دا یو خورا مهم پیرامیټر دی چې په سیلیکون کې د کاري سمولیشن او کاري سیسټم تضمین کولو لپاره. د تنظیم کولو وخت لپاره غلط ارزښت ممکن د سمولو غلطیو پایله ولري. د دې پیرامیټر تنظیم کولو لپاره د DDR حافظې پلورونکي ډیټا شیټ ته مراجعه وکړئ.
- ستاسو په ډیزاین کې د هر SERDES بلاک لپاره ، مناسب بکسونه چیک کړئ ترڅو وښیې چې ایا:
o PCIe کارول کیږي
o د PCIe هټ ریسیټ لپاره ملاتړ ته اړتیا ده
o د PCIe L2/P2 ملاتړ ته اړتیا ده
یادونه: که تاسو 090 die(M2S090) کاروئ او ستاسو ډیزاین SERDESIF کاروي، تاسو اړتیا نلرئ چې لاندې کوم چیک باکس چیک کړئ: 'PCIe لپاره کارول شوي'، 'PCIe HotReset ملاتړ شامل کړئ' او 'PCIe L2/P2 ملاتړ شامل کړئ'. که تاسو کوم غیر 090 وسیله کاروئ او یو یا ډیر SERDESIF بلاکونه کاروئ ، تاسو باید د مناسب SERDESIF برخې لاندې ټول څلور چیک باکسونه چیک کړئ.
یادونه: پدې ترتیب کونکي کې تاسو ته د موجودو اختیارونو په اړه توضیحاتو لپاره ، د CoreResetP لاسي کتاب ته مراجعه وکړئ.
شکل 3-4 • CoreResetPConfigurator
25/50MHz اوسیلیټر انسټیټیشن
CoreConfigP او CoreResetP د آن چپ 25/50MHz RC آسیلیټر لخوا کلاک شوي. تاسو باید د 25/50MHz اوسیلیټر انسټیټیوټ کړئ او له دې کورونو سره یې وصل کړئ.
- په خپل سمارټ ډیزاین کې د چپ آسیلیټر کور انسټیټ کړئ (عموما هغه چیرې چې MSS انسټینیټ شوی وي). دا کور د ساعت او مدیریت لاندې په لیبرو کتلاګ کې موندل کیدی شي.
- دا کور داسې تنظیم کړئ چې RC اوسیلیټر د FPGA پارچه چلوي، لکه څنګه چې په 3-5 شکل کې ښودل شوي.
شکل 3-5 • د چپ آسیلیټرونو ترتیب کوونکی
د سیسټم ری سیٹ (SYSRESET) انسټیټیشن
د SYSRESET میکرو ستاسو ډیزاین ته د وسیلې کچې ریسیټ فعالیت چمتو کوي. د POWER_ON_RESET_N د محصول سیګنال ادعا کیږي / رد کیږي کله چې چپ فعال شي یا خارجي پن DEVRST_N ادعا شوی / رد شوی وي (شکل 3-6).
په خپل سمارټ ډیزاین کې د SYSRESET میکرو انسټیټیوټ کړئ (معمولا هغه چیرې چې MSS انسټینیټ شوی وي). دا میکرو د مایکرو کتابتون لاندې په لیبرو کتلاګ کې موندل کیدی شي. د دې میکرو هیڅ ترتیب ته اړتیا نشته.
شکل 3-6 • SYSRESET میکرو
په ټولیز ډول ارتباط
وروسته له دې چې تاسو په خپل ډیزاین کې MSS، FDDR، SERDESIF، OSC، SYSRESET، CoreConfigP او CoreResetP کورونه انسټاګرام او تنظیم کړئ، تاسو اړتیا لرئ چې د پریفیریل ابتکار فرعي سیسټم جوړولو لپاره یې وصل کړئ. په دې سند کې د ارتباط توضیحاتو ساده کولو لپاره، دا د CoreConfigP او CoreResetP اړوند ارتباطاتو سره تړلې د APB3 مطابقت لرونکي ترتیب ډیټا لارې ارتباط کې مات شوی.
د ډیټا لار ارتباط تنظیم کول
شکل 3-7 ښیې چې څنګه د CoreConfigP د MSS FIC_2 سیګنالونو او پرفیریلونو د APB3 مطابقت لرونکي تشکیلاتو انٹرفیسونو سره وصل کړئ.
جدول 3-1 • د ډیټا پاټ پورټ/BIF اتصالونو ترتیب کول
| FROM پورټ/بس انٹرفیس (BIF) / اجزا |
TO پورټ/بس انټرفیس (BIF)/جزی |
||
| APB S PRESET N/ CoreConfigP | APB S PRESET N/ SDIF<0/1/2/3> | APB S PRESET N/ FDDR |
MDDR APB S Prese TN/MSS |
| APB S PCLK/ CoreConfigP | APB S PCLK/SDIF | APB S PCLK/FDDR | MDDR APB S POLK/ MSS |
| MDDR APBmslave/ CoreConfig | MDDR APB غلام (BIF)/MSS | ||
| SDIF<0/1/2/ 3> APBmslave/Config | APB غلام (BIF)/ SDIF<0/1/2/3> | ||
| FDDR APBmslave | APB غلام (BIF) / FDDR | ||
| FIC 2 APBmmaster/ CoreConfigP | FIC 2 APB ماسټر/ MSS | ||
شکل 3-7 • FIC_2 APB3 فرعي سیسټم ارتباط
ساعتونه او ارتباط بیا تنظیموي
شکل 3-8 ښیې چې څنګه د کور ریسیټ پی د بهرني ریسیټ سرچینو سره وصل کړئ او د پریرالونو اصلي ریسیټ سیګنالونه. دا دا هم ښیې چې څنګه CoreResetP د پریفیرال ساعت ترکیب حالت سیګنالونو (PLL لاک سیګنالونو) سره وصل کړئ. سربیره پردې ، دا ښیې چې څنګه CoreConfigP او CoreResetP سره وصل دي.
شکل 3-8 • کور SF2Reset د فرعي سیسټم ارتباط
د فرم ویئر غوښتنلیک رامینځته کول او تالیف کول
کله چې تاسو د LiberoSoC څخه فرم ویئر صادر کړئ (ډیزاین فلو کړکۍ> صادرات فرم ویئر> صادرات فرم ویئر)، لیبرو لاندې تولیدوي fileپه دی /firmware/drivers_config/ sys_config فولډر:
- sys_config.c - د ډیټا جوړښتونه لري چې د پردیو راجسترونو ارزښتونه ساتي.
- sys_config.h - د # تعریف بیانونه لري چې مشخص کوي چې په ډیزاین کې کوم پیری فیرلز کارول کیږي او پیل کولو ته اړتیا لري.
- sys_config_mddr_define.h - د MDDR کنټرولر ترتیب ډیټا لري چې د راجستر تنظیم کولو ډیالوګ بکس کې داخل شوي.
- sys_config_fddr_define.h - د FDDR کنټرولر ترتیب کولو ډیټا لري چې د راجستر تنظیم کولو ډیالوګ بکس کې داخل شوي.
- sys_config_mss_clocks.h – دا file د MSS ساعت فریکونسۍ لري لکه څنګه چې د MSS CCC ترتیب کونکي کې تعریف شوي. دا فریکونسۍ د CMSIS کوډ لخوا کارول کیږي ترڅو ډیری MSS ډرایورانو ته د دقیق ساعت معلومات چمتو کړي چې باید د دوی پیری فیرل کلاک (PCLK) فریکونسۍ ته لاسرسی ولري (د مثال په توګه د MSS UART باډ نرخ ویشونکي د باډ نرخ او د PCLK فریکونسۍ فعالیت دی. ).
- sys_config_SERDESIF_ .c - SERDESIF_ لري د SERDESIF_ په جریان کې چمتو شوي ترتیب شوي ډاټا ثبت کړئ د ډیزاین په جوړولو کې د بلاک ترتیب.
- sys_config_SERDESIF_ .ه - د # تعریف بیانونه لري چې د راجسټر تنظیم کولو جوړه شمیره او د لین شمیره مشخصوي چې د PMA_READY لپاره رایه ورکولو ته اړتیا لري (یوازې په PCIe حالت کې).
دا files د CMSIS کوډ لپاره اړین دي چې په سمه توګه تالیف کړي او ستاسو د اوسني ډیزاین په اړه معلومات ولري، په شمول د MSS لپاره د پردې ترتیب کولو ډاټا او د ساعت ترتیب کولو معلومات.
دا ترمیم مه کوئ fileپه لاسي ډول؛ دوی هرکله چې د سمارټ ډیزاین اجزاوې چې اړونده پیریفیرالونه لري تولید کیږي اړونده برخې/پریفیرل لارښودونو ته رامینځته کیږي. که چیرې د کوم پردیو د تنظیم کولو ډیټا کې کوم بدلون رامینځته شي ، نو تاسو اړتیا لرئ د فرم ویئر پروژې بیا صادر کړئ ترڅو تازه شوي فرم ویئر files (پورته لیست وګورئ) ته صادر شوي / firmware/drivers_config/sys_config فولډر.
کله چې تاسو فرم ویئر صادر کړئ، Libero SoC د فرم ویئر پروژې رامینځته کوي: یو کتابتون چیرې چې ستاسو د ډیزاین ترتیب files او چلوونکي راټول شوي دي.
که تاسو د جوړولو پروژه وګورئ چیک باکس کله چې تاسو فرم ویئر صادر کړئ ، د سافټویر SoftConsole/IAR/Keil پروژه رامینځته کیږي ترڅو د غوښتنلیک پروژه وساتي چیرې چې تاسو کولی شئ main.c او کارونکي C/H ترمیم کړئ files. د SoftConSole/IAR/Keil پروژه پرانیزئ ترڅو د CMSIS کوډ په سمه توګه ترتیب کړئ او ستاسو د هارډویر ډیزاین سره سمون لپاره ستاسو د فرم ویئر غوښتنلیک په سمه توګه ترتیب کړئ.
BFM Fileد ډیزاین سمولو لپاره کارول کیږي
کله چې تاسو د سمارټ ډیزاین اجزا تولید کړئ چې ستاسو ډیزاین سره تړلي پرفیریلز لري، سمولیشن fileد اړوندو پردیو سره په مطابقت کې تولید شوي د سمولو لارښود:
- test.bfm - د لوړې کچې BFM file دا لومړی ځل د هرې سمولیشن په جریان کې اجرا کیږي چې د SmartFusion2 MSS Cortex-M3 پروسیسر تمرین کوي. دا په دې ترتیب کې peripheral_init.bfm او user.bfm اجرا کوي.
- MDDR_init.bfm - که ستاسو ډیزاین MDDR کاروي، لیبرو دا تولیدوي file; دا د BFM لیکلو کمانډونه لري چې د MSS DDR کنفیګریشن راجستر ډیټا نقلوي چې تاسو داخل کړی (د ایډیټ راجستر ډیالوګ باکس یا MSS_MDDR GUI کې) د MSS DDR کنټرولر راجسټرونو کې.
- FDDR_init.bfm - که ستاسو ډیزاین FDDR کاروي، لیبرو دا تولیدوي file; دا د BFM لیکلو کمانډونه لري چې د فیبرک DDR کنفیګریشن راجستر ډیټا نقلوي چې تاسو داخل کړی (د ایډیټ راجستر ډیالوګ باکس یا FDDR GUI کې) د فیبرک DDR کنټرولر راجسټرونو کې.
- SERDESIF_ _init.bfm - که ستاسو ډیزاین یو یا څو SERDESIF بلاکونه کاروي، لیبرو دا تولیدوي file د هر SERDESIF_ لپاره کارول شوي بلاکونه؛ دا د BFM لیکلو کمانډونه لري چې د SERDESIF ترتیب کولو راجستر ډیټا لیکلو سره سمولټ کوي چې تاسو یې داخل کړی (د راجسترونو د ترمیم ډیالوګ بکس په کارولو سره یا په SERDESIF_ کې GUI) په SERDESIF_ کې ثبتونه که د SERDESIF بلاک د PCIe په توګه تنظیم شوی وي، دا file ځینې # تعریف بیانونه هم لري چې په بشپړ ترتیب کې د 2 راجسټر ترتیب مرحلو اجرا کول کنټرولوي.
- user.bfm - د کارونکي امرونه لري. دا حکمونه د peripheral_init.bfm بشپړولو وروسته اجرا کیږي. دا ترمیم کړئ file ستاسو د BFM امرونو ته د ننوتلو لپاره.
- SERDESIF_ _user.bfm - د کارونکي امرونه لري. دا ترمیم کړئ file ستاسو د BFM امرونو ته د ننوتلو لپاره. دا وکاروئ که تاسو SERDESIF_ ترتیب کړی وي بلاک په BFM PCIe سمولیشن حالت کې او د AXI/AHBLite ماسټر په توګه. که تاسو SERDESIF_ ترتیب کړی وي په RTL سمولیشن حالت کې بلاک، تاسو به دې ته اړتیا ونلرئ file.
کله چې تاسو هر ځل سمولیشن غوښتنه کوئ، لاندې دوه سمول files ته بیا جوړیږي د تازه منځپانګو سره سمولیشن لارښود:
- subsystem.bfm - ستاسو په ډیزاین کې کارول شوي هر پریفیریل لپاره # تعریف بیانونه لري، کوم چې د peripheral_init.bfm ځانګړې برخه مشخصوي چې د هر پیریفیریل سره په مطابقت کې اجرا کیږي.
- operipheral_init.bfm - د BFM طرزالعمل لري چې د CMSIS:: SystemInit() فنکشن په Cortex-M3 کې چلوي مخکې له دې چې تاسو اصلي() طرزالعمل ته ننوځي انډول کوي. دا د هر هغه پریفیرال لپاره چې په ډیزاین کې کارول شوي د تنظیم کولو ډیټا کاپي کوي د سم پرفیریل تشکیلاتو راجسترونو ته او بیا انتظار کوي ترڅو ټول پریفیرالونه چمتو شي مخکې له دې چې ادعا وکړي چې تاسو کولی شئ دا پریفیرالونه وکاروئ. دا MDDR_init.bfm او FDDR_init.bfm اجرا کوي.
د دې تولید کارول files، ستاسو په ډیزاین کې د DDR کنټرولرونه په اوتومات ډول ترتیب شوي، سمول کوي چې په SmartFusion2 وسیلې کې څه پیښیږي. تاسو کولی شئ user.bfm ترمیم کړئ file ستاسو د ډیزاین سمولو لپاره اړین امرونه اضافه کولو لپاره (کورټیکس-M3 ماسټر دی). دا کمانډونه وروسته له هغه اجرا کیږي چې د پرفیریلز پیل شوي وي. test.bfm, subsystem.bfm, peripheral_init.bfm, MDDR_init.bfm, FDDR_init.bfm مه ایډیټ کړئ files او د SERDESIF_ _init.bfm files.
د محصول ملاتړ
د مایکروسیمي SoC محصولاتو ګروپ خپل محصولات د مختلف ملاتړ خدماتو سره ملاتړ کوي ، پشمول د پیرودونکي خدمت ، د پیرودونکي تخنیکي ملاتړ مرکز ، webسایټ، بریښنایی میل، او په ټوله نړۍ کې د پلور دفترونه.
دا ضمیمه د مایکروسیمي SoC محصولاتو ګروپ سره اړیکه نیولو او د دې ملاتړ خدماتو کارولو په اړه معلومات لري.
د پیرودونکو خدمت
د غیر تخنیکي محصول مالتړ لپاره د پیرودونکي خدماتو سره اړیکه ونیسئ، لکه د محصول قیمت، د محصول لوړول، تازه معلومات، د امر حالت، او واک ورکول.
د شمالي امریکا څخه، زنګ ووهئ 800.262.1060
د نورې نړۍ څخه، زنګ ووهئ 650.318.4460
فکس، د نړۍ له هر ځای څخه، 408.643.6913
د پیرودونکي تخنیکي ملاتړ مرکز
د مایکروسيمي SoC محصولاتو ګروپ خپل د پیرودونکي تخنیکي ملاتړ مرکز د لوړ مهارت لرونکي انجینرانو سره کار کوي چې کولی شي ستاسو د هارډویر ، سافټویر او ډیزاین پوښتنو ته د مایکروسمي SoC محصولاتو په اړه ځواب ویلو کې مرسته وکړي. د پیرودونکي تخنیکي ملاتړ مرکز د غوښتنلیک یادښتونو رامینځته کولو ، د ډیزاین دورې عمومي پوښتنو ته ځوابونه ، د پیژندل شوي مسلو اسنادو او مختلف پوښتنو ته ځواب ویلو کې ډیر وخت مصرفوي. نو، مخکې له دې چې تاسو موږ سره اړیکه ونیسئ، مهرباني وکړئ زموږ آنلاین سرچینو ته مراجعه وکړئ. دا ډیر احتمال لري چې موږ دمخه ستاسو پوښتنو ته ځواب ورکړ.
تخنیکي ملاتړ
د پیرودونکي ملاتړ څخه لیدنه وکړئ webسایټ (www.microsemi.com/soc/support/search/default.aspxد نورو معلوماتو او ملاتړ لپاره. ډیری ځوابونه په لټون کې شتون لري web په منابعو کې ډیاګرامونه، انځورونه، او د نورو سرچینو سره اړیکې شاملې دي webسایټ
Webسایټ
تاسو کولی شئ د SoC کور پاڼه کې مختلف تخنیکي او غیر تخنیکي معلومات براوز کړئ www.microsemi.com/soc.
د پیرودونکي تخنیکي ملاتړ مرکز سره اړیکه ونیسئ
د تخنیکي ملاتړ مرکز لوړ مهارت لرونکي انجنیران کار کوي. د تخنیکي ملاتړ مرکز سره د بریښنالیک او یا د مایکروسیمي SoC محصولاتو ګروپ له لارې اړیکه نیول کیدی شي webسایټ
ایمیل
تاسو کولی شئ خپلې تخنیکي پوښتنې زموږ بریښنالیک ته واستوئ او ځوابونه یې د بریښنالیک، فکس یا تلیفون له لارې ترلاسه کړئ. همدارنګه، که تاسو د ډیزاین ستونزې لرئ، تاسو کولی شئ خپل ډیزاین بریښنالیک کړئ fileد مرستې ترلاسه کولو لپاره.
موږ په دوامداره توګه د ورځې په اوږدو کې د بریښنالیک حساب څارنه کوو. کله چې موږ ته ستاسو غوښتنه واستوئ، مهرباني وکړئ ډاډ ترلاسه کړئ چې ستاسو بشپړ نوم، د شرکت نوم، او ستاسو د غوښتنې د اغیزمن پروسس کولو لپاره ستاسو د اړیکو معلومات شامل کړئ.
د تخنیکي ملاتړ بریښنالیک پته ده soc_tech@microsemi.com.
زما قضیې
د مایکروسیمي SoC محصولاتو ګروپ پیرودونکي کولی شي تخنیکي قضیې آنلاین وسپاري او تعقیب کړي زما قضیې.
د امریکا څخه بهر
هغه پیرودونکي چې د متحده ایالاتو د وخت زون څخه بهر مرستې ته اړتیا لري یا کولی شي د بریښنالیک له لارې تخنیکي ملاتړ سره اړیکه ونیسي (soc_tech@microsemi.com) یا د محلي پلور دفتر سره اړیکه ونیسئ. د پلور دفتر لیستونه موندل کیدی شي www.microsemi.com/soc/company/contact/default.aspx.
د ITAR تخنیکي ملاتړ
د RH او RT FPGAs تخنیکي ملاتړ لپاره چې د وسلو مقرراتو (ITAR) کې د نړیوال ترافیک لخوا تنظیم شوي ، له لارې موږ سره اړیکه ونیسئ soc_tech_itar@microsemi.com. په بدیل سره، زما په قضیو کې، د ITAR ډراپ-ډاون لیست کې هو غوره کړئ. د ITAR لخوا تنظیم شوي مایکروسیمي FPGAs بشپړ لیست لپاره ، ITAR ته لاړشئ web پاڼه
مایکروسیمي کارپوریشن (NASDAQ: MSCC) د دې لپاره د سیمیکمډکټر حلونو جامع پورټ فولیو وړاندیز کوي: فضا، دفاع او امنیت؛ تصدۍ او مخابراتو؛ او صنعتي او بدیل انرژي بازارونه. په محصولاتو کې لوړ فعالیت ، د لوړ اعتبار انلاګ او RF وسیلې ، مخلوط سیګنال او RF مدغم سرکټونه ، د تخصیص وړ SoCs ، FPGAs ، او بشپړ فرعي سیسټمونه شامل دي. د Microsemi headquartered in Aliso Viejo, Calif. پاڼې اړوند نور معلومات په فسبوک کې اوګورئ www.microsemi.com.
© 2014 Microsemi Corporation. ټول حقونه خوندي دي. Microsemi او Microsemi لوگو د Microsemi Corporation سوداګریزې نښې دي. نورې ټولې سوداګریزې نښې او د خدماتو نښان د دوی د اړوندو مالکینو ملکیت دی.
5-02-00384-1/08.14د مایکروسمي کارپوریټ مرکزي دفتر
یو شرکت، الیسو ویجو CA 92656 USA
په متحده ایالاتو کې: +1 949-380-6100
خرڅلاو: +1 949-380-6136
فکس: +1 949-215-4996
اسناد / سرچینې
 |
مایکروسي سمارټ فیوژن 2 DDR کنټرولر او سیریل لوړ سرعت کنټرولر [pdf] د کارونکي لارښود د SmartFusion2 DDR کنټرولر او سیریل لوړ سرعت کنټرولر، SmartFusion2 DDR، کنټرولر او سیریل لوړ سرعت کنټرولر، د لوړ سرعت کنټرولر |
