SmartFusion2
DDR tekshiruvi va ketma-ket yuqori tezlik boshqaruvchisi
Initializatsiya metodologiyasi
Foydalanuvchi uchun qoʻllanma

Kirish

SmartFusion2 qurilmasi yordamida dizayn yaratishda, agar siz ikkita DDR kontrollerlaridan (FDDR yoki MDDR) yoki Serial High Speed ​​Controller (SERDESIF) bloklaridan birini ishlatsangiz, ishga tushirish vaqtida ushbu bloklarning konfiguratsiya registrlarini ishga tushirishingiz kerak. ulardan foydalanish mumkin. Misol uchunample, DDR kontroller uchun siz DDR rejimini (DDR3/DDR2/LPDDR), PHY kengligi, portlash rejimi va ECCni o'rnatishingiz kerak.
Xuddi shunday, PCIe so'nggi nuqtasi sifatida ishlatiladigan SERDESIF bloki uchun siz PCIE BARni AXI (yoki AHB) oynasiga o'rnatishingiz kerak.
Ushbu hujjat quvvat yoqilganda DDR kontroller va SERDESIF bloklarini avtomatik ishga tushiradigan Libero dizaynini yaratish uchun zarur bo'lgan qadamlarni tavsiflaydi. Shuningdek, u o'rnatilgan dizayn oqimida ishlatiladigan Libero SOC-dan proshivka kodini qanday yaratishni tasvirlaydi.
Avval amallar nazariyasining batafsil tavsifi berilgan.
Keyingi bo'limda dizayningizda DDR yoki SERDESIF bloklaridan foydalanayotgan bo'lsangiz, boshqa xususiyatlar qatorida siz uchun "boshlash" yechimini yaratuvchi kuchli dizayn vositasi bo'lgan Libero SoC System Builder yordamida qanday dizayn yaratish mumkinligi tasvirlangan.
Keyingi bo'lim SmartFusion2 System Builder-dan foydalanmasdan qanday qilib to'liq "boshlash" yechimini birlashtirishni tasvirlaydi. Bu tizim yaratuvchisidan foydalanishni istamasangiz, nima qilish kerakligini tushuntirishga yordam beradi, shuningdek, tizim yaratuvchisi vositasi aslida siz uchun nimani yaratishini tasvirlaydi. Ushbu bo'lim quyidagilarga qaratilgan:

• DDR kontroller va SERDESIF konfiguratsiya registrlari uchun konfiguratsiya ma'lumotlarini yaratish
• Konfiguratsiya ma'lumotlarini turli ASIC konfiguratsiya registrlariga o'tkazish uchun zarur bo'lgan FPGA mantig'ini yaratish

Nihoyat, biz yaratilgan narsalarni tasvirlaymiz filelar bilan bog'liq:

• Mikrodasturni "boshlash" yechimini yaratish.
• DDR "boshlash" yechimi uchun dizayn simulyatsiyasi.

DDR kontroller va SERDESIF konfiguratsiya registrlari haqida ma'lumot olish uchun qarang Microsemi SmartFusion2 yuqori tezlikdagi seriyali va DDR interfeyslari foydalanuvchi qoʻllanmasi.

Amaliyot nazariyasi

Periferik ishga tushirish yechimi quyidagi asosiy komponentlardan foydalanadi:

• Cortex-M3 da ishlaydigan va ishga tushirish jarayonini boshqaradigan CMSIS SystemInit() funksiyasi.
• Tashqi qurilmalarning konfiguratsiya registrlarini ishga tushiradigan CoreConfigP yumshoq IP yadrosi.
• MSS, DDR kontrollerlari va SERDESIF bloklarini tiklash ketma-ketligini boshqaradigan CoreResetP yumshoq IP yadrosi.

Periferik ishga tushirish jarayoni quyidagicha ishlaydi:

1. Qayta tiklashdan so'ng, Cortex-M3 CMSIS SystemInit() funktsiyasini ishga tushiradi. Bu funksiya dasturning main() funksiyasi bajarilgunga qadar avtomatik tarzda bajariladi.
   CoreResetP chiqish signali MSS_HPMS_READY ishga tushirish jarayonining boshida tasdiqlanadi, bu MSS va barcha tashqi qurilmalar (MDDRdan tashqari) aloqaga tayyor ekanligini ko'rsatadi.
2. SystemInit() funktsiyasi konfiguratsiya ma'lumotlarini DDR kontrollerlariga va SERDESIF konfiguratsiya registrlariga MSS FIC_2 APB3 shinasi orqali yozadi. Ushbu interfeys FPGA matosida yaratilgan yumshoq CoreConfigP yadrosiga ulangan.
3. Barcha registrlar sozlangandan so'ng SystemInit() funksiyasi CoreConfigP boshqaruv registrlariga registrni sozlash bosqichi tugaganligini ko'rsatish uchun yozadi; keyin CoreConfigP chiqish signallari CONFIG1_DONE va CONIG2_DONE tasdiqlanadi.
   Loyihalashda foydalanilgan tashqi qurilmalarga qarab registrni sozlashning ikki bosqichi (CONFIG1 va CONFIG2) mavjud.
4. Agar bitta yoki ikkala MDDR/FDDR ishlatilsa va dizaynda SERDESIF bloklarining hech biri ishlatilmasa, faqat bitta registrni sozlash bosqichi mavjud. CoreConfigP chiqish signallari CONFIG1_DONE va CONIG2_DONE hech qanday kutish/kechikishsiz birin-ketin tasdiqlanadi.
   Agar dizaynda PCIe bo'lmagan rejimdagi bir yoki bir nechta SERDESIF bloklari ishlatilsa, registrni sozlashning faqat bitta bosqichi mavjud. CONFIG1_DONE va CONIG2_DONE hech qanday kutish/kechikishsiz birin-ketin tasdiqlanadi.
   Agar dizaynda PCIe rejimida bir yoki bir nechta SERDESIF bloklari ishlatilsa, registrni sozlashning ikki bosqichi mavjud. CONFIG1_DONE registrni sozlashning birinchi bosqichi tugagandan so'ng tasdiqlanadi. Ushbu bosqichda SERDESIF tizimi va chiziqli registrlar sozlangan. Agar SERDESIF PCIE bo'lmagan rejimda sozlangan bo'lsa, CONFIG2_DONE signali ham darhol tasdiqlanadi.
5. Keyin registrni sozlashning ikkinchi bosqichi (agar SERDESIF PCIE rejimida sozlangan bo'lsa) boshlanadi. Quyidagilar ikkinchi bosqichda sodir bo'ladigan turli xil hodisalar:
   – CoreResetP ishlatiladigan SERDESIF bloklarining har biriga mos keladigan PHY_RESET_N va CORE_RESET_N signallarini tasdiqlaydi. Shuningdek, u barcha SERDESIF bloklari qayta o'rnatilmagandan keyin SDIF_RELEASED chiqish signalini tasdiqlaydi. Ushbu SDIF_RELEASED signali CoreConfigP ga SERDESIF yadrosi qayta o'rnatilmaganligini va registr konfiguratsiyasining ikkinchi bosqichiga tayyorligini bildirish uchun ishlatiladi.
   – SDIF_RELEASED signali tasdiqlangach, SystemInit() funksiyasi tegishli SERDESIF chizig‘ida PMA_READY tasdiqlash uchun so‘rovni boshlaydi. PMA_READY tasdiqlangach, SERDESIF registrlarining ikkinchi to'plami (PCIE registrlari) SystemInit() funksiyasi tomonidan sozlanadi/yoziladi.
6. Barcha PCIE registrlari sozlangandan so'ng, SystemInit() funksiyasi CoreConfigP boshqaruv registrlariga registr konfiguratsiyasining ikkinchi bosqichi tugaganligini bildirish uchun yozadi; keyin CoreConfigP chiqish signali CONIG2_DONE tasdiqlanadi.
7. Yuqoridagi signallarni tasdiqlash/tasdiqlashdan tashqari, CoreResetP quyidagi funktsiyalarni bajarish orqali turli bloklarni ishga tushirishni ham boshqaradi:
   – FDDR yadrosini qayta tiklashni bekor qilish
   – SERDESIF blokirovkasini bekor qilish PHY va CORE sozlamalarini tiklaydi
   – FDDR PLL (FPLL) blokirovka signalini monitoring qilish. FDDR AXI/AHBLite ma'lumotlar interfeysi va FPGA to'qimasi to'g'ri muloqot qilishini kafolatlash uchun FPLL qulflangan bo'lishi kerak.
   – SERDESIF bloki PLL (SPLL) blokirovka signallarining monitoringi. SERDESIF AXI/AHBLite interfeysini (PCIe rejimi) yoki XAUI interfeysini FPGA mato bilan to'g'ri bog'lashini kafolatlash uchun SPLL qulflangan bo'lishi kerak.
   – Tashqi DDR xotiralarining joylashishini va DDR kontrollerlari kirishiga tayyor bo‘lishini kutish.
8. Barcha tashqi qurilmalar ishga tushirilganda, CoreResetP INIT_DONE signalini tasdiqlaydi; keyin INIT_DONE CoreConfigP ichki registri tasdiqlanadi.
   Agar MDDR/FDDR dan biri yoki ikkalasi ishlatilsa va DDRni ishga tushirish vaqtiga erishilsa, CoreResetP chiqish signali DDR_READY tasdiqlanadi. Ushbu DDR_READY signalining tasdiqlanishi DDR (MDDR/FDDR) aloqaga tayyor ekanligidan dalolat sifatida kuzatilishi mumkin.
   Agar bir yoki bir nechta SERDESIF bloklari ishlatilsa va registr konfiguratsiyasining ikkinchi bosqichi muvaffaqiyatli yakunlansa, CoreResetP chiqish signali SDIF_READY tasdiqlanadi. Ushbu SDIF_READY signalining tasdiqlanishi barcha SERDESIF bloklari aloqaga tayyor ekanligidan dalolat sifatida kuzatilishi mumkin.
9. INIT_DONE tasdiqlanishini kutayotgan SystemInit() funksiyasi tugallanadi va ilovaning main() funksiyasi bajariladi. O'sha paytda barcha foydalanilgan DDR kontrollerlari va SERDESIF bloklari ishga tushirildi va mikrodastur ilovasi va FPGA to'qima mantig'i ular bilan ishonchli aloqada bo'lishi mumkin.

Ushbu hujjatda tasvirlangan metodologiya Cortex-M3-ga asoslanib, dasturning asosiy () funktsiyasidan oldin bajarilgan tizimni ishga tushirish kodining bir qismi sifatida ishga tushirish jarayonini amalga oshiradi.
FDDR/MDDR, SEREDES (PCIe bo'lmagan rejim) va SERDES (PCIe rejimi) ni ishga tushirish bosqichlari uchun 1-1-rasm, 1-2-rasm va 1-3-rasmdagi oqim diagrammalariga qarang.
1-4-rasmda periferik ishga tushirish vaqt diagrammasi ko'rsatilgan.

1-3-rasm • SERDESIF (PCIe) Initializatsiya oqim diagrammasi
Ushbu hujjatda tasvirlangan ishga tushirish protsedurasi siz Cortex-M3-da biron bir kodni ishga tushirishni rejalashtirmagan bo'lsangiz ham, ishga tushirish jarayonida Cortex-M3-ni ishga tushirishingizni talab qiladi. Hech narsa qilmaydigan asosiy dasturiy ta'minot dasturini yaratishingiz kerak (oddiy tsikl, masalanample) va o'rnatilgan uchuvchan bo'lmagan xotiraga (eNVM) bajariladiganni yuklang, shunda DDR kontrollerlari va SERDESIF bloklari Cortex-M3 ishga tushirilganda ishga tushiriladi.

DDR va SERDESIF bloklari yordamida dizayn yaratish uchun tizim yaratuvchisidan foydalanish

SmartFusion2 System Builder - bu tizim darajasidagi talablaringizni qo'lga kiritishga yordam beradigan va ushbu talablarni amalga oshiradigan dizaynni ishlab chiqaradigan kuchli dizayn vositasi. Tizim yaratuvchisining juda muhim vazifasi - bu Periferik Initializatsiya kichik tizimini avtomatik ravishda yaratish. “DDR va SERDESIF bloklari yordamida dizayn yaratish uchun SmartDesign-dan foydalanish” 17-sahifada tizim yaratuvchisisiz bunday yechimni qanday yaratish batafsil tavsiflangan.
Agar siz System Builder dasturidan foydalansangiz, DDR kontrollerlaringiz va SERDESIF bloklarini ishga tushirilganda ishga tushiradigan dizaynni yaratish uchun quyidagi vazifalarni bajarishingiz kerak:

1. Qurilma xususiyatlari sahifasida (2-1-rasm) qaysi DDR kontrollerlari ishlatilishini va dizayningizda qancha SERDESIF bloklari ishlatilishini belgilang.
2. Xotira sahifasida DDR turini (DDR2/DDR3/LPDDR) va tashqi DDR xotiralaringiz uchun konfiguratsiya ma’lumotlarini belgilang. Tafsilotlar uchun Xotira sahifasi bo'limiga qarang.
3. Periferik qurilmalar sahifasida Mato DDR quyi tizimi va/yoki MSS DDR FIC quyi tizimiga AHBLite/AXI sifatida sozlangan mato ustalarini qo‘shing (ixtiyoriy).
4. Soat sozlamalari sahifasida DDR quyi tizimlari uchun soat chastotalarini belgilang.
5. Dizayn spetsifikatsiyangizni to'ldiring va Finish tugmasini bosing. Bu tizim yaratuvchisi tomonidan yaratilgan dizaynni, shu jumladan, "boshlash" yechimi uchun zarur bo'lgan mantiqni yaratadi.
6. Agar siz SERDESIF bloklaridan foydalanayotgan bo'lsangiz, dizayningizda SERDESIF bloklarini jonlantirishingiz va ularning ishga tushirish portlarini System Builder tomonidan yaratilgan yadro portlariga ulashingiz kerak.

Tizim quruvchi qurilma xususiyatlari sahifasi
Qurilma xususiyatlari sahifasida qaysi DDR kontrollerlari (MDDR va/yoki FDDR) ishlatilishini va dizayningizda qancha SERDESIF bloklari ishlatilishini belgilang (2-1-rasm).

Shakl 2-1 • Tizim quruvchi qurilma xususiyatlari sahifasi

Tizim yaratuvchisi xotira sahifasi
MSS DDR (MDDR) yoki Fabric DDR (FDDR) dan foydalanish uchun ochiladigan ro‘yxatdan Xotira turini tanlang (2-2-rasm).

2-2-rasm • MSS tashqi xotirasi

Siz majbursiz; siz ... kerak:

1. DDR turini tanlang (DDR2, DDR3 yoki LPDDR).
2. DDR xotirasini sozlash vaqtini belgilang. To'g'ri xotirani sozlash vaqtini o'rnatish uchun tashqi DDR xotira xususiyatlariga murojaat qiling. Xotirani sozlash vaqti to'g'ri o'rnatilmagan bo'lsa, DDR xotirasi to'g'ri ishga tushmasligi mumkin.
3. DDR registrining konfiguratsiya ma'lumotlarini import qiling yoki DDR xotira parametrlarini o'rnating. Tafsilotlar uchun qarang Microsemi SmartFusion2 yuqori tezlikdagi seriyali va DDR interfeyslari foydalanuvchi qoʻllanmasi.

Ushbu ma'lumotlar BFM DDR registrini va proshivka konfiguratsiyasini yaratish uchun ishlatiladi files 26-betdagi “Proshivka ilovasini yaratish va kompilyatsiya qilish” va “BFM” da tavsiflanganidek Files Dizaynni taqlid qilish uchun foydalaniladi” 27-betda. DDR kontroller konfiguratsiya registrlari haqida ma’lumot olish uchun qarang: Microsemi SmartFusion2 yuqori tezlikdagi seriyali va DDR interfeyslari foydalanuvchi qoʻllanmasi.
Oldingiampkonfiguratsiyaning le file sintaksis 2-3-rasmda ko'rsatilgan. Bunda foydalaniladigan registr nomlari file da tasvirlanganlar bilan bir xil Microsemi SmartFusion2 yuqori tezlikdagi seriyali va DDR interfeyslari foydalanuvchi qoʻllanmasi

2-3-rasm • Konfiguratsiya File Sintaksis Example
Tizim ishlab chiqaruvchisi tashqi qurilmalar sahifasi
Periferik qurilmalar sahifasida har bir DDR kontroller uchun alohida quyi tizim yaratilgan (FDDR uchun mato DDR quyi tizimi va MDDR uchun MSS DDR FIC quyi tizimi). DDR kontrollerlariga mato asosiy kirishini yoqish uchun ushbu quyi tizimlarning har biriga Fabric AMBA Master (AXI/AHBLite sifatida sozlangan) yadrosini qo'shishingiz mumkin. Yaratilgandan so'ng, System Builder avtomatik ravishda avtobus yadrolarini (qo'shilgan AMBA Master turiga qarab) ishga tushiradi va avtobus yadrosining asosiy BIF-ni va tegishli pin guruhlari ostida tegishli quyi tizimlarning soatini va qayta o'rnatish pinlarini (FDDR/MDDR) ko'rsatadi. yuqori. Siz qilishingiz kerak bo'lgan yagona narsa - BIF-larni dizayndagi mos keladigan Fabric Master yadrolariga ulash. MDDR holatida, MSS DDR FIC quyi tizimiga Fabric AMBA Master yadrosini qo'shish ixtiyoriydir; Cortex-M3 bu quyi tizimda standart master hisoblanadi. 2-4-rasmda System Builder periferik qurilmalar sahifasi ko'rsatilgan.

2-4-rasm • Tizim quruvchining tashqi qurilmalar sahifasi

Tizim ishlab chiqaruvchisi soat sozlamalari sahifasi
Soat sozlamalari sahifasida har bir DDR kontrolleri uchun har bir DDR (MDDR va/yoki FDDR) quyi tizimiga tegishli soat chastotalarini belgilashingiz kerak.
MDDR uchun siz quyidagilarni belgilashingiz kerak:

• MDDR_CLK - Bu soat DDR Controllerning ish chastotasini aniqlaydi va tashqi DDR xotirangiz ishlashini xohlagan soat chastotasiga mos kelishi kerak. Bu soat M3_CLK ko'paytmasi sifatida aniqlanadi (Cortex-M3 va MSS asosiy soati, 2-5-rasm). MDDR_CLK 333 MGts dan kam bo'lishi kerak.
• DDR_FIC_CLK - Agar siz FPGA to'qimasidan MDDR ga kirishni tanlagan bo'lsangiz, DDR_FIC_CLK ni ko'rsatishingiz kerak. Ushbu soat chastotasi MDDR_CLK nisbati sifatida aniqlanadi va MDDR ga kiradigan FPGA mato quyi tizimi ishlayotgan chastotaga mos kelishi kerak.

2-5-rasm • Cortex-M3 va MSS asosiy soati; MDDR soatlari

FDDR uchun siz quyidagilarni belgilashingiz kerak:

• FDDR_CLK - DDR Controllerning ish chastotasini aniqlaydi va tashqi DDR xotirangiz ishlashini xohlagan soat chastotasiga mos kelishi kerak. E'tibor bering, bu soat M3_CLK ko'paytmasi sifatida aniqlanadi (MSS va Cortex-M3 soatlari, 2-5-rasm). FDDR_CLK 20 MGts va 333 MGts oralig'ida bo'lishi kerak.
• FDDR_SUBSYSTEM_CLK - Bu soat chastotasi FDDR_CLK nisbati sifatida aniqlanadi va FDDR-ga kiradigan FPGA mato quyi tizimi ishlayotgan chastotaga mos kelishi kerak.

2-6-rasm • Mato DDR soatlari
SERDESIF konfiguratsiyasi
SERDESIF bloklari System Builder tomonidan yaratilgan dizaynda taqlid qilinmagan. Biroq, barcha SERDESIF bloklari uchun ishga tushirish signallari System Builder yadrosi interfeysida mavjud va 2-7-rasmda ko'rsatilganidek, keyingi ierarxiya darajasida SERDESIF yadrolariga ulanishi mumkin.2-7-rasm • SERDESIF periferik ishga tushirish ulanishi
DDR konfiguratsiya registrlariga o'xshab, har bir SERDES blokida ham ish vaqtida yuklanishi kerak bo'lgan konfiguratsiya registrlari mavjud. Siz ushbu registr qiymatlarini import qilishingiz yoki PCIe yoki EPCS parametrlarini kiritish uchun yuqori tezlikdagi ketma-ket interfeys konfiguratoridan foydalanishingiz mumkin (2-8-rasm) va registr qiymatlari siz uchun avtomatik ravishda hisoblanadi. Tafsilotlar uchun qarang SERDES Configurator foydalanuvchi qoʻllanmasi.2-8-rasm • Yuqori tezlikdagi seriyali interfeys konfiguratori
Foydalanuvchi mantig'ini System Builder bloki va SERDES bloki bilan birlashtirganingizdan so'ng, siz yuqori darajadagi SmartDesign-ni yaratishingiz mumkin. Bu barcha HDL va BFM ni hosil qiladi filedizayningizni amalga oshirish va simulyatsiya qilish uchun zarur bo'lgan s. Keyin dizayn oqimining qolgan qismini davom ettirishingiz mumkin.

DDR va SERDESIF bloklari yordamida dizayn yaratish uchun SmartDesign-dan foydalanish

Ushbu bo'limda SmartFusion2 System Builder-dan foydalanmasdan qanday qilib to'liq "boshlash" yechimini birlashtirish mumkinligi tasvirlangan. Maqsad, agar siz tizim yaratuvchisidan foydalanishni xohlamasangiz, nima qilishingiz kerakligini tushunishga yordam berishdir. Ushbu bo'lim, shuningdek, System Builder vositasi aslida siz uchun nimani yaratishini tasvirlaydi. Ushbu bo'limda qanday qilish kerakligi tasvirlangan:

• DDR kontroller va SERDESIF konfiguratsiya registrlari uchun konfiguratsiya ma'lumotlarini kiriting.
• Konfiguratsiya ma'lumotlarini DDR kontrollerlari va SERDESIF konfiguratsiya registrlariga o'tkazish uchun zarur bo'lgan mato yadrolarini ishga tushiring va ulang.

DDR Controller konfiguratsiyasi
MSS DDR (MDDR) va Fabric DDR (FDDR) kontrollerlari tashqi DDR xotira konfiguratsiyasi talablariga (DDR rejimi, PHY kengligi, portlash rejimi, ECC va boshqalar) mos keladigan dinamik (ishlash vaqtida) sozlanishi kerak. MDDR/FDDR konfiguratoriga kiritilgan ma'lumotlar CMSIS SystemInit() funksiyasi orqali DDR kontroller konfiguratsiya registrlariga yoziladi. Konfiguratorda har xil turdagi konfiguratsiya ma'lumotlarini kiritish uchun uch xil yorliq mavjud:

• Umumiy ma'lumotlar (DDR rejimi, ma'lumotlar kengligi, soat chastotasi, ECC, mato interfeysi, haydovchi kuchi)
• Xotirani ishga tushirish ma'lumotlari (burst uzunligi, portlash tartibi, vaqt rejimi, kechikish va boshqalar)
• Xotira vaqti ma'lumotlari

Tashqi DDR xotirangizning texnik xususiyatlariga qarang va DDR Controllerni tashqi DDR xotirangiz talablariga mos keladigan tarzda sozlang.
DDR konfiguratsiyasi haqida ma'lumot olish uchun qarang SmartFusion2 MSS DDR konfiguratsiyasi foydalanuvchi qoʻllanmasi.
SERDESIF konfiguratsiyasi
SERDESni sozlash uchun Konfiguratorni ochish uchun SmartDesign tuvalidagi SERDES blokiga ikki marta bosing (3-1-rasm). Siz ushbu registr qiymatlarini import qilishingiz yoki PCIe yoki EPCS parametrlarini kiritish uchun SERDES konfiguratoridan foydalanishingiz mumkin va registr qiymatlari siz uchun avtomatik ravishda hisoblanadi. Tafsilotlar uchun qarang SERDES Configurator foydalanuvchi qoʻllanmasi.3-1-rasm • Yuqori tezlikdagi seriyali interfeys konfiguratori
FPGA dizaynini ishga tushirish quyi tizimini yaratish
DDR va SERDESIF bloklarini ishga tushirish uchun siz FPGA tuzilishida ishga tushirish quyi tizimini yaratishingiz kerak. FPGA to'qimasini ishga tushirish quyi tizimi ma'lumotlarni Cortex-M3-dan DDR va SERDESIF konfiguratsiya registrlariga ko'chiradi, ushbu bloklarning ishlashi uchun zarur bo'lgan qayta o'rnatish ketma-ketligini boshqaradi va bu bloklar dizayningizning qolgan qismi bilan bog'lanishga tayyor bo'lganda signal beradi. Boshlash quyi tizimini yaratish uchun sizga kerak:

• MSS ichida FIC_2 ni sozlang
• CoreConfigP va CoreResetP yadrolarini ishga tushiring va sozlang
• Chipdagi 25/50MHz RC osilatorini ishga tushiring
• Tizimni qayta o'rnatish (SYSRESET) makrosini ishga tushiring
• Ushbu komponentlarni har bir tashqi qurilmaning konfiguratsiya interfeyslari, soatlari, qayta o'rnatishlari va PLL qulflash portlariga ulang.

MSS FIC_2 APB konfiguratsiyasi
MSS FIC_2 ni sozlash uchun:

1. MSS konfiguratoridan FIC_2 konfiguratori dialog oynasini oching (3-2-rasm).
2. Cortex-M3 yordamida tashqi qurilmalarni ishga tushirish-ni tanlang.
3. Tizimingizga qarab, quyidagi katakchalardan birini yoki ikkalasini belgilang:
   – MSS DDR
   – Mato DDR va/yoki SERDES bloklari
4. OK tugmasini bosing va MSS yaratishni davom eting (siz MSSni dizayn talablariga toʻliq moslashtirmaguningizcha ushbu amalni kechiktirishingiz mumkin). FIC_2 portlari (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK va FIC_2_APB_M_RESET_N) endi MSS interfeysida ochilgan va CoreConfigP va CoreResetP yadrolariga ulanishi mumkin.

3-2-rasm • MSS FIC_2 konfiguratori

CoreConfigP
CoreConfigP ni sozlash uchun:

1. CoreConfigP-ni SmartDesign-ga o'rnating (odatda MSS yaratilgan).
   Ushbu yadroni Libero katalogida (Periferik qurilmalar ostida) topish mumkin.
2. Konfiguratorni ochish uchun yadroni ikki marta bosing.
3. Qaysi tashqi qurilmalarni ishga tushirish kerakligini belgilash uchun yadroni sozlang (3-3-rasm)

3-3-rasm • CoreConfigP dialog oynasi

CoreResetP
CoreResetP ni sozlash uchun:

1. CoreResetP-ni SmartDesign-ga o'rnating (odatda MSS yaratilgan joyda).
   Ushbu yadroni Libero katalogida, Periferik qurilmalar ostida topish mumkin.
2. Konfiguratorni ochish uchun SmartDesign Canvas ichidagi yadroni ikki marta bosing (3-4-rasm).
3. Yadroni quyidagicha sozlang:
   – Tashqi tiklash harakatini belgilang (EXT_RESET_OUT tasdiqlandi). To'rtta variantdan birini tanlang:
   o EXT_RESET_OUT hech qachon tasdiqlanmaydi
   o EXT_RESET_OUT quvvatni qayta tiklash (POWER_ON_RESET_N) tasdiqlansa, tasdiqlanadi
   o EXT_RESET_OUT, agar FAB_RESET_N tasdiqlansa, tasdiqlanadi
   o EXT_RESET_OUT quvvatni qayta tiklash (POWER_ON_RESET_N) yoki FAB_RESET_N tasdiqlansa, tasdiqlanadi
   – Qurilma jildni belgilangtage. Tanlangan qiymat jildga mos kelishi keraktagSiz Libero loyihasi sozlamalari dialog oynasida tanlagansiz.
   – Dizayningizda qaysi tashqi qurilmalardan foydalanayotganingizni ko'rsatish uchun tegishli katakchalarni belgilang.
   – Tashqi DDR xotirani sozlash vaqtini belgilang. Bu ilovangizda ishlatiladigan barcha DDR xotiralari uchun maksimal qiymat (MDDR va FDDR). Ushbu parametrni sozlash uchun tashqi DDR xotira sotuvchisi ma'lumotlar jadvaliga qarang. 200us 2 MGts chastotada ishlaydigan DDR3 va DDR200 xotiralar uchun yaxshi standart qiymatdir. Bu silikon ustida ishlaydigan simulyatsiya va ishlaydigan tizimni kafolatlash uchun juda muhim parametrdir. O'rnatish vaqti uchun noto'g'ri qiymat simulyatsiya xatolariga olib kelishi mumkin. Ushbu parametrni sozlash uchun DDR xotira sotuvchisi ma'lumotlar jadvaliga qarang.
   – Dizayningizdagi har bir SERDES bloki uchun tegishli katakchalarni belgilang:
   o PCIe ishlatiladi
   o PCIe Hot Reset-ni qo'llab-quvvatlash talab qilinadi
   o PCIe L2/P2 uchun qo'llab-quvvatlash talab qilinadi

Eslatma: Agar siz 090 die(M2S090) dan foydalansangiz va dizayningizda SERDESIF ishlatilsa, quyidagi katakchalardan birini belgilashingiz shart emas: “PCIe uchun ishlatiladi”, “PCIe HotReset qo‘llab-quvvatlashini qo‘shish” va “PCIe L2/P2 qo‘llab-quvvatlashini qo‘shish”. Agar siz 090 bo'lmagan har qanday qurilmadan foydalansangiz va bir yoki bir nechta SERDESIF bloklaridan foydalansangiz, tegishli SERDESIF bo'limi ostidagi barcha to'rtta katakchani belgilashingiz kerak.
Eslatma: Ushbu konfiguratorda mavjud variantlar haqida batafsil ma'lumot uchun CoreResetP qo'llanmasiga qarang.

3-4-rasm • CoreResetPConfigurator

25/50MHz osilatorni o'rnatish
CoreConfigP va CoreResetP chipdagi 25/50 MGts chastotali RC osilator tomonidan soatlanadi. Siz 25/50 MGts chastotali osilatorni ishga tushirishingiz va uni ushbu yadrolarga ulashingiz kerak.

1. Chip osilatorlari yadrosini SmartDesign-ga o'rnating (odatda MSS yaratilgan joyda). Ushbu yadroni Libero katalogida Soat va boshqaruv ostida topish mumkin.
2. Ushbu yadroni shunday sozlangki, RC osilatori FPGA matosini harakatga keltiradi, 3-5-rasmda ko'rsatilganidek.

3-5-rasm • Chip osilatorlari konfiguratori

Tizimni tiklash (SYSRESET) Instantiation
SYSRESET makrosi dizayningizga qurilma darajasini tiklash funksiyasini beradi. POWER_ON_RESET_N chiqish signali har safar chip yoqilganda yoki DEVRST_N tashqi pinini tasdiqlaganda/de-tasdiqlanganda tasdiqlanadi/de-tasdiqlanadi (3-6-rasm).
SYSRESET makrosini SmartDesign-ga o'rnating (odatda MSS yaratilgan joyda). Ushbu makrosni Libero katalogida Makro kutubxonasi ostida topish mumkin. Ushbu makrosni sozlash shart emas.

3-6-rasm • SYSRESET makrosi

Umumiy ulanish
Dizayningizda MSS, FDDR, SERDESIF, OSC, SYSRESET, CoreConfigP va CoreResetP yadrolarini yaratganingizdan va sozlaganingizdan so'ng, ularni periferik ishga tushirish quyi tizimini yaratish uchun ulashingiz kerak. Ushbu hujjatdagi ulanish tavsifini soddalashtirish uchun u CoreConfigP va CoreResetP bilan bog'liq ulanishlar bilan bog'liq bo'lgan APB3 mos konfiguratsiya ma'lumotlar yo'li ulanishiga ajratilgan.
Konfiguratsiya ma'lumotlar yo'li ulanishi
3-7-rasmda CoreConfigP-ni MSS FIC_2 signallariga va tashqi qurilmalarning APB3-ga mos konfiguratsiya interfeyslariga qanday ulash mumkinligi ko'rsatilgan.
3-1-jadval • Konfiguratsiya ma'lumotlar yo'li porti/BIF ulanishlari

FROM Port/avtobus interfeysi (BIF)/ Komponent	TO Port/avtobus interfeysi (BIF)/komponent
APB S OLDINDAN SOZLANGAN N/ CoreConfigP	APB S OLDINDAN SOZLANGAN N/ SDIF<0/1/2/3>	APB S OLDINDAN SOZLANGAN FDDR	MDDR APB S PRESE TN/MSS
APB S PCLK/CoreConfigP	APB S PCLK/SDIF	APB S PCLK/FDDR	MDDR APB S POLK/ MSS
MDDR APBmslave/CoreConfig			MDDR APB SLAVE (BIF)/MSS
SDIF<0/1/2/ 3> APBmslave/Config	APB SLAVE (BIF)/ SDIF<0/1/2/3>
FDDR APBmslave		APB SLAVE (BIF)/FDDR
FIC 2 APBmmaster/CoreConfigP			FIC 2 APB MASTER/ MSS

3-7-rasm • FIC_2 APB3 quyi tizim ulanishi

Soatlar va ulanishni tiklash
3-8-rasmda CoreResetP-ni tashqi qayta o'rnatish manbalariga va atrof-muhit birliklarining asosiy qayta o'rnatish signallariga qanday ulanishi ko'rsatilgan. Shuningdek, u CoreResetP-ni tashqi qurilmalarning soat sinxronizatsiya holati signallariga (PLL blokirovka signallari) qanday ulashni ko'rsatadi. Bundan tashqari, u CoreConfigP va CoreResetP qanday ulanganligini ko'rsatadi.

3-8-rasm • Asosiy SF2Reset quyi tizim ulanishi

Mikrodastur ilovasini yaratish va kompilyatsiya qilish

Mikrodasturni LiberoSoC dan eksport qilganingizda (Dizayn oqimi oynasi > Mikrodasturni eksport qilish > Mikrodasturni eksport qilish), Libero quyidagilarni yaratadi files ichida /firmware/drivers_config/ sys_config jildi:

• sys_config.c – Periferik registrlar uchun qiymatlarni saqlaydigan ma’lumotlar tuzilmalarini o‘z ichiga oladi.
• sys_config.h – Dizaynda qaysi tashqi qurilmalar qo‘llanilishi va ishga tushirilishi kerakligini ko‘rsatuvchi #define iboralarini o‘z ichiga oladi.
• sys_config_mddr_define.h – Registrlar konfiguratsiyasi muloqot oynasiga kiritilgan MDDR kontroller konfiguratsiyasi ma’lumotlarini o‘z ichiga oladi.
• sys_config_fddr_define.h – Registrlar konfiguratsiyasi dialog oynasiga kiritilgan FDDR kontroller konfiguratsiyasi ma’lumotlarini o‘z ichiga oladi.
• sys_config_mss_clocks.h - Bu file MSS CCC konfiguratorida belgilangan MSS soat chastotalarini o'z ichiga oladi. Ushbu chastotalar CMSIS kodi tomonidan periferik soat (PCLK) chastotasiga kirish huquqiga ega bo'lishi kerak bo'lgan ko'plab MSS drayverlariga to'g'ri soat ma'lumotlarini taqdim etish uchun ishlatiladi (masalan, MSS UART uzatish tezligi bo'linuvchilari uzatish tezligi va PCLK chastotasining funktsiyasidir. ).
• sys_config_SERDESIF_ .c - SERDESIF_ ni o'z ichiga oladi SERDESIF_ davomida taqdim etilgan konfiguratsiya ma'lumotlarini ro'yxatdan o'tkazish dizayn yaratishda blok konfiguratsiyasi.
• sys_config_SERDESIF_ .h – PMA_READY (faqat PCIe rejimida) uchun so‘rov qilinishi kerak bo‘lgan registr konfiguratsiya juftliklari sonini va qator raqamini ko‘rsatuvchi #define iboralarini o‘z ichiga oladi.

Bular files CMSIS kodini to'g'ri tuzishi va joriy dizayningizga oid ma'lumotlarni, jumladan periferik konfiguratsiya ma'lumotlarini va MSS uchun soat konfiguratsiyasi ma'lumotlarini o'z ichiga olishi uchun talab qilinadi.
Bularni tahrir qilmang fileqo'lda; ular har safar tegishli tashqi qurilmalarni o'z ichiga olgan SmartDesign komponentlari yaratilganda tegishli komponent/periferik kataloglarga yaratiladi. Agar biron bir tashqi qurilmalarning konfiguratsiya ma'lumotlariga biron bir o'zgartirish kiritilgan bo'lsa, yangilangan proshivkaning ishlashi uchun proshivka loyihalarini qayta eksport qilishingiz kerak. files (yuqoridagi ro'yxatga qarang) ga eksport qilinadi / firmware/drivers_config/sys_config papkasi.
Mikrodasturni eksport qilganingizda, Libero SoC proshivka loyihalarini yaratadi: dizayn konfiguratsiyasi joylashgan kutubxona files va drayverlar tuzilgan.
Loyihani yaratishni tekshirsangiz proshivkani eksport qilganingizda, dastur loyihasini saqlash uchun SoftConsole/IAR/Keil loyihasi yaratiladi, bu yerda siz main.c va foydalanuvchi C/H ni tahrirlashingiz mumkin. files. CMSIS kodini to'g'ri kompilyatsiya qilish uchun SoftConSole/IAR/Keil loyihasini oching va proshivka ilovangizni apparat dizayningizga mos kelishi uchun to'g'ri sozlang.

BFM Files Dizaynni simulyatsiya qilish uchun ishlatiladi

Dizayningiz bilan bog'liq tashqi qurilmalarni o'z ichiga olgan SmartDesign komponentlarini yaratganingizda, simulyatsiya fileda tegishli tashqi qurilmalarga mos keladigan s hosil bo'ladi / simulyatsiya katalogi:

• test.bfm - Yuqori darajadagi BFM file SmartFusion2 MSS Cortex-M3 protsessorini ishlatadigan har qanday simulyatsiya paytida birinchi marta bajariladi. U peripheral_init.bfm va user.bfm ni shu tartibda bajaradi.
• MDDR_init.bfm – Agar sizning dizayningiz MDDR dan foydalansa, Libero buni yaratadi file; u MSS DDR Controller registrlariga siz kiritgan (Registrlarni tahrirlash muloqot oynasi yoki MSS_MDDR GUI yordamida) MSS DDR konfiguratsiya registri maʼlumotlarini yozishni taqlid qiluvchi BFM yozish buyruqlarini oʻz ichiga oladi.
• FDDR_init.bfm - Agar dizayningiz FDDR dan foydalansa, Libero buni yaratadi file; u Fabric DDR Controller registrlariga siz kiritgan (Registrlarni tahrirlash dialog oynasi yoki FDDR GUI yordamida) Mato DDR konfiguratsiya registrlari maʼlumotlarini yozishni taqlid qiluvchi BFM yozish buyruqlarini oʻz ichiga oladi.
• SERDESIF_ _init.bfm – Agar dizayningiz bir yoki bir nechta SERDESIF bloklaridan foydalansa, Libero buni yaratadi file SERDESIF_ ning har biri uchun ishlatiladigan bloklar; u siz kiritgan SERDESIF konfiguratsion registr ma'lumotlarini yozishni taqlid qiluvchi BFM yozish buyruqlarini o'z ichiga oladi (Registrlarni tahrirlash muloqot oynasidan yoki SERDESIF_ da) GUI) SERDESIF_ ichiga registrlar. Agar SERDESIF bloki PCIe sifatida tuzilgan bo'lsa, bu file shuningdek, 2 ta registr konfiguratsiya bosqichining mukammal tartibda bajarilishini nazorat qiluvchi ba'zi #define iboralari mavjud.
• user.bfm - Foydalanuvchi buyruqlarini o'z ichiga oladi. Bu buyruqlar peripheral_init.bfm tugallangandan keyin bajariladi. Buni tahrirlang file BFM buyruqlaringizni kiritish uchun.
• SERDESIF_ _user.bfm - Foydalanuvchi buyruqlarini o'z ichiga oladi. Buni tahrirlang file BFM buyruqlaringizni kiritish uchun. Agar siz SERDESIF_ ni sozlagan bo'lsangiz, bundan foydalaning blok BFM PCIe simulyatsiya rejimida va AXI/AHBLite master sifatida. Agar siz SERDESIF_ ni sozlagan bo'lsangiz RTL simulyatsiya rejimida blokirovka qiling, bu sizga kerak bo'lmaydi file.

Simulyatsiyani har safar chaqirganingizda, quyidagi ikkita simulyatsiya files ga qayta yaratiladi / yangilangan tarkibga ega simulyatsiya katalogi:

• subsystem.bfm – Dizayningizda foydalaniladigan har bir tashqi qurilma uchun #define iboralarini o‘z ichiga oladi, ular periferik_init.bfm ning har bir tashqi qurilmaga mos ravishda bajarilishi kerak bo‘lgan alohida qismini belgilaydi.
• operipheral_init.bfm – Asosiy() protsedurasiga kirishdan oldin Cortex-M3 da ishlaydigan CMSIS:: SystemInit() funksiyasini taqlid qiluvchi BFM protsedurasini o'z ichiga oladi. U dizaynda foydalanilgan har qanday tashqi qurilma uchun konfiguratsiya ma'lumotlarini to'g'ri periferik konfiguratsiya registrlariga ko'chiradi va keyin ushbu tashqi qurilmalardan foydalanishingiz mumkinligini tasdiqlashdan oldin barcha tashqi qurilmalar tayyor bo'lishini kutadi. U MDDR_init.bfm va FDDR_init.bfm ni bajaradi.

Bular yordamida yaratilgan files, sizning dizayningizdagi DDR kontrollerlari SmartFusion2 qurilmasida nima sodir bo'lishini taqlid qilib, avtomatik ravishda sozlanadi. user.bfm ni tahrirlashingiz mumkin file dizayningizni simulyatsiya qilish uchun zarur bo'lgan har qanday buyruqlarni qo'shish uchun (Cortex-M3 - master). Bu buyruqlar tashqi qurilmalar ishga tushirilgandan keyin bajariladi. test.bfm, subsystem.bfm, peripheral_init.bfm, MDDR_init.bfm, FDDR_init.bfm fayllarini tahrirlamang files va SERDESIF_ _init.bfm files.

Mahsulotni qo'llab-quvvatlash

Microsemi SoC Products Group o'z mahsulotlarini turli xil qo'llab-quvvatlash xizmatlari, jumladan, mijozlarga xizmat ko'rsatish, mijozlarni texnik qo'llab-quvvatlash markazi, websayt, elektron pochta va butun dunyo bo'ylab savdo ofislari.
Ushbu ilova Microsemi SoC Products Group bilan bog'lanish va ushbu qo'llab-quvvatlash xizmatlaridan foydalanish haqida ma'lumotni o'z ichiga oladi.
Mijozlarga xizmat ko'rsatish
Mahsulot narxi, mahsulotni yangilash, yangilanish ma'lumotlari, buyurtma holati va avtorizatsiya kabi texnik bo'lmagan mahsulotlarni qo'llab-quvvatlash uchun mijozlarga xizmat ko'rsatish bilan bog'laning.
Shimoliy Amerikadan, qo'ng'iroq qiling 800.262.1060
Dunyoning qolgan qismidan qo'ng'iroq qiling 650.318.4460
Dunyoning istalgan nuqtasidan faks, 408.643.6913
Mijozlarni texnik qo'llab-quvvatlash markazi
Microsemi SoC Products Group o'zining Mijozlarni texnik qo'llab-quvvatlash markazida Microsemi SoC mahsulotlari haqidagi apparat, dasturiy ta'minot va dizayn savollaringizga javob berishga yordam beradigan yuqori malakali muhandislardan iborat. Mijozlarni texnik qo'llab-quvvatlash markazi dastur eslatmalarini, dizayn siklining umumiy savollariga javoblarni, ma'lum muammolarning hujjatlarini va turli FAQlarni yaratishga ko'p vaqt sarflaydi. Shuning uchun, biz bilan bog'lanishdan oldin, bizning onlayn resurslarimizga tashrif buyuring. Biz sizning savollaringizga allaqachon javob bergan bo'lishimiz mumkin.
Texnik yordam
Mijozlarni qo‘llab-quvvatlash xizmatiga tashrif buyuring websayt (www.microsemi.com/soc/support/search/default.aspx) qo'shimcha ma'lumot va qo'llab-quvvatlash uchun. Ko'p javoblar qidiruvda mavjud web Resursda diagrammalar, rasmlar va boshqa manbalarga havolalar mavjud websayt.
Websayt
SoC bosh sahifasida turli xil texnik va texnik bo'lmagan ma'lumotlarni ko'rib chiqishingiz mumkin www.microsemi.com/soc.
Mijozlarni texnik qo'llab-quvvatlash markaziga murojaat qilish
Texnik qo'llab-quvvatlash markazida yuqori malakali muhandislar ishlaydi. Texnik qo'llab-quvvatlash markaziga elektron pochta orqali yoki Microsemi SoC Products Group orqali murojaat qilish mumkin websayt.
Elektron pochta
Texnik savollaringizni elektron pochta manzilimizga yuborishingiz va javoblarni elektron pochta, faks yoki telefon orqali olishingiz mumkin. Bundan tashqari, agar sizda dizayn muammolari bo'lsa, dizayningizni elektron pochta orqali yuborishingiz mumkin fileyordam olish uchun.
Biz kun davomida elektron pochta hisobini doimiy ravishda kuzatib boramiz. Bizga so'rovingizni yuborayotganda, so'rovingizni samarali ko'rib chiqish uchun to'liq ismingizni, kompaniya nomini va aloqa ma'lumotlaringizni kiritganingizga ishonch hosil qiling.
Texnik qo'llab-quvvatlash elektron pochta manzili soc_tech@microsemi.com.
Mening holatlarim
Microsemi SoC Products Group mijozlari quyidagi manzilga borib, texnik ishlarni onlayn yuborishlari va kuzatishlari mumkin Mening holatlarim.
AQShdan tashqarida
AQSh vaqt zonalaridan tashqarida yordamga muhtoj bo'lgan mijozlar elektron pochta orqali texnik yordamga murojaat qilishlari mumkin (soc_tech@microsemi.com) yoki mahalliy savdo ofisiga murojaat qiling. Savdo ofislari ro'yxatini quyidagi manzilda topishingiz mumkin www.microsemi.com/soc/company/contact/default.aspx.
ITAR texnik yordami
Qurollarning xalqaro savdosi qoidalari (ITAR) tomonidan tartibga solinadigan RH va RT FPGA-larda texnik yordam olish uchun biz bilan bog'laning. soc_tech_itar@microsemi.com. Shu bilan bir qatorda, Mening holatlarim bo'limida ITAR ochiladigan ro'yxatida Ha ni tanlang. ITAR tomonidan boshqariladigan Microsemi FPGA-larning to'liq ro'yxati uchun ITAR-ga tashrif buyuring web sahifa.
Microsemi korporatsiyasi (NASDAQ: MSCC) yarimo'tkazgichli yechimlarning keng qamrovli portfelini taklif etadi: aerokosmik, mudofaa va xavfsizlik; korxona va aloqa; va sanoat va muqobil energiya bozorlari. Mahsulotlar yuqori samarali, yuqori ishonchlilikdagi analog va RF qurilmalari, aralash signal va RF integral mikrosxemalar, sozlanishi mumkin bo'lgan SoC'lar, FPGA'lar va to'liq quyi tizimlarni o'z ichiga oladi. Microsemi shtab-kvartirasi Kaliforniyaning Aliso Viejo shahrida joylashgan. Batafsil maʼlumotni quyidagi manzilda oʻqing www.microsemi.com.
© 2014 Microsemi korporatsiyasi. Barcha huquqlar himoyalangan. Microsemi va Microsemi logotipi Microsemi korporatsiyasining savdo belgilaridir. Boshqa barcha savdo belgilari va xizmat ko'rsatish belgilari tegishli egalarining mulki hisoblanadi.

5-02-00384-1/08.14Microsemi korporativ bosh qarorgohi
One Enterprise, Aliso Viejo CA 92656 AQSh
AQShda: +1 949-380-6100
Sotish: +1 949-380-6136
Faks: +1 949-215-4996

Hujjatlar / manbalar

Microsemi SmartFusion2 DDR tekshiruvi va ketma-ket yuqori tezlik boshqaruvchisi [pdf] Foydalanuvchi uchun qoʻllanma SmartFusion2 DDR kontrolleri va ketma-ket yuqori tezlik kontrolleri, SmartFusion2 DDR, kontroller va seriyali yuqori tezlik kontrolleri, yuqori tezlikni boshqaruvchi

Ma'lumotnomalar

• Foydalanuvchi uchun qo'llanma